JP2018137412A - 回路基板、回路基板の製造方法及び電子装置 - Google Patents
回路基板、回路基板の製造方法及び電子装置 Download PDFInfo
- Publication number
- JP2018137412A JP2018137412A JP2017032805A JP2017032805A JP2018137412A JP 2018137412 A JP2018137412 A JP 2018137412A JP 2017032805 A JP2017032805 A JP 2017032805A JP 2017032805 A JP2017032805 A JP 2017032805A JP 2018137412 A JP2018137412 A JP 2018137412A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit board
- wiring
- waveform shaping
- signal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
【課題】フレキシブル基板の信号配線を伝送される信号の波形の劣化を抑える。
【解決手段】回路基板1は、フレキシブル基板10、及びその上に搭載された波形整形装置20を含む。フレキシブル基板10は、信号配線12a及び信号配線12bを有する。波形整形装置20は、フレキシブル基板10の信号配線12a及び信号配線12bと接続され、例えば一方の信号配線12aから他方の信号配線12bに伝送される信号の波形を整形する。波形整形装置20により、伝送される信号の波形の劣化が抑えられ、優れた伝送特性を有する回路基板1が実現される。
【選択図】図1
【解決手段】回路基板1は、フレキシブル基板10、及びその上に搭載された波形整形装置20を含む。フレキシブル基板10は、信号配線12a及び信号配線12bを有する。波形整形装置20は、フレキシブル基板10の信号配線12a及び信号配線12bと接続され、例えば一方の信号配線12aから他方の信号配線12bに伝送される信号の波形を整形する。波形整形装置20により、伝送される信号の波形の劣化が抑えられ、優れた伝送特性を有する回路基板1が実現される。
【選択図】図1
Description
本発明は、回路基板、回路基板の製造方法及び電子装置に関する。
回路基板の1つとして、フレキシブルなフィルム等の基板上又は基板内に所定の配線を設けたフレキシブル基板(FPC(Flexible Printed Circuits)とも称される)が知られている。このようなフレキシブル基板で半導体装置や回路基板等の電子部品間を接続し、フレキシブル基板に設けた信号配線を通じて電子部品間の信号伝送を行う技術が知られている。
フレキシブル基板を用いた電子部品間の信号伝送では、伝送過程で信号の波形の劣化が生じ、良好な伝送特性が得られない場合がある。信号の波形の劣化は、フレキシブル基板の信号配線長を増大し、伝送距離を延ばすと、より生じ易くなる。
一観点によれば、第1信号配線及び第2信号配線を有するフレキシブル基板と、前記フレキシブル基板上に搭載され、前記第1信号配線及び前記第2信号配線と接続され、前記第1信号配線から前記第2信号配線に伝送される信号の波形を整形する波形整形装置とを含む回路基板が提供される。
また、一観点によれば、上記のような回路基板の製造方法、及び上記のような回路基板を含む電子装置が提供される。
フレキシブル基板の信号配線を伝送される信号の波形の劣化が抑えられ、優れた伝送特性を有する回路基板が実現される。また、そのような回路基板を含む電子装置が実現される。
まず、第1の実施の形態について説明する。
図1は第1の実施の形態に係る回路基板の一例を示す図である。図1(A)には、回路基板の一例の要部平面模式図を示し、図1(B)には、回路基板の一例の要部断面模式図を示している。尚、図1(B)は、図1(A)のL1−L1断面模式図である。
図1は第1の実施の形態に係る回路基板の一例を示す図である。図1(A)には、回路基板の一例の要部平面模式図を示し、図1(B)には、回路基板の一例の要部断面模式図を示している。尚、図1(B)は、図1(A)のL1−L1断面模式図である。
図1(A)及び図1(B)に示す回路基板1は、フレキシブル基板10、及びその上に搭載された波形整形装置20を含む。
フレキシブル基板10は、一端部に設けられた信号端子11a、他端部に設けられた信号端子11b、並びにこれらの信号端子11a及び信号端子11bにそれぞれ接続された信号配線12a及び信号配線12b(信号配線12)を有する。信号端子11a及び信号端子11b並びに信号配線12a及び信号配線12bには、各種導体材料、例えば銅(Cu)等の金属材料が用いられる。信号配線12a及び信号配線12bは、ポリイミド等の絶縁層13内に設けられ、絶縁層13から露出するように、信号端子11a及び信号端子11bが設けられる。フレキシブル基板10の、信号端子11a及び信号端子11bを含む端部が、他の電子部品との接続部となる。
フレキシブル基板10は、一端部に設けられた信号端子11a、他端部に設けられた信号端子11b、並びにこれらの信号端子11a及び信号端子11bにそれぞれ接続された信号配線12a及び信号配線12b(信号配線12)を有する。信号端子11a及び信号端子11b並びに信号配線12a及び信号配線12bには、各種導体材料、例えば銅(Cu)等の金属材料が用いられる。信号配線12a及び信号配線12bは、ポリイミド等の絶縁層13内に設けられ、絶縁層13から露出するように、信号端子11a及び信号端子11bが設けられる。フレキシブル基板10の、信号端子11a及び信号端子11bを含む端部が、他の電子部品との接続部となる。
波形整形装置20は、例えば、リタイマIC(Integrated Circuit)であって、イコライザやクロックデータリカバリ(Clock Data Recovery;CDR)等の機能を有する。波形整形装置20は、例えば、パッケージ基板上に実装された半導体素子(半導体チップ)が樹脂で封止された、BGA(Ball Grid Array)型やQFN(Quad Flat Non Lead package)型の半導体装置(半導体パッケージ)である。或いは、波形整形装置20は、リードフレーム上に実装された半導体素子が樹脂で封止された、QFP(Quad Flat Package)型の半導体装置である。波形整形装置20は、搭載されるフレキシブル基板10側に設けられた、バンプやリード等の信号端子21a及び信号端子21b(ここでは一例としてバンプを図示)を有する。波形整形装置20は、その信号端子21a及び信号端子21bにより、フレキシブル基板10の信号配線12a及び信号配線12bとそれぞれ接続される。
回路基板1の、例えば一方の信号端子11aに入力された信号は、その信号端子11aと接続された信号配線12aを通じて、それに信号端子21aで接続された波形整形装置20に入力される。波形整形装置20は、その信号端子21aから入力された信号の、振幅方向及び時間方向の補償を行い、その波形を整形する。波形整形装置20で整形され、その信号端子21bから出力された信号は、それと接続された信号配線12bを通じて、他方の信号端子11bへと伝送され、回路基板1から出力される。
このように回路基板1では、信号端子11aと信号端子11bの間を接続する信号配線12(信号配線12a,12b)を伝送される信号が、波形整形装置20を経由する。回路基板1を伝送される信号は、経由する波形整形装置20において整形される。これにより、回路基板1を伝送される信号の波形の劣化が抑えられ、優れた伝送特性を有する回路基板1が実現される。
回路基板1では、波形整形装置20によって信号の波形の劣化が抑えられるため、信号の伝送距離(信号をその波形の劣化を抑えて到達させることができる距離)を延ばすこと、即ち信号配線12(信号配線12a,12b)を長距離化することが可能になる。長距離の信号配線12を有し、優れた伝送特性を有する回路基板1が実現される。
例えば、2つの電子部品間を回路基板1で接続し、それら電子部品間の信号伝送を、回路基板1の信号配線12を通じて行う。このような場合、回路基板1では、信号配線12を長距離化しても、伝送される信号の波形の劣化を抑えることができるため、接続する電子部品群を比較的遠く離れた位置に配置することができ、電子部品群を含む電子装置の設計自由度を高めることが可能になる。
続いて、回路基板の変形例について述べる。
図2は第1の実施の形態に係る回路基板の第1の変形例を示す図である。図2(A)及び図2(B)にはそれぞれ、第1の変形例の要部平面模式図を示している。
図2は第1の実施の形態に係る回路基板の第1の変形例を示す図である。図2(A)及び図2(B)にはそれぞれ、第1の変形例の要部平面模式図を示している。
図2(A)に示す回路基板1aは、複数(ここでは一例として3つ)の信号配線12を有するフレキシブル基板10a、及び各信号配線12と接続された波形整形装置20を含む。フレキシブル基板10aは、一端部に設けられた信号端子11a群、及び他端部に設けられた信号端子11b群を有する。対応する一対の信号端子11a及び信号端子11bにそれぞれ、信号配線12a及び信号配線12b(信号配線12)が接続され、その信号配線12a及び信号配線12bにそれぞれ、信号端子21a及び信号端子21bによって波形整形装置20が接続される。
回路基板1aのように、複数の信号配線12が設けられる場合には、各信号配線12に波形整形装置20を接続することができる。このような回路基板1aによれば、各信号配線12について、それと接続された波形整形装置20により、伝送される信号の波形の劣化が抑えられ、優れた伝送特性を得ることができる。回路基板1aでは、波形整形装置20によって信号の波形の劣化が抑えられるため、各信号配線12の長距離化を図ることができる。
尚、複数の信号配線12が設けられる場合、必ずしも全ての信号配線12に波形整形装置20が接続されることを要しない。図2(B)に示す回路基板1bのように、そのフレキシブル基板10bには、波形整形装置20が接続されない信号配線12dが存在してもよい。例えば、比較的高速(高周波)の信号は、波形整形装置20が接続された信号配線12を伝送され、高速の信号に比べると伝送特性の劣化が抑えられる比較的低速(低周波)の信号は、波形整形装置20が接続されない信号配線12dを伝送される。
回路基板1bのように、波形整形装置20が接続された信号配線12と、接続されない信号配線12dとが共存してもよく、また、波形整形装置20の接続の有無により、伝送される信号の種類が設定されてもよい。
図3は第1の実施の形態に係る回路基板の第2の変形例を示す図である。図3(A)には、第2の変形例の要部平面模式図を示し、図3(B)には、第2の変形例の要部断面模式図を示している。尚、図3(B)は、図3(A)のL3−L3断面模式図である。
図3(A)及び図3(B)に示す回路基板1cは、信号配線12を有するフレキシブル基板10c、及びその信号配線12と接続された複数(ここでは一例として2つ)の波形整形装置20を含む。フレキシブル基板10cの信号配線12には、信号端子11aと接続された信号配線12a、信号端子11bと接続された信号配線12b、並びにそれらの信号配線12a及び信号配線12bの間に設けられた信号配線12cが含まれる。信号配線12a及び信号配線12cにそれぞれ、信号端子21a及び信号端子21bで一方の波形整形装置20が接続され、信号配線12c及び信号配線12bにそれぞれ、信号端子21a及び信号端子21bでもう一方の波形整形装置20が接続される。
回路基板1cでは、例えば、1つ目の波形整形装置20により、信号配線12aから信号配線12cに伝送される信号の波形の劣化が抑えられ、2つ目の波形整形装置20により、信号配線12cから信号配線12bに伝送される信号の波形の劣化が抑えられる。このように回路基板1cでは、信号の波形の劣化が2段の波形整形装置20によって抑えられるため、更なる伝送特性の向上、又は、信号配線12(信号配線12a,12b,12c)の更なる長距離化を図ることができる。
尚、ここでは1つの信号配線12に2つの波形整形装置20が接続される場合を例示したが、1つの信号配線12に3つ以上の波形整形装置20が接続されてもよい。例えば、要求される伝送特性や信号配線12の距離(配線長)に基づき、信号配線12と接続される波形整形装置20の数が設定される。
また、ここでは1つの信号配線12を有するフレキシブル基板10cを例示したが、複数の信号配線12を有するフレキシブル基板の、その各信号配線12に、複数の波形整形装置20が接続されてもよい。
図4は第1の実施の形態に係る回路基板の第3の変形例を示す図である。図4(A)及び図4(B)にはそれぞれ、第3の変形例の要部平面模式図を示している。
図4(A)に示す回路基板1dは、対向2辺ではなく隣接2辺に相当する端部にそれぞれ信号端子11a及び信号端子11bを有するフレキシブル基板10d、並びにその上に搭載された波形整形装置20を含む。信号端子11aと接続された信号配線12a、及び信号端子11bと接続された信号配線12bにそれぞれ、信号端子21a及び信号端子21b(図示せず)で波形整形装置20が接続される。フレキシブル基板10dの信号配線12(信号配線12a,12b)は、平面視でL字状となるように配置される。このような配置の信号配線12についても、波形整形装置20を接続することで、伝送される信号の波形の劣化を抑えることができる。また、信号配線12の長距離化を図ることができる。
図4(A)に示す回路基板1dは、対向2辺ではなく隣接2辺に相当する端部にそれぞれ信号端子11a及び信号端子11bを有するフレキシブル基板10d、並びにその上に搭載された波形整形装置20を含む。信号端子11aと接続された信号配線12a、及び信号端子11bと接続された信号配線12bにそれぞれ、信号端子21a及び信号端子21b(図示せず)で波形整形装置20が接続される。フレキシブル基板10dの信号配線12(信号配線12a,12b)は、平面視でL字状となるように配置される。このような配置の信号配線12についても、波形整形装置20を接続することで、伝送される信号の波形の劣化を抑えることができる。また、信号配線12の長距離化を図ることができる。
図4(B)に示す回路基板1eは、平面視で略L字状にカーブしたフレキシブル基板10e、及びその上に搭載された波形整形装置20を含む。カーブしたフレキシブル基板10eの両端部にそれぞれ、信号端子11a及び信号端子11bが設けられる。信号端子11aと接続された信号配線12a、及び信号端子11bと接続された信号配線12bにそれぞれ、信号端子21a及び信号端子21b(図示せず)で波形整形装置20が接続される。フレキシブル基板10eの信号配線12(信号配線12a,12b)は、フレキシブル基板10eの形状に沿って、平面視で略L字状にカーブするように配置される。このような配置の信号配線12についても、波形整形装置20を接続することで、伝送される信号の波形の劣化を抑えることができる。また、信号配線12の長距離化を図ることができる。
以上述べたように、上記回路基板1,1a,1b,1c,1d,1eでは、信号配線12に波形整形装置20が接続され、信号配線12を伝送される信号は、波形整形装置20を経由し、波形整形装置20によって整形される。これにより、信号配線12を伝送される信号の波形の劣化が抑えられ、優れた伝送特性を有する回路基板1,1a,1b,1c,1d,1eが実現される。回路基板1,1a,1b,1c,1d,1eでは、このように信号配線12を伝送される信号の波形の劣化が波形整形装置20によって抑えられるため、信号配線12を長距離化しても、優れた伝送特性が得られる。このような回路基板1,1a,1b,1c,1d,1eによれば、比較的高速の信号が伝送される場合にも、その波形の劣化を抑えた長距離伝送を実現することができる。
例えば、電子装置では、データ通信の高速化、大容量化に伴い、搭載される半導体装置等の電子部品間の、信号伝送の高速化が進んでいる。電子装置内の信号伝送の一形態として、マザーボード上の或る電子部品から出力される信号を、マザーボード内の信号配線を通じて、マザーボード上の別の電子部品に入力する形態が知られている。しかし、このような形態では、電子部品内やマザーボード内のスルーホールビアを信号が通過する際、特性インピーダンスの不整合によって伝送特性が劣化することが起こり得る。また、電子部品内のパッケージ基板やマザーボードが、ガラスクロスを含有するエポキシ樹脂等の複合材料を用いて形成されている場合、高速差動伝送では、伝送経路周辺の材料の不均一性がスキューの発生要因となり、伝送特性が劣化することが起こり得る。このような電子部品間の高速信号の伝送特性を改善する目的で、高速信号が伝送される信号配線をマザーボードから分離し、別体化したフレキシブル基板で高速信号を伝送する技術が知られている。一方、電子装置では、その設計自由度の向上等の観点から、例えば数十cm以上といった、比較的遠く離れた電子部品間の長距離伝送が望まれることがある。しかし、伝送距離が長くなるほど、伝送される信号の波形の劣化が生じ易くなる。そのため、上記のような、マザーボードと別体化したフレキシブル基板の信号配線で高速信号を伝送する技術を用いても、高速かつ長距離の信号伝送をその伝送特性の劣化を抑えて実現することが困難な場合がある。
これに対し、上記回路基板1,1a,1b,1c,1d,1eでは、信号配線12を伝送される信号が、経由する波形整形装置20によって整形されるため、高速信号の波形の劣化を抑えた長距離伝送を実現することができる。回路基板1,1a,1b,1c,1d,1eによれば、比較的遠く離れた電子部品間の接続が可能になり、電子装置の設計自由度の向上を図ることができる。
尚、信号配線12は、一対の信号配線12aと、一対の信号配線12bとを有する、差動信号配線とすることもできる。この場合、一対の信号配線12aと、一対の信号配線12bとに、波形整形装置20が接続される。例えば、一対の信号配線12aのうち、一方の信号配線12aを伝送される信号が、波形整形装置20で整形されて、一対の信号配線12bのうち、対応する一方の信号配線12bに伝送される。一対の信号配線12aのうち、他方の信号配線12aを伝送される信号が、波形整形装置20で整形されて、一対の信号配線12bのうち、対応する他方の信号配線12bに伝送される。
次に、第2の実施の形態について説明する。
図5は第2の実施の形態に係る電子装置の一例を示す図である。図5には、電子装置の一例の要部断面模式図を示している。
図5は第2の実施の形態に係る電子装置の一例を示す図である。図5には、電子装置の一例の要部断面模式図を示している。
図5に示す電子装置100Aは、マザーボード200(回路基板)、半導体装置300(電子部品)、半導体装置400(電子部品)、及び回路基板1Aを含む。
マザーボード200は、回路基板の一例であって、絶縁層210、及び絶縁層210内に設けられた電源配線220を有する。絶縁層210には、例えば、エポキシ樹脂等の樹脂材料、そのような樹脂材料にガラスクロスやガラスファイバが含有された複合樹脂材料が用いられる。電源配線220には、グランド(GND)電位に設定されるGND配線221、及び電源(VDD)電位に設定されるVDD配線222が含まれる。電源配線220には、各種導体材料、例えば、Cu等の金属材料が用いられる。ここでは図示を省略するが、マザーボード200の絶縁層210内には更に、比較的低速の信号が伝送される信号配線(低速信号配線)が設けられてもよい。
マザーボード200は、回路基板の一例であって、絶縁層210、及び絶縁層210内に設けられた電源配線220を有する。絶縁層210には、例えば、エポキシ樹脂等の樹脂材料、そのような樹脂材料にガラスクロスやガラスファイバが含有された複合樹脂材料が用いられる。電源配線220には、グランド(GND)電位に設定されるGND配線221、及び電源(VDD)電位に設定されるVDD配線222が含まれる。電源配線220には、各種導体材料、例えば、Cu等の金属材料が用いられる。ここでは図示を省略するが、マザーボード200の絶縁層210内には更に、比較的低速の信号が伝送される信号配線(低速信号配線)が設けられてもよい。
半導体装置300は、電子部品の一例であって、マザーボード200上に搭載される。半導体装置300は、パッケージ基板310(回路基板)、及びパッケージ基板310上に実装された半導体素子320を有する。半導体素子320は、ここでは図示を省略するが、半田バンプ等の各種バンプ、或いはAu(金)ワイヤ等の各種ワイヤを用いて、パッケージ基板310と接続される。パッケージ基板310は、絶縁層311、及び絶縁層311内に設けられた電源配線312を有する。絶縁層311には、例えば、エポキシ樹脂等の樹脂材料、そのような樹脂材料にガラスクロスやガラスファイバが含有された複合樹脂材料が用いられる。電源配線312には、GND電位に設定されるGND配線312a、及びVDD電位に設定されるVDD配線312bが含まれる。パッケージ基板310は更に、絶縁層311内に、半導体素子320からその外側に引き出された、比較的高速の信号が伝送される信号配線(高速信号配線)313を有する。電源配線312及び信号配線313には、各種導体材料、例えば、Cu等の金属材料が用いられる。ここでは図示を省略するが、パッケージ基板310の絶縁層311内には更に、比較的低速の信号が伝送される低速信号配線が設けられてもよい。半導体装置300は、例えば半田等のバンプ330を用いてマザーボード200上に実装され、互いの電源配線312及び電源配線220(或いは更に互いの低速信号配線同士)が接続される。
半導体装置400は、電子部品の一例であり、マザーボード200上に搭載される。半導体装置400は、パッケージ基板410(回路基板)、及びパッケージ基板410上に実装された半導体素子420を有する。半導体素子420は、ここでは図示を省略するが、バンプ或いはワイヤを用いて、パッケージ基板410と接続される。パッケージ基板410は、絶縁層411、及び絶縁層411内に設けられた電源配線412を有する。絶縁層411には、例えば、樹脂材料或いは複合樹脂材料が用いられる。電源配線412には、GND電位に設定されるGND配線412a、及びVDD電位に設定されるVDD配線412bが含まれる。パッケージ基板410は更に、絶縁層411内に設けられ、半導体素子420からその外側に引き出された高速信号配線である信号配線413を有する。電源配線412及び信号配線413には、各種導体材料、例えば、Cu等の金属材料が用いられる。ここでは図示を省略するが、パッケージ基板410の絶縁層411内には更に、低速信号配線が設けられてもよい。半導体装置400は、例えば半田等のバンプ430を用いてマザーボード200上に実装され、互いの電源配線412及び電源配線220(或いは更に互いの低速信号配線同士)が接続される。
回路基板1Aは、フレキシブル基板10A、及びその上に搭載された波形整形装置20Aを含む。
フレキシブル基板10Aは、一端部に設けられた信号端子11a、他端部に設けられた信号端子11b、並びにこれらの信号端子11a及び信号端子11bにそれぞれ接続された信号配線12a及び信号配線12b(信号配線12)を有する。信号端子11a及び信号端子11b並びに信号配線12a及び信号配線12bには、各種導体材料、例えばCu等の金属材料が用いられる。信号配線12a及び信号配線12bは、ポリイミド等の絶縁層13内に設けられ、絶縁層13から露出するように、信号端子11a及び信号端子11bが設けられる。フレキシブル基板10Aは更に、絶縁層13内に設けられた電源配線14を有する。電源配線14には、GND電位に設定される配線14a、及びVDD電位に設定される配線14bが含まれる。電源配線14には、各種導体材料、例えばCu等の金属材料が用いられる。信号配線12a及び信号配線12bは、電源配線14を利用して、或いは絶縁層13内に別途設けられた電源層や電源配線を利用して、ストリップライン型やコプレナ型の高速信号配線として設けられる。尚、フレキシブル基板10Aには、高速信号配線である信号配線12a及び信号配線12bのほか、低速信号配線が設けられてもよい。
フレキシブル基板10Aは、一端部に設けられた信号端子11a、他端部に設けられた信号端子11b、並びにこれらの信号端子11a及び信号端子11bにそれぞれ接続された信号配線12a及び信号配線12b(信号配線12)を有する。信号端子11a及び信号端子11b並びに信号配線12a及び信号配線12bには、各種導体材料、例えばCu等の金属材料が用いられる。信号配線12a及び信号配線12bは、ポリイミド等の絶縁層13内に設けられ、絶縁層13から露出するように、信号端子11a及び信号端子11bが設けられる。フレキシブル基板10Aは更に、絶縁層13内に設けられた電源配線14を有する。電源配線14には、GND電位に設定される配線14a、及びVDD電位に設定される配線14bが含まれる。電源配線14には、各種導体材料、例えばCu等の金属材料が用いられる。信号配線12a及び信号配線12bは、電源配線14を利用して、或いは絶縁層13内に別途設けられた電源層や電源配線を利用して、ストリップライン型やコプレナ型の高速信号配線として設けられる。尚、フレキシブル基板10Aには、高速信号配線である信号配線12a及び信号配線12bのほか、低速信号配線が設けられてもよい。
波形整形装置20Aは、例えば、リタイマICであって、イコライザやクロックデータリカバリ等の機能を有する。波形整形装置20Aは、BGA型、QFN型、QFP型等のパッケージ構造を有する半導体装置である。波形整形装置20Aは、フレキシブル基板10A側に設けられた、バンプやリード等の信号端子21a及び信号端子21b並びに電源端子22a及び電源端子22b(ここでは一例としてバンプを図示)を有する。波形整形装置20Aの信号端子21a及び信号端子21bは、フレキシブル基板10Aの信号配線12a及び信号配線12bとそれぞれ接続される。波形整形装置20Aの電源端子22a及び電源端子22bは、フレキシブル基板10Aの電源配線14であるGND配線14a及びVDD配線14bとそれぞれ接続される。波形整形装置20Aには、フレキシブル基板10Aの電源配線14から、電源端子22a及び電源端子22bを通じて、電源が供給される。
回路基板1Aは、マザーボード200上に搭載された半導体装置300及び半導体装置400と、それぞれ接続部31及び接続部32を用いて接続される。例えば、接続部31として、半導体装置300のパッケージ基板310上にコネクタが実装され、接続部32として、半導体装置400のパッケージ基板410上にコネクタが実装される。半導体装置300の接続部31に、フレキシブル基板10Aの信号端子11a側の接続部が接続され、半導体装置400の接続部32に、フレキシブル基板10Aの信号端子11b側の接続部が接続される。接続部31により、半導体装置300の信号配線313が、フレキシブル基板10Aの信号端子11a及び信号配線12aと接続される。接続部32により、半導体装置400の信号配線413が、フレキシブル基板10Aの信号端子11b及び信号配線12bと接続される。接続部31又は接続部32により、半導体装置300の電源配線312又は半導体装置400の電源配線412が、フレキシブル基板10Aの電源配線14と接続される。ここでは一例として、接続部32により、半導体装置400の電源配線412が、フレキシブル基板10Aの電源配線14と接続された例を図示している。尚、フレキシブル基板10Aと、半導体装置300及び半導体装置400との接続には、コネクタを用いる方法のほか、所定端子間の半田接合や圧着等の各種電気接続方法を用いることもできる。
図5に示す電子装置100Aにおいて、フレキシブル基板10A上の波形整形装置20Aには、電源配線14から、電源端子22a及び電源端子22bを通じて、電源が供給される。例えば、マザーボード200の電源配線220、バンプ430、半導体装置400の電源配線412及び接続部32を通じてフレキシブル基板10Aの電源配線14に電源が供給され、電源端子22a及び電源端子22bから波形整形装置20Aに電源が供給される。波形整形装置20Aは、このように電源が供給され、それに入力される信号を整形して出力する所定の処理機能を実行する。
波形整形装置20Aが搭載されたフレキシブル基板10Aを有する回路基板1Aは、半導体装置300と半導体装置400との間の信号伝送(この例では高速信号の伝送)を行う、信号伝送装置として機能する。
例えば、半導体装置300の半導体素子320から出力された信号が、パッケージ基板310に設けられた信号配線313及び接続部31を通じて、フレキシブル基板10Aの信号端子11aに入力され、信号配線12aを伝送される。信号配線12aを伝送される信号は、信号端子21aから波形整形装置20Aに入力される。波形整形装置20Aに入力された信号は、波形整形装置20Aにより、振幅方向及び時間方向の補償が行われて整形され、整形された信号は、信号端子21bから出力される。波形整形装置20Aから出力された信号は、フレキシブル基板10Aの信号配線12bを伝送され、信号端子11bから出力される。フレキシブル基板10Aから出力された信号は、接続部32を通じて、半導体装置400のパッケージ基板410に設けられた信号配線413を伝送され、半導体素子420に入力される。このようにして半導体素子320から半導体素子420へ、回路基板1Aによって信号伝送が行われる。尚、同様に、半導体素子420から半導体素子320へ、回路基板1Aによって信号伝送が行われてもよい。
電子装置100Aでは、マザーボード200に高速信号配線を設けず、マザーボード200と別体化した回路基板1Aに高速信号配線を設け、この回路基板1Aにより、半導体装置300と半導体装置400との間の高速信号の伝送を行う。これにより、マザーボード200を通じて高速信号の伝送を行う際の、特性インピーダンスの不整合や、差動信号のスキューの発生といった、高速信号の伝送特性の劣化を抑えることができる。
上記の例のような回路基板1Aによる信号伝送において、そのフレキシブル基板10Aの信号端子11aから信号端子11bへ、信号配線12を伝送される信号は、途中、波形整形装置20Aによって整形される。即ち、信号端子11aから入力されて信号配線12aを伝送される信号が、波形整形装置20Aによって整形され、整形された信号が、信号配線12bを伝送されて信号端子11bから出力される。このように、信号端子11aから入力されて伝送される信号が、経由する波形整形装置20Aによって整形されるため、波形整形装置20Aを経由せずに信号端子11bまで伝送される場合に比べ、その波形の劣化を抑えることができる。
信号配線を伝送される信号が比較的高速で、且つその信号配線の距離が長いと、その信号の波形の劣化が生じ易くなる。これに対し、回路基板1Aでは、波形整形装置20Aにより、信号端子11aから信号端子11bへ、波形の劣化を抑えて高速信号を伝送することができる。そのため、高速信号をその波形の劣化を抑えて伝送或いは到達させることができる距離の長距離化、即ち信号配線12(信号配線12a,12b)の長距離化を図ることができる。回路基板1Aによれば、高速信号の波形の劣化を抑えた長距離伝送を実現することができる。これにより、マザーボード200上の比較的遠く離れた位置に搭載された半導体装置300と半導体装置400との間でも、回路基板1Aによる信号伝送を行うことが可能になり、電子装置100Aの設計自由度の向上を図ることができる。
尚、電子装置100Aにおいて、その回路基板1Aには、信号配線12(信号配線12a,12b)を複数設けることができ、各信号配線12に波形整形装置20Aを設けることができる。また、回路基板1Aには、1つの信号配線12に複数の波形整形装置20Aを設けることもできる。
また、電子装置100Aにおいて、その波形整形装置20Aに電源を供給する、フレキシブル基板10Aの電源配線14には、デカップリングコンデンサを接続することもできる。これにより、波形整形装置20Aに供給される電源に混入するノイズ(電源ノイズ)を低減することができる。
電子装置100Aの回路基板1Aは、例えば、次のようにして形成される。
図6は第2の実施の形態に係る回路基板の形成方法の一例を示す図である。図6(A)〜図6(C)には、各工程の要部断面模式図を示している。また、波形整形装置の一例を図16(A)に示している。
図6は第2の実施の形態に係る回路基板の形成方法の一例を示す図である。図6(A)〜図6(C)には、各工程の要部断面模式図を示している。また、波形整形装置の一例を図16(A)に示している。
まず、図6(A)に示すような波形整形装置20A、及び図6(B)に示すようなフレキシブル基板10Aが準備される。波形整形装置20Aには、例えば、図16(A)に示すような、パッケージ基板23上に実装された半導体素子24が樹脂25で封止されたパッケージ構造を有する半導体装置20aが用いられる。ここでは一例として、パッケージ基板23に設けられる信号端子21a及び信号端子21b並びに電源端子22a及び電源端子22bに、半田バンプが用いられる。
波形整形装置20Aとフレキシブル基板10Aとは、信号端子21a及び信号端子21b並びに電源端子22a及び電源端子22bと、信号配線12a及び信号配線12b並びにGND配線14a及びVDD配線14bとの位置合わせが行われ、対向配置される。そして、信号端子21a及び信号端子21b並びに電源端子22a及び電源端子22bに用いられた半田の加熱による溶融、及び冷却による凝固が行われる。これにより、信号端子21a及び信号端子21b並びに電源端子22a及び電源端子22bが、それぞれ信号配線12a及び信号配線12b並びにGND配線14a及びVDD配線14bと半田接合され、図6(C)に示すような回路基板1Aが得られる。
このようにして得られる回路基板1A(その信号端子11a,11b側の両接続部)を、半導体装置300の接続部31、及び半導体装置400の接続部32と接続する。これにより、上記図5に示したような電子装置100Aが得られる。
次に、第3の実施の形態について説明する。
図7は第3の実施の形態に係る電子装置の一例を示す図である。図7には、電子装置の一例の要部断面模式図を示している。
図7は第3の実施の形態に係る電子装置の一例を示す図である。図7には、電子装置の一例の要部断面模式図を示している。
図7に示す電子装置100Bでは、マザーボード200上に搭載された半導体装置300と半導体装置400との間の信号伝送が、回路基板1Bによって行われる。回路基板1Bは、フレキシブル基板10B、及びその上に搭載された波形整形装置20Bを含む。
フレキシブル基板10Bは、絶縁層13、GND層14c、信号端子11a及び信号端子11b、並びに信号配線12a及び信号配線12b(信号配線12)を有する。信号配線12a及び信号配線12bは、ストリップライン型やコプレナ型の高速信号配線として設けられる。尚、フレキシブル基板10Bには、高速信号配線のほか、低速信号配線が設けられてもよい。
波形整形装置20Bは、例えば、リタイマICであって、BGA型、QFN型、QFP型等のパッケージ構造を有する。波形整形装置20Bは、フレキシブル基板10B側に設けられた、バンプやリード等の信号端子21a及び信号端子21b(ここでは一例としてバンプを図示)を有する。波形整形装置20Bの信号端子21a及び信号端子21bは、フレキシブル基板10Bの信号配線12a及び信号配線12bとそれぞれ接続される。波形整形装置20Bは更に、フレキシブル基板10B側とは反対側に設けられた、バンプやリード等の電源端子22a及び電源端子22b(ここでは一例としてバンプを図示)を有する。波形整形装置20Bは、電源端子22a及び電源端子22bを通じて電源が供給され、それに入力される信号を整形して出力する所定の処理機能を実行する。
回路基板1Bは、波形整形装置20Bの電源端子22a及び電源端子22bの配設面側が、マザーボード200の半導体装置300及び半導体装置400の搭載面側と対向するように配置される。このような向きで配置される回路基板1Bが、半導体装置300の接続部31、及び半導体装置400の接続部32と接続される。波形整形装置20Bは、フレキシブル基板10Bとマザーボード200との間に位置し、その電源端子22a及び電源端子22bは、マザーボード200の電源配線220であるGND配線221及びVDD配線222とそれぞれ接続される。
図7に示す電子装置100Bでは、マザーボード200の電源配線220から、それと接続された電源端子22a及び電源端子22bを通じて波形整形装置20Bに電源が供給される。波形整形装置20Bに、マザーボード200から、半導体装置400又は半導体装置300を介さず、直接電源が供給されるため、波形整形装置20Bまでの電源配線距離が短縮される。これにより、波形整形装置20Bに供給される電源に混入する電源ノイズを低減し、波形整形装置20Bを安定に動作させることができる。また、波形整形装置20Bにマザーボード200から直接電源が供給されるため、フレキシブル基板10Bには、波形整形装置20Bに電源を供給するための電源配線を設けることを要しない。そのため、フレキシブル基板10Bの配線層数を削減して柔軟性を高めたり、信号配線12の数を増大したりすることができる。
電子装置100Bでは、フレキシブル基板10B上の波形整形装置20Bが上記のようにマザーボード200と接続された回路基板1Bにより、半導体装置300と半導体装置400との間の信号伝送が行われる。
例えば、半導体素子320から出力された信号は、パッケージ基板310の信号配線313及び接続部31を通じて、フレキシブル基板10Bの信号端子11aに入力され、信号配線12aを伝送される。信号配線12aを伝送される信号は、信号端子21aから波形整形装置20Bに入力されて整形された後、信号端子21bから出力される。波形整形装置20Bから出力された信号は、フレキシブル基板10Bの信号配線12bを伝送され、信号端子11bから出力され、接続部32及びパッケージ基板410の信号配線413を通じて、半導体素子420に入力される。このようにして半導体素子320から半導体素子420へ、回路基板1Bによって信号伝送が行われる。
回路基板1Bでは、信号端子11aから入力されて伝送される信号が、経由する波形整形装置20Bによって整形されるため、波形整形装置20Bを経由せずに信号端子11bまで伝送される場合に比べ、その波形の劣化を抑えることができる。回路基板1Bでは、波形整形装置20Bにより、信号端子11aから信号端子11bへ、波形の劣化を抑えて高速信号を伝送することができるため、信号配線12(信号配線12a,12b)の長距離化を図ることができる。回路基板1Bによれば、高速信号の波形の劣化を抑えた長距離伝送を実現することができる。これにより、設計自由度が高く、長距離伝送特性に優れた電子装置100Bを実現することができる。
尚、電子装置100Bにおいて、その回路基板1Bには、信号配線12(信号配線12a,12b)を複数設けることができ、各信号配線12に波形整形装置20Bを設けることができる。また、回路基板1Bには、1つの信号配線12に複数の波形整形装置20Bを設けることもできる。各波形整形装置20Bが、上記のようなマザーボード200からの直接電源供給が行われる構造とされる。
電子装置100Bの回路基板1Bは、例えば、次のようにして形成される。
図8は第3の実施の形態に係る回路基板の形成方法の一例を示す図である。図8(A)〜図8(C)には、各工程の要部断面模式図を示している。また、波形整形装置の一例を図16(B)に示している。
図8は第3の実施の形態に係る回路基板の形成方法の一例を示す図である。図8(A)〜図8(C)には、各工程の要部断面模式図を示している。また、波形整形装置の一例を図16(B)に示している。
まず、図8(A)に示すような波形整形装置20B、及び図8(B)に示すようなフレキシブル基板10Bが準備される。波形整形装置20Bには、例えば、図16(B)に示すような、パッケージ基板23上に実装された半導体素子24が樹脂25で封止され、更にその樹脂25を貫通しパッケージ基板23と接続される電極26a及び電極26bが設けられたパッケージ構造を有する半導体装置20bが用いられる。ここでは一例として、パッケージ基板23に設けられる信号端子21a及び信号端子21b、並びに樹脂25を貫通する電極26a及び電極26b上にそれぞれ設けられる電源端子22a及び電源端子22bに、半田バンプが用いられる。
波形整形装置20Bとフレキシブル基板10Bとは、信号端子21a及び信号端子21bと、信号配線12a及び信号配線12bとの位置合わせが行われ、対向配置される。そして、信号端子21a及び信号端子21bに用いられた半田の加熱による溶融、及び冷却による凝固が行われる。これにより、信号端子21a及び信号端子21bが、それぞれ信号配線12a及び信号配線12bと半田接合され、図8(C)に示すような回路基板1Bが得られる。
このようにして得られる回路基板1Bを、その波形整形装置20B側をマザーボード200側に向け、電極26a及び電極26b上の電源端子22a及び電源端子22bを、マザーボード200のGND配線221及びVDD配線222と半田接合する。この半田接合後又は半田接合前に、回路基板1B(その信号端子11a,11b側の両接続部)を、半導体装置300の接続部31、及び半導体装置400の接続部32と接続する。これにより、上記図7に示したような電子装置100Bが得られる。
次に、第4の実施の形態について説明する。
図9は第4の実施の形態に係る電子装置の一例を示す図である。図9には、電子装置の一例の要部断面模式図を示している。
図9は第4の実施の形態に係る電子装置の一例を示す図である。図9には、電子装置の一例の要部断面模式図を示している。
図9に示す電子装置100Cでは、マザーボード200上に搭載された半導体装置300と半導体装置400との間の信号伝送が、回路基板1Cによって行われる。回路基板1Cは、フレキシブル基板10C、及びその上に搭載された波形整形装置20Cを含む。
フレキシブル基板10Cは、絶縁層13、GND層14c、信号端子11a及び信号端子11b、並びに信号配線12a及び信号配線12b(信号配線12)を有する。信号配線12a及び信号配線12bは、ストリップライン型やコプレナ型の高速信号配線として設けられる。尚、フレキシブル基板10Cには、高速信号配線のほか、低速信号配線が設けられてもよい。フレキシブル基板10Cは更に、フレキシブル基板10Cを貫通するように設けられた導体ビア15a及び導体ビア15b(導体部)、並びにこれらの導体ビア15a及び導体ビア15bにそれぞれ接続されたバンプ等の電源端子16a及び電源端子16bを有する。フレキシブル基板10Cの導体ビア15a及び導体ビア15bはそれぞれ、波形整形装置20Cの電源端子22a及び電源端子22bと対応する位置に設けられる。
波形整形装置20Cは、例えば、リタイマICであって、BGA型、QFN型、QFP型等のパッケージ構造を有する。波形整形装置20Cは、フレキシブル基板10C側に設けられた、バンプやリード等の信号端子21a及び信号端子21b並びに電源端子22a及び電源端子22b(ここでは一例としてバンプを図示)を有する。波形整形装置20Cの信号端子21a及び信号端子21bは、フレキシブル基板10Cの信号配線12a及び信号配線12bとそれぞれ接続される。波形整形装置20Cの電源端子22a及び電源端子22bは、対応する位置に設けられたフレキシブル基板10Cの導体ビア15a及び導体ビア15bとそれぞれ接続される。
回路基板1Cは、フレキシブル基板10Cの電源端子16a及び電源端子16bの配設面側が、マザーボード200の半導体装置300及び半導体装置400の搭載面側と対向するように配置される。このような向きで配置される回路基板1Cが、半導体装置300の接続部31、及び半導体装置400の接続部32と接続される。フレキシブル基板10Cの電源端子16a及び電源端子16bは、マザーボード200の電源配線220であるGND配線221及びVDD配線222とそれぞれ接続される。
図9に示す電子装置100Cでは、マザーボード200の電源配線220から、それと接続された電源端子16a及び電源端子16b、導体ビア15a及び導体ビア15b、並びに電源端子22a及び電源端子22bを通じて、波形整形装置20Cに電源が供給される。波形整形装置20Cのパッケージ構造上、信号端子21a及び信号端子21bと同一面に電源端子22a及び電源端子22bが設けられる場合、このようにフレキシブル基板10Cに設けた電源端子16a及び電源端子16b並びに導体ビア15a及び導体ビア15bを通じて、波形整形装置20Cに電源を供給する。このようにすると、フレキシブル基板10Cに設けた電源配線を通じて波形整形装置20Cに電源を供給する場合に比べて、波形整形装置20Cまでの電源配線距離を短縮することができ、電源ノイズを低減し、波形整形装置20Cを安定に動作させることができる。また、波形整形装置20Cに電源を供給するための電源配線をフレキシブル基板10Cに設けることを要しないため、フレキシブル基板10Cの配線層数を削減して柔軟性を高めたり、信号配線12の数を増大したりすることができる。
電子装置100Cでは、波形整形装置20Cが搭載されたフレキシブル基板10Cが上記のようにマザーボード200と接続された回路基板1Cにより、半導体装置300と半導体装置400との間の信号伝送が行われる。その際、回路基板1Cでは、例えば、信号端子11aから入力され、信号配線12aを伝送される信号が、経由する波形整形装置20Cによって整形された後、信号配線12bを伝送され、信号端子11bから出力される。そのため、波形整形装置20Cを経由せずに信号端子11aから信号端子11bまで伝送される場合に比べ、信号の波形の劣化を抑えることができる。回路基板1Cでは、波形整形装置20Cにより、信号端子11aから信号端子11bへ、波形の劣化を抑えて高速信号を伝送することができるため、信号配線12(信号配線12a,12b)の長距離化を図ることができる。これにより、設計自由度が高く、長距離伝送特性に優れた電子装置100Cを実現することができる。
尚、電子装置100Cにおいて、その回路基板1Cには、信号配線12(信号配線12a,12b)を複数設けることができ、各信号配線12に波形整形装置20Cを設けることができる。また、回路基板1Cには、1つの信号配線12に複数の波形整形装置20Cを設けることもできる。各波形整形装置20Cに対応して、フレキシブル基板10Cに、上記のようなマザーボード200からの電源供給構造、即ち電源端子16a及び電源端子16b並びに導体ビア15a及び導体ビア15bが設けられる。
電子装置100Cの回路基板1Cは、例えば、次のようにして形成される。
図10は第4の実施の形態に係る回路基板の形成方法の一例を示す図である。図10(A)〜図10(C)には、各工程の要部断面模式図を示している。また、波形整形装置の一例を図16(A)に示している。
図10は第4の実施の形態に係る回路基板の形成方法の一例を示す図である。図10(A)〜図10(C)には、各工程の要部断面模式図を示している。また、波形整形装置の一例を図16(A)に示している。
まず、図10(A)に示すような波形整形装置20C、及び図10(B)に示すようなフレキシブル基板10Cが準備される。波形整形装置20Cには、例えば、図16(A)に示すような、パッケージ基板23上に実装された半導体素子24が樹脂25で封止されたパッケージ構造を有する半導体装置20aが用いられる。ここでは一例として、パッケージ基板23に設けられる信号端子21a及び信号端子21b並びに電源端子22a及び電源端子22bに、半田バンプが用いられる。フレキシブル基板10Cの導体ビア15a及び導体ビア15b上にそれぞれ設けられる電源端子16a及び電源端子16bにも同様に、半田バンプが用いられる。
波形整形装置20Cとフレキシブル基板10Cとは、信号端子21a及び信号端子21b並びに電源端子22a及び電源端子22bと、信号配線12a及び信号配線12b並びに導体ビア15a及び導体ビア15bとの位置合わせが行われ、対向配置される。そして、信号端子21a及び信号端子21b並びに電源端子22a及び電源端子22bに用いられた半田の加熱による溶融、及び冷却による凝固が行われる。これにより、信号端子21a及び信号端子21b並びに電源端子22a及び電源端子22bが、それぞれ信号配線12a及び信号配線12b並びに導体ビア15a及び導体ビア15bと半田接合される。また、フレキシブル基板10Cの導体ビア15a及び導体ビア15bに、半田バンプの電源端子16a及び電源端子16bが設けられる。これにより、図10(C)に示すような回路基板1Cが得られる。
このようにして得られる回路基板1Cを、そのフレキシブル基板10C側をマザーボード200側に向け、導体ビア15a及び導体ビア15b上の電源端子16a及び電源端子16bを、マザーボード200のGND配線221及びVDD配線222と半田接合する。この半田接合後又は半田接合前に、回路基板1C(その信号端子11a,11b側の両接続部)を、半導体装置300の接続部31、及び半導体装置400の接続部32と接続する。これにより、上記図9に示したような電子装置100Cが得られる。
尚、導体ビア15a及び導体ビア15bは、単体の導体ビアに限らず、導体ビアの積層体、配線の積層体、又は導体ビアと配線の積層体を少なくとも一部に含むもの等、フレキシブル基板10Cの表裏面間を導通するものであれば、各種導体部とすることができる。
次に、第5の実施の形態について説明する。
図11は第5の実施の形態に係る電子装置の一例を示す図である。図11には、電子装置の一例の要部断面模式図を示している。
図11は第5の実施の形態に係る電子装置の一例を示す図である。図11には、電子装置の一例の要部断面模式図を示している。
図11に示す電子装置100Dでは、マザーボード200上に搭載された半導体装置300と半導体装置400との間の信号伝送が、回路基板1Dによって行われる。回路基板1Dは、フレキシブル基板10D、及びその上に搭載された波形整形装置20Dを含む。
フレキシブル基板10Dは、便宜上、ここでは図示を省略するが、上記フレキシブル基板10C等について述べたような絶縁層13、GND層14c、信号端子11a及び信号端子11b、並びに信号配線12a及び信号配線12b(信号配線12)を有する。信号配線12a及び信号配線12bは、ストリップライン型やコプレナ型の高速信号配線として設けられる。尚、フレキシブル基板10Dには、高速信号配線のほか、低速信号配線が設けられてもよい。フレキシブル基板10Dは更に、図11に示すような、フレキシブル基板10Dを貫通する貫通孔17a及び貫通孔17bを有する。フレキシブル基板10Dの貫通孔17a及び貫通孔17bはそれぞれ、波形整形装置20Dの電源端子22a及び電源端子22bと対応する位置に設けられる。
波形整形装置20Dは、例えば、リタイマICであって、BGA型、QFN型、QFP型等のパッケージ構造を有する。波形整形装置20Dは、フレキシブル基板10D側に設けられた、バンプやリード等の信号端子21a及び信号端子21b(ここでは一例としてバンプを図示)を有する。波形整形装置20Dの信号端子21a及び信号端子21bは、フレキシブル基板10Dの信号配線12a及び信号配線12b(図示せず)とそれぞれ接続される。波形整形装置20Dは更に、フレキシブル基板10D側に設けられた、バンプやリード等の電源端子22a及び電源端子22b(ここでは一例としてバンプを図示)を有する。波形整形装置20Dの電源端子22a及び電源端子22bは、その配設面20Daからの高さが、信号端子21a及び信号端子21bの配設面20Daからの高さよりも高くなるように設けられる。波形整形装置20Dの電源端子22a及び電源端子22bはそれぞれ、対応する位置に設けられたフレキシブル基板10Dの貫通孔17a及び貫通孔17bを貫通する。
回路基板1Dは、フレキシブル基板10D側が、マザーボード200の半導体装置300及び半導体装置400の搭載面側と対向するように配置される。このような向きで配置される回路基板1Dが、半導体装置300の接続部31、及び半導体装置400の接続部32と接続される。フレキシブル基板10Dの貫通孔17a及び貫通孔17bを貫通する、波形整形装置20Dの電源端子22a及び電源端子22bが、マザーボード200の電源配線220であるGND配線221及びVDD配線222とそれぞれ接続される。
図11に示す電子装置100Dでは、マザーボード200の電源配線220から、それと接続された電源端子22a及び電源端子22bを通じて、波形整形装置20Dに電源が供給される。波形整形装置20Dに、マザーボード200から、半導体装置400又は半導体装置300を介さず、直接電源が供給されるため、波形整形装置20Dまでの電源配線距離が短縮される。これにより、電源ノイズを低減し、波形整形装置20Dを安定に動作させることができる。また、波形整形装置20Dに電源を供給するための電源配線をフレキシブル基板10Dに設けることを要しないため、フレキシブル基板10Dの配線層数を削減して柔軟性を高めたり、信号配線12の数を増大したりすることができる。更にまた、波形整形装置20Dに電源を供給するための導体ビアや電源端子をフレキシブル基板10Dに設けることを要せず、貫通孔17a及び貫通孔17bを設ければ足りるため、フレキシブル基板10Dの製造コスト、製造工数を抑えることができる。
電子装置100Dでは、フレキシブル基板10D上の波形整形装置20Dが上記のようにマザーボード200と接続された回路基板1Dにより、半導体装置300と半導体装置400との間の信号伝送が行われる。その際、回路基板1Dでは、例えば、信号端子11aから入力され、信号配線12aを伝送される信号が、経由する波形整形装置20Dによって整形された後、信号配線12bを伝送され、信号端子11bから出力される。そのため、波形整形装置20Dを経由せずに信号端子11aから信号端子11bまで伝送される場合に比べ、信号の波形の劣化を抑えることができる。回路基板1Dでは、波形整形装置20Dにより、信号端子11aから信号端子11bへ、波形の劣化を抑えて高速信号を伝送することができるため、信号配線12(信号配線12a,12b)の長距離化を図ることができる。これにより、設計自由度が高く、長距離伝送特性に優れた電子装置100Dを実現することができる。
尚、電子装置100Dにおいて、その回路基板1Dには、信号配線12(信号配線12a,12b)を複数設けることができ、各信号配線12に波形整形装置20Dを設けることができる。また、回路基板1Dには、1つの信号配線12に複数の波形整形装置20Dを設けることもできる。各波形整形装置20Dが、上記のようなマザーボード200からの直接電源供給が行われる構造とされる。
電子装置100Dの回路基板1Dは、例えば、次のようにして形成される。
図12は第5の実施の形態に係る回路基板の形成方法の一例を示す図である。図12(A)〜図12(C)には、各工程の要部断面模式図を示している。また、波形整形装置の一例を図16(C)に示している。
図12は第5の実施の形態に係る回路基板の形成方法の一例を示す図である。図12(A)〜図12(C)には、各工程の要部断面模式図を示している。また、波形整形装置の一例を図16(C)に示している。
まず、図12(A)に示すような波形整形装置20D、及び図12(B)に示すようなフレキシブル基板10Dが準備される。波形整形装置20Dには、例えば、図16(C)に示すような、パッケージ基板23上に実装された半導体素子24が樹脂25で封止されたパッケージ構造を有する半導体装置20cが用いられる。ここでは一例として、パッケージ基板23に設けられる信号端子21a及び信号端子21bに、半田バンプが用いられる。電源端子22a及び電源端子22bには、信号端子21a及び信号端子21bよりも大きなサイズの半田バンプが用いられる。
波形整形装置20Dとフレキシブル基板10Dとは、信号端子21a及び信号端子21bと、信号配線12a及び信号配線12bとの位置合わせが行われ、対向配置される。そして、信号端子21a及び信号端子21bに用いられた半田の加熱による溶融、及び冷却による凝固が行われる。これにより、信号端子21a及び信号端子21bが、それぞれ信号配線12a及び信号配線12bと半田接合される。この時、波形整形装置20Dの電源端子22a及び電源端子22bはそれぞれ、フレキシブル基板10Dの貫通孔17a及び貫通孔17bに挿入され、貫通孔17a及び貫通孔17bを貫通する。これにより、図12(C)に示すような回路基板1Dが得られる。
このようにして得られる回路基板1Dを、そのフレキシブル基板10D側をマザーボード200側に向け、貫通孔17a及び貫通孔17bを貫通する電源端子22a及び電源端子22bを、マザーボード200のGND配線221及びVDD配線222と半田接合する。この半田接合後又は半田接合前に、回路基板1D(その信号端子11a,11b側の両接続部)を、半導体装置300の接続部31、及び半導体装置400の接続部32と接続する。これにより、上記図11に示したような電子装置100Dが得られる。
次に、第6の実施の形態について説明する。
図13は第6の実施の形態に係る電子装置の一例を示す図である。図13には、電子装置の一例の要部断面模式図を示している。
図13は第6の実施の形態に係る電子装置の一例を示す図である。図13には、電子装置の一例の要部断面模式図を示している。
図13に示す電子装置100Baは、回路基板1B及びマザーボード200が、着脱可能なコネクタ41及びコネクタ42を用いて接続されている点で、上記第3の実施の形態で述べた電子装置100B(図7)と相違する。
回路基板1Bには、フレキシブル基板10B上に搭載された波形整形装置20Bの、そのフレキシブル基板10B側とは反対側に設けられた電源端子22a及び電源端子22bと接続されるように、コネクタ41が設けられる。マザーボード200には、回路基板1Bの波形整形装置20Bに電源を供給する電源配線220であるGND配線221及びVDD配線222と接続されるように、コネクタ42が設けられる。回路基板1Bのコネクタ41が、マザーボード200のコネクタ42と接続されることで、回路基板1Bの電源端子22a及び電源端子22bと、マザーボード200のGND配線221及びVDD配線222とが、それぞれ接続される。また、コネクタ41及びコネクタ42によってマザーボード200と接続された回路基板1Bは、そのコネクタ41がマザーボード200のコネクタ42から外されることで、マザーボード200から分離される。
電子装置100Baのように、回路基板1B及びマザーボード200を、着脱可能なコネクタ41及びコネクタ42を用いて接続することで、マザーボード200に対する回路基板1Bの取り付け及び取り外しを容易にすることができる。
次に、第7の実施の形態について説明する。
図14は第7の実施の形態に係る電子装置の一例を示す図である。図14には、電子装置の一例の要部断面模式図を示している。
図14は第7の実施の形態に係る電子装置の一例を示す図である。図14には、電子装置の一例の要部断面模式図を示している。
図14に示す電子装置100Caは、回路基板1C及びマザーボード200が、着脱可能なコネクタ41及びコネクタ42を用いて接続されている点で、上記第4の実施の形態で述べた電子装置100C(図9)と相違する。
回路基板1Cには、波形整形装置20Cが搭載されたフレキシブル基板10Cの、その導体ビア15a及び導体ビア15b上に設けられた電源端子16a及び電源端子16bと接続されるように、コネクタ41が設けられる。マザーボード200には、回路基板1Cの波形整形装置20Cに電源を供給する電源配線220であるGND配線221及びVDD配線222と接続されるように、コネクタ42が設けられる。回路基板1Cのコネクタ41が、マザーボード200のコネクタ42と接続されることで、回路基板1Cの電源端子16a及び電源端子16bと、マザーボード200のGND配線221及びVDD配線222とが、それぞれ接続される。また、コネクタ41及びコネクタ42によってマザーボード200と接続された回路基板1Cは、そのコネクタ41がマザーボード200のコネクタ42から外されることで、マザーボード200から分離される。
電子装置100Caのように、回路基板1C及びマザーボード200を、着脱可能なコネクタ41及びコネクタ42を用いて接続することで、マザーボード200に対する回路基板1Cの取り付け及び取り外しを容易にすることができる。
次に、第8の実施の形態について説明する。
図15は第8の実施の形態に係る電子装置の一例を示す図である。図15には、電子装置の一例の要部断面模式図を示している。
図15は第8の実施の形態に係る電子装置の一例を示す図である。図15には、電子装置の一例の要部断面模式図を示している。
図15に示す電子装置100Daは、回路基板1D及びマザーボード200が、着脱可能なコネクタ41及びコネクタ42を用いて接続されている点で、上記第5の実施の形態で述べた電子装置100D(図11)と相違する。
回路基板1Dには、フレキシブル基板10D上に搭載された波形整形装置20Dの、フレキシブル基板10Dの貫通孔17a及び貫通孔17bを貫通する電源端子22a及び電源端子22bと接続されるように、コネクタ41が設けられる。マザーボード200には、回路基板1Dの波形整形装置20Dに電源を供給する電源配線220であるGND配線221及びVDD配線222と接続されるように、コネクタ42が設けられる。回路基板1Dのコネクタ41が、マザーボード200のコネクタ42と接続されることで、回路基板1Dの電源端子22a及び電源端子22bと、マザーボード200のGND配線221及びVDD配線222とが、それぞれ接続される。また、コネクタ41及びコネクタ42によってマザーボード200と接続された回路基板1Dは、そのコネクタ41がマザーボード200のコネクタ42から外されることで、マザーボード200から分離される。
電子装置100Daのように、回路基板1D及びマザーボード200を、着脱可能なコネクタ41及びコネクタ42を用いて接続することで、マザーボード200に対する回路基板1Dの取り付け及び取り外しを容易にすることができる。
次に、第9の実施の形態について説明する。
上記第1〜第8の実施の形態で述べたような回路基板、又はそのような回路基板を用いて得られる電子装置は、各種電子機器に搭載することができる。例えば、コンピュータ(パーソナルコンピュータ、スーパーコンピュータ、サーバ等)、スマートフォン、携帯電話、タブレット端末、センサ、カメラ、オーディオ機器、測定装置、検査装置、製造装置といった、各種電子機器に搭載することができる。
上記第1〜第8の実施の形態で述べたような回路基板、又はそのような回路基板を用いて得られる電子装置は、各種電子機器に搭載することができる。例えば、コンピュータ(パーソナルコンピュータ、スーパーコンピュータ、サーバ等)、スマートフォン、携帯電話、タブレット端末、センサ、カメラ、オーディオ機器、測定装置、検査装置、製造装置といった、各種電子機器に搭載することができる。
図17は第9の実施の形態に係る電子機器の説明図である。図17には、電子機器の一例を模式的に図示している。
図17に示すように、例えば上記第1の実施の形態で述べたような回路基板1(図1)を含む電子装置100が、各種電子機器50に搭載(内蔵)される。例えば、電子装置100は、マザーボード等の回路基板101上に搭載された、半導体装置等の電子部品102及び電子部品103が、回路基板1で接続された構造を有する。回路基板1の信号端子11a側が電子部品102と接続され、信号端子11b側が電子部品103と接続されて、電子部品102と電子部品103との間の信号伝送が、回路基板1の信号配線12を通じて行われる。信号配線12と接続された波形整形装置20により、伝送される信号の整形が行われ、その波形の劣化が抑えられる。回路基板1が用いられ、伝送特性に優れた電子装置100が実現される。このような電子装置100を搭載する、性能及び信頼性に優れた電子機器50が実現される。
図17に示すように、例えば上記第1の実施の形態で述べたような回路基板1(図1)を含む電子装置100が、各種電子機器50に搭載(内蔵)される。例えば、電子装置100は、マザーボード等の回路基板101上に搭載された、半導体装置等の電子部品102及び電子部品103が、回路基板1で接続された構造を有する。回路基板1の信号端子11a側が電子部品102と接続され、信号端子11b側が電子部品103と接続されて、電子部品102と電子部品103との間の信号伝送が、回路基板1の信号配線12を通じて行われる。信号配線12と接続された波形整形装置20により、伝送される信号の整形が行われ、その波形の劣化が抑えられる。回路基板1が用いられ、伝送特性に優れた電子装置100が実現される。このような電子装置100を搭載する、性能及び信頼性に優れた電子機器50が実現される。
ここでは、上記第1の実施の形態で述べたような回路基板1を含む電子装置100を搭載する電子機器50を例示した。このほか、上記第1〜第8の実施の形態で述べたような他の回路基板1a,1b,1c,1d,1e,1A,1B,1C,1D等、及び電子装置100A,100B,100Ba,100C,100Ca,100D,100Da等も同様に、各種電子機器に搭載することが可能である。
1,1a,1b,1c,1d,1e,1A,1B,1C,1D,101 回路基板
10,10a,10b,10c,10d,10e,10A,10B,10C,10D フレキシブル基板
11a,11b,21a,21b 信号端子
12,12a,12b,12c,12d,313,413 信号配線
13,210,311,411 絶縁層
14,220,312,412 電源配線
14a,221,312a,412a GND配線
14b,222,312b,412b VDD配線
14c GND層
15a,15b 導体ビア
16a,16b,22a,22b 電源端子
17a,17b 貫通孔
20,20A,20B,20C,20D 波形整形装置
20a,20b,20c,300,400 半導体装置
20Da 配設面
23,310,410 パッケージ基板
24,320,420 半導体素子
25 樹脂
26a,26b 電極
31,32 接続部
41,42 コネクタ
50 電子機器
100,100A,100B,100Ba,100C,100Ca,100D,100Da 電子装置
102,103 電子部品
200 マザーボード
330,430 バンプ
10,10a,10b,10c,10d,10e,10A,10B,10C,10D フレキシブル基板
11a,11b,21a,21b 信号端子
12,12a,12b,12c,12d,313,413 信号配線
13,210,311,411 絶縁層
14,220,312,412 電源配線
14a,221,312a,412a GND配線
14b,222,312b,412b VDD配線
14c GND層
15a,15b 導体ビア
16a,16b,22a,22b 電源端子
17a,17b 貫通孔
20,20A,20B,20C,20D 波形整形装置
20a,20b,20c,300,400 半導体装置
20Da 配設面
23,310,410 パッケージ基板
24,320,420 半導体素子
25 樹脂
26a,26b 電極
31,32 接続部
41,42 コネクタ
50 電子機器
100,100A,100B,100Ba,100C,100Ca,100D,100Da 電子装置
102,103 電子部品
200 マザーボード
330,430 バンプ
Claims (9)
- 第1信号配線及び第2信号配線を有するフレキシブル基板と、
前記フレキシブル基板上に搭載され、前記第1信号配線及び前記第2信号配線と接続され、前記第1信号配線から前記第2信号配線に伝送される信号の波形を整形する波形整形装置と
を含むことを特徴とする回路基板。 - 前記波形整形装置の前記フレキシブル基板側とは反対側に設けられ、前記波形整形装置に電源を供給する電源端子を有することを特徴とする請求項1に記載の回路基板。
- 前記フレキシブル基板の前記波形整形装置側とは反対側に設けられ、前記フレキシブル基板を貫通する導体部を介して前記波形整形装置と接続され、前記波形整形装置に電源を供給する電源端子を有することを特徴とする請求項1に記載の回路基板。
- 前記波形整形装置の前記フレキシブル基板側に設けられ、前記フレキシブル基板に設けられた貫通孔を貫通し、前記波形整形装置に電源を供給する電源端子を有することを特徴とする請求項1に記載の回路基板。
- 前記電源端子と接続されたコネクタを含むことを特徴とする請求項2乃至4のいずれかに記載の回路基板。
- 第1信号配線及び第2信号配線を有するフレキシブル基板上に、波形整形装置を、前記第1信号配線及び前記第2信号配線と接続し、搭載する工程を含み、
前記波形整形装置は、前記第1信号配線から前記第2信号配線に伝送される信号の波形を整形することを特徴とする回路基板の製造方法。 - 第1回路基板と、
前記第1回路基板上に搭載された第1電子部品及び第2電子部品と、
前記第1電子部品と前記第2電子部品との間を接続する第2回路基板と
を含み、
前記第2回路基板は、
前記第1電子部品と接続される第1信号配線、及び前記第2電子部品と接続される第2信号配線を有するフレキシブル基板と、
前記フレキシブル基板上に搭載され、前記第1信号配線及び前記第2信号配線と接続され、前記第1信号配線から前記第2信号配線に伝送される信号の波形を整形する波形整形装置と
を含むことを特徴とする電子装置。 - 前記第2回路基板は、前記第1回路基板との対向面に、前記第1回路基板の電源配線と接続され前記波形整形装置に電源を供給する電源端子を含むことを特徴とする請求項7に記載の電子装置。
- 前記第1回路基板の前記第2回路基板との対向面に設けられ、前記第1回路基板の電源配線と接続された第1コネクタと、
前記第2回路基板の前記第1回路基板との対向面に、前記第1コネクタと着脱可能に設けられ、前記波形整形装置に電源を供給する電源端子と接続された第2コネクタと
を含むことを特徴とする請求項7に記載の電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017032805A JP2018137412A (ja) | 2017-02-24 | 2017-02-24 | 回路基板、回路基板の製造方法及び電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017032805A JP2018137412A (ja) | 2017-02-24 | 2017-02-24 | 回路基板、回路基板の製造方法及び電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018137412A true JP2018137412A (ja) | 2018-08-30 |
Family
ID=63365686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017032805A Withdrawn JP2018137412A (ja) | 2017-02-24 | 2017-02-24 | 回路基板、回路基板の製造方法及び電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018137412A (ja) |
-
2017
- 2017-02-24 JP JP2017032805A patent/JP2018137412A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US12063735B2 (en) | Electronic substrate having differential coaxial vias | |
JP5503567B2 (ja) | 半導体装置および半導体装置実装体 | |
TWI737929B (zh) | 積體電路封裝 | |
US9955581B2 (en) | SGS or GSGSG pattern for signal transmitting channel, and PCB assembly, chip package using such SGS or GSGSG pattern | |
JP5018483B2 (ja) | 電子デバイスパッケージ、モジュール、および電子機器 | |
JP6570976B2 (ja) | 光モジュール | |
US8110929B2 (en) | Semiconductor module | |
JP6137360B2 (ja) | 高周波線路及び電子機器 | |
JP6643714B2 (ja) | 電子装置及び電子機器 | |
TW201528884A (zh) | 線路板及電子總成 | |
JP2005311371A (ja) | 半導体チップパッケージ | |
US10426035B2 (en) | SGS or GSGSG pattern for signal transmitting channel, and PCB assembly, chip package using such SGS or GSGSG pattern | |
JP2018137412A (ja) | 回路基板、回路基板の製造方法及び電子装置 | |
TW201611675A (zh) | 電路板結構之改良方法 | |
CN113678574B (zh) | 一种共模抑制的封装装置和印制电路板 | |
JP2012248877A (ja) | 低速および高速信号経路を有する半導体パッケージ | |
JP2008078314A (ja) | 高速信号回路装置 | |
JP2007184415A (ja) | 半導体素子実装用基板および高周波半導体装置ならびにこれを用いた電子機器 | |
JP2008530798A5 (ja) | ||
JP2021002628A (ja) | 多層基板及び電子機器 | |
WO2022041253A1 (zh) | 光电装置和光电集成方法 | |
WO2023145389A1 (ja) | 半導体装置及び電子機器 | |
JP5803005B2 (ja) | 半導体装置、配線基板、及び電子装置とその製造方法 | |
JP2009302180A (ja) | 半導体装置 | |
JP2015170682A (ja) | プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191112 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20191118 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20191118 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20200221 |