JP2018137296A - High frequency device - Google Patents
High frequency device Download PDFInfo
- Publication number
- JP2018137296A JP2018137296A JP2017029427A JP2017029427A JP2018137296A JP 2018137296 A JP2018137296 A JP 2018137296A JP 2017029427 A JP2017029427 A JP 2017029427A JP 2017029427 A JP2017029427 A JP 2017029427A JP 2018137296 A JP2018137296 A JP 2018137296A
- Authority
- JP
- Japan
- Prior art keywords
- region
- pad
- transmission line
- reference layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は高周波装置に関し、例えば伝送線路を有する高周波装置に関する。 The present invention relates to a high frequency device, for example, a high frequency device having a transmission line.
高周波装置における高周波信号の伝送には、マイクロストリップライン等の伝送線路を用いる。伝送線路と外部回路との電気的な接続にはパッドを用いる。パッドはボンディングワイヤやバンプにより外部回路と電気的に接続される。パッドにプローブを接触させ、高周波特性を測定することが知られている(例えば特許文献1) A transmission line such as a microstrip line is used to transmit a high-frequency signal in the high-frequency device. A pad is used for electrical connection between the transmission line and the external circuit. The pad is electrically connected to an external circuit by bonding wires or bumps. It is known to measure a high-frequency characteristic by bringing a probe into contact with a pad (for example, Patent Document 1).
ボンディングワイヤやバンプが設けられる実装用パッドとプローブを接触させる試験用パッドを共通にすると、プローブの跡がボンディングワイヤやバンプを設ける障害となる。パッド内に実装用領域と試験用領域とを設けると高周波特性が劣化する。 If the mounting pad on which the bonding wire or bump is provided and the test pad on which the probe is brought into contact are made common, the trace of the probe becomes an obstacle to providing the bonding wire or bump. If a mounting area and a test area are provided in the pad, the high frequency characteristics deteriorate.
本高周波装置は、パッドにおける高周波特性の劣化を抑制することを目的とする。 The present high-frequency device is intended to suppress deterioration of high-frequency characteristics in the pad.
本発明の一実施形態は、半導体素子が形成された半導体基板と、前記半導体基板上に設けられた絶縁層上に設けられ、基準電位が供給される基準層と、前記絶縁層内に前記基準層に対向して設けられ、前記半導体素子と電気的に接続し、前記基準層とともに伝送線路を構成する信号配線と、前記絶縁層上であって前記基準層から離間して設けられ、実装に用いられる第1領域と、試験に用いられ前記第1領域と前記信号配線との間に設けられた第2領域と、を含み、前記信号配線と電気的に接続されたパッドと、を具備する高周波装置である。 One embodiment of the present invention includes a semiconductor substrate on which a semiconductor element is formed, a reference layer provided on an insulating layer provided on the semiconductor substrate, to which a reference potential is supplied, and the reference in the insulating layer. A signal wiring that is provided opposite to the layer, is electrically connected to the semiconductor element and forms a transmission line together with the reference layer, and is provided on the insulating layer and spaced apart from the reference layer for mounting. A first region used, and a second region used for testing and provided between the first region and the signal wiring, and a pad electrically connected to the signal wiring. It is a high frequency device.
本高周波装置によれば、パッドにおける高周波特性の劣化を抑制することができる。 According to the high frequency device, it is possible to suppress deterioration of the high frequency characteristics in the pad.
[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。
(1)本願発明の一実施形態は、半導体素子が形成された半導体基板と、前記半導体基板上に設けられた絶縁層上に設けられ、基準電位が供給される基準層と、前記絶縁層内に前記基準層に対向して設けられ、前記半導体素子と電気的に接続し、前記基準層とともに伝送線路を構成する信号配線と、前記絶縁層上であって前記基準層から離間して設けられ、実装に用いられる第1領域と、試験に用いられ前記第1領域と前記信号配線との間に設けられた第2領域と、を含み、前記信号配線と電気的に接続されたパッドと、を具備する高周波装置である。
これにより、試験用の針の跡がパッドの実装用領域に残り実装の障害となることを抑制できる。試験に用いられる第2領域が実装に用いられる第1領域と信号配線との間に設けられているため、パッドにおける高周波特性の劣化を抑制することができる。
(2)前記第2領域の幅は前記信号配線の幅より大きいことが好ましい。これにより、高周波特性の劣化をより抑制することができる。
(3)前記パッドは前記基準層に形成された開口内に設けられることが好ましい。これにより、基準層のシールドとしての機能がより向上する。
(4)前記第2領域の両側に前記基準層が設けられていることが好ましい。これにより、コプレーナ型のプローブを用い試験することができる。
(5)前記絶縁層内に前記基準層に対向して設けられ、一端が前記第1領域と電気的に接続し、他端が前記基準層に電気的に接続し、前記伝送線路で伝送される信号の波長をλとしたときλ/4未満の長さを有する付加線路を具備することが好ましい。これにより、高周波特性の劣化をより抑制することができる。
[Description of Embodiment of Present Invention]
First, the contents of the embodiments of the present invention will be listed and described.
(1) In one embodiment of the present invention, a semiconductor substrate on which a semiconductor element is formed, a reference layer provided on an insulating layer provided on the semiconductor substrate, to which a reference potential is supplied, and in the insulating layer And a signal wiring that is electrically connected to the semiconductor element and that constitutes a transmission line together with the reference layer, and is provided on the insulating layer and spaced apart from the reference layer. A pad that includes a first region used for mounting and a second region provided between the first region and the signal wiring used for testing, and is electrically connected to the signal wiring; Is a high-frequency device.
As a result, it is possible to prevent the trace of the test needle from remaining in the pad mounting area and causing a mounting failure. Since the 2nd field used for a test is provided between the 1st field used for mounting, and signal wiring, degradation of the high frequency characteristic in a pad can be controlled.
(2) The width of the second region is preferably larger than the width of the signal wiring. Thereby, deterioration of a high frequency characteristic can be suppressed more.
(3) It is preferable that the pad is provided in an opening formed in the reference layer. This further improves the function of the reference layer as a shield.
(4) It is preferable that the reference layer is provided on both sides of the second region. Thereby, it can test using a coplanar type probe.
(5) Provided in the insulating layer facing the reference layer, one end electrically connected to the first region, the other end electrically connected to the reference layer, and transmitted by the transmission line It is preferable to provide an additional line having a length of less than λ / 4 where λ is the wavelength of the signal to be transmitted. Thereby, deterioration of a high frequency characteristic can be suppressed more.
[本願発明の実施形態の詳細]
本発明の実施形態にかかる半導体装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
[Details of the embodiment of the present invention]
Specific examples of the semiconductor device according to the embodiment of the present invention will be described below with reference to the drawings. In addition, this invention is not limited to these illustrations, is shown by the claim, and intends that all the changes within the meaning and range equivalent to a claim are included.
図1は、実施例1に係る高周波装置の平面図である。図1に示すように、高周波装置である半導体チップ10の上面に基準層32が設けられている。基準層32に開口35aおよび35bが設けられている。開口35aおよび35b内にパッド36aおよび36bが設けられている。半導体チップ10には半導体素子54が設けられている。基準層32に対向して信号配線34aおよび34bが設けられている。パッド36aおよび36bは信号配線34aおよび34bを介し半導体素子54に接続されている。パッド36aから入力した高周波信号は信号配線34aを伝送し半導体素子54に入力する。半導体素子54から出力された高周波信号は信号配線34bを伝送しパッド36bから出力される。
FIG. 1 is a plan view of the high-frequency device according to the first embodiment. As shown in FIG. 1, a
半導体チップ10は、例えばMMIC(Monolithic Microwave Integrated Circuit)である。半導体素子54は、例えば、チャネル層としてInGaAs層、電子供給層としてAlGaAsを有するHEMT(High Electron Mobility Transistor)を用いたアンプである。半導体素子54としては、例えばFET(Field Effect Transistor)等のトランジスタでもよい。また、アンプ以外の電子回路でもよい。半導体基板12は、半導体基板に半導体層が形成されているもののほか、絶縁基板(例えばサファイア基板)上に半導体層(例えばGaN層)が形成されていてもよい。
The
図2は、実施例1に係る高周波装置を実装基板に実装したパッド付近の断面図である。図2に示すように、実装基板20上に半導体チップ10がバンプ30を用い搭載されている。信号配線34の延伸方向をX方向、信号配線34の幅方向をY方向、および実装基板20に半導体チップ10が搭載される方向をZ方向とする。半導体チップ10においては、半導体基板12上(図2では下、以下同様)に半導体素子としてFET11が形成されている。FET11はソース11a、ゲート11bおよびドレイン11cを有する。半導体基板12上に絶縁層14が設けられている。絶縁層14内に配線層16aから16cが設けられている。半導体基板12上に絶縁層14を介し金属層18が形成されている。絶縁層14の一部を上下に貫通し配線層16aから16cおよび金属層18を電気的に接続する貫通電極15aから15cが設けられている。絶縁層14は例えばポリイミド、BCB(Benzocyclobutene)等の樹脂層である。貫通電極15aから15c、配線層16aから16c、および金属層18は、例えば金、銅またはアルミニウム等の金属層である。
FIG. 2 is a cross-sectional view of the vicinity of a pad in which the high-frequency device according to the first embodiment is mounted on a mounting substrate. As shown in FIG. 2, the
配線層16aは信号配線34を含む。信号配線34は、半導体基板12に形成された半導体素子(図1の半導体素子54およびFET11等)に電気的に接続される。金属層18は基準層32およびパッド36を含む。基準層32には、グランド電位等の基準電位(例えば直流電位)が供給される。基準層32と信号配線34とは対向して設けられ、伝送線路33を形成する。伝送線路33はマイクロストリップラインである。パッド36は、バンプ30が設けられる実装用領域37aとプローブが接触する試験用領域37bを含む。配線17aは、貫通電極15aから15c並びに配線層16bおよび16cを含み、信号配線34とパッド36とを電気的に接続する。
The
絶縁性の基板22上に金属層28が形成されている。基板22の下面に基準層26が形成されている。金属層28は、基準層42、パッド46および信号配線44を含む。基板22を貫通するビアホール25が設けられている。ビアホール25には金属が埋め込まれている。ビアホール25は基準層42と基準層26とを電気的に接続する。金属層28上に保護膜としてレジスト24が形成されている。信号配線44と基準層26とは伝送線路43を形成する。基板22は、例えばテフロン(登録商標)、樹脂またはセラミックス等の絶縁層である。ビアホール25、基準層26および金属層28は、例えば金または銅等の金属層である。バンプ30は、例えば半田、金または銅等の金属バンプである。
A metal layer 28 is formed on the insulating
膜厚T12、T14、T18、T22、T24およびT28は、それぞれ半導体基板12、絶縁層14、金属層18、基板22、レジスト24および金属層28の膜厚である。
The film thicknesses T12, T14, T18, T22, T24, and T28 are the film thicknesses of the
図3(a)および図3(b)は、実施例1に係る高周波装置をバンプ側からみた平面図である。図2は図3(a)のA−A断面に相当する。絶縁層14内の信号配線34を破線で示す。半導体チップ10の上面(図2では下面、以下同様)に基準層32が形成されている。基準層32に開口35が形成されている。開口35内にパッド36が形成されている。基準層32に対向するように信号配線34が形成されている。パッド36は実装用領域37aおよび試験用領域37bを含む。試験用領域37bは、実装用領域37aと信号配線34との間に電気的に接続されている。
FIG. 3A and FIG. 3B are plan views of the high frequency device according to the first embodiment as viewed from the bump side. FIG. 2 corresponds to the AA cross section of FIG. The
幅W30、W34、W35a、W35b、W37a、W37bおよびW37cは、それぞれバンプ30の幅、信号配線34の幅、実装用領域37aの周りの開口35のY方向の幅、試験用領域37bの周りの開口35のY方向の幅、、実装用領域37aの幅、試験用領域37bのY方向の幅、および試験用領域37bのX方向の幅である。
The widths W30, W34, W35a, W35b, W37a, W37b and W37c are respectively the width of the
図3(b)に示すように、試験用のプローブヘッド50はグランド用針52bおよび信号用針52aを有している。グランド用針52bは信号用針52aの両側に設けられている。高周波装置の高周波信号の試験のとき、プローブヘッド50の信号用針52aは試験用領域37bに接触し、グランド用針52bは実装用領域37aの両側の基準層32に接触する。このようにプローブヘッド50はコプレーナ型である。
As shown in FIG. 3B, the
図4は、実施例1における実装基板をバンプ側からみた平面図である。バンプ30、ビアホール25および半導体チップ10を破線で示す。図2は図4のA−A断面に相当する。図4に示すように、半導体チップ10の基準層32に対向するように基準層42が形成されている。基準層42には切り込み45が形成されている。パッド46は切り込み45内に形成されている。パッド46に信号配線44が電気的に接続されている。パッド46上におよび基準層42上にバンプ30が接続される。基準層42にビアホール25が接続されている。
FIG. 4 is a plan view of the mounting substrate in Example 1 as viewed from the bump side. The
幅W25、W30、W31,W44、W45およびW46は、それぞれビアホール25の幅、バンプ30の幅、バンプ30のピッチ幅、信号配線44の幅、切り込み45の幅およびパッド46の幅である。
The widths W25, W30, W31, W44, W45, and W46 are the width of the via
[比較例1]
実施例1の効果を説明するための比較例について説明する。図5(a)および図5(c)は、比較例1に係る高周波装置をバンプ側からみた平面図、図5(b)は、図5(a)のA−A断面図である。図5(a)および図5(b)に示すように、パッド36の実装用領域37aは試験用領域37bと信号配線34との間に設けられている。信号配線34とパッド36との間には幅広配線34cが設けられている。その他の構成は実施例1と同じであり説明を省略する。
[Comparative Example 1]
A comparative example for explaining the effect of the first embodiment will be described. 5A and 5C are plan views of the high-frequency device according to Comparative Example 1 as viewed from the bump side, and FIG. 5B is a cross-sectional view taken along the line AA in FIG. As shown in FIGS. 5A and 5B, the mounting
図5(c)に示すように、高周波装置の高周波信号の試験のとき、プローブヘッド50の信号用針52aは試験用領域37bに接触し、グランド用針52bは実装用領域37aの両側の基準層32に接触する。
As shown in FIG. 5C, when testing a high frequency signal of the high frequency device, the
[比較例2]
図6は、比較例1に係る高周波装置をバンプ側からみた平面図である。図6に示すように、パッド36に試験用領域37bは設けられていない。信号配線34とパッド36との間には幅広配線34cが設けられている。その他の構成は実施例1と同じであり説明を省略する。
[Comparative Example 2]
FIG. 6 is a plan view of the high-frequency device according to Comparative Example 1 as viewed from the bump side. As shown in FIG. 6, the
実施例1の試験用領域37b、比較例1および2の幅広配線34cは、伝送線路33と実装用領域37a(比較例2でがパッド36)とのインピーダンスを整合するためのキャパシタンス成分として機能する。実装用領域37aはキャパシタとして機能するため、実施例1の試験用領域37b、比較例1および2の幅広配線34cを設けると、さらにキャパシタンス成分が大きくなり伝送線路33と実装用領域37aとのインピーダンス整合が難しくなるようにも考えられる。
The
上記考察は、実装用領域37aおよび幅広配線34cを集中定数回路としてみている。しかし、60GHz以上のように高い周波数(例えばミリ波)では、パッド36は集中定数回路としてではなく分布定数回路として機能する。そこで、実装用領域37aを、伝送線路33側と伝送線路33の反対側とに分けて考える。実装用領域37aの伝送線路33側は、伝送線路33と実装用領域37aとのインピーダンス整合のためのキャパシタとして機能している。しかし、伝送線路33側に試験用領域37bまたは幅広配線34cを設けないと、実装用領域37aの伝送線路33側のキャパシタンスが十分でない。そこで、伝送線路33側に試験用領域37bまたは幅広配線34cを設ける。これにより、実装用領域37aの伝送線路33側のキャパシタンスに試験用領域37bまたは幅広配線34cのキャパシタンスが付加される。よって、伝送線路33と実装用領域37aとのインピーダンス整合が改善する。実装用領域37aの伝送線路33の反対側のキャパシタンス成分は伝送線路33と実装用領域37aとのインピーダンス整合を難しくする。この点に関しては実施例2において説明する。
In the above consideration, the mounting
実施例1、比較例1および2について、伝送線路43から伝送線路33をみた反射特性および通過特性を電磁界解析法を用いシミュレーションした。図7(a)から図7(c)は、それぞれ実施例1、比較例1および2におけるシミュレーションに用いた等価回路を示す図である。図7(a)に示すように、実施例1では、バンプ30はインダクタL1、インダクタL2およびキャパシタC1により等価的に表した。インダクタL1およびインダクタL2は実装用領域37aとパッド46との間に直列に接続されている。キャパシタC1は、インダクタL1とインダクタL2との間のノードと基準電位との間に接続されている。インダクタL1およびインダクタL2のインダクタンスを各々5pH、キャパシタC1のキャパシタンスを15pFとした。
For Example 1 and Comparative Examples 1 and 2, the reflection characteristics and transmission characteristics of the
実装用領域37aおよびパッド46は、それぞれ伝送線路L3および伝送線路L4を用い等価的に表した。試験用領域37bは、実装用領域37aと伝送線路33との間に設けられ、等価的にシャントキャパシタとして機能する伝送線路L6とした。伝送線路33は伝送線路L5とし、抵抗R1で終端されているとした。抵抗R1の抵抗値は50Ωとした。抵抗R1は、半導体基板12内に形成された抵抗とした。各伝送線路L4からL6の長さ等は、パッド36および46を等価的に表すように設定した。実装基板20に形成された伝送線路43を端子T1とし、端子T1からバンプ30をみたS11をシミュレーションした。
The mounting
図7(b)に示すように、比較例1では、試験用領域37bは、実装用領域37aにオープンスタブとして接続されている。幅広配線34cは実装用領域37aと伝送線路33との間に設けられ、等価的にシャントキャパシタとして機能する伝送線路L7とした。その他の等価回路は実施例1と同じである。
As shown in FIG. 7B, in Comparative Example 1, the
図7(c)に示すように、比較例2では、試験用領域37bが設けられていない。その他の等価回路は比較例1と同じである。
As shown in FIG. 7C, in Comparative Example 2, the
シミュレーション条件を以下に示す。
半導体基板12:GaAs基板、膜厚H12=250μm
絶縁層14:ポリイミド、比誘電率3.5、膜厚H14=8μm
金属層18:金、膜厚H18=2μm
バンプ30:はんだ:膜厚H30=100μm、幅W30=150μm、ピッチ幅W31=400μm
信号配線34:特性インピーダンス50Ω、幅W34=10μm
幅広配線34c:幅W34c=100μm、W34d=30μm
開口35:幅W35a=250μm、W35b=180μm
実装用領域37a:幅W37a=150μm
試験用領域37b:幅W37a=100μm、W37c=57μm
基板22:テフロン(登録商標)、膜厚H22=101μm
レジスト24:膜厚H24=30μm
ビアホール25:銅、幅W25=100μm
金属層28:銅、膜厚H24=30μm
信号配線44:特性インピーダンス50Ω、幅W44=190μm
切り込み45:幅W45=100μm
パッド46:幅W46=250μm
The simulation conditions are shown below.
Semiconductor substrate 12: GaAs substrate, film thickness H12 = 250 μm
Insulating layer 14: polyimide, relative dielectric constant 3.5, film thickness H14 = 8 μm
Metal layer 18: gold, film thickness H18 = 2 μm
Bump 30: Solder: Film thickness H30 = 100 μm, width W30 = 150 μm, pitch width W31 = 400 μm
Signal wiring 34: characteristic impedance 50Ω, width W34 = 10 μm
Opening 35: width W35a = 250 μm, W35b = 180 μm
Mounting
Substrate 22: Teflon (registered trademark), film thickness H22 = 101 μm
Resist 24: Film thickness H24 = 30 μm
Via hole 25: copper, width W25 = 100 μm
Metal layer 28: Copper, film thickness H24 = 30 μm
Signal wiring 44: characteristic impedance 50Ω, width W44 = 190 μm
Cut 45: width W45 = 100 μm
Pad 46: Width W46 = 250 μm
図8(a)は、実施例1、比較例1および2におけるS11を示すスミスチャート、図8(b)は、周波数に対するS21を示す図である。比較例2では、伝送線路43からみた入力インピーダンスが伝送線路33の特性インピーダンスである50Ωに近づくように(すなわち伝送線路33とパッド36とがインピーダンス整合に近づく)ように、幅広配線34cの寸法を調整した。
FIG. 8A is a Smith chart showing S11 in Example 1 and Comparative Examples 1 and 2, and FIG. 8B is a diagram showing S21 with respect to frequency. In Comparative Example 2, the width of the
比較例2では、半導体チップ10を実装基板20に搭載する前に半導体チップ10の高周波特性を測定しようとすると、パッド36に測定用のプローブヘッド50の針52a(図3(b)参照)を接触させる。パッド36の表面に針52aの跡が残る。この跡がバンプ30を設ける障害となる。そこで、比較例1では、パッド36に実装用領域37aと試験用領域37bを設ける。実装用領域37aはバンプ30等(またはボンディングワイヤ)が接続される領域である。試験用領域37bはプローブヘッド50の針52aが接触する領域である。これにより、針52aの跡がバンプ30(またはボンディングワイヤ)を設ける障害となることを抑制できる。
In Comparative Example 2, when the high frequency characteristics of the
図8(a)のように、比較例1と2ではS11はスミスチャートの中心から同程度に位置している。これは、比較例1と2とで入力インピーダンスが同程度であることを示している。図8(b)のように、比較例1では比較例2に比べS21が小さい。これは、比較例1は比較例2に比べ伝送線路43から33への通過損失が大きくなっていることを示している。比較例1において損失が大きくなるのは、試験用領域37bがオープンスタブとして機能しているためと考えられる。このように、比較例1では、プローブヘッド50の針52aの跡がバンプ30の障害になることは抑制できるが高周波特性が劣化してしまう。
As shown in FIG. 8A, in Comparative Examples 1 and 2, S11 is located at the same level from the center of the Smith chart. This indicates that the comparative examples 1 and 2 have the same input impedance. As shown in FIG. 8B, S21 is smaller in Comparative Example 1 than in Comparative Example 2. This indicates that Comparative Example 1 has a larger passage loss from
実施例1では、幅広配線34cの代わりに試験用領域37bを設ける。入力インピーダンスが50Ωに近づくように試験用領域37bの寸法を調整した。図8(a)のように、実施例1では、比較例1および2に比べ、S11がスミスチャートの中心に近づいている。これは、実施例1では比較例1および2に比べ、入力インピーダンスが50Ωに近づいていることを示している。図8(b)のように、実施例2では比較例1に比べS21が大きくなる。これは、実施例2では比較例1に比べ損失が小さくなっていることを示している。86GHzでは、実施例2の損失は比較例1より0.2dB小さい。
In the first embodiment, a
実施例1によれば、パッド36は、実装に用いられる実装用領域37a(第1領域)と、試験に用いられる試験用領域37b(第2領域)を含む。これにより、針52aの跡がバンプ30(またはボンディングワイヤ)を設ける障害となることを抑制できる。試験用領域37bは、実装用領域37aと信号配線34との間に設けられている。これにより、比較例1のような試験用領域37bがオープンスタブとして機能することによる通過損失性の劣化等の高周波特性の劣化を抑制することができる。また、試験用領域37bが実装用領域37aの伝送線路33側にキャパシタンス成分を付加する。よって、伝送線路33と実装用領域37aの伝送線路33側とのインピーダンスがより整合する。
According to the first embodiment, the
また、試験用領域37bの幅W37cは信号配線34の幅W34より大きい。これにより、試験用領域37bのキャパシタンス成分が大きくなり、伝送線路33と実装用領域37aとのインピーダンス整合を容易にすることができる。試験用領域37bの幅W37cは実装用領域37aの幅W37aより小さいことが好ましい。これにより、試験用領域37bのキャパシタンス成分が大きくなりすぎることを抑制できる。
Further, the width W37c of the
基準層32は、信号配線34に対向して設けられていればよいが、パッド36は、基準層32に形成された開口35内に設けられることが好ましい。これにより、基準層32をパッド36以外のほぼ全面に設けることができ、基準層32のシールドとしての機能がより向上する。
The
試験用領域37bの両側に基準層32が設けられていることが好ましい。これにより、図3(b)のようにコプレーナ型のプローブヘッド50を用いることができる。
It is preferable that the
伝送線路33を伝送する高周波信号は60GHz以下でもよい。周波数が高くなる(例えば60GHz以上)と、試験用領域37bの影響がより大きくなる。よって、試験用領域37bを実装用領域37aと伝送線路33との間に設けることで、高周波特性をより改善できる。80GHz以上の高周波信号では改善効果がより顕著になる。
The high frequency signal transmitted through the
実装用領域37aと伝送線路33は試験用領域37bに対し互いに反対側に配置されていることが好ましい。これにより、試験用領域37bにより実装用領域37aと伝送線路33とのインピーダンスをより整合させることができる。
It is preferable that the mounting
実装用領域37aを円形状とすることで、実装用領域37aの面積を小さくできる。試験用領域37bを矩形状とすることで、伝送線路33と実装用領域37aとのインピーダンスをより整合させることができる。
By making the mounting
図9(a)は、実施例2に係る高周波装置をバンプ側からみた平面図。図9(b)は、図9(a)のA−A断面図である。図9(a)および図9(b)に示すように、配線層16aは付加配線38を含む。付加配線38の一端は配線17bを介しパッド36の実装用領域37aに電気的に接続されている。付加配線38の他端は配線17cを介し基準層32に電気的に接続されている。基準層32と付加配線38とは絶縁層14を介し対向して設けられている。付加配線38と基準層32とはマイクロストリップライン等の伝送線路として機能する。付加配線38の長さをL38とする。その他の構成は実施例1と同じである。
FIG. 9A is a plan view of the high-frequency device according to the second embodiment as viewed from the bump side. FIG.9 (b) is AA sectional drawing of Fig.9 (a). As shown in FIGS. 9A and 9B, the
付加配線38、配線17bおよび17cを含む実装用領域37aから基準層32までのラインが、ショートスタブとして機能する。ただし、配線17bおよび17cは付加配線38に比べ非常に短いため、付加配線38の長さが実質的にショートスタブの長さとなる。付加配線38は、伝送線路33を伝送する高周波信号の波長をλとしたとき、λ/4未満の長さとする。これにより、付加配線38は高周波信号にインダクタとしてみえる。
A line from the mounting
前述のように、パッド36の実装用領域37aを、伝送線路33側と反対側とに分けて考える。パッド36の伝送線路33と反対側は、伝送線路33と43との間の線路に付加されたシャントキャパシタとして機能する。これにより、伝送線路33と44とのインピーダンスが整合しなくなり、高周波信号の反射特性が劣化する。そこで、実装用領域37aにインダクタとして機能する付加配線38を接続する。これにより、実装用領域37aの伝送線路33と反対側のキャパシタンス成分を補償する。よって、実装用領域37aによる高周波信号の反射を抑制できる。
As described above, the mounting
ショートスタブは、半導体チップ10の表面の金属層18または実装基板20の表面の金属層28で形成することも考えられる。しかしながら、パッド36と基準層32との距離およびパッド46と基準層42との距離は大きく変更することができない。このため、ショートスタブの電気長を任意に設定することができない。実施例2では、ショートスタブを基準層32と対向する付加配線38を含んで形成する。このため、付加配線38の長さを調整することで、ショートスタブの電気長を任意に設定できる。よって、高周波信号の周波数に応じ、ショートスタブの電気長を設計できる。また、ショートスタブを半導体基板12に形成された配線層16を用い形成する。これにより、ショートスタブをサイズの精度よく形成できる。よって、ショートスタブを実装基板20に形成した場合に比べ、高周波特性のばらつきの影響を抑制できる。
The short stub may be formed of the
[比較例3]
図10(a)は、比較例3に係る高周波装置をバンプ側からみた平面図、図10(b)は、図10(a)のA−A断面図である。図10(a)および図10(b)に示すように、比較例1と比較し、バンプ36に付加配線38が接続されている。その他の構成は実施例2および比較例1と同じであり説明を省略する。
[Comparative Example 3]
10A is a plan view of the high-frequency device according to Comparative Example 3 as viewed from the bump side, and FIG. 10B is a cross-sectional view taken along line AA of FIG. As shown in FIGS. 10A and 10B, the
[比較例4]
図11は、比較例4に係る高周波装置をバンプ側からみた平面図である。図11に示すように、比較例2のパッド36に付加配線38が接続されている。その他の構成は実施例2および比較例2と同じであり説明を省略する。
[Comparative Example 4]
FIG. 11 is a plan view of the high-frequency device according to Comparative Example 4 as viewed from the bump side. As shown in FIG. 11, the
実施例2、比較例3および4について、信号配線44からみた反射特性および通過特性を電磁界解析法を用いシミュレーションした。実施例2、比較例3および4のシミュレーションに用いた等価回路は、実施例1、比較例1および2の等価回路におけるパッド36にショートスタブを接続したものである。
With respect to Example 2 and Comparative Examples 3 and 4, the reflection characteristics and transmission characteristics viewed from the
シミュレーション条件は、実施例1、比較例1および2と同じであり、付加配線38の長さL38を以下とした。
実施例2:L38=70μm
比較例3:L38=30μm
比較例4:L38=30μm
各L38は、伝送線路43からみた入力インピーダンスが50Ωに近づくように最適化した。
The simulation conditions were the same as in Example 1 and Comparative Examples 1 and 2, and the length L38 of the
Example 2: L38 = 70 μm
Comparative Example 3: L38 = 30 μm
Comparative Example 4: L38 = 30 μm
Each L38 was optimized so that the input impedance seen from the
図12(a)は、実施例2、比較例3および4におけるS11を示すスミスチャート、図12(b)は、周波数に対するS21を示す図である。図12(a)に示すように、実施例2、比較例3および4のいずれも付加配線38の長さを調整することで、S11をスミスチャートの中心付近とすることができる。すなわち入力インピーダンスを50Ω付近とすることができる。これは、付加配線38がインダクタンス成分として機能し、実装用領域37aの伝送線路33の反対側のキャパシタタンス成分を補償しているためである。
FIG. 12A is a Smith chart showing S11 in Example 2 and Comparative Examples 3 and 4, and FIG. 12B is a diagram showing S21 with respect to frequency. As shown in FIG. 12A, in both Example 2 and Comparative Examples 3 and 4, S11 can be set near the center of the Smith chart by adjusting the length of the
図12(b)に示すように、実施例2では、比較例3に比べS21が大きくなり比較例4と同程度である。すなわち、実施例2は比較例4と損失が同程度である。このように、実施例2では実施例1よりさらに入力インピーダンスを50Ωに近づけることができる。また、パッド36に試験用領域37bを設けても損失を比較例4と同程度とすることができる。
As shown in FIG. 12B, in Example 2, S21 is larger than that in Comparative Example 3, and is about the same as that in Comparative Example 4. That is, Example 2 has the same loss as Comparative Example 4. Thus, in the second embodiment, the input impedance can be made closer to 50Ω than in the first embodiment. Further, even if the
実施例2によれば、付加配線38(付加線路)の一端は実装用領域37aと電気的に接続し、他端は基準層32に電気的に接続する。付加配線38は伝送線路33で伝送される信号の波長をλとしたときλ/4未満の長さを有する。これにより、付加配線38が実装用領域37aの伝送線路33の反対側のキャパシタタンス成分を補償し、伝送線路33とパッド36とのインピーダンスを整合させ、入力インピーダンスを50Ωに近づけることができる。付加配線38の長さはλ/12以上かつ3λ/12以下が好ましい。例えば付加配線38の長さはλ/6が好ましい。
According to the second embodiment, one end of the additional wiring 38 (additional line) is electrically connected to the mounting
付加配線38は、実装用領域37aのうち伝送線路33と反対側に接続されることが好ましい。これにより、実装用領域37aの伝送線路33と反対側の領域のキャパシタンス成分をより補償することができる。例えば、実装用領域37aから信号配線34が延伸する方向と、実装用領域37aから付加配線38が延伸する方向とのなす角度は90°以上であることが好ましい。
The
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the meanings described above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
10 半導体チップ
11 FET
12 半導体基板
14 絶縁層
15a−15c 貫通電極
16、16a−16c 配線層
17a−17c 配線
18 金属層
20 実装基板
22 基板
24 レジスト
25 ビアホール
26 基準層
28 金属層
30 バンプ
32 基準層
33 伝送線路
34、34a、34b 信号配線
34c 幅広配線
35、35a、35b 開口
36 パッド
37a 実装用領域
37b 試験用配線
38 付加配線
42 基準層
43 伝送線路
44 信号配線
45 切り込み
46 パッド
50 プローブヘッド
52a、52b 針
半導体素子 54
10
12
Claims (5)
前記半導体基板上に設けられた絶縁層上に設けられ、基準電位が供給される基準層と、
前記絶縁層内に前記基準層に対向して設けられ、前記半導体素子と電気的に接続し、前記基準層とともに伝送線路を構成する信号配線と、
前記絶縁層上であって前記基準層から離間して設けられ、実装に用いられる第1領域と、試験に用いられ前記第1領域と前記信号配線との間に設けられた第2領域と、を含み、前記信号配線と電気的に接続されたパッドと、
を具備する高周波装置。 A semiconductor substrate on which a semiconductor element is formed;
A reference layer provided on an insulating layer provided on the semiconductor substrate and supplied with a reference potential;
A signal wiring provided in the insulating layer opposite to the reference layer, electrically connected to the semiconductor element, and constituting a transmission line together with the reference layer;
A first region provided on the insulating layer and spaced from the reference layer and used for mounting; a second region used for testing and provided between the first region and the signal wiring; A pad electrically connected to the signal wiring;
A high frequency device comprising:
Provided in the insulating layer facing the reference layer, one end electrically connected to the first region, the other end electrically connected to the reference layer, and a signal transmitted through the transmission line 5. The high-frequency device according to claim 1, further comprising an additional line having a length of less than λ / 4 when the wavelength is λ.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017029427A JP2018137296A (en) | 2017-02-20 | 2017-02-20 | High frequency device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017029427A JP2018137296A (en) | 2017-02-20 | 2017-02-20 | High frequency device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018137296A true JP2018137296A (en) | 2018-08-30 |
Family
ID=63366184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017029427A Pending JP2018137296A (en) | 2017-02-20 | 2017-02-20 | High frequency device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018137296A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020123606A (en) * | 2019-01-29 | 2020-08-13 | 住友電気工業株式会社 | Semiconductor device |
EP3796013A1 (en) * | 2019-09-18 | 2021-03-24 | Infineon Technologies AG | Interface adapted to receive a radio frequency probe for testing an electric device, and method for testing an electric device arranged on a substrate |
-
2017
- 2017-02-20 JP JP2017029427A patent/JP2018137296A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020123606A (en) * | 2019-01-29 | 2020-08-13 | 住友電気工業株式会社 | Semiconductor device |
JP7099341B2 (en) | 2019-01-29 | 2022-07-12 | 住友電気工業株式会社 | Semiconductor equipment |
EP3796013A1 (en) * | 2019-09-18 | 2021-03-24 | Infineon Technologies AG | Interface adapted to receive a radio frequency probe for testing an electric device, and method for testing an electric device arranged on a substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017121032A (en) | High frequency device | |
US6903402B2 (en) | Interdigital capacitor having a cutting target portion | |
JP5765174B2 (en) | Electronic equipment | |
US11424196B2 (en) | Matching circuit for integrated circuit die | |
US9799599B2 (en) | Matching techniques for wide-bandgap power transistors | |
JP2017163385A (en) | Electronic device and electronic equipment | |
JP2018137296A (en) | High frequency device | |
US10886587B2 (en) | Variable attenuator | |
US7532085B2 (en) | Electronic device | |
EP1585184B1 (en) | Direct current cut structure | |
US20030183927A1 (en) | Microwave integrated circuit | |
JP6798252B2 (en) | High frequency device | |
US9347980B2 (en) | Radio frequency characteristics measurement jig device | |
JP7151456B2 (en) | Impedance compensation circuit | |
JP2002334935A (en) | High-frequency circuit chip, high-frequency circuit device having the chip, and method of manufacturing the same | |
US9449920B2 (en) | Electronic device | |
US7576629B2 (en) | Semiconductor device having signal line and reference potential planes separated by a vertical gap | |
US8519805B2 (en) | Electronic circuit | |
US20230135728A1 (en) | High-frequency circuit module | |
JPH11186458A (en) | Connecting structure for transmission path for high frequency and wiring board | |
JP4547823B2 (en) | High frequency module | |
JP6149503B2 (en) | Semiconductor device | |
JP3852589B2 (en) | Microwave integrated circuit, dielectric substrate | |
JP3913937B2 (en) | Semiconductor device | |
JP2003249534A (en) | High-frequency circuit and high-frequency circuit device |