JP2018134759A - Semiconductor chip, light-emitting device head, image formation apparatus and light-emitting device head manufacturing system - Google Patents
Semiconductor chip, light-emitting device head, image formation apparatus and light-emitting device head manufacturing system Download PDFInfo
- Publication number
- JP2018134759A JP2018134759A JP2017029199A JP2017029199A JP2018134759A JP 2018134759 A JP2018134759 A JP 2018134759A JP 2017029199 A JP2017029199 A JP 2017029199A JP 2017029199 A JP2017029199 A JP 2017029199A JP 2018134759 A JP2018134759 A JP 2018134759A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- shot
- semiconductor wafer
- semiconductor
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は半導体チップ、発光素子ヘッド、画像形成装置及び発光素子ヘッド製造システムに関し、例えば電子写真式プリンタ(以下、これを単にプリンタとも呼ぶ)に適用して好適なものである。 The present invention relates to a semiconductor chip, a light emitting element head, an image forming apparatus, and a light emitting element head manufacturing system, and is suitable for application to, for example, an electrophotographic printer (hereinafter simply referred to as a printer).
従来のプリンタとしては、LED(Light Emitting Diode)チップ等の発光素子を備えた発光素子ヘッドから感光体ドラムの表面に光を照射して静電潜像を形成し、さらにその静電潜像にトナーを付着させてトナー像を現像することにより、画像の印刷を行うものが広く普及している。 As a conventional printer, an electrostatic latent image is formed by irradiating light onto the surface of a photosensitive drum from a light emitting element head equipped with a light emitting element such as an LED (Light Emitting Diode) chip, and further to the electrostatic latent image. An apparatus that prints an image by developing a toner image by attaching toner is widely used.
このうちLEDチップは、例えば一般的な半導体チップと同様の製造工程により、シリコン等でなる半導体ウェハから製造される。この製造工程では、例えば半導体ウェハの盤面に対して露光処理やエッチング処理等の各種プロセスが順次行われることにより、複数個のLEDチップに相当する各種素子や回路パターン等がまとめて形成された後、ダイシングにより各LEDチップに分割される。 Among these, the LED chip is manufactured from a semiconductor wafer made of silicon or the like, for example, by a manufacturing process similar to a general semiconductor chip. In this manufacturing process, for example, after various processes such as exposure processing and etching processing are sequentially performed on the surface of the semiconductor wafer, various elements and circuit patterns corresponding to a plurality of LED chips are collectively formed. Then, each LED chip is divided by dicing.
このようなLEDチップの製造工程では、例えば半導体ウェハの状態で検査が行われ、各LEDチップについて製造不良の有無が確認された後、良品であるLEDチップのみを発光素子ヘッドに実装することが考えられる。 In such an LED chip manufacturing process, for example, inspection is performed in the state of a semiconductor wafer, and after confirming whether there is a manufacturing defect for each LED chip, only a non-defective LED chip may be mounted on the light emitting element head. Conceivable.
そこで、例えばLEDチップ等のような半導体チップの検査結果を半導体ウェハ上の位置(以下これをウェハ位置と呼ぶ)と対応付けて予めコンピュータ等に記憶させておき、これを読み出すことにより、良品である半導体チップのみを半導体製品に実装するものが提案されている(例えば、特許文献1参照)。 Therefore, for example, the inspection result of a semiconductor chip such as an LED chip is stored in a computer or the like in advance in association with a position on a semiconductor wafer (hereinafter referred to as a wafer position), and is read out to be a non-defective product. A device in which only a certain semiconductor chip is mounted on a semiconductor product has been proposed (see, for example, Patent Document 1).
またこの場合、例えば各半導体製品に一意のシリアル番号をそれぞれ割り当て、このシリアル番号と各半導体チップウェハ位置とを対応付けてデータベース等に登録しておくこともできる。これにより、仮に半導体製品の製造後に、半導体チップが不良品であることが判明した場合であっても、そのシリアル番号を基に、該半導体チップのウェハ位置を調べることが可能となる。 In this case, for example, a unique serial number may be assigned to each semiconductor product, and the serial number and each semiconductor chip wafer position may be associated with each other and registered in a database or the like. As a result, even if the semiconductor chip is found to be defective after the manufacture of the semiconductor product, the wafer position of the semiconductor chip can be checked based on the serial number.
ところで、半導体チップが不良品であった場合、不良品となった要因を追求して改善することにより、不良品の割合を引き下げて良品の割合を高めること、すなわち歩留まりを高めることが望ましい。特に半導体チップは、半導体ウェハの状態で露光処理が行われる。このため、仮に半導体ウェハ上における特定の位置で不良品の発生割合が高かった場合には、半導体チップにおける不良の発生原因が露光処理であったと推定でき、さらにその解消を図ることができる。 By the way, when a semiconductor chip is a defective product, it is desirable to reduce the proportion of defective products and increase the proportion of non-defective products by pursuing and improving the cause of defective products, that is, to increase the yield. In particular, the semiconductor chip is exposed in the state of a semiconductor wafer. For this reason, if the occurrence rate of defective products is high at a specific position on the semiconductor wafer, it can be estimated that the cause of the occurrence of defects in the semiconductor chip was the exposure process, and the solution can be further eliminated.
しかしながら、半導体チップを半導体製品に実装した後に、該半導体製品の検査等において該半導体チップの不良が発見された場合、該半導体チップのウェハ位置を知るには、作業者等が半導体製品のシリアル番号を基にデータベースの検索処理等を行う必要があり、手間を要してしまう。また、作業者による半導体チップの交換作業において、半導体製品から取り外した半導体チップを他の半導体チップと混在させてしまった場合等には、この半導体チップの正しいウェハ位置を知ることができなくなってしまう。 However, if a defect of the semiconductor chip is found in the inspection of the semiconductor product after the semiconductor chip is mounted on the semiconductor product, an operator or the like can know the wafer position of the semiconductor chip by using the serial number of the semiconductor product. It is necessary to perform a database search process or the like based on the above, and it takes time and effort. In addition, when the semiconductor chip is replaced by an operator and the semiconductor chip removed from the semiconductor product is mixed with other semiconductor chips, the correct wafer position of the semiconductor chip cannot be known. .
すなわち、半導体チップのウェハ位置をデータベース等に登録しておく手法では、後からウェハ位置を知るために検索等の手間が必要となり、また半導体チップの混在等により正しいウェハ位置を知り得なくなる恐れがあるため、該半導体チップのトレーサビリティ(追跡可能性)が悪い、という問題があった。 In other words, in the method of registering the wafer position of a semiconductor chip in a database or the like, it is necessary to perform a search or the like in order to know the wafer position later, and there is a possibility that the correct wafer position cannot be known due to mixing of semiconductor chips or the like. Therefore, there is a problem that the traceability of the semiconductor chip is poor.
本発明は以上の点を考慮してなされたもので、トレーサビリティを高め得る半導体チップ、発光素子ヘッド、画像形成装置及び発光素子ヘッド製造システムを提案しようとするものである。 The present invention has been made in consideration of the above points, and intends to propose a semiconductor chip, a light emitting element head, an image forming apparatus, and a light emitting element head manufacturing system capable of improving traceability.
かかる課題を解決するため本発明の半導体チップにおいては、半導体ウェハから複数製造される半導体チップであって、電子回路と、前記半導体ウェハ上における個別の位置を表す位置情報とを設けるようにした。 In order to solve this problem, in the semiconductor chip of the present invention, a plurality of semiconductor chips are manufactured from a semiconductor wafer, and an electronic circuit and position information representing individual positions on the semiconductor wafer are provided.
また本発明の発光素子ヘッドにおいては、基板と、該基板に複数取り付けられた前述の半導体チップとを設け、半導体チップの電子回路が、光を発光する発光素子を有するようにした。 In the light emitting element head of the present invention, a substrate and a plurality of the semiconductor chips attached to the substrate are provided, and the electronic circuit of the semiconductor chip has a light emitting element that emits light.
さらに本発明の画像形成装置においては、前述の発光素子ヘッドを設けるようにした。 Further, in the image forming apparatus of the present invention, the above-described light emitting element head is provided.
さらに本発明の発光素子ヘッド製造システムにおいては、前述の発光素子ヘッドを製造する発光素子ヘッド製造システムであって、半導体チップを基板の所定位置に実装する実装部と、基板に半導体チップを実装した位置と、該半導体チップの製造時における半導体ウェハ上の位置とを対応付けて記憶する記憶部とを設けるようにした。 Further, the light emitting element head manufacturing system of the present invention is a light emitting element head manufacturing system for manufacturing the above-described light emitting element head, wherein a mounting portion for mounting a semiconductor chip at a predetermined position of the substrate and a semiconductor chip mounted on the substrate A storage unit for storing the position and the position on the semiconductor wafer at the time of manufacturing the semiconductor chip in association with each other is provided.
本発明は、半導体チップに位置情報を設けるため、該半導体チップを基板等に実装した後であっても、該位置情報を参照することにより、該半導体チップの製造時における半導体ウェハ上の位置を容易に且つ正確に把握させることができる。これにより本発明は、半導体チップに不良が発生した場合に、該半導体チップの製造時における半導体ウェハ上の位置との相関性を容易に推認させることができる。 Since the present invention provides position information on a semiconductor chip, the position on the semiconductor wafer at the time of manufacturing the semiconductor chip can be determined by referring to the position information even after the semiconductor chip is mounted on a substrate or the like. It can be easily and accurately grasped. Thus, according to the present invention, when a defect occurs in a semiconductor chip, the correlation with the position on the semiconductor wafer when the semiconductor chip is manufactured can be easily estimated.
本発明によれば、トレーサビリティを高め得る半導体チップ、発光素子ヘッド、画像形成装置及び発光素子ヘッド製造システムを実現できる。 ADVANTAGE OF THE INVENTION According to this invention, the semiconductor chip which can improve traceability, a light emitting element head, an image forming apparatus, and a light emitting element head manufacturing system are realizable.
以下、発明を実施するための形態(以下実施の形態とする)について、図面を用いて説明する。 Hereinafter, modes for carrying out the invention (hereinafter referred to as embodiments) will be described with reference to the drawings.
[1.画像形成装置の構成]
図1に示すように、本実施の形態による画像形成装置1は、電子写真式のプリンタとして構成されており、例えばA3サイズやA4サイズ等の大きさでなる用紙Pに対し、所望のカラー画像を印刷するようになっている。
[1. Configuration of image forming apparatus]
As shown in FIG. 1, an image forming apparatus 1 according to the present embodiment is configured as an electrophotographic printer. For example, a desired color image is formed on a sheet P having a size such as A3 size or A4 size. Is to be printed.
画像形成装置1は、略箱型に形成されたプリンタ筐体2の内部に種々の部品が配置されている。因みに以下では、図1における右端部分を画像形成装置1の正面とし、この正面と対峙して見た場合の上下方向、左右方向及び前後方向をそれぞれ定義した上で説明する。
In the image forming apparatus 1, various components are arranged inside a
画像形成装置1は、制御部3により全体を統括制御するようになっている。この制御部3は、図示しない通信処理部を介して、パーソナルコンピュータのような上位装置(図示せず)と無線又は有線により接続されている。制御部3は、上位装置から印刷対象のカラー画像を表す画像データが与えられると共に当該カラー画像の印刷が指示されると、用紙Pの表面に印刷画像を形成する印刷処理を実行する。
The image forming apparatus 1 is configured to perform overall control by the
プリンタ筐体2内の最下部には、用紙Pを収容する用紙収容カセット4と、用紙収容カセット4に集積された状態で収容されている用紙Pを1枚ずつ分離して給紙する給紙部5とが設けられている。給紙部5は、用紙収容カセット4の前端上側に位置しており、一点鎖線で示す搬送路Wに沿って用紙Pを進行させる。この給紙部5には、用紙収容カセット4の前端上側に設けられ中心軸を左右方向に向けたホッピングローラ6や、互いに対向するレジストローラ7及びピンチローラ8のような複数のローラに加え、用紙Pを案内するガイド等が設けられている。
At the bottom of the
給紙部5は、制御部3の制御によりホッピングローラ6等を回転させ、用紙収容カセット4に収容されている用紙Pを1枚ずつに分離して取り込むと共に、取り込んだ用紙Pを搬送路Wに沿って前上方へ進行させた後、プリンタ筐体2内の前端近傍における上下ほぼ中央となる位置において、後方へ折り返すように進行させる。
The
用紙Pは、給紙部5を経た後、プリンタ筐体2内を前側から後側へ大きく横切るように形成された中搬送部10により、搬送路Wに沿って前側から後側へ向けて搬送される。この中搬送部10の上側、すなわちプリンタ筐体2における中央よりも上寄りには、4個の画像形成ユニット11C、11M、11Y及び11Kが後側から前側へ向かって順に配置されている。
After passing through the
画像形成ユニット11C、11M、11Y及び11Kは、シアン(C)、マゼンタ(M)、イエロー(Y)及びブラック(K)の各色にそれぞれ対応している。画像形成ユニット11C、11M、11Y及び11K(以下これらをまとめて画像形成ユニット11とも呼ぶ)は、色のみが相違しており、何れも同様に構成されている。また画像形成ユニット11C、11M、11Y及び11Kの下側における搬送路Wを挟んだ位置には、転写ローラ13C、13M、13Y及び13Kがそれぞれ配置されている。
The
画像形成ユニット11は、図2に示すように、画像形成部21、トナーカートリッジ22及びLED(Light Emitting Diode)ヘッド23により構成されている。トナーカートリッジ22は、現像剤としてのトナーを収容しており、画像形成部21の上側に配置され、当該画像形成部21の上方に取り付けられている。このトナーカートリッジ22は、収容しているトナーを画像形成部21のトナー収容部31へ供給する。
As shown in FIG. 2, the
発光素子ヘッドとしてのLEDヘッド23は、図3に示すように、左右方向に長く前後方向に薄い板状の基板41を中心に構成されている。基板41は、その前面側にプリント配線基板42やロッドレンズアレイ43等が取り付けられている。
As shown in FIG. 3, the
プリント配線基板42は、基板41よりも左右方向及び上下方向に短い板状に構成されており、所定の回路パターンが形成されている。またプリント配線基板42の前面側には、例えば26個のように複数のLEDチップ44が左右方向に沿って整列した状態で取り付けられている。このプリント配線基板42には、LEDチップ44を実装すべきそれぞれの箇所(以下これをチップ実装箇所と呼ぶ)に対して、それぞれを一意に識別するための番号(以下これをチップ位置番号と呼ぶ)が、例えば左側から右側へ向けて順次割り当てられている。
The printed
因みにプリント配線基板42は、製造時に1枚ずつ一意の番号でなる基板番号が割り当てられており、この基板番号が印刷された紙片でなる基板ラベル42Lが平坦な部分に貼り付けられている。この基板ラベル42Lには、基板番号が数字や文字により表記される他、バーコードや2次元コード等によっても表されている。このためプリント配線基板42では、バーコード読取機等を用いることにより、基板ラベル42Lから基板番号を容易に且つ正確に読み取ることができる。
Incidentally, the printed
LEDチップ44は、左右方向に長く上下方向及び前後方向に短い直方体状に形成されており、その前面側に例えば192個のLED素子が左右方向に沿って配置されている。このLEDチップ44は、一般的な半導体素子と同様、半導体ウェハに露光処理やエッチング処理等が適宜施されることにより製造される(詳しくは後述する)。
The
ロッドレンズアレイ43は、左右方向に長い直方体状に形成されており、中心軸を上下方向に沿わせた円筒状の微小なレンズ(屈折率分布型レンズ)が左右方向に沿って多数配置されている。因みにLEDヘッド23には、基板41に対し、上述したプリント配線基板42及びロッドレンズアレイ43の他に、該プリント配線基板42に実装された各部品を保護する保護板などの他の部品も取り付けられる(図中に破線で示す)。
The
画像形成部21には、トナー収容部31の他、供給ローラ32、現像ローラ33、現像ブレード34、感光体ドラム35及び帯電ローラ36が組み込まれている。また画像形成部21は、図示しないモータから駆動力が供給されることにより、供給ローラ32、現像ローラ33及び帯電ローラ36を矢印R2方向(図中の反時計回り)へ回転させると共に、感光体ドラム35を矢印R1方向(図中の時計回り)へ回転させる。
In addition to the
供給ローラ32は、所定のバイアス電圧が印加されており、トナー収容部31内のトナーを周側面に付着させ、回転することによりこのトナーを現像ローラ33の周側面に付着させる。現像ローラ33は、やはり所定のバイアス電圧が印加されており、現像ブレード34によって周側面から余分なトナーが除去された後、この周側面を感光体ドラム35の周側面に当接させる。
A predetermined bias voltage is applied to the
一方、帯電ローラ36は、所定のバイアス電圧が印加された状態で感光体ドラム35と当接することにより、当該感光体ドラム35の周側面を一様に帯電させる。LEDヘッド23は、制御部3(図1)から供給される画像データに基づいた発光パターンで、所定の時間間隔毎に発光することにより、感光体ドラム35を露光する。これにより感光体ドラム35は、その上端近傍において周側面に静電潜像が形成される。
On the other hand, the charging
続いて感光体ドラム35は、矢印R1方向へ回転することにより、この静電潜像を形成した箇所を現像ローラ33と当接させる。これにより感光体ドラム35の周側面には、静電潜像に基づいてトナーが付着し、画像データに基づいたトナー画像が現像される。
Subsequently, the
転写ローラ13は、感光体ドラム35の下側に位置しており、搬送路W上において、その周側面における上端近傍を当該感光体ドラム35の下端近傍と当接させている。また転写ローラ13は、所定のバイアス電圧が印加され、図示しないモータから駆動力が供給されて矢印R2方向へ回転する。このため転写ローラ13は、搬送路Wに沿って用紙Pが搬送されていた場合、感光体ドラム35の周側面に現像されたトナー画像をこの用紙Pに転写することができる。
The
このようにして画像形成ユニット11K、11Y、11M及び11Cは、搬送されてくる用紙Pに対し、それぞれの色によるトナー画像を順次転写し、重ねていく。
In this way, the
中搬送部10(図1)の後端近傍には、定着ユニット15が設けられている。定着ユニット15は、加熱ローラ16及び加圧ローラ17により構成されている。加熱ローラ16は、中心軸を左右方向に向けた円筒状に形成されており、内部にヒータが設けられている。加圧ローラ17は、加熱ローラ16と同様の円筒状に形成されており、上側の表面を加熱ローラ16における下側の表面に所定の押圧力で押し付けている。
A fixing
この定着ユニット15は、制御部3の制御に基づき、加熱ローラ16を加熱すると共に当該加熱ローラ16及び加圧ローラ17をそれぞれ所定方向へ回転させる。これにより定着ユニット15は、画像形成ユニット11から受け渡された用紙P、すなわち4色のトナー画像が重ねられた用紙Pに対して熱及び圧力を加えてトナーを定着させ、さらに後上方へ受け渡す。
The fixing
定着ユニット15の後上方には、排紙部18が配置されている。排紙部18は、複数の排出ローラや用紙を案内するガイド等の組み合わせにより構成されている。この排紙部18は、制御部3の制御に従って各排出ローラを適宜回転させることにより、定着ユニット15から受け渡される用紙Pを後上方へ搬送してから前方へ向けて折り返し、プリンタ筐体2の上面に形成された排出トレイ2Tへ排出する。
A
このように画像形成装置1は、印刷処理を実行する際、各色の画像形成ユニット11において、LEDヘッド23(図2)をそれぞれ発光させることによりトナー画像をそれぞれ形成し、これを用紙Pに順次転写するようになっている。
As described above, when executing the printing process, the image forming apparatus 1 forms toner images by causing the LED heads 23 (FIG. 2) to emit light in the
[2.半導体ウェハにおけるLEDチップの配置及びLEDチップの構成]
次に、半導体ウェハにおけるLEDチップ44の位置について説明する。図4に示すように、半導体ウェハ50は、例えば単結晶シリコンでなり、直径が約200[mm]、厚さが約0.725[mm]の円板状に形成されている。
[2. Arrangement of LED chip and configuration of LED chip on semiconductor wafer]
Next, the position of the
半導体ウェハ50には、盤面を例えば縦方向及び横方向に沿って格子状に分割することにより、複数のショット領域51が設定されている。具体的に半導体ウェハ50には、縦方向及び横方向にそれぞれ8個ずつのショット領域51が配置されているものの、該半導体ウェハ50の盤面から大きくはみ出る部分が省略されることにより、合計60個のショット領域51が設けられている。
In the
この半導体ウェハ50は、後述するように、露光処理により所定のパターンが露光され、さらに所定のマスク処理やエッチング処理等が施されることにより、各種素子や配線パターンによる電子回路が形成される。特に半導体ウェハ50は、このうち露光処理において、露光用の光を集光するレンズ等の制約により、盤面全体が一度に露光されるのでは無く、ショット領域51ごとに露光処理が行われるようになっている。
As will be described later, the
図5に示すように、各ショット領域51には、例えば縦方向に70個、横方向に2個の、すなわち合計140個のLEDチップ44が整然と配置される。換言すれば、半導体ウェハ50では、各ショット領域51において露光処理が行われる場合に、140個のLEDチップ44を構成する素子や配線等のパターンが同時に露光されることになる。
As shown in FIG. 5, for example, 70
説明の都合上、以下では、任意のLEDチップ44がその製造時に配置されていたショット領域51を、該LEDチップ44の所属ショット領域51Bとも呼ぶ。また各ショット領域51には、半導体ウェハ50内で一意に特定するためのショット番号が割り当てられている。このショット番号は、「1」、「2」、…、「60」のように連続した数字が、例えば左上から右方向へ向けて、適宜改行しながら割り当てられている。
For convenience of explanation, hereinafter, the shot area 51 in which an
またショット領域51内では、各LEDチップ44の位置に、それぞれの位置を一意に特定するためのチップアドレスが割り当てられている。このチップアドレスは、「001」から「140」までの連続した3桁の整数となっている。このため各ショット領域51内では、LEDチップ44のチップアドレスが判明すれば、該LEDチップ44の位置を特定することが可能となる。
In the shot area 51, a chip address for uniquely identifying each position is assigned to each
因みに半導体ウェハ50(図4)では、ショット領域51内であっても、該半導体ウェハ50の盤面からはみ出す部分や外周近傍の部分では、LEDチップ44を正常に形成することができない。このため半導体ウェハ50では、図4に斜線で示したように、外周近傍部分において、各ショット領域51内における一部分にのみLEDチップ44が配置されている。
Incidentally, in the semiconductor wafer 50 (FIG. 4), even within the shot region 51, the
LEDチップ44は、図6(A)に示すように、チップ本体部60の表面に、複数のLED素子61が長手方向(すなわちLEDヘッド23(図3)における左右方向)に沿って所定間隔ごとに配置されると共に、該LED素子61の短手方向側に離れた箇所に、複数の電極パッド62が左右方向に沿って十分な間隔を空けながら配置されている。この電極パッド62は、例えばLEDチップ44がプリント配線基板42(図3)に実装された後、該プリント配線基板42に設けられた電極パッド(図示せず)との間を電気的に接続するボンディングワイヤ(図示せず)の一端が溶着される。
As shown in FIG. 6A, the
さらにチップ本体部60の表面には、各種素子や配線パターン等が形成されていない部分であって1個の電極パッド62を左右方向から互いに挟む箇所に、チップアドレス領域63及びショットマップ領域64がそれぞれ形成されている。チップアドレス領域63及びショットマップ領域64は、何れも上下方向の長さが電極パッド62と同等若しくはそれ以上であり、左右方向の長さが該電極パッド62と同等若しくはそれ以上となっている。
Further, on the surface of the
チップアドレス領域63及びショットマップ領域64には、図6(A)の一部を拡大した図6(B)に示すように、それぞれチップアドレス66及びショットマップ67がそれぞれ記されている。
In the
チップアドレス66は、上述したように、ショット領域51(図5)で各LEDチップ44の位置にそれぞれ割り当てられており、3桁の数字により表されている。このためLEDチップ44は、例えば製造後に、作業者により顕微鏡等を用いてチップアドレス領域63が目視された場合に、チップアドレス66の数字をこの作業者に認識させることができ、これにより該LEDチップ44の製造時におけるショット領域51内での位置を直ちに把握させることができる。説明の都合上、以下ではチップアドレス66をチップ位置情報とも呼ぶ。
As described above, the
ショットマップ67は、半導体ウェハ50(図4)における各ショット領域51の配置を、互いの位置関係を簡素な図形の組合せとして、具体的には正方形により表しており、あたかも各ショット領域51の位置を表す地図として構成されている。さらにショットマップ67では、当該LEDチップ44の所属ショット領域51Bを表す部分が、他のショット領域51と異なる表記となっている。具体的にショットマップ67では、各ショット領域51が同等の大きさでなる正方形(以下これをショットマークMと呼ぶ)により表され、さらに所属ショット領域51Bが他よりも一回り大きい正方形(以下これを所属ショットマークMBと呼ぶ)により表されている。
The shot map 67 represents the arrangement of each shot region 51 on the semiconductor wafer 50 (FIG. 4), specifically, a square combination of the mutual positional relationship, as if the position of each shot region 51 Is configured as a map representing Further, in the shot map 67, the portion representing the assigned shot area 51 </ b> B of the
このためLEDチップ44は、例えば製造後に、作業者により顕微鏡等を用いてショットマップ領域64が目視された場合に、ショットマップ67をこの作業者に目視させることができ、これにより半導体ウェハ50における所属ショット領域51Bの位置を直感的に把握させることができる。説明の都合上、以下ではショットマップ67をショット位置情報とも呼ぶ。
For this reason, for example, when the
すなわちLEDチップ44は、作業者等によりショットマップ67及びチップアドレス66をそれぞれ視認させることにより、製造時の半導体ウェハ50における所属ショット領域51Bの位置と、該所属ショット領域51B内における該LEDチップ44の位置とを認識させることができる。これを換言すれば、LEDチップ44は、ショットマップ67及びチップアドレス66により、作業者等に対し、製造時の半導体ウェハ50における該LEDチップ44の個別の位置を、直ちに認識させることができる。
That is, the
[3.LEDチップの製造]
次に、半導体ウェハ50(図4)から多数のLEDチップ44(図6)を製造するLEDチップ製造工程について説明する。半導体ウェハ50は、その上側に導電層や絶縁層など、複数の薄膜層が順次積層された構造となっている。
[3. LED chip manufacturing]
Next, an LED chip manufacturing process for manufacturing a large number of LED chips 44 (FIG. 6) from the semiconductor wafer 50 (FIG. 4) will be described. The
半導体ウェハ50は、まず図7(A)に模式的な側面図を示すように、例えばシリコンの単結晶でなる基板71の上側に、スパッタリング等により、銅などの導電性が高い材料でなる金属膜72が形成される。次に半導体ウェハ50は、図7(B)に示すように、金属膜72の上側にSiN(窒化シリコン)膜73が形成される。
First, as shown in a schematic side view of FIG. 7A, the
次に半導体ウェハ50は、図7(C)に示すように、フォトリソグラフィ技術やエッチング技術等を用いることにより、SiN膜73の一部が除去され、LED素子、配線や電極等に相当する部分が残される。
Next, as shown in FIG. 7C, a part of the
このとき半導体ウェハ50では、まず図8(A)に示すような第1フォトマスク81を用いて露光処理が行われる。この第1フォトマスク81は、1つのショット領域51(図5)の全範囲と対応しており、該ショット領域51内に配置された合計140個分のLEDチップ44それぞれについて、素子、配線や電極等を形成するためのマスクパターンが全て形成されている。
At this time, the
また第1フォトマスク81には、各LEDチップ44(図6(A)及び(B))におけるそれぞれのチップアドレス領域63に、チップアドレス66を表す数字が書き込まれている。このチップアドレス66は、図8(A)の一部を拡大した図8(B)に示すように、ショット領域51内における各LEDチップ44の位置に応じた数字となっている。
In the first photomask 81, a number representing a
さらに第1フォトマスク81には、各LEDチップ44(図6(A)及び(B))におけるそれぞれのショットマップ領域64に、ショットマップ67の一部分が描かれている。このショットマップ領域64には、図8(C)に拡大して示すように、ショットマップ67を構成する全てのショット領域51が、互いに同等の正方形として、すなわち単なるショットマークMとして描かれている。換言すれば、このショットマップ領域64には、所属ショット領域51Bの位置を表す所属ショットマークMB(大型の正方形)が描かれていない。
Further, on the first photomask 81, a part of the shot map 67 is drawn in each
このため半導体ウェハ50は、第1フォトマスク81を用いて各ショット領域51に露光処理が行われることにより、各ショット領域51に140個分のLEDチップ44に相当する素子、配線や電極等のパターンを形成できる。これに加えて半導体ウェハ50は、各ショット領域51において、各LEDチップ44のチップアドレス領域63に、それぞれの位置に応じたチップアドレス66の数字を形成できると共に、各ショットマップ領域64に、全てのショット領域51をショットマークMのみにより表した図形、すなわちショットマップ67の一部分を形成できる。これを換言すれば、半導体ウェハ50における全てのショット領域51には、第1フォトマスク81により、互いに同一のパターンが形成される。
For this reason, the
次に半導体ウェハ50は、図7(D)に示すように、フォトリソグラフィ技術やエッチング技術等を用いることにより、SiN膜73の一部がさらに除去される。このとき半導体ウェハ50では、図9(A)に示すような第2フォトマスク82と、図9(C)に示すようなスリットマスク83とを用いて露光処理が行われる。
Next, as shown in FIG. 7D, a part of the
第2フォトマスク82は、図9(B)に一部を拡大して示すように、図の縦方向に関して、1つのショット領域51(図5)における全範囲と対応しており、70個のLEDチップ44における各ショットマップ領域64とそれぞれ対応する70個のマスクパターンが整列されている。また第2フォトマスク82は、図の横方向に関して、半導体ウェハ50における各ショット領域51の位置とそれぞれ対応するような、所属ショットマークMBのみでなる60種類のマスクパターンが、ショット番号順に並べて配置されている。すなわち第2フォトマスク82には、ショットマップ領域64と対応するマスクパターンが格子状に整列配置されており、且つ各マスクパターンが、図の縦方向に沿って全て同一である一方、図の横方向に沿って1個ずつ異なっている。
9B, the second photomask 82 corresponds to the entire range in one shot region 51 (FIG. 5) in the vertical direction in the figure, and has 70 pieces. 70 mask patterns respectively corresponding to the respective
スリットマスク83は、図の縦方向の長さがショット領域51よりも僅かに長く、図の横方向の長さがショット領域51の約2倍となっている。このスリットマスク83は、ほぼ全体が光を遮光する遮光部分となっている一方、横方向のほぼ中央に、縦方向に沿った細長いスリット(隙間)SLにおいて光を通過させるようになっている。このスリットSLにおける横方向の長さは、第2フォトマスク82における1個のマスクパターンよりも僅かに広くなっている。 The slit mask 83 is slightly longer than the shot area 51 in the vertical direction in the figure, and is approximately twice as long as the shot area 51 in the horizontal direction in the figure. The slit mask 83 is almost entirely a light-shielding portion that shields light, while light is allowed to pass through an elongated slit (gap) SL along the vertical direction at substantially the center in the horizontal direction. The length of the slit SL in the horizontal direction is slightly wider than one mask pattern in the second photomask 82.
スリットマスク83は、スリットSLが第2フォトマスク82における縦方向に沿った何れかのマスクパターン列に合わせて配置されることにより、該第2フォトマスク82における縦1列分のマスクパターンのみにより光を通過させることができる。 In the slit mask 83, the slit SL is arranged in accordance with any mask pattern row along the vertical direction in the second photomask 82, so that only the mask pattern for one vertical row in the second photomask 82 is used. Light can pass through.
半導体ウェハ50では、各ショット領域51において、第2フォトマスク82における該ショット領域51の位置に応じたマスクパターンをショットマップ領域64に合わせ、さらにスリットマスク83におけるスリットSLも該ショットマップ領域64に合わせるように配置された状態で露光処理が行われ、さらにエッチング処理等が行われる。
In the
これにより半導体ウェハ50では、図6(B)に示したように、各ショット領域51の各LEDチップ44におけるショットマップ領域64において、該ショット領域51の位置に合わせて所属ショットマークMB(すなわち大型の正方形)を形成し、ショットマップ67のパターンを完成させることができる。
As a result, in the
因みに半導体ウェハ50では、ショット領域51ごとに、第2フォトマスク82において使用するマスクパターン列が切り替えられることにより、各ショット領域51の位置を適切に表したショットマップ67をそれぞれ完成させることができる。
Incidentally, in the
その後、半導体ウェハ50は、所定のエッチング処理やイオン注入処理等が行われることにより、素子、回路や電極等が完成する。さらに半導体ウェハ50は、各LEDチップ44に対して所定の検査処理が行われることにより良品又は不良品の何れであるかが判別され、その結果が所定の管理装置(後述する)に記憶された後、ダイシング処理により所定のブレードを用いて各LEDチップ44に分割される。
Thereafter, the
このように半導体ウェハ50は、ショット領域51ごとに露光処理が行われることにより複数のLEDチップ44が製造され、このとき素子や配線及び電極等に加えて、ショット領域51内で互いに異なるチップアドレス66が書き込まれると共に、ショット領域51毎に異なるショットマップ67も形成されるようになっている。
As described above, the
因みに半導体ウェハ50は、1枚ずつ一意の番号でなるウェハ番号が割り当てられており、このウェハ番号を表すウェハ番号マーク50L(図4)がレーザーマーキング等により外周近傍等に刻まれている。このウェハ番号マーク50Lは、プリント配線基板42(図3)の基板ラベル42Lと同様に、ウェハ番号が数字や文字により表記される他、バーコードや2次元コード等によっても表されている。このため半導体ウェハ50では、バーコード読取機等を用いることにより、ウェハ番号マーク50Lからウェハ番号を容易に且つ正確に読み取ることができる。
Incidentally, a unique wafer number is assigned to each
[4.LEDヘッドの製造]
次に、上述した各工程を経て製造されたLEDチップ44を用いてLEDヘッド23を製造するLEDヘッド製造工程について説明する。LEDヘッド23は、図10に示すLEDヘッド製造システム100により製造されるようになっている。
[4. Production of LED head]
Next, the LED head manufacturing process which manufactures the
発光素子ヘッド製造システムとしてのLEDヘッド製造システム100は、管理装置101、ダイスボンダ102及びヘッド組立装置103を有する他、各装置の間で製造中のLEDチップ44や構成部品等を搬送する搬送装置や各種部品を収容する収容器(図示せず)等により構成されている。このうち管理装置101は、一般的なコンピュータ装置と概ね同様に構成されており、図11に模式的なブロック図を示すように、制御部111、記憶部112、通信部113、表示部114及び操作部115を有している。
An LED
制御部111は、内部に図示しないCPU(Central Processing Unit)を有しており、記憶部112から種々のプログラムを読み出して適宜実行することにより種々の処理を行う。記憶部112は、不揮発性のROM(Read Only Memory)やハードディスクドライブ、或いはフラッシュメモリ等と、揮発性のRAM(Random Access Memory)等とにより構成されており、各種プログラムや各種データをそれぞれ記憶する。
The
また記憶部112には、LEDチップ44に関する情報が格納されるチップデータベースDB1が構築されている。このチップデータベースDB1は、図12に示すように、LEDチップ44に関して、製造された半導体ウェハ50上の位置や該半導体ウェハ50のウェハ番号等を表す製造情報と、実装されたプリント配線基板42(図3)上の実装位置や基板番号等を表す実装情報とが対応付けて格納される。またチップデータベースDB1には、各LEDチップ44が良品又は不良品の何れであるかを表す情報も格納される。
In the
通信部113は、ダイスボンダ102及びヘッド組立装置103と接続されており、これらとの間で種々の通信処理を行う。また通信部113は、半導体ウェハ50を基に製造されたLEDチップ44を検査する検査装置(図示せず)とも接続されている。このため管理装置101は、この検査装置から通信部113を介して各LEDチップ44の検査結果を取得すると、これを記憶部112のチップデータベースDB1に格納する。このときチップデータベースDB1には、例えば検査結果が不良であったLEDチップ44のウェハ番号、ショット番号及びチップアドレスと対応付けて、検査結果が不良であったことを表す内容が格納される。
The
ダイスボンダ102には、全体を統括制御する制御部121の他、チップ載置部122、ウェハ番号読取部123、チップ供給部124、基板載置部125、基板番号読取部126、基板搬送部127及びチップ実装部128等が設けられている。
The die bonder 102 includes a control unit 121 that performs overall control, a
制御部121は、管理装置101の制御部111と同様、図示しないCPUを内部に有しており、図示しない記憶部から種々のプログラムを読み出して適宜実行することにより、各部を制御し、また種々の処理を行う。
Like the
チップ載置部122には、複数のLEDチップ44が、半導体ウェハ50上で製造されたときの配置を保持した状態のまま、所定のトレイ等に載置された状態で、所定の位置に合わせて載置される。またチップ載置部122には、半導体ウェハ50のうちウェハ番号マーク50Lが刻印された外周部分も載置されている。
In the
ウェハ番号読取部123は、いわゆるバーコードリーダと同様に構成されており、半導体ウェハ50に刻印されたウェハ番号マーク50Lからウェハ番号を読み取り、これを制御部121へ供給する。これにより制御部121は、チップ載置部122に載置されているLEDチップ44のウェハ番号を知得することができる。
The wafer
チップ供給部124は、LEDチップ44が載置されたトレイを搬送し得るようになっている。具体的にチップ供給部124は、複数のトレイが収容されたチップ収容器(図示せず)とチップ載置部122との間で、LEDチップ44が載置されたトレイを搬送することにより、チップ収容器からチップ載置部122へ半導体ウェハ50単位でLEDチップ44を供給することができる。
The
基板載置部125には、所定の位置に合わせてプリント配線基板42が載置される。基板番号読取部126は、ウェハ番号読取部123と同様に構成されており、プリント配線基板42に貼り付けられた基板ラベル42Lから基板番号を読み取り、これを制御部121へ供給する。
The printed
基板搬送部127は、プリント配線基板42を吸着する基板吸着部と、この基板吸着部を上下方向、左右方向及び前後方向等へ移動させる基板移動部とにより構成されている。基板移動部は、制御部121の制御に基づき、基板吸着部を、プリント配線基板42を複数並べて収容する基板収容器(図示せず)における所定位置や、基板載置部125における所定位置、或いはヘッド組立装置103の所定位置等へ移動させることができる。
The
チップ実装部128は、LEDチップ44を吸着又は開放する吸着ヘッドと、この吸着ヘッドを上下方向、左右方向及び前後方向等へ移動させるチップ移動部とにより構成されている。チップ移動部は、制御部121の制御に基づき、吸着ヘッドを、チップ載置部122における所定位置や、基板載置部125における所定位置等へ移動させることができる。
The
ダイスボンダ102は、作業者等により操作部(図示せず)を介して所定の操作を受け付けると、プリント配線基板42にLEDチップ44を実装する実装処理を開始する。具体的にダイスボンダ102の制御部121は、まずチップ供給部124を制御することにより、1枚の半導体ウェハ50から製造された複数のLEDチップ44を、チップ収容器からチップ載置部122へトレイごと搬送して載置させる。続いて制御部121は、ウェハ番号読取部123により、半導体ウェハ50のウェハ番号マーク50Lを読み取らせ、読み取られたウェハ番号を管理装置101の記憶部112(図11)に記憶させておく。
The die bonder 102 starts a mounting process for mounting the
また制御部121は、基板搬送部127を制御することにより、基板収容器から1枚のプリント配線基板42を取り出して搬送させ、基板載置部125に載置させる。続いて制御部121は、基板番号読取部126により、プリント配線基板42の基板ラベル42Lを読み取らせ、読み取られた基板番号を管理装置101の記憶部112に記憶させておく。さらに制御部121は、図示しない接着剤塗布部により、プリント配線基板42の表面における各チップ実装箇所、すなわちLEDチップ44を実装すべきそれぞれの箇所に、所定の接着剤を塗布する。
Further, the control unit 121 controls the
その上で制御部121は、管理装置101の制御部111と連携しながら、チップ実装部128により、チップ載置部122から1個のLEDチップ44を取り出させ、プリント配線基板42に実装させる処理を順次繰り返す。
Then, the control unit 121 causes the
具体的に制御部121は、管理装置101の記憶部112に設けられているチップデータベースDB1を参照し、プリント配線基板42におけるチップ実装箇所のうちLEDチップ44が未実装である箇所(以下これを対象チップ実装箇所と呼ぶ)が残っていることを確認する。そのうえで制御部121は、チップ載置部122にまだ残っており且つ良品であるLEDチップ44を1個選択する。このとき制御部121は、チップ載置部122における当該LEDチップ44の位置を、ショット番号及びチップアドレスにより特定する。また制御部121は、プリント配線基板42における対象チップ実装箇所の位置を、チップ位置番号により特定する。
Specifically, the control unit 121 refers to the chip database DB1 provided in the
続いて制御部121は、チップ実装部128の吸着ヘッドをチップ載置部122における当該LEDチップ44の位置へ移動させて吸着し、これをプリント配線基板42の対象チップ実装箇所へ移動させ、該LEDチップ44を接着させてから、吸着ヘッドによる吸着を開放する。
Subsequently, the control unit 121 moves the suction head of the
さらに制御部121は、このとき実装した各LEDチップ44に関する情報を、チップデータベースDB1にそれぞれ記録する。具体的にチップデータベースDB1には、当該LEDチップ44の製造情報として、半導体ウェハ50のウェハ番号に加えて、チップ載置部122における位置、すなわち各ショット領域51のショット番号と、チップアドレスとが組み合わせて記録される。またチップデータベースDB1には、当該LEDチップ44の実装情報として、プリント配線基板42の基板番号と、該プリント配線基板42におけるチップ位置番号との組合せが記録される。
Furthermore, the control part 121 records the information regarding each
やがて制御部121は、1枚のプリント配線基板42に対して全ての(例えば26個の)LEDチップ44を実装し終えると、基板搬送部127により該プリント配線基板42をヘッド組立装置103へ搬送すると共に、基板収容器から新たなプリント配線基板42を取り出させ、基板載置部125へ搬送して載置させる。
When the control unit 121 finishes mounting all (for example, 26) LED chips 44 on one printed
このようにしてダイスボンダ102は、各プリント配線基板42に複数のLEDチップ44を順次実装すると共に、チップデータベースDB1に各LEDチップ44に関する情報を記録するようになっている。
In this manner, the die bonder 102 sequentially mounts a plurality of
ヘッド組立装置103は、LEDチップ44が実装されたプリント配線基板42にロッドレンズアレイ43(図3)等の各種部品を取り付けることにより、LEDヘッド23を完成させる。
The
[5.効果等]
以上の構成において、本実施の形態による画像形成装置1のLEDヘッド23(図3)に設けられるLEDチップ44は、半導体ウェハ50を基に製造される段階で、ショットマップ67及びチップアドレス66を形成した(図6)。このためLEDチップ44は、製造されて半導体ウェハ50から分割され、さらにプリント配線基板42に実装された後であっても、作業者に顕微鏡等を介して目視させることにより、製造時における半導体ウェハ50上での位置を特定させることができる。
[5. Effect]
In the above configuration, the
これにより、例えばプリント配線基板42にLEDチップ44を実装した後に、故障等によりLEDチップ44を交換する際に、作業者の不手際等により他のLEDチップ44と混在させてしまった場合等であっても、ショットマップ67及びチップアドレス66を基に、各LEDチップ44をそれぞれ識別させることができる。
As a result, for example, when the
またLEDチップ44は、その製造時に、各種素子、配線や電極等と同様の露光処理やエッチング処理等の工程により、ショットマップ67及びチップアドレス66をそれぞれ形成するようにした(図7及び図8)。このためLEDチップ44は、従来と比較して、その製造工程において、予めマスクパターン上にショットマップ67及びチップアドレス66を設けるだけで、エッチング処理等により各種素子等と同時にこれらを形成できるので、層数を増加させる場合のような、大幅な工程の増加を招かずに済む。
In addition, when the
特にLEDチップ44は、チップアドレス66に関して、各種素子、配線や電極等を形成するためのマスクパターンにチップアドレス66の文字等を予め設けておけば良く、従来と比較して工程を増加させる必要が無い。またLEDチップ44は、ショットマップ67に関して、ショット領域51の数だけ、それぞれの位置に応じた所属ショットマークMBのマスクパターン(図9)を用意しておき、ショットマップ領域64の位置に合わせて露光処理等を行えば良く、従来と比較して露光処理等の工程を僅かに追加するだけで済む。
In particular, for the
さらにLEDチップ44は、チップアドレス66をショット領域51内に割り当てた数字により表すと共に、ショットマップ67を半導体ウェハ50内における各ショット領域51の位置を模式的な地図により表した(図6)。このためLEDチップ44は、作業者が顕微鏡等を用いてチップアドレス領域63及びショットマップ領域64を目視したときに、その内容を直接的に理解させることができ、チップデータベースDB1の検索作業等を行わせること無く、製造時における半導体ウェハ50上での位置を直ちに認識させることができる。
Further, the
そのうえLEDチップ44は、1個の電極パッド62を左右方向から挟む箇所に、チップアドレス領域63及びショットマップ領域64をそれぞれ配置した(図8)。このためLEDチップ44は、作業者が顕微鏡の倍率を比較的高めて視野の範囲が狭い状態であっても、チップアドレス66及びショットマップ67を同時に視野の範囲内に収めることが可能となり、製造時における半導体ウェハ50上での詳細な位置を容易に把握させることができる。換言すれば、LEDチップ44は、チップアドレス66及びショットマップ67を同時に視野の範囲内に収めた状態で、顕微鏡の倍率を高めさせることができるので、作業者に対し、該チップアドレス66及びショットマップ67の誤読を回避して正確に視認させることができる。
In addition, the
またLEDヘッド製造システム100(図10)では、プリント配線基板42にLEDチップ44を実装するときに、製造された半導体ウェハ50のウェハ番号、ショット番号及びチップアドレスと、実装されたプリント配線基板42(図3)の基板番号及びチップ位置番号とを対応付けて、チップデータベースDB1(図11)に記録するようにした。このためLEDヘッド製造システム100では、LEDチップ44をプリント配線基板42に実装した後、異物の付着等によりチップアドレス66等を視認できない場合であっても、チップデータベースDB1を基に基板番号及びチップ位置番号から、LEDチップ44のウェハ番号、ショット番号及びチップアドレスを検索することができる。
Further, in the LED head manufacturing system 100 (FIG. 10), when the
さらにLEDヘッド製造システム100では、チップデータベースDB1に対して集計処理等の統計的な処理を行うことにより、半導体ウェハ50上において不良の発生度合が高い場所を見つけ出し、その原因の特定を図ることも可能となる。例えばLEDヘッド製造システム100では、各ショット領域51において製造されたLEDチップ44のうち、チップアドレスが「019」のものに不良の割合が高かった場合、第1フォトマスク81(図8)におけるチップアドレス「019」の位置に異物が付着している可能性が高く、これを除去することで不良の発生を阻止することができる。
Further, in the LED
以上の構成によれば、本実施の形態による画像形成装置1のLEDヘッド23に設けられるLEDチップ44は、半導体ウェハ50を基に製造される段階で、半導体ウェハ50上における所属ショット領域51Bを表すショットマップ67及びショット領域内の位置を表すチップアドレス66を設けた。これによりLEDチップ44は、製造後に半導体ウェハ50から分割され、さらにプリント配線基板42に実装された後であっても、作業者により顕微鏡等を介して目視されたときに、製造時における半導体ウェハ50上の位置を特定させることができる。
According to the above configuration, the
[6.他の実施の形態]
なお上述した実施の形態においては、ショット領域51内の各LEDチップ44に対し、3桁の数字でなるチップアドレスを割り当て、各LEDチップ44のチップアドレス領域63に、チップアドレス66を数字として表す場合について述べた(図6)。しかしながら本発明はこれに限らず、例えばショットマップ67のように、ショット領域51内における位置を地図により表す等、他の手法により表しても良い。要は、作業者が顕微鏡等を用いてLEDチップ44のチップアドレス領域63を見たときに、該LEDチップ44の製造時におけるショット領域51内での位置を確実に把握できれば良い。
[6. Other Embodiments]
In the embodiment described above, a chip address consisting of a three-digit number is assigned to each
また上述した実施の形態においては、ショットマップ領域64に、半導体ウェハ50における各ショット領域51の位置を模式的に表した地図状のショットマップ67を設ける場合について述べた(図6)。しかしながら本発明はこれに限らず、例えばショットマップ領域64にショット番号を数字として表しても良く、或いは各ショット領域51を横方向の順序及び縦方向の順序を組み合わせた座標により表しても良い。要は、作業者が顕微鏡等を用いてLEDチップ44のショットマップ領域64を見たときに、該LEDチップ44の製造時における半導体ウェハ50上での所属ショット領域51Bの位置を正確に把握できれば良い。
In the above-described embodiment, the case where the map-like shot map 67 that schematically represents the position of each shot region 51 in the
さらに上述した実施の形態においては、半導体ウェハ50上にショットマップ67を形成する際に、SiN膜73の一部を取り除いた部分により各ショットマークMを形成する場合について述べた(図7)。しかしながら本発明はこれに限らず、例えば図7(C)と対応する図13に示すように、SiN膜73の一部を残した部分により各ショットマークMを形成しても良い。要は、各ショットマークMの部分とその周囲の部分との間で構造を相違させることにより、作業者にショットマップ67を目視させることができれば良い。チップアドレス66についても同様である。
Further, in the above-described embodiment, a case has been described in which each shot mark M is formed by a portion obtained by removing a part of the
さらに上述した実施の形態においては、半導体ウェハ50にショットマップ67を形成する際に、第1フォトマスク81(図8)を用いてショットマークMを先に作成し、次に第2フォトマスク82及び83(図9)を用いて所属ショットマークMBを追加する場合について述べた。しかしながら本発明はこれに限らず、例えば第1フォトマスク81からショットマップ67を省略すると共に、図14に示すように、第2フォトマスク82に代わるフォトマスク182に、ショットマップ67の全部分、すなわち全てのショットマークM及び所属ショットマークMBのマスクパターンを形成しておいても良い。この場合、所属ショットマークMBをショットマークMよりも大きくする必要は無く、例えば三角形や菱形等、所属ショットマークMBをショットマークMと異なる形状としても良い。
Further, in the above-described embodiment, when the shot map 67 is formed on the
さらに上述した実施の形態においては、チップアドレス領域63に、作業者が目視により読み取り得る数字によりチップアドレス66を表す場合について述べた。しかしながら本発明はこれに限らず、例えば1次元のバーコードや2次元コード等、作業者が目視で理解することは難しいものの、撮像装置により撮像した画像に所定の解析処理を施すことによりその内容を解読し得るような手法により、チップアドレスを表しても良い。或いは、作業者が目視により理解し得る数字等と共に表示しても良い。ショットマップ領域64についても同様である。
Further, in the above-described embodiment, the case where the
さらに上述した実施の形態においては、各ショット領域51をほぼ正方形とする場合について述べた(図4)。しかしながら本発明はこれに限らず、各ショット領域51を例えば長方形等、他の種々の形状としても良い。また半導体ウェハ50には、59個以下や61個以上の任意数でなるショット領域51を設けても良い。
Further, in the above-described embodiment, the case where each shot region 51 is substantially square has been described (FIG. 4). However, the present invention is not limited to this, and each shot region 51 may have various other shapes such as a rectangle. Further, the
さらに上述した実施の形態においては、半導体ウェハ50に複数のショット領域51を設け(図4)、このショット領域51ごとに露光処理を行う場合に、チップアドレス66及びショットマップ67により、該半導体ウェハ50上における各LEDチップ44の位置を表す場合について述べた。しかしながら本発明はこれに限らず、例えば半導体ウェハ50の盤面全体に対し一度に露光処理を行う場合に、該半導体ウェハ50上における各LEDチップ44の位置を、全LEDチップ44に連続した番号を割り当て、或いは縦方向及び横方向を軸とした座標を割り当てる等、種々の手法で表しても良い。要は、LEDチップ44に表された内容を基に、作業者が目視したときに、その製造時における半導体ウェハ50上での位置を把握できれば良い。
Further, in the embodiment described above, a plurality of shot areas 51 are provided on the semiconductor wafer 50 (FIG. 4), and when the exposure process is performed for each shot area 51, the
さらに上述した実施の形態においては、1個の電極パッド62を左右方向から挟む箇所に、チップアドレス領域63及びショットマップ領域64をそれぞれ配置する場合について述べた(図6)。しかしながら本発明はこれに限らず、例えばチップアドレス領域63及びショットマップ領域64を互いに離れた箇所や、互いに隣接した箇所に配置しても良い。或いは、チップアドレス領域63及びショットマップ領域64を特に区分せずに、1つのまとまった領域内にチップアドレス66及びショットマップ67を配置しても良い。
Further, in the above-described embodiment, the case where the
さらに上述した実施の形態においては、LEDチップ44にショット領域51内の位置を表すチップアドレス66と、半導体ウェハ50における所属ショット領域51Bの位置を表すショットマップ67とを設ける場合について述べた。しかしながら本発明はこれに限らず、例えばチップアドレス66及びショットマップ67の何れか一方のみを設けても良い。或いは、チップアドレス66及びショットマップ67に加えて、半導体ウェハ50のウェハ番号を表す文字や数字等を各LEDチップ44に形成しても良い。
Furthermore, in the above-described embodiment, the case where the
さらに上述した実施の形態においては、半導体ウェハ50(図7)においてチップアドレス66及びショットマップ67を互いに同一の層であるSiN膜73に形成し、その後のエッチング処理等により両者を金属膜72に形成する場合、すなわち両者を同一の層に形成する場合について述べた。しかしながら本発明はこれに限らず、例えばLEDチップ44の製造時に複数の配線層を形成する場合等に、チップアドレス66及びショットマップ67を互いに異なる層に形成しても良い。また、チップアドレス66及びショットマップ67を、各種素子や配線等とは別の層に形成しても良い。さらにこの場合、チップアドレス66及びショットマップ67の少なくとも一部を、各種素子や配線と重なる位置に配置しても良い。何れの場合においても、チップアドレス66及びショットマップ67をできるだけ後の工程において形成することにより、すなわちできるだけ上側の層に形成することにより、視認性を高めることができる。
Further, in the above-described embodiment, the
さらに上述した実施の形態においては、半導体ウェハ50(図7)を基にLEDチップ44を製造する際の、各種素子や配線等を形成するための露光処理やエッチング処理等を利用してチップアドレス66及びショットマップ67を形成する場合について述べた。しかしながら本発明はこれに限らず、例えばレーザーマーキングや印刷技術等、周知の種々の手法により、各LEDチップ44の表面にチップアドレス66及びショットマップ67を形成しても良い。
Further, in the above-described embodiment, the chip address is utilized by using an exposure process or an etching process for forming various elements, wirings, etc. when manufacturing the
さらに上述した実施の形態においては、LEDヘッド製造システム100(図10)において、管理装置101の記憶部112(図11)内に構築されたチップデータベースDB1(図11及び図12)に、プリント配線基板42に実装した各LEDチップ44に関する情報を逐次記憶させる場合について述べた。しかしながら本発明はこれに限らず、例えばプリント配線基板42に実装した各LEDチップ44に関する情報をチップデータベースDB1に記憶させないようにしても良い。
Further, in the embodiment described above, in the LED head manufacturing system 100 (FIG. 10), the printed wiring is stored in the chip database DB1 (FIGS. 11 and 12) constructed in the storage unit 112 (FIG. 11) of the
さらに上述した実施の形態においては、画像形成装置1のLEDヘッド23に設けるLEDチップ44に本発明を適用する場合について述べた。しかしながら本発明はこれに限らず、例えば各種トランジスタや各種集積回路等、種々の半導体チップに適用しても良い。
Further, in the above-described embodiment, the case where the present invention is applied to the
さらに本発明は、上述した各実施の形態及び他の実施の形態に限定されるものではない。すなわち本発明は、上述した各実施の形態と上述した他の実施の形態の一部又は全部を任意に組み合わせた実施の形態や、一部を抽出した実施の形態にもその適用範囲が及ぶものである。 Furthermore, the present invention is not limited to the above-described embodiments and other embodiments. That is, the scope of the present invention extends to embodiments in which some or all of the above-described embodiments and other embodiments described above are arbitrarily combined, and embodiments in which some are extracted. It is.
さらに上述した実施の形態においては、電子回路としてのLED素子61及び電極パッド62と、位置情報としてのチップアドレス66及びショットマップ67とによって半導体チップとしてのLEDチップ44を構成する場合について述べた。しかしながら本発明はこれに限らず、その他種々の構成でなる電子回路と、位置情報とによって半導体チップを構成しても良い。
Further, in the above-described embodiment, the case where the
本発明は、例えば電子写真式プリンタに搭載されるLEDヘッドに設けられるLEDチップで利用できる。 The present invention can be used with, for example, an LED chip provided in an LED head mounted on an electrophotographic printer.
1……画像形成装置、11……画像形成ユニット、23……LEDヘッド、41……基板、42……プリント配線基板、42L……基板ラベル、44……LEDチップ、50……半導体ウェハ、50L……ウェハ番号マーク、51……ショット領域、51B……所属ショット領域、61……LED素子、62……電極パッド、63……チップアドレス領域、64……ショットマップ領域、66……チップアドレス、67……ショットマップ、100……LEDヘッド製造システム、101……管理装置、102……ダイスボンダ、111……制御部、112……記憶部、121……制御部、122……チップ載置部、123……ウェハ番号読取部、124……チップ供給部、125……基板載置部、126……基板番号読取部、127……基板搬送部、128……チップ実装部、DB1……チップデータベース、M……ショットマーク、MB……所属ショットマーク。
DESCRIPTION OF SYMBOLS 1 ... Image forming apparatus, 11 ... Image forming unit, 23 ... LED head, 41 ... Board, 42 ... Printed wiring board, 42L ... Board label, 44 ... LED chip, 50 ... Semiconductor wafer, 50L: Wafer number mark, 51: Shot area, 51B: Affiliated shot area, 61: LED element, 62: Electrode pad, 63: Chip address area, 64: Shot map area, 66: Chip Address, 67 ... Shot map, 100 ... LED head manufacturing system, 101 ... Management device, 102 ... Die bonder, 111 ... Control unit, 112 ... Storage unit, 121 ... Control unit, 122 ... Mounted on chip Placement unit, 123 ... Wafer number reading unit, 124 ... Chip supply unit, 125 ... Substrate placement unit, 126 ... Substrate number reading unit, 127 ... Base Transport unit, 128 ...... chip mounting portion, DB1 ...... chip database, M ...... shot mark, MB ...... belongs shot mark.
Claims (10)
電子回路と、
前記半導体ウェハ上における個別の位置を表す位置情報と
を具えることを特徴とする半導体チップ。 A plurality of semiconductor chips manufactured from a semiconductor wafer,
Electronic circuit,
A semiconductor chip comprising: position information representing individual positions on the semiconductor wafer.
前記位置情報には、前記半導体ウェハ上における前記ショット領域の位置を表すショット位置情報が含まれる
ことを特徴とする請求項1に記載の半導体チップ。 The electronic circuit is formed by being exposed for each of a plurality of set shot areas on the semiconductor wafer,
The semiconductor chip according to claim 1, wherein the position information includes shot position information representing a position of the shot region on the semiconductor wafer.
ことを特徴とする請求項2に記載の半導体チップ。 The semiconductor chip according to claim 2, wherein the shot position information represents a position on the semiconductor wafer by a map.
前記位置情報には、前記ショット領域内における前記電子回路の位置を表すチップ位置情報が含まれる
ことを特徴とする請求項2に記載の半導体チップ。 A plurality of the electronic circuits are formed in the shot region,
The semiconductor chip according to claim 2, wherein the position information includes chip position information representing a position of the electronic circuit in the shot area.
ことを特徴とする請求項4に記載の半導体チップ。 The semiconductor chip according to claim 4, wherein the chip position information is formed at a location that does not overlap with the shot position information.
ことを特徴とする請求項1に記載の半導体チップ。 The semiconductor chip according to claim 1, wherein the position information is formed at a location that does not overlap the electronic circuit.
前記位置情報は、前記電子回路を構成する複数の前記薄膜層のうち少なくとも一部と同一の層に形成されている
ことを特徴とする請求項1に記載の半導体チップ。 The electronic circuit has a plurality of thin film layers laminated,
The semiconductor chip according to claim 1, wherein the position information is formed in the same layer as at least a part of the plurality of thin film layers constituting the electronic circuit.
前記基板に複数取り付けられ、請求項1〜請求項7の何れか一項に記載された前記半導体チップと
を具え、
前記半導体チップの前記電子回路は、光を発光する発光素子を有する
ことを特徴とする発光素子ヘッド。 A substrate,
A plurality of the semiconductor chips are attached to the substrate, and the semiconductor chip according to any one of claims 1 to 7,
The light emitting element head, wherein the electronic circuit of the semiconductor chip has a light emitting element that emits light.
を具えることを特徴とする画像形成装置。 An image forming apparatus comprising the light emitting element head according to claim 8.
前記半導体チップを前記基板の所定位置に実装する実装部と、
前記基板に前記半導体チップを実装した位置と、該半導体チップの製造時における前記半導体ウェハ上の位置とを対応付けて記憶する記憶部と
を具えることを特徴とする発光素子ヘッド製造システム。
A light-emitting element head manufacturing system for manufacturing the light-emitting element head according to claim 8,
A mounting portion for mounting the semiconductor chip at a predetermined position of the substrate;
A light emitting element head manufacturing system comprising: a storage unit that stores a position where the semiconductor chip is mounted on the substrate and a position on the semiconductor wafer at the time of manufacturing the semiconductor chip in association with each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017029199A JP2018134759A (en) | 2017-02-20 | 2017-02-20 | Semiconductor chip, light-emitting device head, image formation apparatus and light-emitting device head manufacturing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017029199A JP2018134759A (en) | 2017-02-20 | 2017-02-20 | Semiconductor chip, light-emitting device head, image formation apparatus and light-emitting device head manufacturing system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018134759A true JP2018134759A (en) | 2018-08-30 |
Family
ID=63365181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017029199A Pending JP2018134759A (en) | 2017-02-20 | 2017-02-20 | Semiconductor chip, light-emitting device head, image formation apparatus and light-emitting device head manufacturing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018134759A (en) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6058690A (en) * | 1983-09-12 | 1985-04-04 | Hitachi Ltd | Semiconductor device and manufacture thereof |
JPH05175093A (en) * | 1991-12-25 | 1993-07-13 | Kawasaki Steel Corp | Manufacture of chip provided with position identification in wafer |
JPH05315207A (en) * | 1992-05-08 | 1993-11-26 | Nec Corp | Semiconductor device |
JPH06168859A (en) * | 1992-11-30 | 1994-06-14 | Kyocera Corp | Semiconductor element and mounting method thereof |
JPH07122479A (en) * | 1993-10-27 | 1995-05-12 | Kawasaki Steel Corp | Chip having position indication in wafer and its manufacture |
JP2003037121A (en) * | 2001-07-23 | 2003-02-07 | Sharp Corp | Method for manufacturing semiconductor device |
US20050275068A1 (en) * | 2004-04-19 | 2005-12-15 | Stmicroelectronics S.R.L. | Method and structures for indexing dice |
JP2006351772A (en) * | 2005-06-15 | 2006-12-28 | Fujifilm Holdings Corp | Method for recording identification information of semiconductor chip and imaging apparatus |
JP2007081123A (en) * | 2005-09-14 | 2007-03-29 | Toshiba Corp | Method of forming semiconductor device |
JP2009206289A (en) * | 2008-02-27 | 2009-09-10 | Sharp Corp | Semiconductor device and manufacturing method thereof, and electronic information apparatus |
-
2017
- 2017-02-20 JP JP2017029199A patent/JP2018134759A/en active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6058690A (en) * | 1983-09-12 | 1985-04-04 | Hitachi Ltd | Semiconductor device and manufacture thereof |
JPH05175093A (en) * | 1991-12-25 | 1993-07-13 | Kawasaki Steel Corp | Manufacture of chip provided with position identification in wafer |
JPH05315207A (en) * | 1992-05-08 | 1993-11-26 | Nec Corp | Semiconductor device |
JPH06168859A (en) * | 1992-11-30 | 1994-06-14 | Kyocera Corp | Semiconductor element and mounting method thereof |
JPH07122479A (en) * | 1993-10-27 | 1995-05-12 | Kawasaki Steel Corp | Chip having position indication in wafer and its manufacture |
JP2003037121A (en) * | 2001-07-23 | 2003-02-07 | Sharp Corp | Method for manufacturing semiconductor device |
US20050275068A1 (en) * | 2004-04-19 | 2005-12-15 | Stmicroelectronics S.R.L. | Method and structures for indexing dice |
JP2006351772A (en) * | 2005-06-15 | 2006-12-28 | Fujifilm Holdings Corp | Method for recording identification information of semiconductor chip and imaging apparatus |
JP2007081123A (en) * | 2005-09-14 | 2007-03-29 | Toshiba Corp | Method of forming semiconductor device |
JP2009206289A (en) * | 2008-02-27 | 2009-09-10 | Sharp Corp | Semiconductor device and manufacturing method thereof, and electronic information apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060097356A1 (en) | Semiconductor substrate, manufacturing method of a semiconductor device and testing method of a semiconductor device | |
EP3371639B1 (en) | Stitchless direct imaging for high resolution electronic patterning | |
US11247452B2 (en) | Printing plate segment mounting system and method | |
JP2015179396A (en) | Rfid medium read/write verification apparatus and read/write verification method thereof | |
JP4837971B2 (en) | Manufacturing method of semiconductor device | |
CN108073048A (en) | The manufacturing method of exposure device, exposure method and article | |
JP6508977B2 (en) | Semiconductor device, LED head, and image forming apparatus | |
JP2018134759A (en) | Semiconductor chip, light-emitting device head, image formation apparatus and light-emitting device head manufacturing system | |
JP6903270B2 (en) | Electronic component transfer device and electronic component inspection device | |
JP4211892B2 (en) | Semiconductor wafer | |
JP7003490B2 (en) | A method for manufacturing a driven element chip, an exposure device, an image forming device, and a driven element chip. | |
JP2007048868A (en) | Lamination indicator, multilayer-board manufacturing system and manufacturing method for multilayer board | |
JP2012209311A (en) | Method of forming id mark, semiconductor chip, semiconductor device, and x-ray inspection method of semiconductor device | |
JP2017152516A (en) | Optical element chip, optical print head, image forming apparatus, and method for manufacturing optical element chip | |
JP5770014B2 (en) | Photomask and exposure apparatus | |
JP2009196345A (en) | Line head and image forming apparatus | |
JP6969284B2 (en) | Exposure equipment and image forming equipment | |
CN106574901B (en) | Improved system and method for computerized write-through | |
KR20120030841A (en) | Wafer marking device, marking position inspecting member and controlling method of wafer marking device | |
JP2604556B2 (en) | Semiconductor wafer and identification method thereof | |
JP6550342B2 (en) | Light emitting element unit, exposure apparatus, image forming apparatus, and method of manufacturing light emitting element unit | |
JP2019145662A (en) | Light-emitting substrate, exposure equipment and image formation device and light receiving substrate and reading device | |
JP2017132120A (en) | Exposure device, image formation device, and exposure device manufacturing method | |
JP6815129B2 (en) | Semiconductor devices, optical printheads, and image forming devices | |
JP2019029446A (en) | Driven element chip, exposure apparatus, image forming apparatus, and scanner |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170526 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190614 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20191118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200820 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210216 |