JPS6058690A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPS6058690A
JPS6058690A JP58166617A JP16661783A JPS6058690A JP S6058690 A JPS6058690 A JP S6058690A JP 58166617 A JP58166617 A JP 58166617A JP 16661783 A JP16661783 A JP 16661783A JP S6058690 A JPS6058690 A JP S6058690A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor
semiconductor device
manufacturing
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58166617A
Other languages
Japanese (ja)
Inventor
Seiichiro Ogiwara
荻原 誠一郎
Susumu Tanmachi
進 反町
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58166617A priority Critical patent/JPS6058690A/en
Publication of JPS6058690A publication Critical patent/JPS6058690A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448Located on chip prior to dicing and remaining on chip after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PURPOSE:To maintain the reliability of the manufacturing process by confirmation of the result of quality judgement at the time of characteristic inspection on the basis of signs by a method wherein signs indicating the apearance of semiconductor elements are marked on the surface of the semiconductor element. CONSTITUTION:An InPn single crystal ingot 1 is sliced into a wafer 2 to be processed, the wafer 2 being severed and contained in a liquid epitaxial device, and rectangular wafers 4 being then produced. Next, each wafer 4 is subjected to growing treatment and treatments such as partial diffusion and electrode formation, resulting in the formation of a plurality of semiconductor element regions 5 in n colums and m lines. At this time, an address 6 consisting of the colum number 7 and the line number 8 of the wafer 4 is marked in each region 5. Then, a semiconductor laser element 9 is formed by separation of the wafer 4 at the boundary of the regions 5 so that the end surface of a resonator may become a mirror surface. The result of quality judgement at the time of characteristic inspection is confirmed on the basis of the address 6, and accordingly the reliability of the manufacturing process for the semiconductor device is maintained.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置およびその製造方法、特に半導体素
子端面から元を放出する半導体装置製造技術に適用して
有効な技術に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a semiconductor device and a method for manufacturing the same, and particularly to a technique that is effective when applied to a semiconductor device manufacturing technique that emits atoms from an end face of a semiconductor element.

〔背景技術〕[Background technology]

オーディオディスク、ビデオディスク、光通信等の発光
源として半導体レーザ装置が使用謬れている。
Semiconductor laser devices are widely used as light emitting sources for audio discs, video discs, optical communications, and the like.

半導体レーザ装置に組み込まれるレーザ光を発光する半
導体レーザ素子(チップ)は、たとえば、日経エレクト
ロニクス誌1981年9月14日号138〜151頁「
オーディオ・ディスクの要求に応える半導体レーザー」
にも記載されているように、チップの端面からレーザ光
を発光する構造となっているため、チップが作り出はれ
るウェハの状態ではチップの特性検査ができない。この
ため、特性検査にあっては、ウェハを短冊状に分断して
両側に定間隔にレーザ元が発光はれる出射面(共撮器端
)を露出した短冊体の状態あるいはチップとした状態で
行なっている。また、出荷に先立って不良品および初期
故障品を排除するために行なうスクリーニングにあって
は、当然のこととして、チップの状態で行なわれる。
A semiconductor laser element (chip) that emits a laser beam and is incorporated into a semiconductor laser device is described, for example, in Nikkei Electronics Magazine, September 14, 1981, pages 138-151.
"Semiconductor laser that meets the demands of audio discs"
As described in the above, since the structure is such that laser light is emitted from the end face of the chip, it is not possible to test the characteristics of the chip in the state of the wafer on which the chip is manufactured. For this reason, when testing the characteristics, the wafer is cut into strips and the output surface (end of the common camera) from which the laser emits light is emitted at regular intervals on both sides is exposed, either as a strip or as a chip. I am doing it. Furthermore, screening to eliminate defective products and early failure products prior to shipment is, of course, performed on the chip.

しかし、このような特性検査およびスクリーニング等の
検査情報は、前記の検査状態では、ウェハを分断化した
短冊体あるいは個々のチップの状態で行なうため、欠陥
品のウェハにおける分布や相関がわからず、不良解析、
特性改善に有効な対応がとりにくいという問題が生じる
ことが本発明者により℃あぎらかとはれた。
However, in the above-mentioned inspection state, inspection information such as characteristic inspection and screening is performed on strips of wafers or individual chips, so the distribution and correlation of defective products on the wafer cannot be determined. failure analysis,
The inventors of the present invention clearly pointed out that a problem arises in that it is difficult to take effective measures to improve the characteristics.

〔発明の目的〕[Purpose of the invention]

本発明の目的は不良解析、不良発生除去手段が講じ易い
半導体装置およびその製造方法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device and a method for manufacturing the same, in which failure analysis and defect removal measures are easy to take.

本発明の前記ならびにそのほかの目的と新規な特徴は1
本明細書の記述および添付図面からあぎらか妃なるであ
ろう。
The above and other objects and novel features of the present invention are as follows:
It will be clear from the description of this specification and the accompanying drawings.

〔発明の概要〕[Summary of the invention]

本願に〉いて開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、半導体レーザー素子の製造において、ウェハ
を分断して半導体レーザ素子とする前に、ウェハの各半
導体レーザ素子となる単位ブロックの表面にウェハにお
ける各単位ブロックの番地を表示しておくものであり、
この結果、分断されて半導体レーザ素子となった状態で
特性測定、スクリーニングを行なっ℃も、各半導体レー
ザ素子はウェハのどの位置のものであったかを番地の確
認により容易に確認でき、その確認結果を半導体素子製
造にフィードバックできることにより信頼度が高く高歩
留の半導体装置の製造が達成できる。
That is, in the manufacture of semiconductor laser devices, before the wafer is divided into semiconductor laser devices, the address of each unit block on the wafer is indicated on the surface of the unit block that will become each semiconductor laser device on the wafer. ,
As a result, even if the characteristics are measured and screened in the state where the semiconductor laser elements are separated into semiconductor laser elements, it is possible to easily confirm which position on the wafer each semiconductor laser element was placed in by checking the address, and the confirmation results can be checked. By being able to provide feedback to semiconductor device manufacturing, it is possible to manufacture semiconductor devices with high reliability and high yield.

〔実施例〕〔Example〕

第1図tal〜(e)は本発明の一実施例による半導体
レーザ装置の製造方法の概要を示す斜視図、平面図、断
面図である。第2図(al〜(dlは同じ<BH(埋込
みへテロ構造)型半導体レーザ素子の製造方法を示す断
面図である。この実施例ではInGaAsP / In
 P系の長波長半導体レーザの製造方法について説明す
る。
FIGS. 1 to 1E are a perspective view, a plan view, and a cross-sectional view showing an outline of a method for manufacturing a semiconductor laser device according to an embodiment of the present invention. FIG. 2 is a cross-sectional view showing a method for manufacturing a BH (buried heterostructure) type semiconductor laser device. In this example, InGaAsP/In
A method for manufacturing a P-based long wavelength semiconductor laser will be described.

第1図(a)に示すように、最初にInPの単結晶イン
ゴット1を用意した後、この単結晶インゴット1を輪切
り(スライシング)にして数100μmの厚さの加工用
ウェハ2を製造する。
As shown in FIG. 1(a), an InP single crystal ingot 1 is first prepared, and then this single crystal ingot 1 is sliced to produce a processing wafer 2 having a thickness of several hundred μm.

なお、単結晶インゴット1をスライスする前に結晶面方
向が確認できるようにオリエンテーション・フラット3
を設けておく。
In addition, before slicing the single crystal ingot 1, the orientation flat 3 is set so that the crystal plane direction can be confirmed.
Set it up.

つぎに、この加工用ウェハ2を分断して液相エピタキシ
ャル装置の治具に収容できる矩形のウェハ4を製造する
。この例では1枚の加工用ウェハ2からA、B、O,D
なる4枚のウェハ4が形成される〔同図(bl参照〕。
Next, this processing wafer 2 is divided into rectangular wafers 4 that can be accommodated in a jig of a liquid phase epitaxial apparatus. In this example, from one processing wafer 2, A, B, O, D
Four wafers 4 are formed as shown in the figure (see BL).

つぎに、各ウェハ4に順次液相エピタキシャル成長処理
9部分拡散、電極形成等を施して、同図(C)に示すよ
うに1列m行の数の半導体領域5を形成する。この際、
各半導体素子領域5にはウェハ4における自らの位置を
表示する番地6が表面に表示される。すなわち、番地6
は半導体素子領域5の左上隅の列番号7と右下隅の行番
号8とによって構成される。
Next, each wafer 4 is sequentially subjected to a liquid phase epitaxial growth process 9, partial diffusion, electrode formation, etc., to form semiconductor regions 5 in one column and m rows as shown in FIG. On this occasion,
An address 6 indicating its own position on the wafer 4 is displayed on the surface of each semiconductor element region 5. That is, address 6
is constituted by column number 7 at the upper left corner of semiconductor element region 5 and row number 8 at the lower right corner.

つぎに、ウェハ4を各半導体素子領域5の境界部分で分
断し、同図(d)に示すような半導体素子(チップ)9
を形成する。チップ9はウェハ4の分析時共振器10の
端面が鏡面となるように骨間する。なお、列番号7およ
び行番号8は同図(dlで示すようにチップ9の上面に
設けた電極11(図中ハツチングで示す領域)を部分的
にエツチング除去することによって形成されている。
Next, the wafer 4 is divided at the boundary between each semiconductor element region 5, and semiconductor elements (chips) 9 are formed as shown in FIG.
form. The chip 9 is placed between the bones of the wafer 4 so that the end face of the resonator 10 becomes a mirror surface during analysis. Incidentally, column number 7 and row number 8 are formed by partially etching away the electrode 11 (area indicated by hatching in the figure) provided on the upper surface of the chip 9, as shown by dl in the figure.

ここで、埋込みへテロ構造(BH)型のチップ9の製造
方法について第2図(al〜(d)を参照しながら簡単
に説明する。
Here, a method for manufacturing the buried heterostructure (BH) type chip 9 will be briefly described with reference to FIGS. 2(al) to (d).

先ず、同図(ajに示すように、前記ウェハ4を用意す
る。このウェハ4はn−1nPの基板12の主面(上面
)に液相エピタキシャル法によって順次n−InPのバ
ッファ層13,1nGaAsT’の活性層14.p−I
nPのクラッド層15. p−1nGaAsPのキャッ
プ層16からなる多層成長層17が設けられ、バッファ
層13.活性/i14.クラッド層ラフによってダブル
へテロ接合構造が形成されている。
First, the wafer 4 is prepared as shown in FIG. ' active layer 14.p-I
nP cladding layer 15. A multilayer growth layer 17 consisting of a cap layer 16 of p-1nGaAsP is provided, and a buffer layer 13. Activity/i14. A double heterojunction structure is formed by the rough cladding layer.

つぎに、同図(b)で示すように、常用のフォトリング
ラフィによって、ウェハ4の主面に平行にストライブ状
のマスク層18を形成した後、エツチングしてバッファ
層13の途中に迄達するエツチング溝19を形成する。
Next, as shown in FIG. 2B, a striped mask layer 18 is formed parallel to the main surface of the wafer 4 by conventional photolithography, and then etched to the middle of the buffer layer 13. An etching groove 19 is formed to reach the surface.

これらエツチング溝19は後述するチップ化においてウ
ェハ4を骨間する骨開面と直交する方向に延在している
。なお、マスク層18の下部分は逆メサ状に残留し、活
性層]4の幅は数μm程度となる。
These etching grooves 19 extend in a direction perpendicular to a bone cut plane between the bones of the wafer 4 in chip formation to be described later. Note that the lower portion of the mask layer 18 remains in the shape of an inverted mesa, and the width of the active layer 4 is approximately several μm.

つぎに、前記マスクM18を除去した後、同図(C1に
示すように、液相エピタキシャル成長方法によって、前
記エツチング溝19を埋めるように、順次p−1nPの
ブロッキング[120,n−InPのクラッドN21s
’ InGaAsPのキャップ層37を形成する。また
、ウェハ4の下面に部分的にP3縁膜22を形成した後
、この絶縁膜22をマスクとして、キャップ層16およ
びキャップ層16の下層となるクラッド層15の途中に
迄達′1−るようにZnを拡散したZn拡散層23が形
成ζfする。また、ウェハ4の主面および裏面(下面)
VCは蛍光の電極11.24が形成される。主面の電極
(上部電極)11はキャップ層37の中央緑上で分断で
れた構造となり、スクライブによる分断時!、極11の
破断不良による分離不良化を防止するようになっている
。なお、この上部電極11は一度つエバ全域に電極材料
な被着した後、ホトレジストからなるマスク層をこの電
極材料上に形成し、マスク層をマスクとしてエツチング
を行ない、その後マスク層を除去すること九よって形成
きれる。
Next, after removing the mask M18, p-1nP blocking [120, n-InP cladding N21s
' Form a cap layer 37 of InGaAsP. Further, after partially forming the P3 edge film 22 on the lower surface of the wafer 4, the insulating film 22 is used as a mask to reach the middle of the cap layer 16 and the cladding layer 15 which is the lower layer of the cap layer 16. A Zn diffusion layer 23 in which Zn is diffused is formed ζf. In addition, the main surface and back surface (lower surface) of the wafer 4
Fluorescent electrodes 11.24 are formed on the VC. The electrode (upper electrode) 11 on the main surface has a structure in which it is divided on the central green of the cap layer 37, and when it is divided by scribing! , to prevent defective separation due to defective breakage of the pole 11. Note that this upper electrode 11 is formed by depositing an electrode material over the entire area of the evaporator, forming a mask layer made of photoresist on the electrode material, etching using the mask layer as a mask, and then removing the mask layer. It can be formed by nine.

そこで、この実施例では前記マスク層を形成する際のフ
ォトマスクのパターンに番地パターンを設けておぎ、上
部電極11(たとえは、下層が1000A程度のOr、
上層が3000A程度の浮式のAU)をエツチングで形
成する際、同時に列番号7および行番号8からなる番地
6を上部電極11に形成する。この際、列番号79行番
号8は共振器上から外れた位置に設け、共振器上の電極
部分に均一に電流が流れ良好なレーザ発振が起きるよう
にする。
Therefore, in this embodiment, an address pattern is provided in the photomask pattern when forming the mask layer, and the upper electrode 11 (for example, the lower layer is an Or
When forming a floating AU (with an upper layer of about 3000 A) by etching, address 6 consisting of column number 7 and row number 8 is formed on upper electrode 11 at the same time. At this time, column number 79 row number 8 is provided at a position off from above the resonator so that current flows uniformly to the electrode portion on the resonator and good laser oscillation occurs.

つぎに、ウェハ4の一端にナイフ等で外力な加えて結晶
の骨間面に沿って定間隔に骨間線を走らせた後、前記骨
間線に直交する方向九スクライブおよびクラッキングに
よってウェハ4を短冊体とし、さらにクラッキングによ
って前記骨間線で短冊体を破断づせ、同図(dlで示す
ようなりH型の半導体レーザ素子(チップ)9を形成す
る。
Next, after applying an external force with a knife or the like to one end of the wafer 4 and running interosseous lines at regular intervals along the interosseous surface of the crystal, the wafer 4 is scribed and cracked in a direction perpendicular to the interosseous lines. The strip is made into a strip, and the strip is broken at the interosseous line by cracking to form an H-shaped semiconductor laser element (chip) 9 as shown in the figure (dl).

つぎに、このようなチップ9は第1図(e)に示すよう
なパッケージに組み込まれる。すなわち、パッケージは
円板状の銅製のステム24と、このステム24の主面(
上面)に気密封止これる金属製のキャップ25とからな
っ℃いる。前記ステム24の主面にはヒートシンク26
が固定され、このヒートシンク26の内側面にはサブマ
ウント27を介して前記チップ9が固定される。そして
、チップ9の上端および下端からはレーザ5Y;2Bが
発光プれる。上方に発光されたレーザ光28はキャップ
25の開口部に気密的に取り付けられた透明ガラス板2
9によって形成された透明窓30から外部に放出される
。また、ステム24の下面には前記下方に向かって発光
されたレーザ光28の光出力をモニタする受光素子31
が取り付けられている。略らに、ステム24には所定数
のり−ド32が絶縁的に貫通固定されるとともに、リー
ド32の内端には受光素子31および半導体レーザ素子
9の電極と接続されるワイヤ33が接続されている。
Next, such a chip 9 is assembled into a package as shown in FIG. 1(e). That is, the package includes a disk-shaped copper stem 24 and a main surface of this stem 24 (
It consists of a metal cap 25 that is hermetically sealed on the upper surface. A heat sink 26 is provided on the main surface of the stem 24.
is fixed, and the chip 9 is fixed to the inner surface of the heat sink 26 via a submount 27. Lasers 5Y and 2B emit light from the upper and lower ends of the chip 9. The laser beam 28 emitted upward is transmitted to the transparent glass plate 2 airtightly attached to the opening of the cap 25.
It is emitted to the outside through a transparent window 30 formed by 9. Further, on the lower surface of the stem 24, there is a light receiving element 31 for monitoring the optical output of the laser beam 28 emitted downward.
is installed. Roughly speaking, a predetermined number of leads 32 are insulatively penetrated and fixed to the stem 24, and wires 33 connected to the electrodes of the light receiving element 31 and the semiconductor laser element 9 are connected to the inner ends of the leads 32. ing.

このような半導体レーザ装置の製造において、半導体レ
ーザ素子9は特性検査されて良品のみがパッケージに組
み込まれる。また、パッケージ後はスクリーニングを行
なって組立不良品および初期故障品の除去を行なう。
In manufacturing such a semiconductor laser device, the characteristics of the semiconductor laser element 9 are inspected, and only non-defective products are assembled into a package. Furthermore, after packaging, screening is performed to remove assembly-defective products and early failure products.

〔効 果〕〔effect〕

(1)、本発明によれば、チップ状態あるいは短冊状態
における特性検査の良品、不良品の結果を、チツブに表
示した番地からウェハにおける位置分布として知ること
ができる。このため、特性不良が前記ウェハの多層成長
層を形成する際の液相エピタキシャル成長処理に深い相
関を有するような場合には、液相エピタキシャル成長処
理がウェハ全域に均一に行なわれているか否かを知る目
安ともなり、これらの不良解析結果に基づいて液相エピ
タキシャル成長条件の修正、使用治具等の変更等を行な
うことにより、特性改善および特性改善に基づく信頼度
および歩留の向上が達成できる効果が得られる。
(1) According to the present invention, it is possible to know the results of a characteristic test in a chip state or a strip state as to whether the product is good or defective as a position distribution on the wafer from the address displayed on the chip. Therefore, if the characteristic defects are closely related to the liquid phase epitaxial growth process used to form the multilayer growth layer of the wafer, it is necessary to know whether the liquid phase epitaxial growth process is performed uniformly over the entire wafer. It also serves as a guideline, and by modifying the liquid phase epitaxial growth conditions, changing the jigs, etc. used based on these failure analysis results, it is possible to improve the characteristics and improve reliability and yield based on the improved characteristics. can get.

(2)、前記(1)同様にZn拡散層が活性層に達する
結果生じる特性不良の場合にも、ウェハにおける不良分
布が一定の傾向を示すならば、前記効果と同様に液相エ
ピタキシャル成長の処理条件の修正。
(2) Similarly to (1) above, even in the case of characteristic defects caused by the Zn diffusion layer reaching the active layer, if the defect distribution on the wafer shows a certain tendency, liquid-phase epitaxial growth treatment can be applied similarly to the above effect. Modification of conditions.

Znの拡散処理条件の修正が可能となり、特性改善が図
れる。
It becomes possible to modify the Zn diffusion processing conditions, and the characteristics can be improved.

(3)、また、パッケージング後の完成された半導体レ
ーザ装置にエージングを施してスクリーニングを行なっ
た結果、不良品となったチップのウェハにおける分布傾
向を・前記チップの番地の確認によって知ることができ
る。この結果、前後工程による不具合をも知ることがで
き不良低減対策も可能となり、特性不良品発生低減、初
期故障品の発生低減が図れ歩留および信頼度向上が達成
できる。
(3) Furthermore, as a result of aging and screening of the completed semiconductor laser device after packaging, it is possible to know the distribution trend of defective chips on the wafer by checking the addresses of the chips. can. As a result, defects caused by previous and previous processes can be known, and measures to reduce defects can be taken, and the occurrence of products with defective characteristics and early failures can be reduced, and yield and reliability can be improved.

(4)、本発明の列番号および行番号はデツプ主面の中
心に対して対称な位置に配置ばれているので、一方の番
号を見い出した際、他方の番号を見い出すのに便利であ
るという効果がある。
(4) Since the column numbers and row numbers of the present invention are arranged symmetrically with respect to the center of the main surface of the depth, when one number is found, it is convenient to find the other number. effective.

(5)、上記(II〜(3)により、歩留の向上、信頼
度の向上から、品質の優れた製品を安価に製造できると
いう相乗効果が得られる。
(5) Due to (II to (3)) above, a synergistic effect can be obtained in that products of excellent quality can be manufactured at low cost due to improved yield and improved reliability.

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、第3図は半
導体レーザ素子(チップ)9の主面にさらに多くの情報
を組み込んだ例を示′1−ものであって、チップ9の出
処を表示する記号は4XM類となっている。これらの記
号は前記実施例と同様にハツチングを入れて示す電極1
1を部分的にエツチング除去して形成でれるとともに、
共振器lo上から外れた位置に設けられている。記号の
一つは前記実施例と同様にチップ9の左上隅の列番号7
およびチップ9の右下隅の行番号8からなる番地6であ
り、他はチップ9の左下隅の加工用ウェハ2におけるウ
ェハ位置番号34〔この例では、第1図(blに示すよ
うに、加工用ウェハ2はA〜Dと4枚のウェハ4を切り
出すことから、ウェハ位置番号34はAの位置のウェハ
4を示している。)、チップ9の右下隅に示した製造ロ
ット番号(L3)35、チップ9の右中央に示した単結
晶インゴット1における加工用ウェハ番号36(この例
では単結晶インゴット1の上から6枚目に切り出された
加工用ウェハ2であることが示これている。)である。
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor. For example, FIG. 3 shows an example in which more information is incorporated into the main surface of a semiconductor laser element (chip) 9, and the symbol indicating the origin of the chip 9 is 4XM class. . These symbols are shown with hatching in the same way as in the previous example.
It can be formed by partially etching away 1, and
It is provided at a position off from above the resonator lo. One of the symbols is column number 7 in the upper left corner of chip 9, as in the previous embodiment.
and wafer position number 34 in the processing wafer 2 at the lower left corner of the chip 9 [in this example, as shown in FIG. The wafer position number 34 indicates the wafer 4 at position A, since four wafers 4 are cut out from the wafer 2 labeled A to D.), and the manufacturing lot number (L3) shown at the lower right corner of the chip 9. 35. Processing wafer number 36 in single crystal ingot 1 shown at the center right of chip 9 (in this example, it is shown that processing wafer 2 is the sixth cut from the top of single crystal ingot 1) ).

この実施例では前記実施例の効果に加えて、単結晶イン
ゴット1の軸方向および軸に直交する面方向の結晶傾向
さらには製造ロソ)Kおげろ製造傾向等がチップ9およ
びその実装品の不良発生との間に深い相関があるか否か
をも分析することができ、製造系にこれらの情報を適確
にフィードバックすることができる。
In this embodiment, in addition to the effects of the previous embodiment, the crystal tendency in the axial direction and the plane direction perpendicular to the axis of the single crystal ingot 1, as well as the manufacturing tendency, etc., can cause defects in the chip 9 and its mounted products. It is also possible to analyze whether there is a deep correlation between the occurrence of the disease and the occurrence of the disease, and this information can be accurately fed back to the manufacturing system.

〔利用分野〕[Application field]

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である長波長半導体レーザ
装置製造技術に適用した場合について説明したが、それ
に限定されるものではなく、たとえば、赤外光(含近赤
外元)、可視光を発光する各種構造の半導体レーザ装置
および端面から元を発ブ0する端面発光型発光ダイオー
ドの製造技術、さらにはシリコン基板を用いる他の半導
体装置の製造技術にも同様に適用できる。
The above explanation has mainly been about the application of the invention made by the present inventor to the long-wavelength semiconductor laser device manufacturing technology, which is the background field of application, but the invention is not limited thereto. Manufacturing technology for semiconductor laser devices with various structures that emit light (including near-infrared light) and visible light, and edge-emitting light emitting diodes that emit light from the edge, as well as manufacturing other semiconductor devices using silicon substrates. The same applies to technology.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(al〜telは本発明の一実施例による半導体
レーザ装置の製造方法の概要を示す図、第2図(a)〜
(dlは同じ<BH型半導体レーザ素子の製造方法を示
す断面図、 第3図は本発明の他の実施例によるBH型半導体レーザ
素子の平面図である。 1・・・単結晶インゴット、2・・・加工用ウェハ、3
・・・オリエンテーションフラット、4・・・ウェハ、
5・・・半導体素子領域、6・・・番地、7・・・列番
号、8・・・行番号、9・・・半導体レーザ素子(チッ
プ)、10・・・共振器、11・・・電極、12・・・
基板、13・・・バッファ層、14・・・活性層、15
・・・クラッド層、16・・・キャップ層、17・・・
多層成長層、18・・・マスク1.19・・・エツチン
グ溝、20・・・ブロッキング層、21・・・クラッド
層、22・・・絶縁膜、23・・・Zn拡散層、24・
・・ステム、25・・・キャップ、26・・・ヒートシ
ンク、27・・・サブマウント、28・・・レーザ光、
29・・・透明ガラス板、30・・・透明窓、31・・
・受光素子、32・・・リード、33・・・ワイヤー3
4・・・ウェハ位置番号、35・・・製造ロット番号、
36・・・加工用ウェハ番号、37・・・キャップ層。 第 2 図 第 3 図
FIG. 1 (al to tel are diagrams showing an outline of a method for manufacturing a semiconductor laser device according to an embodiment of the present invention, and FIG. 2(a) to
(dl is the same) A cross-sectional view showing a method for manufacturing a BH-type semiconductor laser device, and FIG. 3 is a plan view of a BH-type semiconductor laser device according to another embodiment of the present invention. 1... Single crystal ingot, 2 ...Wafer for processing, 3
...Orientation flat, 4...Wafer,
5... Semiconductor element area, 6... Address, 7... Column number, 8... Row number, 9... Semiconductor laser element (chip), 10... Resonator, 11... Electrode, 12...
Substrate, 13... Buffer layer, 14... Active layer, 15
...Clad layer, 16...Cap layer, 17...
Multilayer growth layer, 18... Mask 1. 19... Etching groove, 20... Blocking layer, 21... Cladding layer, 22... Insulating film, 23... Zn diffusion layer, 24...
... Stem, 25... Cap, 26... Heat sink, 27... Submount, 28... Laser light,
29...Transparent glass plate, 30...Transparent window, 31...
・Photodetector, 32...Lead, 33...Wire 3
4...Wafer position number, 35...Manufacturing lot number,
36... Wafer number for processing, 37... Cap layer. Figure 2 Figure 3

Claims (1)

【特許請求の範囲】 1、半導体素子の主面に半導体素子の出処を表示する記
号が表示されていることを特徴とする半導体装置。 2、前記記号はウェハにおける半導体素子の番地。 単結晶インゴットにおゆるウエノ・位置、半導体素子製
造におゆる製造ロット番号の一部または全部を表示する
ことを特徴とする特許請求の範囲第1項記載の半導体装
置。 3、前記半導体素子は端面から光を放出する半導体レー
ザ素子あるいは端面発光型発つtダイオードであること
を特徴とする特許請求の範囲第1項記載の半導体装置。 4、 ウェハを細分化して半導体素子とする工程と、細
分化された半導体素子の特性検査を行なう工程と、を有
する半導体装置の製造方法であって、ウェハを細分化す
る前に各半導体素子となる単一ブロック領域の主面に単
一ブロック領域の出処な表示する記号を設ける工程を有
し、特性検査工程後に特性検査情報と各半導体素子の出
処との相関を前記記号を利用して分析し半導体装置製造
系の製造条件を決定する工程と、を有する半導体装置の
製造方法。
[Scope of Claims] 1. A semiconductor device characterized in that a symbol indicating the origin of the semiconductor element is displayed on the main surface of the semiconductor element. 2. The above symbol is the address of the semiconductor element on the wafer. 2. The semiconductor device according to claim 1, wherein a part or all of a manufacturing lot number is displayed on a single crystal ingot and a semiconductor device manufacturing lot number. 3. The semiconductor device according to claim 1, wherein the semiconductor element is a semiconductor laser element that emits light from an edge surface or a T-diode that emits light from an edge surface. 4. A method for manufacturing a semiconductor device comprising the steps of dividing a wafer into semiconductor elements, and inspecting the characteristics of the divided semiconductor elements, the method comprising: dividing a wafer into pieces into semiconductor elements; and testing the characteristics of the divided semiconductor elements. The method includes the step of providing a symbol indicating the origin of the single block region on the main surface of the single block region, and after the characteristic inspection step, the correlation between the characteristic inspection information and the origin of each semiconductor element is analyzed using the symbol. a step of determining manufacturing conditions for a semiconductor device manufacturing system.
JP58166617A 1983-09-12 1983-09-12 Semiconductor device and manufacture thereof Pending JPS6058690A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58166617A JPS6058690A (en) 1983-09-12 1983-09-12 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58166617A JPS6058690A (en) 1983-09-12 1983-09-12 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPS6058690A true JPS6058690A (en) 1985-04-04

Family

ID=15834624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58166617A Pending JPS6058690A (en) 1983-09-12 1983-09-12 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS6058690A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150092804A1 (en) * 2013-09-30 2015-04-02 Nicha Corporation Semiconductor laser element and method of manufacturing the same
JP2017050324A (en) * 2015-08-31 2017-03-09 日亜化学工業株式会社 Semiconductor laser element and method of acquiring information from element
JP2018134759A (en) * 2017-02-20 2018-08-30 株式会社沖データ Semiconductor chip, light-emitting device head, image formation apparatus and light-emitting device head manufacturing system

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150092804A1 (en) * 2013-09-30 2015-04-02 Nicha Corporation Semiconductor laser element and method of manufacturing the same
US9246306B2 (en) * 2013-09-30 2016-01-26 Nichia Corporation Semiconductor laser element and method of manufacturing the same
JP2017050324A (en) * 2015-08-31 2017-03-09 日亜化学工業株式会社 Semiconductor laser element and method of acquiring information from element
US9870525B2 (en) 2015-08-31 2018-01-16 Nichia Corporation Semiconductor laser element and method of obtaining information from the semiconductor laser element
JP2018134759A (en) * 2017-02-20 2018-08-30 株式会社沖データ Semiconductor chip, light-emitting device head, image formation apparatus and light-emitting device head manufacturing system

Similar Documents

Publication Publication Date Title
US7098077B2 (en) Semiconductor chip singulation method
US7612419B2 (en) Wafer, semiconductor chip, and semiconductor device
JPH0982587A (en) Preparation of nonsquare electronic chip
KR20090080486A (en) Semiconductor laser device and manufacturing method thereof
US6335559B1 (en) Semiconductor device cleave initiation
CN112154533A (en) Method for dividing one or more strips of devices
US4849982A (en) Semiconductor laser chip having a layer structure to reduce the probability of an ungrown region
KR920002914Y1 (en) Semiconductor laser system
US4785455A (en) Light emitting device with improved electrode structure to minimize short circuiting
JPS6058690A (en) Semiconductor device and manufacture thereof
JPS5833885A (en) Laser diode
CN113439322A (en) Method for removing device using trench
JPS6129119A (en) Semiconductor device and manufacture thereof
JPH03286547A (en) Manufacture of semiconductor laser device
US6351481B1 (en) Diode laser with screening window and method of fabrication
JPH0983081A (en) Fabrication of semiconductor laser element
JPS61269389A (en) Manufacture of semiconductor laser device
JPS59110185A (en) Formation of protection film for semiconductor laser device end surface
USRE34378E (en) Light emitting device with improved electrode structure to minimize short circuiting
JPS59232475A (en) Manufacture of semiconductor element
JP3234344B2 (en) Light emitting diode
JPS63153880A (en) Method for inspecting semiconductor laser device
JPH09237918A (en) Manufacture of light emitting diode
JP2022062622A (en) Method for manufacturing array element, manufacturing device, and manufacturing program
JPS63124492A (en) Manufacture of semiconductor laser