JP2018129899A - 電流遮断回路 - Google Patents

Abstract

【課題】過電流の非発生時における電力損失を抑制しつつ過電流の遮断機能を実現する電流遮断回路の構成を提供する。
【解決手段】トランジスタ５１は、電力線１１および１２によって構成される電力線対に接続される。抵抗素子７３および７４は、電力線対に対してトランジスタ５１と並列に接続される。トランジスタ５１は、ノードＮｃの電圧が第１のしきい値電圧よりも高くなるとオンする。トランジスタ５１のオンにより主回路電流の経路が形成されている状態で過電流が生じると、抵抗素子７３での電圧降下量が予め定められた基準電圧を超えることによってトランジスタ５３がオンして、トランジスタ５１のゲート放電経路が形成される。この結果、トランジスタ５１がオンからオフに変化して過電流経路を遮断することができる。
【選択図】図１

Description

本発明は、過電流を遮断するための電流遮断回路に関する。

予め規定された電流値を超える過電流の発生時に電流経路を遮断するための電流遮断回路の一態様として、当該電流経路の導通および遮断を導体トランジスタ等の能動素子によって切換える構成が公知である。

たとえば、特開平６−２７６６７３号公報には、前段側の回路から後段側の回路への電流経路に接続された遮断用トランジスタのゲート電圧を、過電流の発生時には当該トランジスタがオンする一方で、過電流の発生時には当該トランジスタがオフするように制御する構成が記載されている。

特開平６−２７６６７３号公報

しかしながら、特許文献１の構成では、電流経路において遮断用トランジスタと直列接続された検出抵抗に生じる電圧降下が大きくなったときに、当該遮断用トランジスタをオン状態からオフ状態に変化させることで、過電流の遮断機能が実現される。

このため、過電流が発生していない通常時に、オン状態の遮断用トランジスタを経由して形成される、前段側の電源回路から後段側の回路への電流経路において、負荷電流が検出抵抗を通過することによる電力損失が常時発生する。したがって、後段側での消費電力が大きくなるのに伴って検出抵抗での電力損失が増加することが避けられず、電源効率の低下を招くことが懸念される。

この発明はこのような問題点を解決するためになされたものであって、この発明の目的は、過電流の非発生時における電力損失を抑制しつつ過電流の遮断機能を実現する電流遮断回路の構成を提供することである。

本開示に従う電流遮断回路は、前段側の第１の回路および後段側の第２の回路の間に配置される。電流遮断回路は、第１のトランジスタと、検出抵抗と、充電回路と、第１の放電回路と、放電マスク回路とを備える。第１のトランジスタは、第１および第２の回路の間を接続する電力線対に接続される。検出抵抗は、電力線対に対して第１のトランジスタと並列に接続される。充電回路は、第１の回路からの電力によって制御電極を充電する。充電回路は、電力線対と第１のトランジスタの制御電極との間に接続された第１の抵抗を含んで構成される。第１の放電回路は、検出抵抗での電圧降下量が予め定められた第１の基準電圧を超えたときに、制御電極の第１の放電経路を形成する。第１のトランジスタは、制御電極の電圧が第１のしきい値電圧よりも高いときにオンする一方で第１のしきい値電圧よりも低いときにオフするように構成される。放電マスク回路は、制御電極の電圧が、第１のしきい値電圧よりも高い第２のしきい値電圧よりも低いときに第１の放電経路を遮断する。

この発明によれば、過電流の非発生時における電力損失を抑制しつつ過電流の遮断機能を実現する電流遮断回路を得ることができる。

実施の形態１に係る電流遮断回路の構成を説明する回路図である。 実施の形態１の変形例に係る電流遮断回路の構成を説明する回路図である。 実施の形態２に係る電流遮断回路の構成を説明する回路図である。 実施の形態３に係る電流遮断回路の構成を説明する回路図である。 図４に示されたサーミスタの温度特性を示す概念的なグラフである。 実施の形態３の変形例に係る電流遮断回路におけるサーミスタの実装例を説明する側面図である。 図６をＶＩＩ方向から見た平面図である。

以下に、本発明の実施の形態について図面を参照して詳細に説明する。なお以下では、図中の同一または相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。

実施の形態１．
図１は、実施の形態１に係る電流遮断回路の構成を説明する回路図である。

図１を参照して、実施の形態１に係る電流遮断回路１００は、電力線１１，１２によって構成される電力線対によって接続される、入力電源１０および電源回路２０の間に配置される。

電流遮断回路１００は、前段側の入力電源１０から後段側の電源回路２０への電流供給経路に過電流が発生したときに、当該電流経路の遮断機能を有する。以下では、電力線対によって、入力電源１０から電源回路２０へ供給される電流を主回路電流とも称する。主回路電流は、電源回路２０による消費電流に相当する。図１の構成例において、入力電源１０は「第１の回路」に対応し、電源回路２０は「第２の回路」に対応する。たとえば、電源回路２０は、入力電源１０から供給された電力を、図示しない負荷を作動させるための電源電圧に変換する。

電源回路２０の入力端子２１および２２は、電力線１１および１２とそれぞれ電気的に接続されている。さらに、入力端子２１および２２に対して、平滑コンデンサ２５が並列に接続されている。なお、平滑コンデンサ２５は、電源回路２０の内部において入力端子２１および２２に対して並列に接続されてもよい。

電源回路２０の入力端子２１，２２に平滑コンデンサ２５を接続すると、電源回路２０への入力電圧のリップル成分を抑制できる一方で、平滑コンデンサ２５の放電状態から主回路電流の供給が開始される電源起動時において、平滑コンデンサ２５を充電する大きな突入電流が発生することが懸念される。

次に、電流遮断回路１００の構成を説明する。
電流遮断回路１００は、電力線対に接続されたダイオード３１およびトランジスタ５１を備える。トランジスタ５１は、たとえば、ｎ型の電界効果トランジスタ（代表的には、ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタ）によって構成することができる。ダイオード３１は、主回路電流の逆流を阻止する方向に接続される。

トランジスタ５１は、電力線対による電流供給経路上のノードＮａおよびノードＮｂの間に接続される。ｎ型のトランジスタ５１は、ノードＮａと接続されたドレインと、ノードＮｂと接続されたソースとを有する。トランジスタ５１のゲート（制御電極）は、ノードＮｃと接続される。

トランジスタ５１は、制御電極に印加されるゲート−ソース間電圧（以下、単にゲート電圧Ｖｇとも称する）が、しきい値電圧Ｖｔｈ１よりも高くなると導通（オン）して、ノードＮａおよびＮｂの間に電流経路を形成する。これにより、入力電源１０から電源回路２０への主回路電流の供給経路を形成することができる。

一方で、ゲート電圧Ｖｇがしきい値電圧Ｖｔｈ１よりも低いと、トランジスタ５１は非導通（オフ）となって、ノードＮａおよびＮｂの間の電流経路は遮断される。すなわち、過電流の発生時にトランジスタ５１をオフすることによって、当該過電流を遮断することができる。トランジスタ５１は「第１のトランジスタ」の一実施例に対応し、しきい値電圧Ｖｔｈ１は「第１のしきい値電圧」に対応する。

図１の構成例では、電力線対において、電流遮断回路１００のトランジスタ５１および検出抵抗１０５の両方と直列に、電流遮断素子２００がさらに接続されている。電流遮断素子２００は、過電流の発生時に、過電流のエネルギによって主回路電流経路を遮断する物理的変化が不可逆的に生じるように構成される。すなわち、電流遮断素子２００は、過電流の通過に応じて一旦遮断状態に変化すると、電流が消滅しても自動的に導通状態に復帰することなく遮断状態を維持することにより、不可逆的に電流経路を遮断する。たとえば、電流遮断素子２００は、ヒューズ素子やブレーカによって構成することができる。

電流遮断回路１００は、さらに、充電回路１０１と、分圧回路１０２と、放電回路１０３および１０４と、検出抵抗１０５と、起動用コンデンサ６１と、放電マスク用トランジスタ５２とを有する。

充電回路１０１は、電力線１１上のノードＮｄとノードＮ１との間に接続された抵抗素子７１と、ノードＮ１およびノードＮｃの間に直列に接続された、抵抗素子７５およびダイオード３２とを有する。ダイオード３２は、ノードＮ１からノードＮｃへ向かう方向、すなわち、トランジスタ５１のゲートを充電するための電流方向を順方向として接続される。充電回路１０１により、入力電源１０から電力線１１に供給された電力によって、ノードＮ１およびＮｃを経由した、トランジスタ５１のゲート充電経路を形成することができる。

分圧回路１０２は、ノードＮ１を介して、電力線１１および１２の間に接続された抵抗素子７１および７２によって構成される。ノードＮ１には、電力線１１および１２の間の電圧差（すなわち、入力電源１０から入力電圧Ｖｉｎ）を分圧回路１０２によって分圧した電圧が出力される。抵抗素子７１および７２は、入力電源１０から電源回路２０への電流供給経路に対して並列に接続されている。したがって、抵抗素子７１，７２を高抵抗値で構成することにより、分圧回路１０２における電力損失を抑制することができる。

放電回路１０３は、ノードＮｃおよび電力線１２（ノードＮｂ）の間に直列に接続された、抵抗素子７７、ダイオード３３およびトランジスタ５３を有する。ダイオード３３は、ノードＮｃからノードＮｂへ向かう方向、すなわち、トランジスタ５１のゲートを放電するための電流方向を順方向として接続される。

トランジスタ５３は、代表的には、ｎｐｎ型のバイポーラトランジスタによって構成することができる。トランジスタ５３のベース（制御電極）は、ノードＮ３と接続される。

検出抵抗１０５は、ノードＮｂおよびノードＮ３の間に接続された抵抗素子７３と、ノードＮ３およびノードＮａの間に接続された抵抗素子７４とを含む。これにより、直列接続された抵抗素子７３および７４が、トランジスタ５１と並列に接続される。したがって、抵抗素子７３，７４には、トランジスタ５１のソース−ドレイン間に生じる電位差と同等の電圧降下が生じる。

さらに、トランジスタ５３のベースと接続されたノードＮ３には、抵抗素子７３，７４による分圧電圧が生じる。この分圧電圧は、主回路電流の増加に比例して上昇する。したがって、トランジスタ５３は、主回路電流の増大に応じて、抵抗素子７３で生じる電圧降下量が基準電圧Ｖｒ１よりも大きくなるのに応じてオンされる。トランジスタ５３がオフからオンに転じる保護動作点（すなわち、主回路電流の許容上限値）は、抵抗素子７３，７４による分圧比によって調整することができる。基準電圧Ｖｒ１は「第１の基準電圧」に対応する。

たとえば、基準電圧Ｖｒ１は、抵抗素子７３および７４の抵抗値によって、電源回路２０の最大定格動作時における抵抗素子７３での電圧降下量がトランジスタ５３のオフ状態を維持できる一方で、素子の損傷につながるような過電流の発生時にはトランジスタ５３がオンするように設定される。

放電マスク用トランジスタ５２は、ノードＮｂおよびノードＮｃの間に、放電回路１０３による放電経路に対して直列に接続される。トランジスタ５２は、たとえばｎ型の電界効果トランジスタ（ＭＯＳトランジスタ）によって構成することができる。トランジスタ５２のゲートは、ノードＮ２と接続される。

ノードＮ２は、抵抗素子７８を経由してノードＮｂと接続されるとともに、ツェナーダイオード４１を経由してノードＮｃと電気的に接続される。ツェナーダイオード４１は、ノードＮ２からノードＮｃへ向かう方向を順方向として接続される。ゲート電圧Ｖｇの上昇時には、ツェナーダイオード４１および抵抗素子７８による電流経路がノードＮｃおよびノードＮｂの間に形成される。これにより、充電回路１０１によるゲート充電時におけるゲート電圧Ｖｇは、ツェナーダイオード４１の降伏電圧と抵抗素子７８の抵抗値によって決まる一定電圧にクランプされる。

ここで、ツェナーダイオード４１の降伏電圧Ｖｚ１と、トランジスタ５２のしきい値電圧Ｖｔｈ２との和は、トランジスタ５１のしきい値電圧Ｖｔｈ１よりも高くなるように、各素子は設計される（Ｖｔｈ１＜Ｖｚ＋Ｖｔｈ２）。なお、トランジスタ５１のゲートが充電されていない期間は、抵抗素子７８によってノードＮ２がプルダウンされるので、トランジスタ５２はオフ状態に維持される。

トランジスタ５２は、充電回路１０１によりトランジスタ５１のゲートが充電されると、ノードＮｃの電圧Ｖｃ（すなわち、トランジスタ５１のゲート電圧Ｖｇ）が、しきい値電圧Ｖｔｈ１よりも高い所定電圧Ｖｄ（Ｖｄ＝Ｖｚ＋Ｖｔｈ２）よりも高くなったときに、ノードＮ２の電圧がしきい値電圧Ｖｔｈ２よりも高くなることに応じてオンされる。この所定電圧Ｖｄは「第２のしきい値電圧」に対応し、放電マスク用トランジスタ５２は、「放電マスク回路」の一実施例に対応する。

放電回路１０４は、ノードＮｃおよびノードＮｂの間に直列に接続された、抵抗素子７６およびトランジスタ５４を有する。トランジスタ５４は、代表的には、ｐｎｐ型のバイポーラトランジスタによって構成することができる。トランジスタ５４のベース（制御電極）は、分圧回路１０２による分圧電圧が生じるノードＮ１と接続される。したがって、トランジスタ５４は、入力電圧Ｖｉｎの低下に応じてオンする。具体的には、入力電圧Ｖｉｎが基準電圧Ｖｒ２よりも低下したときにトランジスタ５４がオンするように、分圧回路１０２による分圧比、すなわち、抵抗素子７１および７２の抵抗値を調整することができる。反対に、トランジスタ５４は、入力電圧Ｖｉｎが基準電圧Ｖｒ２よりも高い期間ではオフ状態に維持される。

電流遮断回路１００は、ノードＮｃおよびノードＮｂの間に接続された起動用コンデンサ６１をさらに備える。起動用コンデンサ６１を設けることにより、電源起動時には、抵抗素子７１，７５および起動用コンデンサ６１によって構成されるＲＣ回路を経由して、トランジスタ５１のゲートを緩やかに充電することができる。

次に、電流遮断回路１００の動作について詳細に説明する。
電源起動前には、入力電源１０からの入力電圧Ｖｉｎ＝０のため、トランジスタ５４のオンにより、放電回路１０４によってトランジスタ５１のゲート放電回路が形成される。したがって、トランジスタ５１のゲート電圧Ｖｇがしきい値電圧Ｖｔｈ１よりも低い状態であるため、トランジスタ５１はオフに維持される。さらに、トランジスタ５２，５３もオフ状態である。

電源起動により、入力電源１０の入力電圧Ｖｉｎが上昇すると、まず、トランジスタ５４がオン状態からオフ状態に変化して、放電回路１０４によるゲート放電経路が遮断される。これにより、放電回路１０３，１０４の両方のゲート放電経路が遮断されるので、充電回路１０１によるゲート充電経路が形成されることによって、ゲート電圧Ｖｇが緩やかに上昇する。なお、抵抗素子７３，７４は、トランジスタ５１のオフ期間における平滑コンデンサ２５の充電経路に接続されるので、当該期間の平滑コンデンサ２５の充電電流値は、抵抗素子７３，７４の抵抗値に依存する。

なお、このときの抵抗素子７３での電圧降下に応じてトランジスタ５３がオンしても、ゲート電圧Ｖｇがしきい値電圧Ｖｔｈ２に達するまでは放電マスク用トランジスタ５２がオフされていることから、放電回路１０３による放電経路は形成されないため、トランジスタ５１がオンするまでゲート充電を継続することができる。

ゲート電圧Ｖｇがしきい値電圧Ｖｔｈ１よりも上昇すると、トランジスタ５１がオンすることによって、主回路電流の経路が形成される。この際に、起動用コンデンサ６１を設けることによってゲート電圧Ｖｇの上昇を緩やかにすることにより、トランジスタ５１のドレイン−ソース間電流の増加速度も抑制されるので、平滑コンデンサ２５の充電に伴う過大な突入電流の発生を防止することができる。

上述のように、トランジスタ５１のオンによって生じる主回路電流の大きさに比例して、抵抗素子７３での電圧降下量が変化する。したがって、過電流の非発生時（すなわち、通常動作時）には、抵抗素子７３での電圧降下量が基準電圧Ｖｒ１よりも小さいので、トランジスタ５３はオフ状態に維持される。これにより、放電回路１０３による放電回路は遮断される。また、入力電圧Ｖｉｎの正常期間では、トランジスタ５４がオフ状態に維持されて放電回路１０３による放電回路は遮断される。一方で、充電回路１０１によるゲート充電経路が維持される。

したがって、通常動作時には、トランジスタ５１のオンが維持されて、主回路電流の経路が連続的に形成される。この際に、抵抗素子７３，７４は、主回路電流の経路に対して並列接続されるため、検出抵抗１０５での電力損失は、主回路電流（電源回路２０の消費電流）の一部のみによって発生することになる。また、抵抗素子７３，７４の抵抗値は、主回路電流の許容上限値に対応する上記保護動作点を適切にするための分圧比を有する限り、任意の抵抗値で構成することができる。したがって、抵抗素子７３，７４を含む検出抵抗１０５を高抵抗値で構成することによって、通常時の電力損失を抑制するとともに、電源起動時の突入電流を制限することができる。

次に、過電流発生時の回路動作を説明する。一例として、電源回路２０が絶縁型のフライバックコンバータで構成される場合、入力端子２１および２２の間にスイッチング用の半導体素子が接続されている。このスイッチング素子が短絡故障した場合には、電力線１１および１２の間に短絡経路が形成されることにより、主回路電流が過大となって過電流が発生してしまう。

このような原因による過電流によって、主回路電流が許容上限値を超えると、抵抗素子７３での電圧降下量が基準電圧Ｖｒ１よりも大きくなるのに応じて、トランジスタ５３がオフからオンに転じる。上述のように、トランジスタ５１を主回路電流が通過する段階では、放電回路マスク用のトランジスタ５２もオンされているので、トランジスタ５３がオンすると、オン状態のトランジスタ５２を経由して、放電回路１０３によるゲート放電回路が形成される。この結果、トランジスタ５１のオフによって主回路電流が遮断されることにより、過電流の遮断機能が確保される。

過電流の発生により、トランジスタ５３のオフとともに、ヒューズの溶断等によって電流遮断素子２００によって主回路電流が遮断されると、入力電源１０によるトランジスタ５１のゲート充電は中断される。また、ダイオード３１によって、平滑コンデンサ２５を含む後段側からの電力によるトランジスタ５１のゲート充電経路は遮断される。この結果、トランジスタ５１のオフが継続される。

図１に示すように、電流遮断素子２００を主回路電流経路に接続することによって、過電流の遮断をさらに確実化することができる。その一方で、電流遮断素子２００が不完全な遮断状態となった場合、たとえば、不完全なヒューズ溶断によって数（Ω）から数百（Ω）程度のインピーダンスが存在するレアショート状態の発生時には、電流遮断素子２００による電流遮断機能が阻害されることが懸念される。

これに対して、電流遮断回路１００の構成とすることにより、電流遮断素子２００が不完全な遮断状態（レアショート状態）となったときにも、検出抵抗１０５（抵抗素子７３，７４）を経由する小電流の経路は残るものの、トランジスタ５１のオフによる過電流の遮断機能を継続的に実現することができる。

具体的には、過電流が継続して発生しているときには、抵抗素子７３で生じる電圧降下量に応じてトランジスタ５３がオンすることによって、放電回路１０３によってトランジスタ５１のターンオンを妨げることができる。すなわち、トランジスタ５１が過電流の発生に応じてターンオフされた後において、ゲート電圧Ｖｇが上昇してトランジスタ５１が再び完全にオンする前に、トランジスタ５２および５３がオンするように回路定数を調整することができる。

なお、電流遮断回路１００では、電流遮断素子２００が配置されない構成に適用しても、上記レアショート状態の発生時と同様のトランジスタ５１のオフによる過電流の遮断機能を実現することができる。

次に、瞬間的な停電等による入力電源１０からの電力供給の一時的な中断時（以下、瞬停時とも称する）における回路動作を説明する。

入力電源１０からの電力供給が中断されると（Ｖｉｎ＝０）、電源回路２０に対して平滑コンデンサ２５に蓄積された電力が供給されることによって、平滑コンデンサ２５の電圧が低下する。この状態で、停電からの回復により入力電圧Ｖｉｎが復帰すると、平滑コンデンサ２５の過大な充電電流が発生する虞がある。

電流遮断回路１００では、瞬停時には、入力電圧Ｖｉｎの低下に応じて、分圧回路１０２によるノードＮ１の分圧電圧の低下により、トランジスタ５１をオフすることができる。したがって、瞬停からの復帰により入力電圧Ｖｉｎが復帰しても、充電回路１０１によって起動用コンデンサ６１が並列に接続されたゲートが充電されるまで、トランジスタ５１はオンしない。この結果、瞬停に伴う入力電圧Ｖｉｎの回復時においても、通常の電源起動時と同様に、過大な突入電流が発生することを防止できる。

以上説明したように、実施の形態１に係る電流遮断回路１００によれば、主回路電流経路の形成および遮断を制御するトランジスタ５１と並列に接続された検出抵抗１０５（抵抗素子７３，７４）での電圧降下量に応じて、トランジスタ５１をオフするための放電回路１０３を動作させることができる。したがって、抵抗素子７３，７４（検出抵抗１０５）を高抵抗値で構成しても、過電流発生時におけるトランジスタ５１をオフすることができる。この結果、通常動作時（過電流の非発生時）における主回路電流による電力損失を抑制するとともに、過電流発生時における主回路電流の遮断機能を実現することができる。

さらに、起動用コンデンサ６１を配置することにより、電源起動時には、抵抗素子７１，７５および起動用コンデンサ６１によって構成されるＲＣ回路を経由して、トランジスタ５１のゲートを緩やかに充電することができる。したがって、トランジスタ５１のターンオン時における電流（すなわち、主回路電流）を緩やかに増加することができる。この結果、特に、電流遮断回路１００の後段側（電源回路２０）に平滑コンデンサが接続されたアプリケーションにおいて、電源起動時におけるコンデンサ充電によって主回路電流が過大になることを防止できる。

さらに、放電回路１０４を設けることにより、瞬停を含む入力電圧Ｖｉｎの低下時に、トランジスタ５１を確実に一旦オフすることができる。したがって、入力電圧Ｖｉｎの回復時には、トランジスタ５１を再び緩やかにターンオンすることができるので、瞬停からの復帰時における過大な突入電流の発生を防止することができる。

また、充電回路１０１に含まれる抵抗素子７１を、放電回路１０４のトランジスタ５４のオンオフを制御するための分圧回路１０２の一部として用いることにより、充電回路１０１および分圧回路１０２で抵抗素子７１を共有することにより、部品点数の削減を図ることが可能である。

なお、図１の構成例において、起動用コンデンサ６１と並列に、図示しない放電用抵抗を接続することが好ましい。当該放電用抵抗は、入力電源１０からの電力供給停止時にトランジスタ５１をオフ状態に確実に復帰させるためのゲート放電経路（自然放電）を設けるために配置することができる。すなわち、放電用抵抗の抵抗値を大きくすることにより、当該自然放電の時定数は、充電回路１０１および放電回路１０３，１０４によるゲート充放電よりも十分に大きくなるように調整することができる。

実施の形態１の変形例．
図２は、実施の形態１の変形例に係る電流遮断回路１００ａの構成を説明する回路図である。

図２を参照して、実施の形態１の変形例に係る電流遮断回路１００ａは、実施の形態１に係る電流遮断回路１００（図１）と比較して、放電回路１０３が、ダイオード３３に代えて、発光ダイオード３３ａを有する点で異なる。電流遮断回路１００ａのその他の部分の構成および動作は、電流遮断回路１００と同様であるので詳細な説明は繰返さない。

このような構成とすることにより、主回路電流が許容上限値を超えることによりトランジスタ５３のオンによってゲート放電経路が形成されたときに、発光ダイオード３３ａから可視光が出力される。

したがって、実施の形態１の変形例に係る電流遮断回路１００ａによれば、発光ダイオード３３ａからの可視光がユーザから視認できるように、発光ダイオード３３ａを実装することにより、過電流の発生をユーザが視認することが可能となる。

実施の形態２．
図３は、実施の形態２に係る電流遮断回路１００ｂの構成を説明する回路図である。

図３を参照して、実施の形態２に従う電流遮断回路１００ｂは、図１に示した電流遮断回路１００と比較して、充電回路１０１が、ダイオード３２に代えて、ツェナーダイオード３５を有する点で異なる。ツェナーダイオード３５は、ゲート充電経路を阻止する方向に接続される。

したがって、ツェナーダイオード３５は、ノードＮｃの電圧（ゲート電圧Ｖｇ）に対するノードＮ１の電圧が降伏電圧よりも高いときには導通する一方で、そうでないときには非導通となって、ゲート充電経路を遮断する。ノードＮ１の電圧は、実施の形態１と同様に、分圧回路１０２による入力電圧Ｖｉｎの分圧電圧である。

実施の形態１に係る電流遮断回路１００では、入力電源１０からの電力供給が停止されるレベルまで入力電圧Ｖｉｎが低下したときには、トランジスタ５４のオンにより、放電回路１０４によってトランジスタ５１をオフすることができる。一方で、トランジスタ５１のゲート充電能力を有する範囲内で入力電圧Ｖｉｎが中途半端に低下した場合には、トランジスタ５４がオンしないため、トランジスタ５１のオンが維持される。

特に、トランジスタ５１のしきい値電圧Ｖｔｈ１付近にゲート電圧Ｖｇが固定されるレベルに入力電圧Ｖｉｎが低下すると、トランジスタ５１の導通抵抗が増加する。これにより、トランジスタ５３のオンに至らないレベルの主回路電流の範囲内でも、トランジスタ５１が発熱により損傷する虞がある。

これに対して、実施の形態２に係る電流遮断回路１００ｂでは、上記のような、入力電圧Ｖｉｎの中途半端な低下時には、ツェナーダイオード３５が導通しないように、ツェナーダイオード３５の降伏電圧等を調整することができる。なお、実施の形態２に係る電流遮断回路１００ｂでは、ツェナーダイオード３５の導通／非導通を制御するための分圧回路を、トランジスタ５４を制御するための分圧回路１０２とは別個に配置することも可能である。

したがって、実施の形態２に係る電流遮断回路１００ｂによれば、入力電圧Ｖｉｎが、トランジスタ５１のゲート充電を維持できる範囲内で中途半端に低下した場合にも、主回路電流経路での素子の異常発熱を防止することができる。この結果、電力遮断回路の動作安定性を向上することができる。

なお、実施の形態２に係る電流遮断回路１００ｂに、実施の形態１の変形例を組み合わせることにより、放電回路１０３のダイオード３３を、発光ダイオード３３ａで構成することも可能である。

実施の形態３．
図４は、実施の形態３に係る電流遮断回路１００ｃの構成を説明する回路図である。

図４を参照して、実施の形態３に係る電流遮断回路１００ｃは、図１に示した電流遮断回路１００と比較して、検出抵抗１０５を構成する抵抗素子７３が、サーミスタ７３ｔによって構成される点で異なる。したがって、放電回路１０３のトランジスタ５３は、サーミスタ７３ｔによる電圧降下量に応じてオンまたはオフされる。電流遮断回路１００ｃのその他の部分の構成および動作は、電流遮断回路１００と同様であるので詳細な説明は繰返さない。

図５は、サーミスタ７３ｔの温度特性を説明する概念的なグラフである。
図５を参照して、サーミスタ７３ｔは、温度上昇に応じて電気抵抗値が低下する特性を有する、いわゆるＮＴＣ（Negative Temperature Coefficient）サーミスタによって構成される。たとえば、サーミスタ７３ｔの電気抵抗値は、基準温度Ｔ０における基準抵抗値Ｒｒに対して、基準温度Ｔ０よりも温度が上昇すると低下し（抵抗比＜１．０）、反対に、基準温度Ｔ０よりも温度が低い領域では上昇する（抵抗比＞１．０）。

電流遮断回路１００ｃでは、主回路電流の通過による発熱によってトランジスタ５３の温度が上昇すると、そのベース−エミッタ間の順方向電圧が低下する。また、同一の主回路電流に対して、トランジスタ５１の温度が上昇すると、トランジスタ５１のドレイン−ソース間の両端に発生する電圧も上昇する。

したがって、実施の形態１に係る電流遮断回路１００（図１）では、通常の抵抗素子７３での電圧降下量に応じてトランジスタ５３をオンするので、主回路電流の通過等による温度上昇時には、温度非上昇時と比較して、小さい主回路電流によってトランジスタ５３がオンする虞がある。これにより、電流遮断回路１００での温度上昇時は、本来の許容上限値よりも低い主回路電流に反応して、トランジスタ５１のオフによって主回路電流経路が遮断されることが懸念される。すなわち、放電回路１０３による保護動作点が、温度上昇に応じて低電流側にシフトする虞がある。

これに対して、実施の形態１に係る電流遮断回路１００ｃによれば、温度上昇時には、同じ主回路電流に対するサーミスタ７３ｃでの電圧降下量が減少する。この結果、トランジスタ５１および７３の特性が温度上昇によって変化しても、放電回路１０３による保護動作点、すなわち、トランジスタ５３のオンによってトランジスタ５１がオフされる主回路電流の境界値を、本来の許容上限値に維持することができる。

具体的には、温度上昇に伴うトランジスタ５１での電圧降下（ドレイン−ソース間電圧）の増加に起因する抵抗素子７３での電圧降下量の増加と、トランジスタ５３でのベース−エミッタ間順方向電圧の減少とを補償して、主回路電流の本来の許容上限値においてトランジスタ５３がオンするように、ＮＴＣサーミスタの抵抗特性（基準抵抗値Ｒｒ、および、温度変化に対する抵抗値変化係数）を選定することが必要となる。

このように、実施の形態３に係る電流遮断回路１００ｃによれば、主回路電流経路の遮断条件に係る温度依存性を抑制して、電流遮断機能をさらに高精度化することができる。

実施の形態３の変形例．
図６および図７は、実施の形態３の変形例に係る電流遮断回路におけるサーミスタ７３ｔの実装例を説明する図である。

実施の形態３の変形例では、図４に示した実施の形態３に係る電流遮断回路１００ｃにおいて、サーミスタ７３ｔが、平滑コンデンサ２５に対して密着配置するように実装される。

図６は、実施の形態３の変形例に係る電流遮断回路における実装状態のサーミスタ７３ｔの側面図が示される。図７には、図６をＶＩＩ方向から見た平面図が示される。

図６および図７を参照して、サーミスタ７３ｔは、平滑コンデンサ２５が実装された基板１０８上において、平滑コンデンサ２５と密着した状態で、接着剤４００によって固定される。これにより、サーミスタ７３ｔは、平滑コンデンサ２５との間で熱伝導を生じるように実装される。

電流遮断回路１００ｃの他の構成素子は、同一の基板１０８に実装されてもよいし、平滑コンデンサ２５とは異なる基板上に実装されてもよい。異なる基板上に実装される場合には、基板間の配線によって、サーミスタ７３ｔを、電流遮断回路１００ｃの素子と電気的に接続することができる。

実施の形態３の変形例に係る電流遮断回路によれば、サーミスタ７３ｔは、平滑コンデンサ２５の温度上昇に応じて、放電回路１０３による保護動作点、すなわち、トランジスタ５３のオンによってトランジスタ５１がオフされる主回路電流の境界値が、本来の許容上限値よりも低くなる。

したがって、主回路電流が正常であっても、平滑コンデンサ２５が経年劣化によって異常発熱した場合において、電流遮断回路１００ｃによる電流遮断機能を作動させることができる。特に、平滑コンデンサ２５に電解コンデンサが使用される場合には、経年劣化に伴う容量値の低下に応じて、リップル電流の増大により電力損失による発熱が増加するので、温度上昇に基づく劣化検知が効果的である。

この結果、実施の形態３の変形例に係る電流遮断回路は、異常発熱を伴う平滑コンデンサ２５の経年劣化検出機能をさらに具備することができる。このとき、ＮＴＣサーミスタ（サーミスタ７３ｔ）の抵抗特性は、下記の２条件の両方を満たすように選定する必要がある。第１には、想定される最高周囲温度時において、電源回路２０の最大消費電力定格における主回路電流で放電回路１０３のトランジスタ５３がオンしないことが必要である。さらに、第２には、主回路電流が許容電流上限値を超えた場合、または、主回路電流が許容電流上限値より低くても平滑コンデンサ２５が異常発熱した場合に、トランジスタ５３をオンするための電圧降下量が発生することが必要である。

なお、実施の形態３およびその変形例において、実施の形態１の変形例１と同様に充電回路１０１のダイオード３３を発光ダイオード３３ａで構成すること、および／または、実施の形態２と同様に充電回路１０１のダイオード３２をツェナーダイオード３５に置換することも可能である。特に、実施の形態３の変形例と、実施の形態１の変形例との組合せにより、発光ダイオード３３ａが可視光を発生することに応じて、ユーザが平滑コンデンサ２５の経年劣化を視認することが可能となる。

なお、各実施の形態およびその変形例では、入力電源１０および電源回路２０の間に配置される電流遮断回路の構成を例示したが、本実施の形態に係る電流遮断回路は、回路間での電流供給を伴う、任意の２回路の間に配置することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１０ 入力電源、１１，１２ 電力線、２０ 電源回路、２１，２２ 入力端子、２５ 平滑コンデンサ、３１〜３３ ダイオード、３３ａ 発光ダイオード、３５，４１ ツェナーダイオード、５１〜５４ トランジスタ、６１ 起動用コンデンサ、７１〜７８ 抵抗素子、７３ｔ サーミスタ、１００，１００ａ，１００ｂ，１００ｃ 電流遮断回路、１０１ 充電回路、１０２ 分圧回路、１０３，１０４ 放電回路、１０５ 検出抵抗、１０８ 基板、２００ 電流遮断素子、４００ 接着剤、Ｎ１〜Ｎ３，Ｎａ〜Ｎｄ ノード。

Claims (10)

1. 前段側の第１の回路および後段側の第２の回路の間に配置される電流遮断回路であって、
   前記第１および第２の回路の間を接続する電力線対に接続された第１のトランジスタと、
   前記電力線対に対して前記第１のトランジスタと並列に接続された検出抵抗と、
   前記電力線対と前記第１のトランジスタの制御電極との間に接続された第１の抵抗を含んで構成された、前記第１の回路からの電力によって前記制御電極を充電するための充電回路と、
   前記検出抵抗での電圧降下量が予め定められた第１の基準電圧を超えたときに、前記制御電極の第１の放電経路を形成する第１の放電回路とを備え、
   前記第１のトランジスタは、前記制御電極の電圧が第１のしきい値電圧よりも高いときにオンする一方で前記第１のしきい値電圧よりも低いときにオフするように構成され、
   前記制御電極の電圧が、前記第１のしきい値電圧よりも高い第２のしきい値電圧よりも低いときに前記第１の放電経路を遮断する放電マスク回路をさらに備える、電流遮断回路。
2. 前記第１のトランジスタおよび前記検出抵抗の両方は、前記電力線対において電流遮断素子と直列に接続され、
   前記電流遮断素子は、過電流の通過に応じて不可逆的に電流経路を遮断するように構成される、請求項１記載の電流遮断回路。
3. 前記第２の回路の入力端子には、第１のコンデンサが並列に接続されており、
   前記電流遮断回路は、
   前記充電回路および前記第１の放電回路の各々に対して前記制御電極と並列に接続された第２のコンデンサをさらに備える、請求項１または２に記載の電流遮断回路。
4. 前記電力線対の間の電圧差が予め定められた第２の基準電圧よりも低いときに、前記制御電極の第２の放電経路を形成するための第２の放電回路をさらに備える、請求項３記載の電流遮断回路。
5. 前記電力線対の間に接続された複数の抵抗を有する分圧回路をさらに備え、
   前記複数の抵抗は、前記第１の抵抗を含み、
   前記第２の放電回路は、前記分圧回路によって分圧された電圧に基づいて、前記電力線対の間の前記電圧差と前記第２の基準電圧とを比較する、請求項４記載の電流遮断回路。
6. 前記放電マスク回路は、前記第１の放電経路と直列に接続された第２のトランジスタを含み、
   前記第２のトランジスタは、前記第２のトランジスタの制御電極の電圧が前記第２のしきい値電圧よりも高いときにオンする、請求項１〜５のいずれか１項に記載の電流遮断回路。
7. 前記充電回路は、
   前記電力線対の電圧差が予め定められた電圧よりも小さい場合に充電経路を遮断するための充電制限回路をさらに含む、請求項１〜６のいずれか１項に記載の電流遮断回路。
8. 前記第１の放電経路は、
   前記制御電極を充電する電流方向を阻止する極性で接続された発光ダイオードを含む、請求項１〜７のいずれか１項に記載の電流遮断回路。
9. 前記検出抵抗は、温度上昇に応じて電気抵抗値が低下するサーミスタを含む、請求項１〜８のいずれか１項に記載の電流遮断回路。
10. 前記検出抵抗は、前記第１のコンデンサとの間で熱伝導を生じるように実装されるサーミスタを含み、
    前記サーミスタは、温度上昇に応じて電気抵抗値が低下する特性を有する、請求項３〜５のいずれか１項に記載の電流遮断回路。
    

Images