JP2018125367A - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
JP2018125367A
JP2018125367A JP2017015255A JP2017015255A JP2018125367A JP 2018125367 A JP2018125367 A JP 2018125367A JP 2017015255 A JP2017015255 A JP 2017015255A JP 2017015255 A JP2017015255 A JP 2017015255A JP 2018125367 A JP2018125367 A JP 2018125367A
Authority
JP
Japan
Prior art keywords
conductive film
light
transmitting conductive
manufacturing
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017015255A
Other languages
English (en)
Other versions
JP6848485B2 (ja
Inventor
研志 橋詰
Kenji Hashizume
研志 橋詰
雄介 福田
Yusuke Fukuda
雄介 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2017015255A priority Critical patent/JP6848485B2/ja
Publication of JP2018125367A publication Critical patent/JP2018125367A/ja
Application granted granted Critical
Publication of JP6848485B2 publication Critical patent/JP6848485B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

【課題】電極と透光性導電膜との密着性を向上させ、電極が透光性導電膜から剥がれることを抑制する。【解決手段】半導体構造を準備する工程と、前記半導体構造の上面に、スパッタリング法により第1透光性導電膜を形成する工程と、前記第1透光性導電膜の上面に、蒸着法により第2透光性導電膜を形成する工程と、前記第2透光性導電膜の上面側をウェットエッチングする工程と、前記第2透光性導電膜の上面に電極を形成する工程と、をこの順に有する発光素子の製造方法。【選択図】図1

Description

本発明は発光素子の製造方法に関する。
半導体構造上にITO膜等の透光性導電膜を形成し、その透光性導電膜上に電極を形成する発光素子の製造方法が提案されている(特許文献1参照)。
特許第5434288号公報
しかしながら、上記従来の発光素子の製造方法では、透光性導電膜上に電極を形成する際に、電極が透光性導電膜から剥がれたりするなどの虞がある。
上記の課題は、例えば、次の手段により解決することができる。
半導体構造を準備する工程と、前記半導体構造の上面に、スパッタリング法により第1透光性導電膜を形成する工程と、前記第1透光性導電膜の上面に、蒸着法により第2透光性導電膜を形成する工程と、前記第2透光性導電膜の上面側をウェットエッチングする工程と、前記第2透光性導電膜の上面に電極を形成する工程と、をこの順に有する発光素子の製造方法。
電極と透光性導電膜との密着性を向上させ、電極が透光性導電膜から剥がれることを抑制できる。
実施形態1に係る発光素子1の製造方法を説明するフローチャートである。 実施形態1に係る発光素子1の製造方法を説明する模式的断面図である。 実施形態1に係る発光素子1の製造方法を説明する模式的断面図である。 実施形態1に係る発光素子1の製造方法を説明する模式的断面図である。 実施形態1に係る発光素子1の製造方法を説明する模式的断面図である。 実施形態1に係る発光素子1の製造方法を説明する模式的断面図である。 実施形態1に従いウェットエッチングされた第2透光性導電膜の上面の一例を示す模式的平面図である。 複数の領域が有する一の領域を示す模式的上面図である。 実施例1において、ウェットエッチング後に第2透光性導電膜の上面をSEMで撮影して得られた画像である。 比較例1において、ウェットエッチング後に第1透光性導電膜の上面をSEMで撮影して得られた画像である。 比較例2において、ウェットエッチング後に第1透光性導電膜の上面をSEMで撮影して得られた画像である。 比較例3において、ウェットエッチング後に第2透光性導電膜の上面をSEMで撮影して得られた画像である。
[実施形態1に係る発光素子1の製造方法]
図1は実施形態1に係る発光素子1の製造方法を説明するフローチャートである。図2A〜図2Eは実施形態1に係る発光素子1の製造方法を説明する模式的断面図である。図1及び図2A〜図2Eに示すように、実施形態1に係る発光素子1の製造方法は、半導体構造20を準備する工程と、半導体構造20の上面に、スパッタリング法により第1透光性導電膜30を形成する工程と、第1透光性導電膜30の上面に、蒸着法により第2透光性導電膜40を形成する工程と、第2透光性導電膜40の上面側をウェットエッチングする工程と、第2透光性導電膜40の上面に電極50を形成する工程と、をこの順に有する発光素子の製造方法である。以下、各工程について詳細に説明する。
(半導体構造20を準備する工程S1)
まず、図2Aに示すように、半導体構造20を準備する。半導体構造20は、例えばInAlGa1-X-YN(0≦X、0≦Y、X+Y≦1)などの窒化物半導体を含む。本実施形態では、半導体構造20にGaNを用いている。半導体構造20の厚みは例えば7μm以上12μm以下程度である。半導体構造20は、例えばサファイアからなる基板10の上面に、有機金属気相成長法(MOCVD)、ハイドライド気相成長法(HVPE)、または分子線エピタキシャル成長法(MBE)等を用いて形成することができる。
(第1透光性導電膜30を形成する工程S2)
次いで、図2Bに示すように、半導体構造20の上面に、スパッタリング法により第1透光性導電膜30を形成する。
(第2透光性導電膜40を形成する工程S3)
次いで、図2Cに示すように、第1透光性導電膜30の上面に、蒸着法により第2透光性導電膜40を形成する。蒸着法は例えばRPD法(反応性プラズマ蒸着法)である。
(ウェットエッチングする工程S4)
次いで、図2Dに示すように、第2透光性導電膜40の上面側をウェットエッチングする。これにより、第2透光性導電膜40の上面側に形成されているアモルファス層を除去する。第2透光性導電膜40の上面に形成されているアモルファス層は非常に薄く、ウェットエッチングすることで除去される第2透光性導電膜40の厚さDは10nm以上25nm以下程度である。ウェットエッチングに使用するエッチャントには、例えば、塩酸、硝酸、シュウ酸、塩化鉄、フッ酸、純水等からなる混合液を使用することができる。
図3は実施形態1に従いウェットエッチングされた第2透光性導電膜の上面の一例を示す模式的平面図である。図3では各領域の高さの高低を色の濃淡で示している。図3に示すように、ウェットエッチング後において、第2透光性導電膜40の上面は、高さの異なる複数の領域を有している。複数の領域の平均径は0.3μm以上1.0μm以下であることが好ましく、0.4μm以上0.9μm以下であることがさらに好ましい。これにより、後記する電極50を形成する工程の後において、形成された電極50と第2透光性導電膜40との密着力を向上させ、電極50の剥がれを抑制することができる。
ウェットエッチング後において、第2透光性導電膜40は第1透光性導電膜30よりも厚いことが好ましい。言い換えれば、第1透光性導電膜30の上面に第2透光性導電膜40を形成するときに、第1透光性導電膜30よりも厚く第2透光性導電膜40を形成することが好ましい。これにより、第1透光性導電膜30を形成した後、第2透光性導電膜40を形成するときに、第2透光性導電膜40を構成する結晶の粒径をより確実に大きくすることができる。その結果、第2透光性導電膜40の上面側をウェットエッチングすることで現れる複数の領域の平均径を大きくできる。
ウェットエッチング前において、第1透光性導電膜30及び第2透光性導電膜40はいずれも20nm以上60nm以下の厚さを有することが好ましい。第1透光性導電膜30及び第2透光性導電膜40の厚さを20nm以上とすることで、第2透光性導電膜40の上面における複数の領域の平均径を大きくしやすく、また後記する電極50に供給された電流を効率よく拡散できる。また第1透光性導電膜30及び第2透光性導電膜40の厚さを60nm以下とすることで、生産性よく成膜できる。
第1透光性導電膜30及び第2透光性導電膜40は、いずれもITOからなることが好ましい。これにより、第1透光性導電膜30と第2透光性導電膜40とが持つ加工に対する特性が略同等となるため加工が容易になる。
(電極50を形成する工程S5)
次いで、図2Eに示すように、第2透光性導電膜40の上面に電極50を形成する。電極50は例えばAlを含む。電極50は、積層構造を有していてもよく、例えば、Ti、Ni、Pt、Au、Ag、Rh、Crなどの金属層を含む積層構造とすることができる。第2透光性導電膜40をITOを用いて形成し、Alを含む電極50を形成した場合、第2透光性導電膜40と電極50との密着性は一般的に良くない傾向にある。しかしながら、本実施形態では、第2透光性導電膜40と電極50との密着性を向上させ、高い光反射性を有するAlを含む電極50による発光素子1を製造できる。その結果、半導体構造20が発する光が電極50により吸収されることを低減し、発光素子1の光取り出し効率を向上できる。
以上説明した実施形態1に係る発光素子1の製造方法によれば、第2透光性導電膜40の上面に高さが異なる複数の領域が現れ、これら複数の領域の平均径が比較的大きなものとなる。したがって、電極50と透光性導電膜との密着面積が増大する。よって、電極50と透光性導電膜との密着性を向上させ、電極50が透光性導電膜から剥がれることを抑制できる。
[複数の領域の平均径]
図4は複数の領域が有する一の領域を示す模式的上面図である。以下、図4を参照しつつ、複数の領域の平均径を算出する方法について説明する。
まず、ウェットエッチング後における第2透光性導電膜の上面をSEMで撮影して、所定の大きさの画像を得る。そして、この画像に含まれる複数の領域の境界に線を引く。これにより、当該画像内における領域の数を数えることが可能となる。SEMで撮影する画像の大きさは、例えば、縦1.5μm横2.5μm程度であることが好ましい。
次いで、個々の領域内において、長さが最も長くなる直線(L1)を引き、これを2等分する線(L2)をさらに引く。
次いで、個々の領域において直線L1と直線L2を測長する。
次いで、個々の領域において直線L1と直線L2とを加算し、その値の半値を計算する。そして、計算したすべての領域における半値の総和をとる。
次いで、「複数の領域の平均径=(半値の総和)/領域の数」により複数の領域の平均径を求める。
次に、実施例1に係る発光素子の製造方法について説明する。実施例1では、サファイアからなる基板10上に窒化物半導体からなる半導体構造20を形成し、半導体構造20の上面に、第1透光性導電膜30をスパッタリング法で形成した後、第2透光性導電膜40をRPD法で形成する。その後、第2透光性導電膜40の上面側をウェットエッチングし、第2透光性導電膜40の上面に電極50を形成する。第1透光性導電膜30及び第2透光性導電膜40はいずれもITOを用いて形成し、ウェットエッチングをする工程の前において、第1透光性導電膜30の厚さが30nm、第2透光性導電膜40の厚さが50nmになるように形成した。ウェットエッチングする工程において、第2透光性導電膜40を上面側から15nm程度の厚さ除去した。電極50は、Ti、Al、Ti、Pt、Auを第2透光性導電膜40の上面から順に積層したものを形成した。
図5は、実施例1において、ウェットエッチング後に第2透光性導電膜40の上面をSEM(Scanning Electron Microscope)で撮影して得られた画像である。図5から複数の領域の平均径を算出した結果、実施例1における複数の領域の平均径は、約0.44μmであった。
[比較例1]
次に、比較例1に係る発光素子の製造方法について説明する。比較例1では、第1透光性導電膜をスパッタリング法で厚さが80nmになるように形成し、第1透光性導電膜の上面側をウェットエッチングした。その後、第1透光性導電膜の上面に電極を形成した。つまり、比較例1では、実施例1における第2透光性導電膜を形成する工程を行わず、第1透光性導電膜の厚さが実施例1における透光性導電膜全体の厚さと同様になるようにした。その他の条件は実施例1と同様である。比較例2において、ウェットエッチング後に第1透光性導電膜の上面をSEMで撮影して得られた画像を図6に示す。実施例1を比較例1と比較すると、実施例1では比較例1と比較して電極の剥がれが発生する頻度が少なかった。これは、図5と図6を比較すれば分かるように、実施例1では比較例1よりも、複数の領域の平均径が大きいため、電極と透光性導電膜との密着性が高いためであると考えられる。図6から複数の領域の平均径を算出した結果、比較例2における複数の領域の平均径は、約0.27μmであった。
[比較例2]
次に、比較例2に係る発光素子の製造方法について説明する。比較例2では、第1透光性導電膜をRPD法で厚さが80nmになるように形成し、第1透光性導電膜の上面側をウェットエッチングした。その後、第1透光性導電膜の上面に電極を形成した。つまり、比較例2では、第1透光性導電膜を蒸着法により形成するとともに、実施例1における第2透光性導電膜を形成する工程を行わず、第1透光性導電膜の厚さが実施例1における透光性導電膜全体の厚さと同様になるようにした。その他の条件は実施例1と同様である。比較例2において、ウェットエッチング後に第1透光性導電膜の上面をSEMで撮影して得られた画像を図7に示す。実施例1を比較例2と比較すると、実施例1では比較例2と比較して電極の剥がれが発生する頻度が少なかった。これは、図5と図7を比較すれば分かるように、実施例1では、比較例2よりも、複数の領域の平均径が大きいため、電極と透光性導電膜との密着性が高いためであると考えられる。図7から複数の領域の平均径を算出しようとしたが、複数の領域が小さいため算出することができなかった。
[比較例3]
次に、比較例3に係る発光素子の製造方法について説明する。比較例3では、第1透光性導電膜をRPD法で形成した後、第2透光性導電膜をスパッタリング法で形成した。なお、比較例3では、第2透光性導電膜の上面に電極を形成しなかった。これらの点以外は実施例1と同様である。比較例3において、ウェットエッチング後に第2透光性導電膜の上面をSEMで撮影して得られた画像を図8に示す。図7と図8とを比較すれば分かるように、比較例3では、比較例2と同様に複数の領域の平均径が小さくなっており、複数の領域の平均径を算出することができなかった。そのため、比較例3は、比較例2と同様に、実施例1よりも電極と第2透光性導電膜との密着性は低いと考えられる。
これらの実施例1、比較例1〜3の結果から、実施例1が比較例1〜3と比較して、電極の剥がれが発生する頻度が少ないことが確認でき、電極と透光性導電膜との密着性が高くなっていることが確認できた。
実施例1における複数の平均径が比較例1〜3よりも大きくなった理由としては、スパッタリング法で第1透光性導電膜30を形成した後、RPD法などの蒸着法で第2透光性導電膜40を形成したことに起因すると考えられる。スパッタリング法で形成された第1透光性導電膜30の上面は、比較例1の図6で示したように複数の領域の径が比較的大きい状態であることが分かる。このような比較的大きい複数の領域の平均径を有する第1透光性導電膜30の上面に、RPD法などの蒸着法で第2透光性導電膜40を形成することにより、第1透光性導電膜30の複数の領域を起点として、第2透光性導電膜40がその結晶の粒径を拡大させつつ形成されていくと推測される。その結果、実施例1において第2透光性導電膜40の上面に現れる複数の領域の平均径は、第1透光性導電膜のみをスパッタリング法で形成した比較例1よりも大きくなったと考えられる。一方、比較例3では、RPD法などの蒸着法で第1透光性導電膜を形成した後、スパッタリング法により第2透光性導電膜を形成している。RPD法などの蒸着法で形成した第1透光性導電膜の上面をウェットエッチングすることで現れる第1透光性導電膜の上面は、比較例2の図7に示したように複数の領域の平均径が非常に小さい状態であることが分かる。そのため、複数の領域の平均径が小さい第1透光性導電膜の上面に、スパッタリング法で第2透光性導電膜を形成した場合、第2透光性導電膜を構成する結晶の粒径が大きくなりづらい傾向にあると考えられる。その結果、第2透光性導電膜の上面側をウェットエッチングして現れる複数の領域の平均径が小さくなったと考えられる。
以上、実施形態及び実施例について説明したが、これらの説明によって特許請求の範囲に記載された構成は何ら限定されるものではない。
1 発光素子
10 基板
20 半導体構造
30 第1透光性導電膜
40 第2透光性導電膜
50 電極
D ウェットエッチングすることで除去される第2透光性導電膜の厚さ

Claims (8)

  1. 半導体構造を準備する工程と、
    前記半導体構造の上面に、スパッタリング法により第1透光性導電膜を形成する工程と、
    前記第1透光性導電膜の上面に、蒸着法により第2透光性導電膜を形成する工程と、
    前記第2透光性導電膜の上面側をウェットエッチングする工程と、
    前記第2透光性導電膜の上面に電極を形成する工程と、をこの順に有する発光素子の製造方法。
  2. 前記蒸着法は反応性プラズマ蒸着法である請求項1に記載の発光素子の製造方法。
  3. 前記第1透光性導電膜及び前記第2透光性導電膜はいずれもITOからなる請求項1または2に記載の発光素子の製造方法。
  4. 前記電極はAlを含む請求項1〜3のいずれか1項に記載の発光素子の製造方法。
  5. 前記ウェットエッチング後において、前記第2透光性導電膜は前記第1透光性導電膜よりも厚い請求項1〜4のいずれか1項に記載の発光素子の製造方法。
  6. 前記ウェットエッチング後において、前記第2透光性導電膜の上面は高さの異なる複数の領域を有し、
    前記複数の領域の平均径は0.3μm以上1.0μm以下である請求項1〜5のいずれか1項に記載の発光素子の製造方法。
  7. 前記ウェットエッチング前において、前記第1透光性導電膜及び前記第2透光性導電膜はいずれも20nm以上60nm以下の厚さを有する請求項1〜6のいずれか1項に記載の発光素子の製造方法。
  8. 前記半導体構造は窒化物半導体を含む請求項1〜7のいずれか1項に記載の発光素子の製造方法。


JP2017015255A 2017-01-31 2017-01-31 発光素子の製造方法 Active JP6848485B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017015255A JP6848485B2 (ja) 2017-01-31 2017-01-31 発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017015255A JP6848485B2 (ja) 2017-01-31 2017-01-31 発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2018125367A true JP2018125367A (ja) 2018-08-09
JP6848485B2 JP6848485B2 (ja) 2021-03-24

Family

ID=63109037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017015255A Active JP6848485B2 (ja) 2017-01-31 2017-01-31 発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP6848485B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258615A (ja) * 2007-03-30 2008-10-23 Shogen Koden Kofun Yugenkoshi スタック型透明電極を有する半導体発光装置
CN103280501A (zh) * 2013-05-22 2013-09-04 上海蓝光科技有限公司 Led芯片及其制造方法
US20150255682A1 (en) * 2012-12-21 2015-09-10 Xiamen Sanan Optoelectronics Technology Co., Ltd. Light Emitting Diode and Fabrication Method Thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258615A (ja) * 2007-03-30 2008-10-23 Shogen Koden Kofun Yugenkoshi スタック型透明電極を有する半導体発光装置
US20150255682A1 (en) * 2012-12-21 2015-09-10 Xiamen Sanan Optoelectronics Technology Co., Ltd. Light Emitting Diode and Fabrication Method Thereof
CN103280501A (zh) * 2013-05-22 2013-09-04 上海蓝光科技有限公司 Led芯片及其制造方法

Also Published As

Publication number Publication date
JP6848485B2 (ja) 2021-03-24

Similar Documents

Publication Publication Date Title
US8952401B2 (en) Semiconductor light emitting device, wafer, and method for manufacturing nitride semiconductor crystal layer
JP6024533B2 (ja) サファイア基板及びその製造方法並びに窒化物半導体発光素子
US20110001120A1 (en) Semiconductor light-emitting device with double-sided passivation
US8860183B2 (en) Semiconductor substrate, semiconductor device, and manufacturing methods thereof
US9318653B2 (en) Luminescent device and manufacturing method for luminescent device and semiconductor device
JP2008294188A (ja) 半導体発光素子及びその製造方法
US8618563B2 (en) Light emitting device with vertically adjustable light emitting pattern
JP2012248807A (ja) 発光素子およびその製造方法
JP6627728B2 (ja) 発光素子の製造方法
CN110061111B (zh) 发光元件及其制造方法
JP6848485B2 (ja) 発光素子の製造方法
CN106449922B (zh) 一种发光二极管的制作方法
CN113594330B (zh) 一种led及其制备方法
US20150104944A1 (en) Method of forming patterns for semiconductor device
WO2005027232A1 (ja) GaN系発光ダイオード
US7727787B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
CN211929520U (zh) 一种发光二极管芯片
CN112993116A (zh) 发光器件制作方法、发光器件以及显示器件
CN108281532B (zh) 一种柔性led芯片及其制作方法、封装方法
US7518163B2 (en) Gallium nitride-based compound semiconductor light-emitting device and negative electrode thereof
JP2008010581A (ja) 半導体発光素子およびその製造方法
WO2015027656A1 (zh) 氮化镓基发光二极管的制作方法及氮化镓基发光二极管
US20230420605A1 (en) Substrate structure, manufacturing method therefor, light-emitting device and manufacturing method therefor
JP2018049965A (ja) 半導体発光ダイオード、及び半導体発光ダイオード製造方法
JP2012049447A (ja) 半導体基板の製造方法および発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210215

R150 Certificate of patent or registration of utility model

Ref document number: 6848485

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250