JP2018107868A - 電圧変換装置、電圧変換回路の降圧制御方法及びコンピュータプログラム - Google Patents

Abstract

【課題】ＬＣ共振を用いて所謂ソフトスイッチングを行う場合、所望の降圧比で電圧変換することが可能な電圧変換装置、電圧変換回路の降圧制御方法及びコンピュータプログラムを提供する。【解決手段】電圧変換装置が備える制御部は、高圧側スイッチング素子をオンして第１インダクタ及びキャパシタによる共振電流を流す第１モードで動作させ、該第１モードでの動作後に高圧側スイッチング素子をオフして低圧側スイッチング素子又はキャパシタに第２インダクタの還流電流を流す第２モードで動作させ、該第２モードでの動作後に高圧側スイッチング素子をオンして第１モードへ移行させる場合、高圧側スイッチング素子をオンしてから還流電流が高圧スイッチング素子及び第１インダクタに転流するまでの時間を算出し、算出した時間を前記高圧側スイッチング素子のオン時間から除外した実効的なオン時間に基づいてオフ時間を算出する。【選択図】図１

Description

本発明は、直流電圧を電圧変換する電圧変換装置、電圧変換回路の降圧制御方法及びコンピュータプログラムに関する。

直流電圧を昇降圧するＤＣ−ＤＣコンバータ（以下、単にコンバータという）が車載機器や産業用機器の電源として広く用いられている。電源の小型化の要請に応えて容積が小さいインダクタ、キャパシタ等の受動部品を利用可能にするために、コンバータの動作周波数は引き上げられる傾向にある。一方で、動作周波数が高いほどインダクタに流れる電流をスイッチングするスイッチング素子のスイッチング損失が増大するという別の問題が顕著になる。

これに対し、特許文献１には、入力電圧をスイッチングするトランジスタ（スイッチング素子）に直列接続された共振用リアクトル（インダクタ）と共振用コンデンサ（キャパシタ）とで構成された共振回路に流れる共振電流が０以下になる時点でトランジスタをオンからオフに切り替える降圧型のコンバータが開示されている。このようなゼロ電流スイッチングを行うことにより、インダクタに流れる電流をスイッチングするトランジスタのスイッチング損失が低減される。

特許文献１に開示されたコンバータは、また、共振用リアクトル及び共振用コンデンサの接続点と出力側との間にフィルタ用のリアクトルが接続されており、トランジスタがオフしたときにフィルタ用のリアクトルに蓄積されていたエネルギーを放出するための還流用ダイオードが共振用コンデンサに並列接続されている。

特開２００２−５８２４０号公報

しかしながら、特許文献１に開示されたコンバータでは、トランジスタがオンする前に還流用ダイオードからフィルタ用のリアクトルに還流電流が流れているため、トランジスタがオンした時から還流電流が０になる時までの時間が、コンバータの降圧比を決定付ける実効的なデューティ比に寄与しない。このため、特許文献１の請求項３に記載の「スイッチング手段に共振電流が流れている時間Ｔｏ＝Ｔｎ・（１＋Ｚｎ・Ｉｏ／Ｖｉ）／２」に基づいて所望の降圧比で降圧することができないという問題があった。

本発明は、斯かる事情に鑑みてなされたものであり、その目的とするところは、ＬＣ共振を用いて所謂ソフトスイッチングを行う場合、所望の降圧比で電圧変換することが可能な電圧変換装置、電圧変換回路の降圧制御方法及びコンピュータプログラムを提供することにある。

本発明の一態様に係る電圧変換装置は、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフして前記電圧変換回路に降圧変換させる制御部を備える電圧変換装置であって、前記制御部は、前記高圧側スイッチング素子をオンして前記第１インダクタ及び前記キャパシタによる共振電流を流す第１モードで動作させ、該第１モードでの動作後に前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記第２インダクタの還流電流を流す第２モードで動作させ、該第２モードでの動作後に前記高圧側スイッチング素子をオンして前記第１モードへ移行させる場合、前記高圧側スイッチング素子をオンしてから前記還流電流が前記高圧スイッチング素子及び第１インダクタに転流するまでの時間を算出し、算出した時間を前記高圧側スイッチング素子のオン時間から除外した実効的なオン時間に基づいてオフ時間を算出する。

本発明の一態様に係る電圧変換回路の降圧制御方法は、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させる制御方法であって、前記高圧側スイッチング素子をオンして前記第１インダクタ及び前記キャパシタによる共振電流を流す第１モードで動作させ、該第１モードでの動作後に前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記第２インダクタの還流電流を流す第２モードで動作させ、該第２モードでの動作後に前記高圧側スイッチング素子をオンして前記第１モードへ移行させる場合、前記高圧側スイッチング素子をオンしてから前記還流電流が前記高圧スイッチング素子及び第１インダクタに転流するまでの時間を算出し、算出した時間を前記高圧側スイッチング素子のオン時間から除外した実効的なオン時間に基づいてオフ時間を算出する。

本発明の一態様に係るコンピュータプログラムは、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させるためのコンピュータプログラムであって、前記制御部に、前記高圧側スイッチング素子をオンして前記第１インダクタ及び前記キャパシタによる共振電流を流す第１モードで動作させるステップと、該第１モードでの動作後に前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記第２インダクタの還流電流を流す第２モードで動作させるステップと、該第２モードでの動作後に前記高圧側スイッチング素子をオンして前記第１モードへ移行させる場合、前記高圧側スイッチング素子をオンしてから前記還流電流が前記高圧スイッチング素子及び第１インダクタに転流するまでの時間を算出するステップと、算出した時間を前記高圧側スイッチング素子のオン時間から除外した実効的なオン時間に基づいてオフ時間を算出するステップとを実行させる

なお、本願は、このような特徴的な処理部及びステップを夫々備える電圧変換装置、及び電圧変換回路の降圧制御方法として実現したり、かかる特徴的な処理部に対応するステップをコンピュータに実行させるためのコンピュータプログラムとして実現したりすることができるだけでなく、電圧変換装置の一部又は全部を半導体集積回路として実現したり、電圧変換装置を含むその他のシステムとして実現したりすることができる。

上記によれば、ＬＣ共振を用いて所謂ソフトスイッチングを行う場合、所望の降圧比で電圧変換することが可能となる。

実施形態１に係る電圧変換装置の構成例を示すブロック図である。 電圧変換回路の降圧動作時における各部の波形の一例を示すタイミングチャートである。 電圧変換回路の降圧動作における状態Ｄ１の一例を示す説明図である。 電圧変換回路の降圧動作における状態Ｄ２の一例を示す説明図である。 電圧変換回路の降圧動作における状態Ｄ３の一例を示す説明図である。 電圧変換回路の降圧動作における状態Ｄ４の一例を示す説明図である。 電圧変換回路が状態Ｄ４を抜けてから状態Ｄ１，Ｄ２を経て状態Ｄ３に切り替わるまでの各部の波形を模式的に示すタイミングチャートである。 電圧変換回路に降圧変換させるＣＰＵの処理手順を示すフローチャートである。

［本発明の実施形態の説明］
最初に本発明の実施態様を列記して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。

（１）本発明の一態様に係る電圧変換装置は、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフして前記電圧変換回路に降圧変換させる制御部を備える電圧変換装置であって、前記制御部は、前記高圧側スイッチング素子をオンして前記第１インダクタ及び前記キャパシタによる共振電流を流す第１モードで動作させ、該第１モードでの動作後に前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記第２インダクタの還流電流を流す第２モードで動作させ、該第２モードでの動作後に前記高圧側スイッチング素子をオンして前記第１モードへ移行させる場合、前記高圧側スイッチング素子をオンしてから前記還流電流が前記高圧スイッチング素子及び第１インダクタに転流するまでの時間を算出し、算出した時間を前記高圧側スイッチング素子のオン時間から除外した実効的なオン時間に基づいてオフ時間を算出する。

（６）本発明の一態様に係る電圧変換回路の降圧制御方法は、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させる制御方法であって、前記高圧側スイッチング素子をオンして前記第１インダクタ及び前記キャパシタによる共振電流を流す第１モードで動作させ、該第１モードでの動作後に前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記第２インダクタの還流電流を流す第２モードで動作させ、該第２モードでの動作後に前記高圧側スイッチング素子をオンして前記第１モードへ移行させる場合、前記高圧側スイッチング素子をオンしてから前記還流電流が前記高圧スイッチング素子及び第１インダクタに転流するまでの時間を算出し、算出した時間を前記高圧側スイッチング素子のオン時間から除外した実効的なオン時間に基づいてオフ時間を算出する。

（７）本発明の一態様に係るコンピュータプログラムは、第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させるためのコンピュータプログラムであって、前記制御部に、前記高圧側スイッチング素子をオンして前記第１インダクタ及び前記キャパシタによる共振電流を流す第１モードで動作させるステップと、該第１モードでの動作後に前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記第２インダクタの還流電流を流す第２モードで動作させるステップと、該第２モードでの動作後に前記高圧側スイッチング素子をオンして前記第１モードへ移行させる場合、前記高圧側スイッチング素子をオンしてから前記還流電流が前記高圧スイッチング素子及び第１インダクタに転流するまでの時間を算出するステップと、算出した時間を前記高圧側スイッチング素子のオン時間から除外した実効的なオン時間に基づいてオフ時間を算出するステップとを実行させる。

本態様にあっては、電圧変換回路にて、高圧側スイッチング素子と、第１インダクタと、両端にキャパシタが接続された低圧側スイッチング素子とがこの順序で接続されており、第１インダクタ及び低圧側スイッチング素子の接続点に第２インダクタの一端が接続されている。制御部が高圧側スイッチング素子をオン／オフすることにより、電圧変換回路の高圧側に入力された電圧が降圧されて低圧側に出力される。

制御部は、電圧変換回路について、低圧側スイッチング素子をオフした状態で高圧側スイッチング素子をオンして第１インダクタ及びキャパシタによる共振電流を流す第１モードで動作させる。第１モードでは、共振電流がキャパシタに流入してキャパシタの電圧が上昇し始め、第２インダクタにエネルギーが蓄積される。その後、共振電流が反転してキャパシタの電圧が低下し始め、高圧側スイッチング素子の電流が減少した場合、制御部は、高圧側スイッチング素子をオフして低圧側スイッチング素子又はキャパシタに第２インダクタの還流電流を流す第２モードで動作させる。

制御部は、第２モードにて高圧側スイッチング素子をオンして第１モードへ移行させる場合、高圧側スイッチング素子をオンしてから第２インダクタの還流電流が高圧スイッチング素子及び第１インダクタの直列回路に転流するまでの時間を算出し、算出した時間を高圧側スイッチング素子の実際のオン時間から除外した時間を実効的なオン時間とする。そして、制御部は、実効的なオン時間に基づいて、実効的なデューティ比に応じた高圧側スイッチング素子のオフ時間を算出する。

（２）前記制御部は、前記還流電流が転流するまでの時間Ｔｉを以下の式に基づいて算出することが好ましい。
Ｔｉ＝（Ｌｒ１／Ｖｉ）｛Ｉｏ−Ｖｉ（１−Ｄ）Ｄ／（２Ｌｒ２ｆｓ）｝
但し、
Ｌｒ１：前記第１インダクタのインダクタンス
Ｖｉ：前記電圧変換回路の入力電圧
Ｉｏ：前記電圧変換回路の出力電流
Ｄ：前記高圧側スイッチング素子の目標のデューティ比
Ｌｒ２：前記第２インダクタのインダクタンス（Ｌｒ２＞＞Ｌｒ１）
ｆｓ：前記高圧側スイッチング素子のスイッチング周波数

本態様にあっては、高圧側スイッチング素子をオンしてから上記還流電流が高圧スイッチング素子及び第１インダクタに転流するまでの時間が式に基づいて算出される。

（３）前記制御部は、前記第１モードで前記高圧側スイッチング素子の電流が所定の電流閾値より少ない場合、前記高圧側スイッチング素子をオフすることが好ましい。

本態様にあっては、高圧側スイッチング素子の電流が所定の電流閾値より少ないことを検出又は推定して高圧側スイッチング素子をオフするため、オフ時の損失が低減される。

（４）前記制御部は、前記高圧側スイッチング素子をオンしてから前記高圧側スイッチング素子の電流がゼロとなるまでの時間Ｔｚを以下の式に基づいて算出し、前記高圧側スイッチング素子をオンしてから前記時間Ｔｚが経過した後に前記高圧側スイッチング素子をオフすることが好ましい。
Ｔｚ＝（１／ω）ａｒｃｓｉｎ｛−（Ｚｒ／Ｖｉ）（Ｉｏ＋ΔＩ／２）｝＋Ｔｉ
但し、
ω：共振角周波数（１／√（Ｌｒ１・Ｃｒ１））
Ｚｒ：√（Ｌｒ１／Ｃｒ１）
Ｌｒ１：前記第１インダクタのインダクタンス
Ｃｒ１：前記キャパシタのキャパシタンス
Ｖｉ：前記電圧変換回路の入力電圧
Ｉｏ：出力電流の平均値
ΔＩ：前記電圧変換回路の出力電流のリップル電流
Ｔｉ：前記還流電流が転流するまでの時間

本態様にあっては、高圧側スイッチング素子をオンしてから高圧側スイッチング素子の電流がゼロとなるまでの時間が式に基づいて算出され、算出された時間より長い時間の経過後に高圧側スイッチング素子がオフされるため、オフ時の損失が実質的にゼロとなる。

（５）前記制御部は、前記低圧側スイッチング素子の電圧を検出するようにしてあり、前記第２モードで前記低圧側スイッチング素子の電圧が所定の電圧閾値より低い場合、前記低圧側スイッチング素子をオンし、該低圧側スイッチング素子をオフした後に前記高圧側スイッチング素子をオンすることが好ましい。

本態様にあっては、制御部は、第２モードにおける低圧側スイッチング素子の電圧が所定の電圧閾値より低くなった場合、低圧側スイッチング素子をオンし、第１モードに移行させるために高圧側スイッチング素子をオンする前に低圧側スイッチング素子をオフする。低圧側スイッチング素子の電圧が比較的低い場合に低圧側スイッチング素子がオンするので、低圧側スイッチング素子がオンするときの電圧×電流で表されるスイッチング損失が低減される。

［本発明の実施形態の詳細］
本発明の実施形態に係る電圧変換装置、電圧変換回路の降圧制御方法及びコンピュータプログラムの具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。また、各実施形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。

（実施形態１）
図１は、実施形態１に係る電圧変換装置の構成例を示すブロック図である。電圧変換装置は、電圧変換回路１と、該電圧変換回路１による電圧の変換を制御する制御部５とを備える。電圧変換回路１は、高圧側の端子Ｈ，Ｇから供給された電圧を降圧して低圧側の端子Ｌ，Ｇから並列に出力する。端子Ｈ，Ｇ間にはキャパシタ４１が接続されており、例えばリチウムイオン電池等の比較的高圧のバッテリが外部に接続される。端子Ｌ，Ｇ間にはキャパシタ４２が接続されており、例えば鉛蓄電池等の比較的低圧のバッテリが外部に接続される。電圧変換装置は、端子Ｌ，Ｇから供給された電圧を昇圧して端子Ｈ，Ｇから並列に出力する昇圧動作が可能である。

電圧変換回路１は、第１インダクタＬ１と、該第１インダクタＬ１を介して端子Ｈ，Ｇ間に直列に接続された高圧側スイッチング素子Ｑ１及び低圧側スイッチング素子（以下、高圧側及び低圧側スイッチング素子を単にＳＷ素子ともいう）Ｑ２と、第１インダクタＬ１及びＳＷ素子Ｑ２の接続点に一端が接続された第２インダクタ（以下第１及び第２インダクタを単にインダクタという）Ｌ２と、ＳＷ素子Ｑ２の両端に接続されたキャパシタＣ１とを有する。インダクタＬ２は、他端が端子Ｌに接続されている。ＳＷ素子Ｑ２をアノードが端子Ｇに接続されたダイオードに置き換えてもよい。

ＳＷ素子Ｑ１は、ドレインが端子Ｈに接続されており、ゲートが制御部５に接続されている。ＳＷ素子Ｑ２は、ソースが端子Ｇに接続されており、ゲートが制御部５に接続されている。ここでのＳＷ素子は、Ｎチャネル型のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であるが、これに限定されるものではなく、例えばバイポーラトランジスタ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の他のスイッチング素子であってもよい。

電圧変換回路１は、更に、ＳＷ素子Ｑ１及びインダクタＬ１の接続点にドレインが接続されたＳＷ素子Ｑ３と、出力電流を検出する電流センサＡ１とを有する。ＳＷ素子Ｑ３は、ソースが端子Ｇに接続されており、ゲートが制御部５に接続されている。電流センサＡ１の検出端子は、制御部５に接続されている。本実施形態１では、ＳＷ素子Ｑ３をアノードが端子Ｇに接続されたダイオードに置き換えてもよい。

制御部５は、不図示のＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を有し、例えば予めＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）に記憶された制御プログラムに従って各部の動作を制御すると共に、入出力、演算等の処理を行う。ＣＰＵによる各処理の手順を定めたコンピュータプログラムを、不図示の手段を用いて予めＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）にロードし、ロードされたコンピュータプログラムをＣＰＵで実行するようにしてもよいし、制御部５を専用のハードウェア回路で構成してもよい。

制御部５は、ＳＷ素子Ｑ１を適時オン／オフする。制御部５は、また、キャパシタＣ１の電圧（即ち、ＳＷ素子Ｑ２のドレインの電圧）を検出し、これらの検出結果に基づいて、ＳＷ素子Ｑ２を適時オン／オフする。制御部５は、更に、電流センサＡ１の検出結果を取り込んで、後述する転流期間の長さの算出に用いる。

図２は、電圧変換回路１の降圧動作時における各部の波形の一例を示すタイミングチャートである。図２に示す５つのタイミングチャートは、何れも同一の時間軸（ｔ）を横軸にしてあり、図の上段から順に、ＳＷ素子Ｑ１、インダクタＬ１、キャパシタＣ１、ＳＷ素子Ｑ２及びインダクタＬ２の電圧波形及び電流波形を示す。図中の太い実線は電圧を示し、細い実線は電流を示す。特にＳＷ素子Ｑ１及びＱ２については、ゲートに印加される制御電圧を破線で示してある。本実施形態１では、端子Ｈから端子Ｌに向かう方向を、インダクタＬ１、インダクタＬ２及びＳＷ素子Ｑ１の電流の向きとする。また、インダクタＬ２の一端から端子Ｇに向かう方向をキャパシタＣ１の電流の向きとし、その逆方向をＳＷ素子Ｑ２の電流の向きとする。

以下では、図２に示す状態Ｄ１からＤ４における電圧変換回路１の降圧動作について状態毎に説明する。状態Ｄ１からＤ４までが、１つのスイッチング周期に相当する。なお、図３から図６までの説明図では、ＳＷ素子Ｑ３の図示を省略する。図３は、電圧変換回路１の降圧動作における状態Ｄ１の一例を示す説明図である。状態Ｄ１は第１モードに対応する。制御部５は、ＳＷ素子Ｑ２をオフした状態でＳＷ素子Ｑ１をオンすることにより、電圧変換回路１を、インダクタＬ１及びキャパシタＣ１に正弦波状の共振電流を流す第１モードで動作させる。第１モードでは、端子ＨからＳＷ素子Ｑ１及びインダクタＬ１を介して電流が流入し、インダクタＬ２を介して端子Ｌから電流が流出する。

図３に示す状態Ｄ１では、正弦波状に上昇するキャパシタＣ１の電圧が端子Ｈ，Ｇ間の電圧より低い間、インダクタＬ１の電流が正弦波状に増加し続け、キャパシタＣ１の電圧が端子Ｈ，Ｇ間の電圧より高くなった後は、インダクタＬ１の電流が減少に転じる。この間、インダクタＬ１の電圧は正弦波状に低下し続ける。状態Ｄ１の間、キャパシタＣ１の電圧は時間の経過と共に上昇し続ける。

図４は、電圧変換回路１の降圧動作における状態Ｄ２の一例を示す説明図である。状態Ｄ２も第１モードに対応する。図３に示す状態Ｄ１でキャパシタＣ１に流れる共振電流の向きが逆転して、キャパシタＣ１の電圧が上昇から低下に転じた場合、電圧変換回路１が状態Ｄ２となる。状態Ｄ２では、キャパシタＣ１の放電電流がインダクタＬ２を介して端子Ｌ側に流れる。キャパシタＣ１の電圧が端子Ｈ，Ｇ間の電圧より高い間は、インダクタＬ１の電流が減少し続ける。

図５は、電圧変換回路１の降圧動作における状態Ｄ３の一例を示す説明図である。状態Ｄ３は第２モードに対応する。図４に示す状態Ｄ２において、ＳＷ素子Ｑ１及びインダクタＬ１に流れる正弦波状の電流が０Ａ又は０Ａに近い電流閾値より少なくなった場合、制御部５がＳＷ素子Ｑ１をオフすることにより、電圧変換回路１が状態Ｄ３となる。これにより、ＳＷ素子Ｑ１の電流が比較的少ない間にＳＷ素子Ｑ１がオフするため、ＳＷ素子Ｑ１のスイッチング損失が低減される。状態Ｄ３では、当初、インダクタＬ２の還流電流がキャパシタＣ１に流れる。

状態Ｄ２でインダクタＬ１の電流が０Ａ又は０Ａに近い電流になる時点は、インダクタＬ１，Ｌ２、キャパシタＣ１等の定数に基づいて推定することが可能であるが、不図示の電流センサでインダクタＬ１の電流を検出するようにしてもよいし、予め推定した一定の時点であってもよい。

状態Ｄ２でインダクタＬ１の電流が０Ａに近い電流になる前に制御部５がＳＷ素子Ｑ１をオフした場合、インダクタＬ１にサージ電圧が発生することがある。一方、本実施形態１ではＳＷ素子Ｑ１及びインダクタＬ１の接続点と端子Ｇとの間にＳＷ素子Ｑ３が接続されている。このため、ＳＷ素子Ｑ１がオフする前にインダクタＬ１に流れていた電流は、引き続きＳＷ素子Ｑ３の寄生ダイオードに流れてサージ電圧が抑制される。制御部５は、ＳＷ素子Ｑ１をオフしたときから適宜の時点までＳＷ素子Ｑ３を積極的にオンしてもよい。

図６は、電圧変換回路１の降圧動作における状態Ｄ４の一例を示す説明図である。図５に示す状態Ｄ３において、キャパシタＣ１及びＳＷ素子Ｑ２の電圧が所定の電圧閾値より低くなった後に、制御部５がＳＷ素子Ｑ２をオンすることにより、電圧変換回路１が状態Ｄ４となる。状態Ｄ４も第２モードに対応する。これにより、インダクタＬ２の還流電流が、オン抵抗の低いＳＷ素子Ｑ２に流れる。また、ＳＷ素子Ｑ２の電圧が比較的低い間にＳＷ素子Ｑ２がオンするため、ＳＷ素子Ｑ２のスイッチング損失が低減される。

状態Ｄ４で端子Ｈ，Ｇからの入力電圧に対する端子Ｌ，Ｇへの出力電圧の降圧比に応じた適宜の時間が経過した場合、制御部５がＳＷ素子Ｑ２をオフした後にＳＷ素子Ｑ１をオンすることにより、電圧変換回路１が図３に示す状態Ｄ１となる。このようにして、状態Ｄ１からＤ４までの状態遷移が繰り返される。

次に、上述の状態Ｄ１及びＤ２と、その前後における電圧変換回路１の動作について、より詳細に説明する。図７は、電圧変換回路１が状態Ｄ４を抜けてから状態Ｄ１，Ｄ２を経て状態Ｄ３に切り替わるまでの各部の波形を模式的に示すタイミングチャートである。図７に示す５つのタイミングチャートは、何れも同一の時間軸（ｔ）を横軸にしてあり、図の上段から順に、ＳＷ素子Ｑ１のオン期間、ＳＷ素子Ｑ１の実効的なオン期間、ＳＷ素子Ｑ１の電流、ＳＷ素子Ｑ２の電流（寄生ダイオードの電流を含む）、及びインダクタＬ２の電流を示す。縦軸のスケールは必ずしも同一ではない。Ｉｏは電圧変換回路１の出力電流の平均値である。ΔＩは出力電流に含まれるリップル電流の振幅である。時刻ｔ１からｔ３までの時間がＳＷ素子Ｑ１のオン時間Ｔｉｉである。

図７の横軸に示す時刻ｔ１からｔ３までの期間が、電圧変換回路１の状態Ｄ１及びＤ２に対応し、時刻ｔ３以降の期間が状態Ｄ３及びＤ４に対応する。状態Ｄ１からＤ２，Ｄ３，Ｄ４を経て次のスイッチング周期の状態Ｄ１に至るまでの期間が、現在のスイッチング周期に相当する。時刻ｔ１より前の時刻ｔ０からｔ１までの間は、１つ前のスイッチング周期の状態Ｄ４からＤ１に至るまでの過渡的な状態を表す。この間は、制御部５がＳＷ素子Ｑ２を既にオフしていてもよいし、時刻ｔ１の直前までオンし続けていてもよい。ＳＷ素子Ｑ２がオフされている場合、上述の図６でＳＷ素子Ｑ２のソースからドレインに流れていたインダクタＬ２の電流、即ち還流電流は、ＳＷ素子Ｑ２の寄生ダイオードに流れる。インダクタＬ２の電流は、時刻ｔ０からｔ１までの間、緩やかに減少する。

上記の過渡的な状態におけるＳＷ素子Ｑ２の電圧の絶対値は、ＳＷ素子Ｑ２のオン電圧又は寄生ダイオードのオン電圧である。つまり、時刻ｔ０からｔ１までのＳＷ素子Ｑ２の電圧の絶対値は実質的に０Ｖとみなせるから、時刻ｔ１で制御部５がＳＷ素子Ｑ１をオンすることによって電圧変換回路１が状態Ｄ１に遷移した場合、ＳＷ素子Ｑ１及びインダクタＬ１には傾きがｄＩ／ｄｔ＝Ｖｉ／Ｌｒ１の電流が流れる。但し、Ｖｉは端子Ｈ，Ｇ間の入力電圧であり、Ｌｒ１はインダクタＬ１のインダクタンスである。

ＳＷ素子Ｑ２に流れていたインダクタＬ２の還流電流が、時刻ｔ１でＳＷ素子Ｑ１及びインダクタＬ１に流れ始めた上記傾きの電流に漸次置き換わることにより、ＳＷ素子Ｑ２の電流は、時刻ｔ１からｔ２までの間、直線的に減少して時刻ｔ２でゼロとなる。この結果、時刻ｔ１からｔ２までの間、インダクタＬ２の電流は、時刻ｔ０からｔ１まで流れていた電流と同等の傾きで緩やかに減少する。時刻ｔ１からｔ２までの間は、インダクタＬ２の還流電流がＳＷ素子Ｑ２からＳＷ素子Ｑ１に転流する転流期間に相当し、インダクタＬ２の電流が依然として減少し続けるため、この間の時間Ｔｉは、電圧変換回路１の降圧比を決定付けるデューティ比に寄与しない。従って、ＳＷ素子Ｑ１の実効的なオン時間は、時刻ｔ２からｔ３までの時間Ｔｏｎとなる。

上記の転流期間の後、時刻ｔ２からｔ３までの間、ＳＷ素子Ｑ１を介してインダクタＬ１及びキャパシタＣ１に正弦波状の共振電流が流れる。例えば、時刻ｔ３より前にインダクタＬ１の電流、即ちＳＷ素子Ｑ１の電流がゼロとなり、時刻ｔ３でＳＷ素子Ｑ１がオフされる。ＳＷ素子Ｑ１がオンである間、インダクタＬ２にエネルギーが注入されてインダクタＬ２の電流がΔＩだけ増加する。その後、次のスイッチング周期の状態Ｄ１に至るまでの間に、インダクタＬ２の電流がΔＩだけ減少する。

上述したように、時刻ｔ１からｔ２までの間、ＳＷ素子Ｑ１には傾きがｄＩ／ｄｔ＝Ｖｉ／Ｌｒ１の電流が流れる。そして、時刻ｔ２におけるＳＷ素子Ｑ１の電流Ｉｔ２は、インダクタＬ２の電流と等しくなる。この時のインダクタＬ２の電流はＩｏ−ΔＩ／２であるから、以下の式（１）が成立する。

Ｉｔ２＝Ｉｏ−ΔＩ／２
＝（Ｖｉ／Ｌｒ１）Ｔｉ・・・・・・・・・・・・・・・・・・・・・・・（１）
但し、
Ｉｏ：出力電流の平均値
ΔＩ：電圧変換回路１の出力電流のリップル電流（ｐｅａｋ ｔｏ ｐｅａｋ）
Ｖｉ：電圧変換回路１の入力電圧
Ｌｒ１：インダクタＬ１のインダクタンス
Ｔｉ：時刻ｔ１からｔ２までの時間

一方、インダクタＬ２のインダクタンスに対して、インダクタＬ１のインダクタンスが無視できる場合、上記の共振電流の影響を無視すれば、電圧変換回路１の入出力電圧は、以下の式（２）及び式（３）で近似される関係にある。

Ｖｉ−Ｖｏ＝Ｌｒ２ΔＩ／Ｔｏｎ・・・・・・・・・・・・・・・・・・・・・・（２）
Ｖｏ／Ｖｉ＝Ｄ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（３）
但し、
Ｖｉ：電圧変換回路１の入力電圧
Ｖｏ：電圧変換回路１の出力電圧
Ｌｒ２：インダクタＬ２のインダクタンス
ΔＩ：電圧変換回路１の出力電流のリップル電流
Ｔｏｎ：ＳＷ素子Ｑ１の実効的なオン時間
Ｄ：ＳＷ素子Ｑ１のスイッチングの実効的なデューティ比

更に、式（２）のＴｏｎは、以下の式（４）で表される。なお、ここでのスイッチング周波数ｆｓは、現在のスイッチング周期における時刻ｔ１からｔ３までのＳＷ素子Ｑ１のオン時間Ｔｉｉと、１つ前のスイッチング周期におけるＳＷ素子Ｑ１のオフ時間との和の逆数によって近似される。

Ｔｏｎ＝Ｄ（１／ｆｓ）・・・・・・・・・・・・・・・・・・・・・・・・・・（４）
但し、
Ｔｏｎ：ＳＷ素子Ｑ１の実効的なオン時間
Ｄ：ＳＷ素子Ｑ１のスイッチングの実効的なデューティ比
ｆｓ：スイッチング周波数

式（２）に式（３）及び式（４）夫々を適用してＶｏ及びＴｏｎを消去することにより、以下の式（５）が得られる。

ΔＩ＝（Ｖｉ／Ｌｒ２）（１−Ｄ）Ｄ／ｆｓ・・・・・・・・・・・・・・・・・（５）

次に、式（５）を式（１）に代入することにより、以下の式（６）が得られる。

Ｔｉ＝（Ｌｒ１／Ｖｉ）｛Ｉｏ−Ｖｉ（１−Ｄ）Ｄ／（２Ｌｒ２ｆｓ）｝・・・・（６）

Ｖｉが一定である場合、Ｉｏは電流センサＡ１で検出され、Ｌｒ２は定数であるから、実効的なデューティ比Ｄ、即ち目標のデューティ比を式（６）に代入し、式（４）で用いたｆｓを式（６）に代入することにより、Ｔｉが算出される。また、算出したＴｉを以下の式（７）に代入することにより、ＳＷ素子Ｑ１の実効的なオン時間Ｔｏｎが算出される。そして、式（７）で算出したＴｏｎと実効的なデューティ比Ｄとが以下の式（８）を満たすようにスイッチング周波数ｆｓ’を決定し、決定したｆｓ’を以下の式（９）に代入することにより、ＳＷ素子Ｑ１のオフ時間Ｔｏｆｆを決定することができる。

Ｔｏｎ＝Ｔｉｉ−Ｔｉ・・・・・・・・・・・・・・・・・・・・・・・・・・・（７）
Ｄ＝Ｔｏｎ／ｆｓ’・・・・・・・・・・・・・・・・・・・・・・・・・・・・（８）
Ｔｏｆｆ＝１／ｆｓ’−Ｔｏｎ・・・・・・・・・・・・・・・・・・・・・・・（９）
但し、
Ｔｉｉ：ＳＷ素子Ｑ１のオン時間
Ｄ：ＳＷ素子Ｑ１のスイッチングの実効的なデューティ比
ｆｓ’：現在のスイッチング周期のスイッチング周波数

以下では、上述した制御部５の動作を、それを示すフローチャートを用いて説明する。以下に示す処理は、不図示のＲＯＭに予め格納されている制御プログラムに従って、不図示のＣＰＵにより実行される。図８は、電圧変換回路１に降圧変換させるＣＰＵの処理手順を示すフローチャートである。図８に手順を示す処理は、電圧変換装置に降圧変換を開始させる場合に起動される。図中の計時は、不図示のタイマを用いて実行される。目標のデューティ比は、他の処理にて適時算出されている。

図８の処理が起動された場合、ＣＰＵは、低圧側スイッチング素子Ｑ２をオフする（Ｓ１１）と共に、高圧側スイッチング素子Ｑ１をオンして（Ｓ１２）、インダクタＬ１，Ｌ２とキャパシタＣ１とで共振させる。これにより、電圧変換回路１を第１モードで動作させる。この時、ＣＰＵは、高圧側スイッチング素子Ｑ１に係るオン時間の計時を開始する（Ｓ１３）。

次いで、ＣＰＵは、高圧側スイッチング素子Ｑ１の電流を推定又は検出して、所定の電流閾値より少ないか否かを判定し（Ｓ１４）、少なくない場合（Ｓ１４：ＮＯ）、電流閾値より少なくなるまで待機する。ここでの電流閾値は、正の値であってもよいし、ゼロ又はゼロ以下の負の値であってもよい。

高圧側スイッチング素子Ｑ１の電流が所定の電流閾値より少ない場合（Ｓ１４：ＹＥＳ）、ＣＰＵは、高圧側スイッチング素子Ｑ１をオフして（Ｓ１５）、電圧変換回路１を第２モードで動作させる。これにより、インダクタＬ２の還流電流をキャパシタＣ１又は低圧側スイッチング素子Ｑ２に流すようにさせる。この時、ＣＰＵは、計時していたオン時間をＴｉｉとして確定させる（Ｓ１６）。

次いで、ＣＰＵは、式（６）によってデューティ比に寄与しないオン時間Ｔｉを算出する（Ｓ１７）。この場合、電流センサＡ１で検出した出力電流Ｉｏと、目標のデューティ比（Ｄ）と、確定させたオン時間Ｔｉｉ及び１つ前のスイッチング周期で記憶したオフ時間の和の逆数であるスイッチング周波数ｆｓと、その他の既知の定数とが用いられる。

次いで、ＣＰＵは、式（７）を用いて実効的なオン時間Ｔｏｎを算出する（Ｓ１８）。ＣＰＵは、更に、式（８）を満たすスイッチング周期ｆｓ’を式（９）に代入してオフ時間Ｔｏｆｆを算出し、算出したオフ時間を１つ後のスイッチング周期のために記憶する（Ｓ１９）。そして、ＣＰＵは、算出したＴｏｆｆをカウントダウンすることにより、高圧側スイッチング素子Ｑ１のオフ時間の計時を開始する（Ｓ２０）。

その後、ＣＰＵは、上記オフ時間が経過したか否かを判定し（Ｓ２１）、オフ時間が経過した場合（Ｓ２１：ＹＥＳ）、降圧変換を終了させるか否かを判定する（Ｓ２２）。降圧変換を終了させない場合（Ｓ２２：ＮＯ）、ＣＰＵは、電圧変換回路１を１つ後のスイッチング周期に移行させるためにステップＳ１１に処理を移す。一方、降圧変換を終了させる場合（Ｓ２２：ＹＥＳ）、ＣＰＵは、低圧側スイッチング素子Ｑ２をオフした（Ｓ２３）後に図８の処理を終了する。

上記のステップ２１でオフ時間が経過しない場合（Ｓ２１：ＮＯ）、ＣＰＵは、低圧側スイッチング素子Ｑ２の電圧を検出し、検出した電圧が所定の電圧閾値より低いか否かを判定する（Ｓ２４）。検出した電圧が所定の電圧閾値より低くない場合（Ｓ２４：ＮＯ）、ＣＰＵは、ステップＳ２１に処理を移す。一方、検出した電圧が所定の電圧閾値より低い場合（Ｓ２４：ＹＥＳ）、ＣＰＵは、低圧側スイッチング素子Ｑ２をオンして（Ｓ２５）ステップＳ２１に処理を移す。ここでの電圧閾値は、正の値であってもよいし、ゼロ又はゼロ以下の負の値であってもよい。

上述したフローチャートにあっては、低圧側スイッチング素子Ｑ２をオン／オフしたが、低圧側スイッチング素子が単なるダイオードである場合は、ステップＳ２４及びＳ２５をスキップすればよい。また、各ステップの実行順序は厳密なものではなく、例えばステップＳ１２とＳ１３の実行順序を逆にしてもよいし、ステップＳ１５とＳ１６の実行順序を逆にしてもよい。

以上のように本実施形態１によれば、電圧変換回路１にて、ＳＷ素子Ｑ１と、インダクタＬ１と、両端にキャパシタＣ１が接続されたＳＷ素子Ｑ２とがこの順序で接続されており、インダクタＬ１及びＳＷ素子Ｑ２の接続点にインダクタＬ２の一端が接続されている。制御部５がＳＷ素子Ｑ１をオン／オフすることにより、電圧変換回路１の端子Ｈ，Ｇに入力された電圧が降圧されて端子Ｌ，Ｇに出力される。

制御部５は、電圧変換回路１について、ＳＷ素子Ｑ２をオフした状態でＳＷ素子Ｑ１をオンしてインダクタＬ１及びキャパシタＣ１による共振電流を流す第１モードで動作させる。第１モードでは、共振電流がキャパシタＣ１に流入してキャパシタＣ１の電圧が上昇し始め、インダクタＬ２にエネルギーが蓄積される。その後、共振電流が反転してキャパシタＣ１の電圧が低下し始め、ＳＷ素子Ｑ１の電流が減少した場合、制御部５は、ＳＷ素子Ｑ１をオフしてＳＷ素子Ｑ２又はキャパシタＣ１にインダクタＬ２の還流電流を流す第２モードで動作させる。上記の電流閾値は、例えば０Ａ又は０Ａに近い電流とする。ＳＷ素子Ｑ１の電流が比較的少ない場合にＳＷ素子Ｑ１がオフするので、ＳＷ素子Ｑ１がオフするときの電圧×電流で表されるスイッチング損失を低減することができる。

制御部５は、第２モードにてＳＷ素子Ｑ１をオンして第１モードへ移行させる場合、ＳＷ素子Ｑ１をオンしてからインダクタＬ２の還流電流がＳＷ素子Ｑ１及びインダクタＬ１の直列回路に転流するまでの時間Ｔｉを算出し、算出した時間ＴｉをＳＷ素子Ｑ１の実際のオン時間Ｔｉｉから差し引いて除外することにより、実効的なオン時間Ｔｏｎを算出する（式（６），（７）参照）。そして、ＣＰＵは、実効的なオン時間Ｔｏｎに基づいて、実効的なデューティ比Ｄに応じたＳＷ素子Ｑ１のオフ時間Ｔｏｆｆを算出する（式（７）、（８）及び（９）参照）。従って、目標のデューティ比を実効的なデューティ比Ｄに適用することにより、ＬＣ共振を用いて所謂ソフトスイッチングを行う場合に、所望の降圧比で電圧変換することが可能となる。

また、本実施形態１によれば、ＳＷ素子Ｑ１をオンしてからインダクタＬ２の還流電流がＳＷ素子Ｑ１及びインダクタＬ１に転流するまでの時間Ｔｉを式（６）に基づいて算出することが可能となる。

更に、本実施形態１によれば、第１モードでＳＷ素子の電流が所定の電流閾値より少なくなった場合、制御部５は、ＳＷ素子Ｑ１をオフして第２モードで動作させる。このため、ＳＷ素子Ｑ１がオフするときのスイッチング損失を十分に低減することが可能となる。

更に、本実施形態１によれば、制御部５は、第２モードにおけるＳＷ素子Ｑ２の電圧が所定の電圧閾値より低くなった場合、ＳＷ素子Ｑ２をオンし、第１モードに移行させるためにＳＷ素子Ｑ１をオンする前にＳＷ素子Ｑ２をオフする。上記の電圧閾値は、例えば０Ｖ又は０Ｖに近い電圧とする。ＳＷ素子Ｑ２の電圧が比較的低い場合にＳＷ素子Ｑ２がオンするので、ＳＷ素子Ｑ２がオンするときの電圧×電流で表されるスイッチング損失を低減することが可能となる。

（実施形態２）
前述の実施形態１は、ＳＷ素子Ｑ１に流れる電流が０Ａ又は０Ａに近い電流閾値より少なくなる時点を推定又は検出してＳＷ素子Ｑ１をオフする形態であるのに対し、実施形態２は、ＳＷ素子Ｑ１に流れる電流がゼロになる時点を算出してＳＷ素子Ｑ１をオフする形態である。実施形態２に係る電圧変換装置の構成例を示すブロック図は、図１に示すものと同等であるため、ブロック図の記載を省略する。

本実施形態２では、共振電流の変化に基づいて、ＳＷ素子Ｑ１に共振電流が流れ始めてからＳＷ素子Ｑ１に流れる電流がゼロになるまでの時間を算出する。インダクタＬ１及びキャパシタＣ１に流れる交流的な共振電流Ｉｒは、以下の式（１０）で表される。

Ｉｒ＝（Ｖｉ／Ｚｒ）ｓｉｎω（ｔ−ｔ２）・・・・・・・・・・・・・・・・（１０）
但し、
Ｖｉ：電圧変換回路１の入力電圧
Ｚｒ：√（Ｌｒ１／Ｃｒ１）
Ｌｒ１：インダクタＬ１のインダクタンス
Ｃｒ１：キャパシタＣ１のキャパシタンス
ω：共振角周波数（１／√（Ｌｒ１・Ｃｒ１））
ｔ２：共振電流が流れ始める時刻

一方、ＳＷ素子Ｑ１及びインダクタＬ１，Ｌ２を介して負荷に流れる負荷電流は、時刻ｔ３で「Ｉｏ＋ΔＩ／２」まで上昇する。ＳＷ素子Ｑ１に流れるのは、上記負荷電流と、式（１０）で表される共振電流Ｉｒとを加算した電流であると見なせるから、この電流がゼロになるのが時刻ｔであるとすると、以下の式（１１）が成立し、式（１１）が式（１２）に変形される。なお、ｔ２は、図７でＳＷ素子Ｑ１がオンする時刻ｔ１に、式（６）で算出したＴｉを加算した時刻ｔ２そのものである。ΔＩは、式（５）で算出される。

Ｉｏ＋ΔＩ／２＋（Ｖｉ／Ｚｒ）ｓｉｎω（ｔ−ｔ２）＝０・・・・・・・・・（１１）
ｓｉｎω（ｔ−ｔ２）＝−（Ｚｒ／Ｖｉ）（Ｉｏ＋ΔＩ／２）・・・・・・・・（１２）
但し、
ω：２πｆｓ
ｆｓ：１つ前のスイッチング周期のスイッチング周波数

よって、式（１２）より、ＳＷ素子Ｑ１に共振電流が流れ始めてからＳＷ素子Ｑ１に流れる電流がゼロになるまでの時間「ｔ−ｔ２」は、以下の式（１３）により算出される。ここで、ＳＷ素子Ｑ１をオンしてからＳＷ素子Ｑ１に流れる電流がゼロになるまでの時間をＴｚとすれば、Ｔｚは上記時間「ｔ−ｔ２」にＴｉを加算したものであるから、Ｔｚは以下の式（１４）で表される。

ｔ−ｔ２＝（１／ω）ａｒｃｓｉｎ｛−（Ｚｒ／Ｖｉ）（Ｉｏ＋ΔＩ／２）｝・（１３）
Ｔｚ＝（１／ω）ａｒｃｓｉｎ｛−（Ｚｒ／Ｖｉ）（Ｉｏ＋ΔＩ／２）｝
＋Ｔｉ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（１４）

ＳＷ素子Ｑ１をオンすべき時間Ｔｉｉは、式（１４）の算出結果であるＴｚよりも、適当な時間だけ長くすることが好ましい。これにより、算出結果に誤差が含まれる場合であっても確実にゼロ電流スイッチングが行える。この場合、ＳＷ素子Ｑ１の電流の波形と、ＳＷ素子Ｑ１のオン期間との時間関係は、実施形態１の図７に示すものと同様になる。つまり、式（１４）で算出されたＴｚに適当な時間を加算することにより、図７に示す実際のオン時間Ｔｉｉが算出される。そして、算出されたＴｉｉと式（６）で算出されるＴｉとを式（７）に代入することによって図７に示す実効的なオン時間Ｔｏｎが決定される。更に、決定されたＴｏｎを式（８）に代入することによってｆｓ’が算出され、式（７）及び（８）夫々で算出されたＴｏｎ及びｆｓ’を式（９）に代入することによってオフ時間Ｔｏｆｆが決定される。

本実施形態２による制御部の処理手順は、実施形態１の図８のフローチャートに示すものと比較して、以下の（ａ）から（ｄ）までの点を変更すればよい。
（ａ）ステップＳ１２で高圧側ＳＷ素子Ｑ１をオンする前に、式（６）によりＴｉを算出し、算出したＴｉを式（１４）に代入してＴｚを算出し、算出したＴｚに適当な時間を加算して算出したＴｉｉを記憶する。記憶したＴｉｉは、１つ後のスイッチング周期でｆｓを算出する際に用いられる。
（ｂ）その後、算出したＴｉｉをカウントダウンすることにより、ステップＳ１３にてオン時間の計時を開始する。
（ｃ）ステップＳ１４では、オン時間が経過したか否かを判定し、経過した場合は、ステップＳ１５で高圧側ＳＷ素子Ｑ１をオフする。
（ｄ）ステップＳ１６〜Ｓ１８を実行せずに、ステップＳ１９以降を図７に示すとおりに実行する。

以上のように本実施形態２によれば、ＳＷ素子Ｑ１をオンしてからＳＷ素子Ｑ１の電流がゼロとなるまでの時間Ｔｚが式（１４）に基づいて算出され、算出された時間より長い時間Ｔｉｉの経過後にＳＷ素子Ｑ１がオフされるため、オフ時の損失を実質的にゼロとすることが可能となる。

１ 電圧変換回路
４１、４２ キャパシタ
５ 制御部
Ｑ１ 高圧側スイッチング素子（ＳＷ素子）
Ｑ２ 低圧側スイッチング素子（ＳＷ素子）
Ｑ３ ＳＷ素子
Ｌ１ 第１インダクタ（インダクタ）
Ｌ２ 第２インダクタ（インダクタ）
Ｃ１ キャパシタ
Ａ１ 電流センサ
Ｈ、Ｌ、Ｇ 端子

Claims (7)

1. 第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフして前記電圧変換回路に降圧変換させる制御部を備える電圧変換装置であって、
   前記制御部は、
   前記高圧側スイッチング素子をオンして前記第１インダクタ及び前記キャパシタによる共振電流を流す第１モードで動作させ、
   該第１モードでの動作後に前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記第２インダクタの還流電流を流す第２モードで動作させ、
   該第２モードでの動作後に前記高圧側スイッチング素子をオンして前記第１モードへ移行させる場合、前記高圧側スイッチング素子をオンしてから前記還流電流が前記高圧スイッチング素子及び第１インダクタに転流するまでの時間を算出し、
   算出した時間を前記高圧側スイッチング素子のオン時間から除外した実効的なオン時間に基づいてオフ時間を算出する電圧変換装置。
2. 前記制御部は、前記還流電流が転流するまでの時間Ｔｉを以下の式に基づいて算出する請求項１に記載の電圧変換装置。
   Ｔｉ＝（Ｌｒ１／Ｖｉ）｛Ｉｏ−Ｖｉ（１−Ｄ）Ｄ／（２Ｌｒ２ｆｓ）｝
   但し、
   Ｌｒ１：前記第１インダクタのインダクタンス
   Ｖｉ：前記電圧変換回路の入力電圧
   Ｉｏ：前記電圧変換回路の出力電流
   Ｄ：前記高圧側スイッチング素子の目標のデューティ比
   Ｌｒ２：前記第２インダクタのインダクタンス（Ｌｒ２＞＞Ｌｒ１）
   ｆｓ：前記高圧側スイッチング素子のスイッチング周波数
3. 前記制御部は、前記第１モードで前記高圧側スイッチング素子の電流が所定の電流閾値より少ない場合、前記高圧側スイッチング素子をオフする請求項１又は２に記載の電圧変換装置。
4. 前記制御部は、
   前記高圧側スイッチング素子をオンしてから前記高圧側スイッチング素子の電流がゼロとなるまでの時間Ｔｚを以下の式に基づいて算出し、
   前記高圧側スイッチング素子をオンしてから前記時間Ｔｚが経過した後に前記高圧側スイッチング素子をオフする請求項２に記載の電圧変換装置。
   Ｔｚ＝（１／ω）ａｒｃｓｉｎ｛−（Ｚｒ／Ｖｉ）（Ｉｏ＋ΔＩ／２）｝＋Ｔｉ
   但し、
   ω：共振角周波数（１／√（Ｌｒ１・Ｃｒ１））
   Ｚｒ：√（Ｌｒ１／Ｃｒ１）
   Ｌｒ１：前記第１インダクタのインダクタンス
   Ｃｒ１：前記キャパシタのキャパシタンス
   Ｖｉ：前記電圧変換回路の入力電圧
   Ｉｏ：出力電流の平均値
   ΔＩ：前記電圧変換回路の出力電流のリップル電流
   Ｔｉ：前記還流電流が転流するまでの時間
5. 前記制御部は、
   前記低圧側スイッチング素子の電圧を検出するようにしてあり、
   前記第２モードで前記低圧側スイッチング素子の電圧が所定の電圧閾値より低い場合、前記低圧側スイッチング素子をオンし、
   該低圧側スイッチング素子をオフした後に前記高圧側スイッチング素子をオンする
   請求項１から４の何れか１項に記載の電圧変換装置。
6. 第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させる制御方法であって、
   前記高圧側スイッチング素子をオンして前記第１インダクタ及び前記キャパシタによる共振電流を流す第１モードで動作させ、
   該第１モードでの動作後に前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記第２インダクタの還流電流を流す第２モードで動作させ、
   該第２モードでの動作後に前記高圧側スイッチング素子をオンして前記第１モードへ移行させる場合、前記高圧側スイッチング素子をオンしてから前記還流電流が前記高圧スイッチング素子及び第１インダクタに転流するまでの時間を算出し、
   算出した時間を前記高圧側スイッチング素子のオン時間から除外した実効的なオン時間に基づいてオフ時間を算出する電圧変換回路の降圧制御方法。
7. 第１インダクタと、該第１インダクタを介して直列に接続された高圧側スイッチング素子及び低圧側スイッチング素子と、前記第１インダクタ及び前記低圧側スイッチング素子の接続点に一端が接続された第２インダクタと、前記低圧側スイッチング素子に並列に接続されたキャパシタとを有する電圧変換回路、及び前記高圧側スイッチング素子をオン／オフする制御部を備える電圧変換装置における前記制御部で前記電圧変換回路に降圧変換させるためのコンピュータプログラムであって、
   前記制御部に、
   前記高圧側スイッチング素子をオンして前記第１インダクタ及び前記キャパシタによる共振電流を流す第１モードで動作させるステップと、
   該第１モードでの動作後に前記高圧側スイッチング素子をオフして前記低圧側スイッチング素子又は前記キャパシタに前記第２インダクタの還流電流を流す第２モードで動作させるステップと、
   該第２モードでの動作後に前記高圧側スイッチング素子をオンして前記第１モードへ移行させる場合、前記高圧側スイッチング素子をオンしてから前記還流電流が前記高圧スイッチング素子及び第１インダクタに転流するまでの時間を算出するステップと、
   算出した時間を前記高圧側スイッチング素子のオン時間から除外した実効的なオン時間に基づいてオフ時間を算出するステップと
   を実行させるコンピュータプログラム。

Images