JP2018106074A - 液晶表示装置 - Google Patents

Abstract

【課題】 応答速度、及び表示特性を向上させる。
【解決手段】 液晶表示装置は、基板２０、２１と、基板２０、２１間に充填された液晶層２２と、基板２０に設けられたスイッチング素子１９と、基板２０に設けられ、スイッチング素子１９に電気的に接続された画素電極３２と、基板２０に設けられ、画素電極３２を囲む共通電極３４と、基板２１に設けられ、平面視において共通電極３４を覆う共通電極４２とを含む。画素電極３２は、第１方向に延びる第１電極と、複数の第１突起部とを含む。共通電極４２は、第１方向に延びる第２電極と、複数の第２突起部とを含む。複数の第１突起部と、複数の第２突起部とは、第１方向に沿って交互に配置される。
【選択図】 図３

Description

本発明は、液晶表示装置に関する。

液晶表示パネルにおいては、ＴＮ（Twisted Nematic）モード、ＶＡ（Vertical Alignment）モード、及びＩＰＳ（In-Plane Switching）／ＦＦＳ（Fringe Field Switching）モードなどが用いられている。また、広視野角、高コントラスト比の要求から、ＶＡモード、及びＩＰＳ／ＦＦＳモードなどが主として用いられている。しかし、ＶＡモード、及びＩＰＳ／ＦＦＳモードは応答性が十分ではなく、動画表示には問題がある。また、応答性を改善して動画表示に対応できるＯＣＢ（Optically Compensated Bend）モード、及びＴＢＡ（Transverse Bend Alignment）モードなども提案されている。

ＯＣＢモードは、高速な応答性を示す一方で、電源投入時に、初期配向であるスプレイ配向から駆動（例えば電圧１０Ｖ以上を印加）時のベンド配向への転移操作が必要となり、例えば、通常の駆動回路の他に初期転移用駆動回路などが必要になる。このため、ＯＣＢモードは、コストアップにつながるとともに、電源に制約があるモバイル機器には適さない可能性がある。

また、ＴＢＡモードは、カラーフィルタ基板側の共通電極上に誘電体膜が設けられるため、この誘電体膜に起因したＤＣアンバランスにより焼き付きが発生しやすい。また、通常の駆動電圧（例えば５Ｖ程度）では斜め電界が弱いため、透過率が低くなってしまう。

特開２０１０−２１７８５３号公報

本発明は、応答速度、及び表示特性を向上させることが可能な液晶表示装置を提供する。

本発明の一態様に係る液晶表示装置は、第１及び第２基板と、前記第１及び第２基板間に充填された液晶層と、前記第１基板に設けられたスイッチング素子と、前記第１基板に設けられ、前記スイッチング素子に電気的に接続された画素電極と、前記第１基板に設けられ、前記画素電極を囲む第１共通電極と、前記第２基板に設けられ、平面視において前記第１共通電極を覆う第２共通電極とを具備する。前記画素電極は、第１方向に延びる第１電極と、前記第１電極から前記第１方向に交差する第２方向に延びる第１及び第２突起部と、前記第１電極から前記第２方向と反対の第３方向に延びる第３及び第４突起部とを含む。前記第２共通電極は、前記第１方向に延びる第２及び第３電極と、前記第２電極から前記第３方向に延びる第５及び第６突起部と、前記第３電極から前記第２方向に延びる第７及び第８突起部とを含む。前記第１及び第２突起部と、前記第５及び第６突起部とは、前記第１方向に沿って交互に配置される。前記第３及び第４突起部と、前記第７及び第８突起部とは、前記第１方向に沿って交互に配置される。

本発明によれば、応答速度、及び表示特性を向上させることが可能な液晶表示装置を提供することができる。

第１実施形態に係る液晶表示装置のブロック図。 図１に示した表示パネルの回路図。 第１実施形態に係る表示パネルの平面図。 第１実施形態に係るＴＦＴ基板側の電極構造を主として示した表示パネルの平面図。 第１実施形態に係るＣＦ基板側の電極構造を主として示した表示パネルの平面図。 図３のＡ−Ａ´線に沿った表示パネルの断面図。 図３のＢ−Ｂ´線に沿った表示パネルの断面図。 オフ状態における表示パネルの動作を説明する図。 図８のＡ−Ａ´線に沿った表示パネルの断面図。 オン状態における表示パネルの動作を説明する図。 図１０のＡ−Ａ´線に沿った表示パネルの断面図。 変形例に係る表示パネルの動作を説明する図。 図１２のＡ−Ａ´線に沿った表示パネルの断面図。 変形例に係る表示パネルの動作を説明する図。 図１４のＡ−Ａ´線に沿った表示パネルの断面図。 第１比較例に係る表示パネルの平面図。 図１６のＡ−Ａ´線に沿った表示パネルの断面図。 第２比較例に係る表示パネルの平面図。 図１８のＡ−Ａ´線に沿った表示パネルの断面図。 第２実施形態に係る表示パネルの平面図。 第２実施形態に係るＴＦＴ基板側の電極構造を主として示した表示パネルの平面図。 図２０のＡ−Ａ´線に沿った表示パネルの断面図。

以下、実施形態について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率等は必ずしも現実のものと同一とは限らない。また、図面の相互間で同じ部分を表す場合においても、互いの寸法の関係や比率が異なって表される場合もある。特に、以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置等によって、本発明の技術思想が特定されるものではない。なお、以下の説明において、同一の機能及び構成を有する要素については同一符号を付し、重複説明は必要な場合にのみ行う。

［第１実施形態］
［１］液晶表示装置の全体構成
図１は、本発明の第１実施形態に係る液晶表示装置１０のブロック図である。液晶表示装置１０は、表示パネル１１、バックライト（照明装置）１２、走査ドライバ（走査線駆動回路）１３、信号ドライバ（信号線駆動回路）１４、共通電極ドライバ（共通電極駆動回路）１５、電圧発生回路１６、及び制御回路１７を備える。

表示パネル１１は、複数の画素がマトリクス状に配列された画素アレイを備える。表示パネル１１には、それぞれがロウ方向（Ｘ方向）に延びる複数の走査線ＧＬと、それぞれがカラム方向（Ｙ方向）に延びる複数の信号線ＳＬとが配設される。走査線ＧＬと信号線ＳＬとの交差領域には、画素が配置される。

バックライト１２は、表示パネル１１の背面に光を照射する面光源である。バックライト１２としては、例えば、直下型又はサイドライト型（エッジライト型）のＬＥＤバックライトが用いられる。

走査ドライバ１３は、複数の走査線ＧＬに接続される。走査ドライバ１３は、制御回路１７から送られる垂直制御信号に基づいて、画素に含まれるスイッチング素子をオン／オフするための走査信号を表示パネル１１に送る。

信号ドライバ１４は、複数の信号線ＳＬに接続される。信号ドライバ１４は、制御回路１７から水平制御信号、及び表示データを受ける。信号ドライバ１４は、水平制御信号に基づいて、表示データに対応する階調信号（駆動電圧）を表示パネル１１に送る。

共通電極ドライバ１５は、共通電圧Ｖｃｏｍを生成し、これを表示パネル１１内の共通電極に供給する。電圧発生回路１６は、液晶表示装置１０の動作に必要な各種電圧を生成して各回路に供給する。

制御回路１７は、外部から画像データを受ける。制御回路１７は、画像データに基づいて、各種制御信号を前述した各回路に送る。

［２］画素の回路構成
次に、表示パネル１１に含まれる画素の回路構成について説明する。図２は、表示パネル１１の回路図である。図２では、４つの画素を抽出して示している。

画素１８は、スイッチング素子（アクティブ素子）１９、液晶容量（液晶素子）Ｃｌｃ、及び蓄積容量Ｃｓを備える。スイッチング素子１９としては、例えばＴＦＴ（Thin Film Transistor）が用いられ、またｎチャネルＴＦＴが用いられる。

ＴＦＴ１９のソースは、信号線ＳＬに電気的に接続され、そのゲートは、走査線ＧＬに電気的に接続され、そのドレインは、液晶容量Ｃｌｃに電気的に接続される。液晶素子としての液晶容量Ｃｌｃは、画素電極と、共通電極と、これらに挟まれた液晶層とにより構成される。

蓄積容量Ｃｓは、液晶容量Ｃｌｃに並列接続される。蓄積容量Ｃｓは、画素電極に生じる電位変動を抑制するとともに、画素電極に印加された駆動電圧を次の信号に対応する駆動電圧が印加されるまでの間保持する機能を有する。蓄積容量Ｃｓは、画素電極と、蓄積電極（蓄積容量線）と、これらに挟まれた絶縁膜とにより構成される。共通電極及び蓄積電極には、共通電極ドライバ１５により共通電圧Ｖｃｏｍが印加される。

［３］表示パネル１１の構成
次に、表示パネル１１の構成について説明する。本実施形態では、半透過型表示パネルを例に挙げて説明する。半透過型表示パネルは、外光を反射することによって画像を表示する反射領域と、バックライト光を透過することによって画像を表示する透過領域とを１画素内に有する。

図３は、第１実施形態に係る表示パネル１１の平面図である。図４は、ＴＦＴ基板２０側の電極構造を主として示した表示パネル１１の平面図である。図５は、ＣＦ基板２１側の電極構造を主として示した表示パネル１１の平面図である。図４及び図５を重ね合わせることで、図３が得られる。図６は、図３のＡ−Ａ´線に沿った表示パネル１１の断面図である。図７は、図３のＢ−Ｂ´線に沿った表示パネル１１の断面図である。なお、図３には、１つの画素１８を抽出して示しており、実際には、図３の画素１８がＸ方向及びＹ方向にマトリクス状に複数個配置される。

表示パネル１１は、スイッチング素子（ＴＦＴ）及び画素電極等が形成されるＴＦＴ基板２０と、カラーフィルタ等が形成されかつＴＦＴ基板２０に対向配置されるカラーフィルタ基板（ＣＦ基板）２１とを備える。ＴＦＴ基板２０及びＣＦ基板２１の各々は、透明基板（例えば、ガラス基板、又はプラスチック基板）から構成される。ＴＦＴ基板２０は、バックライト１２に対向配置され、バックライト１２からの照明光は、ＴＦＴ基板２０側から表示パネル１１に入射する。

液晶層２２は、ＴＦＴ基板２０及びＣＦ基板２１間に充填される。具体的には、液晶層２２は、ＴＦＴ基板２０及びＣＦ基板２１と、シール材（図示せず）とによって包囲された表示領域内に封入される。シール材は、例えば、紫外線硬化樹脂、熱硬化樹脂、又は紫外線・熱併用型硬化樹脂等からなり、製造プロセスにおいてＴＦＴ基板２０又はＣＦ基板２１に塗布された後、紫外線照射、又は加熱等により硬化させられる。

液晶層２２を構成する液晶材料は、ＴＦＴ基板２０及びＣＦ基板２１間に印加された電界に応じて液晶分子の配向が操作されて光学特性が変化する。本実施形態では、液晶層２２としては、正の誘電率異方性を有するポジ型（Ｐ型）のネマティック液晶が用いられる。液晶分子は、無電圧（無電界）時には基板面に対してほぼ垂直に配向する。すなわち、無電圧（無電界）時に液晶分子の長軸（ダイレクタ）が垂直に配向し、電圧印加（電界印加）時に液晶分子のダイレクタが電界方向に向かって傾く。

ＴＦＴ基板２０の液晶層２２側には、複数の画素１８に対応するようにして、複数のＴＦＴ１９が設けられる。後述するように、ＴＦＴ１９は、走査線に電気的に接続されるゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられた半導体層と、半導体層上に互いに離間して設けられたソース電極及びドレイン電極とを備える。ソース電極は、信号線ＳＬに電気的に接続される。

ＴＦＴ基板２０上には、それぞれがＸ方向に延びる複数のゲート電極２３が設けられる。Ｘ方向に並んだ１行分の複数の画素１８は、１本のゲート電極２３を共有する。ゲート電極２３は、走査線ＧＬとして機能する。また、ＴＦＴ基板２０上には、それぞれがＸ方向に延びる複数の蓄積電極２４が設けられる。蓄積電極２４は、例えば、ゲート電極２３に隣接して配置される。蓄積電極２４には、後述する共通電極に印加される共通電圧と同じ電圧が印加される。ゲート電極２３及び蓄積電極２４上かつＴＦＴ基板２０上には、ゲート絶縁膜２５が設けられる。

ゲート絶縁膜２５上には、複数の画素１８に対応した数の複数の半導体層２６が設けられる。半導体層２６としては、例えばアモルファスシリコン層が用いられる。

１つの半導体層２６上及びゲート絶縁膜２５上には、Ｙ方向において互いに離間したソース電極２７Ａ及びドレイン電極２８Ａが設けられる。具体的には、ソース電極２７Ａは、半導体層２６の一部に重なるようにして、Ｙ方向に延びるように形成される。ドレイン電極２８Ａは、半導体層２６の一部に重なるようにして、ソース電極２７Ａと反対方向に延びるように形成される。図４に示すように、例えば、ソース電極２７Ａは、Ｙ方向に延びる延在部に比べて半導体層２６と重なる端部の幅が太いＴ字形状を有し、同様に、ドレイン電極２８Ａは、逆Ｔ字形状を有する。

ゲート絶縁膜２５上には、それぞれがＹ方向に延びる複数の信号線ＳＬが設けられる。信号線ＳＬは、Ｘ方向に隣接する画素１８の境界部分に配置される。Ｙ方向に並んだ１列分の複数の画素１８は、１本の信号線ＳＬに共通接続される。接続電極２７Ｂは、Ｘ方向に延びるようにしてゲート絶縁膜２５上に設けられ、ソース電極２７Ａと信号線ＳＬとを電気的に接続する。

ゲート絶縁膜２５上には、ドレイン電極２８Ａの端部に電気的に接続された接続電極２８Ｂが設けられる。接続電極２８ＢのＸ方向の長さは、ドレイン電極２８ＡのＸ方向の長さより長い。接続電極２８Ｂは、例えば製造工程における合わせズレが発生した場合でも、画素電極３２との電気的接続が確実に補償するために、その面積が大きくなっている。ソース電極２７Ａ、接続電極２７Ｂ、信号線ＳＬ、ドレイン電極２８Ａ、及び接続電極２８Ｂ上、かつゲート絶縁膜２５上には、絶縁膜２９が設けられる。

絶縁膜２９上には、それぞれがＸ方向に延びる複数の反射膜３０が設けられる。画素のうち反射膜３０が設けられた領域が反射領域となり、それ以外の領域が透過領域となる。反射膜３０は、液晶層２２側から入射する光を反射する。反射膜３０は、ＴＦＴ１９を覆うように配置される。これにより、ＴＦＴ１９は、反射膜３０によって遮光されるため、ＴＦＴ１９が誤動作するのを抑制できる。反射膜３０には、共通電極に印加される共通電圧と同じ電圧が印加される。反射膜３０及び絶縁膜２９上には、絶縁膜３１が設けられる。

絶縁膜３１上には、Ｙ方向に延びる画素電極３２が設けられる。画素電極３２（部材３２−１、３２−２、３２Ａ、及び３２Ｂからなる）の具体的な構成は、後述する。画素電極３２は、コンタクトプラグ３３を介して、接続電極２８Ｂに電気的に接続される。

絶縁膜３１上には、共通電極３４が設けられる。共通電極３４は、画素電極３２を囲むように構成される。共通電極３４（部材３４−１〜３４−４、３４Ａ、及び３４Ｂからなる）の具体的な構成は、後述する。

画素電極３２、共通電極３４、及び絶縁膜３１上には、液晶層２２の配向を制御する配向膜３５が設けられる。配向膜３５は、液晶層２２の初期状態において、液晶分子を垂直に配向させる材料で構成される。

次に、ＣＦ基板２１側の構成について説明する。ＣＦ基板２１の液晶層２２側には、遮光用のブラックマトリクス（ブラックマスク、遮光膜ともいう）４０が設けられる。ブラックマトリクス４０は、画素１８の境界部に配置され、網目状に形成される。ブラックマトリクス４０は、ＴＦＴ１９を遮光する機能と、色の異なるカラーフィルタ間の不要な光を遮蔽することで、コントラストを向上させる機能とを有する。

ＣＦ基板２１上及びブラックマトリクス４０上には、複数のカラーフィルタ４１が設けられる。複数のカラーフィルタ（カラー部材）４１は、複数の赤フィルタ４１−Ｒ、複数の緑フィルタ４１−Ｇ、及び複数の青フィルタ４１−Ｂを備える。一般的なカラーフィルタは光の三原色である赤（Ｒ）、緑（Ｇ）、青（Ｂ）で構成される。隣接したＲ、Ｇ、Ｂの三色のセットが表示の単位（画素）となっており、１つの画素中のＲ、Ｇ、Ｂのいずれか単色の部分はサブピクセル（サブ画素）と呼ばれる最小駆動単位である。ＴＦＴ１９及び画素電極３２は、サブピクセルごとに設けられる。本明細書の説明では、画素とサブ画素との区別が特に必要な場合を除き、サブ画素を画素と呼ぶものとする。カラーフィルタの配列としては、ストライプ配列、モザイク配列、及びデルタ配列を含む任意の配列を適用可能である。

カラーフィルタ４１及びブラックマトリクス４０上には、共通電極４２が設けられる。すなわち、共通電極４２は、共通電極３４と対向するように、すなわち、平面視において、共通電極３４を覆うように構成される。共通電極４２（部材４２−１〜４２−４、４２Ａ、及び４２Ｂからなる）の具体的な構成は、後述する。共通電極４２には、共通電極ドライバ１５から共通電圧Ｖｃｏｍが印加される。なお、カラーフィルタ４１及びブラックマトリクス４０上には、平坦性を向上させるために、透明な絶縁材料からなるオーバーコート膜（平坦化膜）が設けられていてもよい。

カラーフィルタ４１、及び共通電極４２上には、液晶層２２の配向を制御する配向膜４３が設けられる。配向膜４３は、液晶層２２の初期状態において、液晶分子を垂直に配向させる材料で構成される。

ＴＦＴ基板２０の液晶層２２と反対側には、位相差板４４、及び偏光板４６が順に積層される。ＣＦ基板２１の液晶層２２と反対側には、位相差板４５、拡散部材４８、及び偏光板４７が順に積層される。位相差板４４及び偏光板４６は、円偏光板を構成し、位相差板４５及び偏光板４７は、円偏光板を構成する。

偏光板（直線偏光子）４６、４７の各々は、光の進行方向に直交する平面内において、互いに直交する透過軸及び吸収軸を有する。偏光板４６、４７の各々は、ランダムな方向の振動面を有する光のうち、透過軸に平行な振動面を有する直線偏光（直線偏光した光成分）を透過し、吸収軸に平行な振動面を有する直線偏光（直線偏光した光成分）を吸収する。偏光板４６、４７は、互いの透過軸が直交するように、すなわち直交ニコル状態で配置される。

位相差板４４、４５の各々は、屈折率異方性を有しており、光の進行方向に直交する平面内において、互いに直交する遅相軸及び進相軸を有する。位相差板４４、４５の各々は、遅相軸と進相軸とをそれぞれ透過する所定波長の光の間に所定のリタデーション（λを透過する光の波長としたとき、λ／４の位相差）を与える機能を有する。すなわち、位相差板４４、４５は、１／４波長板（λ／４板）から構成される。位相差板４４の遅相軸は、偏光板４６の透過軸に対して概略４５°の角度をなすように設定される。位相差板４５の遅相軸は、偏光板４７の透過軸に対して概略４５°の角度をなすように設定される。

なお、前述した偏光板及び位相差板を規定する角度は、所望の動作を実現可能な誤差、及び製造工程に起因する誤差を含むものとする。例えば、前述した概略４５°は、４５°±５°の範囲を含むものとする。例えば、前述した直交は、９０°±５°の範囲を含むものとする。

拡散部材４８は、透過光をランダムな方向に拡散（散乱）することで、透過光を均一化する機能を有する。拡散部材４８は、拡散粘着材、拡散フィルム、又は拡散板などから構成される。拡散部材４８として拡散粘着材を用いた場合、拡散粘着材は、入射光を拡散する機能に加えて、この両側の部材を接着する機能を有する。なお、拡散部材４８と位相差板４５との積層順序は逆でもよい。拡散部材４８は、特に、反射膜３０で反射された反射光を拡散し、この拡散された反射光が観察者に観察される。拡散部材４８を用いることで、反射領域における反射表示に関して、視野角を向上させることができる。

なお、偏光板４６のバックライト側には、拡散部材、及び輝度向上フィルムが順に積層されていてもよい。輝度向上フィルムは、バックライト１２からの光の利用効率を向上させ、液晶表示装置１０の輝度を向上させる機能を有する。輝度向上フィルムは、反射型偏光フィルム、又はプリズムシートなどから構成される。

（材料の例示）
ゲート電極２３、蓄積電極２４、ソース電極２７Ａ、接続電極２７Ｂ、信号線ＳＬ、ドレイン電極２８Ａ、及び接続電極２８Ｂとしては、例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）のいずれか、又はこれらの１種類以上を含む合金等が用いられる。反射膜３０としては、例えばアルミニウム（Ａｌ）が用いられる。画素電極３２、コンタクトプラグ３３、及び共通電極３４、４２は、透明電極から構成され、例えばＩＴＯ（インジウム錫酸化物）が用いられる。ゲート絶縁膜２５、絶縁膜２９、及び絶縁膜３１は、透明な絶縁材料から構成され、例えばシリコン窒化物（ＳｉＮ）が用いられる。

［３−１］画素電極３２の詳細
次に、画素電極３２の具体的な構成について説明する。図４に示すように、画素電極３２は、電極３２−１、電極３２−２、複数の突起部３２Ａ、及び複数の突起部３２Ｂを備える。

電極３２−１は、Ｙ方向に延びる。複数の突起部３２Ａはそれぞれ、電極３２−１からＸ方向に延びる。複数の突起部３２Ａは、Ｙ方向において例えば等間隔に配置される。複数の突起部３２Ｂはそれぞれ、電極３２−１からＸ方向（突起部３２Ａと反対方向）に延びる。複数の突起部３２Ｂは、Ｙ方向において例えば等間隔に配置される。

１つの突起部３２Ａと１つの突起部３２Ｂとは、直線状、すなわち、Ｙ方向における同じ位置に配置される。換言すると、電極３２−１、突起部３２Ａ、及び突起部３２Ｂは、Ｔ字形、又は十字形を構成する。なお、突起部３２Ａと突起部３２Ｂとが直線状に配置される構成例に限定されず、突起部３２Ａと突起部３２ＢとがＹ方向において異なる位置に配置されていてもよい。

図４の構成例では、５個の突起部３２Ａを有する構成例を示しているが、突起部３２Ａの数は、５個に限定されない。突起部３２Ａは、２個であってもよいし、５個以外で３個以上の数であってもよい。同様に、突起部３２Ｂは、２個であってもよいし、５個以外で３個以上の数であってもよい。

電極３２−２は、画素電極３２とコンタクトプラグ３３との接続をより確実に行う機能と、蓄積電極２４との間で蓄積容量をより大きくする機能とを有する。電極３２−２の幅（Ｘ方向の長さ）は、電極３２−１の幅より太い。電極３２−２は、平面視において、蓄積電極２４と重なるように配置される。電極３２−２は、蓄積電極２４との間で蓄積容量を構成する。蓄積容量を大きくするためには、電極３２−２の面積は、より大きいことが望ましい。

［３−２］共通電極３４の詳細
次に、ＴＦＴ基板２０側に設けられた共通電極３４の具体的な構成について説明する。図４に示すように、共通電極３４は、電極３４−１〜３４−４、複数の突起部３４Ａ、及び複数の突起部３４Ｂを備える。

電極３４−１〜３４−４は、画素電極３２を囲むように構成される。電極３４−１、３４−２は、Ｙ方向に延びる。電極３４−３、３４−４は、Ｘ方向に延び、電極３４−１、３４−２を電気的に接続する。電極３４−１〜３４−４は、画素の境界部分に配置される。電極３４−１〜３４−４はそれぞれ、Ｘ方向及びＹ方向に隣接する４つの画素に共有される。

複数の突起部３４Ａはそれぞれ、電極３４−１からＸ方向に延びる。複数の突起部３４Ａは、Ｙ方向において例えば等間隔に配置される。１つの突起部３４Ａは、隣接する２つの突起部３２Ａの間に配置される。すなわち、複数の突起部３２Ａと複数の突起部３４Ａとは、交互に配置される。換言すると、平面視において、画素電極３２と共通電極３４との隙間（スペース）は、ジグザグ形状である。突起部３４Ａの端は、Ｘ方向において、突起部３２Ａの端と同じか、突起部３２Ａの端より電極３２−１側に配置される。突起部３４Ａの数は、例えば、突起部３２Ａの数と同じに設定される。

複数の突起部３４Ｂはそれぞれ、電極３４−２からＸ方向（突起部３４Ｂと反対方向）に延びる。複数の突起部３４Ｂは、Ｙ方向において例えば等間隔に配置される。１つの突起部３４Ｂは、隣接する２つの突起部３２Ｂの間に配置される。すなわち、複数の突起部３２Ｂと複数の突起部３４Ｂとは、交互に配置される。突起部３４Ｂの端は、Ｘ方向において、突起部３２Ｂの端と同じか、突起部３２Ｂの端より電極３２−１側に配置される。突起部３４Ｂの数は、例えば、突起部３２Ｂの数と同じに設定される。

［３−３］共通電極４２の詳細
次に、ＣＦ基板２１側に設けられた共通電極４２の具体的な構成について説明する。図５に示すように、共通電極４２は、電極４２−１〜４２−４、複数の突起部４２Ａ、及び複数の突起部４２Ｂを備える。大まかには、ＣＦ基板２１側に設けられた共通電極４２は、ＴＦＴ基板２０側に設けられた共通電極３４と同じ形状を有する。共通電極４２は、平面視において、共通電極３４を覆うように構成される。

電極４２−１〜４２−４は、画素電極３２を囲むように構成される。電極４２−１、４２−２は、Ｙ方向に延びる。電極４２−３、４２−４は、Ｘ方向に延び、電極４２−１、４２−２を電気的に接続する。電極４２−１〜４２−４は、画素の境界部分に配置される。電極４２−１〜４２−４はそれぞれ、Ｘ方向及びＹ方向に隣接する４つの画素に共有される。

電極４２−１〜４２−４は、平面視において、電極３４−１〜３４−４を覆うように構成される。電極４２−１の端は、電極３４−１の端と同じか、電極３４−１の端より画素電極３２側に配置される。電極４２−２の端は、電極３４−２の端と同じか、電極３４−２の端より画素電極３２側に配置される。電極４２−３の端は、電極３４−３の端と同じか、電極３４−３の端より画素電極３２側に配置される。電極４２−４の端は、電極３４−４の端と同じか、電極３４−４の端より画素電極３２側に配置される。

複数の突起部４２Ａはそれぞれ、電極４２−１からＸ方向に延びる。複数の突起部４２Ａは、Ｙ方向において例えば等間隔に配置される。図３に示すように、１つの突起部４２Ａは、隣接する２つの突起部３２Ａの間に配置される。すなわち、複数の突起部３２Ａと複数の突起部４２Ａとは、交互に配置される。換言すると、平面視において、画素電極３２と共通電極４２との隙間は、ジグザグ形状である。突起部４２Ａの端は、Ｘ方向において、突起部３４Ａの端と同じか、突起部３４Ａの端より電極３２−１側に配置される。突起部４２Ａの数は、突起部３４Ａの数と同じに設定される。突起部４２Ａは、平面視において、突起部３４Ａを覆うように構成される。突起部４２Ａの幅（Ｙ方向の長さ）は、突起部３４Ａの幅と同じかそれ以上に設定される。

複数の突起部４２Ｂはそれぞれ、電極４２−２からＸ方向に延びる。複数の突起部４２Ｂは、Ｙ方向において例えば等間隔に配置される。図３に示すように、１つの突起部４２Ｂは、隣接する２つの突起部３２Ｂの間に配置される。すなわち、複数の突起部３２Ｂと複数の突起部４２Ｂとは、交互に配置される。突起部４２Ｂの端は、Ｘ方向において、突起部３４Ｂの端と同じか、突起部３４Ｂの端より電極３２−１側に配置される。突起部４２Ｂの数は、突起部３４Ｂの数と同じに設定される。突起部４２Ｂは、平面視において、突起部３４Ｂを覆うように構成される。突起部４２Ｂの幅（Ｙ方向の長さ）は、突起部３４Ｂの幅と同じかそれ以上に設定される。

［４］動作
次に、上記のように構成された液晶表示装置１０の動作について説明する。

まず、オフ状態における液晶表示装置１０の動作について説明する。オフ状態では、画素電極３２と共通電極３４、４２とに同じ電圧（例えば０Ｖ）が印加され、液晶層２２に電界が印加されていない。

図８は、オフ状態における表示パネル１１の動作を説明する図である。図９は、図８のＡ−Ａ´線に沿った表示パネル１１の断面図である。図９では、偏光板及び位相差板の図示を省略している。図８及び図９には、液晶分子２２Ａを模式的に示している。

オフ状態では、液晶層２２に電界が印加されず、液晶層２２は、初期配向を維持する。すなわち、液晶層２２は、全体的に垂直配向となり、液晶分子２２Ａの長軸は、基板に対して垂直方向を向く。このオフ状態において、バックライト１２からの照明光は、偏光板４６を透過した後、リタデーションがほぼゼロの状態の液晶層２２を透過し、さらに、液晶層２２を透過した光は、偏光板４７に吸収される。これにより、液晶表示装置１０は、黒表示となる。

次に、オン状態における液晶表示装置１０の動作について説明する。オン状態では、画素電極３２と共通電極３４、４２とに異なる電圧が印加され、液晶層２２に電界が印加される。すなわち、オン状態では、画素電極３２に正電圧が印加され、共通電極３４、４２に０Ｖ（＝共通電圧Ｖｃｏｍ）が印加される。なお、画素電極３２と共通電極３４、４２とに印加される電圧は、周期的に極性が反転されることが望ましい。すなわち、画素電極３２と共通電極３４、４２とには、０Ｖと正電圧とが所定周期ごとに交互に印加されることが望ましい。

図１０は、オン状態における表示パネル１１の動作を説明する図である。図１１は、図１０のＡ−Ａ´線に沿った表示パネル１１の断面図である。

オン状態では、液晶層２２には、画素電極３２と共通電極３４との間に生じる横電界と、画素電極３２と共通電極４２との間に生じる斜め電界とが印加される。これにより、液晶層２２は、ハーフベンド配向（ベンド配向の片側半分）をとり、液晶分子は、画素電極３２を通る垂線に対して共通電極３４、４２の方向に向かって傾く。具体的には、画素電極３２及び共通電極３４に近いほど液晶分子の傾きが大きくなり、画素電極３２から共通電極４２に近づくにつれて液晶分子の傾きが小さくなる。また、共通電極４２を画素電極３２から斜め方向に配置したことで、液晶層２２に斜め電界をより大きく印加できる。これにより、画素電極３２の上方の液晶分子も傾けることができるため、透過率を向上させることができる。

また、図１０に示すように、複数の液晶分子を全方位に傾けることができる。これにより、透過率が不均一になるのを抑制できる。

このオン状態において、バックライト１２からの照明光は、偏光板４６を透過した後、液晶層２２を透過して所定のリタデーションが付与され、さらに液晶層２２を透過した光は、偏光板４７を透過する。これにより、液晶表示装置１０は、白表示（実際には、カラーフィルタに対応したカラー表示）となる。

本実施形態の開口率は、図１０において、１つの画素領域のうち、画素電極３２、共通電極３４（又は共通電極４２）、及び蓄積電極２４で囲まれた領域（表示に有効な領域）の面積比率として定義される。

［５］変形例
次に、第１実施形態の変形例について説明する。

図１２は、変形例に係る表示パネル１１の動作を説明する図である。図１２は、オフ状態の動作を示している。図１３は、図１２のＡ−Ａ´線に沿った表示パネル１１の断面図である。

変形例では、製造工程において、ＴＦＴ基板２０とＣＦ基板２１との合わせズレが発生している。一例として、図１２及び図１３では、ＴＦＴ基板２０に対してＣＦ基板２１が、ずれ量Δだけ右側にずれている。この合わせズレに起因して、共通電極４２の突起部４２Ａが画素電極３２により近づき、共通電極４２の突起部４２Ｂが画素電極３２からより離れている。

図１４は、変形例に係る表示パネル１１の動作を説明する図である。図１４は、オン状態の動作を示している。図１５は、図１４のＡ−Ａ´線に沿った表示パネル１１の断面図である。

オン状態においても、所望のハーフベンド配向が維持され、複数の液晶分子は、全方位に傾いている。これにより、透過率が不均一になるのを抑制できる。

［６］比較例
次に、比較例に係る表示パネルについて説明する。図１６は、第１比較例に係る表示パネルの平面図である。図１７は、図１６のＡ−Ａ´線に沿った表示パネルの断面図である。

画素電極３２は、Ｙ方向に延びる電極３２−１と、電極３２−１より幅の太い電極３２−２とを備える。すなわち、比較例の画素電極３２は、突起部を有していない。

共通電極３４は、長方形の枠から構成される。すなわち、共通電極３４は、Ｙ方向に延びる第１及び第２電極と、これら第１及び第２電極の両端を接続しかつＸ方向に延びる第３及び第４電極とから構成される。同様に、共通電極４２は、長方形の枠から構成される。すなわち、比較例の共通電極３４、４２は、突起部を有していない。共通電極３４、４２はそれぞれ、画素電極３２を囲むように構成される。その他の構成は、第１実施形態と同じである。

図１８は、第２比較例に係る表示パネルの平面図である。図１９は、図１８のＡ−Ａ´線に沿った表示パネルの断面図である。第２比較例では、ＴＦＴ基板２０とＣＦ基板２１との合わせズレが発生している。一例として、図１８及び図１９では、ＴＦＴ基板２０に対してＣＦ基板２１が、ずれ量Δだけ右側にずれている。この合わせズレに起因して、画素電極３２（電極３２−１）と共通電極４２との距離が、左右で異なっている。

また、図１８及び図１９は、オン状態の動作も示している。比較例では、画素のうち画素電極３２より左側の領域（概略画素の半分の領域）では、複数の液晶分子は、概略同じ方向に傾く。同様に、画素のうち画素電極３２より右側の領域（概略画素の他の半分の領域）では、複数の液晶分子は、概略同じ方向に傾く。

ここで、合わせズレが発生していない状態（図１６及び図１７）において、ＣＦ基板２１側の共通電極４２とＴＦＴ基板２０側の画素電極３２との最短の水平距離をｔ、ＴＦＴ基板２０の共通電極３４と画素電極３２との最短距離をＬ、共通電極３４と共通電極４２との垂直方向の間隔（セルギャップ）をｄ、共通電極３４（及び共通電極４２）と画素電極３２との電圧差をＶとする。斜め電界Ｅａ、及び横電界Ｅｂはそれぞれ、以下の式（１）、（２）で表される。

Ｅａ＝Ｖ／（ｔ^２＋ｄ^２）^１／２ ・・・（１）
Ｅｂ＝Ｖ／Ｌ ・・・（２）

図１９に示すように、ＴＦＴ基板２０とＣＦ基板２１とが水平方向にずれ量Δだけ合わせずれが発生したものとすると、画素電極３２−１より左側の斜め電界Ｅａ１及び横電界Ｅｂ１と、画素電極３２より右側の斜め電界Ｅａ２及び横電界Ｅｂ２とは、以下の式（３）〜（５）で表される。

Ｅａ１＝Ｖ／｛（ｔ−Δ）^２＋ｄ^２｝^１／２ ・・・（３）
Ｅａ２＝Ｖ／｛（ｔ＋Δ）^２＋ｄ^２｝^１／２ ・・・（４）
Ｅｂ１＝Ｅｂ２＝Ｖ／Ｌ ・・・（５）

このように、画素電極３２の右側の斜め電界Ｅａ２が左側の斜め電界Ｅａ１より低くなり、画素電極３２の左右で電界のアンバランスが発生してしまう。これにより、画素内の透過率が画素電極３２の左右で不均一になってしまい、表示ムラが発生してしまう。表示ムラ（輝度ムラ及び／又は色ムラ）とは、領域に応じて色や輝度が異なることを意味する。また、透過率が左右不均一になることで、視角依存性が大きくなってしまう。視角依存性とは、視角（画面を見る角度）によって見え方（コントラスト比及び／又は色）が異なる性質である。

一方、本実施形態では、液晶分子が全方位に傾くので、透過率が不均一な領域を低減できる。特に、本実施形態では、前述した合わせズレが発生した場合でも、表示ムラを低減できるとともに、視角依存性を低減できる。

［７］第１実施形態の効果
以上詳述したように第１実施形態では、液晶表示装置１０は、ＴＦＴ基板２０と、ＣＦ基板２１と、ＴＦＴ基板２０及びＣＦ基板２１間に充填され、電界を印加しない状態で垂直配向をとる液晶層２２とを備える。また、液晶表示装置１０は、ＴＦＴ基板２０に設けられ、スイッチング素子１９に電気的に接続された画素電極３２と、ＴＦＴ基板２０に設けられ、画素電極３２を囲む共通電極３４と、ＣＦ基板２１に設けられ、平面視において共通電極３４を覆う共通電極４２とを備える。画素電極３２は、第１方向に延びる電極３２−１と、電極３２−１から第１方向に交差する第２方向に延びる複数の突起部３２Ａと、電極３２−１から第２方向と反対の第３方向に延びる複数の突起部３２Ｂとを含む。共通電極３４は、第１方向に延びる電極３４−１、３４−２と、電極３４−１から第３方向に延びる複数の突起部３４Ａと、電極３４−２から第２方向に延びる複数の突起部３４Ｂとを含む。共通電極４２は、第１方向に延びる電極４２−１、４２−２と、電極４２−１から第３方向に延びる複数の突起部４２Ａと、電極４２−２から第２方向に延びる複数の突起部４２Ｂとを含む。複数の突起部３２Ａと、複数の突起部４２Ａとは、第１方向に沿って交互に配置される。複数の突起部３２Ｂと、複数の突起部４２Ｂとは、第１方向に沿って交互に配置される。平面視において、突起部４２Ａは突起部３４Ａを覆い、突起部４２Ｂは突起部３４Ｂを覆う。

従って第１実施形態によれば、複数の液晶分子を全方位に傾けることができる。これにより、画素内における透過率が不均一になるのを抑制できる。この結果、表示ムラを低減することができる。また、画面を見る角度によって表示が不均一になるのを抑制できるため、視角依存性を低減できる。結果として、液晶表示装置１０の表示特性を向上させることができる。

また、表示に有効な領域（画素電極３２と共通電極４２との隙間）がジグザグ形状となるので、この領域の行路長を長くできる。これにより、画素の透過率を向上させることができるとともに、開口率を向上させることができる。

また、液晶層２２に電界を印加した場合、液晶分子がベンド配向（具体的には、ハーフベンド配向）をとるようになるため、ＶＡ（Vertical Alignment）モード、及びＩＰＳ（In-Plane Switching）／ＦＦＳ（Fringe Field Switching）モードなどに比べて、表示パネル１１の応答速度を向上させることができる。

また、ＣＦ基板２１側の共通電極４２上に、従来のＴＢＡ（Transverse Bend Alignment）モードで必要とされる、液晶層に印加される電界を調整するための誘電体膜を形成する必要がない。これにより、ＤＣ（direct current）アンバランスに起因して発生していた残像（いわゆる、焼き付き）を抑制できる。

また、ＣＦ基板２１側の共通電極４２を、ＴＦＴ基板２０側の共通電極３４と平面投影において重なるように配置したことにより、ＴＦＴ基板２０側の画素電極３２とＣＦ基板２１側の共通電極４２との間で斜め電界がより強くなる。これにより、所望のハーフベンド配向になるように液晶分子を傾けることができるため、透過率を向上させることができる。

また、ＴＢＡモードでは透過率が低いために、セルギャップを小さくすることが困難であった。しかし、本実施形態の構造を採用することで、セルギャップをより小さくすることが可能となり、さらなる応答速度の高速化が可能となる。

また、セルギャップを小さくすることが可能であるため、視野角を劣化させることなく、円偏光板を使用することができる。また、円偏光板を表示パネル１１に配置することで、直線偏光板では取り出せなかった偏光板の軸方向に倒れている液晶分子が存在する領域の光も取り出すことができ、透過率のさらなる向上が可能となる。さらに、反射表示の光学設計の最適化が可能となるため、半透過型表示パネルに対応できるようになる。

［第２実施形態］
第２実施形態は、ＴＦＴ基板２０側の共通電極３４に突起部を設けず、共通電極３４を長方形の枠で構成する。そして、ＣＦ基板２１側の共通電極４２のみ、複数の突起部４２Ａ、４２Ｂを設けるようにしている。

図２０は、本発明の第２実施形態に係る表示パネル１１の平面図である。図２１は、ＴＦＴ基板２０側の電極構造を主として示した表示パネル１１の平面図である。図２２は、図２０のＡ−Ａ´線に沿った表示パネル１１の断面図である。なお、共通電極４２の平面図は、第１実施形態で示した図５と同じである。図２０のＢ−Ｂ´線に沿った断面図は、第１実施形態で示した図７と同じである。図２１及び図５を重ね合わせることで、図２０が得られる。

共通電極３４は、長方形の枠から構成され、画素電極３２を囲むように構成される。すなわち、共通電極３４は、Ｙ方向に延びる第１及び第２電極３４−１、３４−２と、これら第１及び第２電極３４−１、３４−２の両端を接続しかつＸ方向に延びる第３及び第４電極３４−３、３４−４とを備える。電極３４−１〜３４−４は、画素の境界部分に配置される。電極３４−１〜３４−４はそれぞれ、Ｘ方向及びＹ方向に隣接する４つの画素に共有される。

電極４２−１の端は、電極３４−１の端と同じか、電極３４−１の端より画素電極３２側に配置される。電極４２−２の端は、電極３４−２の端と同じか、電極３４−２の端より画素電極３２側に配置される。電極４２−３の端は、電極３４−３の端と同じか、電極３４−３の端より画素電極３２側に配置される。電極４２−４の端は、電極３４−４の端と同じか、電極３４−４の端より画素電極３２側に配置される。その他の構成は、第１実施形態と同じである。

第２実施形態においても、第１実施形態と同じ動作を実現できる。第２実施形態の効果は、第１実施形態と同じである。

なお、上記各実施形態では、反射領域と透過領域とを含む半透過型表示パネルの構成例を示している。しかし、反射領域を含まない透過型表示パネルに本実施形態を適用することも可能である。透過型表示パネルは、半透過型表示パネルの構成から反射膜を除いて構成される。

本明細書において、板やフィルムは、その部材を例示した表現であり、その構成に限定されるものではない。例えば、位相差板は、板状の部材に限定されるものではなく、明細書で記載した機能を有するフィルムやその他の部材であってもよい。偏光板は、板状の部材に限定されるものではなく、明細書で記載した機能を有するフィルムやその他の部材であってもよい。

本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲内で、構成要素を変形して具体化することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、１つの実施形態に開示される複数の構成要素の適宜な組み合わせ、若しくは異なる実施形態に開示される構成要素の適宜な組み合わせにより種々の発明を構成することができる。例えば、実施形態に開示される全構成要素から幾つかの構成要素が削除されても、発明が解決しようとする課題が解決でき、発明の効果が得られる場合には、これらの構成要素が削除された実施形態が発明として抽出されうる。

…１０…液晶表示装置、１１…表示パネル、１２…バックライト、１３…走査ドライバ、１４…信号ドライバ、１５…共通電極ドライバ、１６…電圧発生回路、１７…制御回路、１８…画素、１９…スイッチング素子、２０…ＴＦＴ基板、２１…ＣＦ基板、２２…液晶層、２３…ゲート電極、２４…蓄積電極、２５…ゲート絶縁膜、２６…半導体層、２７Ａ…ソース電極、２７Ｂ，２８Ｂ…接続電極、２８Ａ…ドレイン電極、２９，３１…絶縁膜、３０…反射膜、３２…画素電極、３３…コンタクトプラグ、３４…共通電極、３５，４３…配向膜、４０…ブラックマトリクス、４１…カラーフィルタ、４２…共通電極、４４，４５…位相差板、４６，４７…偏光板。

Claims (8)

1. 第１及び第２基板と、
   前記第１及び第２基板間に充填された液晶層と、
   前記第１基板に設けられたスイッチング素子と、
   前記第１基板に設けられ、前記スイッチング素子に電気的に接続された画素電極と、
   前記第１基板に設けられ、前記画素電極を囲む第１共通電極と、
   前記第２基板に設けられ、平面視において前記第１共通電極を覆う第２共通電極と
   を具備し、
   前記画素電極は、第１方向に延びる第１電極と、前記第１電極から前記第１方向に交差する第２方向に延びる第１及び第２突起部と、前記第１電極から前記第２方向と反対の第３方向に延びる第３及び第４突起部とを含み、
   前記第２共通電極は、前記第１方向に延びる第２及び第３電極と、前記第２電極から前記第３方向に延びる第５及び第６突起部と、前記第３電極から前記第２方向に延びる第７及び第８突起部とを含み、
   前記第１及び第２突起部と、前記第５及び第６突起部とは、前記第１方向に沿って交互に配置され、
   前記第３及び第４突起部と、前記第７及び第８突起部とは、前記第１方向に沿って交互に配置される
   液晶表示装置。
2. 平面視において、前記画素電極と前記第２共通電極との隙間は、ジグザグ形状である
   請求項１に記載の液晶表示装置。
3. 前記第１共通電極は、前記第１方向に延びる第４及び第５電極と、前記第４電極から前記第３方向に延びる第９及び第１０突起部と、前記第５電極から前記第２方向に延びる第１１及び第１２突起部とを含み、
   平面視において、前記第５乃至８突起部はそれぞれ、前記第９乃至第１２突起部を覆う
   請求項１又は２に記載の液晶表示装置。
4. 平面視において、前記画素電極と前記第１共通電極との隙間は、ジグザグ形状である
   請求項３に記載の液晶表示装置。
5. 前記液晶層は、Ｐ型の液晶材料からなり、電界を印加しない状態で垂直配向をとる
   請求項１乃至４のいずれかに記載の液晶表示装置。
6. 前記第１及び第２共通電極には、同じ電圧が印加される
   請求項１乃至５のいずれかに記載の液晶表示装置。
7. 前記第１及び第２基板を挟むように配置された第１及び第２円偏光板をさらに具備する
   請求項１乃至６のいずれかに記載の液晶表示装置。
8. 前記スイッチング素子を覆うようにして、前記第１基板に設けられた反射膜をさらに具備する
   請求項１乃至７のいずれかに記載の液晶表示装置。