JP2018093398A - 制御装置 - Google Patents
制御装置 Download PDFInfo
- Publication number
- JP2018093398A JP2018093398A JP2016236154A JP2016236154A JP2018093398A JP 2018093398 A JP2018093398 A JP 2018093398A JP 2016236154 A JP2016236154 A JP 2016236154A JP 2016236154 A JP2016236154 A JP 2016236154A JP 2018093398 A JP2018093398 A JP 2018093398A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- bus access
- signal transmission
- cpu
- resource
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
Abstract
Description
記憶部に記憶されている起動周期情報に基づいて、混合処理の実行開始タイミングを決定して、決定した実行開始タイミングから混合処理を実行する混合処理実行部(6)とを備える制御装置である。
図1に示すマイクロコントローラ1は、本発明の制御装置に相当する。マイクロコントローラ1は、ROM2、RAM3、不揮発性メモリ4、周辺回路5、CPU6、内部バス7、アンテナ8を備える。このマイクロコントローラ1は、たとえば、ECU(electronic control unit)の一部要素として備えられる。
図2に、CPU6が実行するタスクのタイミングチャートの一例を示す。図2に示すように、本実施形態では、メインタスクの実行周期は5msである。また、図2に示すように、本実施形態では、アイドルタスク区間には、リソースリフレッシュ区間と未処理区間とが存在する。リソースリフレッシュ区間は、前述したリソースリフレッシュ処理を実行する区間である。リソースリフレッシュ処理以外の処理はメインタスクで実行する。なお、リソースは、CPU6に接続されている要素あるいはCPU6が内部に備える要素を意味する。前者にはRAM3、周辺回路5などがあり、後者にはCPU6が備えるレジスタなどがある。リソースリフレッシュ処理は、これらリソースの初期値を再設定する処理である。
ここで、本実施形態における、バスアクセスを行う周期の変更手段を説明する前に、比較例を説明する。リソースリフレッシュ処理には種々の具体的処理が含まれ、それら具体的処理には、前述のように、バスアクセスを行う処理とバスアクセスを行わない処理の2種類がある。そこで、バスアクセスを行う周期を変更するために、リソースリフレッシュ処理を、バスアクセスを行う処理とバスアクセスを行わない処理に分類する。以下、比較例の説明において、バスアクセスを行わない処理を実行する区間を第1リソースリフレッシュ区間とし、バスアクセスを行う処理を実行する区間を第2リソースリフレッシュ区間とする。
これに対して、本実施形態では、図2に示しているように、1つのリソースリフレッシュ区間としており、バスアクセスを行う処理とバスアクセスを行わない処理を、別々の区間に区別していない。
図4に、図2に示すアイドルタスク区間にCPU6が実行する処理を示す。図4に示す処理は、メインタスクが終了したことにより、つまり、タスクがアイドルタスクに移行したことにより開始する。なお、メインタスクは、周期的に実行を開始するが、実行時間は一定ではなく、そのときに実際に処理する内容により、メインタスクの終了時点は変動する。
以上、説明した本実施形態では、不揮発性メモリ4に、リソースリフレッシュ処理の起動周期を定める情報であるカスタマイズ値を記憶している。不揮発性メモリ4は書き換え可能であることから、本実施形態のマイクロコントローラ1は、リソースリフレッシュ処理の起動周期が変更可能である。
前述した実施形態では、混合処理としてリソースリフレッシュ処理を示した。しかし、混合処理は、リソースリフレッシュ処理に限定されず、バスを介した信号送信を行う処理と、バスを介した信号送信を行わない処理とを両方とも含んだ処理であればよい。
バスは、内部バス7に限られず、マイクロコントローラ1と外部回路とを接続する外部バスでもよい。また、バスアクセスを行う処理を、内部バス7を介して周辺回路5に信号送信する処理に限定してもよい。
アンテナ8は、マイクロコントローラ1や、マイクロコントローラ1を含むECUに備えられている必要はなく、マイクロコントローラ1の周囲にあればよい。アンテナ8がマイクロコントローラ1の周囲にあれば、マイクロコントローラ1が実行するバスアクセス時に発生するノイズにより、アンテナ8を用いた無線通信が妨害される恐れがあるからである。
Claims (2)
- バスを介した信号送信を行う信号送信処理と、前記バスを介した信号送信を行わない非送信処理とを含んだ処理である混合処理の起動周期を定める起動周期情報を記憶している書き換え可能な記憶部(4)と、
前記記憶部に記憶されている前記起動周期情報に基づいて、前記混合処理の実行開始タイミングを決定して、決定した前記実行開始タイミングから前記混合処理を実行する混合処理実行部(6)とを備える制御装置。 - 請求項1において、
前記制御装置は、CPU(6)と、前記バスである内部バス(7)と、前記内部バスを介して前記CPUと接続された周辺回路(5)とを備えており、
前記CPUが前記混合処理実行部としての機能を備え、
前記混合処理は、前記制御装置が備えるリソースに対するリフレッシュ処理であり、
前記信号送信処理は、前記CPUが前記内部バスを介して前記周辺回路に制御信号を送信して行う、前記周辺回路に対するリフレッシュ処理を含んでいる制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016236154A JP6772797B2 (ja) | 2016-12-05 | 2016-12-05 | 制御装置 |
US15/727,841 US10403350B2 (en) | 2016-12-05 | 2017-10-09 | Control unit having radio interference avoiding function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016236154A JP6772797B2 (ja) | 2016-12-05 | 2016-12-05 | 制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018093398A true JP2018093398A (ja) | 2018-06-14 |
JP6772797B2 JP6772797B2 (ja) | 2020-10-21 |
Family
ID=62243411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016236154A Active JP6772797B2 (ja) | 2016-12-05 | 2016-12-05 | 制御装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10403350B2 (ja) |
JP (1) | JP6772797B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0460988A (ja) * | 1990-06-27 | 1992-02-26 | Canon Inc | リフレツシユ制御装置 |
JPH0644772A (ja) * | 1992-07-27 | 1994-02-18 | Kokusai Electric Co Ltd | メモリ回路及びそのリフレッシュ方式 |
JP2001028187A (ja) * | 1999-06-28 | 2001-01-30 | Hyundai Electronics Ind Co Ltd | 半導体メモリ素子のパワー供給制御装置 |
JP2005216429A (ja) * | 2004-01-30 | 2005-08-11 | Elpida Memory Inc | 半導体記憶装置及びそのリフレッシュ制御方法 |
JP2006080741A (ja) * | 2004-09-08 | 2006-03-23 | Matsushita Electric Ind Co Ltd | ネット家電および通信装置 |
JP2014524098A (ja) * | 2011-06-30 | 2014-09-18 | シリコン イメージ,インコーポレイテッド | 動的メモリデバイスの細粒度セルフリフレッシュ制御を容易にするための機構 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09250262A (ja) | 1996-03-15 | 1997-09-22 | Matsuda Shoji Kk | リモートコントロール装置及びその制御方法 |
US20070005819A1 (en) * | 2005-06-30 | 2007-01-04 | Skirvin Jeffrey D | Apparatus and method to guarantee unique connection tags across resets in a connection protocol |
JP2007085999A (ja) | 2005-09-26 | 2007-04-05 | Fujitsu Ten Ltd | 電波送受信器における電波干渉回避装置 |
US8463826B2 (en) * | 2009-09-03 | 2013-06-11 | Apple Inc. | Incremental garbage collection for non-volatile memories |
JP2013073403A (ja) * | 2011-09-27 | 2013-04-22 | Fujitsu Ltd | 情報処理装置、情報処理方法、および情報処理プログラム |
JP6135612B2 (ja) * | 2014-07-11 | 2017-05-31 | 株式会社デンソー | 回転検出装置および回転検出装置の製造方法 |
JP2016029768A (ja) | 2014-07-25 | 2016-03-03 | 株式会社ノーリツ | 無線通信装置 |
-
2016
- 2016-12-05 JP JP2016236154A patent/JP6772797B2/ja active Active
-
2017
- 2017-10-09 US US15/727,841 patent/US10403350B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0460988A (ja) * | 1990-06-27 | 1992-02-26 | Canon Inc | リフレツシユ制御装置 |
JPH0644772A (ja) * | 1992-07-27 | 1994-02-18 | Kokusai Electric Co Ltd | メモリ回路及びそのリフレッシュ方式 |
JP2001028187A (ja) * | 1999-06-28 | 2001-01-30 | Hyundai Electronics Ind Co Ltd | 半導体メモリ素子のパワー供給制御装置 |
JP2005216429A (ja) * | 2004-01-30 | 2005-08-11 | Elpida Memory Inc | 半導体記憶装置及びそのリフレッシュ制御方法 |
JP2006080741A (ja) * | 2004-09-08 | 2006-03-23 | Matsushita Electric Ind Co Ltd | ネット家電および通信装置 |
JP2014524098A (ja) * | 2011-06-30 | 2014-09-18 | シリコン イメージ,インコーポレイテッド | 動的メモリデバイスの細粒度セルフリフレッシュ制御を容易にするための機構 |
Also Published As
Publication number | Publication date |
---|---|
US20180158503A1 (en) | 2018-06-07 |
JP6772797B2 (ja) | 2020-10-21 |
US10403350B2 (en) | 2019-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9286066B2 (en) | Processor, and method of loop count control by processor | |
JP2018508886A (ja) | マルチプロセッサシステムにおける揮発性メモリ保守イベントのスケジューリング | |
KR20190082822A (ko) | 전력-성능 관리를 위한 애플리케이션 프로파일링 | |
JP4393954B2 (ja) | マイクロコンピュータ | |
US9513969B2 (en) | Method for the management of task execution in a computer system | |
US9990317B2 (en) | Full-mask partial-bit-field (FM-PBF) technique for latency sensitive masked-write | |
JP6772797B2 (ja) | 制御装置 | |
US11204804B2 (en) | Electronic device and control method thereof | |
US6981109B2 (en) | Digital signal processor system having programmable random access memory that executes processing during downloading of a program | |
JP2018508884A (ja) | 揮発性メモリ保守イベントのカーネルスケジューリングを提供するためのシステムおよび方法 | |
CN115842251A (zh) | 天线采样补偿方法、装置和相控阵平板天线 | |
CN104809024B (zh) | 推测中断信号 | |
JPWO2005013130A1 (ja) | リアルタイム制御システム | |
US20150282193A1 (en) | Method and apparatus for avoiding communication interference in wireless communication system | |
JP5251353B2 (ja) | 情報処理装置 | |
JP6992694B2 (ja) | 通信装置及び通信方法 | |
JP6160571B2 (ja) | データ処理装置 | |
JP2009288953A (ja) | 電子制御装置 | |
JP7395384B2 (ja) | 伝送装置 | |
KR102503579B1 (ko) | 송신 큐에 기초하여 인터럽트를 제어하는 전자 장치 및 이의 제어 방법 | |
JP6464211B2 (ja) | プログラマブルコントローラ | |
KR102370160B1 (ko) | 간섭 주파수 신호를 고려한 주파수 신호 출력 방법 및 장치 | |
JP6779111B2 (ja) | 端末装置、通信方法、通信システム及びプログラム | |
JP7069870B2 (ja) | 情報処理装置 | |
JP4305400B2 (ja) | マイクロコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200901 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200914 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6772797 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |