JP2018093398A - 制御装置 - Google Patents

制御装置 Download PDF

Info

Publication number
JP2018093398A
JP2018093398A JP2016236154A JP2016236154A JP2018093398A JP 2018093398 A JP2018093398 A JP 2018093398A JP 2016236154 A JP2016236154 A JP 2016236154A JP 2016236154 A JP2016236154 A JP 2016236154A JP 2018093398 A JP2018093398 A JP 2018093398A
Authority
JP
Japan
Prior art keywords
processing
bus access
signal transmission
cpu
resource
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016236154A
Other languages
English (en)
Other versions
JP6772797B2 (ja
Inventor
坂本 浩
Hiroshi Sakamoto
浩 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2016236154A priority Critical patent/JP6772797B2/ja
Priority to US15/727,841 priority patent/US10403350B2/en
Publication of JP2018093398A publication Critical patent/JP2018093398A/ja
Application granted granted Critical
Publication of JP6772797B2 publication Critical patent/JP6772797B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh

Abstract

【課題】無線通信の通信チャネルを変更することなく、有線通信により生じる電波が無線通信を妨害してしまうことを抑制できる制御装置を提供する。【解決手段】内部バス7を介した信号送信を行う信号送信処理と、内部バス7を介した信号送信を行わない非送信処理とを含んだ処理である混合処理の起動周期を定める起動周期情報を記憶している不揮発性メモリ4と、不揮発性メモリ4に記憶されている起動周期情報に基づいて、混合処理の実行開始タイミングを決定して、決定した実行開始タイミングから混合処理を実行するCPU6とを備える。不揮発性メモリ4に記憶されている起動周期情報を変更すれば、混合処理内で実行される信号送信処理の実行周期も変化する。よって、混合処理の起動周期から定まる周波数が無線通信の通信チャネルの周波数とならないように混合処理の起動周期を変更することで、無線通信を妨害してしまうことを抑制できる。【選択図】図1

Description

本発明は、制御装置に関し、特に、電波干渉を回避する機能を備えた制御装置に関する。
特許文献1に記載されているように、無線LANと有線LANとを備えているシステムでは、有線LANでの通信時に有線LAN用ケーブルから発生する電波により、無線LAN通信が妨害されるおそれがあることが知られている。そこで、特許文献1では、有線LAN用ケーブルが接続されたことを検出した場合には、無線LANの通信チャネルを切り替えている。
特開2016−29768号公報
無線LANと有線LANに限られず、バスすなわち信号線から放射される電波が、無線通信のアンテナに受信されてしまう場合に、その電波により無線通信が妨害されてしまう恐れがある。
特許文献1に記載の技術を用いる場合、無線通信が妨害されないようにするためには、無線通信の通信チャネルを変更しなければならない。
本発明は、この事情に基づいて成されたものであり、その目的とするところは、無線通信の通信チャネルを変更することなく、有線通信により生じる電波が無線通信を妨害してしまうことを抑制できる制御装置を提供することにある。
上記目的は独立請求項に記載の特徴の組み合わせにより達成され、また、下位請求項は、発明の更なる有利な具体例を規定する。特許請求の範囲に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本発明の技術的範囲を限定するものではない。
上記目的を達成するための本発明は、バスを介した信号送信を行う信号送信処理と、バスを介した信号送信を行わない非送信処理とを含んだ処理である混合処理の起動周期を定める起動周期情報を記憶している書き換え可能な記憶部(4)と、
記憶部に記憶されている起動周期情報に基づいて、混合処理の実行開始タイミングを決定して、決定した実行開始タイミングから混合処理を実行する混合処理実行部(6)とを備える制御装置である。
本発明では、書き換え可能な記憶部に、混合処理の起動周期を定める起動周期情報を記憶している。つまり、本発明では、混合処理の起動周期を書き換えにより変更可能としている。混合処理の起動周期を変更すれば、混合処理内で実行される信号送信処理の実行周期も変化する。よって、混合処理の起動周期から定まる周波数が無線通信の通信チャネルの周波数とならないように混合処理の起動周期を変更することで、無線通信を妨害してしまうことを抑制できる。
また、本発明では、干渉を回避するために起動周期を設定する処理を、バスを介した信号を行う信号送信処理とするのではなく、この信号送信処理と、バスを介した信号の送信を行わない非送信処理とを含んだ混合処理全体としている。よって、信号送信処理と非送信処理に分類する必要がない。これにより、混合処理を実行するためのプログラムを異なる製品へ移植する都度、混合処理に含まれる具体的な処理を、信号送信処理と非送信処理に分類する手間を省略することができる。
さらに、本発明では、起動周期情報を記憶している記憶部が、書き換え可能な記憶部である。よって、干渉を回避すべき無線通信の周波数が異なる制御装置へ適合させる際には、記憶部に記憶された起動周期情報を変更すればよいので、干渉を回避すべき無線通信の周波数が異なる制御装置への適用も容易になる。
マイクロコントローラ1の構成を示すブロック図である。 図1のCPU6が実行するタスクのタイミングチャートである。 比較例における、バスアクセスを行う処理のタイミングチャートである。 アイドルタスク区間にCPU6が実行する処理を示すフローチャートである。
以下、本発明の実施形態を図面に基づいて説明する。
[全体構成]
図1に示すマイクロコントローラ1は、本発明の制御装置に相当する。マイクロコントローラ1は、ROM2、RAM3、不揮発性メモリ4、周辺回路5、CPU6、内部バス7、アンテナ8を備える。このマイクロコントローラ1は、たとえば、ECU(electronic control unit)の一部要素として備えられる。
ROM2には、CPU6が実行するプログラムが記憶されている。RAM3は、CPU6がROM2に記憶されたプログラムを実行する際にデータを一時記憶する。不揮発性メモリ4は、請求項の記憶部に相当しており、記憶しているデータを書き換え可能である。不揮発性メモリ4としては、たとえば、EPROMを用いることができる。不揮発性メモリ4には、リソースをリフレッシュする処理(以下、リソースリフレッシュ処理)の起動周期を、アンテナ8を用いた無線通信に対する干渉を抑制する周期となるように適合させたカスタマイズ値が記憶されている。
周辺回路5は、たとえば、タイマ、ウォッチドッグタイマ、割り込みコントローラ、AD変換回路、DA変換回路などである。
CPU6は、RAM3の一時記憶機能を利用しつつ、ROM2に記憶されているプログラムを実行する演算回路である。CPU6は、内部バス7により、ROM2、RAM3、不揮発性メモリ4、周辺回路5と接続されている。CPU6は、ROM2に記憶されているプログラムを実行することで種々の機能を実行する。たとえば、CPU6は、周辺回路5との間でデータの送受信を行ったり、周辺回路5に制御信号を送信して、周辺回路5のリフレッシュ処理を実行したりする。周辺回路5のリフレッシュ処理としては、たとえば、周辺回路5が備えるレジスタやバッファをリフレッシュする処理がある。
本実施形態では、CPU6が実行する処理は、メインタスクとアイドルタスクとに区別されている。メインタスクは一定周期で開始される。メインタスクの終了後、次のメインタスクの開始タイミングまではアイドルタスク区間となる。
[タスク実行タイミングチャート]
図2に、CPU6が実行するタスクのタイミングチャートの一例を示す。図2に示すように、本実施形態では、メインタスクの実行周期は5msである。また、図2に示すように、本実施形態では、アイドルタスク区間には、リソースリフレッシュ区間と未処理区間とが存在する。リソースリフレッシュ区間は、前述したリソースリフレッシュ処理を実行する区間である。リソースリフレッシュ処理以外の処理はメインタスクで実行する。なお、リソースは、CPU6に接続されている要素あるいはCPU6が内部に備える要素を意味する。前者にはRAM3、周辺回路5などがあり、後者にはCPU6が備えるレジスタなどがある。リソースリフレッシュ処理は、これらリソースの初期値を再設定する処理である。
リソースに、CPU6に接続されている要素とCPU6が内部に備える要素とがあることから、リソースリフレッシュ処理には、バスアクセスを行う処理と、バスアクセスを行わない処理とがある。バスアクセスを行う処理は、内部バス7を介して信号送信を行う処理を意味し、バスアクセスを行わない処理は、内部バス7を介した信号送信を行わない処理を意味する。なお、バスアクセスを行う処理は請求項の信号送信処理に相当し、バスアクセスを行わない処理は請求項の非送信処理に相当し、リソースリフレッシュ処理は請求項の混合処理に相当する。また、CPU6は、混合処理に相当するリソースリフレッシュ処理を実行するので、CPU6は請求項の混合処理実行部としての機能を備える。
アンテナ8は、マイクロコントローラ1の外部から送信される電波を受信する受信アンテナ、および、外部へ電波を送信する送信アンテナの一方または両方として機能する。アンテナ8は図示していない無線部に接続されている。この無線部は、マイクロコントローラ1が備えていてもよいし、ECUに備えられていてもよい。
前述したように、リソースリフレッシュ処理には、バスアクセスを行う処理とバスアクセスを行わない処理とがある。これらの処理は、アイドルタスクにおいて周期的に行うようになっている。周期的にリフレッシュ処理を実行することで、何らかの要因で設定値が間違った値に変化してしまったとしても、その周期経過後には、設定値を正しい値に戻すことができるので、誤動作を抑制できる。
しかし、バスアクセスを行う毎に内部バス7からはノイズが放射される。そのため、バスアクセスを行う処理を周期的に実行すると、その周期により定まる周波数のノイズが生じることになる。バスアクセスにより生じるノイズの周波数が、アンテナ8の通信周波数と同じであると、アンテナ8を用いた無線通信を妨害してしまう恐れがある。
設計段階において、バスアクセスを行う処理により生じるノイズが、アンテナ8を用いた無線通信を妨害してしまう恐れがあることが判明した場合、そのノイズが無線通信へ与える影響を軽減させるためには、バスアクセスを行う周期を変更すればよい。
[比較例]
ここで、本実施形態における、バスアクセスを行う周期の変更手段を説明する前に、比較例を説明する。リソースリフレッシュ処理には種々の具体的処理が含まれ、それら具体的処理には、前述のように、バスアクセスを行う処理とバスアクセスを行わない処理の2種類がある。そこで、バスアクセスを行う周期を変更するために、リソースリフレッシュ処理を、バスアクセスを行う処理とバスアクセスを行わない処理に分類する。以下、比較例の説明において、バスアクセスを行わない処理を実行する区間を第1リソースリフレッシュ区間とし、バスアクセスを行う処理を実行する区間を第2リソースリフレッシュ区間とする。
バスアクセスを行う周期を変更するためには、第2リソースリフレッシュ区間の周期を変更すればよいことになる。第1リソースリフレッシュ区間の実行周期に影響を与えずに、第2リソースリフレッシュ区間の周期を変更する方法として、周期的に生じる第2リソースリフレッシュ区間において毎回、バスアクセスを行う処理を実行するのではなく、次の方法が考えられる。すなわち、一部の第2リソースリフレッシュ区間のみバスアクセスを行う処理を実行し、残りの第2リソースリフレッシュ区間では、バスアクセスを行わないダミー処理を実行することが考えられる。
図3は、周期的に生じる第2リソースリフレッシュ区間のうち、5回に1回のみ、バスアクセスを行うリフレッシュ処理を実行し、残りの4回はダミー処理を実行する場合を概念的に示している。図3では、t11〜t12、t13〜t14、t15〜t16、t17〜t18ではダミー処理を実行し、t19〜t20でバスアクセスを行うリフレッシュ処理を実行する。この例では、t11〜t12、t13〜t14、t15〜t16、t17〜t18、t19〜t20で、いずれもバスアクセスを行うリフレッシュ処理を実行する場合に比較して、ノイズの周波数が1/5になる。
しかしながら、この比較例の手法を行うには、アイドルタスク区間で実行するリソースリフレッシュ処理を、バスアクセスを行う処理と、バスアクセスを行わない処理に分類しなければならない。また、マイクロコントローラ1が持つリソースが異なると、具体的なリソースリフレッシュ処理が異なる。そのため、比較例の手法を、異なるリソースを持つマイクロコントローラ1へ移植しようとすれば、改めて、アイドルタスク区間で実行するリソースリフレッシュ処理を、バスアクセスを行う処理と、バスアクセスを行わない処理に分類する必要がある。つまり、比較例の手法は、移植の度に生じる設計の手間が大きい。
[本実施形態におけるノイズ周波数変更方法]
これに対して、本実施形態では、図2に示しているように、1つのリソースリフレッシュ区間としており、バスアクセスを行う処理とバスアクセスを行わない処理を、別々の区間に区別していない。
本実施形態では、比較例のように、バスアクセスを行う処理とバスアクセスを行わない処理とに分けた上で、バスアクセスを行う処理を実行する区間の一部をダミー処理に置き換えるという手法は採用していない。本実施形態では、リソースリフレッシュ処理を実行する周期を可変にすることで、ノイズの周波数を変更している。リソースリフレッシュ処理を実行する周期を変更すれば、リソースリフレッシュ処理において実行するバスアクセスを行う処理の周期も変更される。そこで、リソースリフレッシュ処理を実行する周期を可変にすることで、ノイズの周波数を変更するのである。
[アイドルタスク区間の処理]
図4に、図2に示すアイドルタスク区間にCPU6が実行する処理を示す。図4に示す処理は、メインタスクが終了したことにより、つまり、タスクがアイドルタスクに移行したことにより開始する。なお、メインタスクは、周期的に実行を開始するが、実行時間は一定ではなく、そのときに実際に処理する内容により、メインタスクの終了時点は変動する。
ステップ(以下、ステップを省略)S1では、不揮発性メモリ4からカスタマイズ値を読み出す。続くS2では、カウンタ値がカスタマイズ値を超えたか否かを判断する。カウンタ値は、リソースリフレッシュ処理を開始する際にゼロになり、後述するS5において1ずつ増加する値である。よって、カウンタ値は、リソースリフレッシュ処理を開始してからの時間経過に対応して増加する値である。S2の判断がYESであればS3に進み、NOであればS6に進む。
S3では、カウンタ値をゼロにする。S4では、リソースリフレッシュ処理を実行する。カウンタ値は、リソースリフレッシュ処理を開始してからの経過時間に対応しており、カウンタ値がカスタマイズ値を超えた場合に、リソースリフレッシュ処理を開始するので、カスタマイズ値は、リソースリフレッシュ処理の起動周期を定める情報である。つまり、カスタマイズ値は、請求項の起動周期情報に相当する。また、カウンタ値がカスタマイズ値を超えたことは、リソースリフレッシュ処理の実行開始タイミングになったことを意味する。
前述したように、リソースリフレッシュ処理は、バスアクセスを行う処理と、バスアクセスを行わない処理の2種類の処理があるが、本実施形態では、これら2種類の分類することなく、リソースリフレッシュ処理を行う。
S4で実行する具体的なリソースリフレッシュ処理の内容は、たとえば、リソースリフレッシュ処理を実行する必要がある全部のリソースに対してリソースリフレッシュ処理を実行するという内容でよい。あるいは、リソースリフレッシュ処理を実行する必要がある全部のリソースを、予め定めた順番で、1回のリソースリフレッシュ区間において一定数毎にリソースリフレッシュ処理を実行するという内容でもよい。リソースリフレッシュ処理が終了したらS5へ進む。S5では、カウンタ値を1増加させる。
S2の判断がNOの場合にはS6に進む。S6では、一定時間、ダミー処理を実行する。ダミー処理は、バスアクセスを行わない処理であればよい。たとえば、たとえばNOP処理をダミー処理として実行する。S6を実行した場合にもS5に進み、カウンタ値を1増加させる。
この図4に示す処理は、タスクがメインタスクに移行するまで繰り返し実行される。タスクがメインタスクに移った場合、カウンタ値は、そのときの値に保持される。
次に、この図4に示した処理を、図2に示したタイミングチャートに対応させて説明する。図2において、メインタスクが終了し、アイドルタスクに移行する時刻t0で、図4の処理を開始して、S1、S2を実行する。図2に示した例は、前回のアイドルタスク区間において最後に図4のS5を実行したことにより、カウンタ値がカスタマイズ値を超えた場合の例である。したがって、t0において実行するS2の判断はYESになり、S3、S4を実行する。よって、時刻t0から、リソースリフレッシュ処理を実行する。
図2の例では、時刻t1で、初回のリソースリフレッシュ処理が終了する。時刻t1では、リソースリフレッシュ処理は終了し、かつ、メインタスクの起動タイミングにもなっていないので、一定時間、ダミー処理を実行する。未処理区間は、ダミー処理が繰り返されている区間を意味する。一定時間のダミー処理が終了すると、S5が実行されてカウンタ値が1増える。カウンタ値がカスタマイズ値を超えるまではS6のダミー処理を繰り返すので、カウンタ値がカスタマイズ値を超えるまでは未処理区間が継続する。
カウンタ値がカスタマイズ値を超えると、再びS3、S4を実行するので、再び、リソースリフレッシュ処理区間となる。よって、図2の時刻t2で再び、リソースリフレッシュ処理を開始する。
時刻t2から開始するリソースリフレッシュ区間は時刻t3で終了し、時刻t3から再び未処理区間となる。時刻t4でカウンタ値がカスタマイズ値を超え、再びリソースリフレッシュ区間となる。時刻t4から開始するリソースリフレッシュ区間は時刻t5で終了し、時刻t5から再び未処理区間となる。このようにして、リソースリフレッシュ区間と未処理区間を交互に繰り返すうちにメインタスクの実行タイミングになる。時刻t6は、時刻t0からメインタスクの実行周期が経過した時点である。この時刻t6においてアイドルタスク区間は終了し、メインタスクが開始される。
[実施形態のまとめ]
以上、説明した本実施形態では、不揮発性メモリ4に、リソースリフレッシュ処理の起動周期を定める情報であるカスタマイズ値を記憶している。不揮発性メモリ4は書き換え可能であることから、本実施形態のマイクロコントローラ1は、リソースリフレッシュ処理の起動周期が変更可能である。
リソースリフレッシュ処理の起動周期を変更すれば、リソースリフレッシュ処理内で実行されるバスアクセスを行う処理の実行周期も変化する。よって、リソースリフレッシュ処理の起動周期から定まる周波数が、アンテナ8を用いた無線通信の通信チャネルの周波数とならないようにリソースリフレッシュ処理の起動周期を変更することで、無線通信を妨害してしまうことを抑制できる。
また、本実施形態では、干渉を回避するために起動周期を設定する処理を、バスアクセスを行う処理のみとするのではなく、バスアクセスを行う処理とバスアクセスを行わない処理を含めたリソースリフレッシュ処理全体としている。よって、リソースリフレッシュ処理を、バスアクセスを行う処理とバスアクセスを行わない処理に分類する必要がない。これにより、本実施形態のリソースリフレッシュ処理に関するプログラムを異なる製品へ移植する都度、リソースリフレッシュ処理に含まれる具体的な処理を、バスアクセスを行う処理とバスアクセスを行わない処理に分類する手間を省略することができる。
さらに、本実施形態では、リソースリフレッシュ処理の起動周期を定める情報であるカスタマイズ値を、書き換え可能な記憶部である不揮発性メモリ4に記憶している。よって、干渉を回避すべき無線通信の周波数が異なるマイクロコントローラへ適合させる際には、不揮発性メモリ4に記憶されたカスタマイズ値を変更すればよいので、干渉を回避すべき無線通信の周波数が異なるマイクロコントローラへの適用も容易になる。
以上、本発明の実施形態を説明したが、本発明は上述の実施形態に限定されるものではなく、次の変形例も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施できる。なお、以下の説明において、それまでに使用した符号と同一番号の符号を有する要素は、特に言及する場合を除き、それ以前の実施形態における同一符号の要素と同一である。また、構成の一部のみを説明している場合、構成の他の部分については先に説明した実施形態を適用できる。
<変形例1>
前述した実施形態では、混合処理としてリソースリフレッシュ処理を示した。しかし、混合処理は、リソースリフレッシュ処理に限定されず、バスを介した信号送信を行う処理と、バスを介した信号送信を行わない処理とを両方とも含んだ処理であればよい。
したがって、たとえば、メインタスクが、バスアクセスを行う処理とバスアクセスを行わない処理とを含んでいる場合に、メインタスクを混合処理としてもよい。メインタスクを混合処理とする場合、メインタスクの起動周期を定める起動周期情報を不揮発性メモリ4に記憶することになる。
<変形例2>
バスは、内部バス7に限られず、マイクロコントローラ1と外部回路とを接続する外部バスでもよい。また、バスアクセスを行う処理を、内部バス7を介して周辺回路5に信号送信する処理に限定してもよい。
<変形例3>
アンテナ8は、マイクロコントローラ1や、マイクロコントローラ1を含むECUに備えられている必要はなく、マイクロコントローラ1の周囲にあればよい。アンテナ8がマイクロコントローラ1の周囲にあれば、マイクロコントローラ1が実行するバスアクセス時に発生するノイズにより、アンテナ8を用いた無線通信が妨害される恐れがあるからである。
1:マイクロコントローラ 2:ROM 3:RAM 4:不揮発性メモリ 5:周辺回路 6:CPU(混合処理実行部) 7:内部バス 8:アンテナ

Claims (2)

  1. バスを介した信号送信を行う信号送信処理と、前記バスを介した信号送信を行わない非送信処理とを含んだ処理である混合処理の起動周期を定める起動周期情報を記憶している書き換え可能な記憶部(4)と、
    前記記憶部に記憶されている前記起動周期情報に基づいて、前記混合処理の実行開始タイミングを決定して、決定した前記実行開始タイミングから前記混合処理を実行する混合処理実行部(6)とを備える制御装置。
  2. 請求項1において、
    前記制御装置は、CPU(6)と、前記バスである内部バス(7)と、前記内部バスを介して前記CPUと接続された周辺回路(5)とを備えており、
    前記CPUが前記混合処理実行部としての機能を備え、
    前記混合処理は、前記制御装置が備えるリソースに対するリフレッシュ処理であり、
    前記信号送信処理は、前記CPUが前記内部バスを介して前記周辺回路に制御信号を送信して行う、前記周辺回路に対するリフレッシュ処理を含んでいる制御装置。
JP2016236154A 2016-12-05 2016-12-05 制御装置 Active JP6772797B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016236154A JP6772797B2 (ja) 2016-12-05 2016-12-05 制御装置
US15/727,841 US10403350B2 (en) 2016-12-05 2017-10-09 Control unit having radio interference avoiding function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016236154A JP6772797B2 (ja) 2016-12-05 2016-12-05 制御装置

Publications (2)

Publication Number Publication Date
JP2018093398A true JP2018093398A (ja) 2018-06-14
JP6772797B2 JP6772797B2 (ja) 2020-10-21

Family

ID=62243411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016236154A Active JP6772797B2 (ja) 2016-12-05 2016-12-05 制御装置

Country Status (2)

Country Link
US (1) US10403350B2 (ja)
JP (1) JP6772797B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0460988A (ja) * 1990-06-27 1992-02-26 Canon Inc リフレツシユ制御装置
JPH0644772A (ja) * 1992-07-27 1994-02-18 Kokusai Electric Co Ltd メモリ回路及びそのリフレッシュ方式
JP2001028187A (ja) * 1999-06-28 2001-01-30 Hyundai Electronics Ind Co Ltd 半導体メモリ素子のパワー供給制御装置
JP2005216429A (ja) * 2004-01-30 2005-08-11 Elpida Memory Inc 半導体記憶装置及びそのリフレッシュ制御方法
JP2006080741A (ja) * 2004-09-08 2006-03-23 Matsushita Electric Ind Co Ltd ネット家電および通信装置
JP2014524098A (ja) * 2011-06-30 2014-09-18 シリコン イメージ,インコーポレイテッド 動的メモリデバイスの細粒度セルフリフレッシュ制御を容易にするための機構

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09250262A (ja) 1996-03-15 1997-09-22 Matsuda Shoji Kk リモートコントロール装置及びその制御方法
US20070005819A1 (en) * 2005-06-30 2007-01-04 Skirvin Jeffrey D Apparatus and method to guarantee unique connection tags across resets in a connection protocol
JP2007085999A (ja) 2005-09-26 2007-04-05 Fujitsu Ten Ltd 電波送受信器における電波干渉回避装置
US8463826B2 (en) * 2009-09-03 2013-06-11 Apple Inc. Incremental garbage collection for non-volatile memories
JP2013073403A (ja) * 2011-09-27 2013-04-22 Fujitsu Ltd 情報処理装置、情報処理方法、および情報処理プログラム
JP6135612B2 (ja) * 2014-07-11 2017-05-31 株式会社デンソー 回転検出装置および回転検出装置の製造方法
JP2016029768A (ja) 2014-07-25 2016-03-03 株式会社ノーリツ 無線通信装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0460988A (ja) * 1990-06-27 1992-02-26 Canon Inc リフレツシユ制御装置
JPH0644772A (ja) * 1992-07-27 1994-02-18 Kokusai Electric Co Ltd メモリ回路及びそのリフレッシュ方式
JP2001028187A (ja) * 1999-06-28 2001-01-30 Hyundai Electronics Ind Co Ltd 半導体メモリ素子のパワー供給制御装置
JP2005216429A (ja) * 2004-01-30 2005-08-11 Elpida Memory Inc 半導体記憶装置及びそのリフレッシュ制御方法
JP2006080741A (ja) * 2004-09-08 2006-03-23 Matsushita Electric Ind Co Ltd ネット家電および通信装置
JP2014524098A (ja) * 2011-06-30 2014-09-18 シリコン イメージ,インコーポレイテッド 動的メモリデバイスの細粒度セルフリフレッシュ制御を容易にするための機構

Also Published As

Publication number Publication date
US20180158503A1 (en) 2018-06-07
JP6772797B2 (ja) 2020-10-21
US10403350B2 (en) 2019-09-03

Similar Documents

Publication Publication Date Title
US9286066B2 (en) Processor, and method of loop count control by processor
JP2018508886A (ja) マルチプロセッサシステムにおける揮発性メモリ保守イベントのスケジューリング
KR20190082822A (ko) 전력-성능 관리를 위한 애플리케이션 프로파일링
JP4393954B2 (ja) マイクロコンピュータ
US9513969B2 (en) Method for the management of task execution in a computer system
US9990317B2 (en) Full-mask partial-bit-field (FM-PBF) technique for latency sensitive masked-write
JP6772797B2 (ja) 制御装置
US11204804B2 (en) Electronic device and control method thereof
US6981109B2 (en) Digital signal processor system having programmable random access memory that executes processing during downloading of a program
JP2018508884A (ja) 揮発性メモリ保守イベントのカーネルスケジューリングを提供するためのシステムおよび方法
CN115842251A (zh) 天线采样补偿方法、装置和相控阵平板天线
CN104809024B (zh) 推测中断信号
JPWO2005013130A1 (ja) リアルタイム制御システム
US20150282193A1 (en) Method and apparatus for avoiding communication interference in wireless communication system
JP5251353B2 (ja) 情報処理装置
JP6992694B2 (ja) 通信装置及び通信方法
JP6160571B2 (ja) データ処理装置
JP2009288953A (ja) 電子制御装置
JP7395384B2 (ja) 伝送装置
KR102503579B1 (ko) 송신 큐에 기초하여 인터럽트를 제어하는 전자 장치 및 이의 제어 방법
JP6464211B2 (ja) プログラマブルコントローラ
KR102370160B1 (ko) 간섭 주파수 신호를 고려한 주파수 신호 출력 방법 및 장치
JP6779111B2 (ja) 端末装置、通信方法、通信システム及びプログラム
JP7069870B2 (ja) 情報処理装置
JP4305400B2 (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200914

R151 Written notification of patent or utility model registration

Ref document number: 6772797

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250