JP2018093163A - セラミックス基板及び半導体モジュール - Google Patents

セラミックス基板及び半導体モジュール Download PDF

Info

Publication number
JP2018093163A
JP2018093163A JP2017117950A JP2017117950A JP2018093163A JP 2018093163 A JP2018093163 A JP 2018093163A JP 2017117950 A JP2017117950 A JP 2017117950A JP 2017117950 A JP2017117950 A JP 2017117950A JP 2018093163 A JP2018093163 A JP 2018093163A
Authority
JP
Japan
Prior art keywords
conductive layer
ceramic substrate
ceramic
semiconductor element
substrate body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017117950A
Other languages
English (en)
Other versions
JP6263301B1 (ja
Inventor
元延 西村
Motonobu Nishimura
元延 西村
信行 石田
Nobuyuki Ishida
信行 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NISHIMURA TOGYO KK
Original Assignee
NISHIMURA TOGYO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NISHIMURA TOGYO KK filed Critical NISHIMURA TOGYO KK
Priority to JP2017117950A priority Critical patent/JP6263301B1/ja
Application granted granted Critical
Publication of JP6263301B1 publication Critical patent/JP6263301B1/ja
Publication of JP2018093163A publication Critical patent/JP2018093163A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features

Abstract

【課題】セラミックス製の基板本体が有する放熱性能を充分に活かすことが可能なセラミックス基板を提供する。【解決手段】セラミックス製の基板本体と、前記基板本体における半導体素子が載置される表面側に設けられた導電層と、を備え、前記導電層の平面方向に隣接した放熱性部材が設けられており、前記半導体素子が載置される表面側において、前記導電層を有する部位と前記放熱性部材を有する部位とが面一に形成されているセラミックス基板を提供する。【選択図】図3

Description

本発明は、セラミックス基板、半導体モジュール、及びセラミックス基板の製造方法に関する。
例えば発光ダイオード(LED)やパワー半導体素子等の半導体素子を備える半導体モジュールにおいては、基板における回路を構成する導電層上に半導体素子が搭載された構造とされている。近年、半導体素子は高集積化かつ高密度化される傾向にあり、半導体素子の動作に伴って生じた熱により、半導体素子の劣化や誤作動等の不具合を引き起こす場合があることから、その熱対策が講じられている。
その熱対策の一手段として、半導体モジュールに使用される基板には、熱伝導性の良いセラミックス製の基板本体が使用され、その基板本体の一方の面に回路パターンを構成する導電層が設けられたセラミックス基板が従来から広く使用されている。さらに、基板本体の他方の面に、銅やアルミニウム等の放熱用の金属板が設けられたセラミックス基板も使用されている。
例えば、特許文献1には、半導体素子が搭載される金属層が形成された窒化ケイ素基板と、その窒化ケイ素基板が接合され、銅又はアルミニウムを主成分とする金属材料からなるヒートシンクとを具備した放熱部品が開示されている。
特許文献2には、非酸化物系セラミックス基板の表面に導体回路層を形成し、その導体回路層の表面にはんだ層を介して半導体素子を一体に接合したセラミックス回路基板が開示されている。
また、特許文献3には、金属、又は金属にセラミックを分散してなる金属・セラミック複合材を含むヒートシンク材と、前記ヒートシンク材の両面に接合されたセラミック基板とを備える、半導体モジュールに使用される放熱板が開示されている。
さらに、特許文献4には、アルミナ含有量が99.5質量%以上であるセラミックス基板における回路上に、LED素子が設けられたLEDモジュールが開示されている。
特開平9−97865号公報 特開平10−284827号公報 特開2005−019875号公報 国際公開第2011/152363号
半導体モジュールに使用されている従来の基板においては、基板本体の表面上に、銀等の導電材を含有する導電ペーストを印刷し、焼き付ける手法(いわゆるメタライズ法)や、銅板を接合する手法等によって、導電層を形成することが多い。これらの場合、図8に示すように、基板1における基板本体2の表面2a上に、導電層4が凸状に存在し、基板本体2の表面2aと導電層4とで段差が生じることとなる。基板本体2の表面2aに、導電層4が凸状に設けられていると、その導電層4の厚さの分だけ、基板1の平坦度が不充分となる。
一方、基板における導電層上に半導体素子が載置される際には、半導体素子が、導電層からはみ出て設けられる場合や、回路パターンの導電層のパターン間隔にまたがって設けられる場合がある。これらの場合に、上述の平坦度が不充分なセラミックス基板1が用いられていると、図8に示すように、半導体素子18と基板本体2との間に空隙6が生じる可能性がある。このような空隙6が存在すると、半導体素子18の動作に伴って生じる半導体素子18からの熱が、空隙6によって遮断され、基板本体2に伝わり難くなる。その結果、基板本体2の材質がセラミックスであっても、そのセラミックスの放熱性能を充分に活かすことができない事態を招くこととなる。
そこで、本発明は、セラミックス製の基板本体が有する放熱性能を充分に活かすことが可能なセラミックス基板を提供しようとするものである。
本発明は、セラミックス製の基板本体と、前記基板本体における半導体素子が載置される表面側に設けられた導電層と、を備え、前記導電層の平面方向に隣接した放熱性部材が設けられており、前記半導体素子が載置される表面側において、前記導電層を有する部位と前記放熱性部材を有する部位とが面一に形成されているセラミックス基板を提供する。
本発明によれば、セラミックス製の基板本体が有する放熱性能を充分に活かすことが可能なセラミックス基板を提供することができる。
本発明の一実施形態のセラミックス基板及びそれを備える半導体モジュールの一例を表す模式的断面図である。 本発明の一実施形態のセラミックス基板及びそれを備える半導体モジュールの別の一例を表す模式的断面図である。 本発明の一実施形態のセラミックス基板及びそれを備える半導体モジュールのまた別の一例を表す模式的断面図である。 本発明の一実施形態のセラミックス基板の製造方法の一例における一工程を表す模式的断面図である。 本発明の一実施形態のセラミックス基板の製造方法の一例における別の一工程を表す模式的断面図である。 本発明の一実施形態のセラミックス基板の製造方法の別の一例における一工程を表す模式的断面図である。 試験例において、放熱性能の評価に用いたヒーターの表面温度の測定方法を表す概念図である。 従来の基板とそれに載置される半導体素子との概略構造を表す模式的断面図である。
以下、本発明の実施の形態について説明するが、本発明は以下の実施の形態に限定されるものではない。
<セラミックス基板>
本発明の一実施形態のセラミックス基板は、セラミックス製の基板本体と、基板本体における半導体素子が載置される表面側に設けられた導電層とを備える。このセラミックス基板には、導電層の平面方向に隣接した放熱性部材が設けられており、半導体素子が載置される表面側において、導電層を有する部位と放熱性部材を有する部位とが、面一に形成されている。
本発明の一実施形態のセラミックス基板を使用する際には、そのセラミックス基板における導電層上に半導体素子を載置することができる。この際、半導体素子が導電層からはみ出て設けられる場合や、回路パターンの導電層におけるパターン間隔に半導体素子がまたがって設けられる場合等がある。これらの場合に、このセラミックス基板では、半導体素子が載置される表面側において、導電層を有する部位と放熱性部材を有する部位とが面一に形成されているため、半導体素子から生じた熱が、放熱性部材を介してセラミックス製の基板本体に伝わり易い。そして、その熱を、セラミックス製の基板本体によって放出することができ、本発明の一実施形態のセラミックス基板により、セラミックス製の基板本体が有する放熱性能を充分に活かすことが可能となる。
本明細書において、導電層を有する部位と放熱性部材を有する部位とが面一に形成されていることには、導電層と放熱性部材とが面一に形成されている構成(後述する図1及び図3参照)のほか、セラミックス基板における半導体素子が載置される部位において、導電層を有する部分と、導電層を有さずに放熱性部材を有する部分とが面一に形成されている構成も含まれる(後述する図2参照)。また、面一とは、導電層を有する部位と放熱性部材を有する部位との間に段差がないか、その段差が極めて小さいことを意味する。その段差としては、8μm以下であることが好ましく、5μm以下であることがより好ましく、3μm以下であることがさらに好ましい。
本発明の一実施形態のセラミックス基板の一例及びそれを備える半導体モジュールの一例を表す模式的断面図を図1に示し、また、それらの別の一例を表す模式的断面図を図2に示し、さらに別の一例を表す模式的断面図を図3に示す。以下、図に付した符号を用いて、本発明の一実施形態のセラミックス基板及び半導体モジュールを説明することがあるが、それらは、図1〜3に示す構成に限定されるものではない。なお、図面において、各図で共通する構成部については同一の符号を付し、その説明を省略することがある。
図1及び図2に示すように、セラミックス基板11、21は、セラミックス製の基板本体12と、基板本体12における半導体素子18が載置される側の表面に設けられた導電層14とを備える。これらのセラミックス基板11、21には、導電層14の平面方向に隣接した放熱性部材16、26を設けることができる。また、導電層14として、回路パターンを構成する導電層14を設けることができ、その回路パターンのパターン間隔に放熱性部材16、26を設けることができる。セラミックス基板11、21の導電層14上には、半導体素子18を載置することができる。その半導体素子18を備える半導体モジュール10、20の基板として、セラミックス基板11、21を用いることができる。
図1に示すように、セラミックス基板11は、基板本体12の表面に設けられた導電層14と放熱性部材16とが、半導体素子18が載置される表面側で面一に形成されている構成をとることができる。また、図2に示すセラミックス基板21のように、放熱性部材26は、導電層14上にも設けられていてもよい。この場合、セラミックス基板21は、半導体素子18が載置される表面側において、導電層14を有する部位と、導電層14の平面方向に隣接した放熱性部材26を有する部位とが、面一に形成されている構成をとることができる。これらのような構成を有するセラミックス基板11、21によって、半導体素子18の動作に伴って生じる熱を、放熱性部材16、26を介して基板本体12に効率よく伝えることが可能である。そして、その熱をセラミックス製の基板本体12で放出することができ、セラミックス製の基板本体12が有する放熱性能を充分に活かすことが可能となる。
図1及び図2に示すセラミックス基板11、21における放熱性部材16、26は、導電層14の平面方向に隣接する位置に、例えば、熱伝導性フィラー及びバインダー樹脂を含有する熱伝導性ペーストを用いて形成することができる。この熱伝導性ペーストはダイボンド材の役割を有していることが好ましく、この場合、導電層14上に半導体素子18を接着させることができる。熱伝導性フィラーの材質としては、例えば、金、銀、銅、ニッケル、アルミニウム、カーボン、グラファイト、酸化アルミニウム、酸化ケイ素、酸化マグネシウム、窒化ホウ素、及び窒化アルミニウム等を挙げることができ、これらの1種又は2種以上を用いることができる。バインダー樹脂としては、特に限定されず、例えば、アクリル系樹脂、ウレタン系樹脂、エポキシ系樹脂、シリコーン系樹脂、及びポリイソブチレン系樹脂等を挙げることができ、これらの1種又は2種以上を用いることができる。
図1及び図2に示すようなセラミックス基板11、21では、セラミックス製の基板本体12の表面に、導電層14及び放熱性部材16、26を設けるため、基板本体12として、市販のセラミックス製のプレーン基板を用いることができる利点がある。
一方、本発明の一実施形態のセラミックス基板では、導電層の平面方向に隣接した放熱性部材を、セラミックス製の基板本体の一部によって構成することもできる。放熱性部材をセラミックス製の基板本体の一部によって構成することは、セラミックス基板の放熱性能が高まる観点等から好ましい。以下、放熱性部材がセラミックス製の基板本体の一部で構成されるセラミックス基板の構成例について説明する。
図3に示すセラミックス基板31は、セラミックス製の基板本体32と、基板本体32における半導体素子18が載置される表面側に設けられた導電層34とを備える。このセラミックス基板31には、導電層34の平面方向に隣接した放熱性部材32bが設けられており、その放熱性部材32bをセラミックス製の基板本体32における相対的な凸部32bで構成することができる。このセラミックス基板31にも、導電層34として、回路パターンを構成する導電層34を設けることができ、その回路パターンのパターン間隔を相対的な凸部32bとすることができる。セラミックス基板31の導電層34上には、半導体素子18を載置することができる。その半導体素子18を備える半導体モジュール30の基板として、セラミックス基板31を用いることができる。
セラミックス基板31における基板本体32は、半導体素子18が載置される表面側に相対的な凹部32a及び相対的な凸部32bを有することができる。そして、基板本体32の相対的な凹部32aに導電層34を設けることができ、基板本体32の相対的な凸部32bで放熱性部材を構成することができる。
このように、図3に示すセラミックス基板31は、半導体素子18が載置される表面側において、基板本体32における相対的な凹部32aに設けられた導電層34と、基板本体32における相対的な凸部(放熱性部材)32bとが面一に形成されている。そのため、半導体素子18の動作に伴って生じる熱は、基板本体32における相対的な凸部32bによって基板本体32に効率よく伝わる。そして、その熱をセラミックス製の基板本体32で放出することができ、基板本体32が有する放熱性能を充分に活かすことが可能となる。なお、図示しないが、セラミックス基板31における導電層34上に半導体素子18を設ける際には、はんだ、ダイボンド材、及び上述の熱伝導性ペースト等の接合材を用いることができる。
本明細書において、基板本体における相対的な凹部とは、基板本体における半導体素子が載置される表面側を上側とした基板本体の断面において、相対的な凸部の凸面を基準面とした場合にその基準面よりも低く形成された部分をいう。また、同様に、基板本体における相対的な凸部とは、上記断面において、相対的な凹部の凹面を基準面(図3中の破線参照)とした場合にその基準面よりも高く形成された部分をいう。
相対的な凹部32a及び凸部32bは、基板本体32に導電層34を設ける前に、セラミックス原料を用いて、予め相対的な凹部32a及び凸部32bを有する形状の成形板を作製することで形成されるものの他、導電層34を設ける際の結果として、形成されるものでもよい。具体的には、後述するが、導電層34が設けられた転写シートを配置した金型でセラミックス原料を成形した後、焼成し、基板本体32に導電層34が転写されたセラミックス基板31を得ることにより、基板本体32に形成されている相対的な凹部32a及び凸部32bでもよい。この場合、基板本体32の半導体素子18が載置される表面側において、導電層34が設けられている部分が相対的な凹部32aとなり、導電層34が設けられている部分以外の部分が相対的な凸部32bとなる。
基板本体32における相対的な凹部32aの深さ(相対的な凸部32bの高さ)は、1〜500μmであることが好ましく、5〜300μmであることがより好ましく、10〜200μmであることがさらに好ましい。
セラミックス基板31における導電層34は、半導体素子18が載置される側の表面に、研磨痕を有することが好ましく、曲線状の研磨痕を有することがより好ましい。半導体素子18が載置される側の表面に研磨痕を有する導電層34は、半導体素子18、又は接合材との密着性が高まり、それらとの間に空隙が生じ難くなる結果、放熱性能を高めることが可能となる。また、後述するが、セラミックス基板31を製造する際には、相対的な凹部32aを有する基板本体32を作製してから、その相対的な凹部32aに導電層34を凹部32aの深さよりも厚く形成し、凹部32aの深さよりも厚く形成された分を研磨により除去することができる。このような製造方法により、導電層34と、相対的な凸部(放熱性部材)32bとを容易に面一に形成することができるとともに、導電層34における半導体素子18が載置される側の表面に研磨痕を設けることができる。
(基板本体)
次に、図1〜3に示すセラミックス基板11、21、31を含め、本発明の一実施形態のセラミックス基板におけるセラミックス製の基板本体及び導電層の材質及び性質等について、説明する。
セラミックス製の基板本体は、反りが100μm以下に形成されていることが好ましい。基板本体の反りが100μm以下であることにより、その基板本体の半導体素子が載置される表面側に設けられた導電層と、その上に設けられるもの(半導体素子及び接合材等)との密着性が高まり、それらの間に空隙が生じ難くなる結果、セラミックス基板の放熱性能をより高めることが可能である。この観点から、基板本体の反りは、50μm以下であることがより好ましく、20μm以下であることがさらに好ましい。基板本体の反りは小さい程、基板本体の平坦度合いが高まるため、反りの下限は特に限定されるものではないが、製造上、反りは1μm以上であってもよい。
本明細書において、「反り」は、定盤に基板本体を置き、マイクロメーターを用いて測定することができる。具体的には、基板本体において定盤面から最も高い位置にある部分の表面までの距離(高さ)と、定盤面から定盤面に接している部分の表面までの距離(高さ)とをマイクロメーターで測定し、それらの差から求めることができる。また、市販の平坦度測定装置や寸法測定器等を用いて、反りを測定することもできる。
基板本体の厚さ(最大厚さ)は、半導体素子からの熱を放出する観点、及び強度の観点から、1〜10mmであることが好ましく、より好ましくは2〜8mm、さらに好ましくは3〜8mmである。なお、基板本体は、板状に形成されたもののほか、箱状に形成されたセラミックス製の箱体における一部(例えばその箱体の底面部等)であってもよい。
基板本体の材質はセラミックス製であり、セラミックス原料の焼結体である。基板本体の材質には、アルミナ(Al23)、窒化アルミニウム(AlN)、窒化ケイ素(Si34)、及び炭化ケイ素(SiC)からなる群から選ばれる少なくとも1種を含む原料の焼結体を用いることができる。基板本体の材質としては、アルミナを主成分とする(50質量%以上含有する)アルミナセラミックス、窒化アルミニウムを主成分とする(50質量%以上含有する)窒化アルミニウムセラミックス、及び低温同時焼成セラミックス(LTCC)が好ましい。
基板本体を構成するセラミックスの曲げ強さは、機械的強度に優れた基板本体を得る観点から、25℃において、300〜600MPaであることが好ましい。本明細書において、セラミックスの曲げ強さの値は、25℃において、JIS R1601−2008の規定に準拠して測定される値である。
また、優れた絶縁性を有する基板本体を得る観点から、基板本体を構成するセラミックスの体積固有抵抗は、25℃において、1.0×1014Ω・cm以上が好ましい。本明細書において、セラミックスの体積固有抵抗の値は、25℃において、JIS C2141−1992の規定に準拠して測定される値である。
基板本体の材質としては、高い熱放射性能を有することから、アルミナセラミックスがより好ましい。アルミナセラミックス製の基板本体を用いることにより、基板本体上に載置される半導体素子の動作に伴って生じる半導体素子からの熱を、アルミナセラミックス製の基板本体で赤外線に変換して基板本体の下方等へ放射することができる。
優れた熱放射性能を有する観点から、アルミナセラミックスのアルミナ含有量は、90質量%以上であることが好ましく、より好ましくは95質量%以上、さらに好ましくは99質量%以上100質量%以下である。アルミナセラミックスの組成において、アルミナ以外の残部は、焼結助剤又は不可避的不純物に由来する物質であることが好ましい。アルミナセラミックスには、アルミナ以外の残部として、焼結助剤に由来する元素の1種又は2種以上が含有されていてもよい。焼結助剤としては、Mg(OH)2、MgO、SiO2、Na2O、Fe23、及びCaO等を挙げることができる。アルミナセラミックス中の残部の合計は、好ましくは10質量%以下、より好ましくは4質量%以下、さらに好ましくは1質量%以下である。
アルミナセラミックスの平均結晶粒径は、1〜10μmであることが好ましく、2〜7μmであることがより好ましい。また、このような結晶粒を30×20μmの面積中に30〜55個の範囲で含有するアルミナセラミックスが好ましい。結晶粒径及び結晶粒の数は、走査型電子顕微鏡(SEM)による観察から確認することができる。
アルミナセラミックスのかさ密度は、3.6g/cm3以上であることが好ましく、より好ましくは3.7g/cm3以上、さらに好ましくは3.9g/cm3以上である。アルミナセラミックスのかさ密度の上限は特に限定されるものではないが、そのかさ密度は4.5g/cm3以下であることが好ましく、通常、4.0g/cm3以下である。本明細書において、セラミックスのかさ密度の値は、JIS R1634−1998の規定に準拠して測定される値である。
アルミナセラミックスの25℃での熱伝導率は、16W/m・K以上であることが好ましく、より好ましくは20W/m・K以上、さらに好ましくは30W/m・K以上である。本明細書において、セラミックスの熱伝導率の値は、JIS R 1611−2010で規定される、レーザーフラッシュ法による熱伝導率測定から求められる値である。また、アルミナセラミックスの100℃での熱放射率は、0.90以上であることが好ましく、より好ましくは0.95以上である。本明細書において、セラミックスの熱放射率の値は、加熱板法により、発熱体表面の温度上昇の測定から求められる値である。
基板本体の材質としては、熱伝導率が高い点で、窒化アルミニウムセラミックスを用いることも好ましい。窒化アルミニウムセラミックスの窒化アルミニウム含有量は、50質量%以上であることが好ましく、より好ましくは90質量%以上、さらに好ましくは95質量%以上である。窒化アルミニウムセラミックスの組成において、窒化アルミニウム以外の残部は、焼結助剤(希土類元素の酸化物及びアルカリ土類金属の酸化物等)又は不可避的不純物に由来する元素であり、主にO及びY等である。窒化アルミニウムセラミックス中の残部の合計は、好ましくは10質量%以下、より好ましくは5質量%以下である。
窒化アルミニウムセラミックスのJIS R1634−1998で規定されるかさ密度は、3.2g/cm3以上であることが好ましく、より好ましくは3.3g/cm3以上である。窒化アルミニウムセラミックスのかさ密度の上限は特に限定されるものではないが、通常、3.5g/cm3以下である。窒化アルミニウムセラミックスの25℃での熱伝導率は、80W/m・K以上であることが好ましく、より好ましくは100W/m・K以上、さらに好ましくは150W/m・K以上である。
基板本体の材質としては、低温同時焼成セラミックス(LTCC)を用いることも好ましい。LTCCは、1000℃以下で焼成されたセラミックスである。このセラミックス原料は1000℃以下の温度帯での焼成が可能であることから、導電層の形成に導電ペーストを用いる場合に、導電ペーストと成形板の同時焼成が可能である。
低温同時焼成セラミックスは、アルミナ及びガラス成分を含有することができる。ガラス成分としては、例えば、硼珪酸ガラス、硼珪酸亜鉛系ガラス、リチウム珪酸系ガラス、PbO系ガラス、BaO系ガラス等を挙げることができ、これらの1種又は2種以上を用いることができる。これらのうち、硼珪酸ガラスが好ましい。ガラス成分は、低温同時焼成セラミックスの主成分(50質量%以上)であることが好ましく、その含有量は、低温同時焼成セラミックス中、50〜80質量%であることが好ましく、50〜70質量%であることがより好ましい。
(導電層)
基板本体における半導体素子が載置される表面側に設けられた導電層は、回路を構成することが好ましく、所定のパターン状に形成された回路パターンを構成することがより好ましい。導電層を構成する導電材の材質としては、特に限定されず、例えば、金、白金、銀、銀パラジウム、銅、ニッケル、パラジウム、タングステン、モリブデン、カーボン、及びグラファイト、並びにそれらの1種又は2種以上を含む合金等を挙げることができる。導電層には、上述の導電材の1種又は2種以上を用いることができる。
導電層としては、導電材及びバインダー樹脂を含有する導電ペーストを印刷して焼き付けたもの、導電材をPVD(物理気相成長法)及びCVD(化学的気相成長法)等で薄膜形成したもの、導電材としての銅箔等の金属板をエッチングして回路を形成したもの等を用いることができる。また、それらの導電材にメッキ処理が施されていてもよい。導電層の厚さは、例えば1〜1000μmとすることができる。導電ペーストによる導電層の厚さとしては、1〜500μmであることが好ましく、5〜300μmであることがより好ましく、10〜200μmであることがさらに好ましい。金属板による導電層の厚さとしては、5〜1000μmであることが好ましく、10〜500μmであることがより好ましく、20〜400μmであることがさらに好ましい。
本発明の一実施形態のセラミックス基板は、前述のセラミックス製の基板本体により、充分な放熱性能を有することが可能であるが、基板本体における導電層が設けられた表面側とは反対の表面側に、放熱用の金属板を備えることもできる。金属板としては、例えば、銅板及びアルミニウム板等を用いることができる。
また、本発明の一実施形態のセラミックス基板は、セラミックス基板の基板本体により、十分な放熱性能を有することが可能であるが、基板本体における導電層が設けられた表面側とは反対の表面側に、プラスチック板を備えることが好ましい。セラミックス基板がプラスチック板を備えることで、放熱性能をさらに高めることが可能である。これは、セラミックス製の基板本体に伝わった熱をプラスチック板が吸収するように働くためと考えられる。プラスチック板としては、ポリプロピレン板等のポリオレフィン板、ポリエステル板、ポリカーボネート板、及びアクリル板等を挙げることができ、これらのうち、アクリル板が好ましい。
<セラミックス基板の製造方法>
本発明の一実施形態のセラミックス基板の製造方法は、セラミックス製の基板本体を作製する工程と、基板本体における半導体素子が載置される表面側に導電層を形成する工程とを含む。この製造方法では、導電層の平面方向に隣接した放熱性部材を設け、半導体素子が載置される表面側において、導電層を有する部位と放熱性部材を有する部位とを面一に形成する。
本発明の一実施形態の製造方法では、セラミックス製の基板本体を作製した後、導電層を形成してもよく、基板本体の作製と導電層の形成を同時進行的に行ってもよい。また、この製造方法では、基板本体に導電層を設けた後に、その導電層の平面方向に隣接する位置に放熱性部材を設けてもよく、放熱性部材を基板本体の一部とし、基板本体の作製と基板本体への導電層の形成によって、導電層の平面方向に隣接した放熱性部材が設けられてもよい。
基板本体を作製する工程では、セラミックス原料を用いて成形された成形板を加熱し、所定の焼成温度で焼成することで基板本体を得ることができる。セラミックス原料には、アルミナ、窒化アルミニウム、窒化ケイ素、及び炭化ケイ素、並びに硼珪酸ガラス等のガラス成分を用いることができ、顆粒状にした原料を用いることが好ましい。原料を顆粒状に加工する際や、成形板を得る際には、前述した焼結助剤や、有機質結合材等を用いることができる。有機質結合材としては、例えば、ポリビニルアルコール、ポリエステル、アクリル樹脂、セルロース誘導体、ポリエーテル等を挙げることができる。有機質結合材が用いられる場合、成形板から有機質結合材を除去する脱脂工程を行うことが好ましい。
成形方法としては、例えば、乾式金型成形、冷間静水圧成形(CIP)、ホットプレス(HP)、熱間静水圧成形(HIP)、射出成形、鋳込成形、押出成形、及びドクターブレード法等を挙げることができる。
成形板の焼成は、大気雰囲気中(酸化雰囲気中)で加熱して、所定の焼成温度で焼成することによって行うことができる。焼成温度は、セラミックスの材質に応じて適宜設定することができる。例えば、アルミナを主成分とする成形板を焼成する際の温度としては、1,480〜1,600℃であることが好ましく、1,500〜1,600℃であることがより好ましい。この場合の焼成時間は、0.5〜4時間程度が好ましく、1〜2時間程度がより好ましい。また、例えば、窒化アルミニウムを主成分とする成形板を焼成する際の温度としては、1,500〜2,100℃程度であることが好ましく、その焼成時間は、1〜50時間程度が好ましい。この場合の焼成は、窒素雰囲気などの非酸化性雰囲気の焼成炉で行われることが好ましい。さらに、例えば、低温同時焼成セラミックスの原料を用いて得られた成形板を焼成する際の温度としては、700〜1000℃であることが好ましく、その焼成時間は、1〜50時間程度が好ましい。
導電層を形成する工程では、前述の導電材及びバインダー樹脂を含有する導電ペーストを印刷して焼き付ける方法、導電層を転写する方法、PVD及びCVD等で薄膜形成する方法、及び銅箔等の金属板をエッチングする方法等によって、導電層を形成することができる。
以下、本実施形態のセラミックス基板の製造方法について、態様に分けてさらに説明する。
(第1の態様)
本実施形態のセラミックス基板の製造方法の第1の態様としては、基板本体を作製する工程と、基板本体における半導体素子が載置される側の表面に導電層を形成する工程と、導電層の平面方向に隣接する位置に放熱性部材を形成する工程とを含むことができる。この製造方法では、半導体素子が載置される側の表面において、導電層を有する部位と放熱性部材を有する部位とを面一に形成する。この製造方法は、前述の図1及び図2を用いて説明したような構成を有するセラミックス基板を製造するのに好適である。そのため、図1及び図2に付した符号を用いて、この製造方法をさらに説明する。
第1の態様の製造方法では、セラミックス製の基板本体12を作製した後に、導電層14及び/又は放熱性部材16、26を形成することができる。また、基板本体12を構成する焼成前の成形板に、導電層14及び放熱性部材16、26を形成しておき、その後、成形板を焼成することで、基板本体12に導電層14及び放熱性部材16、26を形成することもできる。さらに、成形板に導電層14及び放熱性部材16、26のいずれか一方を形成しておき、その後、成形板を焼成し、次いで、導電層14及び放熱性部材16、26のいずれか他方を形成することもできる。
この製造方法における基板本体12を作製する工程では、ドクターブレード法により、セラミックス原料を用いて成形板(いわゆるグリーンシート)を得た後、焼成することが好ましい。また、グリーンシートを焼成して基板本体12を作製した後に、導電層14及び放熱性部材16、26を形成する工程を行うことが好ましい。このような製造方法により、生産性が高く、また、使用可能なセラミックス原料及び導電材の材質に幅をもたせることが可能である。
この製造方法では、放熱性部材16、26を形成する工程の前に、導電層14を形成する工程を行うことが好ましい。この製造方法では、導電層14として、回路パターンを構成する導電層14を設けることができ、その回路パターンのパターン間隔に放熱性部材16、26を設けることができる。この製造方法における放熱性部材16、26の形成には、前述の熱伝導性ペーストを用いることができ、導電層14の平面方向に隣接する位置に、熱伝導性ペーストを塗布し、硬化させることで、放熱性部材16、26を形成することが好ましい。
放熱性部材16を形成する際には、導電層14上をマスキングしておくことにより、図1に示すように、導電層14上に放熱性部材16を形成せずに、導電層14の平面方向に隣接する位置に放熱性部材16を形成することができる。この場合、導電層14と放熱性部材16とを、半導体素子18が載置される表面側で面一に形成することが可能となる。一方、第1の態様の製造方法では、上述のようなマスキング処理を不要にできる観点から、導電層14上から熱伝導性ペーストを塗布し、硬化させ、導電層14の平面方向に隣接する位置及び導電層14上に放熱性部材26を形成することが好ましい(図2参照)。この場合、導電層14を有する部位と放熱性部材26を有する部位とを、半導体素子が載置される表面側で面一に形成することが可能となる。
(第2の態様)
本実施形態のセラミックス基板の製造方法の第2の態様では、放熱性部材を基板本体の一部とし、基板本体の作製と基板本体への導電層の形成によって、導電層の平面方向に隣接した基板本体の一部である放熱性部材を設けることができる。図4及び図5に、第2の態様の製造方法における一工程を表す模式的断面図を示す。この製造方法は、前述の図3を用いて説明したような構成を有するセラミックス基板を製造するのに好適である。そのため、図3〜5に付した符号を用いて、この製造方法をさらに説明する。
第2の態様の製造方法は、図4に示すように、基板本体32を、半導体素子18が載置される表面側に相対的な凹部32aを有するとともに放熱性部材を構成する相対的な凸部32bを有する形状に作製する工程を含む。また、この製造方法は、導電層34を、基板本体32の相対的な凹部32aに形成し、半導体素子18が載置される表面側で相対的な凸部32bと面一に形成する工程を含む(図3参照)。
この製造方法では、まず、セラミックス原料を用いて、半導体素子18が載置される表面側に相対的な凹部及び凸部を有する形状の成形板を作製した後、その成形板を焼成することで、基板本体32を作製することができる(図4参照)。成形板を作製する際には、プレス成形、射出成形、又は鋳込成形の手法により、セラミックス原料を成形することが好ましい。この製造方法では、成形板を焼成して得られた基板本体32に導電層34を設けることができるため、セラミックス原料や、導電層34を構成する導電材の材質に特に制限なく、使用可能なセラミックス原料及び導電材が多いという利点がある。
導電層34の形成には、基板本体32の相対的な凹部32aに設け易い観点から、前述の導電材及びバインダー樹脂を含有する導電ペーストを用いることが好ましい。バインダー樹脂としては、特に限定されず、例えば、アクリル系樹脂、ウレタン系樹脂、エポキシ系樹脂、シリコーン系樹脂、及びポリイソブチレン系樹脂等を挙げることができる。基板本体32の相対的な凹部32aに、導電ペーストを例えばスクリーン印刷等の印刷手法等により塗布し、乾燥後、焼き付けることにより、導電層34を容易に得ることができる。
導電層34を形成する工程は、図5に示すように、基板本体32の相対的な凹部32aに、導電層34を相対的な凸部32bよりも厚く設ける工程と、相対的な凸部32bの表面よりも高く設けられた分の導電層34aを除去する工程とを含むことが好ましい。これにより、基板本体32の相対的な凹部32aに直接、相対的な凸部32bと面一な導電層を形成する場合の高度な精度を必要とせずに、基板本体32の相対的な凹部32aに、相対的な凸部32bと面一な導電層34を容易に形成することができる。
導電層34aを除去する工程は、基板本体32の相対的な凸部32bの表面よりも高く設けられた分の導電層34aを研磨することにより行うことが好ましい。これにより、導電層34aを容易に除去することができるとともに、導電層34における半導体素子18が載置される側の表面に、前述の研磨痕を形成することもできる。その研磨痕により、導電層34と、導電層34上に設けられるものとの密着性が高まり、それらの間に空隙が生じ難くなり、放熱性能を高めることが可能となる。
導電層34aを研磨する際には、基板本体32における相対的な凸部32bの表面も一緒に研磨することが好ましい。これにより、基板本体32の相対的な凸部32bと面一な導電層34をより容易に形成することができる。また、基板本体32の相対的な凸部32bの表面にも研磨痕が形成され、その研磨痕により、相対的な凸部32bの表面とその上に設けられるものとの密着性が高まり、それらの間に空隙が生じ難くなり、放熱性能を高めることが可能となる。
(第3の態様)
本実施形態のセラミックス基板の製造方法の第3の態様では、上述の第2の態様の製造方法と同様、放熱性部材を基板本体の一部とし、基板本体の作製と基板本体への導電層の形成によって、導電層の平面方向に隣接した放熱性部材を設けることができる。具体的には、第3の態様の製造方法は、基板本体を作製する際に、基板本体を構成する成形板に導電層を転写する工程を含むことができる。図6に、第3の態様の製造方法における一工程を表す模式的断面図を示す。この製造方法も、前述の図3を用いて説明したような構成を有するセラミックス基板を製造するのに好適である。そのため、図3及び図6に付した符号を用いて、この製造方法をさらに説明する。
第3の態様の製造方法は、基材シート63に導電層64が形成された転写シート65(図6参照)を、金型のキャビティ内に、導電層64がキャビティの内側になるように配置する工程を含む。また、その転写シート65を配置したキャビティ内にセラミックス原料を充填して成形することで、導電層64が設けられた部分で相対的な凹部62aを有するとともに導電層64が設けられた部分以外で相対的な凸部62bを有する成形板62を作製する工程を含む。そして、成形板62を焼成することで、半導体素子18が載置される表面側で導電層34と相対的な凸部32bとが面一に形成されたセラミックス製の基板本体32を得る工程を含む(図3参照)。
転写シート65における基材シート63には、ポリエステルフィルム等のプラスチックフィルムを好適に用いることができる。また、基材シート63に、導電ペーストを印刷して形成された導電層64を有する転写シート65を好適に用いることができる。
上述の金型を用いてセラミックス原料を成形する際の成形手法としては、プレス成形、又は射出成形が好ましく、射出成形がより好ましい。射出手法により、成形板を作製する場合、セラミックス原料としては、前述の低温同時焼成セラミックス(LTCC)原料を用いることが好ましい。より好ましくは、LTCC原料粉末と上述の有機質結合材の混合物を加熱及び混練した混練物を冷却後、粉砕して得られたコンパウンドを用いることができる。このコンパウンドを用い、例えば、ノズル温度150〜160℃、金型温度30〜40℃の条件にて射出成形することが可能である。
第3の態様の製造方法では、導電層64が内側になるように転写シート65が配置された金型のキャビティに、セラミックス原料が射出成形等により充填されると、原料の熱と圧力により、転写シート65の導電層64が一体となった成形板62を得ることができる(図6参照)。これにより、導電層64が設けられた部分で相対的な凹部62aを有するとともに導電層64が設けられた部分以外で相対的な凸部62bを有する成形板62が得られる。
セラミックス原料の成形後、金型から、転写シート65が導電層64で一体となった成形板62(図6参照)を取り出すことができる。この転写シート65が導電層64で一体となった成形板62から、転写シート65における基材シート63を剥がすことで導電層64が一体に設けられた成形板62を得た後、その成形板62を焼成することができる。導電層64に導電ペーストを用いる場合、成形板62の焼成と同時に、導電ペーストの焼き付けも行うことができ、これにより、導電層34が設けられた基板本体32を得ることができる。なお、転写シート65における基材シート63を剥がさずに、転写シート65が導電層64で一体となった成形板62のまま焼成し、その焼成により基材シート63を除去することも可能である。
上述した各製造方法によって、前述の本発明の一実施形態のセラミックス基板を製造することができる。
以上詳述した本発明の一実施形態のセラミックス基板は、基板本体における半導体素子が載置される表面側において、基板本体の一部又は基板本体とは別部材で構成された放熱性部材を有する部位と、導電層を有する部位とが面一に形成されている。そのため、半導体素子が導電層からはみ出て設けられる場合や、回路パターンの導電層におけるパターン間隔に半導体素子がまたがって設けられる場合に、半導体素子から生じた熱を、放熱性部材を介して基板本体に効率よく伝えることができる。そして、その熱をセラミックス製の基板本体によって放出することができ、基板本体が有する放熱性能を充分に活かすことが可能となる。
本発明の一実施形態のセラミックス基板は、半導体素子を備えるモジュールに広く利用することができる。このセラミックス基板は、上述の通り、半導体素子の動作に伴って生じる熱を、基板本体の方へ逃がすことが可能であるため、出力の高いパワー半導体素子を備えるパワー半導体モジュール用や、LEDを備えるLEDモジュール用として、より好適に用いることができる。
<半導体モジュール>
次に、本発明の一実施形態の半導体モジュールについて説明する。図1〜3に示したように、半導体モジュール10、20、30は、前述のセラミックス基板11、21、31と、そのセラミックス基板11、21、31上に載置された半導体素子18とを備える。半導体モジュール10、20、30は、前述のセラミックス基板11、21、31を備えるため、半導体素子18の動作に伴って生じた熱を、セラミックス基板11、21、31における基板本体12、32によって、放出することが可能である。そのため、半導体素子の安定した動作を確保することが可能となる。
本発明の一実施形態の半導体モジュール10、20、30では、前述のセラミックス基板における導電層14、34上に半導体素子18を設けることができる。セラミックス基板11、21、31における導電層上14、34に半導体素子18を設ける際には、はんだ、ダイボンド材、及び前述の熱伝導性ペースト等の接合材を用いることができる。
半導体素子18は特に限定されず、セラミックス基板11、21、31上には、各種のダイオード、トランジスタ、及びサイリスタ等を載置することができる。半導体素子18としては、例えば、整流ダイオード、及び発光ダイオード(LED)等のダイオード、パワーMOSFET及び絶縁ゲートバイポーラトランジスタ(IGBT)等のトランジスタ、トライアック及びゲートターンオフサイリスタ等のサイリスタ等を挙げることができる。
上述の通り、セラミックス基板11、21、31はパワー半導体モジュール用に好適であるため、半導体モジュール10、20、30は、セラミックス基板11、21、31上に載置されたパワー半導体素子を備えるパワー半導体モジュールであることが好ましい。そのパワー半導体モジュールは、例えば、太陽光発電装置、自動車、電車、送電システム、生産設備、及び家庭用電化製品等に利用することができる。
なお、上述の通り、本発明の一実施形態のセラミックス基板は、次の構成をとることも可能である。
[1]セラミックス製の基板本体と、前記基板本体における半導体素子が載置される表面側に設けられた導電層と、を備え、前記導電層の平面方向に隣接した放熱性部材が設けられており、前記半導体素子が載置される表面側において、前記導電層を有する部位と前記放熱性部材を有する部位とが面一に形成されているセラミックス基板。
[2]前記基板本体は、前記半導体素子が載置される表面側に相対的な凹部及び凸部を有し、前記導電層は、前記基板本体の前記相対的な凹部に設けられており、前記放熱性部材は、前記基板本体の前記相対的な凸部で構成されている前記[1]に記載のセラミックス基板。
[3]前記導電層は、前記半導体素子が載置される側の表面に研磨痕を有する前記[1]又は[2]に記載のセラミックス基板。
[4]前記基板本体は、反りが100μm以下に形成されている前記[1]〜[3]のいずれかに記載のセラミックス基板。
[5]前記半導体素子がパワー半導体素子である、パワー半導体モジュール用の前記[1]〜[4]のいずれかに記載のセラミックス基板。
また、本発明の一実施形態の半導体モジュールは、次の構成をとることが可能である。
[6]前記[1]〜[5]のいずれかに記載のセラミックス基板と、前記セラミックス基板上に載置された半導体素子と、を備える半導体モジュール。
さらに、本発明の一実施形態のセラミックス基板の製造方法は、次の構成をとることも可能である。
[7]セラミックス製の基板本体を作製する工程と、前記基板本体における半導体素子が載置される表面側に導電層を形成する工程と、を含み、前記導電層の平面方向に隣接した放熱性部材を設け、前記半導体素子が載置される表面側において、前記導電層を有する部位と前記放熱性部材を有する部位とを面一に形成するセラミックス基板の製造方法。
[8]前記基板本体を、前記半導体素子が載置される表面側に相対的な凹部を有するとともに前記放熱性部材を構成する相対的な凸部を有する形状に作製する工程と、前記導電層を、前記基板本体の前記相対的な凹部に形成し、前記半導体素子が載置される表面側で前記相対的な凸部と面一に形成する工程と、を含む前記[7]に記載のセラミックス基板の製造方法。
[9]前記導電層を形成する工程は、前記基板本体の前記相対的な凹部に、前記導電層を前記相対的な凸部よりも厚く設ける工程と、前記相対的な凸部の表面よりも高く設けられた分の前記導電層を除去する工程と、を含む前記[8]に記載のセラミックス基板の製造方法。
[10]前記導電層を除去する工程は、前記基板本体の前記相対的な凸部の表面よりも高く設けられた分の前記導電層を研磨することにより行う前記[9]に記載のセラミックス基板の製造方法。
[11]基材シートに前記導電層が形成された転写シートを、金型のキャビティ内に、前記導電層が前記キャビティの内側になるように配置する工程と、前記転写シートを配置した前記キャビティ内にセラミックス原料を充填して成形することで、前記導電層が設けられた部分で相対的な凹部を有するとともに前記導電層が設けられた部分以外で前記放熱性部材を構成する相対的な凸部を有する成形板を作製する工程と、前記成形板を焼成することで、前記半導体素子が載置される表面側で前記導電層と前記相対的な凸部とが面一に形成されたセラミックス製の基板本体を得る工程と、を含む前記[7]に記載のセラミックス基板の製造方法。
次に、試験例を挙げて、前述の一実施形態に係るセラミックス基板をさらに具体的に説明するが、本発明は以下の試験例に限定されるものではない。
(試験例1)
原料粉末としてバイヤー法によって得られたアルミナ粉末を用いた。用いたアルミナ粉末には、平均粒子径0.7μmのものを使用した。この原料は、アルミナ99.5質量%、マグネシア0.16質量%、及びシリカ0.34質量%を含む。このアルミナ粉末を水と共にボールミル(ボール材料:アルミナ質)に入れ、10時間粉砕混合した。得られた粉末の平均粒径をレーザー回折/散乱式粒度分布測定装置により測定したところ3μmであった。この粉末に有機質結合剤(アクリル樹脂及びポリビニルアルコール)を加えスラリー化し、噴霧乾燥して50〜100μmの顆粒を作製した。得られた顆粒を、金型を用いて、成形圧力2000kg/cm2で乾式成形法により成形し、片面の中央付近に2つの相対的な凹部(及びその凹部以外に相対的な凸部)を有する形状(図4参照)の成形板を作製した。
得られた成形板を、脱脂炉に入れ、室温(25℃)から500℃まで100時間かけて昇温して脱脂した。脱脂した成形板を冷却後に取り出し、ガス炉に入れ150℃/時の昇温速度で1580℃まで昇温し、大気雰囲気中で2時間保持した。その後、ガス炉内に室温の空気を流入させて、258℃/時で冷却した。なお、上記ガス炉は空気を流通させたバッチ式の炉であり、プロパンガスによる燃焼を熱源とするものである。焼成の際の温度の制御は、プロパンガスの流量及びプロパンガスに混ぜる空気の流量を調節することによって行った。
上記のように成形板を焼成して、アルミナの含有量が99.5質量%以上であるアルミナセラミックス板を得た。このアルミナセラミックス板の寸法は、縦が50mm、横が50mm、厚さが6mmであり、2つの相対的な凹部の寸法はいずれも、縦が10mm、横が10mm、深さが0.1mm、それらの間隔が1mmであった。また、このアルミナセラミックス板のかさ密度は3.93g/cm3、曲げ強さは340MPa、熱伝導率は39W/m・K、熱放射率は0.97、体積固有抵抗値は1.0×1016Ω・cm超であった。
得られたアルミナセラミックス板の相対的な凹部に、銀ペースト(京都エレックス株式会社製、商品名「DD−2335S−109」)をスクリーン印刷し、150℃で30分間乾燥させた後、850℃で7分間焼き付けて導電層を形成した。この際、導電層を、相対的な凹部の深さよりも僅かに厚く形成した(図5参照)。
導電層を形成したアルミナセラミックス板の両面に対し、回転研磨機(ダイヤモンド砥粒2〜4μm、回転数50〜150rpm;これらの条件は以下の回転研磨機も同じである。)により、研磨時間及び回転数を調整しながら回転研磨の処理を施し、アルミナセラミックス板の反りを100μmとした。また、この研磨の際には、アルミナセラミックス板の相対的な凹部以外の表面(相対的な凸部の表面)よりも高く設けられた分の導電層を研磨により除去し、導電層が設けられた表面側において、導電層と相対的な凸部とを面一に形成した。上記のようにして、図3を用いて説明したセラミックス基板31のような構成を有する試験例1のセラミックス基板の試験体を得た。
(試験例2)
試験例2では、試験例1におけるアルミナセラミックス板の両面に対する回転研磨処理の条件を変更し、研磨時間及び回転数を調整しながら、アルミナセラミックス板の反りを50μmとした以外は、試験例1と同様の方法により、試験例2のセラミックス基板の試験体を得た。
(試験例3)
試験例3では、試験例1におけるアルミナセラミックス板の両面に対する回転研磨処理の条件を変更し、研磨時間及び回転数を調整しながら、アルミナセラミックス板の反りを20μmとした以外は、試験例1と同様の方法により、試験例3のセラミックス基板の試験体を得た。
(放熱性能の評価)
試験例1〜3で得られた各試験体について、以下に述べるようにして、放熱性能を評価するための試験を行った。
図7に示すように、測定用箱内(不図示)に設置したガラスエポキシ台板B1上に、熱源として、セラミックプレートヒーター(縦20mm×横20mm×厚さ2mm、定格40V、40W)8をセットした。測定用箱としては、日本半導体協会(JEDEC)の規格に準拠したアクリル樹脂製の箱(幅300mm、長さ300mm、高さ300mm)を用い、測定用箱内は25℃で無風密閉の条件とした。ヒーター8の表面には、温度センサ(K種熱電対、安立計器株式会社製、モデルHFT−40)を取り付けた。
そして、上記ヒーター8に導電層74が接触するように、ヒーター8上に試験体(セラミックス基板)71を載置した。このヒーター8及び試験体71の周囲を囲むように、アルミニウム製の固定枠Fをガラスエポキシ台板B1上に取り付け、固定枠F上にもう一枚のガラスエポキシ板B2を取り付けた。そのガラスエポキシ板B2の上からビスSで試験体71における基板本体72に圧力をかけ、0.8Nの締付トルクで試験体71とヒーター8とを接合し、固定した。この状態で、ヒーター8に所定の電力(1W、2W、3W、4W、5W)を印加して、温度センサにより、温度変化がみられなくなった恒温になったときの温度を測定温度とした。なお、対照として、試験体71を用いずに熱源(ヒーター8)単独の場合について、上記と同様にして、その熱源の表面温度を測定した。対照及び各試験体を用いた際の測定結果を表1に示す。
Figure 2018093163
試験例1〜3で作製したセラミックス基板はいずれも、良好な放熱効果を有することが確認された。また、このセラミックス基板における基板本体の反りが小さいほど、優れた放熱効果を発揮できることが確認された。
(試験例4)
試験例4では、試験例1で述べた方法に準拠して、セラミックス基板を作製した。このようにして、図3を用いて説明したセラミックス基板31のような構成を有する試験例4のセラミックス基板の試験体を得た。
(比較試験例5)
比較試験例5では、相対的な凹部を有しない平坦な形状の成形板を作製した以外は、試験例1と同様の方法により、縦が50mm、横が50mm、厚さが6mmの平坦なアルミナセラミックス板を得た。得られたアルミナセラミックス板の表面上に、試験例4で形成した導電層と、材質、位置及び寸法が同等の導電層を形成した。このようにして、図8を用いて説明した基板1のような構成を有する比較試験例5のセラミックス基板の試験体を得た。
(放熱性能の評価)
試験例4で得られた試験体と、比較試験例5で得られた試験体について、LEDを熱源として用いた放熱性能の評価を行った。具体的には、試験体における2つの導電層上にまたがってLED(54W)を載置し、そのLEDに上述の温度センサを取り付け、LEDを点灯してから所定時間経過後の温度センサによる温度を測定した。なお、この測定も上述の測定用箱内にて行った。この結果を表2に示す。
Figure 2018093163
表2に示す通り、試験例4で得られた試験体の方が、比較試験例5で得られた試験体よりも放熱性能に優れることが確認された。
10、20、30 半導体モジュール
11、21、31 セラミックス基板
12、32 基板本体
14、34 導電層
32a 相対的な凹部
32b 相対的な凸部
16 放熱性部材

Claims (6)

  1. 半導体素子が載置される表面側に相対的な凹部及び凸部を有するセラミックス製の基板本体と、
    前記相対的な凹部に設けられた、回路パターンを構成する導電層と、を備え、
    前記導電層の平面方向に隣接して、前記基板本体の前記相対的な凸部で構成されている放熱性部材が設けられており、
    前記半導体素子が載置される表面側において、前記導電層と前記放熱性部材とが面一に形成されており、前記半導体素子の動作に伴って生じる熱を、前記放熱性部材を介して前記基板本体に伝えるセラミックス基板。
  2. 前記半導体素子が、前記導電層からはみ出て設けられる場合又は前記導電層のパターン間隔にまたがって設けられる場合において、前記面一に形成された前記導電層及び前記放熱性部材は、前記半導体素子との間で空隙なく前記半導体素子を載置可能である請求項1に記載のセラミックス基板。
  3. 前記導電層は、前記半導体素子が載置される側の表面に研磨痕を有する請求項1又は2に記載のセラミックス基板。
  4. 前記基板本体は、反りが100μm以下に形成されている請求項1〜3のいずれか1項に記載のセラミックス基板。
  5. 前記半導体素子がパワー半導体素子である、パワー半導体モジュール用の請求項1〜4のいずれか1項に記載のセラミックス基板。
  6. 請求項1〜5のいずれか1項に記載のセラミックス基板と、
    前記セラミックス基板上に載置された半導体素子と、
    を備える半導体モジュール。
JP2017117950A 2017-06-15 2017-06-15 セラミックス基板及び半導体モジュール Active JP6263301B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017117950A JP6263301B1 (ja) 2017-06-15 2017-06-15 セラミックス基板及び半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017117950A JP6263301B1 (ja) 2017-06-15 2017-06-15 セラミックス基板及び半導体モジュール

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016236449A Division JP6163246B1 (ja) 2016-12-06 2016-12-06 セラミックス基板の製造方法

Publications (2)

Publication Number Publication Date
JP6263301B1 JP6263301B1 (ja) 2018-01-17
JP2018093163A true JP2018093163A (ja) 2018-06-14

Family

ID=60989313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017117950A Active JP6263301B1 (ja) 2017-06-15 2017-06-15 セラミックス基板及び半導体モジュール

Country Status (1)

Country Link
JP (1) JP6263301B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7367506B2 (ja) 2019-12-12 2023-10-24 株式会社プロテリアル 半導体モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5712561A (en) * 1980-06-26 1982-01-22 Mitsubishi Electric Corp Field effect transistor
JPH0553260U (ja) * 1991-12-13 1993-07-13 日本電気株式会社 回路基板の構造
JPH07307533A (ja) * 1994-05-11 1995-11-21 O K Print:Kk プリント配線基板
JPH10326951A (ja) * 1997-05-23 1998-12-08 Ngk Spark Plug Co Ltd 配線基板
JP2013051389A (ja) * 2011-08-01 2013-03-14 Ngk Spark Plug Co Ltd 回路基板、半導体パワーモジュール、製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5712561A (en) * 1980-06-26 1982-01-22 Mitsubishi Electric Corp Field effect transistor
JPH0553260U (ja) * 1991-12-13 1993-07-13 日本電気株式会社 回路基板の構造
JPH07307533A (ja) * 1994-05-11 1995-11-21 O K Print:Kk プリント配線基板
JPH10326951A (ja) * 1997-05-23 1998-12-08 Ngk Spark Plug Co Ltd 配線基板
JP2013051389A (ja) * 2011-08-01 2013-03-14 Ngk Spark Plug Co Ltd 回路基板、半導体パワーモジュール、製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7367506B2 (ja) 2019-12-12 2023-10-24 株式会社プロテリアル 半導体モジュール

Also Published As

Publication number Publication date
JP6263301B1 (ja) 2018-01-17

Similar Documents

Publication Publication Date Title
JP4013386B2 (ja) 半導体製造用保持体およびその製造方法
JP5038565B2 (ja) セラミックス回路基板およびその製造方法
WO2011152363A2 (ja) 熱放射部材用セラミックスの製造方法、熱放射部材用セラミックス、該セラミックスを用いてなる太陽電池モジュールおよびled発光モジュール
WO2001066488A1 (fr) Substrat ceramique pour fabrication/inspection de semi-conducteur
WO2002039027A1 (fr) Appareil de chauffage chauffant un liquide
JPH09157773A (ja) 低熱膨張・高熱伝導性アルミニウム複合材料及びその製造方法
JP2010511304A (ja) 石英で密閉されたヒータアセンブリ
KR100551643B1 (ko) 세라믹 서셉터
JP2009218322A (ja) 窒化珪素基板及びその製造方法並びにそれを使用した窒化珪素回路基板及び半導体モジュール
JP6263301B1 (ja) セラミックス基板及び半導体モジュール
JP2007230791A (ja) セラミック回路基板およびその製造方法
JP3801966B2 (ja) 加熱装置
JP6163246B1 (ja) セラミックス基板の製造方法
WO2001084885A1 (fr) Element chauffant en ceramique
JP2000128654A (ja) 窒化ケイ素複合基板
JPH1065292A (ja) 複合回路基板
CN109565906B (zh) SiC加热器
JP2004160549A (ja) セラミックス−金属複合体およびこれを用いた高熱伝導放熱用基板
JP6710083B2 (ja) 熱放射部材、パワー半導体モジュール、及びledパッケージ
KR101419740B1 (ko) 이중구조로 이루어진 세라믹 방열부재 및 그 제조방법
CN105405955A (zh) 一种led用陶瓷散热基板的制备工艺
JP2001319967A (ja) セラミック基板の製造方法
JP5073135B2 (ja) 窒化アルミニウム焼結体、その製造方法及び用途
JPH09121004A (ja) 複合セラミックス基板
WO2022224368A1 (ja) 放熱部材およびヒートシンク

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171215

R150 Certificate of patent or registration of utility model

Ref document number: 6263301

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250