JP2018092320A - 検出装置 - Google Patents

検出装置 Download PDF

Info

Publication number
JP2018092320A
JP2018092320A JP2016234238A JP2016234238A JP2018092320A JP 2018092320 A JP2018092320 A JP 2018092320A JP 2016234238 A JP2016234238 A JP 2016234238A JP 2016234238 A JP2016234238 A JP 2016234238A JP 2018092320 A JP2018092320 A JP 2018092320A
Authority
JP
Japan
Prior art keywords
detection
unit
signal
self
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016234238A
Other languages
English (en)
Other versions
JP6792434B2 (ja
Inventor
利範 上原
Toshinori Uehara
利範 上原
水橋　比呂志
Hiroshi Mizuhashi
比呂志 水橋
倉澤　隼人
Hayato Kurasawa
隼人 倉澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2016234238A priority Critical patent/JP6792434B2/ja
Priority to US15/826,078 priority patent/US10394067B2/en
Publication of JP2018092320A publication Critical patent/JP2018092320A/ja
Priority to US16/548,314 priority patent/US20190377211A1/en
Application granted granted Critical
Publication of JP6792434B2 publication Critical patent/JP6792434B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display

Abstract

【課題】小型化が可能な検出装置を提供する。【解決手段】被検出物の接触又は近接を検出する第１及び第２検出部と、第１及び第２検出部から出力される検出信号に信号処理を実行する信号処理部と、第１及び第２検出部の内の一方を選択し、第１及び第２検出部の内の選択した方の検出部と信号処理部とを接続する選択部と、を備える。【選択図】図１０

Description

本発明は、外部近接物体を検出可能な検出装置に関する。
近年、いわゆるタッチパネルと呼ばれる、外部近接物体を検出可能なタッチ検出装置が注目されている。タッチパネルは、液晶表示装置等の表示装置上に装着され、又は表示装置と一体化されて、タッチ検出機能付き表示装置として用いられる。そして、タッチ検出機能付き表示装置は、表示装置に各種のボタン画像等を表示させることにより、タッチパネルを通常の機械式ボタンの代わりとして情報入力を可能としている。
タッチ検出機能付き表示装置に加えて、もう１つの検出部を電子機器に備えることも行われるようになってきている。もう１つの検出部は、例えば、指紋を検出し、電子機器のスリープ状態の解除等に利用される。
下記の特許文献１には、第１及び第２の手書きおよびタッチセンサゾーンと、第１及び第２の指紋センサゾーンを有する装置が記載されている。
特表２０１３−５４１７８０号公報
２つの検出部を有する検出装置を備える電子機器では、小型化が望まれる。電子機器の小型化のために、検出装置の小型化が望まれる。
本発明は、小型化が可能な検出装置を提供することを目的とする。
本発明の一態様の検出装置は、被検出物の接触又は近接を検出する第１及び第２検出部と、第１及び第２検出部から出力される検出信号に信号処理を実行する信号処理部と、第１及び第２検出部の内の一方を選択し、第１及び第２検出部の内の選択した方の検出部と信号処理部とを接続する選択部と、を備える。
図１は、本発明の実施形態に係る検出装置の構成の概要を示すブロック図である。 図２は、タッチ検出デバイスに生じる容量の例を示す説明図である。 図３は、タッチ検出デバイスの等価回路の例を示す説明図である。 図４は、駆動信号及びタッチ検出信号の波形の一例を表す図である。 図５は、自己静電容量方式の検出の基本原理を説明するための、被検出物が接触又は近接していない状態を表す説明図である。 図６は、自己静電容量方式の検出の基本原理を説明するための、被検出物が接触又は近接した状態を表す説明図である。 図７は、自己静電容量方式の検出の等価回路の例を示す説明図である。 図８は、自己静電容量方式の検出の駆動信号及び検出信号の波形の一例を表す図である。 図９は、合成部による指紋検出の仕組みを示す模式図である。 図１０は、第１の実施形態に係る検出装置の構成例を示す図である。 図１１は、第１の実施形態に係る検出装置の第１検出部及び表示部の概略断面構造を表す断面図である。 図１２は、第１の実施形態に係る検出装置の表示部の画素配置を表す回路図である。 図１３は、第１の実施形態に係る検出装置の第１検出部の駆動電極及びタッチ検出電極の構成例を表す斜視図である。 図１４は、第１の実施形態に係る検出装置の第２検出部の平面図である。 図１５は、第１の実施形態に係る検出装置の第２検出部の概略断面構造を表す断面図である。 図１６は、第１の実施形態に係る検出装置の第２検出部の電極配置を表す図である。 図１７は、第１の実施形態に係る検出装置の選択部の回路構成を示す図である。 図１８は、第１の実施形態に係る検出装置の選択部の動作を示すタイミングチャートである。 図１９は、第１の実施形態に係る検出装置の選択部の動作を示すタイミングチャートである。 図２０は、比較例に係る検出装置を示す図である。 図２１は、第１の実施形態に係る検出装置の変形例を示す図である。 図２２は、第１の実施形態の変形例に係る検出装置の選択部の動作を示すタイミングチャートである。 図２３は、第２の実施形態に係る検出装置の選択部の回路構成を示す図である。 図２４は、第３の実施形態に係る検出装置に被検出物が接触又は近接した様子を示す図である。 図２５は、第３の実施形態に係る検出装置に被検出物が接触又は近接した様子を示す模式的な側面図である。 図２６は、第３の実施形態に係る検出装置の選択部の動作を示すタイミングチャートである。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
（構成の概要）
図１は、本発明の実施形態に係る検出装置の構成の概要を示すブロック図である。
検出装置１は、第１検出部ＳＥ１と、第２検出部ＳＥ２と、表示部ＤＰと、選択部４と、アナログ処理部５と、ミューチャル駆動信号出力部７と、表示制御部８と、ホストＨＯＳＴと、を含む。
第１検出部ＳＥ１は、被検出物Ｆ１の、カバー部材ＣＧの検出面ＩＳへの接触又は近接を検出する。具体的には、第１検出部ＳＥ１は、被検出物Ｆ１が検出面ＩＳと垂直な方向で重なる複数の領域の各々の接触又は近接に応じた検出信号Ｖｄｅｔ１を出力する。
被検出物Ｆ１は、検出面ＩＳと接触して変形する第１の種類の物であっても良いし、検出面ＩＳと接触して変形しない又は第１の種類の物と比較して相対的に変形が少ない第２の種類の物であっても良い。第１の種類の物は、指が例示されるが、これに限定されない。第２の種類の物は、樹脂又は金属のスタイラスペンが例示されるが、これに限定されない。
第１検出部ＳＥ１が検出できる被検出物の数は、１個に限定されない。第１検出部ＳＥ１は、２個以上の被検出物を検出できることとしても良い。
本発明の実施形態では、被検出物Ｆ１は指であるものとし、第１検出部ＳＥ１は、被検出物である指Ｆ１の接触又は近接位置（タッチ座標）を検出するものとする。
第１検出部ＳＥ１は、静電容量方式センサが例示される。静電容量方式は、相互（ミューチャル）静電容量方式又は自己（セルフ）静電容量方式が例示される。
第２検出部ＳＥ２は、被検出物Ｆ２の、第２検出部ＳＥ２への接触又は近接を検出する。具体的には、第２検出部ＳＥ２は、被検出物Ｆ２が第２検出部ＳＥ２の検出面と垂直な方向で重なる複数の領域の各々の接触又は近接に応じた検出信号Ｖｄｅｔ２を出力する。
被検出物Ｆ２は、第２検出部ＳＥ２と接触して変形する第１の種類の物であっても良いし、第２検出部ＳＥ２と接触して変形しない又は第１の種類の物と比較して相対的に変形が少ない第２の種類の物であっても良い。第１の種類の物は、指が例示されるが、これに限定されない。第２の種類の物は、樹脂又は金属のスタイラスペンが例示されるが、これに限定されない。
第２検出部ＳＥ２が検出できる被検出物の数は、１個に限定されない。第２検出部ＳＥ２は、２個以上の被検出物を検出できることとしても良い。
本発明の実施形態では、被検出物Ｆ２は指であるものとし、第２検出部ＳＥ２は、被検出物である指Ｆ２の指紋を検出するものとする。
第２検出部ＳＥ２は、静電容量方式センサが例示される。静電容量方式は、相互（ミューチャル）静電容量方式又は自己（セルフ）静電容量方式が例示される。
表示部ＤＰは、検出面ＩＳ側に向けて画像を表示する。表示部ＤＰは、液晶表示装置又は有機ＥＬ（Electro-Luminescence）表示装置が例示されるが、これらに限定されない。
第１検出部ＳＥ１及び表示部ＤＰは、一体化された、いわゆるインセルタイプであっても良い。また、第１検出部ＳＥ１及び表示部ＤＰは、表示部ＤＰの上に第１検出部ＳＥ１が装着された、いわゆるオンセルタイプであっても良い。なお、第１検出部ＳＥ１と表示部ＤＰとを一体化するとは、例えば、表示部ＤＰとして使用される基板や電極などの一部の部材と、第１検出部ＳＥ１として使用される基板や電極などの一部の部材とを兼用することを含む。
表示制御部８は、ホストＨＯＳＴ内の制御部４７から供給される制御信号に基づいて、表示部ＤＰに画像の表示を行わせる。
第１検出部ＳＥ１が相互静電容量方式のセンサの場合に、ミューチャル駆動信号出力部７は、ホストＨＯＳＴ内の制御部４７から供給される制御信号に基づいて、相互静電容量検出用のミューチャル駆動信号Ｖｃｏｍｔｍ１を第１検出部ＳＥ１に出力する。第１検出部ＳＥ１は、ミューチャル駆動信号Ｖｃｏｍｔｍ１の供給を受けて、後述する相互静電容量方式の検出原理に基づいて、検出信号Ｖｄｅｔ１を選択部４に出力する。
第２検出部ＳＥ２が相互静電容量方式のセンサの場合に、ミューチャル駆動信号出力部７は、ホストＨＯＳＴ内の制御部４７から供給される制御信号に基づいて、相互静電容量検出用のミューチャル駆動信号Ｖｃｏｍｔｍ２を第２検出部ＳＥ２に出力する。第２検出部ＳＥ２は、ミューチャル駆動信号Ｖｃｏｍｔｍ２の供給を受けて、後述する相互静電容量方式の検出原理に基づいて、検出信号Ｖｄｅｔ２を選択部４に出力する。
選択部４は、ホストＨＯＳＴ内の制御部４７から供給される制御信号に基づいて、第１検出部ＳＥ１及び第２検出部ＳＥ２の内の一方を選択し、第１検出部ＳＥ１及び第２検出部ＳＥ２の内の選択した方の検出部とアナログ処理部５とを接続する。アナログ処理部５は、セルフ駆動信号出力部４１を含む。
第１検出部ＳＥ１が自己静電容量方式のセンサの場合に、セルフ駆動信号出力部４１は、ホストＨＯＳＴ内の制御部４７から供給される制御信号に基づいて、自己静電容量検出用のセルフ駆動信号Ｖｃｏｍｔｓを選択部４に出力する。選択部４は、ホストＨＯＳＴ内の制御部４７から供給される制御信号に基づいて、第１検出部ＳＥ１を選択し、セルフ駆動信号Ｖｃｏｍｔｓを第１検出部ＳＥ１に出力する。第１検出部ＳＥ１は、セルフ駆動信号Ｖｃｏｍｔｓの供給を受けて、後述する自己静電容量方式の検出原理に基づいて、検出信号Ｖｄｅｔ１を選択部４に出力する。選択部４は、第１検出部ＳＥ１から出力される検出信号Ｖｄｅｔ１をアナログ処理部５に出力する。
第２検出部ＳＥ２が自己静電容量方式のセンサの場合に、セルフ駆動信号出力部４１は、ホストＨＯＳＴ内の制御部４７から供給される制御信号に基づいて、自己静電容量検出用のセルフ駆動信号Ｖｃｏｍｔｓを選択部４に出力する。選択部４は、ホストＨＯＳＴ内の制御部４７から供給される制御信号に基づいて、第２検出部ＳＥ２を選択し、セルフ駆動信号Ｖｃｏｍｔｓを第２検出部ＳＥ２に出力する。第２検出部ＳＥ２は、セルフ駆動信号Ｖｃｏｍｔｓの供給を受けて、後述する自己静電容量方式の検出原理に基づいて、検出信号Ｖｄｅｔ２を選択部４に出力する。選択部４は、第２検出部ＳＥ２から出力される検出信号Ｖｄｅｔ２をアナログ処理部５に出力する。
第１検出部ＳＥ１及び第２検出部ＳＥ２の検出方式は、第１検出部ＳＥ１が相互静電容量方式且つ第２検出部ＳＥ２が相互静電容量方式の場合、第１検出部ＳＥ１が相互静電容量方式且つ第２検出部ＳＥ２が自己静電容量方式の場合、第１検出部ＳＥ１が自己静電容量方式且つ第２検出部ＳＥ２が相互静電容量方式の場合、又は、第１検出部ＳＥ１が自己静電容量方式且つ第２検出部ＳＥ２が自己静電容量方式の場合、の４つの場合があり得る。
第１検出部ＳＥ１及び第２検出部ＳＥ２の両方が自己静電容量方式のセンサの場合には、ミューチャル駆動信号出力部７は不要である。
第１検出部ＳＥ１及び第２検出部ＳＥ２の両方が相互静電容量方式のセンサの場合には、セルフ駆動信号出力部４１は不要である。
アナログ処理部５は、検出信号Ｖｄｅｔ１及びＶｄｅｔ２にアナログ信号処理を実行する信号処理回路である。アナログ処理部５は、増幅部４２を含む。増幅部４２は、選択部４から供給される検出信号Ｖｄｅｔ１又はＶｄｅｔ２を増幅する。なお、増幅部４２は、検出信号Ｖｄｅｔ１又はＶｄｅｔ２に含まれる高い周波数成分（ノイズ成分）を除去して出力する低域通過アナログフィルタであるアナログＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）を備えていてもよい。なお、アナログ処理部５には、検出信号Ｖｄｅｔ１及びＶｄｅｔ２それぞれに対応して、増幅部４２を設けてもよい。すなわち、アナログ処理部５には、複数の増幅部４２を設けてもよい。
アナログ処理部５は、Ａ／Ｄ変換部４３を含む。Ａ／Ｄ変換部４３は、ホストＨＯＳＴ内の制御部４７から供給される制御信号に基づくタイミングで、増幅部４２から供給されるアナログ信号をサンプリングしてディジタル信号に変換する。
ホストＨＯＳＴは、制御部４７に加えて、信号処理部４４と、座標抽出部４５と、合成部４６と、を含む。
信号処理部４４は、Ａ／Ｄ変換部４３の出力信号に含まれるノイズ成分を低減するディジタルフィルタを備えている。信号処理部４４は、Ａ／Ｄ変換部４３の出力信号に基づいて、第１検出部ＳＥ１に対する被検出物Ｆ１の接触若しくは近接の有無、又は、第２検出部ＳＥ２に対する被検出物Ｆ２の接触若しくは近接の有無を検出する論理回路である。
座標抽出部４５は、信号処理部４４において指の接触又は近接が検出されたときに、その検出座標Ｖｏｕｔ１を求める論理回路である。座標抽出部４５は、第１検出部ＳＥ１が選択されている場合に、検出座標Ｖｏｕｔ１を外部に出力する。
合成部４６は、第２検出部ＳＥ２が選択されている場合に、第２検出部ＳＥ２から出力される検出信号Ｖｄｅｔ２に基づいて、接触又は近接する被検出物Ｆ２の形状つまり指紋を表す二次元情報Ｖｏｕｔ２を生成し、外部に出力する。
（検出の基本原理）
第１検出部ＳＥ１及び第２検出部ＳＥ２は、相互静電容量方式又は自己静電容量方式の検出の基本原理に基づいて動作する。
図２から図４までを参照して、相互静電容量方式の検出の基本原理について説明する。
図２は、タッチ検出デバイスに生じる容量の例を示す説明図である。図３は、タッチ検出デバイスの等価回路の例を示す説明図である。図４は、駆動信号及びタッチ検出信号の波形の一例を表す図である。なお、図３は、検出回路を併せて示している。
例えば、図２に示すように、容量素子Ｃ１は、誘電体Ｄを挟んで互いに対向配置された一対の電極である、駆動電極Ｅ１及びタッチ検出電極Ｅ２を備えている。図３に示すように、容量素子Ｃ１は、その一端が交流信号源（駆動信号源）Ｓに接続され、他端は電圧検出器（タッチ検出部）ＤＥＴに接続される。電圧検出器ＤＥＴは、例えば図１に示す増幅部４２に含まれる積分回路である。
交流信号源Ｓから駆動電極Ｅ１（容量素子Ｃ１の一端）に所定の周波数（例えば数ｋＨｚ〜数百ｋＨｚ程度）の交流矩形波Ｓｇを印加すると、タッチ検出電極Ｅ２（容量素子Ｃ１の他端）側に接続された電圧検出器ＤＥＴを介して、出力波形（タッチ検出信号Ｖｄｅｔ）が現れる。なお、この交流矩形波Ｓｇは、前述したミューチャル駆動信号Ｖｃｏｍｔｍ１及びＶｃｏｍｔｍ２に相当するものである。
被検出物が接触（又は近接）していない状態（非接触状態）では、容量素子Ｃ１に対する充放電に伴って、容量素子Ｃ１の容量値に応じた電流Ｉ０が流れる。図４に示すように、電圧検出器ＤＥＴは、交流矩形波Ｓｇに応じた電流Ｉ０の変動を電圧の変動（実線の波形Ｖ０）に変換する。
一方、被検出物が接触（又は近接）した状態（接触状態）では、図２に示すように、指によって形成される静電容量Ｃ２がタッチ検出電極Ｅ２と接している又は近傍にあることにより、駆動電極Ｅ１及びタッチ検出電極Ｅ２の間にあるフリンジ分の静電容量が遮られ、容量素子Ｃ１の容量値よりも容量値の小さい容量素子Ｃ１ａとして作用する。そして、図３に示す等価回路でみると、容量素子Ｃ１ａに電流Ｉ１が流れる。
図４に示すように、電圧検出器ＤＥＴは、交流矩形波Ｓｇに応じた電流Ｉ１の変動を電圧の変動（点線の波形Ｖ１）に変換する。この場合、波形Ｖ１は、上述した波形Ｖ０と比べて振幅が小さくなる。これにより、波形Ｖ０と波形Ｖ１との電圧差分の絶対値｜ΔＶ｜は、被検出物の影響に応じて変化することになる。なお、電圧検出器ＤＥＴは、波形Ｖ０と波形Ｖ１との電圧差分の絶対値｜ΔＶ｜を精度良く検出するため、回路内のスイッチングにより、交流矩形波Ｓｇの周波数に合わせて、コンデンサの充放電をリセットする期間Ｒｅｓを設けた動作とすることがより好ましい。
図５から図８を参照して、自己静電容量方式の検出の基本原理について説明する。
図５は、自己静電容量方式の検出の基本原理を説明するための、被検出物が接触又は近接していない状態を表す説明図である。図６は、自己静電容量方式の検出の基本原理を説明するための、被検出物が接触又は近接した状態を表す説明図である。図７は、自己静電容量方式の検出の等価回路の例を示す説明図である。図８は、自己静電容量方式の検出の駆動信号及び検出信号の波形の一例を表す図である。
図５左図は、被検出物が接触又は近接していない状態において、スイッチＳＷ１により電源Ｖｄｄと検出電極Ｅ１とが接続され、スイッチＳＷ２により検出電極Ｅ１がコンデンサＣｃｒに接続されていない状態を示している。この状態では、検出電極Ｅ１が有する容量Ｃｘ１が充電される。図５右図は、スイッチＳＷ１により、電源Ｖｄｄと検出電極Ｅ１との接続がオフされ、スイッチＳＷ２により、検出電極Ｅ１とコンデンサＣｃｒとが接続された状態を示している。この状態では、容量Ｃｘ１の電荷はコンデンサＣｃｒを介して放電される。
図６左図は、被検出物が接触又は近接した状態において、スイッチＳＷ１により電源Ｖｄｄと検出電極Ｅ１とが接続され、スイッチＳＷ２により検出電極Ｅ１がコンデンサＣｃｒに接続されていない状態を示している。この状態では、検出電極Ｅ１が有する容量Ｃｘ１に加え、検出電極Ｅ１に近接している被検出物により生じる容量Ｃｘ２も充電される。図６右図は、スイッチＳＷ１により、電源Ｖｄｄと検出電極Ｅ１がオフされ、スイッチＳＷ２により検出電極Ｅ１とコンデンサＣｃｒとが接続された状態を示している。この状態では、容量Ｃｘ１の電荷と容量Ｃｘ２の電荷とがコンデンサＣｃｒを介して放電される。
ここで、図５右図に示す放電時（被検出物が接触または近接していない状態）におけるコンデンサＣｃｒの電圧変化特性に対して、図６右図に示す放電時（被検出物が接触又は近接した状態）におけるコンデンサＣｃｒの電圧変化特性は、容量Ｃｘ２が存在するために、明らかに異なる。したがって、自己静電容量方式では、コンデンサＣｃｒの電圧変化特性が、容量Ｃｘ２の有無により異なることを利用して、被検出物の接触又は近接の有無を判定している。
具体的には、検出電極Ｅ１に所定の周波数（例えば数ｋＨｚ〜数百ｋＨｚ程度）の交流矩形波Ｓｇ（図８参照）が印加される。図７に示す電圧検出器ＤＥＴは、交流矩形波Ｓｇに応じた電流の変動を電圧の変動（波形Ｖ３、Ｖ４）に変換する。電圧検出器ＤＥＴは、例えば図１に示す増幅部４２に含まれる積分回路である。
上述のように、検出電極Ｅ１は、スイッチＳＷ１及びスイッチＳＷ２で切り離すことが可能な構成となっている。図８において、時刻Ｔ０１のタイミングで、交流矩形波Ｓｇは、電圧Ｖ０に相当する電圧レベルに上昇する。このとき、スイッチＳＷ１はオンしており、スイッチＳＷ２はオフしている。このため、検出電極Ｅ１の電圧も、電圧Ｖ０に上昇する。
次に時刻Ｔ１１のタイミングの前に、スイッチＳＷ１をオフとする。このとき、検出電極Ｅ１はフローティング状態であるが、検出電極Ｅ１の容量Ｃｘ１（図５参照）、あるいは検出電極Ｅ１の容量Ｃｘ１に被検出物の接触又は近接よる容量Ｃｘ２を加えた容量（Ｃｘ１＋Ｃｘ２、図６参照）によって、検出電極Ｅ１の電位はＶ０が維持される。さらに、時刻Ｔ１１のタイミングの前にスイッチＳＷ３をオンさせ、所定の時間経過後にオフさせ、電圧検出器ＤＥＴをリセットさせる。このリセット動作により、電圧検出器ＤＥＴの出力電圧Ｖｄｅｔは、基準電圧Ｖｒｅｆと略等しい電圧となる。
続いて、時刻Ｔ１１のタイミングでスイッチＳＷ２をオンさせると、電圧検出器ＤＥＴの反転入力部が検出電極Ｅ１の電圧Ｖ０となる。その後、検出電極Ｅ１の容量Ｃｘ１（またはＣｘ１＋Ｃｘ２）と電圧検出器ＤＥＴ内の容量Ｃ５の時定数に従って、電圧検出器ＤＥＴの反転入力部は、基準電圧Ｖｒｅｆまで低下する。このとき、検出電極Ｅ１の容量Ｃｘ１（またはＣｘ１＋Ｃｘ２）に蓄積されていた電荷が電圧検出器ＤＥＴ内の容量Ｃ５に移動するので、電圧検出器ＤＥＴの出力電圧Ｖｄｅｔが上昇する。
電圧検出器ＤＥＴの出力電圧Ｖｄｅｔは、検出電極Ｅ１に被検出物が近接していないときは、実線で示す波形Ｖ３となり、Ｖｄｅｔ＝Ｃｘ１×Ｖ０／Ｃ５となる。電圧検出器ＤＥＴの出力電圧Ｖｄｅｔは、被検出物の影響による容量が付加されたときは、点線で示す波形Ｖ４となり、Ｖｄｅｔ＝（Ｃｘ１＋Ｃｘ２）×Ｖ０／Ｃ５となる。
その後、検出電極Ｅ１の容量Ｃｘ１（またはＣｘ１＋Ｃｘ２）の電荷が容量Ｃ５に十分移動した後の時刻Ｔ３１のタイミングでスイッチＳＷ２をオフさせ、スイッチＳＷ１及びスイッチＳＷ３をオンさせることにより、検出電極Ｅ１の電位を交流矩形波Ｓｇと同電位のローレベルにするとともに電圧検出器ＤＥＴをリセットさせる。なお、このとき、スイッチＳＷ１をオンさせるタイミングは、スイッチＳＷ２をオフさせた後、時刻Ｔ０２以前であればいずれのタイミングでもよい。また、電圧検出器ＤＥＴをリセットさせるタイミングは、スイッチＳＷ２をオフさせた後、時刻Ｔ１２以前であればいずれのタイミングとしてもよい。
以上の動作を所定の周波数（例えば数ｋＨｚ〜数百ｋＨｚ程度）で繰り返す。波形Ｖ３と波形Ｖ４との差分の絶対値｜ΔＶ｜に基づいて、被検出物の有無（タッチの有無）を検出することができる。なお、検出電極Ｅ１の電位は、図８に示すように、被検出物が近接していないときはＶ１の波形となり、被検出物の影響による容量Ｃｘ２が付加されるときはＶ２の波形となる。波形Ｖ１と波形Ｖ２とが、それぞれ所定の閾値電圧ＶＴＨまで下がる時間を測定することにより外部近接物体の有無（タッチの有無）を測定することも可能である。
図９は、合成部による指紋検出の仕組みを示す模式図である。合成部４６は、複数の検出電極Ｅ１からの検出信号Ｖｄｅｔ２を組み合わせて、検出電極Ｅ１に対して接触又は近接する被検出物の形状を示す二次元情報を生成する。具体的には、合成部４６は、例えば被検出物（例えば、ヒトの指等）が有する凸凹によって生じる第２検出部ＳＥ２（図１参照）への接触の度合いの差に応じて現れる検出強度の差異を色の濃淡（例えば、グレースケール）として表す二次元の画像を生成する。合成部４６を有するホストＨＯＳＴの出力信号Ｖｏｕｔ２は、例えば、上記で説明した二次元情報の出力である。
図９では、分かりやすさを目的として接触又は近接の有無のみを示す２階調検出を例示しているが、実際には各ブロックにおける検出結果は多階調とすることができる。また、図９では、検出されている被検出物が二重丸状の突起を有する物体であるが、被検出物が指紋を有するヒトの指である場合、二次元情報として指紋が現れることになる。また、合成部４６の機能は、ホストＨＯＳＴ以外の構成が有していてもよい。例えば、座標抽出部４５の出力信号Ｖｏｕｔ１に基づいて、外部の構成が二次元情報を生成するようにしてもよい。また、二次元情報の生成に係る構成は、回路等のハードウェアであってもよいし、所謂ソフトウェア処理によってもよい。
（第１の実施形態）
図１０は、第１の実施形態に係る検出装置の構成例を示す図である。第１の実施形態では、第１検出部ＳＥ１は、相互静電容量方式のセンサである。第１検出部ＳＥ１及び表示部ＤＰは、一体化された、いわゆるインセルタイプである。第２検出部ＳＥ２は、自己静電容量方式のセンサである。
検出装置１の表示部ＤＰは、第１基板（例えば、画素基板２）と、第２基板（例えば、対向基板３）を備えている。画素基板２は、第１絶縁基板（例えば、ＴＦＴ基板２１）を有する。対向基板３は、第２絶縁基板３１を有する。なお、ＴＦＴ基板２１及び第２絶縁基板３１は、例えば、ガラス基板、または、フィルム基板である。また、ＴＦＴ基板２１には、駆動ＩＣチップ(例えば、ＣＯＧ（Chip On Glass）１９)が実装されている。また、画素基板２（ＴＦＴ基板２１）には、表示部ＤＰの表示領域Ａｄと、額縁Ｇｄとが形成されている。
ＣＯＧ１９は、ＴＦＴ基板２１に実装されたドライバであるＩＣチップであり、図１に示した表示制御部８等、表示部ＤＰの駆動に必要な各回路を内蔵した制御装置である。また、第１検出部ＳＥ１が相互静電容量方式のセンサであるので、ＣＯＧ１９は、図１に示したミューチャル駆動信号出力部７等、第１検出部ＳＥ１の駆動に必要な各回路を内蔵した制御装置である。
ＣＯＧ１９は、ＴＦＴ基板２１と基板６１との間に設けられたプリント基板ＦＰＣ２を経由して、基板６１上に実装されたホストＨＯＳＴに接続されている。プリント基板ＦＰＣ２及び基板６１は、フレキシブルプリント基板であっても良いし、リジッド基板であっても良いし、リジッドフレキシブル基板であっても良い。ＣＯＧ１９は、ホストＨＯＳＴから供給される制御信号に基づいて、第１検出部ＳＥ１及び表示部ＤＰを駆動する。
ゲートドライバ１２Ａ及び１２Ｂは、ＣＯＧ１９から供給される制御信号に基づいて、表示部ＤＰの表示駆動の対象となる１水平ラインを順次選択する機能を有している。
ソースドライバ１３は、ＣＯＧ１９から供給される制御信号に基づいて、表示部ＤＰの、後述する各画素Ｐｉｘ（副画素ＳＰｉｘ）に画素信号Ｖｐｉｘを供給する回路である。ソースドライバ１３には、例えば６ビットのＲ（赤）、Ｇ（緑）及びＢ（青）の画像信号Ｖｓｉｇが与えられる。
ソースドライバ１３は、ＣＯＧ１９から画素信号Ｖｓｉｇを受け取り、ソースセレクタ部１３Ｓに供給する。また、ソースドライバ１３は、画像信号Ｖｓｉｇに多重化された画素信号Ｖｐｉｘを分離するために必要なスイッチ制御信号Ｖｓｅｌを生成し、画素信号Ｖｐｉｘとともにソースセレクタ部１３Ｓに供給する。ソースセレクタ部１３Ｓは、ソースドライバ１３とＣＯＧ１９との間の配線数を少なくすることができる。ソースセレクタ部１３Ｓはなくても良い。また、ソースドライバ１３の一部の制御は、ＣＯＧ１９が行ってもよく、ソースセレクタ部１３Ｓのみが配置されていてもよい。
駆動電極ドライバ１４Ａ及び１４Ｂは、ＣＯＧ１９から供給される制御信号に基づいて、相互静電容量方式の検出用のミューチャル駆動信号Ｖｃｏｍｔｍ１及び表示用の駆動電圧ＶｃｏｍＤＣを、表示部ＤＰの、後述する駆動電極ＣＯＭＬに、供給する回路である。
検出装置１は、ＣＯＧ１９に駆動電極ドライバ１４Ａ及び１４Ｂ、ゲートドライバ１２Ａ及び１２Ｂなどの回路を内蔵してもよい。なお、ＣＯＧ１９はあくまで実装の一形態であってこれに限られるものでない。例えば、ＣＯＧ１９と同様の機能を有する構成をＣＯＦ（Chip On Film又はChip On Flexible）としてプリント基板ＦＰＣ２上に実装しても良い。
図１０に示すように、ＴＦＴ基板２１の表面に対する垂直方向において、駆動電極ＣＯＭＬの駆動電極ブロックＢと、タッチ検出電極ＴＤＬとは、立体交差するように形成されている。
また、駆動電極ＣＯＭＬは、一方向に延在する複数のストライプ状の電極パターンに分割されている。タッチ検出動作を行う際は、各電極パターンには、駆動電極ドライバ１４Ａ及び１４Ｂによってミューチャル駆動信号Ｖｃｏｍｔｍ１が順次供給される。ミューチャル駆動信号Ｖｃｏｍｔｍ１が同時に供給される、駆動電極ＣＯＭＬの複数のストライプ状の電極パターンが図１０に示す駆動電極ブロックＢである。
駆動電極ブロックＢ（駆動電極ＣＯＭＬ）は、第１検出部ＳＥ１の短辺と平行な方向に形成されている。後述するタッチ検出電極ＴＤＬは、駆動電極ブロックＢの延在方向と交差する方向に形成されており、例えば、第１検出部ＳＥ１の長辺と平行な方向に形成されている。
ソースセレクタ部１３Ｓは、ＴＦＴ基板２１上の表示領域Ａｄの近傍に、ＴＦＴ素子を用いて形成されている。表示領域Ａｄには、後述する画素Ｐｉｘがマトリックス状（行列状）に多数配置されている。額縁Ｇｄは、ＴＦＴ基板２１の表面を垂直な方向からみて画素Ｐｉｘが配置されていない領域である。ゲートドライバ１２Ａ及び１２Ｂと、駆動電極ドライバ１４Ａ及び１４Ｂとは、額縁Ｇｄに配置されている。
ゲートドライバ１２Ａ及び１２Ｂは、ＴＦＴ基板２１上にＴＦＴ素子を用いて形成されている。ゲートドライバ１２Ａ及び１２Ｂは、後述する副画素ＳＰｉｘ（画素）がマトリックス状に配置された表示領域Ａｄを挟んで両側から駆動することができるようになっている。また、走査線は、ゲートドライバ１２Ａとゲートドライバ１２Ｂとの間に配列する。このため、走査線は、ＴＦＴ基板２１の表面に対する垂直方向において、駆動電極ＣＯＭＬの延在方向と平行な方向に延びるように設けられている。
本構成例では、ゲートドライバ１２Ａ及び１２Ｂの２つの回路が設けられているが、これはゲートドライバの具体的構成の一例であってこれに限られるものでない。例えば、ゲートドライバは、走査線の一方端のみに設けられた１つの回路であってもよい。
駆動電極ドライバ１４Ａ及び１４Ｂは、ＴＦＴ基板２１上にＴＦＴ素子を用いて形成されている。駆動電極ドライバ１４Ａ及び１４Ｂは、ＣＯＧ１９から、表示用配線ＬＤＣを介して表示用の駆動電圧ＶｃｏｍＤＣの供給を受けると共に、タッチ用配線ＬＡＣを介して相互静電容量の検出用のミューチャル駆動信号Ｖｃｏｍｔｍ１の供給を受ける。
駆動電極ドライバ１４Ａ及び１４Ｂは、並設された複数の駆動電極ブロックＢのそれぞれを、両側から駆動することができるようになっている。表示用の駆動電圧ＶｃｏｍＤＣを供給する表示用配線ＬＤＣと、相互静電容量の検出用のミューチャル駆動信号Ｖｃｏｍｔｍ１を供給するタッチ用配線ＬＡＣとは、並列に額縁Ｇｄ，Ｇｄに配置されている。表示用配線ＬＤＣは、タッチ用配線ＬＡＣよりも表示領域Ａｄ側に配置されている。
この構造により、表示用配線ＬＤＣにより供給される表示用の駆動電圧ＶｃｏｍＤＣが、表示領域Ａｄの端部の電位状態を安定させる。このため、特に、横電界モードの液晶を用いた液晶表示デバイスにおいて、表示が安定する。
本構成例では、駆動電極ドライバ１４Ａ及び１４Ｂの２つの回路が設けられているが、これは駆動電極ドライバの具体的構成の一例であってこれに限られるものでない。例えば、駆動電極ドライバは、駆動電極ブロックＢの一方端のみに設けられた１つの回路であっても良い。
第１検出部ＳＥ１は、上述したタッチ検出信号Ｖｄｅｔ１を、第１検出部ＳＥ１の短辺側から出力する。これにより、第１検出部ＳＥ１は、端子部であるプリント基板ＦＰＣ１を経由して選択部４に接続する際の配線の引き回しが容易になる。
図１１は、第１の実施形態に係る検出装置の第１検出部及び表示部の概略断面構造を表す断面図である。図１２は、第１の実施形態に係る検出装置の表示部の画素配置を表す回路図である。第１検出部ＳＥ１及び表示部ＤＰは、画素基板２と、この画素基板２の表面に垂直な方向に対向して配置された第２基板（例えば、対向基板３）と、画素基板２と対向基板３との間に挿設された表示機能層（例えば、液晶層６）と、を含む。
画素基板２は、回路基板としてのＴＦＴ基板２１と、このＴＦＴ基板２１上に行列状に配設された複数の画素電極２２と、ＴＦＴ基板２１及び画素電極２２の間に形成された複数の駆動電極ＣＯＭＬと、画素電極２２と駆動電極ＣＯＭＬとを絶縁する絶縁層２４と、を含む。
ＴＦＴ基板２１には、図１２に示す各副画素ＳＰｉｘの薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）素子Ｔｒ、図１１に示す各画素電極２２に画素信号Ｖｐｉｘを供給する画素信号線ＳＧＬ、各ＴＦＴ素子Ｔｒを駆動する走査信号線ＧＣＬ等の配線が形成されている。画素信号線ＳＧＬは、ＴＦＴ基板２１の表面と平行な平面に延在し、画像を表示するための画素信号Ｖｐｉｘを副画素ＳＰｉｘに供給する。なお、副画素ＳＰｉｘとは、画素信号Ｖｐｉｘで制御される構成単位を示す。また、副画素ＳＰｉｘは、画素信号線ＳＧＬと走査信号線ＧＣＬで囲われた領域であって、ＴＦＴ素子Ｔｒによって制御される構成単位を示す。
図１２に示すように、表示部ＤＰは、行列状に配置された複数の副画素ＳＰｉｘを有している。副画素ＳＰｉｘは、ＴＦＴ素子Ｔｒ１及び液晶素子ＬＣを含む。ＴＦＴ素子Ｔｒ１は、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴで構成されている。
ＴＦＴ素子Ｔｒ１のソース又はドレインの一方は画素信号線ＳＧＬに結合され、ゲートは走査信号線ＧＣＬに結合され、ソース又はドレインの他方は液晶素子ＬＣの一端に結合されている。液晶素子ＬＣは、例えば、一端がＴＦＴ素子Ｔｒ１のドレインに結合され、他端が駆動電極ＣＯＭＬに結合されている。なお、図１１において、ＴＦＴ基板２１に対して、画素電極２２、絶縁層２４、駆動電極ＣＯＭＬの順で積層されているが、これに限られない。ＴＦＴ基板２１に対して、駆動電極ＣＯＭＬ、絶縁層２４、画素電極２２の順で積層してもよいし、駆動電極ＣＯＭＬと画素電極２２を絶縁層２４を介して同一層に形成してもよい。
副画素ＳＰｉｘは、走査信号線ＧＣＬにより、表示部ＤＰの同じ行に属する他の副画素ＳＰｉｘと互いに結合されている。走査信号線ＧＣＬは、ゲートドライバ１２Ａ及び１２Ｂと結合され、ゲートドライバ１２Ａ及び１２Ｂより走査信号Ｖｓｃａｎが供給される。
また、副画素ＳＰｉｘは、画素信号線ＳＧＬにより、表示部ＤＰの同じ列に属する他の副画素ＳＰｉｘと互いに結合されている。画素信号線ＳＧＬは、ソースドライバ１３と結合され、ソースドライバ１３より画素信号Ｖｐｉｘが供給される。
さらに、副画素ＳＰｉｘは、駆動電極ＣＯＭＬにより、表示部ＤＰの同じ行に属する他の副画素ＳＰｉｘと互いに結合されている。駆動電極ＣＯＭＬは、駆動電極ドライバ１４Ａ及び１４Ｂと結合され、駆動電極ドライバ１４Ａ及び１４Ｂから駆動信号Ｖｃｏｍが供給される。つまり、この例では、同じ一行に属する複数の副画素ＳＰｉｘが一本の駆動電極ＣＯＭＬを共有するようになっている。
本構成例の駆動電極ＣＯＭＬが延在する方向は、走査信号線ＧＣＬが延在する方向と平行である。駆動電極ＣＯＭＬが延在する方向は、これに限定されない。例えば、駆動電極ＣＯＭＬが延在する方向は、画素信号線ＳＧＬが延在する方向と平行な方向であってもよい。また、タッチ検出電極ＴＤＬが延在する方向は、画素信号線ＳＧＬが延在する方向に限らない。タッチ検出電極ＴＤＬが延在する方向は、走査信号線ＧＣＬが延在する方向と平行な方向であってもよい。
図１０に示すゲートドライバ１２Ａ及び１２Ｂは、走査信号Ｖｓｃａｎを、図１２に示す走査信号線ＧＣＬを介して、画素ＰｉｘのＴＦＴ素子Ｔｒ１のゲートに印加することにより、表示部ＤＰに行列状に形成されている副画素ＳＰｉｘのうちの１行（１水平ライン）を表示駆動の対象として順次選択する。
図１０に示すソースドライバ１３は、画素信号Ｖｐｉｘを、図１２に示す画素信号線ＳＧＬを介して、ゲートドライバ１２Ａ及び１２Ｂにより順次選択される１水平ラインを構成する各副画素ＳＰｉｘにそれぞれ供給する。そして、これらの副画素ＳＰｉｘでは、供給される画素信号Ｖｐｉｘに応じて、１水平ラインの表示が行われるようになっている。
図１０に示す駆動電極ドライバ１４Ａ及び１４Ｂは、ミューチャル駆動信号Ｖｃｏｍｔｍ１又は駆動電圧ＶｃｏｍＤＣを印加することで、所定の本数の駆動電極ＣＯＭＬからなるブロックごとに駆動電極ＣＯＭＬを駆動する。
上述したように、表示部ＤＰは、ゲートドライバ１２が走査信号線ＧＣＬを時分割的に線順次走査するように駆動することにより、１水平ラインが順次選択される。また、表示部ＤＰは、１水平ラインに属する副画素ＳＰｉｘに対して、ソースドライバ１３が画素信号Ｖｐｉｘを供給することにより、１水平ラインずつ表示が行われる。この表示動作を行う際、駆動電極ドライバ１４Ａ及び１４Ｂは、その１水平ラインに対応する駆動電極ＣＯＭＬを含むブロックに対して駆動電圧ＶｃｏｍＤＣを印加するようになっている。
液晶層６は、電界の状態に応じてそこを通過する光を変調するものである。駆動電極ＣＯＭＬの駆動時、画素電極２２に供給された画素信号Ｖｐｉｘに応じた電圧が液晶層６に印加され、電界が生じることで、液晶層６を構成する液晶が電界に応じた配向を示して液晶層６を通過する光を変調する。
このように、画素電極２２及び駆動電極ＣＯＭＬは、液晶層６に電界を生じさせる第１電極及び第２電極として機能する。すなわち、表示部ＤＰは、第１電極及び第２電極に与えられる電荷に応じて表示出力内容が変化する表示装置として機能する。なお、以下の説明では、画素電極２２を第１電極とし、駆動電極ＣＯＭＬを第２電極としているが、逆でもよい。ここで、画素電極２２は、少なくとも画素Ｐｉｘ若しくは副画素ＳＰｉｘ毎に配置され、駆動電極ＣＯＭＬは、少なくとも複数の画素Ｐｉｘ若しくは副画素ＳＰｉｘ毎に配置される。
本構成例では、表示部ＤＰとして、例えば、ＦＦＳ（フリンジフィールドスイッチング）を含むＩＰＳ（インプレーンスイッチング）等の横電界モードの液晶を用いた液晶表示デバイスが用いられる。なお、図１１に示す液晶層６と画素基板２との間、及び液晶層６と対向基板３との間には、それぞれ配向膜が配設されてもよい。
表示部ＤＰは、横電界モードに対応した構成を有しているが、他の表示モードに対応した構成を有していても良い。例えば、表示部ＤＰは、ＴＮ（Twisted Nematic）モード、ＯＣＢ（Optically Compensated Bend）モード、ＶＡ（Vertical Aligned）モード等の主として基板主面間に生じる縦電界を利用するモードに対応した構成を有していてもよい。縦電界を利用する表示モードでは、例えば画素基板２に画素電極２２が備えられ、対向基板３に駆動電極ＣＯＭＬが備えられた構成が適用可能である。
対向基板３は、第２絶縁基板３１と、この第２絶縁基板３１の一方の面に形成されたカラーフィルタ３２とを含む。第２絶縁基板３１の他方の面には、第１検出部ＳＥ１の検出電極であるタッチ検出電極ＴＤＬが形成され、さらに、このタッチ検出電極ＴＤＬの上には、偏光板３５が配設されている。
なお、カラーフィルタ３２の実装方式は、アレイ基板である画素基板２にカラーフィルタ３２が形成された所謂カラーフィルタ・オン・アレイ（ＣＯＡ：Color-filter On Array）方式であってもよい。
図１１に示すカラーフィルタ３２は、例えば赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の３色に着色されたカラーフィルタの色領域を周期的に配置して、各副画素ＳＰｉｘにＲ、Ｇ及びＢの３色の色領域３２Ｒ，３２Ｇ及び３２Ｂが対応付けられ、色領域３２Ｒ，３２Ｇ及び３２Ｂを１組として画素Ｐｉｘを構成している。
画素Ｐｉｘは、走査信号線ＧＣＬに平行な方向及び画素信号線ＳＧＬに平行な方向に沿って行列状に配置され、後述する表示領域Ａｄを形成する。カラーフィルタ３２は、ＴＦＴ基板２１と垂直な方向において、液晶層６と対向する。このように、副画素ＳＰｉｘは、単色の色表示を行うことができる。
なお、カラーフィルタ３２は、異なる色に着色されていれば、他の色の組み合わせであってもよい。また、カラーフィルタ３２は、なくてもよい。このように、カラーフィルタ３２が存在しない領域、すなわち着色しない副画素ＳＰｉｘがあってもよい。また、画素Ｐｉｘが有する副画素ＳＰｉｘは４以上であってもよい。
図１３は、第１の実施形態に係る検出装置の第１検出部の駆動電極及びタッチ検出電極の構成例を表す斜視図である。本構成例に係る駆動電極ＣＯＭＬは、表示部ＤＰの駆動電極として機能するとともに、第１検出部ＳＥ１の駆動電極としても機能する。
駆動電極ＣＯＭＬは、ＴＦＴ基板２１の表面に対する垂直方向において、画素電極２２に対向している。第１検出部ＳＥ１は、画素基板２に設けられた駆動電極ＣＯＭＬと、対向基板３に設けられたタッチ検出電極ＴＤＬにより構成されている。
タッチ検出電極ＴＤＬは、駆動電極ＣＯＭＬの電極パターンの延在方向と交差する方向に延びるストライプ状の電極パターンから構成されている。そして、タッチ検出電極ＴＤＬは、ＴＦＴ基板２１の表面に対する垂直な方向において、駆動電極ＣＯＭＬと対向している。タッチ検出電極ＴＤＬの各電極パターンは、選択部４に接続されている。
駆動電極ＣＯＭＬとタッチ検出電極ＴＤＬとが互いに交差した電極パターンは、その交差部分に静電容量を生じさせる。第１検出部ＳＥ１では、駆動電極ドライバ１４Ａ及び１４Ｂが駆動電極ＣＯＭＬに対してミューチャル駆動信号Ｖｃｏｍｔｍ１を印加することにより、タッチ検出電極ＴＤＬからタッチ検出信号Ｖｄｅｔ１を出力し、タッチ検出が行われるようになっている。
つまり、駆動電極ＣＯＭＬは、図２から図４までに示したタッチ検出の基本原理における駆動電極Ｅ１に対応し、タッチ検出電極ＴＤＬは、タッチ検出電極Ｅ２に対応する。そして、第１検出部ＳＥ１は、この基本原理に従ってタッチを検出するようになっている。
このように、第１検出部ＳＥ１は、第１電極又は第２電極のいずれか一方の電極（例えば、第２電極としての駆動電極ＣＯＭＬ）と静電容量を形成するタッチ検出電極ＴＤＬを有し、静電容量の変化に基づいてタッチ検出を行う。
駆動電極ＣＯＭＬとタッチ検出電極ＴＤＬとが互いに交差した電極パターンは、静電容量式タッチセンサをマトリックス状に構成している。よって、検出装置１は、第１検出部ＳＥ１の入力面全体にわたって走査することにより、被検出物Ｆ１の接触又は近接が生じた位置及び接触面積の検出も可能となっている。
つまり、第１検出部ＳＥ１では、タッチ検出動作を行う際、駆動電極ドライバ１４Ａ及び１４Ｂが、図１０に示す駆動電極ブロックＢを時分割的に線順次走査するように駆動する。これにより、スキャン方向Ｓｃａｎに駆動電極ＣＯＭＬの駆動電極ブロックＢ（１検出ブロック）は、順次選択される。そして、第１検出部ＳＥ１は、タッチ検出電極ＴＤＬからタッチ検出信号Ｖｄｅｔ１を出力する。このように第１検出部ＳＥ１は、１検出ブロックのタッチ検出が行われるようになっている。
検出ブロックと表示出力におけるライン数との関係は任意であるが、第１の実施形態では、２ライン分の表示領域Ａｄに対応するタッチ検出領域が１検出ブロックとなっている。言い換えると、検出ブロックと、対向する画素電極、走査信号線、又は、画素信号線のいずかとの関係は任意であるが、第１の実施形態では、２つの画素電極または２つの走査信号線と、１つの駆動電極ＣＯＭＬが対向する。
なお、タッチ検出電極ＴＤＬ又は駆動電極ＣＯＭＬ（駆動電極ブロックＢ）は、ストライプ状に複数に分割される形状に限られない。例えば、タッチ検出電極ＴＤＬ又は駆動電極ＣＯＭＬ（駆動電極ブロックＢ）は、櫛歯形状であってもよい。あるいはタッチ検出電極ＴＤＬ又は駆動電極ＣＯＭＬ（駆動電極ブロックＢ）は、複数に分割されていればよく、駆動電極ＣＯＭＬを分割するスリットの形状は直線であっても、曲線であってもよい。
検出装置１の動作方法の一例として、検出装置１は、タッチ検出動作（タッチ検出期間）と指紋検出動作（指紋検出期間）と表示動作（表示動作期間）とを時分割に行う。タッチ検出動作と指紋検出動作と表示動作とはどのように分けて行っても良い。
再び図１０を参照すると、プリント基板ＦＰＣ１の一方の短辺は、第１検出部ＳＥ１の短辺に接続されている。つまり、プリント基板ＦＰＣ１は、長手方向が第１検出部ＳＥ１の長辺に平行になるように、第１検出部ＳＥ１に接続されている。プリント基板ＦＰＣ１の他方の短辺は、基板６１に接続されている。なお、プリント基板ＦＰＣ１は、フレキシブルプリント基板であっても良いし、リジッド基板であっても良いし、リジッドフレキシブル基板であっても良い。
プリント基板ＦＰＣ１は、長手方向の中央付近に、長手方向と交差する方向に突出する突出部ＦＰＣ１ａを有している。突出部ＦＰＣ１ａは、第２検出部ＳＥ２の基板５１に接続されている。プリント基板ＦＰＣ１の、第１検出部ＳＥ１から突出部ＦＰＣ１ａよりも遠い部分には、アナログ処理部５が設けられている。アナログ処理部５は、半導体集積回路装置として作成され、プリント基板ＦＰＣ１上に実装されても良い。
第２検出部ＳＥ２は、基板５１の表面を垂直な方向から視て、一部が画素基板２に重なっているが、これに限定されない。第２検出部ＳＥ２は、基板５１の表面を垂直な方向から視て、画素基板２に重ならなくても良い。また、第２検出部ＳＥ２は、基板５１の表面を垂直な方向から視て、一部が画素基板２に重なっている場合に、画素基板２と接触していなくても良いし、接触していても良い。
基板５１は、指紋検出を行う検出領域５２と、額縁５３と、を有する。検出領域５２内には、複数の検出電極５４が、マトリクス状に配置されている。額縁５３は、基板５１の表面を垂直な方向から視て複数の検出電極５４が配置されていない領域である。
図１４は、第１の実施形態に係る検出装置の第２検出部の平面図である。図１５は、第１の実施形態に係る検出装置の第２検出部の概略断面構造を表す断面図である。なお、図１５では、第２検出部ＳＥ２が電子機器の筐体１０１に組み込まれた状態の断面図を示している。第２検出部ＳＥ２は、例えばスマートフォン等の電子機器に組み込まれ、表示部ＤＰの画像を表示する表示面と同じ側（正面側）に配置される。筐体１０１の開口部分に第２検出部ＳＥ２が組み込まれ、第２検出部ＳＥ２が設けられた部分に指Ｆ２を接触又は近接させることで、指紋が検出されるようになっている。
図１４及び図１５に示すように、第２検出部ＳＥ２は、基板５１と、基板５１に設けられた複数の検出電極５４とを含む。基板５１は、第１面５１ａと、第１面５１ａの反対側の第２面５１ｂとを有する。基板５１の第１面５１ａは、接触又は近接する指Ｆ２の凹凸を検出するための検出面である。複数の検出電極５４は、基板５１の第２面５１ｂ上に設けられている。
複数の検出電極５４が配置された領域が、指Ｆ２の凹凸を検出することが可能な検出領域５２であり、検出領域５２の外側は額縁５３である。選択部４とプリント基板ＦＰＣ１の突出部ＦＰＣ１ａとは、額縁５３に設けられる。
図１５に示すように、基板５１の第１面５１ａには、基板５１を保護するための保護層５６が設けられていてもよく、第２面５１ｂには保護層５７が設けられていてもよい。基板５１の第２面５１ｂには、さらに選択部４が設けられ、プリント基板ＦＰＣ１の突出部ＦＰＣ１ａが接続されている。選択部４は、基板５１の第２面５１ｂ上の額縁５３内に、ＴＦＴ素子を用いて形成されても良い。また、選択部４は、半導体集積回路装置として作成され、基板５１の第２面５１ｂ上の額縁５３内又はプリント基板ＦＰＣ１上に実装されても良い。複数の検出電極５４から出力される検出信号Ｖｄｅｔ２は、選択部４に出力される。
基板５１は、ガラス基板を用いることができる。基板５１は、例えば強化ガラスを用いることで、強度を維持しつつ薄くすることができる。強化ガラスとしては、例えばガラスの表面のナトリウム（Ｎａ）イオンをイオン半径の大きいカリウム（Ｋ）イオンと交換することで、表面に圧縮応力層を形成した化学強化ガラスや、加熱したガラス基板に空気を送り急冷することで表面に圧縮応力層を形成した強化ガラスを用いることができる。基板５１は、６面強化ガラスであってもよい。
複数の検出電極５４は、基板５１の第２面５１ｂに設けられている。図１４に示すように、複数の検出電極５４は、それぞれ矩形状であり、行列状に複数配置される。複数の検出電極５４は、例えば行方向に５０μｍのピッチで配列され、列方向に５０μｍのピッチで配列される。なお、行方向の配列ピッチと列方向の配列ピッチとは異なっていてもよい。行列状に配置された複数の検出電極５４により、指Ｆ２の指紋が検出される。複数の検出電極５４の各々は、上述した自己静電容量方式の指紋検出の基本原理における検出電極Ｅ１に対応しており、複数の検出電極５４の各々の静電容量変化に基づいて接触又は近接する指の指紋を検出することが可能となっている。複数の検出電極５４は、例えばモリブデン（Ｍｏ）等の金属材料を用いることができる。複数の検出電極５４は、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）又はこれらの合金の少なくとも１つの金属材料を用いてもよい。
また、基板５１の第２面５１ｂの額縁５３には、さらに、ゲートドライバ６１Ａ及び６１Ｂが形成されている。ゲートドライバ６１Ａ及び６１Ｂは、制御部４７から供給される制御信号に基づいて、複数の検出電極５４を１行ごとに順次選択する。
本構成例では、ゲートドライバ６１Ａ及び６１Ｂの２つの回路が設けられているが、これはゲートドライバの具体的構成の一例であってこれに限られるものでない。例えば、ゲートドライバは、額縁５３の一辺のみに設けられた１つの回路であってもよい。
図１５に示すように、基板５１の額縁５３が筐体１０１の固定部分１０１ａに固定される。基板５１の第１面５１ａは筐体１０１の開口部分に露出する。このとき検出領域５２が開口部分に重畳して配置される。これにより、操作者の指Ｆ２が筐体１０１の開口部分に接触又は近接したときに、第２検出部ＳＥ２は、指Ｆ２の指紋を検出することが可能となっている。
このように、第２検出部ＳＥ２は、第１面５１ａが検出面であり、検出面の反対側の第２面５１ｂに複数の検出電極５４、選択部４及びプリント基板ＦＰＣ１の突出部ＦＰＣ１ａが設けられている。このため基板５１を筐体１０１に固定する際に、選択部４及びプリント基板ＦＰＣ１の突出部ＦＰＣ１ａの凹凸による制約が少なくなる。つまり、基板５１の第１面５１ａ側が固定される筐体１０１の構造を簡便にして、筐体の加工や第２検出部ＳＥ２の筐体１０１への取り付けを容易にすることができる。また、選択部４やプリント基板ＦＰＣ１の突出部ＦＰＣ１ａが第２面５１ｂに設けられるので、複数の検出電極５４よりも第１面５１ａ側に配線などの導体が存在しないため、検出誤差や検出感度の低下を抑制することができる。
図１６は、第１の実施形態に係る検出装置の第２検出部の電極配置を表す図である。第２検出部ＳＥ２は、複数の検出電極５４と、セレクタ６２と、を含む。
図１６に示すように、第２検出部ＳＥ２は、行列状に配置された複数の検出電極５４を含んでいる。複数の検出電極５４には、複数のＴＦＴ素子Ｔｒ２のソース又はドレインの一方が、それぞれ結合されている。ＴＦＴ素子Ｔｒ２は、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ型のＴＦＴで構成されている。ＴＦＴ素子Ｔｒ２のソース又はドレインの他方は信号線Ｈ１，Ｈ２，…，Ｈｍに結合され、ゲートは走査線Ｇ１，Ｇ２，…，Ｇｑに結合されている。
検出電極５４は、走査線Ｇ１，Ｇ２，…，Ｇｑにより、第２検出部ＳＥ２の同じ行に属する他の検出電極５４と互いに結合されている。走査線Ｇ１，Ｇ２，…，Ｇｑは、ゲートドライバ６１Ａ及び６１Ｂと結合され、ゲートドライバ６１Ａ及び６１Ｂから走査信号が供給される。ゲートドライバ６１Ａ及び６１Ｂは、制御部４７から供給される制御信号に基づいて、複数の検出電極５４を１行ごとに順次選択する。
また、検出電極５４は、信号線Ｈ１，Ｈ２，…，Ｈｍにより、第２検出部ＳＥ２の同じ列に属する他の検出電極５４と互いに結合されている。信号線Ｈ１，Ｈ２，…，Ｈｍは、セレクタ６２と結合され、セレクタ６２を経由して選択部４からセルフ駆動信号Ｖｃｏｍｔｓが供給される。
セレクタ６２は、制御部４７から供給される制御信号に基づいて、選択部４から供給されるセルフ駆動信号Ｖｃｏｍｔｓを、検出電極５４側に接続された複数の信号線のうちいずれか１つの信号線に出力する機能を有する。
具体的には、セレクタ６２には、連結部Ｄ１，Ｄ２，…，Ｄｒが設けられている。連結部Ｄ１，Ｄ２，…，Ｄｒの各々は、例えば、ｘ方向に並ぶ３つの検出電極５４のそれぞれに接続された信号線がスイッチを介して接続されている。連結部Ｄ１，Ｄ２，…，Ｄｒの各々は、選択部４側が単一系統となっている。連結部Ｄ１，Ｄ２，…，Ｄｒの選択部４側は、配線Ｊ１，Ｊ２，…，Ｊｒにそれぞれ接続されている。第１の実施形態のセレクタ６２は、選択部４側の配線数が連結部Ｄ１，Ｄ２，…，Ｄｒの数（ｒ）と同一であり、検出電極５４側の配線数が信号線Ｈ１，Ｈ２，…，Ｈｍの数（ｍ）と同一である。すなわち、３つの信号線毎に１つの連結部が設けられることで、セレクタ６２は、選択部４から供給されるセルフ駆動信号Ｖｃｏｍｔｓを、ｘ方向について３つ分までの検出電極５４のうちいずれか１つに出力する。
また、セレクタ６２は、制御部４７から供給される制御信号に基づいて、検出電極５４側に接続された複数の信号線のうちいずれか１つの信号線を介して供給される、検出電極５４の検出信号Ｖｄｅｔ２を選択部４に出力する機能を有する。３つの信号線毎に１つの連結部が設けられることで、セレクタ６２は、ｘ方向について３つ分までの検出電極５４の検出信号Ｖｄｅｔ２のうちいずれか１つを、選択部４に出力する。
図１７は、第１の実施形態に係る検出装置の選択部の回路構成を示す図である。図１７に示すように、選択部４は、第１検出部ＳＥ１とアナログ処理部５との間を接続するための第１接続部４ａと、第２検出部ＳＥ２とアナログ処理部５との間を接続するための第２接続部４ｂと、第１接続部４ａを制御するための第１制御部４ｃと、第２接続部４ｂを制御するための第２制御部４ｄと、を含む。
第１接続部４ａは、配線Ｋ１，Ｋ２，…，Ｋ８を介して、第１検出部ＳＥ１に接続されている。配線Ｋ１，Ｋ２，…，Ｋ８は、第１検出部ＳＥ１内のタッチ検出電極ＴＤＬにそれぞれ接続されている。従って、第１接続部４ａは、第１検出部ＳＥ１内のタッチ検出電極ＴＤＬに接続されている。なお、第１の実施形態では、配線Ｋの数を８本としたが、これに限定されない。
第２接続部４ｂは、配線Ｊ１，Ｊ２，…，Ｊ８を介して、第２検出部ＳＥ２に接続されている。配線Ｊ１，Ｊ２，…，Ｊ８は、第２検出部ＳＥ２のセレクタ６２内の連結部Ｄ１，Ｄ２，…，Ｄ８にそれぞれ接続されている。連結部Ｄ１，Ｄ２，…，Ｄ８は、検出電極５４にそれぞれ接続されている。従って、第２接続部４ｂは、第２検出部ＳＥ２内の検出電極５４に接続されている。なお、第１の実施形態では、配線Ｊの数を８本としたが、これに限定されない。
第１の実施形態では、配線Ｋ及びＪの数を同じとしたが、これに限定されない。配線Ｋの数と配線Ｊの数とは、異なっていても良い。
選択部４は、配線Ｌ１，Ｌ４，Ｌ５及びＬ６を介して、ホストＨＯＳＴに接続されている。配線Ｌ１には、第１検出部ＳＥ１及び第２検出部ＳＥ２の内の第１検出部ＳＥ１を選択するための選択信号ＳＥＬが、ホストＨＯＳＴから供給される。配線Ｌ４には、第１検出部ＳＥ１及び第２検出部ＳＥ２の内の第２検出部ＳＥ２を選択するための反転選択信号ｘＳＥＬが、ホストＨＯＳＴから供給される。第１の実施形態では、反転選択信号ｘＳＥＬは、選択信号ＳＥＬの論理反転信号である。
配線Ｌ５には、クロック信号ＣＬＫが、ホストＨＯＳＴから供給される。第１制御部４ｃ及び第２制御部４ｄは、クロック信号ＣＬＫをカウントすることにより、第１接続部４ａ及び第２接続部４ｂをそれぞれ制御する。第１制御部４ｃ及び第２制御部４ｄは、カウンタ回路又はデコーダ回路が例示される。
第１制御部４ｃは、配線Ｍ１から配線Ｍ４までを介して第１接続部４ａに接続されており、クロック信号ＣＬＫのカウント値に応じて、配線Ｍ１→配線Ｍ２→配線Ｍ３→配線Ｍ４→配線Ｍ１→・・・の順序で、ハイレベルの信号を配線Ｍ１から配線Ｍ４までに順次出力する。第２制御部４ｄは、クロック信号ＣＬＫのカウント値に応じて、配線Ｎ１→配線Ｎ２→配線Ｎ３→配線Ｎ４→配線Ｎ１→・・・の順序で、ハイレベルの信号を配線Ｎ１から配線Ｎ４までに順次出力する。
配線Ｌ６には、第１制御部４ｃ及び第２制御部４ｄをリセットするためのリセット信号ＲＳＴが、ホストＨＯＳＴから供給される。第１制御部４ｃ及び第２制御部４ｄは、リセット信号ＲＳＴが供給されると、クロック信号ＣＬＫのカウント値をリセットする。
選択部４は、配線Ｌ２及びＬ３を介して、アナログ処理部５に接続されている。第１の実施形態において、アナログ処理部５は、２つのアナログ信号を同時に入力又は出力できる、２つのアナログ処理チャネルを有するものとする。つまり、アナログ処理部５内のセルフ駆動信号出力部４１（図１参照）は、２つのアナログ出力チャネルを有し、２つのセルフ駆動信号Ｖｃｏｍｔｓ（１）及びＶｃｏｍｔｓ（２）を同時に出力できるものとする。また、アナログ処理部５内の増幅部４２（図１参照）は、２つのアナログ入力チャネルを有し、検出信号Ｖｄｅｔ１（１）及びＶｄｅｔ１（２）、又は、検出信号Ｖｄｅｔ２（１）及びＶｄｅｔ２（２）を同時に増幅できるものとする。また、アナログ処理部５内のＡ／Ｄ変換部４３（図１参照）は、２つのＡ／Ｄ変換回路を有し、増幅部４２から出力される２つのアナログ信号をディジタル信号に同時に変換できるものとする。
配線Ｌ２は、アナログ処理部５の一方のアナログ処理チャネルに接続され、配線Ｌ３は、アナログ処理部５の他方のアナログ処理チャネルに接続されている。配線Ｌ２には、自己静電容量を検出するためのセルフ検出信号Ｖｃｏｍｔｓ（１）が、セルフ駆動信号出力部４１の一方のアナログ出力チャネルから供給される。配線Ｌ３には、自己静電容量を検出するためのセルフ検出信号Ｖｃｏｍｔｓ（２）が、セルフ駆動信号出力部４１の他方のアナログ出力チャネルから供給される。
第１接続部４ａは、アナログ処理部５が２つのアナログ処理チャネルを有することに対応して、第１検出部ＳＥ１とアナログ処理部５との間を接続するための第１回路部４ａ１及び第２回路部４ａ２を含む。第１回路部４ａ１は、配線Ｋ１から配線Ｋ４までの第１配線群１１１と、アナログ処理部５の一方のアナログ処理チャネルと、を接続する。第２回路部４ａ２は、配線Ｋ５から配線Ｋ８までの第２配線群１１２と、アナログ処理部５の他方のアナログ処理チャネルと、を接続する。
詳細には、第１回路部４ａ１は、配線Ｍ１から配線Ｍ４までに供給される信号に応じて、第１配線群１１１の配線Ｋ１から配線Ｋ４までの内のいずれか１つを順次選択して、配線Ｌ２に接続する。これにより、第１検出部ＳＥ１から配線Ｋ１から配線Ｋ４までに供給される検出信号Ｖｄｅｔ１（１）が、アナログ処理部５の増幅部４２の一方のアナログ入力チャネルに順次供給される。
第２回路部４ａ２は、配線Ｍ１から配線Ｍ４までに供給される信号に応じて、第２配線群１１２の配線Ｋ５から配線Ｋ８までの内のいずれか１つを選択して、配線Ｌ３に接続する。これにより、第１検出部ＳＥ１から配線Ｋ５から配線Ｋ８までに供給される検出信号Ｖｄｅｔ１（２）が、アナログ処理部５の増幅部４２の他方のアナログ入力チャネルに順次供給される。
第１接続部４ａは、第１検出部ＳＥ１のタッチ検出電極ＴＤＬの２つの群を、アナログ処理部５の２つのアナログ処理チャネルにそれぞれ同時に接続する。
第２接続部４ｂは、アナログ処理部５が２つのアナログ処理チャネルを有することに対応して、第２検出部ＳＥ２とアナログ処理部５との間を接続するための第３回路部４ｂ１及び第４回路部４ｂ２を含む。第３回路部４ｂ１は、配線Ｊ１から配線Ｊ４までの第３配線群１１３とアナログ処理部５の他方のアナログ処理チャネルとを接続する。第２回路部４ａ２は、配線Ｊ５から配線Ｊ８までの第４配線群１１４とアナログ処理部５の他方のアナログ処理チャネルとを接続する。
詳細には、第３回路部４ｂ１は、配線Ｎ１から配線Ｎ４までに供給される信号に応じて、第３配線群１１３の配線Ｊ１から配線Ｊ４までの内のいずれか１つを順次選択して、配線Ｌ２に接続する。これにより、セルフ駆動信号出力部４１の一方のアナログ出力チャネルから配線Ｌ２に供給されるセルフ駆動信号Ｖｃｏｍｔｓ（１）が、配線Ｊ１から配線Ｊ４までに順次供給される。また、第２検出部ＳＥ２から配線Ｊ１から配線Ｊ４までに供給される検出信号Ｖｄｅｔ２（１）が、アナログ処理部５の増幅部４２の一方のアナログ入力チャネルに順次供給される。
第４回路部４ｂ２は、配線Ｎ１から配線Ｎ４までに供給される信号に応じて、第４配線群１１４の配線Ｊ５から配線Ｊ８までの内のいずれか１つを順次選択して、配線Ｌ３に接続する。これにより、セルフ駆動信号出力部４１の一方のアナログ出力チャネルから配線Ｌ３に供給されるセルフ駆動信号Ｖｃｏｍｔｓ（２）が、配線Ｊ５から配線Ｊ８までに順次供給される。また、第２検出部ＳＥ２から配線Ｊ５から配線Ｊ８までに供給される検出信号Ｖｄｅｔ２（２）が、アナログ処理部５の増幅部４２の他方のアナログ入力チャネルに順次供給される。
第２接続部４ｂは、第２検出部ＳＥ２の検出電極５４の２つの群を、アナログ処理部５の２つのアナログ処理チャネルにそれぞれ同時に接続する。
第１回路部４ａ１は、Ｎチャネルのトランジスタ７１及び８１から８４までを含む。トランジスタ７１のゲートは、配線Ｌ１に接続されている。ハイレベルの選択信号ＳＥＬが配線Ｌ１を介してホストＨＯＳＴから供給されると、トランジスタ７１は、オン状態になる。
トランジスタ７１のソース及びドレインの内の一方は、配線Ｌ２を介して、アナログ処理部５の一方のアナログ処理チャネルに接続されている。
トランジスタ８１から８４までのソース及びドレインの内の一方は、トランジスタ７１のソース及びドレインの内の他方に接続されている。トランジスタ８１のソース及びドレインの内の他方は、配線Ｋ１に接続されている。トランジスタ８２のソース及びドレインの内の他方は、配線Ｋ２に接続されている。トランジスタ８３のソース及びドレインの内の他方は、配線Ｋ３に接続されている。トランジスタ８４のソース及びドレインの内の他方は、配線Ｋ４に接続されている。
第２回路部４ａ２は、Ｎチャネルのトランジスタ７２及び８５から８８までを含む。トランジスタ７２のゲートは、配線Ｌ１に接続されている。ハイレベルの選択信号ＳＥＬが配線Ｌ１を介してホストＨＯＳＴから供給されると、トランジスタ７２は、オン状態になる。
トランジスタ７２のソース及びドレインの内の一方は、配線Ｌ３を介して、アナログ処理部５の他方のアナログ処理チャネルに接続されている。
トランジスタ８５から８８までのソース及びドレインの内の一方は、トランジスタ７２のソース及びドレインの内の他方に接続されている。トランジスタ８５のソース及びドレインの内の他方は、配線Ｋ５に接続されている。トランジスタ８６のソース及びドレインの内の他方は、配線Ｋ６に接続されている。トランジスタ８７のソース及びドレインの内の他方は、配線Ｋ７に接続されている。トランジスタ８８のソース及びドレインの内の他方は、配線Ｋ８に接続されている。
トランジスタ８１及び８５のゲートは、配線Ｍ１を介して第１制御部４ｃに接続されている。ハイレベルの信号が第１制御部４ｃから配線Ｍ１に供給されると、トランジスタ８１及び８５は、オン状態になる。
トランジスタ８２及び８６のゲートは、配線Ｍ２を介して第１制御部４ｃに接続されている。ハイレベルの信号が第１制御部４ｃから配線Ｍ２に供給されると、トランジスタ８２及び８６は、オン状態になる。
トランジスタ８３及び８７のゲートは、配線Ｍ３を介して第１制御部４ｃに接続されている。ハイレベルの信号が第１制御部４ｃから配線Ｍ３に供給されると、トランジスタ８３及び８７は、オン状態になる。
トランジスタ８４及び８８のゲートは、配線Ｍ４を介して第１制御部４ｃに接続されている。ハイレベルの信号が第１制御部４ｃから配線Ｍ４に供給されると、トランジスタ８４及び８８は、オン状態になる。
第３回路部４ｂ１は、Ｎチャネルのトランジスタ７３及び９１から９４までを含む。トランジスタ７３のゲートは、配線Ｌ４に接続されている。ハイレベルの反転選択信号ｘＳＥＬが配線Ｌ４を介してホストＨＯＳＴから供給されると、トランジスタ７３は、オン状態になる。
トランジスタ７３のソース及びドレインの内の一方は、配線Ｌ２を介して、アナログ処理部５の一方のアナログ処理チャネルに接続されている。
トランジスタ９１から９４までのソース及びドレインの内の一方は、トランジスタ７３のソース及びドレインの内の他方に接続されている。トランジスタ９１のソース及びドレインの内の他方は、配線Ｊ１に接続されている。トランジスタ９２のソース及びドレインの内の他方は、配線Ｊ２に接続されている。トランジスタ９３のソース及びドレインの内の他方は、配線Ｊ３に接続されている。トランジスタ９４のソース及びドレインの内の他方は、配線Ｊ４に接続されている。
第４回路部４ｂ２は、Ｎチャネルのトランジスタ７４及び９５から９８までを含む。トランジスタ７４のゲートは、配線Ｌ４に接続されている。ハイレベルの反転選択信号ｘＳＥＬが配線Ｌ４を介してホストＨＯＳＴから供給されると、トランジスタ７４は、オン状態になる。
トランジスタ７４のソース及びドレインの内の一方は、配線Ｌ３を介して、アナログ処理部５の他方のアナログ処理チャネルに接続されている。
トランジスタ９５から９８までのソース及びドレインの内の一方は、トランジスタ７４のソース及びドレインの内の他方に接続されている。トランジスタ９５のソース及びドレインの内の他方は、配線Ｊ５に接続されている。トランジスタ９６のソース及びドレインの内の他方は、配線Ｊ６に接続されている。トランジスタ９７のソース及びドレインの内の他方は、配線Ｊ７に接続されている。トランジスタ９８のソース及びドレインの内の他方は、配線Ｊ８に接続されている。
トランジスタ９１及び９５のゲートは、配線Ｎ１を介して第２制御部４ｄに接続されている。ハイレベルの信号が第２制御部４ｄから配線Ｎ１に供給されると、トランジスタ９１及び９５は、オン状態になる。
トランジスタ９２及び９６のゲートは、配線Ｎ２を介して第２制御部４ｄに接続されている。ハイレベルの信号が第２制御部４ｄから配線Ｎ２に供給されると、トランジスタ９２及び９６は、オン状態になる。
トランジスタ９３及び９７のゲートは、配線Ｎ３を介して第２制御部４ｄに接続されている。ハイレベルの信号が第２制御部４ｄから配線Ｎ３に供給されると、トランジスタ９３及び９７は、オン状態になる。
トランジスタ９４及び９８のゲートは、配線Ｎ４を介して第２制御部４ｄに接続されている。ハイレベルの信号が第２制御部４ｄから配線Ｎ４に供給されると、トランジスタ９４及び９８は、オン状態になる。
図１８は、第１の実施形態に係る検出装置の選択部の動作を示すタイミングチャートである。図１８は、選択部４が、第１検出部ＳＥ１及び第２検出部ＳＥ２の内の第１検出部ＳＥ１を選択し、選択した第１検出部ＳＥ１とアナログ処理部５とを接続する場合のタイミングチャートである。
図１８を参照すると、タイミングｔ０において、ホストＨＯＳＴから供給される選択信号ＳＥＬがローレベルからハイレベルに変化すると、第１接続部４ａ内のトランジスタ７１及び７２がオン状態になる。また、ホストＨＯＳＴから供給される反転選択信号ｘＳＥＬがハイレベルからローレベルに変化すると、第２接続部４ｂ内のトランジスタ７３及び７４がオフ状態になる。また、リセット信号ＲＳＴがハイレベルからローレベルに変化すると、第１制御部４ｃのカウント値のリセットが解除される。
次のタイミングｔ１において、ホストＨＯＳＴから供給されるクロック信号ＣＬＫがローレベルからハイレベルになると、第１制御部４ｃは、クロック信号ＣＬＫをカウントし、カウント値（＝１）に応じて、ハイレベルの信号を配線Ｍ１に出力する。これにより、第１接続部４ａ内のトランジスタ８１及び８５がオン状態になる。
次のタイミングｔ２において、ＣＯＧ１９（図１０参照）から第１検出部ＳＥ１内の１つの駆動電極ブロックＢに供給されるミューチャル駆動信号Ｖｃｏｍｔｍ１がハイレベルになると、相互静電容量の検出原理（図２から図４まで参照）で示した検出信号Ｖｄｅｔ１が、タッチ検出電極ＴＤＬに現れる。タイミングｔ２では、トランジスタ８１及びトランジスタ７１がオン状態になっているので、配線Ｋ１に現れる検出信号Ｖｄｅｔ１（１）が、アナログ処理部５の増幅部４２の一方のアナログ入力チャネルに供給される。また、タイミングｔ２では、トランジスタ８５及びトランジスタ７２がオン状態になっているので、配線Ｋ５に現れる検出信号Ｖｄｅｔ１（２）が、アナログ処理部５の増幅部４２の他方のアナログ入力チャネルに供給される。
なお、図１８では、検出信号Ｖｄｅｔ１（１）及びＶｄｅｔ１（２）は、タッチ検出電極ＴＤＬに現れる生の波形ではなく、増幅部４２内の電圧検出器ＤＥＴの出力波形を示している。
次のタイミングｔ３において、ホストＨＯＳＴから供給されるクロック信号ＣＬＫがローレベルからハイレベルになると、第１制御部４ｃは、クロック信号ＣＬＫをカウントし、カウント値（＝２）に応じて、ハイレベルの信号を配線Ｍ２に出力する。これにより、第１接続部４ａ内のトランジスタ８２及び８６がオン状態になる。
次のタイミングｔ４において、ＣＯＧ１９から第１検出部ＳＥ１内の１つの駆動電極ブロックＢに供給されるミューチャル駆動信号Ｖｃｏｍｔｍ１がハイレベルになると、相互静電容量の検出原理で示した検出信号Ｖｄｅｔ１が、タッチ検出電極ＴＤＬに現れる。タイミングｔ４では、トランジスタ８２及びトランジスタ７１がオン状態になっているので、配線Ｋ２に現れる検出信号Ｖｄｅｔ１（１）が、アナログ処理部５の増幅部４２の一方のアナログ入力チャネルに供給される。また、タイミングｔ４では、トランジスタ８６及びトランジスタ７２がオン状態になっているので、配線Ｋ６に現れる検出信号Ｖｄｅｔ１（２）が、アナログ処理部５の増幅部４２の他方のアナログ入力チャネルに供給される。
次のタイミングｔ５において、ホストＨＯＳＴから供給されるクロック信号ＣＬＫがローレベルからハイレベルになると、第１制御部４ｃは、クロック信号ＣＬＫをカウントし、カウント値（＝３）に応じて、ハイレベルの信号を配線Ｍ３に出力する。これにより、第１接続部４ａ内のトランジスタ８３及び８７がオン状態になる。
次のタイミングｔ６において、ＣＯＧ１９から第１検出部ＳＥ１内の１つの駆動電極ブロックＢに供給されるミューチャル駆動信号Ｖｃｏｍｔｍ１がハイレベルになると、相互静電容量の検出原理で示した検出信号Ｖｄｅｔ１が、タッチ検出電極ＴＤＬに現れる。タイミングｔ６では、トランジスタ８３及びトランジスタ７１がオン状態になっているので、配線Ｋ３に現れる検出信号Ｖｄｅｔ１（１）が、アナログ処理部５の増幅部４２の一方のアナログ入力チャネルに供給される。また、タイミングｔ６では、トランジスタ８７及びトランジスタ７２がオン状態になっているので、配線Ｋ７に現れる検出信号Ｖｄｅｔ１（２）が、アナログ処理部５の増幅部４２の他方のアナログ入力チャネルに供給される。
次のタイミングｔ７において、ホストＨＯＳＴから供給されるクロック信号ＣＬＫがローレベルからハイレベルになると、第１制御部４ｃは、クロック信号ＣＬＫをカウントし、カウント値（＝４）に応じて、ハイレベルの信号を配線Ｍ４に出力する。これにより、第１接続部４ａ内のトランジスタ８４及び８８がオン状態になる。
次のタイミングｔ８において、ＣＯＧ１９から第１検出部ＳＥ１内の１つの駆動電極ブロックＢに供給されるミューチャル駆動信号Ｖｃｏｍｔｍ１がハイレベルになると、相互静電容量の検出原理で示した検出信号Ｖｄｅｔ１が、タッチ検出電極ＴＤＬに現れる。タイミングｔ８では、トランジスタ８４及びトランジスタ７１がオン状態になっているので、配線Ｋ４に現れる検出信号Ｖｄｅｔ１（１）が、アナログ処理部５の増幅部４２の一方のアナログ入力チャネルに供給される。また、タイミングｔ８では、トランジスタ８８及びトランジスタ７２がオン状態になっているので、配線Ｋ８に現れる検出信号Ｖｄｅｔ１（２）が、アナログ処理部５の増幅部４２の他方のアナログ入力チャネルに供給される。
検出装置１は、タイミングｔ１からタイミングｔ８までにより、第１検出部ＳＥ１の１つの駆動電極ブロック分の検出を行うことができる。検出装置１は、タイミングｔ１からタイミングｔ８までを、駆動電極ブロックＢの数だけ繰り返すことにより、第１検出部ＳＥ１の検出領域全面の検出を行うことができる。
図１９は、第１の実施形態に係る検出装置の選択部の動作を示すタイミングチャートである。図１９は、選択部４が、第１検出部ＳＥ１及び第２検出部ＳＥ２の内の第２検出部ＳＥ２を選択し、選択した第２検出部ＳＥ２とアナログ処理部５とを接続する場合のタイミングチャートである。
図１９を参照すると、タイミングｔ２０において、ホストＨＯＳＴから供給される選択信号ＳＥＬがハイレベルからローレベルに変化すると、第１接続部４ａ内のトランジスタ７１及び７２がオフ状態になる。また、ホストＨＯＳＴから供給される反転選択信号ｘＳＥＬがローレベルからハイレベルに変化すると、第２接続部４ｂ内のトランジスタ７３及び７４がオン状態になる。また、リセット信号ＲＳＴがハイレベルからローレベルに変化すると、第２制御部４ｄのカウント値のリセットが解除される。
次のタイミングｔ２１において、ホストＨＯＳＴから供給されるクロック信号ＣＬＫがローレベルからハイレベルになると、第２制御部４ｄは、クロック信号ＣＬＫをカウントし、カウント値（＝１）に応じて、ハイレベルの信号を配線Ｎ１に出力する。これにより、第２接続部４ｂ内のトランジスタ９１及び９５がオン状態になる。
次のタイミングｔ２２において、アナログ処理部５内のセルフ駆動信号出力部４１の一方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（１）がローレベルからハイレベルになると、トランジスタ７３及び９１を経由して、ハイレベルのセルフ駆動信号Ｖｃｏｍｔｓ（１）が配線Ｊ１に供給される。
同様に、タイミングｔ２２において、アナログ処理部５内のセルフ駆動信号出力部４１の他方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（２）がローレベルからハイレベルになると、トランジスタ７４及び９５を経由して、ハイレベルのセルフ駆動信号Ｖｃｏｍｔｓ（２）が配線Ｊ５に供給される。
次のタイミングｔ２３において、アナログ処理部５内のセルフ駆動信号出力部４１の一方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（１）がハイレベルからローレベルになると、自己静電容量の検出原理（図５から図８まで参照）で示した検出信号Ｖｄｅｔ２（１）が、配線Ｊ１に現れる。タイミングｔ２３では、トランジスタ９１及びトランジスタ７３がオン状態になっているので、配線Ｊ１に現れる検出信号Ｖｄｅｔ２（１）が、アナログ処理部５の増幅部４２の一方のアナログ入力チャネルに供給される。
同様に、タイミングｔ２３において、アナログ処理部５内のセルフ駆動信号出力部４１の他方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（２）がハイレベルからローレベルになると、自己静電容量の検出原理で示した検出信号Ｖｄｅｔ２（２）が、配線Ｊ５に現れる。タイミングｔ２３では、トランジスタ９５及びトランジスタ７４がオン状態になっているので、配線Ｊ５に現れる検出信号Ｖｄｅｔ２（２）が、アナログ処理部５の増幅部４２の他方のアナログ入力チャネルに供給される。
なお、図１９では、検出信号Ｖｄｅｔ２（１）及びＶｄｅｔ２（２）は、配線Ｊ１及びＪ５に現れる生の波形ではなく、増幅部４２内の電圧検出器ＤＥＴの出力波形を示している。
次のタイミングｔ２４において、ホストＨＯＳＴから供給されるクロック信号ＣＬＫがローレベルからハイレベルになると、第２制御部４ｄは、クロック信号ＣＬＫをカウントし、カウント値（＝２）に応じて、ハイレベルの信号を配線Ｎ２に出力する。これにより、第２接続部４ｂ内のトランジスタ９２及び９６がオン状態になる。
次のタイミングｔ２５において、アナログ処理部５内のセルフ駆動信号出力部４１の一方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（１）がローレベルからハイレベルになると、トランジスタ７３及び９２を経由して、ハイレベルのセルフ駆動信号Ｖｃｏｍｔｓ（１）が配線Ｊ２に供給される。
同様に、タイミングｔ２５において、アナログ処理部５内のセルフ駆動信号出力部４１の他方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（２）がローレベルからハイレベルになると、トランジスタ７４及び９６を経由して、ハイレベルのセルフ駆動信号Ｖｃｏｍｔｓ（２）が配線Ｊ６に供給される。
次のタイミングｔ２６において、アナログ処理部５内のセルフ駆動信号出力部４１の一方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（１）がハイレベルからローレベルになると、自己静電容量の検出原理で示した検出信号Ｖｄｅｔ２（１）が、配線Ｊ２に現れる。タイミングｔ２６では、トランジスタ９２及びトランジスタ７３がオン状態になっているので、配線Ｊ２に現れる検出信号Ｖｄｅｔ２（１）が、アナログ処理部５の増幅部４２の一方のアナログ入力チャネルに供給される。
同様に、タイミングｔ２６において、アナログ処理部５内のセルフ駆動信号出力部４１の他方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（２）がハイレベルからローレベルになると、自己静電容量の検出原理で示した検出信号Ｖｄｅｔ２（２）が、配線Ｊ６に現れる。タイミングｔ２６では、トランジスタ９６及びトランジスタ７４がオン状態になっているので、配線Ｊ６に現れる検出信号Ｖｄｅｔ２（２）が、アナログ処理部５の増幅部４２の他方のアナログ入力チャネルに供給される。
次のタイミングｔ２７において、ホストＨＯＳＴから供給されるクロック信号ＣＬＫがローレベルからハイレベルになると、第２制御部４ｄは、クロック信号ＣＬＫをカウントし、カウント値（＝３）に応じて、ハイレベルの信号を配線Ｎ３に出力する。これにより、第２接続部４ｂ内のトランジスタ９３及び９７がオン状態になる。
次のタイミングｔ２８において、アナログ処理部５内のセルフ駆動信号出力部４１の一方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（１）がローレベルからハイレベルになると、トランジスタ７３及び９３を経由して、ハイレベルのセルフ駆動信号Ｖｃｏｍｔｓ（１）が配線Ｊ３に供給される。
同様に、タイミングｔ２８において、アナログ処理部５内のセルフ駆動信号出力部４１の他方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（２）がローレベルからハイレベルになると、トランジスタ７４及び９７を経由して、ハイレベルのセルフ駆動信号Ｖｃｏｍｔｓ（２）が配線Ｊ７に供給される。
次のタイミングｔ２９において、アナログ処理部５内のセルフ駆動信号出力部４１の一方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（１）がハイレベルからローレベルになると、自己静電容量の検出原理で示した検出信号Ｖｄｅｔ２（１）が、配線Ｊ３に現れる。タイミングｔ２９では、トランジスタ９３及びトランジスタ７３がオン状態になっているので、配線Ｊ３に現れる検出信号Ｖｄｅｔ２（１）が、アナログ処理部５の増幅部４２の一方のアナログ入力チャネルに供給される。
同様に、タイミングｔ２９において、アナログ処理部５内のセルフ駆動信号出力部４１の他方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（２）がハイレベルからローレベルになると、自己静電容量の検出原理で示した検出信号Ｖｄｅｔ２（２）が、配線Ｊ７に現れる。タイミングｔ２９では、トランジスタ９７及びトランジスタ７４がオン状態になっているので、配線Ｊ７に現れる検出信号Ｖｄｅｔ２（２）が、アナログ処理部５の増幅部４２の他方のアナログ入力チャネルに供給される。
次のタイミングｔ３０において、ホストＨＯＳＴから供給されるクロック信号ＣＬＫがローレベルからハイレベルになると、第２制御部４ｄは、クロック信号ＣＬＫをカウントし、カウント値（＝４）に応じて、ハイレベルの信号を配線Ｎ４に出力する。これにより、第２接続部４ｂ内のトランジスタ９４及び９８がオン状態になる。
次のタイミングｔ３１において、アナログ処理部５内のセルフ駆動信号出力部４１の一方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（１）がローレベルからハイレベルになると、トランジスタ７３及び９４を経由して、ハイレベルのセルフ駆動信号Ｖｃｏｍｔｓ（１）が配線Ｊ４に供給される。
同様に、タイミングｔ３１において、アナログ処理部５内のセルフ駆動信号出力部４１の他方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（２）がローレベルからハイレベルになると、トランジスタ７４及び９８を経由して、ハイレベルのセルフ駆動信号Ｖｃｏｍｔｓ（２）が配線Ｊ８に供給される。
次のタイミングｔ３２において、アナログ処理部５内のセルフ駆動信号出力部４１の一方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（１）がハイレベルからローレベルになると、自己静電容量の検出原理で示した検出信号Ｖｄｅｔ２（１）が、配線Ｊ４に現れる。タイミングｔ３２では、トランジスタ９４及びトランジスタ７３がオン状態になっているので、配線Ｊ４に現れる検出信号Ｖｄｅｔ２（１）が、アナログ処理部５の増幅部４２の一方のアナログ入力チャネルに供給される。
同様に、タイミングｔ３２において、アナログ処理部５内のセルフ駆動信号出力部４１の他方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（２）がハイレベルからローレベルになると、自己静電容量の検出原理で示した検出信号Ｖｄｅｔ２（２）が、配線Ｊ８に現れる。タイミングｔ３２では、トランジスタ９８及びトランジスタ７４がオン状態になっているので、配線Ｊ８に現れる検出信号Ｖｄｅｔ２（２）が、アナログ処理部５の増幅部４２の他方のアナログ入力チャネルに供給される。
検出装置１は、タイミングｔ２１からタイミングｔ３２までにより、第２検出部ＳＥ２の１ライン分の検出を行うことができる。検出装置１は、タイミングｔ２１からタイミングｔ３２までを、検出電極５４のラインの数だけ繰り返すことにより、第２検出部ＳＥ２の検出領域全面の検出を行うことができる。
なお、第１の実施形態に係る検出装置１では、アナログ処理部５が２つのアナログ処理チャネルを有する場合について説明したが、これに限定されない。アナログ処理部５が１つのアナログ処理チャネルを有する場合には、第１接続部４ａ内のトランジスタ７２を削除し、トランジスタ８１から８８までをトランジスタ７１に接続すれば良い。同様に、第２接続部４ｂ内のトランジスタ７４を削除し、トランジスタ９１から９８までをトランジスタ７３に接続すれば良い。
また、アナログ処理部５が３つのアナログ処理チャネルを有する場合には、第１接続部４ａ内のトランジスタ７１及び７２に並列に、もう１個のトランジスタを設け、トランジスタ８１から８８までの幾つかのトランジスタを、もう１個のトランジスタ７１に接続すれば良い。同様に、第２接続部４ｂ内のトランジスタ７３及び７４に並列に、もう１個のトランジスタを設け、トランジスタ９１から９８までの幾つかのトランジスタを、もう１個のトランジスタに接続すれば良い。アナログ処理部５が４つ以上のアナログ処理チャネルを有する場合も、同様である。
［比較例］
図２０は、比較例に係る検出装置を示す図である。比較例に係る検出装置１０２では、第１検出部ＳＥ１は、プリント基板ＦＰＣ１を介して、基板６１に接続されている。第２検出部ＳＥ２は、プリント基板ＦＰＣ３を介して、基板６１に接続されている。プリント基板ＦＰＣ１上には、アナログ処理部５が設けられている。プリント基板ＦＰＣ３上には、アナログ処理部５と同様の回路構成を有するアナログ処理部５ａが設けられている。検出装置１０２の変形例として、アナログ処理部５ａを基板５１上に形成してもよい。
アナログ処理部５は、第１検出部ＳＥ１から供給される検出信号Ｖｄｅｔ１にアナログ処理を実行して、ホストＨＯＳＴに出力する。アナログ処理部５ａは、第２検出部ＳＥ２から供給される検出信号Ｖｄｅｔ２にアナログ処理を実行して、ホストＨＯＳＴに出力する。図２０に示すように、比較例に係る検出装置１０２では、２個のアナログ処理部５及び５ａを備える必要がある。
［効果］
第１の実施形態に係る検出装置１は、ホストＨＯＳＴ内の制御部４７から供給される制御信号に基づいて、第１検出部ＳＥ１及び第２検出部ＳＥ２の内の一方を選択し、第１検出部ＳＥ１及び第２検出部ＳＥ２の内の選択した方の検出部とアナログ処理部５とを接続する選択部４を備える。検出装置１は、選択部４を備えることにより、１個のアナログ処理部５で、第１検出部ＳＥ１から供給される検出信号Ｖｄｅｔ１及び第２検出部ＳＥ２から供給される検出信号Ｖｄｅｔ２にアナログ処理を実行できる。
これにより、第１の実施形態に係る検出装置１は、比較例に係る検出装置１０２のアナログ処理部５ａを不要にすることができる。選択部４の回路規模は、アナログ処理部５ａの回路規模より小さい。また、検出装置１は、検出装置１０２のプリント基板ＦＰＣ３を不要にすることができる。従って、検出装置１は、検出装置１０２と比較して、小型化でき、省スペース化及び低コスト化を図ることができる。
また、選択部４は、アナログ処理部５が２つのアナログ処理チャネルを有することに対応して、第１配線群１１１の配線Ｋ１から配線Ｋ４までの内のいずれか１つを順次選択して配線Ｌ２に接続するとともに、第２配線群１１２の配線Ｋ５から配線Ｋ８までの内のいずれか１つを選択して、配線Ｌ３に接続する。
これにより、第１検出部ＳＥ１から配線Ｋ１からＫ４までに供給される検出信号Ｖｄｅｔ１（１）が、アナログ処理部５の増幅部４２の一方のアナログ入力チャネルに順次供給されるとともに、第１検出部ＳＥ１から配線Ｋ５から配線Ｋ８までに供給される検出信号Ｖｄｅｔ１（２）が、アナログ処理部５の増幅部４２の他方のアナログ入力チャネルに順次供給される。従って、検出装置１は、第１検出部ＳＥ１で被検出物Ｆ１を検出するのに要する時間を、実質的に半分に抑制することができる。
また、選択部４は、アナログ処理部５が２つのアナログ処理チャネルを有することに対応して、第３配線群１１３の配線Ｊ１から配線Ｊ４までの内のいずれか１つを順次選択して配線Ｌ２に接続するとともに、第４配線群１１４の配線Ｊ５から配線Ｊ８までの内のいずれか１つを選択して、配線Ｌ３に接続する。
これにより、第２検出部ＳＥ２から配線Ｊ１から配線Ｊ４までに供給される検出信号Ｖｄｅｔ２（１）が、アナログ処理部５の増幅部４２の一方のアナログ入力チャネルに順次供給されるとともに、第２検出部ＳＥ２から配線Ｊ５から配線Ｊ８までに供給される検出信号Ｖｄｅｔ２（２）が、アナログ処理部５の増幅部４２の他方のアナログ入力チャネルに順次供給される。従って、検出装置１は、第２検出部ＳＥ２で被検出物Ｆ２を検出するのに要する時間を、実質的に半分に抑制することができる。
［変形例］
第１接続部４ａと第２接続部４ｂとは、同じ回路構成を有する。具体的には、第１接続部４ａのトランジスタ７１は、第２接続部４ｂのトランジスタ７３に対応する。第１接続部４ａのトランジスタ７２は、第２接続部４ｂのトランジスタ７４に対応する。第１接続部４ａのトランジスタ８１から８８までは、第２接続部４ｂのトランジスタ９１から９８までに対応する。そして、第２接続部４ｂは、自己静電容量方式の第２検出部ＳＥ２に接続されている。従って、第１接続部４ａは、第１検出部ＳＥ１が自己静電容量方式であっても、第１検出部ＳＥ１に接続できる。また、第１接続部４ａは、相互静電容量方式の第１検出部ＳＥ１に接続されている。従って、第２接続部４ｂは、第２検出部ＳＥ２が相互静電容量方式であっても、第２検出部ＳＥ２に接続できる。
図２１は、第１の実施形態に係る検出装置の変形例を示す図である。第１の実施形態の変形例に係る検出装置１ａでは、第１検出部ＳＥ１ａは、自己静電容量方式のセンサである。なお、第１の実施形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
第１検出部ＳＥ１ａは、複数の検出電極１０３を有する。複数の検出電極１０３の電極配置は、図１６で説明した第２検出部ＳＥ２と同様であるので、説明を省略する。
なお、第１検出部ＳＥ１ａが自己静電容量方式のセンサであるので、ＣＯＧ１９は、ミューチャル駆動信号出力部７（図１参照）を内蔵しなくて良い。
図２２は、第１の実施形態の変形例に係る検出装置の選択部の動作を示すタイミングチャートである。図２２は、選択部４が、第１検出部ＳＥ１ａ及び第２検出部ＳＥ２の内の第１検出部ＳＥ１ａを選択し、選択した第１検出部ＳＥ１ａとアナログ処理部５とを接続する場合のタイミングチャートである。
図２２を参照すると、タイミングｔ４０において、ホストＨＯＳＴから供給される選択信号ＳＥＬがローレベルからハイレベルに変化すると、第１接続部４ａ内のトランジスタ７１及び７２がオン状態になる。また、ホストＨＯＳＴから供給される反転選択信号ｘＳＥＬがハイレベルからローレベルに変化すると、第２接続部４ｂ内のトランジスタ７３及び７４がオフ状態になる。また、リセット信号ＲＳＴがハイレベルからローレベルに変化すると、第１制御部４ｃのカウント値のリセットが解除される。
次のタイミングｔ４１において、ホストＨＯＳＴから供給されるクロック信号ＣＬＫがローレベルからハイレベルになると、第１制御部４ｃは、クロック信号ＣＬＫをカウントし、カウント値（＝１）に応じて、ハイレベルの信号を配線Ｍ１に出力する。これにより、第１接続部４ａ内のトランジスタ８１及び８５がオン状態になる。
次のタイミングｔ４２において、アナログ処理部５内のセルフ駆動信号出力部４１の一方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（１）がローレベルからハイレベルになると、トランジスタ７１及び８１を経由して、ハイレベルのセルフ駆動信号Ｖｃｏｍｔｓ（１）が配線Ｋ１に供給される。
同様に、タイミングｔ４２において、アナログ処理部５内のセルフ駆動信号出力部４１の他方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（２）がローレベルからハイレベルになると、トランジスタ７２及び８５を経由して、ハイレベルのセルフ駆動信号Ｖｃｏｍｔｓ（２）が配線Ｋ５に供給される。
次のタイミングｔ４３において、アナログ処理部５内のセルフ駆動信号出力部４１の一方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（１）がハイレベルからローレベルになると、自己静電容量の検出原理（図５から図８まで参照）で示した検出信号Ｖｄｅｔ１（１）が、配線Ｋ１に現れる。タイミングｔ４３では、トランジスタ８１及びトランジスタ７１がオン状態になっているので、配線Ｋ１に現れる検出信号Ｖｄｅｔ１（１）が、アナログ処理部５の増幅部４２の一方のアナログ入力チャネルに供給される。
同様に、タイミングｔ４３において、アナログ処理部５内のセルフ駆動信号出力部４１の他方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（２）がハイレベルからローレベルになると、自己静電容量の検出原理で示した検出信号Ｖｄｅｔ１（２）が、配線Ｋ５に現れる。タイミングｔ４３では、トランジスタ８５及びトランジスタ７２がオン状態になっているので、配線Ｋ５に現れる検出信号Ｖｄｅｔ１（２）が、アナログ処理部５の増幅部４２の他方のアナログ入力チャネルに供給される。
なお、図２２では、検出信号Ｖｄｅｔ１（１）及びＶｄｅｔ１（２）は、配線Ｋ１及びＫ５に現れる生の波形ではなく、増幅部４２内の電圧検出器ＤＥＴの出力波形を示している。
次のタイミングｔ４４において、ホストＨＯＳＴから供給されるクロック信号ＣＬＫがローレベルからハイレベルになると、第１制御部４ｃは、クロック信号ＣＬＫをカウントし、カウント値（＝２）に応じて、ハイレベルの信号を配線Ｍ２に出力する。これにより、第１接続部４ａ内のトランジスタ８２及び８６がオン状態になる。
次のタイミングｔ４５において、アナログ処理部５内のセルフ駆動信号出力部４１の一方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（１）がローレベルからハイレベルになると、トランジスタ７１及び８２を経由して、ハイレベルのセルフ駆動信号Ｖｃｏｍｔｓ（１）が配線Ｋ２に供給される。
同様に、タイミングｔ４５において、アナログ処理部５内のセルフ駆動信号出力部４１の他方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（２）がローレベルからハイレベルになると、トランジスタ７２及び８６を経由して、ハイレベルのセルフ駆動信号Ｖｃｏｍｔｓ（２）が配線Ｋ６に供給される。
次のタイミングｔ４６において、アナログ処理部５内のセルフ駆動信号出力部４１の一方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（１）がハイレベルからローレベルになると、自己静電容量の検出原理で示した検出信号Ｖｄｅｔ１（１）が、配線Ｋ２に現れる。タイミングｔ４６では、トランジスタ８２及びトランジスタ７１がオン状態になっているので、配線Ｋ２に現れる検出信号Ｖｄｅｔ１（１）が、アナログ処理部５の増幅部４２の一方のアナログ入力チャネルに供給される。
同様に、タイミングｔ４６において、アナログ処理部５内のセルフ駆動信号出力部４１の他方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（２）がハイレベルからローレベルになると、自己静電容量の検出原理で示した検出信号Ｖｄｅｔ１（２）が、配線Ｋ６に現れる。タイミングｔ４６では、トランジスタ８６及びトランジスタ７２がオン状態になっているので、配線Ｋ６に現れる検出信号Ｖｄｅｔ１（２）が、アナログ処理部５の増幅部４２の他方のアナログ入力チャネルに供給される。
次のタイミングｔ４７において、ホストＨＯＳＴから供給されるクロック信号ＣＬＫがローレベルからハイレベルになると、第１制御部４ｃは、クロック信号ＣＬＫをカウントし、カウント値（＝４）に応じて、ハイレベルの信号を配線Ｍ３に出力する。これにより、第１接続部４ａ内のトランジスタ８３及び８７がオン状態になる。
次のタイミングｔ４８において、アナログ処理部５内のセルフ駆動信号出力部４１の一方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（１）がローレベルからハイレベルになると、トランジスタ７１及び８３を経由して、ハイレベルのセルフ駆動信号Ｖｃｏｍｔｓ（１）が配線Ｋ３に供給される。
同様に、タイミングｔ４８において、アナログ処理部５内のセルフ駆動信号出力部４１の他方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（２）がローレベルからハイレベルになると、トランジスタ７２及び８７を経由して、ハイレベルのセルフ駆動信号Ｖｃｏｍｔｓ（２）が配線Ｋ７に供給される。
次のタイミングｔ４９において、アナログ処理部５内のセルフ駆動信号出力部４１の一方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（１）がハイレベルからローレベルになると、自己静電容量の検出原理で示した検出信号Ｖｄｅｔ１（１）が、配線Ｋ３に現れる。タイミングｔ４９では、トランジスタ８３及びトランジスタ７１がオン状態になっているので、配線Ｋ３に現れる検出信号Ｖｄｅｔ１（１）が、アナログ処理部５の増幅部４２の一方のアナログ入力チャネルに供給される。
同様に、タイミングｔ４９において、アナログ処理部５内のセルフ駆動信号出力部４１の他方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（２）がハイレベルからローレベルになると、自己静電容量の検出原理で示した検出信号Ｖｄｅｔ１（２）が、配線Ｋ７に現れる。タイミングｔ４９では、トランジスタ８７及びトランジスタ７２がオン状態になっているので、配線Ｋ７に現れる検出信号Ｖｄｅｔ１（２）が、アナログ処理部５の増幅部４２の他方のアナログ入力チャネルに供給される。
次のタイミングｔ５０において、ホストＨＯＳＴから供給されるクロック信号ＣＬＫがローレベルからハイレベルになると、第１制御部４ｃは、クロック信号ＣＬＫをカウントし、カウント値（＝４）に応じて、ハイレベルの信号を配線Ｍ４に出力する。これにより、第１接続部４ａ内のトランジスタ８４及び８８がオン状態になる。
次のタイミングｔ５１において、アナログ処理部５内のセルフ駆動信号出力部４１の一方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（１）がローレベルからハイレベルになると、トランジスタ７１及び８４を経由して、ハイレベルのセルフ駆動信号Ｖｃｏｍｔｓ（１）が配線Ｋ４に供給される。
同様に、タイミングｔ５１において、アナログ処理部５内のセルフ駆動信号出力部４１の他方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（２）がローレベルからハイレベルになると、トランジスタ７２及び８８を経由して、ハイレベルのセルフ駆動信号Ｖｃｏｍｔｓ（２）が配線Ｋ８に供給される。
次のタイミングｔ５２において、アナログ処理部５内のセルフ駆動信号出力部４１の一方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（１）がハイレベルからローレベルになると、自己静電容量の検出原理で示した検出信号Ｖｄｅｔ１（１）が、配線Ｋ４に現れる。タイミングｔ５２では、トランジスタ８４及びトランジスタ７１がオン状態になっているので、配線Ｋ４に現れる検出信号Ｖｄｅｔ１（１）が、アナログ処理部５の増幅部４２の一方のアナログ入力チャネルに供給される。
同様に、タイミングｔ５２において、アナログ処理部５内のセルフ駆動信号出力部４１の他方のアナログ出力チャネルから供給されるセルフ駆動信号Ｖｃｏｍｔｓ（２）がハイレベルからローレベルになると、自己静電容量の検出原理で示した検出信号Ｖｄｅｔ１（２）が、配線Ｋ８に現れる。タイミングｔ５２では、トランジスタ８８及びトランジスタ７２がオン状態になっているので、配線Ｋ８に現れる検出信号Ｖｄｅｔ１（２）が、アナログ処理部５の増幅部４２の他方のアナログ入力チャネルに供給される。
検出装置１ａは、タイミングｔ４１からタイミングｔ５２までにより、第１検出部ＳＥ１ａの１ライン分の検出を行うことができる。検出装置１ａは、タイミングｔ４１からタイミングｔ５２までを、検出電極１０３のラインの数だけ繰り返すことにより、第１検出部ＳＥ１ａの検出領域全面の検出を行うことができる。
なお、選択部４が、第１検出部ＳＥ１ａ及び第２検出部ＳＥ２の内の第２検出部ＳＥ２を選択し、選択した第２検出部ＳＥ２とアナログ処理部５とを接続する場合のタイミングチャートは、第１の実施形態の図１９と同様であるので、図示及び説明を省略する。
第１の実施形態の変形例に係る検出装置１ａは、第１の実施形態に係る検出装置１と同様に、比較例に係る検出装置１０２のアナログ処理部５ａを不要にすることができる。選択部４の回路規模は、アナログ処理部５ａの回路規模より小さい。また、検出装置１ａは、検出装置１０２のプリント基板ＦＰＣ３を不要にすることができる。従って、検出装置１ａは、検出装置１０２と比較して、省スペース化及び低コスト化を図ることができる。
（第２の実施形態）
図２３は、第２の実施形態に係る検出装置の選択部の回路構成を示す図である。なお、第１の実施形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
選択部１０４は、第１の実施形態に係る検出装置１の選択部４（図１７参照）と比較して、第２制御部４ｄを備えていない。
トランジスタ９１及び９５のゲートは、配線Ｍ１を介して第１制御部４ｃに接続されている。ハイレベルの信号が第１制御部４ｃから配線Ｍ１に供給されると、トランジスタ９１及び９５は、オン状態になる。
トランジスタ９２及び９６のゲートは、配線Ｍ２を介して第１制御部４ｃに接続されている。ハイレベルの信号が第１制御部４ｃから配線Ｍ２に供給されると、トランジスタ９２及び９６は、オン状態になる。
トランジスタ９３及び９７のゲートは、配線Ｍ３を介して第１制御部４ｃに接続されている。ハイレベルの信号が第１制御部４ｃから配線Ｍ３に供給されると、トランジスタ９３及び９７は、オン状態になる。
トランジスタ９４及び９８のゲートは、配線Ｍ４を介して第１制御部４ｃに接続されている。ハイレベルの信号が第１制御部４ｃから配線Ｍ４に供給されると、トランジスタ９４及び９８は、オン状態になる。
選択部１０４の動作を示すタイミングチャートは、第１の実施形態に係る検出装置１の選択部４の動作を示すタイミングチャート（図１８及び図１９参照）と同様であるので、図示及び説明を省略する。
［効果］
第２の実施形態に係る選択部１０４は、第１の実施形態に係る検出装置１の選択部４と比較して、第２制御部４ｄの分だけ回路規模を小さくできる。これにより、第２検出部ＳＥ２（選択部１０４が基板５１上に形成される場合）又は選択部１０４が形成される半導体集積回路装置（選択部１０４が形成された半導体集積回路装置がプリント基板ＦＰＣ１上に実装される場合）の歩留まりを向上させることができる。
なお、１個の第１制御部４ｃが第１接続部４ａ及び第２接続部４ｂを制御するので、配線Ｋの本数と配線Ｊの本数とは、同じであることが好ましい。しかしながら、配線Ｋの本数と配線Ｊの本数とが異なっていても、本発明を適用可能である。例えば、第１接続部４ａ内のトランジスタ７１及び７２に並列にもう１個のトランジスタを設け、もう１個のトランジスタに配線Ｋ９，Ｋ１０，・・・を接続しても良い。
（第３の実施形態）
図２４は、第３の実施形態に係る検出装置に被検出物が接触又は近接した様子を示す図である。図２５は、第３の実施形態に係る検出装置に被検出物が接触又は近接した様子を示す模式的な側面図である。図２５は、図２４の矢印１０５の方向に検出装置１を視た図である。なお、第１の実施形態と同じ構成要素には、同じ参照符号を付して、説明を省略する。
図２４及び図２５に示すように、第１検出部ＳＥ１の検出領域には、被検出物（ここでは、左手の中指）Ｆ１が接触又は近接し、第２検出部ＳＥ２の検出領域には、被検出物（ここでは、左手の人差し指）Ｆ２が接触又は近接している。
図２６は、第３の実施形態に係る検出装置の選択部の動作を示すタイミングチャートである。図２６を参照すると、タイミングｔ８０において、ホストＨＯＳＴから供給される選択信号ＳＥＬがハイレベルからローレベルに変化すると、第１接続部４ａ内のトランジスタ７１及び７２がオフ状態になる。また、ホストＨＯＳＴから供給される反転選択信号ｘＳＥＬがローレベルからハイレベルに変化すると、第２接続部４ｂ内のトランジスタ７３及び７４がオン状態になる。また、リセット信号ＲＳＴがハイレベルからローレベルに変化すると、第２制御部４ｄのカウント値のリセットが解除される。
次のタイミングｔ８１において、ホストＨＯＳＴから供給されるクロック信号ＣＬＫがローレベルからハイレベルになると、第２制御部４ｄは、クロック信号ＣＬＫをカウントし、カウント値（＝１）に応じて、ハイレベルの信号を配線Ｎ１に出力する。これにより、第２接続部４ｂ内のトランジスタ８１及び８５がオン状態になる。
次のタイミングｔ８２において、ＣＯＧ１９から第１検出部ＳＥ１内の１つの駆動電極ブロックＢに供給されるミューチャル駆動信号Ｖｃｏｍｔｍ１がハイレベルになると、駆動電極ブロックＢでの電圧変化が、矢印１０６で示すように、駆動電極ＣＯＭＬ→中指Ｆ１→手１０７→人差し指Ｆ２の経路で伝播する。すると、相互静電容量の検出原理（図２から図４まで参照）で示した検出信号Ｖｄｅｔ２が、検出電極５４に現れる。タイミングｔ８２では、トランジスタ９１及びトランジスタ７３がオン状態になっているので、配線Ｊ１に現れる検出信号Ｖｄｅｔ２（１）が、アナログ処理部５の増幅部４２の一方のアナログ入力チャネルに供給される。また、タイミングｔ８２では、トランジスタ９５及びトランジスタ７４がオン状態になっているので、配線Ｊ５に現れる検出信号Ｖｄｅｔ２（２）が、アナログ処理部５の増幅部４２の他方のアナログ入力チャネルに供給される。
なお、図２６では、検出信号Ｖｄｅｔ２（１）及びＶｄｅｔ２（２）は、検出電極５４に現れる生の波形ではなく、増幅部４２内の電圧検出器ＤＥＴの出力波形を示している。
次のタイミングｔ８３において、ホストＨＯＳＴから供給されるクロック信号ＣＬＫがローレベルからハイレベルになると、第２制御部４ｄは、クロック信号ＣＬＫをカウントし、カウント値（＝２）に応じて、ハイレベルの信号を配線Ｎ２に出力する。これにより、第２接続部４ｂ内のトランジスタ９２及び９６がオン状態になる。
次のタイミングｔ８４において、ＣＯＧ１９から第１検出部ＳＥ１内の１つの駆動電極ブロックＢに供給されるミューチャル駆動信号Ｖｃｏｍｔｍ１がハイレベルになると、駆動電極ブロックＢでの電圧変化が、矢印１０６で示すように、駆動電極ＣＯＭＬ→中指Ｆ１→手１０７→人差し指Ｆ２の経路で伝播する。すると、相互静電容量の検出原理で示した検出信号Ｖｄｅｔ２が、検出電極５４に現れる。タイミングｔ８４では、トランジスタ９２及びトランジスタ７３がオン状態になっているので、配線Ｊ２に現れる検出信号Ｖｄｅｔ２（１）が、アナログ処理部５の増幅部４２の一方のアナログ入力チャネルに供給される。また、タイミングｔ８４では、トランジスタ９６及びトランジスタ７４がオン状態になっているので、配線Ｊ６に現れる検出信号Ｖｄｅｔ２（２）が、アナログ処理部５の増幅部４２の他方のアナログ入力チャネルに供給される。
次のタイミングｔ８５において、ホストＨＯＳＴから供給されるクロック信号ＣＬＫがローレベルからハイレベルになると、第２制御部４ｄは、クロック信号ＣＬＫをカウントし、カウント値（＝３）に応じて、ハイレベルの信号を配線Ｎ３に出力する。これにより、第２接続部４ｂ内のトランジスタ９３及び９７がオン状態になる。
次のタイミングｔ８６において、ＣＯＧ１９から第１検出部ＳＥ１内の１つの駆動電極ブロックＢに供給されるミューチャル駆動信号Ｖｃｏｍｔｍ１がハイレベルになると、駆動電極ブロックＢでの電圧変化が、矢印１０６で示すように、駆動電極ＣＯＭＬ→中指Ｆ１→手１０７→人差し指Ｆ２の経路で伝播する。すると、相互静電容量の検出原理で示した検出信号Ｖｄｅｔ２が、検出電極５４に現れる。タイミングｔ８６では、トランジスタ９３及びトランジスタ７３がオン状態になっているので、配線Ｊ３に現れる検出信号Ｖｄｅｔ２（１）が、アナログ処理部５の増幅部４２の一方のアナログ入力チャネルに供給される。また、タイミングｔ８６では、トランジスタ９７及びトランジスタ７４がオン状態になっているので、配線Ｊ７に現れる検出信号Ｖｄｅｔ２（２）が、アナログ処理部５の増幅部４２の他方のアナログ入力チャネルに供給される。
次のタイミングｔ８７において、ホストＨＯＳＴから供給されるクロック信号ＣＬＫがローレベルからハイレベルになると、第２制御部４ｄは、クロック信号ＣＬＫをカウントし、カウント値（＝４）に応じて、ハイレベルの信号を配線Ｎ４に出力する。これにより、第２接続部４ｂ内のトランジスタ９４及び９８がオン状態になる。
次のタイミングｔ８８において、ＣＯＧ１９から第１検出部ＳＥ１内の１つの駆動電極ブロックＢに供給されるミューチャル駆動信号Ｖｃｏｍｔｍ１がハイレベルになると、駆動電極ブロックＢでの電圧変化が、矢印１０６で示すように、駆動電極ＣＯＭＬ→中指Ｆ１→手１０７→人差し指Ｆ２の経路で伝播する。すると、相互静電容量の検出原理で示した検出信号Ｖｄｅｔ２が、検出電極５４に現れる。タイミングｔ８８では、トランジスタ９４及びトランジスタ７３がオン状態になっているので、配線Ｊ４に現れる検出信号Ｖｄｅｔ２（１）が、アナログ処理部５の増幅部４２の一方のアナログ入力チャネルに供給される。また、タイミングｔ８８では、トランジスタ９８及びトランジスタ７４がオン状態になっているので、配線Ｊ８に現れる検出信号Ｖｄｅｔ２（２）が、アナログ処理部５の増幅部４２の他方のアナログ入力チャネルに供給される。
検出装置１は、タイミングｔ８１からタイミングｔ８８までにより、第２検出部ＳＥ２の１ライン分の検出を行うことができる。検出装置１は、タイミングｔ８１からタイミングｔ８８までを、検出電極５４のラインの数だけ繰り返すことにより、第２検出部ＳＥ２の検出領域全面の検出を行うことができる。
［効果］
第２検出部ＳＥ２は指Ｆ２の指紋を検出するセンサであるので、検出電極５４のサイズは、駆動電極ＣＯＭＬのサイズよりも小さい。具体的には、検出電極５４の一辺の長さは、駆動電極ＣＯＭＬの短辺の長さよりも短い。検出電極５４のサイズが小さいので、検出電極５４に大きな電圧を印加できない。従って、駆動電極５４に印加されるセルフ駆動信号Ｖｃｏｍｔｓの振幅は、駆動電極ＣＯＭＬに印加されるミューチャル駆動信号Ｖｃｏｍｔｍ１の振幅よりも小さい。そのため、第１の実施形態では、第２検出部ＳＥ２から出力される検出信号Ｖｄｅｔ２のＳ／Ｎ（signal／noise）比は、第１検出部ＳＥ１から出力される検出信号Ｖｄｅｔ１のＳ／Ｎ比よりも小さい。
一方、第３の実施形態では、駆動電極ＣＯＭＬにミューチャル駆動信号Ｖｃｏｍｔｍ１が印加されるので、第２検出部ＳＥ２から出力される検出信号Ｖｄｅｔ２の振幅が大きくなる。従って、第３の実施形態では、第２検出部ＳＥ２から出力される検出信号Ｖｄｅｔ２のＳ／Ｎ比を、第１の実施形態の検出信号Ｖｄｅｔ２と比較して、大きくすることができる。
なお、第３の実施形態では、第１検出部ＳＥ１が相互静電容量方式である場合について説明したが、第１検出部ＳＥ１が自己静電容量方式（図２１参照）であっても良い。検出電極５４の一辺の長さは、検出電極１０３（図２１参照）の一辺の長さよりも短い。検出電極５４のサイズが小さいので、検出電極５４に大きな電圧を印加できない。従って、駆動電極５４に印加されるセルフ駆動信号Ｖｃｏｍｔｓの振幅は、検出電極１０３に印加されるセルフ駆動信号Ｖｃｏｍｔｓの振幅よりも小さい。そのため、第１の実施形態では、第２検出部ＳＥ２から出力される検出信号Ｖｄｅｔ２のＳ／Ｎ比は、第１検出部ＳＥ１から出力される検出信号Ｖｄｅｔ１のＳ／Ｎ比よりも小さい。
一方、検出電極１０３に振幅の大きなセルフ駆動信号Ｖｃｏｍｔｓが印加されれば、第２検出部ＳＥ２から出力される検出信号Ｖｄｅｔ２の振幅が大きくなる。従って、第２検出部ＳＥ２から出力される検出信号Ｖｄｅｔ２のＳ／Ｎ比を、第１の実施形態の検出信号Ｖｄｅｔ２と比較して、大きくすることができる。
第１検出部ＳＥ１が自己静電容量方式である場合には、選択部４は、まず第１検出部ＳＥ１を選択して、第１検出部ＳＥ１とアナログ処理部５とを接続し、アナログ処理部５内のセルフ駆動信号出力部４１から出力されるセルフ駆動信号Ｖｃｏｍｔｓを第１検出部ＳＥ１に出力する。次に、選択部４は、第２検出部ＳＥ２を選択して、第２検出部ＳＥ２とアナログ処理部５とを接続し、第２検出部ＳＥ２から出力される検出信号Ｖｄｅｔ２をアナログ処理部５内の増幅部４２に出力する。
また、第３の実施形態では、指Ｆ１が左手の中指であり、指Ｆ２が左手の人差し指であるとしたが、これに限定されない。例えば、指Ｆ１が左手の指であり、指Ｆ２が右手の指であっても良い。
以上、本発明の好適な実施形態を説明したが、本発明はこのような実施形態に限定されるものではない。実施形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。
また、本発明は、以下の構成を取ることもできる。
（１）
被検出物の接触又は近接を検出する第１及び第２検出部と、
前記第１及び第２検出部から出力される検出信号に信号処理を実行する信号処理部と、
前記第１及び第２検出部の内の一方を選択し、前記第１及び第２検出部の内の選択した方の検出部と前記信号処理部とを接続する選択部と、
を備える
検出装置。
（２）
前記選択部は、
前記第１検出部と前記信号処理部との間を接続するための第１接続部と、
外部から供給される制御信号に基づいて、前記第１検出部と前記信号処理部との間を接続するように、前記第１接続部を制御するための第１制御部と、
前記第２検出部と前記信号処理部との間を接続するための第２接続部と、
前記制御信号に基づいて、前記第２検出部と前記信号処理部との間を接続するように、前記第２接続部を制御するための第２制御部と、
を含む
（１）に記載の検出装置。
（３）
前記選択部は、
前記第１検出部と前記信号処理部との間を接続するための第１接続部と、
前記第２検出部と前記信号処理部との間を接続するための第２接続部と、
外部から供給される制御信号に基づいて、前記第１検出部と前記信号処理部との間又は前記第２検出部と前記信号処理部との間を接続するように、前記第１及び第２接続部を制御するための第１制御部と、
を含む
（１）に記載の検出装置。
（４）
前記信号処理部は、
複数の信号を同時に入力又は出力できる、複数の信号処理チャネルを有し、
前記第１接続部は、
前記第１検出部の複数の検出電極群を前記複数の信号処理チャネルにそれぞれ同時に接続するための複数の回路部を含み、
前記第２接続部は、
前記第２検出部の複数の検出電極群を前記複数の信号処理チャネルにそれぞれ同時に接続するための複数の回路部を含む
（２）又は（３）に記載の検出装置。
（５）
前記信号処理部は、
前記第１及び第２検出部に接続されたプリント基板上に設けられており、
前記選択部は、
前記第２検出部上又は前記プリント基板上に設けられている
（１）から（４）のいずれか１つに記載の検出装置。
（６）
前記信号処理部は、
前記第１又は第２検出部で自己静電容量方式の検出を行うためのセルフ駆動信号を出力するセルフ駆動信号出力部を含み、
前記選択部は、
前記セルフ駆動信号を、前記第１及び第２検出部の内の選択した方の検出部の検出電極に出力し、前記第１及び第２検出部の内の選択した方の検出部の検出電極から出力される検出信号を前記信号処理部に出力する
（１）から（５）のいずれか１つに記載の検出装置。
（７）
前記第１検出部で相互静電容量方式の検出を行うためのミューチャル駆動信号を前記第１検出部に出力するミューチャル駆動信号出力部を更に備え、
前記選択部は、
前記第１検出部に第１の被検出物が接触又は近接し且つ前記第２検出部に第２の被検出物が接触又は近接した場合に、前記第２検出部を選択し、前記第２検出部の検出電極から出力される検出信号を前記信号処理部に出力する
（１）から（５）のいずれか１つに記載の検出装置。
（８）
前記信号処理部は、
前記第１又は第２検出部で自己静電容量方式の検出を行うためのセルフ駆動信号を出力するセルフ駆動信号出力部を含み、
前記選択部は、
前記第１検出部に第１の被検出物が接触又は近接し且つ前記第２検出部に第２の被検出物が接触又は近接した場合に、まず、前記第１検出部を選択し、前記セルフ駆動信号を前記第１検出部の検出電極に出力し、次に、前記第２検出部を選択し、前記第２検出部から出力される検出信号を前記信号処理部に出力する
（１）から（５）のいずれか１つに記載の検出装置。
１，１ａ 検出装置
２ 画素基板
３ 対向基板
４ 選択部
４ａ 第１接続部
４ａ１ 第１回路部
４ａ２ 第２回路部
４ｂ 第２接続部
４ｂ１ 第３回路部
４ｂ２ 第４回路部
４ｃ 第１制御部
４ｄ 第２制御部
５ アナログ処理部
７ ミューチャル駆動信号出力部
８ 表示制御部
１９ ＣＯＧ
４１ セルフ駆動信号出力部
４２ 増幅部
４３ Ａ／Ｄ変換部
４４ 信号処理部
４５ 座標抽出部
４６ 合成部
４７ 制御部
５１，６１ 基板
５４，１０３ 検出電極
ＣＯＭＬ 駆動電極
ＤＰ 表示部
ＦＰＣ１，ＦＰＣ２ プリント基板
ＨＯＳＴ ホスト
ＳＥ１ 第１検出部
ＳＥ２ 第２検出部
ＴＤＬ タッチ検出電極

Claims (8)

  1. 被検出物の接触又は近接を検出する第１及び第２検出部と、
    前記第１及び第２検出部から出力される検出信号に信号処理を実行する信号処理部と、
    前記第１及び第２検出部の内の一方を選択し、前記第１及び第２検出部の内の選択した方の検出部と前記信号処理部とを接続する選択部と、
    を備える
    検出装置。
  2. 前記選択部は、
    前記第１検出部と前記信号処理部との間を接続するための第１接続部と、
    外部から供給される制御信号に基づいて、前記第１検出部と前記信号処理部との間を接続するように、前記第１接続部を制御するための第１制御部と、
    前記第２検出部と前記信号処理部との間を接続するための第２接続部と、
    前記制御信号に基づいて、前記第２検出部と前記信号処理部との間を接続するように、前記第２接続部を制御するための第２制御部と、
    を含む
    請求項１に記載の検出装置。
  3. 前記選択部は、
    前記第１検出部と前記信号処理部との間を接続するための第１接続部と、
    前記第２検出部と前記信号処理部との間を接続するための第２接続部と、
    外部から供給される制御信号に基づいて、前記第１検出部と前記信号処理部との間又は前記第２検出部と前記信号処理部との間を接続するように、前記第１及び第２接続部を制御するための第１制御部と、
    を含む
    請求項１に記載の検出装置。
  4. 前記信号処理部は、
    複数の信号を同時に入力又は出力できる、複数の信号処理チャネルを有し、
    前記第１接続部は、
    前記第１検出部の複数の検出電極群を前記複数の信号処理チャネルにそれぞれ同時に接続するための複数の回路部を含み、
    前記第２接続部は、
    前記第２検出部の複数の検出電極群を前記複数の信号処理チャネルにそれぞれ同時に接続するための複数の回路部を含む
    請求項２又は３に記載の検出装置。
  5. 前記信号処理部は、
    前記第１及び第２検出部に接続されたプリント基板上に設けられており、
    前記選択部は、
    前記第２検出部上又は前記プリント基板上に設けられている
    請求項１から４のいずれか１項に記載の検出装置。
  6. 前記信号処理部は、
    前記第１又は第２検出部で自己静電容量方式の検出を行うためのセルフ駆動信号を出力するセルフ駆動信号出力部を含み、
    前記選択部は、
    前記セルフ駆動信号を、前記第１及び第２検出部の内の選択した方の検出部の検出電極に出力し、前記第１及び第２検出部の内の選択した方の検出部の検出電極から出力される検出信号を前記信号処理部に出力する
    請求項１から５のいずれか１項に記載の検出装置。
  7. 前記第１検出部で相互静電容量方式の検出を行うためのミューチャル駆動信号を前記第１検出部に出力するミューチャル駆動信号出力部を更に備え、
    前記選択部は、
    前記第１検出部に第１の被検出物が接触又は近接し且つ前記第２検出部に第２の被検出物が接触又は近接した場合に、前記第２検出部を選択し、前記第２検出部の検出電極から出力される検出信号を前記信号処理部に出力する
    請求項１から５のいずれか１項に記載の検出装置。
  8. 前記信号処理部は、
    前記第１又は第２検出部で自己静電容量方式の検出を行うためのセルフ駆動信号を出力するセルフ駆動信号出力部を含み、
    前記選択部は、
    前記第１検出部に第１の被検出物が接触又は近接し且つ前記第２検出部に第２の被検出物が接触又は近接した場合に、まず、前記第１検出部を選択し、前記セルフ駆動信号を前記第１検出部の検出電極に出力し、次に、前記第２検出部を選択し、前記第２検出部から出力される検出信号を前記信号処理部に出力する
    請求項１から５のいずれか１項に記載の検出装置。
JP2016234238A 2016-12-01 2016-12-01 検出装置 Active JP6792434B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016234238A JP6792434B2 (ja) 2016-12-01 2016-12-01 検出装置
US15/826,078 US10394067B2 (en) 2016-12-01 2017-11-29 Detection device
US16/548,314 US20190377211A1 (en) 2016-12-01 2019-08-22 Detection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016234238A JP6792434B2 (ja) 2016-12-01 2016-12-01 検出装置

Publications (2)

Publication Number Publication Date
JP2018092320A true JP2018092320A (ja) 2018-06-14
JP6792434B2 JP6792434B2 (ja) 2020-11-25

Family

ID=62240055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016234238A Active JP6792434B2 (ja) 2016-12-01 2016-12-01 検出装置

Country Status (2)

Country Link
US (2) US10394067B2 (ja)
JP (1) JP6792434B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022201224A1 (ja) * 2021-03-22 2022-09-29 株式会社ワコム 基板アセンブリ、基板、及び電子機器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180218191A1 (en) * 2017-01-31 2018-08-02 Synaptics Incorporated Outside of active area finger-print sensor
US10984732B2 (en) * 2019-09-24 2021-04-20 Apple Inc. Electronic devices having ambient light sensors with hold function

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120105081A1 (en) * 2010-11-02 2012-05-03 Qrg Limited Capacitive sensor, device and method
WO2015079861A1 (ja) * 2013-11-27 2015-06-04 株式会社ワコム 電子機器
WO2016056516A1 (ja) * 2014-10-10 2016-04-14 シャープ株式会社 表示装置
JP2016062205A (ja) * 2014-09-17 2016-04-25 株式会社ワコム センサ信号処理回路及びセンサ信号処理方法
JP2016115028A (ja) * 2014-12-12 2016-06-23 富士通株式会社 情報処理装置および情報処理装置の制御方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120092279A1 (en) 2010-10-18 2012-04-19 Qualcomm Mems Technologies, Inc. Touch sensor with force-actuated switched capacitor
CN104536638A (zh) * 2015-01-07 2015-04-22 小米科技有限责任公司 触摸按键和指纹识别实现方法、装置及终端设备
KR102532599B1 (ko) * 2016-05-30 2023-05-15 삼성전자주식회사 입력 획득 방법 및 디바이스
KR102592118B1 (ko) * 2016-07-27 2023-10-20 삼성전자주식회사 입력 감지 패널을 가지는 전자 장치 및 그의 운용 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120105081A1 (en) * 2010-11-02 2012-05-03 Qrg Limited Capacitive sensor, device and method
WO2015079861A1 (ja) * 2013-11-27 2015-06-04 株式会社ワコム 電子機器
JP2016062205A (ja) * 2014-09-17 2016-04-25 株式会社ワコム センサ信号処理回路及びセンサ信号処理方法
WO2016056516A1 (ja) * 2014-10-10 2016-04-14 シャープ株式会社 表示装置
JP2016115028A (ja) * 2014-12-12 2016-06-23 富士通株式会社 情報処理装置および情報処理装置の制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022201224A1 (ja) * 2021-03-22 2022-09-29 株式会社ワコム 基板アセンブリ、基板、及び電子機器

Also Published As

Publication number Publication date
US20180157084A1 (en) 2018-06-07
US10394067B2 (en) 2019-08-27
US20190377211A1 (en) 2019-12-12
JP6792434B2 (ja) 2020-11-25

Similar Documents

Publication Publication Date Title
JP6682398B2 (ja) 力検出装置、表示装置及び有機エレクトロルミネッセンス表示装置
JP5980157B2 (ja) タッチ検出機能付き表示装置及び電子機器
US10409417B2 (en) Display device with touch detection function and electronic apparatus
KR101599122B1 (ko) 터치 검출 기능을 구비한 표시 장치 및 전자 기기
JP5685132B2 (ja) タッチ検出機能付き表示パネル、駆動回路、および電子機器
JP5710449B2 (ja) 表示装置、駆動回路、駆動方法、および電子機器
US10078393B2 (en) Touch detection device, display device with touch detection function, and cover member
US10339884B2 (en) Display device, method of driving display device, and electronic apparatus
JP5840510B2 (ja) 表示パネルおよび表示パネルの駆動方法
JP6162585B2 (ja) タッチ検出機能付き表示装置
JP2015064854A (ja) タッチスクリーン一体型表示装置
JP6696853B2 (ja) 力検出装置
US10884543B2 (en) Display device and control circuit
JP6030453B2 (ja) タッチ検出装置、これを備えるタッチ検出機能付き表示装置及び電子機器
JP6479625B2 (ja) タッチ検出機能付き表示装置
US20190377211A1 (en) Detection device
KR102244328B1 (ko) 터치 센싱 시스템
KR102520692B1 (ko) 터치 센싱 시스템
KR20210046624A (ko) 터치 센싱 시스템

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201106

R150 Certificate of patent or registration of utility model

Ref document number: 6792434

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250