JP2018082423A - 適応フィルタ及び適応フィルタの動作方法 - Google Patents

適応フィルタ及び適応フィルタの動作方法 Download PDF

Info

Publication number
JP2018082423A
JP2018082423A JP2017121667A JP2017121667A JP2018082423A JP 2018082423 A JP2018082423 A JP 2018082423A JP 2017121667 A JP2017121667 A JP 2017121667A JP 2017121667 A JP2017121667 A JP 2017121667A JP 2018082423 A JP2018082423 A JP 2018082423A
Authority
JP
Japan
Prior art keywords
filter
determined
offset
time period
filter coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017121667A
Other languages
English (en)
Other versions
JP6928496B2 (ja
Inventor
パーンデー スジャン
Pandey Sujan
パーンデー スジャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2018082423A publication Critical patent/JP2018082423A/ja
Application granted granted Critical
Publication of JP6928496B2 publication Critical patent/JP6928496B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters
    • H03H21/0043—Adaptive algorithms
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M3/00—Printing processes to produce particular kinds of printed work, e.g. patterns
    • B41M3/14—Security printing
    • B41M3/144—Security printing using fluorescent, luminescent or iridescent effects
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • G10L19/018—Audio watermarking, i.e. embedding inaudible data in the audio signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/0009—Time-delay networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
    • H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03987—Equalisation for sparse channels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters
    • H03H2021/007—Computation saving measures; Accelerating measures
    • H03H2021/0072—Measures relating to the coefficients
    • H03H2021/0074—Reduction of the update frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2218/00—Indexing scheme relating to details of digital filters
    • H03H2218/08—Resource sharing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/0349—Tapped delay lines time-recursive as a feedback filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Computational Linguistics (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

【課題】リソースシェアリングを用いたタップ重み係数の高速収束を行う適応フィルタ及びその動作方法を提供する。
【解決手段】適応フィルタは、計算ブロック、モニタリングブロック及びオフセット計算ブロックを備える。計算ブロックは、フィルタ係数ｃｉ(n)を適応収束アルゴリズムに従う反復プロシージャで調整するように構成される。モニタリングブロックは、反復プロシージャの実行中に、決定されたフィルタ係数ｃｉ(n)の進化をモニタするように構成される。オフセット計算ブロックは、フィルタ係数ｃｉ(n)のモニタされた変化に基づいてオフセットＯＦＦｉを第１の時間周期毎に決定し、決定されたフィルタ係数ｃｉ(n)が定常状態に達しない場合に、決定されたオフセットＯＦＦｉを出力するように構成される。計算ブロックは、決定されたオフセットＯｆｆｉを受け取り、決定されたオフセットＯｆｆｉを反復プロシージャに注入するよう構成される。
【選択図】図８ａ

Description

本発明は概して適応フィルタに関する。本発明は特に、フィルタ係数収束アルゴリズムを実行する計算ブロックのリソースシェアリングを用いる適応フィルタに関する。より詳しくは、本発明はリソースシェアリングを用いる適応フィルタの収束速度を増加するブートストラップ技術に関する。
適応フィルタは２つの信号の関係をリアルタイムに反復的にモデル化しようとする計算装置である。
このような適応フィルタは多くの用途、例えば不要信号成分を除去するために使用されている。（符号間干渉除去用の）エコーキャンセラ／イコライザは適応フィルタの典型的な応用であり、ハイブリッド回路のトランスハイブリッド結合に由来するエコーを適応フィルタの入力信号から導出されるエコーレプリカで除去する。適応フィルタは、多くの場合、マイクロプロセッサ又はＤＳＰチップ等の演算処理装置上で実行される一組のプロセッサ命令として、又はフィールドプログラムゲートアレイ（ＦＰＧＡ）又はセミカスタム又はカスタムＶＬＳＩ集積回路に実装される一組の論理演算として実現される。
適応フィルタはタップ付き遅延線及びタップ重み係数コントローラを有し、タップ重み係数でそれぞれ重み付けされた加重タップ信号の和を生成する。ＬＭＳ（最小２乗平均）アルゴリズムのような既知の適応収束アルゴリズムによれば、タップ重み（フィルタ）係数はタップ信号と加重タップ信号の和で表される補正信号の残留誤差との間の相関関係により更新される。
タップ重み係数の高速収束は適応フィルタの設計の一番の関心事である。特にリソースシェアリングを用いる適応フィルタの高速収束は、電力効率のよい実装の観点から、コスト重視のマーケットにとって大きな望みである。
本発明は、添付の請求項に記載するように、適応フィルタにおけるフィルタ係数を調整する反復収束アルゴリズムにオフセットを注入する方法及び前記の方法を実行させるコンピュータ実行可能な命令を有するコンピュータ可読記憶媒体を提供する。本発明のこれらの特徴及び他の特徴は以下に記載する実施形態から明らかされ、これらの実施形態を参照して詳細に説明される。
本明細書に組み込まれ、その一部を成す添付図面は本発明を示し、詳細な説明とともに、本発明の原理を説明し、当業者が本発明を実施し利用することを可能にする。
本発明の一実施形態に係わる、汎用適応フィルタのブロック図を概略的に示す。 本発明の一実施形態に係わる、例示的な適応フィルタのブロック図を概略的に示す。 本発明の一実施形態に係わる、適応フィルタのフィルタ係数を調整する計算モジュールのブロック図を概略的に示す。 本発明の一実施形態に係わる、計算リソースシェアリングを用いる例示的な適応フィルタのブロック図を概略的に示す。 本発明の一実施形態に係わる、計算リソースシェアリングを用いる適応フィルタのフィルタ係数調整用計算モジュールのブロック図を概略的に示す。 本発明の一実施形態に係わる、計算リソースシェアリングを用いる例示的な適応フィルタの調整プロシージャを概略的に示す。 本発明の一実施形態に係る、時間に伴うフィルタ係数の進化を示す概略図である。 本発明の一実施形態に係る、時間に伴うフィルタ係数の進化を示す他の概略図である。 本発明の一実施形態に係る、オフセット注入による時間に伴うフィルタ係数の進化を示す他の概略図である。 本発明の一実施形態に係る、オフセット注入による時間に伴うフィルタ係数の進化を示す他の概略図である。 本発明のいくつかの実施形態に係る、オフセットを注入する方法の概略的流れ図である。 本発明のいくつかの実施形態に係る、オフセットを注入する方法の概略的流れ図である。 本発明のいくつかの実施形態に係る、オフセットを注入する方法の概略的流れ図である。 本発明のいくつかの実施形態に係る、オフセットを注入する方法の概略的流れ図である。 本発明の一実施形態に係る、計算リソースシェアリング及びオフセット注入を用いる例示的な適応フィルタのブロック図を概略的に示す。 本発明の一実施形態に係わる、管理可能な計算リソースシェアリングを用いる例示的な適応フィルタのブロック図を概略的に示す。 １１ａは、本発明の実施形態に係る、異なる信号セット｛ｓ(n-i)｝へのタップ遅延信号ｓ(n-i)の割り当てを示すフィルタ係数図を示す。１１ｂは、本発明の実施形態に係る、異なる信号セット｛ｓ(n-i)｝へのタップ遅延信号ｓ(n-i)の割り当てを示すフィルタ係数図を示す。 本発明の実施形態に係る、異なる信号セット｛ｓ(n-i)｝へのタップ遅延信号ｓ(n-i)の割り当てを示すフィルタ係数図を示す。
本発明の実施形態を図面を参照して以下に詳細に記載する。図中の同一の素子又は同等の素子は同じ参照番号で示され、その説明は繰り替えされないことに注意されたい。以下に記載する実施形態は当業者が本発明を実施するために必要な情報を提示する。添付図面に照らして下記の記載を読むと、当業者は本発明の概念を理解するとともに、本明細書に具体的に取り組まれていないこれらの概念の応用も理解されよう。これらの概念及び応用は本開示及び添付の請求項の範囲内に含まれる。
さて、図１を参照すると、汎用適応フィルタのブロック図が概略的に示されている。ディジタル入力信号ｓ(n)が適応フィルタ１００に供給され、適応フィルタ１００は各時刻ｎにおいてディジタル出力信号ｙ(n)を計算するように構成されている。ディジタル出力信号ｙ(n)はディジタル入力信号ｓ(n)と所謂フィルタ係数ｃi(n)等の一組のパラメータの関数である。ディジタル出力信号ｙ(n)は応答又は参照信号ｄ(n)と比較され、各時刻ｎにおいてディジタル出力信号ｙ(n)と参照信号ｄ(n)との差が得られる。この差信号ｅ(n)＝ｄ(n)−ｙ(n)は誤差信号と呼ばれ、フィルタ係数ｃi(n)を適応フィルタ係数収束アルゴリズムに従って適応化するように構成された構成要素に供給される。適応収束アルゴリズムは時刻ｎのフィルタ係数ｃi(n)を時刻(n+1)における新たな適応化フィルタ係数ｃi(n+1)に適応化する（ここで、ｉ＝０，．．．，L-1である）。適応収束アルゴリズムの目的は誤差信号ｅ(n)に基づいてコスト関数を最小化することにある。適応フィルタ１００内のパラメータはその設計及び計算実装によって決めることができる。
次に図２を参照すると、本発明の一実施形態に係わる例示的な適応フィルタのブロック図が概略的に示されている。例示的な適応フィルタ１００は有限数Ｌのフィルタ係数c0〜ｃL-1を備える。係数ベクトルはＣ(n)＝[ｃ0(n)，ｃ1(n)，．．．，ｃL-1(n)]Ｔとして書き表せる。
入力信号ｓ(n)と出力信号ｙ(n)の関係が線形であるものとすると、適応フィルタは、図２につきここに例示するように、有限インパルス応答（ＦＩＲ）の形態を取り得る。有限インパルス応答（ＦＩＲ）フィルタは、Ｌ−１個の遅延素子１１０．１~１１０.Ｌ−１を有するタップ付き遅延線（Ｚ-1で示されている）を備え、各フィルタ係数は倍数詞利得である。出力信号ｙ(n)は、

として書き表せる。ここで、Ｓ(n)＝[ｓ(n)，ｓ(n-1)，．．．，ｓ(n-L+1)]Ｔは入力信号ベクトルである。
図２に示すように、適応フィルタは、各タップ遅延信号ｓ(n-i)をそれぞれのフィルタ係数ｃi(n)と乗算するＬ個の乗算器１３０．０〜１３０．Ｌ−１（ここでｉ＝０〜Ｌ−１である）と、加重出力信号寄与分ｙi(n)を加算するＬ−１個の加算器１４０．２〜１４０．Ｌとを備える。適応フィルタは更にＬ個のタップ遅延信号ｓ(n-1)及びＬ個のフィルタ係数ｃi(n)を記憶する少なくとも２Ｌ個の記憶場所を備える。
適応フィルタのフィルタ係数を調整する適応収束アルゴリズムは適応フィルタのそれぞれの使用ケースに対して選択されたコスト関数を最小化するように実行される。フィルタ係数ｃi(n)の調整は反復プロシージャで実行される。

Ｃ(n+1)＝Ｃ(n)+μ(n)・Ｇ(ｅ(n),Ｓ(ｎ),Φ(n))

ここで、Ｇ(ｅ(n)、Ｓ(n)，Φ(n))は非線形ベクトル関数であり、μ(n)は所謂ステップサイズであり、ｅ(n)は誤差信号であり、Ｓ(n)は入力信号ベクトルである。Φ(n)は入力信号、誤差信号及び／又はフィルタ係数の特性の関連情報を記述するために使用し得る状態のベクトルである。
適応フィルタは係数調整モジュール１２５を備え、このモジュールは上述した適応収束アルゴリズムを実行する。少なくとも誤差信号ｅ(n)及び入力信号ベクトルＳ(n)は係数調整モジュール１２５に入力され、このモジュールは更にフィルタ係数ｃi(n)を記憶し、記憶したフィルタ係数ｃi(n)を出力信号ｙ(n)の生成のために出力する少なくともＬ個の記憶場所を備え得る。更に、係数調整モジュール１２５内で実行される適応収束アルゴリズムにより要求されるパラメータ、例えばステップサイズμ(n)を予め決定又は設定することができる。
あるクラスの適応フィルタでは最小２乗平均（ＬＭＳ）関数を用いて、誤差信号ｅ(n)（所望の信号と実際の信号との間の差）の最小２乗平均の生成に関連するフィルタ係数を見つけることによって所望のフィルタを再現している。これは、フィルタ係数が現在時刻の誤差信号に基づいてのみ適応化される確率的勾配降下法である。
特に、ＬＭＳアルゴリズムはフィルタ係数を見つけるために確率的勾配降下法に基づいており、この方法は次のように要約し得る。
Ｃ(n+1)＝Ｃ(n)＋μ・ｅ(n)・Ｓ(n)
ｃi(n+1)＝ｃi(n)＋μ・ｅ(n)・ｓ(n-i)
ここで、Ｃ(n)＝[ｃ0(n)，ｃ1(n)，．．．，ｃL-1(n)]Ｔ、Ｓ(n)＝[ｓ(n)，ｓ(n-1)，．．．，ｓ(n-L+1)]Ｔ、μはステップサイズ及びＬはフィルタの次数である。
フィルタ係数はフィルタ係数の初期値Ｃinit(n)＝[ｃ0 init(n)，ｃ1 init(n)，．．．，ｃL-1 init(n)]Ｔから出発して反復プロシージャで決定される。初期値は予め決定される。非限定的な例では、フィルタ係数の初期値ｃi init(n)はゼロ、即ち、Ｃi init(n)＝[０，０，．．．，０]Ｔ＝ｚｅｒｏｓ(L)に設定し得るが、非ゼロ初期値に設定してもよい。ＬＭＳアルゴリズムは正確な期待値を使用しないので、フィルタ係数は絶対的な意味で最適収束値に到達しないで、平均的に収束し得る。フィルタ係数は少量だけ変化し得るが、それらは収束値を中心に変化する。ステップサイズμの値は適切に選択すべきである。以下において、その最適収束値を中心に少量だけ変化するフィルタ係数を定常状態に達したフィルタ係数とみなす。
ＬＭＳ計算ブロック１２０．０〜１２０．Ｌ−１は図２に示す適応フィルタの各フィルタ係数ｃi(n)ごとに配置される。このようなＬＭＳ計算ブロック１２０．０~１２０.Ｌ−１は、図３に概略的なブロック図で例示するように、例えば２つの乗算器、一つの加算器及び一つのメモリ記憶場所を備える。図３の計算モジュールは単なる例示であり、本願を限定する意図はない。
図４を参照すると、本発明の一実施形態に係る他の例示的な適応フィルタのブロック図が概略的に示されている。図４に示す適応フィルタは、実装の複雑さ及びコストを低減するために、固定の計算リソースシェアリングを利用する。図４の例示的な適応フィルタは本発明のコンセプトの基礎であるリソースシェアリング技術を紹介するために説明される。フィルタ係数の調整を実行するために使用される計算リソースは適応フィルタのフィルタ係数ｃi(n)の間で共用される。フィルタ係数ｃi(n)の一部分のみが現在時刻、例えば時刻ｎに調整され、フィルタ係数ｃi(n)の残りの部分は維持され、後の時刻、例えば時刻ｎ＋１に調整される。ここで、ｎは以下で更に詳述されるサンプリングインデックスを示すものと理解されたい。
説明のために、図４に概略的に示す例示的な適応フィルタはＬ＝６のフィルタ次数を有する適応フィルタであり、これは、タップ付き遅延線は５つの遅延線１１０．１〜１１０．５を有し、６つのタップ遅延信号ｓ(n-i)を出力することを意味し、これらの信号は６つのフィルタ係数ｃi(n)で乗算（重み付け）される。例示的な適応フィルタは更にＬＭＳ計算ブロック１２０．１，１２０．３及び１２０．５を備え、ここでＬＭＳ計算ブロック１２０．１，１２０．３及び１２０．５の各々はフィルタ係数ｃi(n)の２つの異なる係数を調整するために設けられている。ＬＭＳ計算ブロック１２０．１はフィルタ係数ｃ0(n)及びｃ1(n)を調整するために設けられ、構成されている。ＬＭＳ計算ブロック１２０．３はフィルタ係数ｃ2(n)及びｃ3(n)を調整するために設けられ、構成されている。ＬＭＳ計算ブロック１２０．５はフィルタ係数ｃ4(n)及びｃ5(n)を調整するために設けられ、構成されている。各タップ遅延信号ｓ(n-i)及び関連フィルタ係数ｃi(n)は計算ブロック１２０の一つに固定的に割り当てられ、この計算ブロックは固定的に一以上の他のタップ遅延信号ｓ(n-i)及び関連フィルタ係数ｃi(n)で共用される。各計算ブロック１２０は実装されたフィルタ係数収束アルゴリズムに従って２以上の関連フィルタ係数を調整する計算を実行するために適時に共用される。
次に図５を参照すると、ＬＭＳ計算ブロック１２０．１、１２０．３及び１２０．５のようなＬＭＳ計算ブロックは、図５に概略的なブロック図で例示するように、２つの乗算器、一つの加算器及び２つのメモリ記憶場所を備える。１つのフィルタ係数を調整する計算は１サイクルで実行し得る。従って、各フィルタ係数は第２サイクル毎に更新され、収束速度はそれぞれのシェアリング係数ｋ＝２に従って半分になる。
図６を参照すると、図４の計算リソースシェアリングを用いる例示的な適応フィルタの調整プロシージャが概略的に示されている。時刻ｎにおいて、タップ遅延信号ｓ(n-i)（ｉ=０，２，４）がＬＭＳ計算ブロック１２０．１、１２０．３及び１２０．５のそれぞれに供給され、ここで第１部分のフィルタ係数ｃi(n)（ｉ=０，２，４）が調整される。残りのフィルタ係数を含む第２部分ｃi(n)（ｉ＝１，３，５）は維持され、例えばｃi(n)＝ｃi(n-1)（ｉ＝１，３，５）になる。時刻ｎ＋１において、タップ遅延信号ｓ(n+1-i)（i＝１，３，５）がＬＭＳ計算ブロック１２０．１，１２０．３及び１２０．５のそれぞれに供給され、ここで第２部分のフィルタ係数ｃi(n)（ｉ＝１，３，５）が調整される。第１部分のフィルタ係数ｃi(n+1)（ｉ＝０，２，４）は維持され、例えばｃi(n+1)＝ｃi(n)（ｉ＝０，２，４）になる。時刻ｎ＋２において、タップ遅延信号ｓ(n+2-i)（i＝０，２，４）がＬＭＳ計算ブロック１２０．１，１２０．３及び１２０．５のそれぞれに供給され、ここで第２部分のフィルタ係数ｃi(n+2)（ｉ＝０，２，４）が調整される。第１部分のフィルタ係数ｃi(n+2)（ｉ＝１，３，５）は維持され、例えばｃi(n+2)＝ｃi(n+1)（ｉ＝１，３，５）になる。調整プロシージャは次の時間ステップｎ＝ｎ＋１ごとに上述したように交互に続けられる。
これは、計算リソースシェアリングを使用すると、各フィルタ係数はｋ回の反復ごとに（ここではｋ＝２）更新されることを意味する。一般的に、計算リソースシェアリングは高いｋの値で実行することができ、この値は以後シェアリング係数ｋとして示し、ｋは整数であり、ｋ＞１である。ＬＭＳ計算ブロックの数はフィルタ次数Ｌ＝６をシェアリング係数Ｋ＝２で割った数、Ｌ／ｋ＝３になる。例示的な適応フィルタは３つのＬＭＳ計算ブロック１２０．１，１２０．３及び１２０．５を備える。
当業者であれば、上述のリソースシェアリング方式は本発明の概念の理解を高めるための単なる例示にすぎず、本発明を限定する意図はないことを理解されよう。
適応フィルタにおける適応フィルタのフィルタ係数の調整は適応収束アルゴリズムを実行するように構成された計算ブロックを必要とする。各計算ブロックは１つのフィルタ係数の調整プロシージャを１サイクルで実行することができる。従って、伝統的な適応フィルタの計算ブロックの数は適応フィルタの次数Ｌ又はタップ付き遅延線により供給されるタップ遅延信号ｓ(n-i)の数に相当する。計算リソースシェアリングを用いる適応フィルタでは、計算ブロックの数は適応フィルタの次数Ｌより少なくなる。それに応じてフィルタ係数のサブセットのみが１サイクルで調整される。本発明の一例では、フィルタ係数の数は各サブセットのフィルタ係数の数の整数倍になる。この整数倍はシェアリング係数ｋに相当する。
図５及び図６に概略的に示し、説明したように、計算リソースシェアリングを利用すると、フィルタ係数ｃi(n)の収束時間が増加する。フィルタ係数ｃi(n)の収束時間は、調整プロシージャが、その最適収束値を中心に少量だけ変化するほぼ一定のフィルタ係数ｃi(n)の値、言い換えれば定常状態に達したフィルタ係数ｃi(n)の値をもたらすのに要する期間に相当する。
収束速度の低下は図７ａ及び図７ｂを参照して更に説明され、これらの図は上述したＬＭＳアルゴリズムのような適応収束アルゴリズムに従って時間とともに更新されるフィルタ係数ｃi(n)の進化をリソースシェアリングがある場合とない場合について示す。説明の便宜上、フィルタ係数ｃi(n)のほぼ直線状の進化が概略的に示されている。一般的に、フィルタ係数ｃi(n)の進化は適用する適応収束アルゴリズムに依存する。パラメータｋは上述したシェアリング係数ｋに相当する。一方では計算リソースシェアリングを用いない収束モジュールで実行され、他方ではシェアリング係数ｋの計算リソースシェアリングを用いる収束モジュールで実行された適応収束アルゴリズムに基づいて決定されたフィルタ係数ｃi(n)の経時的な進化を比較すると、フィルタ係数ｃi(n)の経時的な進化により決まる曲線の勾配は相違する。計算リソースシェアリングを使用すると、決定される曲線の勾配はほぼシェアリング係数ｋだけ減少する。従って、収束速度は計算リソースシェアリングを使用するとき大きく低下する。
収束速度を改善するために、フィルタ係数ｃi(n)の上述した進化に基づいてオフセットが決定される。決定されたオフセットは所定の時点でフィルタ係数ｃi(n)に注入される。決定されたオフセットの注入は、フィルタ係数ｃi(n)が収束値を中心に変化し、フィルタ係数ｃi(n)が定常状態に達したことを示すとき、停止される。
オフセットＯｆｆiはフィルタ係数ｃi(n)の差分値に基づいて決定される。差分値Δiは時間周期Ｎ・Ｔsで決定され、ここでＴsは適応フィルタのサンプリング時間及びｆsはサンプリング周波数（Ｔs＝１/ｆs）であり、Ｎは所定の整数値Ｎ≧１であり、
差分値Δiはｎ＝０で決定され、ここでｎはサンプリング時間Ｔsに関するサンプリングインデックスである。サンプリングインデックスｎ＝０は係数調整プロシージャの開始を示す。
差分値Δiは更に、Ｏｆｆiの可能な注入後に、時間周期Ｍ・Ｎ・Ｔs毎に決定される。従って、差分値Δi j(ｊ)はｎ＝ｊ・Ｍ・Ｎにおいて決定され、ここでｊ＝１，２，３，．．．（ｔ＝ｎ・Ｔs）である。従って、
各時間周期Ｍ・Ｎ・Ｔsにおいて、フィルタ係数ｃi(n)の進化の現在の勾配が所定の閾値より低くければ、オフセットＯｆｆiがフィルタ係数ｃi(n)に加算される。所定の閾値より低いフィルタ係数ｃi(n)の進化の現在の勾配は最適収束値を中心として僅かに変化するフィルタ係数ｃi(n)を示すものとみなせる。
オフセットＯｆｆi(ｊ)は差分値Δi j(ｊ)とシェアリング係数ｋに基づいて決定される。
上述のベクトル表現を使用すると、オフセットＯｆｆiは次のように書き表せる。

ここで、
従って、オフセットは次のようの書き表せ、

その注入は次のように書き表せる。
図１０ｃに概略的に示されるように、
ｔ＝１・Ｍ・Ｎ・Ｔs：ｃi(n)＝ｃi(n)＋Offi(0)、ここでｎ＝１・Ｍ・Ｎ及びｊ＝０；
ｔ＝２・Ｍ・Ｎ・Ｔs：ｃi(n)＝ｃi(n)＋Offi(1)、ここでｎ＝２・Ｍ・Ｎ及びｊ＝１；
ｔ＝３・Ｍ・Ｎ・Ｔs：ｃi(n)＝ｃi(n)＋Offi(2)、ここでｎ＝３・Ｍ・Ｎ及びｊ＝２；
ｔ＝４・Ｍ・Ｎ・Ｔs：ｃi(n)＝ｃi(n)＋Offi(3)、ここでｎ＝４・Ｍ・Ｎ及びｊ＝３；
．．．
ｔ=(j+1) ・Ｍ・Ｎ・Ｔs：ｃi(n)＝ｃi(n)＋Offi(j)、ここでｎ＝(j+1)・Ｍ・Ｎ及び
更に続く

そうでなければ、ｃi(n+1)＝ｃi(n)+μ・ｅ(n)・ｓ(n-i)
適応収束アルゴリズムは各サイクルで実行されるが、オフセットは適応収束アルゴリズムの反復サイクルより大きい周期で周期的に注入される。
上述した時点(j+1)・Ｍ・Ｎ・Ｔs（ｊ＝０，１，２，．．）におけるフィルタ係数ｃi(n)の進化の現在の勾配が正である場合にオフセットＯｆｆi(j)が加算される。他方、勾配が負である場合には、オフセットＯｆｆi(j)が減算される。以下で述べるように、この勾配は所定の時間周期に関して決定された差分商により近似することができ、所定の時間周期は注入周期より短くしてもよい。
図７ｄは、時間に伴うフィルタ係数ｃi(n)の値の進化を例示する概略図を示す。オフセットは、フィルタ係数ｃi(n)の値がその最適収束値に実質的に（例えば近似的に）達するまで、周期的に加算される。図１０ｄは、計算リソースシェアリングとオフセット注入を用いる適応フィルタの場合の時間に伴うフィルタ係数ｃi(n)の値の進化(実線)、計算リソースシェアリングを用いるがオフセット注入を用いない適応フィルタの場合の時間に伴うフィルタ係数ｃi(n)の値の進化(破線)、及び計算リソースシェアリングを用いない適応フィルタの場合の時間に伴うフィルタ係数ｃi(n)の値の進化(二点鎖線)を示す。
オフセットの周期的注入は図７ｄでよく認識することができる。オフセットの注入はフィルタ係数ｃi(n)の値の進化に段部を形成する。オフセットの注入と注入の間の部分では、フィルタ係数ｃi(n)の値の進化は計算リソースシェアリングを用いるがオフセット注入を用いない適応フィルタで調整されるフィルタ係数ｃi(n)の値の進化にほぼ一致する。オフセット注入を用いるフィルタ係数ｃi(n)の値の進化特性は、以下の記載から、特に図８ａ〜８ｄを参照して以下に記載する流れ図からよく理解される
計算リソースシェアリングとオフセット注入を用いる適応フィルタの収束速度は計算リソースシェアリングを用いない適応フィルタの収束速度にほぼ相当する。計算リソースシェアリングを用いるがオフセット注入を用いない適応フィルタの収束速度はかなり低くなる。
次に図８ａを参照すると、計算リソースシェアリングを用いる適応フィルタの収束速度を改善する方法の例示的な実施形態を示す概略的な流れ図が示されている。計算リソースシェアリングを用いる適応フィルタの例は先に詳細に記載した。
フィルタ係数ｃi(n)の収束速度の改善は所定の時間周期で加算又は減算されるオフセット値Ｏｆｆi(j)によって得られる。オフセット値Ｏｆｆi(j)の加算又は減算はフィルタ係数ｃi(n)の進化の現在の勾配により決まり、特に加算又は減算はその勾配が正（フィルタ係数が上昇中）又は負（フィルタ係数が低下中）であるかによって決まる。オフセット値Ｏｆｆi(j)は周期的に決定される差分値Δi(j)に基づく（ここで、ｊは周期のインデックスである）。
この方法はサンプリング時間Ｔs及びサンプリングインデックスｎに関して実行され、ここで時間ｔ＝ｎ・Ｔs及びｎ＝０，１，２．．．である。
初期ステップＳ１００において、適応収束アルゴリズムが初期化され、第１の時間周期Ｔ1及び第２の時間周期Ｔ2に関する値が指定される。一般的には、サンプリングインデックスｎはｎ＝ｎ0に設定され、フィルタ係数ｃi(n)の初期値はｃi(n)＝ｃi init(n)に設定される。一例では、サンプルインデックスｎはｎ0＝０に設定される。一例では、フィルタ係数ｃi(n)の初期値はｃi(n)＝０に設定される。シェアリング係数ｋは計算リソースシェアリングを用いる適応フィルタの実装により予め決定される。フィルタ係数ｃi(n)が定常状態に達したかどうかの決定を可能にするための閾値ＴＨが指定される。
第１の時間周期Ｔ1は２つのパラメータＮ及びＭに関して決定され、ここでＮ及びＭは整数でありＮ＞１，Ｍ＞１である。第２の時間周期Ｔ2はパラメータＮに関して決定される。例えば、第２の時間周期Ｔ2＝Ｎ・Ｔsである。一例では、パラメータＮはシェアリング係数ｋより大きい（Ｎ＞ｋ）。第２の時間周期Ｔ2は第１の時間周期Ｔ1内にＭ回起こる。
ステップＳ１１０において、サンプルインデックスが１だけ増加する（ｎ＝ｎ＋１）。
ステップＳ１２０において、フィルタ係数ｃi(n)の進化がモニタされる。この進化は時間とともに進化するフィルタ係数ｃi(n)の値の変化に基づいてモニタされる。例えば、特に第２の時間周期Ｔ2に対するフィルタ係数ｃi(n)の値から勾配が決定される。
ステップＳ１３０において、オフセットをフィルタ係数ｃi(n)の反復計算に注入するかどうか決定される。特に、このようなオフセットは各第１の時間周期Ｔ1にのみ注入される。詳しくは、オフセットはフィルタ係数ｃi(n)が定常状態に達しない場合、例えばモニタされた勾配の絶対値が所定の閾値を超え、フィルタ係数ｃi(n)が依然として最適収束値から大きく相違していることを示すとみなせる場合、にのみ注入される。注入されるオフセットはモニタされた勾配及び更にはシェアリング係数に依存する。
ステップＳ１４０において、フィルタ係数ｃi(n)の計算が反復される。本例によれば、フィルタ係数ｃi(n)はＬＭＳアルゴリズム：
ｃi(n+1)＝ｃi(n)＋μ・ｅ(n)・ｓ(n-1)
を用いて実行される。
ステップサイズμは初期ステップで予め決定される。完全のために、ステップサイズμはサンプルインデックスｎに依存する可変パラメータ：μ＝μ(n)とし得る。
次に図８ｂを参照すると、フィルタ係数ｃi(n)の進化のモニタリング方法の一例を示す概略流れ図が示されている。
ステップＳ２００において、フィルタ係数ｃi(n)が第１の時間周期Ｔ１内のフィルタ係数ｃi(n)の進化に基づいてモニタされる。例えば、勾配又は差分値が少なくとも各第１の時間周期Ｔ１の開始時に決定される。勾配又は差分値は、例えば第２の時間周期Ｔ２中のフィルタ係数ｃi(n)の値の変化から決定される。
ステップ２１０において、第２の時間周期Ｔ２が経過したかどうか決定される。例えば、現在のサンプルインデックスｎがＮの倍数であり且つｎがゼロでなければ（ｎ＞０）、次の条件
ｎ ｍｏｄ Ｎ＝０
で第２の時間周期Ｔ２が経過したことが示される。
第２の時間周期Ｔ２が経過した場合には、勾配又は差分値がステップＳ２２０において決定される。この勾配は時間／サンプリングインデックスの経過に伴うフィルタ係数ｃi(n)の変化に基づいて決定される。一例では、この勾配ｃi′は、サンプルインデックスｎ及びｎ−Ｎにおけるフィルタ係数ｃi(n)及びフィルタ係数ｃi(n-N)の値に基づいて次式で決定される。
代わりに、上述の勾配と等価な値とみなせる差分値Δiを決定してもよい。
Δi＝ｃi(n)−ｃi(n-N)＝Ｎ・ｃi′(n)
ステップ２３０において、決定された勾配ｃi′又は変化分Δiが第１の時間周期Ｔ１の開始時、例えば第１の時間周期Ｔ１における第２の時間周期Ｔ２の最初の発生時に関連するかどうか決定される。
（ｎ−Ｎ）ｍｏｄ（Ｎ・Ｍ）＝０
決定された勾配又は差分値が第１の時間周期Ｔ１の開始時に関連する場合には、勾配ｃi′又は変化分ΔiはステップＳ２４０において後の利用のために格納することができる。格納された勾配ｃi′又は変化分Δiはオフセットを決定するために使用される。
ステップＳ２５０において、フィルタ係数ｃi(n)の進化のモニタリングは完了する。
次に図８ｃを参照すると、オフセットの注入方法の一例を示す概略流れ図が示されている。
ステップＳ３００において、フィルタ係数ｃi(n)が定常状態に達しなければ、フィルタ係数ｃi(n)の反復計算にオフセットの注入が実行される。
ステップＳ３１０において、第１の時間周期Ｔ１が経過したかどうか決定される。例えば、現在のサンプルインデックスｎがＮ・Ｍの倍数であり且つｎがゼロでなければ（ｎ＞０）、次の条件
ｎ ｍｏｄ（Ｎ・Ｍ）＝０
で第１の時間周期Ｔ１が経過したことが示される。
第１の時間周期Ｔ１が経過した場合、オフットＯｆｆiがステップＳ３２０において決定される。オフセットＯｆｆiは、第１の時間周期Ｔ１におけるフィルタ係数ｃi(n)の進化を考慮するために、格納された勾配ｃi*又は変化分Δi*に基づいて決定される。オフセットＯｆｆiは更に、適応フィルタの計算リソースシェアリングによる収束速度の減少を考慮するために、シェアリング係数に基づいて決定される。例えば、
Offi＝(ｋ−１)・ｃi*・Ｍ・Ｎ；又は
Offi＝(ｋ−１)・Δi*・Ｍ
上述したように、オフセットＯｆｆiは、フィルタ係数ｃi(n)が定常状態に達しない場合にフィルタ係数ｃi(n)の反復計算に注入される。
ステップＳ３３０において、現在の勾配ｃi′または現在の差分値Δiが所定の閾値ＴＨと比較される。現在の勾配ｃi′は例えば異なる時点、例えばｎ及び（ｎ−Ｎ）の時点におけるフィルタ係数ｃi(n)に基づく差分商から決定される。一例では、現在の勾配ｃi′はフィルタ係数ｃi(n)のモニタリングに関する前ステップで決定された勾配である。一例では、現在の差分値Δiはフィルタ係数ｃi(n)のモニタリングに関する前ステップで決定された差分値である。
|ｃi′|＜ＴＨｃ、又は
｜Δi｜＜ＴＨΔ
ここで、本例ではＴＨΔ≒ＴＨｃ・Ｎである。
現在の勾配ｃi′又は現在の差分値Δiの絶対値が所定の閾値（それぞれＴＨｃ及びＴＨΔ）より小さい場合には、フィルタ係数ｃi(n)は定常状態に達し、最適収束値を中心にわずかに変化するだけであるとみなされる。この場合にはオフセットＯｆｆiは注入されない。
他方、現在の勾配ｃi′又は現在の差分値Δiの絶対値が所定の閾値（それぞれＴＨｃ及びＴＨΔ）より大きい場合には、ステップＳ３４０においてオフセットＯｆｆiがフィルタ係数ci(n)の反復計算に注入される。例えば、
ｃi(n)＝ｃi(n)＋Offi
ステップＳ３５０において、オフセットの注入は完了する。
次に図８ｄを参照すると、オフセットの注入方法の他の例を示す概略流れ図が示されている。
ステップＳ３００′において、フィルタ係数ｃi(n)が定常状態に達しなければフィルタ係数ｃi(n)の反復計算にオフセットの注入が実行される。
ステップＳ３１０において、第１の時間周期Ｔ１が経過したかどうか決定される。第１の時間周期Ｔ１が経過した場合、オフットＯｆｆiがステップＳ３２０において決定される。
ステップＳ３３０において、現在の勾配ｃi′または現在の変化分Δiが所定の閾値ＴＨ（それぞれＴＨｃ及びＴＨΔ）と比較される。
現在の勾配ｃi′又は現在の差分値Δiの絶対値が所定の閾値より小さい（又は等しい）場合には、フィルタ係数ｃi(n)は定常状態に達し、最適収束値を中心にわずかに変化するだけであるとみなされる。この場合にはオフセットＯｆｆiは注入されない。
他方、現在の勾配ｃi′又は現在の差分値Δiの絶対値が所定の閾値より大きい場合には、オフセットＯｆｆiがフィルタ係数ci(n)の反復計算に注入される。
ステップＳ３１０〜３３０は図８ｃについて説明したそれぞれのステップに対応する。不要な説明の繰り返しは省略した。
ステップＳ３６０において、時間に伴うフィルタ係数ci(n)の進化が上昇挙動を示すのか下降挙動を示すのか決定される。フィルタ係数ｃi(n)が時間とともに上昇するのか下降するのかは、現在の勾配ｃi′又は現在の差分値Δiから決定することができる。現在の勾配ｃi′又は現在の差分値Δiが０より大きい場合には、フィルタ係数ｃi(n)は時間とともに上昇し、他方、現在の勾配ｃi′又は現在の差分値Δiが０より小さい場合には、フィルタ係数ｃi(n)は時間とともに下降する。
ｃi′，Δi＞０：上昇又はｃi′，Δi＜０：下降
フィルタ係数ｃi(n)が時間とともに上昇する場合、ステップＳ３７０においてオフセットＯｆｆiが加算される。
ｃi(n)＝ｃi(n)＋Offi
フィルタ係数ｃi(n)が時間とともに下降する場合、ステップＳ３８０においてオフセットＯｆｆiが減算される。
ｃi(n)＝ｃi(n)−Offi
ステップＳ３９０において、オフセットの注入は完了される。
次に図９を参照すると、本発明の一実施形態に係わる別の例示的な適応フィルタのブロック図が概略的に示されている。図９に示す適応フィルタはフィルタ次数Ｌを有し、実装の複雑さ及びコストを低減するために、計算リソースシェアリングを利用する。
フィルタ次数Ｌによれば、タップ付き遅延線はＬ−１個の遅延素子１１０．１〜１１０．Ｌ−１を有し、Ｌ個のタップ遅延信号ｓ(ｎ−ｉ),ｉ＝０，．．．，Ｌ−１,を供給する。
図９の例示的な適応フィルタはシェアリング係数ｋ＝３を有する。これは、各３つのフィルタ係数ｃｉ(ｎ)に対して１つの計算ブロックが設けられることを意味する。従って、この例示的な適応フィルタはＬ/ｋ個の計算ブロック１２０．１〜１２０．Ｌ/ｋを備える。各サイクルにおいて、Ｌ/ｋ個のフィルタ係数のサブセットが調整される。
ＬＭＳ計算ブロック１２０．１は例えばフィルタ係数ｃ０(ｎ)〜ｃ２(ｎ)を調整するために使用され、ＬＭＳ計算ブロック１２０．Ｌ/ｋは例えばフィルタ係数ｃL-1(ｎ)〜ｃL-3(ｎ)を調整するために使用される。当業者なら、図９の例示的な計算リソースシェアリング適応フィルタは計算リソースシェアリング適応フィルタのほんの一例にすぎず、本願はこれに限定されることを意図していないことは理解されよう。
本適応フィルタは更に、各タップ遅延信号ｓ(ｎ−ｉ)をそれぞれのフィルタ係数ｃｉ(ｎ)と乗算するＬ個の乗算器１３０（ここで、ｉ＝０〜Ｌ−１）と、出力信号ｙ(n)を得るために加重出力信号ｙｉ(n)を加算するＬ−１個の加算器１４０を備える。本適応フィルタは更に、Ｌ個のフィルタ係数ｃｉ(ｎ)を記憶する少なくともＬ個の記憶場所を備える。
本適応フィルタは更に、フィルタ係数ｃｉ(ｎ)にアクセスし、フィルタ係数ｃｉ(ｎ)の進化をモニタするように構成されたモニタリングブロック２００を備える。特に、モニタリングブロック２００は図８ａ及び８ｂに示す流れ図を参照して先に具体的に説明したようなモニタリング方法を実行するように構成される。
本適応フィルタは更に、オフセット計算ブロック２１０を備え、この計算ブロックはモニタリングブロック２００からフィルタ係数ｃｉ(ｎ)の値の進化に関する情報を受信し、周期的タイムスケールでフィルタ係数ｃｉ(ｎ)に対するオフセット値Ｏｆｆｉを計算し、計算したオフセット値Ｏｆｆｉをフィルタ係数ｃｉ(ｎ)の調整プロシージャに注入するように構成されている。特に、オフセット計算ブロック２１０は、図８ａ，８ｃ及び８ｄに示す流れ図を参照して先に具体的に説明したモニタリング方法を実行するように構成される。
オフセット注入は、フィルタ係数を調整するＬＭＳ（最小２乗平均）アルゴリズムに限定されると理解すべきではなく、このアルゴリズムに関しては収束速度を改善する方法が先に例示的に説明されている。ＬＭＳアルゴリズムは最急降下プロシージャの近似に基づくアルゴリズムのファミリー全体の一つにすぎない。アルゴリズムのファミリーは更に、例えばサイン−エラー(sign-error)
アルゴリズム、(sign-delta)サイン−デルタアルゴリズム、サイン−サイン(sign-sign)アルゴリズム、ゼロ−フォーシング(zero-forcing)アルゴリズム及びパワー・トゥ・ツー量子化(power-to-two quantized)アルゴリズムを含む。最急降下プロシージャは平均２乗誤差（ＭＳＥ）コスト関数に基づき、適応ＦＩＲフィルタに有用であるとして示されている。しかしながら、非ＭＳＥ基準に基づく他のアルゴリズムも知られている。例示したオフセット注入は反復的に決定されるフィルタ係数に対して上述した一般形態で適用可能である。
次に図１０を参照すると、本発明の一実施形態に係わる更に他の例示的な適応フィルタのブロック図が概略的に示されている。図１０に示す適応フィルタは管理可能な計算リソースシェアリングを利用する。
この例示的な適応フィルタは複数の計算ブロック２６０を備える。特に、計算ブロック２６０の数は実装又は設計段階で決定される。計算ブロック２６０の各々は１つのフィルタ係数ｃi(n)の調整プロシージャを１サイクルで実行し得る。調整プロシージャは適応収束アルゴリズムに従って実行される。計算ブロック２６０はそれに応じて構成される。計算ブロック２６０は１以上のタップ遅延信号ｓ(n-i)に固定的に割り当てられない。この適応フィルタ内にはシンボルルーティングロジック３００が設けられ、このルーティングロジックは任意のタップ遅延信号ｓ(n-i)を任意の計算ブロック２６０に選択的に経路指定するように設定可能である。従って、計算ブロック２６０の各々を１サイクルにて１つのタップ遅延信号ｓ(n-1)に自由に割り当てることができる。
計算ブロック２６０の管理のために、計算ブロック２６０の各々は複数ｗのクラスタ２５０．ｊの一つに割り当てられ、ここで、ｊ＝１，．．，ｗであり、ｗは正の非ゼロ整数である。複数のクラスタ２５０．１〜２５０．ｗの各々はＣj個の計算ブロック２６０の個別セットを備え、ここでｊ＝１，．．．，ｗである。各クラスタ２５０．１〜２５０．ｗ内に含まれる計算ブロック２６０．ｊの数は異なってもよい。例えば、クラスタ２５０．２はＣ２個の計算ブロックＣＢ２６０．２．１〜２６０．２．Ｃ２のセットを備え、クラスタ２５０．ｗはＣｗ個の計算ブロックＣＢ２６０．ｗ．１〜２６０．ｗ．Ｃｗのセットを備える。
シンボルルーティングロジック３００は複数ｗセットのタップ遅延信号{ｓ(n-i)}.１〜{ｓ(n-i)}.ｗの各セットをクラスタ２５０．１〜２５０．ｗに経路指定する。タップ遅延信号の各セット{ｓ(n-i)}はＭj個のタップ遅延信号ｓ(n-i)を備え、ここでｊ＝１，．．．，ｗである。各セットを構成するタップ遅延信号ｓ(n-i)の数は異なってもよい。例えば、第１セット{ｓ(n-i)}のタップ遅延信号ｓ(n-i)はクラスタ２５０．１に転送され，Ｍ１個のタップ遅延信号ｓ(n-i)を含み、第２セット{ｓ(n-i)}のタップ遅延信号ｓ(n-i)はクラスタ２５０．２に転送され，Ｍ２個のタップ遅延信号ｓ(n-i)を含み、第ｗセット{ｓ(n-i)}のタップ遅延信号ｓ(n-i)はクラスタ２５０．ｗに転送され，Ｍｗ個のタップ遅延信号ｓ(n-i)を含む。
タップ遅延信号のセット{ｓ(n-i)}.１〜{ｓ(n-i)}.ｗの数はクラスタ２５０．１〜２５０．ｗの数に相当する。
フィルタ係数ｃi(n)は係数メモリ格納部２７０に格納され、計算ブロック２６０はこの格納部にアクセスしてそれぞれの格納位置からそれぞれのフィルタ係数ｃi(n)を読み出し、更新されたフィルタ係数ｃi(n)をそれぞれの格納位置に書き込む。
各計算ブロック２６０のクラスタ２５０．１〜２５０．ｗのそれぞれへの割り当て及び計算ブロック２６０の動作はクラスタコントローラブロック３２０で制御される。クラスタコントローラブロック３２０は、計算ブロック２６０を個別に及び／又は集団的にターンオン／オフするように構成される。クラスタコントローラブロック３２０は更に、計算ブロック２６０がシンボルルーティングロジック３００によりそれらに供給されるタップ遅延信号ｓ(n-i)に対応する所要のフィルタ係数ｃi(n)にアクセスすることを可能にするよう構成される。
タップ遅延信号ｓ(n-1)の経路指定はルーティングコントローラブロック３１０で制御され、このコントローラブロックはシンボルルーティングロジック３００を適宜設定する。ルーティングコントローラブロック３１０は各タップ遅延信号ｓ(n-i)をタップ遅延信号のセット{ｓ(n-i)}.１〜{ｓ(n-i)}.ｗの一つに割り当てるように設定される。ルーティングコントローラブロック３１０はシンボルルーティングロジック３００を、タップ遅延信号の各セット{ｓ(n-i)}.１〜{ｓ(n-i)}.ｗをクラスタ２５０．１〜２５０．ｗのそれぞれに経路指定するように設定する。タップ遅延信号の各セット{ｓ(n-i)}.１〜{ｓ(n-i)}.ｗはクラスタ２５０．１〜２５０．ｗの一つに割り当てられる。各クラスタ２５０．１〜２５０．ｗはタップ遅延信号セット{ｓ(n-i)}.１〜{ｓ(n-i)}.ｗの一つのセットのタップ遅延信号ｓ(n-i)を受信する。
ルーティングコントローラブロック３１０及びクラスタコントローラブロック３２０はモニタリングブロック２００からの情報を受信し、このモニタリングブロックは係数メモリ２７０にアクセスし、フィルタ係数ｃi(n)の進化をモニタするように構成される。モニタリングブロック２００はフィルタ係数ｃi(n)の進化に関する情報をルーティングコントローラブロック３１０及びクラスタコントローラブロック３２０に供給することができる。これらのブロックは受信した情報に基づいて例示の適応フィルタを動的に動作するよう構成されている。
本発明の一実施形態に係わる、管理可能な計算リソースシェアリングを用いる適応フィルタの動作は、例示的なフィルタ係数プロットを示す図１１ａ及び図１１ｂを参照して更に説明される。
図１１ａのフィルタ係数のプロット図に例示されるように、フィルタ係数ｃi(n)は優勢な係数及びあまり優勢でない係数又は高い貢献及び低い貢献を有するフィルタ係数ｃi(n)を含む。図示の例示的なプロット図では、優勢なフィルタ係数が（全６０タップの）３０番タップの周囲のタップに位置する。残りのフィルタ係数はあまり優勢でないとみなせる。優勢なフィルタ係数はあまり優勢でないフィルタ係数より低い収束速度を有することが理解され得る。更に、優勢なフィルタ係数の収束を短縮することは適応フィルタの全体動作を向上することも理解され得る。更に、優勢なフィルタ係数の出力信号ｙ(n)への貢献はあまり優勢でないフィルタ係数の出力信号ｙ(n)への貢献より大きい。
管理可能なリソースシェアリングは、性能要件を低い電力消費で満たしつつ、上記の考察を適応フィルタの動作において考慮することができる。
シンボルルーティングロジック３００は、タップ付き遅延線により各サンプリングサイクルで発生される総数Ｌのタップ遅延信号ｓ(n-i)をｗ個のタップ遅延信号セット{ｓ(n-i)}.１〜{ｓ(n-i)}.ｗに区分化することができる。各信号セットは異なる数のタップ遅延信号ｓ(n-i)を含んでよい。総数Ｌのタップ遅延信号ｓ(n-i)は、例えば５つのセット４００．１〜４００．５に区分化され、各セットは異なる数の連続するタップ遅延信号{ｓ(n-i)}を含み、ここでｉ＝ｉ1，．．．，ｉ2であり、ｉ1及びｉ2は整数で、ｉ1＜ｉ2、０＜ｉ1、ｉ2＜Ｌ−１であり、Ｌは適応フィルタの次数である。
総数Ｌのタップ遅延信号ｓ(n-1)は、モニタされ、仮定され又は期待される出力信号ｙ(n)への貢献レベルに基づいて区分化し得る。総数Ｌのタップ遅延信号ｓ(n-1)は、モニタされ、仮定され又は期待される関連フィルタ係数ｃi(n)の値に基づいて区分化し得る。最初に、タップ遅延信号ｓ(n-i)の信号セットへの区分化は予め決定することができ、例えばフィルタ係数の初期値をゼロに設定するときは、例えばタップ遅延信号ｓ(n-i)はほぼ同数のタップ遅延信号ｓ(n-i)を有する信号セットに均等に割り当てることができる。最初にフィルタ係数調整を初期非ゼロ値から開始するとき、タップ遅延信号ｓ(n-i)の異なる信号セットへの割り当ては初期非ゼロ値に基づくものとすることができ、初期非ゼロ値はそれぞれのタップ遅延信号ｓ(n-1)の貢献レベル又は有意レベルを表すものとしてよい。適応フィルタの動作中は、総数Ｌのタップ遅延信号ｓ(n-i)は、例えばフィルタ係数ｃi(n)のモニタ値に応答して区分化することができる。
図１１ａに例示されるように、最初の信号セット４００．１及び最後の信号セット４００．５は最小量の値のフィルタ係数ｃi(n)と関連する遅延信号ｓ(n-i)を含む。第３の信号セット４００．３は最高量の値のフィルタ係数ｃi(n)と関連するタップ遅延信号ｓ(n-i)を含む。第２の信号セット４００．２及び第４の信号セット４００．４は中間量の値のフィルタ係数ｃi(n)と関連するタップ遅延信号ｓ(n-i)を含む。
信号セットの各々はクラスタ、ここでは５つの信号セットに応じて５つのクラスタ、の一つと関連する。例えば、クラスタ１は第３の信号セット４００．３と関連する。計算ブロックは５つのクラスタのそれぞれに割り当てられる。クラスタに割り当てられる計算ブロックの数は異ならせてもよい。しかし、以上の記載から理解されるように、クラスタの計算性能を決める重要な因子が個々のシェアリング係数ｋiにより与えられ、ここでｉ＝１〜ｗであり、ｗはクラスタの数である。シェアリング係数ｋiは、クラスタｉに割り当てられるタップ遅延信号及びフィルタ係数ｃi(n)の数とクラスタｉに割り当てられる計算ブロックの数の比である。異なるクラスタのシェアリング係数ｋiは互いに異ならせてもよい。
タップ遅延信号ｓ(n-i)の割り当てはフィルタ係数ｃi(n)の量値に適用される一以上の閾値レベル又はフィルタ係数ｃi(n)の初期値に基づいて実行してもよい。タップ遅延信号の異なるセットへの割り当てはフィルタ係数ｃi(n)の正規化値に基づいてもよい。フィルタ係数ｃi(n)の正規化値は互換性を向上し得る。図１１ａに例示される５つの信号セットへのタップ遅延信号ｓ(n-i)の割り当てはフィルタ係数ｃi(n)の量値に適用される２つの閾値の結果である。フィルタ係数ｃi(n)の量値又は正規化値はタップ遅延信号ｓ(n-i)の信号セットへの割り当てに使用し得る。
本発明の一例では、あまり優勢でないフィルタ係数を有する信号セットが割り当てられるクラスタはより優勢なフィルタ係数ｃi(n)を有する信号セットが割り当てられるクラスタより高いシェアリング係数で動作させることができる。
クラスタコントローラブロック３２０は計算ブロックをクラスタに割り当てるように構成される。最初に、計算ブロックは初期割り当てスキームに従ってクラスタに割り当てることができ、例えば、計算ブロックはほぼ同数の計算ブロックを備えるクラスタに均等に割り当てることができる。適応フィルタの動作中、計算ブロックの割り当ては、例えばフィルタ係数ｃi(n)のモニタされた貢献レベル及び／又は収束レベルに応答して適応させることができる。
図１１ｂに更に例示されるように、タップ遅延信号ｓ(n-i)はフィルタ係数ｃi(n)の正規化値に適用される２つの閾値レベル（低閾値及び高閾値）に基づいて３つの信号セット４００．１,４００．２及び４００．３に割り当てることができる。Ｎ個の閾値はＮ＋１個のフィルタ係数値の(部分)範囲又は部分値域を規定する。
タップ遅延信号は、それぞれのフィルタ係数ｃi(n)の値のＮ＋１の部分値域への割り当てに基づいてＮ＋１の信号セット（Ｎ+１の部分値域の数に対応する）の一つに割り当てられる。したがって、各信号セットは連続するタップ遅延信号ｓ(n-i)の１つ、２つ又はそれより多くのサブセットを備え得る。ここでは、信号セット４００．１及び４００．２は各々タップ遅延信号ｓ(n-i)の２つの連続するサブセットを備え、信号セット４００．３は連続するタップ遅延信号ｓ(n-i)の一つのサブセットを備える。３つの信号セット４００．１〜４００．３の各々は３つのクラスタの一つに割り当てられる。
３つのクラスタの各々に割り当てられる計算ブロックの数は更に、それぞれの信号セットのフィルタ係数ｃi(n)の正規化値に基づいて選択することができる。ある信号セットのフィルタ係数ｃi(n)の正規化値が他の信号セットに比較して低い場合には、少数の計算ブロックがそれぞれのクラスタに割り当てられ、これは低い値を有する信号セットのフィルタ係数ｃi(n)は高いシェアリング係数ｋを用いて調整されることを意味する。ある信号セットのフィルタ係数ｃi(n)の正規化値が他の信号セットに比較して高い場合には、多数の計算ブロックがそれぞれのクラスタに割り当てられ、これは高い値を有する信号セットのフィルタ係数ｃi(n)は低いシェアリング係数ｋを用いて調整されることを意味する。ある信号セットのフィルタ係数ｃi(n)の正規化値が他の信号セットに比較して中間である場合には、中間数の計算ブロックがそれぞれのクラスタに割り当てられ、これは中間の値を有する信号セットのフィルタ係数ｃi(n)は中間のシェアリング係数ｋを用いて調整されることを意味する。
図１１ｂに戻り説明すると、クラスタ１は信号セット４００．３のタップ遅延信号ｓ(n-i)に対応するフィルタ係数ｃi(n)を調整するために多数の計算ブロックを備えることができる。クラスタ３は信号セット４００．１のタップ遅延信号ｓ(n-i)に対応するフィルタ係数ｃi(n)を調整するために少数の計算ブロックを備えることができる。信号セット４００．１は２つのサブセットを備える。クラスタ２は信号セット４００．２のタップ遅延信号ｓ(n-i)に対応するフィルタ係数ｃi(n)を調整するために中間数の計算ブロックを備えることができる。信号セット４００．２は２つのサブセットを備える。
次に図１２を参照すると、一以上のクラスタの計算ブロックの動作をクラスタコントローラブロック３２０により無効化することができる。クラスタコントローラブロック３２０は計算ブロックの動作を個別に及び／又は集団的に有効化又は無効化するよう構成される。一以上のクラスタの計算ブロックの無効化は、フィルタ係数ｃi(n)の経時的な進化をモニタするように構成されたモニタリングブロック２００に応答して実行することができる。フィルタ係数ｃi(n)の進化のモニタリングに基づいて、モニタリングブロック２００はフィルタ係数ｃi(n)が定常状態に達するときを検出することができる。
例えば、調整プロシージャのために一つのクラスタに割り当てられたフィルタ係数ｃi(n)が定常状態に達した場合には、そのクラスタの計算ブロックは節電のために少なくとも一時的に無効にすることができる。特に、クラスタの計算ブロックは所定のオフ期間Ｔoffに亘って無効にされ、その後無効にされた計算ブロックは再び動作状態に投入される。
以上の説明からよく理解されるように、提案の設計の設定可能なリソースシェアリングを用いる適応フィルタはタップ遅延信号ｓ(n-i)及びフィルタ係数ｃi(n)の設定可能なサブセットに対して計算能力を柔軟に動的に割り当てることができる。それによって、調整プロシージャを適応収束アルゴリズムに従って実行するために使用される計算ブロックの利用可能な計算能力を、実装された計算ブロックの全数を経済的な数に低減しながら効率的に使用することができる。
図１０には示されていないが、上記の記載から、前述のオフセット注入技術は図１０−１２について記載した設定可能な計算リソースシェアリングを用いる適応フィルタに適用可能であることはよく理解されよう。特に、オフセット注入は個別のシェアリング係数ｋｊ（ｊ＝１，．．．，ｗ）を有する各クラスタ２５０．１〜２５０．ｗに有効である。従って、注入すべきオフセットは個別のフィルタ係数ｃｉ(ｎ)の進化と一つのクラスタ２５０．ｊのシェアリング係数ｋｊとに基づいて決定することができ、そのクラスタで個別のフィルタ係数ｃｉ(ｎ)の収束プロシージャが実行される。オフセット計算ブロック２１０はモニタリングブロック２００及びフィルタ係数メモリ２７０とともに配置し得る。モニタリングブロック２００は更に、上述したように、オフセット計算ブロック２１０を有効化してフィルタ係数ｃｉ(ｎ)に対するオフセットＯｆｆｉを決定するように設定される。計算されたオフセットＯｆｆｉはフィルタ係数メモリ２７０へのアクセスを介して適応収束アルゴリズムに周期的に注入することができる。シェアリング係数ｋｊはルーティングコントローラブロック３１０及びクラスタコントローラブロック３２０により供給される情報から決定することができる。この情報は例えば各信号セット｛(ｓ(ｎ−ｉ)｝内のタップ遅延信号の数及び各クラスタ２５０．１〜２５０．ｗ内の計算ブロック２６０の数を示す。
当業者なら、情報及び信号は様々な異なるテクノロジー及び技術の何れかを用いて表すことができる。例えば、以上の記載を通して言及されるデータ、命令、コマンド、情報、信号、ビット、シンボル、及びチップは電圧、電流、電磁波、磁場又は磁性粒子、光場又は光子、又はそれらの任意の組み合わせによって表すことができる。
当業者なら更に、様々な例示の論理ブロック、モジュール、回路、及び本明細書の開示と関連して記載されたアルゴリズムステップは、電子的ハードウェア、コンピュータソフトウェア、又は両者の組み合わせとして実装することができる。このハードウェアとソフトウェアの互換性を説明するために、様々な例示的コンポーネント、ブロック、モジュール、回路、及びステップは以上ではそれらの機能的表現で一般的に記載されている。このような機能は特定の用途及びシステム全体に課される設計制約に依存してハードウェア又はソフトウェアとして実装される。当業者なら記載の機能を各特定の用途に対して様々に実装することができるが、このような実装の決定は本発明の範囲からの逸脱をもたらすものと解釈すべきではない。
以上の説明と関連して記載された様々な例示のブロック、モジュール、及び回路は、本明細書に記載された機能を実行するように設計された汎用プロセッサ、ディジタル信号プロセッサ（ＤＳＰ）、特定用途集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）又は他のプログラマブル論理デバイス、ディスクリートゲート又はトランジスタロジック、ディスクリートハードウェアコンポーネント、又はそれらの任意の組み合わせによって実装又は実行することができる。汎用プロセッサはマイクロプロセッサとし得るが、代わりに任意の通常のプロセッサ、コントローラ、又はステートマシンとしてもよい。プロセッサはコンピュータ装置の組み合わせ、例えばＤＳＰとマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと連動する一以上のマイクロプロセッサ、又は任意の他のこのような構成として実装してもよい。
本明細書の開示と関連して記載された方法又はアルゴリズムのステップは直接的にハードウェアに、プロセッサで実行されるソフトウェアに、又は両者の組み合わせに具体化することができる。ソフトウェアモジュールはＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤＲＯＭ、又は従来知られている任意の他の形態の記憶媒体内に常駐させてよい。例示の記憶媒体は、プロセッサがその記憶媒体から情報を読み出すこと及びその記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代わりに、記憶媒体はプロセッサに一体化してもよい。プロセッサと記憶媒体はＡＳＩＣ内に常駐させてよい。ＡＳＩＣはユーザ端末に常駐させてよい。代わりに、プロセッサと記憶媒体はユーザ端末内に個別のコンポーネントとして常駐させてよい。
一以上の例示的な設計では、記載した機能はハードウェアに、ソフトウェアに、ファームウェアに、又はそれらの任意の組み合わせに実装してよい。ソフトウェアに実装する場合には、それらの機能は一以上の命令又はコードとしてコンピュータ可読媒体に記憶するか、送信することができる。コンピュータ可読媒体はコンピュータ記憶媒体と、一つの場所から他の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む通信媒体の両方を含む。記憶媒体は汎用又は専用コンピュータによりアクセスし得る任意の利用可能な媒体としてよい。一例として、限定ではないが、このようなコンピュータ可読媒体は、ＲＡＭ，ＲＯＭ、ＥＥＰＲＯＭ，ＣＤ−ＲＯＭストレージ又は他の光ディスクストレージ、磁気ディスク又は他の磁気ストレージ装置、又は命令又はデータ構造の形態の所望のプログラムコードを担持又は記憶するために使用でき且つ汎用又は専用コンピュータ又は汎用又は専用プロセッサによりアクセスし得る任意の他の媒体を含み得る。また、如何なる接続もコンピュータ可読媒体と言える。例えば、ソフトウェアがウェブサイト、サーバ、又は他のリモートソースから、同軸ケーブル、光ファイバケーブル、ツイストペア、ディジタル加入者線（ＤＳＬ）を用いて又は赤外線、無線及びマイクロ波などの無線技術を用いて送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、又は赤外線、無線及びマイクロ波などの無線技術は媒体の定義に含まれる。本明細書で使用するディスク（ｄｉｓｋ及びｄｉｓｃ）は、コンパクトディスク(ｃｏｍｐａｃｔ ｄｉｓｃ:ＣＤ)、レーザディスク(ｌａｓｅｒ ｄｉｓｃ)、光ディスク(ｏｐｔｉｃａｌ ｄｉｓｃ)、ディジタルバーサタイルディスク(ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ:ＤＶＤ)、フロッピーディスク(ｆｌｏｐｐｙ ｄｉｓｋ)及びブルーレイディスク(ｂｌｕ−ｒａｙ ｄｉｓｃ)（ｄｉｓｋ通常データを磁気的に再生するが、ｄｉｓｃはデータをレーザで光学的に再生する）を含む。上記の組み合わせもコンピュータ可読媒体の範囲に含まれる。
本発明の以上の説明は当業者に本発明の利用又は使用を可能にするために与えられている。本発明に対する様々な変更が当業者に容易に明らかであり、本明細書に特定された一般的な原理は本発明の精神又は範囲から逸脱することなく他の変更に提供可能である。従って、本発明は本明細書に記載した例及び設計に限定されず、本明細書に開示される原理及び新規な特徴と一致する最も広い範囲を許容することが意図されている。
１００： 適応フィルタ
１１０： 遅延素子Ｚ-1
１１０.１： 遅延素子Ｚ-1
１１０.５： 遅延素子Ｚ-1
１１０.Ｌ−１： 遅延素子Ｚ-1
１２０： 計算ブロック／ＬＭＳ計算ブロック
１２０.１： 計算ブロック
１２０.３： 計算ブロック
１２０.５： 計算ブロック
１２０.Ｌ−１： 計算ブロック
１２５： 係数調整モジュール
１３０： 乗算器
１３０.０： 乗算器
１３０.Ｌ−１： 乗算器
１４０： 加算器
１４０.２： 加算器
１４０.Ｌ： 加算器
２００： モニタリングブロック
２１０： オフセット計算ブロック
２３０： クラスタコントローラ
２５０： クラスタ／計算ブロックのクラスタ
２５０.１： クラスタ／計算ブロックのクラスタ
２５０.２： クラスタ／計算ブロックのクラスタ
２５０.ｊ： クラスタ／計算ブロックのクラスタ
２５０.ｗ： クラスタ／計算ブロックのクラスタ
２６０： 計算ブロック
２６０.１： 計算ブロック
２６０.２： 計算ブロック
２６０.ｊ： 計算ブロック
２６０.ｗ： 計算ブロック
２６０.１.１： 計算ブロック
２６０.１.C1： 計算ブロック
２６０.２.C2： 計算ブロック
２６０.ｗ.１： 計算ブロック
２６０.ｗ.Cw： 計算ブロック
２７０： メモリストレージ／フィルタ係数メモリ
３００： ルーティングロジック／シンボルルーティングロジック
３１０： ルーティングコントローラ／ルーティングコントローラブロック
３２０： クラスタコントローラ／クラスタコントローラブロック
４００： 信号セット／タップ遅延信号のセット
４００.１： 信号セット／タップ遅延信号のセット
４００.２： 信号セット／タップ遅延信号のセット
４００.３： 信号セット／タップ遅延信号のセット
４００.４： 信号セット／タップ遅延信号のセット
４００.５： 信号セット／タップ遅延信号のセット

Claims (15)

  1. リソースシェアリングを用いる適応フィルタ（１００）のフィルタ係数の反復決定にオフセットを注入する方法であって、前記方法は、
    フィルタ係数ｃｉ(n)を適応収束アルゴリズムに従って反復プロシージャで調整する（１２０，１２０．１〜１２０．Ｌ/ｋ）ステップ（Ｓ１４０）と、
    前記反復プロシージャ中に、
    決定されたフィルタ係数ｃｉ(n)の進化をモニタするステップ（Ｓ１２０，Ｓ２００）と、
    前記フィルタ係数ｃｉ(n)のモニタされた変化に基づいてオフセットＯＦＦｉを決定するステップ（Ｓ１３０，Ｓ３００）と、
    前記決定されたフィルタ係数ｃｉ(n)が定常状態に達しない場合に、前記決定されたオフセットＯＦＦｉを第１の時間周期Ｔ1毎に前記反復プロシージャに注入するステップ（Ｓ１３０，Ｓ３４０）と、
    を備える、方法。
  2. 前記決定されたフィルタ係数ｃｉ(n)の進化をモニタするステップは、前記決定されたフィルタ係数ｃｉ(n)の進化を第２の時間周期Ｔ2でモニタするステップ（Ｓ２１０，Ｓ２００）を備え、前記第１の時間周期Ｔ1は前記第２の時間周期Ｔ2の整数倍である、請求項１記載の方法。
  3. 前記第２の時間周期Ｔ2は、サンプリング周期Ｔsの整数Ｎ倍、即ちＴ2＝Ｎ・Ｔｓ、Ｎ＞１であり、
    前記第１の時間周期Ｔ1は第２の時間周期Ｔ2の整数Ｍ倍、即ちＴ1＝Ｍ・Ｔ2，Ｍ＞１である、請求項２記載の方法。
  4. 前記決定されたフィルタ係数ｃｉ(n)の変化に関する値を各第１の時間周期Ｔ1の開始時に決定するステップ（Ｓ２４０）を更に備え、
    前記オフセットを決定するステップは、決定された前記変化に関する値と前記変化に関する値を前記第１の時間周期Ｔ1にマッピングするスケール係数とに基づいて前記オフセットＯｆｆiを決定するステップ（ｓ３２０）を備える、請求項１−３の何れかに記載の方法。
  5. 前記決定されたフィルタ係数ｃｉ(n)の変化に関する現在値を各第１の時間周期Ｔ1の終了時に決定するステップ（Ｓ２２０）、及び
    前記決定されたフィルタ係数ｃｉ(n)が定常状態に達したかどうかを決定するために前記現在値を閾値と比較するステップ（Ｓ３３０）
    を更に備える、請求項１‐４のいずれかに記載の方法。
  6. 前記変化に関する値及び／又は前記変化に関する現在値は、勾配値、差分商値及び差分値の一つである、請求項１記載の方法。
  7. 前記適応フィルタ（１００）はフィルタ次数Ｌを有し、
    前記適応フィルタは、前記フィルタ係数ｃｉ(n)を調整する複数の計算ブロック（１２０，１２０．１〜１２０．Ｌ/ｋ）を備え、前記計算ブロックの数はフィルタ次数Ｌより小数であり、前記計算ブロックはｋ個の異なるフィルタ係数ｃｉ(n)の間でシェアされ、ここでｋはシェアリング係数を規定し、前記オフセットＯｆｆｉを決定するステップ（Ｓ３２０）は前記決定された変化に関する値と前記シェアリング係数ｋとに基づいて決定するステップを備える、請求項１記載の方法。
  8. リソースシェアリングを用いる適応フィルタであって、前記フィルタは、
    フィルタ係数ｃｉ(n)を適応収束アルゴリズムに従って反復プロシージャで調整するように構成された少なくとも一つの計算ブロック（１２０，１２０．１〜１２０．Ｌ/ｋ）と、
    前記反復プロシージャ中に決定された前記フィルタ係数の進化をモニタする（Ｓ１２０，Ｓ２００）ように構成されたモニタリングブロック（２００）と、
    モニタされた前記フィルタ係数ｃｉ(n)の変化に基づいてオフセットＯｆｆｉを第１の時間周期Ｔ1毎に決定し、決定されたフィルタフィルタ係数ｃｉ(n)が定常状態に達した場合に決定されたオフセットＯｆｆｉを前記計算ブロックに出力するように構成されたオフセット計算ブロック（２１０）を備え、
    前記計算ブロック（１２０，１２０．１〜１２０．Ｌ/ｋ）は決定されたオフセットＯｆｆｉを受け取り、決定されたオフセットＯｆｆｉを前記反復プロシージャに注入するように構成されている、
    適応フィルタ。
  9. 前記モニタリングブロック（２００）は更に前記決定されたフィルタ係数ｃｉ(n)の進化を第２の時間周期Ｔ2でモニタする(ステップＳ２２０)ように構成され、前記第１の時間周期Ｔ1は前記第２の時間周期Ｔ2の整数倍である、請求項７記載の適応フィルタ。
  10. 前記第２の時間周期Ｔ2は、サンプリング周期Ｔsの整数Ｎ倍、即ちＴ2＝Ｎ・Ｔｓ、Ｎ＞１であり、
    前記第１の時間周期Ｔ1は第２の時間周期Ｔ2の整数Ｍ倍、即ちＴ1＝Ｍ・Ｔ2，Ｍ＞１である、請求項７又は８記載の適応フィルタ。
  11. 前記モニタリングブロック（２００）は更に、前記決定されたフィルタ係数ｃｉ(n)の変化に関する値を各第１の時間周期Ｔ1の開始時に決定するように構成され、
    前記オフセット計算ブロック（２１０）は更に、決定された前記変化に関する値と前記変化に関する値を前記第１の時間周期Ｔ1にマッピングするスケール係数とに基づいて前記オフセットＯＦＦiを決定するように構成されている、請求項７−１０の何れかに記載の適応フィルタ。
  12. 前記モニタリングブロック（２００）は更に、前記決定されたフィルタ係数ｃｉ(n)の変化に関する現在値を各第１の時間周期Ｔ1の終了時に決定し、
    前記決定されたフィルタ係数ｃｉ(n)が定常状態に達したかどうかを決定するために前記現在値を閾値と比較するように構成されている、請求項７‐１１の何れかに記載の方法。
  13. 前記変化に関する値及び／又は前記変化に関する現在値は、勾配値、差分商値及び差分値の一つである、請求項７−１２の何れかに記載の方法。
  14. 前記適応フィルタ（１００）はフィルタ次数Ｌを有し、
    前記適応フィルタは複数の計算ブロックを備え、前記計算ブロックの数はフィルタ次数Ｌより小数であり、前記計算ブロックの少なくとも一つは、一つのフィルタ係数ｃｉ(n)を前記反復プロシージャの１サイクルで調整するように構成され且つｋ個の異なるフィルタ係数の間で適時に共用され、調整する前記計算ブロックはｋ個の異なるフィルタ係数ｃｉ(n)の間でシェアされ、ここでｋはシェアリング係数を定義し、前記オフセット計算ブロックは、前記オーディオＯｆｆｉを前記決定された変化に関する値と前記シェアリング係数とに基づいて決定するよう構成されている、請求項７−１３の何れかに記載の方法。
  15. 一以上の処理装置によって実行されるとき、前記一以上の処理装置に請求項１−７の何れかに記載の方法を行わせる命令を含むコンピュータ可読媒体を備えたコンピュータプログラム製品。
JP2017121667A 2016-11-18 2017-06-21 適応フィルタ及び適応フィルタの動作方法 Active JP6928496B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP16199563.4A EP3324543B1 (en) 2016-11-18 2016-11-18 Adaptive filter and method of operating an adaptive filter
EP16199563.4 2016-11-18

Publications (2)

Publication Number Publication Date
JP2018082423A true JP2018082423A (ja) 2018-05-24
JP6928496B2 JP6928496B2 (ja) 2021-09-01

Family

ID=57485295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017121667A Active JP6928496B2 (ja) 2016-11-18 2017-06-21 適応フィルタ及び適応フィルタの動作方法

Country Status (4)

Country Link
US (1) US10363765B2 (ja)
EP (1) EP3324543B1 (ja)
JP (1) JP6928496B2 (ja)
CN (1) CN108075746B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021057813A (ja) * 2019-09-30 2021-04-08 アンリツ株式会社 エンファシス付加装置、エンファシス付加方法及び誤り率測定装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8300798B1 (en) 2006-04-03 2012-10-30 Wai Wu Intelligent communication routing system and method
EP3324542B1 (en) 2016-11-18 2019-10-23 Nxp B.V. Adaptive filter with manageable resource sharing
US10917074B2 (en) * 2019-03-29 2021-02-09 Bose Corporation Subband adaptive filter for systems with partially acausal transfer functions
CN113643689B (zh) * 2021-07-02 2023-08-18 北京华捷艾米科技有限公司 一种数据滤波方法和相关设备

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0366160A1 (en) 1986-01-18 1990-05-02 Hewlett-Packard Limited Non intrusive channel impairment analyser
JPH03154512A (ja) * 1989-11-13 1991-07-02 Nec Corp 適応ディジタルフィルタ
DE69227752T2 (de) 1991-06-20 1999-07-22 Motorola, Inc., Schaumburg, Ill. Einrichtung zur einstellung von signalpunkten, entzerrerverstärkungen und dergleichen
JP2734952B2 (ja) 1993-12-16 1998-04-02 日本電気株式会社 Ｃｄｍａ基地局受信装置
JPH08250981A (ja) * 1995-03-09 1996-09-27 Fujitsu Ltd フィルタ係数の推定装置
US5777913A (en) * 1995-12-27 1998-07-07 Ericsson Inc. Resolution enhancement of fixed point digital filters
US5777910A (en) * 1996-11-19 1998-07-07 Thomson Multimedia S.A. Sparse equalization filter adaptive in two dimensions
US5946351A (en) 1996-12-27 1999-08-31 At&T Corporation Tap selectable decision feedback equalizer
US6108681A (en) 1998-02-27 2000-08-22 Philips Electronics North America Corporation System for sharing resources in a digital filter
US7120656B1 (en) 2000-10-04 2006-10-10 Marvell International Ltd. Movable tap finite impulse response filter
US20020150155A1 (en) * 2001-02-26 2002-10-17 Itzhak Florentin Convergence speed, lowering the excess noise and power consumption of equalizers
US7218682B2 (en) 2002-02-12 2007-05-15 Itt Manufacturing Enterprises, Inc. Methods and apparatus for synchronously combining signals from plural transmitters
JP4392153B2 (ja) * 2002-07-17 2009-12-24 パナソニック株式会社 波形等化装置
US7499513B1 (en) * 2004-12-23 2009-03-03 Xilinx, Inc. Method and apparatus for providing frequency synthesis and phase alignment in an integrated circuit
FR2899052B1 (fr) * 2006-03-22 2009-04-24 Imra Europ Sas Soc Par Actions Filtre adaptatif pour un recepteur de signal de communication
US8285772B2 (en) 2008-02-04 2012-10-09 Realtek Semiconductor Corp. Order adaptive finite impulse response filter and operating method thereof
JP5358021B2 (ja) 2009-06-03 2013-12-04 エレクトロビット・システム・テスト・オサケユキテュア オーバーザエアー試験システム
US20110013685A1 (en) * 2009-07-14 2011-01-20 Advanced Receiver Technologies, Llc Channel and Equalization Coefficient Based Timing Recovery
US9001883B2 (en) * 2011-02-16 2015-04-07 Mediatek Inc Method and apparatus for slice common information sharing
PL2725797T3 (pl) * 2011-06-23 2019-01-31 Huawei Technologies Co., Ltd. Urządzenie do dekodowania przesunięcia, urządzenie do kodowania przesunięcia, urządzenie do filtrowania obrazu i struktura danych
KR20130075888A (ko) 2011-12-28 2013-07-08 삼성전자주식회사 무선통신 시스템에서 등화기 수신기 및 동작 방법
US9385929B2 (en) * 2013-02-26 2016-07-05 Cisco Technology, Inc. Methods and devices for performing dynamic droop compensation
US9154187B2 (en) * 2013-05-24 2015-10-06 Nxp B.V. System and method for operating a filter for echo cancellation
EP2869077B1 (en) * 2013-10-30 2017-06-14 Nxp B.V. Offset compensation for zero-crossing detection
US20160044394A1 (en) * 2014-08-07 2016-02-11 Nxp B.V. Low-power environment monitoring and activation triggering for mobile devices through ultrasound echo analysis
EP3324542B1 (en) 2016-11-18 2019-10-23 Nxp B.V. Adaptive filter with manageable resource sharing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021057813A (ja) * 2019-09-30 2021-04-08 アンリツ株式会社 エンファシス付加装置、エンファシス付加方法及び誤り率測定装置

Also Published As

Publication number Publication date
CN108075746B (zh) 2023-04-07
US20180141363A1 (en) 2018-05-24
JP6928496B2 (ja) 2021-09-01
EP3324543A1 (en) 2018-05-23
CN108075746A (zh) 2018-05-25
EP3324543B1 (en) 2020-01-08
US10363765B2 (en) 2019-07-30

Similar Documents

Publication Publication Date Title
JP2018082423A (ja) 適応フィルタ及び適応フィルタの動作方法
JP6948169B2 (ja) 管理可能なリソースシェアリングを用いる適応フィルタ
Reddy et al. An approach for FIR filter coefficient optimization using differential evolution algorithm
JP7009020B2 (ja) 学習方法、学習システム、学習装置、方法、適用装置、及びコンピュータプログラム
JP2016127599A5 (ja)
do Prado et al. Sparsity-aware distributed adaptive filtering algorithms for nonlinear system identification
CN113796016B (zh) 符号判定装置和符号判定方法
CN110581711B (zh) 均衡器和包括均衡器的发送器
US10692527B1 (en) Target parameter adaptation
Coppola et al. Generations of correlation averages
Choo et al. Two's complement computation sharing multiplier and its applications to high performance DFE
WO2015081530A1 (en) Pattern-based coefficient adaptation operation for decision feedback equalization
JP2007221629A (ja) 適応等化器
Sangeeta et al. Investigations on pipeline optimized adaptive fir filter architecture for audio de-noising
WO2012104828A1 (en) A method and apparatus for hierarchical adaptive filtering
TWI478504B (zh) 可降低運算量的自適應濾波電路
Magesh et al. Implementation of Programmable Finite Impulse Response Filter Using Modified Computation Sharing Multiplier for Hearing Aids
US9215115B1 (en) Apparatus and method for improved integration circuitry in decision feedback equalization
JP2016219860A (ja) 未知伝達系推定装置、未知伝達系推定方法、およびプログラム
US10056887B2 (en) Apparatus and method for controlling a delay circuit
TWI353724B (en) Transversal filter
CN117792836A (zh) 最大似然序列的检测电路、检测方法、装置和电子设备
JP2023171028A (ja) 受信装置、受信方法、受信プログラム及び送信装置
JP2022063923A (ja) 演算処理装置、方法及びプログラム
JP3683523B2 (ja) 最尤系列推定装置および最尤系列推定方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210806

R150 Certificate of patent or registration of utility model

Ref document number: 6928496

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250