JP2018078244A - Manufacturing method of electronic device and electronic device - Google Patents
Manufacturing method of electronic device and electronic device Download PDFInfo
- Publication number
- JP2018078244A JP2018078244A JP2016220746A JP2016220746A JP2018078244A JP 2018078244 A JP2018078244 A JP 2018078244A JP 2016220746 A JP2016220746 A JP 2016220746A JP 2016220746 A JP2016220746 A JP 2016220746A JP 2018078244 A JP2018078244 A JP 2018078244A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- main surface
- wiring
- electronic device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
Description
本発明は、電子装置の製造方法および電子装置に関する。 The present invention relates to an electronic device manufacturing method and an electronic device.
従来、2枚の配線基板を電気的に接続する場合、導電性の接続端子(接続ピン、接続子とも呼ばれる。)が用いられる。また、接続端子を用いない方法として、はんだを介して2枚の配線基板を直接接合する技術も知られている。いずれの方法でも、はんだ等の導電性接合材を用いて配線基板同士が電気的に接続される。 Conventionally, when two wiring boards are electrically connected, conductive connection terminals (also called connection pins or connectors) are used. In addition, as a method that does not use connection terminals, a technique of directly joining two wiring boards via solder is also known. In either method, the wiring boards are electrically connected using a conductive bonding material such as solder.
具体的には、まず、配線基板に塗布されたクリームはんだの上に電子部品を載置する。その後、各配線基板をリフロー治具にセットして配線基板間の位置合わせを行う。その後、リフロー治具にセットされた状態で配線基板をリフロー炉に入れ、赤外線照射により配線基板を加熱する。加熱工程の終了後、配線基板を冷却させ、はんだを硬化させる。 Specifically, first, an electronic component is placed on cream solder applied to the wiring board. Thereafter, each wiring board is set on a reflow jig and alignment between the wiring boards is performed. Thereafter, the wiring board is placed in a reflow furnace in a state set in a reflow jig, and the wiring board is heated by infrared irradiation. After completion of the heating process, the wiring board is cooled and the solder is cured.
特許文献1には、ベース基材が金属からなる配線基板が記載されている。赤外線照射による加熱の際に配線基板の温度を上昇し易くするため、配線基板の露出面にアルミナやエポキシ等、熱放射(熱吸収)の良好な物質が塗布されている。
ところで、熱容量の異なる配線基板を接合する場合、リフロー炉で加熱する際、配線基板間に温度差が発生する。すなわち、熱容量の大きい配線基板の温度は、熱容量が小さい配線基板の温度よりも低くなる。例えば、アルミニウム基板とガラスエポキシ基板を接合する場合、ガラスエポキシ基板はアルミニウム基板よりも熱容量が小さい。このため、リフロー炉で加熱する際、ガラスエポキシ基板の温度はアルミニウム基板の温度よりも高くなる。 By the way, when bonding wiring boards having different heat capacities, a temperature difference is generated between the wiring boards when heating in a reflow furnace. That is, the temperature of the wiring board having a large heat capacity is lower than the temperature of the wiring board having a small heat capacity. For example, when an aluminum substrate and a glass epoxy substrate are bonded, the glass epoxy substrate has a smaller heat capacity than the aluminum substrate. For this reason, when heating in a reflow furnace, the temperature of the glass epoxy substrate becomes higher than the temperature of the aluminum substrate.
したがって、加熱温度をガラスエポキシ基板に合わせた場合、ガラスエポキシ基板は十分に加熱され、ガラスエポキシ基板上のはんだは溶融する。しかし、アルミニウム基板は十分に加熱されないため、アルミニウム基板上のはんだが十分に溶融せず、アルミニウム基板上のはんだ付けが適切に行われないおそれがある。反対に、加熱温度をアルミニウム基板に合わせた場合、アルミニウム基板上のはんだ付けは適切に行われるものの、ガラスエポキシ基板の温度が上がり過ぎて、ガラスエポキシ基板上の電子部品を損傷ないし破壊するおそれがある。このように熱容量の異なる配線基板をはんだ接合する場合、各配線基板とも適切にはんだ付けを行うことが困難である。なお、上記の課題は、はんだ以外の導電性接合材、より詳しくは、加熱により溶融させる必要がある導電性接合材を用いる場合も同様である。 Therefore, when the heating temperature is adjusted to the glass epoxy substrate, the glass epoxy substrate is sufficiently heated and the solder on the glass epoxy substrate is melted. However, since the aluminum substrate is not sufficiently heated, the solder on the aluminum substrate is not sufficiently melted, and the soldering on the aluminum substrate may not be performed properly. On the other hand, if the heating temperature is adjusted to the aluminum substrate, soldering on the aluminum substrate is performed properly, but the temperature of the glass epoxy substrate may rise too much and damage or destroy electronic components on the glass epoxy substrate. is there. When wiring boards having different heat capacities are soldered in this way, it is difficult to properly solder each wiring board. In addition, said subject is the same also when using electroconductive joining materials other than solder, and more specifically, electroconductive joining materials which need to be melted by heating.
そこで、本発明は、熱容量の異なる配線基板を有する電子装置を製造する際、各配線基板上に載置された電子部品を適切かつ安定して各配線基板に電気的に接続することが可能な電子装置の製造方法および電子装置を提供することを目的とする。 Therefore, the present invention can electrically connect electronic components mounted on each wiring board to each wiring board appropriately and stably when manufacturing an electronic device having wiring boards having different heat capacities. An object of the present invention is to provide an electronic device manufacturing method and an electronic device.
本発明に係る電子装置の製造方法は、
熱容量の異なる複数の配線基板を有する電子装置の製造方法であって、
第1主面および前記第1主面と反対側の第2主面を有する第1配線基板を準備する工程と、
第3主面および前記第3主面と反対側の第4主面を有し、熱容量が前記第1配線基板よりも小さく、前記第3主面のうち少なくとも一部が前記第1配線基板よりも赤外線の放射率が低い低放射率膜で被覆された第2配線基板を準備する工程と、
前記第1配線基板の前記第1主面に第1電子部品を載置する工程と、
前記第2配線基板の前記第3主面に第2電子部品を載置する工程と、
前記第1配線基板の前記第1主面と前記第2配線基板の前記第4主面とが対向するように、前記第1配線基板と前記第2配線基板の位置合わせを行う位置合わせ工程と、
前記第1配線基板の前記第1主面および前記第2配線基板の前記第3主面に赤外線を照射して前記第1および第2配線基板を加熱する工程と、
を備えることを特徴とする。
An electronic device manufacturing method according to the present invention includes:
A method of manufacturing an electronic device having a plurality of wiring boards having different heat capacities,
Preparing a first wiring board having a first main surface and a second main surface opposite to the first main surface;
It has a fourth main surface opposite to the third main surface and the third main surface, and has a heat capacity smaller than that of the first wiring substrate, and at least a part of the third main surface is lower than that of the first wiring substrate. Preparing a second wiring board covered with a low emissivity film having a low infrared emissivity;
Placing a first electronic component on the first main surface of the first wiring board;
Placing a second electronic component on the third main surface of the second wiring board;
An alignment step of aligning the first wiring substrate and the second wiring substrate such that the first main surface of the first wiring substrate and the fourth main surface of the second wiring substrate face each other; ,
Irradiating the first main surface of the first wiring substrate and the third main surface of the second wiring substrate with infrared rays to heat the first and second wiring substrates;
It is characterized by providing.
また、前記電子装置の製造方法において、
前記第2配線基板として、前記第1配線基板と前記第2配線基板との接合領域に前記低放射率膜が設けられていない配線基板を準備してもよい。
In the method for manufacturing the electronic device,
As the second wiring board, a wiring board in which the low emissivity film is not provided in a bonding region between the first wiring board and the second wiring board may be prepared.
また、前記電子装置の製造方法において、
前記第2配線基板として、前記低放射率膜が前記第2配線基板に載置される電子部品のうち少なくとも電極を取り囲むように設けられた配線基板を準備してもよい。
In the method for manufacturing the electronic device,
As the second wiring board, a wiring board in which the low emissivity film is provided so as to surround at least an electrode among electronic components mounted on the second wiring board may be prepared.
また、前記電子装置の製造方法において、
前記低放射率膜は、ソルダーレジスト、またはソルダーレジスト上に設けられた金属膜であってもよい。
In the method for manufacturing the electronic device,
The low emissivity film may be a solder resist or a metal film provided on the solder resist.
また、前記電子装置の製造方法において、
前記第1配線基板として、前記第1主面の少なくとも一部が前記低放射率膜よりも放射率の高い高放射率膜で被覆されている配線基板を準備してもよい。
In the method for manufacturing the electronic device,
As the first wiring board, a wiring board in which at least a part of the first main surface is covered with a high emissivity film having a higher emissivity than the low emissivity film may be prepared.
また、前記電子装置の製造方法において、
前記高放射率膜は、ソルダーレジストであってもよい。
In the method for manufacturing the electronic device,
The high emissivity film may be a solder resist.
また、前記電子装置の製造方法において、
前記低放射率膜のソルダーレジストは白系色であり、前記高放射率膜のソルダーレジストは黒系色または緑系色であるようにしてもよい。
In the method for manufacturing the electronic device,
The solder resist of the low emissivity film may be white color, and the solder resist of the high emissivity film may be black color or green color.
また、前記電子装置の製造方法において、
前記第1配線基板は、金属製のベース基材、絶縁層および配線パターンをこの順に有する金属ベース基板であり、
前記第2配線基板は、非金属製のベース基材、および配線パターンをこの順に有する非金属ベース基板であるようにしてもよい。
In the method for manufacturing the electronic device,
The first wiring board is a metal base board having a metal base substrate, an insulating layer and a wiring pattern in this order,
The second wiring board may be a non-metallic base substrate having a non-metallic base substrate and a wiring pattern in this order.
また、前記電子装置の製造方法において、
前記第1配線基板の前記金属製のベース基材はアルミニウムからなり、前記第2配線基板の前記非金属製のベース基材はガラスエポキシからなるようにしてもよい。
In the method for manufacturing the electronic device,
The metal base substrate of the first wiring board may be made of aluminum, and the non-metal base substrate of the second wiring board may be made of glass epoxy.
また、前記電子装置の製造方法において、
前記位置合わせ工程では、前記第1配線基板の辺縁部に設けられた第1ランド部と、前記第2配線基板の辺縁部に設けられた第2ランド部とが導電性接合材を介して接続されるように、前記第1配線基板と前記第2配線基板の位置合わせを行うようにしてもよい。
In the method for manufacturing the electronic device,
In the positioning step, a first land portion provided at the edge portion of the first wiring board and a second land portion provided at the edge portion of the second wiring substrate are interposed via a conductive bonding material. The first wiring board and the second wiring board may be aligned so that they are connected.
本発明に係る電子装置は、
第1主面および前記第1主面と反対側の第2主面を有する第1配線基板と、
第3主面および前記第3主面と反対側の第4主面を有し、前記第1主面と前記第4主面が対向するように前記第1配線基板に電気的に接続された第2配線基板と、を備え、
前記第2配線基板は、熱容量が前記第1配線基板よりも小さく、かつ、前記第3主面のうち少なくとも一部が前記第1配線基板よりも赤外線の放射率が低い低放射率膜で被覆されていることを特徴とする。
An electronic device according to the present invention includes:
A first wiring board having a first main surface and a second main surface opposite to the first main surface;
A third main surface and a fourth main surface opposite to the third main surface, and electrically connected to the first wiring board so that the first main surface and the fourth main surface face each other A second wiring board,
The second wiring board has a heat capacity smaller than that of the first wiring board, and at least a part of the third main surface is covered with a low emissivity film having a lower infrared emissivity than the first wiring board. It is characterized by being.
また、前記電子装置において、
前記第1配線基板と前記第2配線基板との接合領域には、前記低放射率膜が設けられていないようにしてもよい。
In the electronic device,
The low emissivity film may not be provided in a bonding region between the first wiring board and the second wiring board.
また、前記電子装置において、
前記低放射率膜は、前記第2配線基板に載置される電子部品のうち少なくとも電極を取り囲むように設けられていてもよい。
In the electronic device,
The low emissivity film may be provided so as to surround at least the electrode of the electronic component placed on the second wiring board.
また、前記電子装置において、
前記低放射率膜は、ソルダーレジスト、またはソルダーレジスト上に設けられた金属膜であるようにしてもよい。
In the electronic device,
The low emissivity film may be a solder resist or a metal film provided on the solder resist.
また、前記電子装置において、
前記第1配線基板の前記第1主面の少なくとも一部は、前記低放射率膜よりも放射率の高い高放射率膜で被覆されているようにしてもよい。
In the electronic device,
At least a part of the first main surface of the first wiring board may be covered with a high emissivity film having a higher emissivity than the low emissivity film.
本発明では、第1配線基板よりも熱容量の小さい第2配線基板について、電子部品が実装される第3主面のうち少なくとも一部が第1配線基板よりも赤外線の放射率(吸収率)が低い低放射率膜で被覆されている。このため、赤外線照射による第2配線基板の温度上昇が抑制され、第1配線基板との温度差を低減することができる。その結果、本発明によれば、熱容量の異なる配線基板を有する電子装置を製造する際、各配線基板上に載置された電子部品を適切かつ安定して各配線基板に電気的に接続することができる。 In the present invention, for the second wiring board having a smaller heat capacity than the first wiring board, at least a part of the third main surface on which the electronic component is mounted has an infrared emissivity (absorption rate) than that of the first wiring board. Covered with a low emissivity film. For this reason, the temperature rise of the 2nd wiring board by infrared irradiation is suppressed, and the temperature difference with a 1st wiring board can be reduced. As a result, according to the present invention, when manufacturing an electronic device having wiring boards with different heat capacities, the electronic components placed on each wiring board are appropriately and stably electrically connected to each wiring board. Can do.
以下、図面を参照しつつ本発明の実施形態について説明する。なお、各図において同等の機能を有する構成要素には同一の符号を付している。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In addition, the same code | symbol is attached | subjected to the component which has an equivalent function in each figure.
<電子装置1>
本発明の実施形態に係る電子装置1について、図1および図2を参照して説明する。なお、図1では、配線パターンは省略している。
<
An
本実施形態に係る電子装置1は、交流発電機(AC generator:ACG)から出力される交流電力を直流電力に変換してバッテリーに出力するスイッチングレギュレータ(REG/RECT)である。なお、本発明に係る電子装置は、スイッチングレギュレータに限定されるものではない。
The
電子装置1は、図1に示すように、熱容量の異なる配線基板10(第1配線基板)および配線基板20(第2配線基板)を有する。配線基板10と配線基板20の熱容量を比較すると、配線基板20の熱容量は配線基板10の熱容量よりも小さい。本実施形態では、配線基板10は、アルミニウムベースのアルミニウム基板であり、配線基板20は、ガラスエポキシ基板である。
As shown in FIG. 1, the
電子装置1は、図2に示すように、熱容量の異なる配線基板10および配線基板20が導電部33を介して直接接合されたものとして構成されている。すなわち、配線基板10および配線基板20は、はんだ等の導電性接合材を介して電気的に接続されている。ここで、導電性接合材は、本実施形態では、はんだであるがこれに限られず、加熱により溶融し、加熱後の冷却により硬化する導電性の接合材であればよい。例えば、銀ペーストなどの導電ペーストでもよいし、あるいは、導電性のナノ粒子を接着剤中に分散させた導電性接着剤でもよい。
As shown in FIG. 2, the
なお、配線基板10と配線基板20は、直接接合に限らず、接続子(接続ピン)等を介して電気的に接続されてもよい。
The
上記のように、電子装置1は、配線基板10と、導電部33を介して配線基板10に直接接合された配線基板20とを備えている。各構成要素について以下詳しく説明する。
As described above, the
配線基板10は、図2に示すように、主面10a(第1主面)、および主面10aと反対側の主面10b(第2主面)を有する。本実施形態では、配線基板10は、金属製のベース基材11、絶縁層12および配線パターン13をこの順に有する金属ベース基板である。本実施形態では、ベース基材11は、アルミニウムからなる。
As shown in FIG. 2, the
なお、ベース基材11は、アルミニウム以外の金属から構成されてもよい。また、配線基板10は、セラミック基板等の非金属ベース基板であってもよい。
The
絶縁層12は、図2に示すように、ベース基材11の少なくとも上面を被覆するように設けられている。配線パターン13は、絶縁層12の上に設けられている。この配線パターン13は、ランド部13aを有している。このランド部13aは、配線基板20のランド部22a(後述)と対応付けられるように、配線基板10の側端に沿って複数設けられている。
As shown in FIG. 2, the insulating
図1に示すように、配線基板10の主面10aには、電子部品17,18,19が実装されている。電子部品17は、チップ抵抗、チップコンデンサ等のチップ型の電子部品である。電子部品18は、ダイオードブリッジを構成するダイオードである。電子部品19は、交流発電機から入力された交流電力を直流電力に変換する電力変換回路を構成する半導体スイッチ素子(MOSFET、IGBT等)である。
As shown in FIG. 1,
なお、本実施形態では、配線基板10の主面10bは、ダイオードや半導体スイッチ素子等の発熱部品から発せられた熱を放熱するための放熱面として機能する。このため、主面10bには電子部品が実装されていない。
In the present embodiment, the
図1に示すように、配線基板10には、3本のバスバー15および2本のバスバー16が設けられている。バスバー15は、交流発電機(ACG)により発生した三相交流電力を入力するための端子である。バスバー16は、電力変換により得られた直流電力を出力するための端子である。本実施形態では、バスバー15,16は、ランド部13aが設けられた配線基板10の側端とは反対側の側端から外側に延在するように設けられている。
As shown in FIG. 1, the
配線基板20は、図2に示すように、主面20a(第3主面)、および主面20aと反対側の主面20b(第4主面)を有する。配線基板20は、主面20bが配線基板10の主面10aと対向するように配線基板10に電気的に接続されている。本実施形態では、配線基板20は、導電部33を介して配線基板10の辺縁部に直接接合されている。
As shown in FIG. 2, the
なお、配線基板20は、接続端子を介して配線基板10に電気的に接続されてもよい。また、配線基板20は、平面視して配線基板10に包含されるように配線基板10上に接合されてもよい。
Note that the
本実施形態では、配線基板20は、非金属製のベース基材21および配線パターン23をこの順に有する非金属ベース基板である。本実施形態では、ベース基材21は、ガラスエポキシ(FR−4)からなる。なお、配線基板20は、アルミニウム基板等の金属ベースの配線基板であってもよい。配線基板20は、図2に示すように、主面20aに配線パターン23を有し、主面20bに配線パターン22を有する。
In the present embodiment, the
配線パターン23は、図2に示すように、ランド部23aを有している。同様に、配線パターン22は、ランド部22aを有している。本実施形態では、図1に示すように、ランド部22aは、配線基板20の側端に沿って複数設けられている。各ランド部22aは配線基板10のランド部13aに対応付けられている。
As shown in FIG. 2, the
図1に示すように、配線基板20の上面(主面20a)には、電子部品28,29が実装されている。電子部品28は、チップ抵抗、チップコンデンサ等のチップ型の電子部品である。電子部品29は、配線基板10上に実装された半導体スイッチ素子をオン/オフ制御するための制御ICである。なお、配線基板20の下面(主面20b)にも、平滑コンデンサ等の電子部品が実装されてもよい。また、配線基板20には、ランド部22aと、電子部品28,29とを電気的に接続するためのスルーホール(図示せず)が設けられてもよい。
As shown in FIG. 1,
配線基板10と配線基板20は、図2に示すように、導電部33を介して直接接合されている。また、配線基板10上に配置された電子部品17は、導電部31を介してランド部13aに電気的に接続されている。同様に、配線基板20上に配置された電子部品28は、導電部32を介してランド部23aに電気的に接続されている。導電部31〜33は、はんだ等の導電性接合材が溶融硬化したものである。
As shown in FIG. 2, the
図2に示すように、配線基板20の主面20aのうち少なくとも一部は、低放射率膜24で被覆されている。この低放射率膜24は、配線基板10よりも赤外線の放射率(吸収率)が低い。例えば、低放射率膜24はソルダーレジストである。この場合、ソルダーレジストは、赤外線吸収率の低い色(白色もしくは明るいグレーなどの白系色)である。なお、低放射率膜24は、ソルダーレジスト上に設けられた金属膜であってもよい。金属膜の材質は、例えば、アルミニウム、銅、金などである。
As shown in FIG. 2, at least a part of the
なお、図2に示すように、電子装置1において、配線基板10と配線基板20との接合領域Rには、低放射率膜24が設けられていないようにしてもよい。
As shown in FIG. 2, in the
また、図3Aおよび図3Bに示すように、低放射率膜24は、配線基板20に載置される電子部品28のうち少なくとも電極28aを取り囲むように設けられているようにしてもよい。図3Aの例では、電子部品28の全体を包含するように低放射率膜24が設けられている。図3Bの例では、電子部品28の2つの電極28aのみを包含するように低放射率膜24が設けられている。このように、電子部品28の電極28aを少なくとも取り囲むように低放射率膜24を設けることで、ランド部23a上に塗布された導電性接合材の温度上昇を抑制することができる。
Further, as shown in FIGS. 3A and 3B, the
図2に示すように、配線基板10の主面10aの少なくとも一部は、低放射率膜24よりも放射率の高い高放射率膜14で被覆されている。この高放射率膜14は、例えばソルダーレジストである。この場合、ソルダーレジストは、赤外線吸収率の高い色(黒系色、緑系色など)である。高放射率膜14は、配線基板10に載置される電子部品のうち少なくとも電極を取り囲むように設けられていることが好ましい。これにより、ランド部13a上に塗布された導電性接合材を溶融し易くすることができる。
As shown in FIG. 2, at least a part of the
<電子装置の製造方法>
次に、本実施形態に係る電子装置1、すなわち、熱容量の異なる複数の配線基板(配線基板10,20)を有する電子装置1の製造方法について、図4のフローチャートを参照して説明する。
<Method for Manufacturing Electronic Device>
Next, a method of manufacturing the
まず、配線基板10(第1配線基板)および配線基板20(第2配線基板)を準備する(ステップS1)。前述のように、配線基板20の熱容量は配線基板10よりも小さく、配線基板20の主面20aのうち少なくとも一部は低放射率膜24で被覆されている。
First, the wiring board 10 (first wiring board) and the wiring board 20 (second wiring board) are prepared (step S1). As described above, the heat capacity of the
次に、配線基板10のランド部13aに導電性接合材を塗布する(ステップS2)。導電性接合材は、例えば、クリームはんだである。その後、電子部品17(第1電子部品)をランド部13a上に塗布された導電性接合材の上に載置する(ステップS3)。また、バスバー15,16および電子部品18,19についても、各々対応するランド部上に塗布された導電性接合材の上に載置する。ステップS2およびS3を実行することにより、配線基板10の主面10aに電子部品17,18,19を載置する。
Next, a conductive bonding material is applied to the
次に、配線基板20のランド部22aおよび23aに導電性接合材を塗布する(ステップS4)。その後、電子部品28をランド部23a上に塗布された導電性接合材の上に載置する(ステップS5)。また、電子部品29についても、対応するランド部上に塗布された導電性接合材の上に載置する。ステップS4およびS5実行することにより、配線基板20の主面20aに電子部品28,29を載置する。
Next, a conductive bonding material is applied to the
次に、図5に示すように、配線基板10の主面10aと配線基板20の主面20bとが対向するように、配線基板10と配線基板20の位置合わせを行う(ステップS6)。この位置合わせは、例えば、配線基板10および20をリフロー治具(図示せず)にセットすることにより行う。
Next, as shown in FIG. 5, the
ステップS6の位置合わせ工程では、図5に示すように、配線基板10の辺縁部に設けられたランド部13aと、配線基板20の辺縁部に設けられたランド部22aとが導電性接合材を介して接続されるように、配線基板10と配線基板20の位置合わせを行う。なお、ランド部13aとランド部22aとを導電性接合材のみを介して直接接合する場合に限らず、ランド部13aとランド部22aとを接続子(接続ピン)等を介して電気的に接続してもよい。
In the alignment step of step S6, as shown in FIG. 5, the
次に、図5に示すように、配線基板10の主面10aおよび配線基板20の主面20aに赤外線を照射して配線基板10および20を加熱する(ステップS7)。具体的には、リフロー治具にセットされた配線基板10および20をリフロー炉に入れ、配線基板10および20に赤外線を照射して加熱する。これにより、ランド部13a,22a,23a上に塗布された導電性接合材を溶融させる。なお、加熱温度の設定については、例えば配線基板10が所定の温度になるように設定する。ステップS7の加熱工程の後、配線基板10および20を冷却して導電性接合材を硬化させる。
Next, as shown in FIG. 5, the
上記の工程を経て、配線基板10と電子部品17,18,19間を導電性接合材により電気的に接続するとともに、配線基板20と電子部品28,29間を導電性接合材により電気的に接続する。
Through the above steps, the
本実施形態に係る電子装置の製造方法では、配線基板10の熱容量よりも小さい配線基板20の主面20aのうち少なくとも一部が配線基板10よりも赤外線の放射率が低い低放射率膜24で被覆されているため、赤外線照射による配線基板20の温度上昇が抑制され、配線基板10との温度差を低減することができる。その結果、本実施形態によれば、熱容量の異なる配線基板10,20を有する電子装置1を製造する際、配線基板10および20上にそれぞれ載置された電子部品17,18,19および電子部品28,29を、適切かつ安定して配線基板10および20に導電性接合材により電気的に接続することができる。すなわち、配線基板10上に載置された電子部品17,18,19を適切かつ安定して配線基板10に電気的に接続することができるとともに、配線基板20上に載置された電子部品28,29を適切かつ安定して配線基板20に電気的に接続することができる。
In the manufacturing method of the electronic device according to the present embodiment, at least a part of the
なお、配線基板の準備工程(ステップS1)において、配線基板10と配線基板20との接合領域Rに低放射率膜24が設けられていない配線基板20を準備してもよい。これにより、加熱工程(ステップS7)において、配線基板10と配線基板20を電気的に接合する導電性接合材(すなわち、導電部33となる導電性接合材)に熱が伝わりにくくなることを防止できる。換言すれば、電子部品28,29が設けられた実装領域は低放射率膜24により温度上昇を抑制しつつも、接合領域Rは十分に加熱されるようにすることで、配線基板10および配線基板20間の接合不良を防止することができる。
In the wiring substrate preparation step (step S1), the
また、配線基板の準備工程(ステップS1)において、低放射率膜24が配線基板20に載置される電子部品28のうち少なくとも電極28aを取り囲むように設けられた配線基板を準備してもよい(図3A,図3B参照)。これにより、赤外線照射による加熱工程(ステップS7)の際、配線基板20から電子部品28に熱が伝わりづらくなる。これにより、配線基板10に合わせて加熱温度を高めに設定した場合でも、電子部品28の損傷ないし破壊を抑制することができる。
Further, in the wiring substrate preparation step (step S1), a wiring substrate in which the
また、配線基板の準備工程(ステップS1)において、配線基板10として、主面10aの少なくとも一部が低放射率膜24よりも放射率の高い高放射率膜14で被覆されている配線基板を準備してもよい。これにより、赤外線照射による加熱工程(ステップS7)の際、配線基板10の温度が上がりやすくなるため、配線基板10および配線基板20間の温度差をさらに低減することができる。
Further, in the wiring substrate preparation step (step S1), as the
上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態に限定されるものではない。異なる実施形態にわたる構成要素を適宜組み合わせてもよい。特許請求の範囲に規定された内容及びその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。 Based on the above description, those skilled in the art may be able to conceive additional effects and various modifications of the present invention, but the aspects of the present invention are not limited to the individual embodiments described above. . You may combine suitably the component covering different embodiment. Various additions, modifications, and partial deletions can be made without departing from the concept and spirit of the present invention derived from the contents defined in the claims and equivalents thereof.
1 電子装置
10,20 配線基板
10a,10b,20a,20b 主面
11,21 ベース基材
12 絶縁層
13,22,23 配線パターン
13a,22a,23a ランド部
14 高放射率膜
24 低放射率膜
15,16 バスバー
18,19,28,29 電子部品
17a,28a 電極
31,32,33 導電部
A 方向
R 接合領域
DESCRIPTION OF
Claims (15)
第1主面および前記第1主面と反対側の第2主面を有する第1配線基板を準備する工程と、
第3主面および前記第3主面と反対側の第4主面を有し、熱容量が前記第1配線基板よりも小さく、前記第3主面のうち少なくとも一部が前記第1配線基板よりも赤外線の放射率が低い低放射率膜で被覆された第2配線基板を準備する工程と、
前記第1配線基板の前記第1主面に第1電子部品を載置する工程と、
前記第2配線基板の前記第3主面に第2電子部品を載置する工程と、
前記第1配線基板の前記第1主面と前記第2配線基板の前記第4主面とが対向するように、前記第1配線基板と前記第2配線基板の位置合わせを行う位置合わせ工程と、
前記第1配線基板の前記第1主面および前記第2配線基板の前記第3主面に赤外線を照射して前記第1および第2配線基板を加熱する工程と、
を備えることを特徴とする電子装置の製造方法。 A method of manufacturing an electronic device having a plurality of wiring boards having different heat capacities,
Preparing a first wiring board having a first main surface and a second main surface opposite to the first main surface;
It has a fourth main surface opposite to the third main surface and the third main surface, and has a heat capacity smaller than that of the first wiring substrate, and at least a part of the third main surface is lower than that of the first wiring substrate. Preparing a second wiring board covered with a low emissivity film having a low infrared emissivity;
Placing a first electronic component on the first main surface of the first wiring board;
Placing a second electronic component on the third main surface of the second wiring board;
An alignment step of aligning the first wiring substrate and the second wiring substrate such that the first main surface of the first wiring substrate and the fourth main surface of the second wiring substrate face each other; ,
Irradiating the first main surface of the first wiring substrate and the third main surface of the second wiring substrate with infrared rays to heat the first and second wiring substrates;
An electronic device manufacturing method comprising:
前記第2配線基板は、非金属製のベース基材、および配線パターンをこの順に有する非金属ベース基板であることを特徴とする請求項1〜7のいずれかに記載の電子装置の製造方法。 The first wiring board is a metal base board having a metal base substrate, an insulating layer and a wiring pattern in this order,
The method for manufacturing an electronic device according to claim 1, wherein the second wiring board is a non-metallic base substrate having a non-metallic base substrate and a wiring pattern in this order.
第3主面および前記第3主面と反対側の第4主面を有し、前記第1主面と前記第4主面が対向するように前記第1配線基板に電気的に接続された第2配線基板と、を備え、
前記第2配線基板は、熱容量が前記第1配線基板よりも小さく、かつ、前記第3主面のうち少なくとも一部が前記第1配線基板よりも赤外線の放射率が低い低放射率膜で被覆されていることを特徴とする電子装置。 A first wiring board having a first main surface and a second main surface opposite to the first main surface;
A third main surface and a fourth main surface opposite to the third main surface, and electrically connected to the first wiring board so that the first main surface and the fourth main surface face each other A second wiring board,
The second wiring board has a heat capacity smaller than that of the first wiring board, and at least a part of the third main surface is covered with a low emissivity film having a lower infrared emissivity than the first wiring board. An electronic device characterized by being made.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016220746A JP2018078244A (en) | 2016-11-11 | 2016-11-11 | Manufacturing method of electronic device and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016220746A JP2018078244A (en) | 2016-11-11 | 2016-11-11 | Manufacturing method of electronic device and electronic device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018078244A true JP2018078244A (en) | 2018-05-17 |
Family
ID=62149267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016220746A Pending JP2018078244A (en) | 2016-11-11 | 2016-11-11 | Manufacturing method of electronic device and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018078244A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6242595A (en) * | 1985-08-20 | 1987-02-24 | 松下電器産業株式会社 | Printed wiring board |
JPS6439090A (en) * | 1987-08-05 | 1989-02-09 | Matsushita Electric Ind Co Ltd | Substrate for reflow |
JPH05129770A (en) * | 1991-10-30 | 1993-05-25 | Sumitomo Electric Ind Ltd | Soldering auxiliary layer |
JPH06334280A (en) * | 1993-05-21 | 1994-12-02 | Nippon Rika Kogyosho:Kk | Circuit substrate |
JP2002111143A (en) * | 2000-09-29 | 2002-04-12 | Ibiden Co Ltd | Printed-wiring board |
-
2016
- 2016-11-11 JP JP2016220746A patent/JP2018078244A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6242595A (en) * | 1985-08-20 | 1987-02-24 | 松下電器産業株式会社 | Printed wiring board |
JPS6439090A (en) * | 1987-08-05 | 1989-02-09 | Matsushita Electric Ind Co Ltd | Substrate for reflow |
JPH05129770A (en) * | 1991-10-30 | 1993-05-25 | Sumitomo Electric Ind Ltd | Soldering auxiliary layer |
JPH06334280A (en) * | 1993-05-21 | 1994-12-02 | Nippon Rika Kogyosho:Kk | Circuit substrate |
JP2002111143A (en) * | 2000-09-29 | 2002-04-12 | Ibiden Co Ltd | Printed-wiring board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8059424B2 (en) | Electronic board incorporating a heating resistor | |
JP6056490B2 (en) | Semiconductor device and manufacturing method thereof | |
US20150144390A1 (en) | Wiring board and method for mounting semiconductor element on wiring board | |
ITTO960486A1 (en) | DISSIPATOR DEVICE FOR INTEGRATED CIRCUITS. | |
CN109588023A (en) | Radiator structure and relevant device | |
JP5061668B2 (en) | Hybrid substrate having two types of wiring boards, electronic device having the same, and method for manufacturing hybrid substrate | |
JP2011086821A (en) | Semiconductor device, and method of manufacturing the same | |
JP6794237B2 (en) | Reflow jig and manufacturing method of electronic device using reflow jig | |
JP2018078244A (en) | Manufacturing method of electronic device and electronic device | |
JP6336683B2 (en) | Printed circuit board bonding method, electronic device and manufacturing method thereof | |
TWI596718B (en) | A circuit module package structure and packaging method thereof | |
JP6318791B2 (en) | Busbar connection structure | |
US11398423B2 (en) | Semiconductor assembly and method of producing the semiconductor assembly | |
JP6445220B1 (en) | Electronic device and manufacturing method thereof | |
JP2018078243A (en) | Electronic device and manufacturing method for the same | |
WO2022220030A1 (en) | Electronic component mounting method and circuit mounting board | |
JP2017162846A (en) | Circuit module and method of manufacturing circuit module | |
KR200317709Y1 (en) | a radiator for a electric parts and it's mounting structure | |
KR101261926B1 (en) | Sodering method for ball grid array semiconductor package | |
JP2008022016A (en) | Circuit module | |
CN110943047A (en) | Method for manufacturing semiconductor device | |
JPS63296296A (en) | Manufacture of hybrid integrated circuit | |
JPH11307564A (en) | Semiconductor device | |
CN107864567A (en) | A kind of BGA repair methods, device, system | |
JP2007134497A (en) | Mounting substrate and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200121 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200714 |