JP2018073998A - Group iii nitride semiconductor element - Google Patents
Group iii nitride semiconductor element Download PDFInfo
- Publication number
- JP2018073998A JP2018073998A JP2016212245A JP2016212245A JP2018073998A JP 2018073998 A JP2018073998 A JP 2018073998A JP 2016212245 A JP2016212245 A JP 2016212245A JP 2016212245 A JP2016212245 A JP 2016212245A JP 2018073998 A JP2018073998 A JP 2018073998A
- Authority
- JP
- Japan
- Prior art keywords
- group iii
- iii nitride
- nitride semiconductor
- semiconductor layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
本明細書の技術分野は、III 族窒化物半導体素子に関する。 The technical field of this specification relates to a group III nitride semiconductor device.
ＧａＮに代表されるIII 族窒化物半導体では、絶縁破壊電界の強度が高く、かつ融点が高い。そのため、III 族窒化物半導体は、ＧａＡｓ系半導体に代わる、高出力、高周波、高温用の半導体デバイスの材料として期待されている。そのため、III 族窒化物半導体を用いるＨＥＭＴ素子などが研究開発されている。 A group III nitride semiconductor typified by GaN has a high breakdown field strength and a high melting point. Therefore, the group III nitride semiconductor is expected as a material for a semiconductor device for high output, high frequency, and high temperature that replaces a GaAs semiconductor. Therefore, a HEMT device using a group III nitride semiconductor has been researched and developed.
例えば、電子走行層としてＧａＮを用い、電子供給層としてｎ−ＡｌＧａＮを用いるＨＥＭＴ素子が開発されている（特許文献１の段落［０００２］および図２等参照）。このＨＥＭＴ素子は、チャネル層の表面において高いキャリア濃度を有する。また、ＨＥＭＴ素子における電子の移動度も大きい。そのため、高速高周波トランジスタとして鋭意研究開発がなされてきている。特に、III 族窒化物半導体は、シリコンよりもバンドギャップが大きい。そのため、III 族窒化物半導体では、耐圧性が優れており、高温条件での動作が可能である。したがって、III 族窒化物半導体は、シリコンに代わるパワーデバイスとして有望である。 For example, a HEMT device using GaN as an electron transit layer and n-AlGaN as an electron supply layer has been developed (see paragraph [0002] of FIG. 2 and FIG. 2 and the like). This HEMT device has a high carrier concentration on the surface of the channel layer. In addition, the mobility of electrons in the HEMT device is high. Therefore, earnest research and development has been made as a high-speed and high-frequency transistor. In particular, a group III nitride semiconductor has a larger band gap than silicon. Therefore, group III nitride semiconductors have excellent pressure resistance and can operate under high temperature conditions. Therefore, the group III nitride semiconductor is promising as a power device replacing silicon.
また、非特許文献１では、III 族窒化物半導体を用いた発光素子について種々の成果が記載されている。 Non-Patent Document 1 describes various achievements regarding a light-emitting element using a group III nitride semiconductor.
ところで、ＨＥＭＴ素子は安価なＳｉ基板を用いて製造されることが多い。しかし、Ｓｉ基板とIII 族窒化物半導体との間の格子不整合および熱膨張係数差は大きい。そして、近年では、より大口径のＳｉ基板が用いられるようになってきている。この基板の大口径化にともなって、積層した半導体層にクラックが入るという問題が生じてきている。また、基板に反りが生じることもある。したがって、格子不整合および熱膨張係数差に起因する問題が、実用化の障害となっている。また、Ｓｉ基板以外の基板に対しても、同様の問題は生じうる。 By the way, the HEMT element is often manufactured using an inexpensive Si substrate. However, the lattice mismatch and the thermal expansion coefficient difference between the Si substrate and the group III nitride semiconductor are large. In recent years, larger-diameter Si substrates have been used. With the increase in the diameter of the substrate, there has been a problem that cracks occur in the stacked semiconductor layers. Further, the substrate may be warped. Therefore, problems caused by lattice mismatch and thermal expansion coefficient differences are obstacles to practical use. The same problem can occur for substrates other than Si substrates.
特許文献２に示すように、本発明者らは、Ｓｉ基板の上にＩｎＮ層を形成し、ＩｎＮ層の上にＡｌＮ層を形成する技術を研究開発した。ここで、ＩｎＮ層において比較的低温の５００℃程度で窒素原子が脱離する。一方、ＡｌＮ層は比較的高温の１２００℃程度で成膜すると、結晶性のよいＡｌＮ層が形成される。そして、ＡｌＮ層を低温で成膜するとそのＡｌＮ層の結晶の品質はそれほど高くない。とはいえ、ＡｌＮ層を高温で成膜しようとするとＩｎＮ層が熱分解され、半導体層を堆積すること自体が困難となる。その結果、結晶性に優れた半導体層を得ることが難しかった。これは、Ａｌ組成が大きい他のＡｌＩｎＧａＮ層であっても同様である。 As shown in Patent Document 2, the present inventors have researched and developed a technique for forming an InN layer on a Si substrate and forming an AlN layer on the InN layer. Here, nitrogen atoms are desorbed at a relatively low temperature of about 500 ° C. in the InN layer. On the other hand, when the AlN layer is formed at a relatively high temperature of about 1200 ° C., an AlN layer with good crystallinity is formed. When the AlN layer is formed at a low temperature, the crystal quality of the AlN layer is not so high. However, if an AlN layer is formed at a high temperature, the InN layer is thermally decomposed, and it becomes difficult to deposit the semiconductor layer itself. As a result, it was difficult to obtain a semiconductor layer with excellent crystallinity. The same applies to other AlInGaN layers having a large Al composition.
本明細書の技術は、前述した従来の技術が有する問題点を解決するためになされたものである。その課題とは、Ｉｎ組成が大きい第１のIII 族窒化物半導体層の上に結晶性に優れたIII 族窒化物半導体層を有するIII 族窒化物半導体素子を提供することである。 The technique of this specification has been made to solve the problems of the conventional techniques described above. The problem is to provide a group III nitride semiconductor device having a group III nitride semiconductor layer having excellent crystallinity on a first group III nitride semiconductor layer having a large In composition.
第１の態様におけるIII 族窒化物半導体素子は、基板と、基板の上の第１のIII 族窒化物半導体層と、第１のIII 族窒化物半導体層の上の第２のIII 族窒化物半導体層と、第２のIII 族窒化物半導体層の上の第３のIII 族窒化物半導体層と、を有する。第１のIII 族窒化物半導体層は、ＩｎX1ＡｌY1Ｇａ(1-X1-Y1) Ｎ層である。第１のIII 族窒化物半導体層のＩｎ組成Ｘ１は、０．５ ≦ Ｘ１ ≦ １．０である。第２のIII 族窒化物半導体層は、ＩｎX2ＡｌY2Ｇａ(1-X2-Y2) Ｎ層である。第２のIII 族窒化物半導体層のＩｎ組成Ｘ２は、０ ≦ Ｘ２ ≦ ０．１である。第２のIII 族窒化物半導体層のＡｌ組成Ｙ２は、０ ≦ Ｙ２ ≦ ０．１である。 The group III nitride semiconductor device according to the first aspect includes a substrate, a first group III nitride semiconductor layer on the substrate, and a second group III nitride on the first group III nitride semiconductor layer. A semiconductor layer and a third group III nitride semiconductor layer on the second group III nitride semiconductor layer. The first group III nitride semiconductor layer is an In X1 Al Y1 Ga (1-X1-Y1) N layer. The In composition X1 of the first group III nitride semiconductor layer is 0.5 ≦ X1 ≦ 1.0. The second group III nitride semiconductor layer is an In X2 Al Y2 Ga (1-X2-Y2) N layer. The In composition X2 of the second group III nitride semiconductor layer is 0 ≦ X2 ≦ 0.1. The Al composition Y2 of the second group III nitride semiconductor layer is 0 ≦ Y2 ≦ 0.1.
このIII 族窒化物半導体素子では、Ｉｎ濃度が高い第１のIII 族窒化物半導体層の上に比較的低温で高品質に成膜することのできる第２のIII 族窒化物半導体層を有する。そのため、第１のIII 族窒化物半導体層が応力を好適に緩和するとともに、第２のIII 族窒化物半導体層より上層の半導体層は結晶性に優れている。これにより、III 族窒化物半導体素子の品質は高い。 This group III nitride semiconductor device has a second group III nitride semiconductor layer that can be formed at a relatively low temperature and high quality on the first group III nitride semiconductor layer having a high In concentration. Therefore, the first group III nitride semiconductor layer suitably relaxes stress, and the semiconductor layer above the second group III nitride semiconductor layer has excellent crystallinity. Thereby, the quality of the group III nitride semiconductor device is high.
本明細書では、Ｉｎ組成が大きい第１のIII 族窒化物半導体層の上に結晶性に優れたIII 族窒化物半導体層を有するIII 族窒化物半導体素子が提供されている。 In the present specification, there is provided a group III nitride semiconductor device having a group III nitride semiconductor layer having excellent crystallinity on a first group III nitride semiconductor layer having a large In composition.
以下、具体的な実施形態について、III 族窒化物半導体素子とその製造方法を例に挙げて図を参照しつつ説明する。なお、図面中の各層の厚みの比率は、実際の比率を反映したものではない。 Hereinafter, specific embodiments will be described with reference to the drawings, taking a group III nitride semiconductor device and a manufacturing method thereof as examples. In addition, the ratio of the thickness of each layer in the drawing does not reflect the actual ratio.
（第１の実施形態）
第１の実施形態について説明する。本実施形態のIII 族窒化物半導体素子は、III 族窒化物半導体層を有する。
(First embodiment)
A first embodiment will be described. The group III nitride semiconductor device of this embodiment has a group III nitride semiconductor layer.
１．III 族窒化物半導体素子の基本的構成
１−１．III 族窒化物半導体素子の構造
図１は、本実施形態のIII 族窒化物半導体素子１００を示す概略構成図である。図１に示すように、III 族窒化物半導体素子１００は、基板１１０と、第１のIII 族窒化物半導体層１２０と、第２のIII 族窒化物半導体層１３０と、第３のIII 族窒化物半導体層１４０と、半導体層群１５０と、を有している。第１のIII 族窒化物半導体層１２０は、基板１１０の上に直接形成されている。第２のIII 族窒化物半導体層１３０は、第１のIII 族窒化物半導体層１２０の上に直接形成されている。第３のIII 族窒化物半導体層１４０は、第２のIII 族窒化物半導体層１３０の上に直接形成されている。半導体層群１５０は、第３のIII 族窒化物半導体層１４０の上に直接形成されている。
1. 1. Basic configuration of group III nitride semiconductor device 1-1. Structure of Group III Nitride Semiconductor Device FIG. 1 is a schematic configuration diagram showing a group III nitride semiconductor device 100 of this embodiment. As shown in FIG. 1, the group III nitride semiconductor device 100 includes a substrate 110, a first group III nitride semiconductor layer 120, a second group III nitride semiconductor layer 130, and a third group III nitride. The semiconductor layer 140 and the semiconductor layer group 150 are included. The first group III nitride semiconductor layer 120 is formed directly on the substrate 110. The second group III nitride semiconductor layer 130 is formed directly on the first group III nitride semiconductor layer 120. The third group III nitride semiconductor layer 140 is formed directly on the second group III nitride semiconductor layer 130. The semiconductor layer group 150 is formed directly on the third group III nitride semiconductor layer 140.
基板１１０は、例えば、Ｓｉ基板である。Ｓｉ基板は、安価である。 The substrate 110 is, for example, a Si substrate. Si substrates are inexpensive.
第１のIII 族窒化物半導体層１２０は、ＩｎX1ＡｌY1Ｇａ(1-X1-Y1) Ｎ層である。第２のIII 族窒化物半導体層１３０は、ＩｎX2ＡｌY2Ｇａ(1-X2-Y2) Ｎ層である。第３のIII 族窒化物半導体層１４０は、ＩｎX3ＡｌY3Ｇａ(1-X3-Y3) Ｎ層である。半導体層群１５０は、ＩｎX4ＡｌY4Ｇａ(1-X4-Y4) Ｎ層を有する。このように、いずれのIII 族窒化物半導体層も、ＩｎX ＡｌY Ｇａ(1-X-Y) Ｎ層である。ただし、第１のIII 族窒化物半導体層１２０におけるＩｎ組成Ｘ１は、第２のIII 族窒化物半導体層１３０におけるＩｎ組成Ｘ２よりも十分に大きい。 The first group III nitride semiconductor layer 120 is an In X1 Al Y1 Ga (1-X1-Y1) N layer. The second group III nitride semiconductor layer 130 is an In X2 Al Y2 Ga (1-X2-Y2) N layer. The third group III nitride semiconductor layer 140 is an In X3 Al Y3 Ga (1-X3-Y3) N layer. The semiconductor layer group 150 includes an In X4 Al Y4 Ga (1-X4-Y4) N layer. Thus, any group III nitride semiconductor layer is an In x Al y Ga (1-XY) N layer. However, the In composition X1 in the first group III nitride semiconductor layer 120 is sufficiently larger than the In composition X2 in the second group III nitride semiconductor layer 130.
１−２．第１のIII 族窒化物半導体層
第１のIII 族窒化物半導体層１２０は、Ｉｎ組成Ｘ１が高い第１のバッファ層である。第１のIII 族窒化物半導体層１２０として、例えば、ＩｎＮ層が挙げられる。第１のIII 族窒化物半導体層１２０のＩｎ組成Ｘ１は、
０．５ ≦ Ｘ１ ≦ １．０
である。
1-2. First Group III Nitride Semiconductor Layer The first group III nitride semiconductor layer 120 is a first buffer layer having a high In composition X1. An example of the first group III nitride semiconductor layer 120 is an InN layer. The In composition X1 of the first group III nitride semiconductor layer 120 is:
0.5 ≦ X1 ≦ 1.0
It is.
好ましくは、第１のIII 族窒化物半導体層１２０のＩｎ組成Ｘ１は、
０．７ ≦ Ｘ１ ≦ １．０
である。
Preferably, the In composition X1 of the first group III nitride semiconductor layer 120 is
0.7 ≦ X1 ≦ 1.0
It is.
より好ましくは、第１のIII 族窒化物半導体層１２０のＩｎ組成Ｘ１は、
０．９ ≦ Ｘ１ ≦ １．０
である。
More preferably, the In composition X1 of the first group III nitride semiconductor layer 120 is:
0.9 ≦ X1 ≦ 1.0
It is.
第１のIII 族窒化物半導体層１２０のＡｌ組成Ｙ１は、
０ ≦ Ｙ１ ≦ ０．３
である。
The Al composition Y1 of the first group III nitride semiconductor layer 120 is:
0 ≤ Y1 ≤ 0.3
It is.
好ましくは、第１のIII 族窒化物半導体層１２０のＡｌ組成Ｙ１は、
０ ≦ Ｙ１ ≦ ０．２
である。
Preferably, the Al composition Y1 of the first group III nitride semiconductor layer 120 is
0 ≤ Y1 ≤ 0.2
It is.
より好ましくは、第１のIII 族窒化物半導体層１２０のＡｌ組成Ｙ１は、
０ ≦ Ｙ１ ≦ ０．１
である。
More preferably, the Al composition Y1 of the first group III nitride semiconductor layer 120 is:
0 ≤ Y1 ≤ 0.1
It is.
第１のIII 族窒化物半導体層１２０の膜厚は、２ｎｍ以上１０００ｎｍ以下の範囲内である。好ましくは、第１のIII 族窒化物半導体層１２０の膜厚は、２ｎｍ以上３００ｎｍ以下の範囲内である。より好ましくは、第１のIII 族窒化物半導体層１２０の膜厚は、２ｎｍ以上１００ｎｍ以下の範囲内である。 The film thickness of the first group III nitride semiconductor layer 120 is in the range of 2 nm to 1000 nm. Preferably, the film thickness of the first group III nitride semiconductor layer 120 is in the range of 2 nm to 300 nm. More preferably, the thickness of the first group III nitride semiconductor layer 120 is in the range of 2 nm to 100 nm.
１−３．第２のIII 族窒化物半導体層
第２のIII 族窒化物半導体層１３０は、Ｉｎ組成Ｘ２およびＡｌ組成Ｙ２が低い第２のバッファ層である。また、第２のIII 族窒化物半導体層１３０の成長温度は、後述するように比較的低い。第２のIII 族窒化物半導体層１３０として、例えば、低温ＧａＮ層が挙げられる。第２のIII 族窒化物半導体層１３０のＩｎ組成Ｘ２は、
０ ≦ Ｘ２ ≦ ０．１
である。
1-3. Second Group III Nitride Semiconductor Layer The second group III nitride semiconductor layer 130 is a second buffer layer having a low In composition X2 and an Al composition Y2. The growth temperature of the second group III nitride semiconductor layer 130 is relatively low as will be described later. An example of the second group III nitride semiconductor layer 130 is a low-temperature GaN layer. The In composition X2 of the second group III nitride semiconductor layer 130 is
0 ≦ X2 ≦ 0.1
It is.
好ましくは、第２のIII 族窒化物半導体層１３０のＩｎ組成Ｘ２は、
０ ≦ Ｘ２ ≦ ０．０５
である。
Preferably, the In composition X2 of the second group III nitride semiconductor layer 130 is:
0 ≤ X2 ≤ 0.05
It is.
より好ましくは、第２のIII 族窒化物半導体層１３０のＩｎ組成Ｘ２は、
０ ≦ Ｘ２ ≦ ０．０１
である。
More preferably, the In composition X2 of the second group III nitride semiconductor layer 130 is:
0 ≤ X2 ≤ 0.01
It is.
第２のIII 族窒化物半導体層１３０のＡｌ組成Ｙ２は、
０ ≦ Ｙ２ ≦ ０．１
である。
The Al composition Y2 of the second group III nitride semiconductor layer 130 is
0 ≤ Y2 ≤ 0.1
It is.
好ましくは、第２のIII 族窒化物半導体層１３０のＡｌ組成Ｙ２は、
０ ≦ Ｙ２ ≦ ０．０５
である。
Preferably, the Al composition Y2 of the second group III nitride semiconductor layer 130 is
0 ≤ Y2 ≤ 0.05
It is.
より好ましくは、第２のIII 族窒化物半導体層１３０のＡｌ組成Ｙ２は、
０ ≦ Ｙ２ ≦ ０．０１
である。
More preferably, the Al composition Y2 of the second group III nitride semiconductor layer 130 is:
0 ≤ Y2 ≤ 0.01
It is.
第２のIII 族窒化物半導体層１３０の膜厚は、２ｎｍ以上１０００ｎｍ以下の範囲内である。好ましくは、第２のIII 族窒化物半導体層１３０の膜厚は、１０ｎｍ以上３００ｎｍ以下の範囲内である。より好ましくは、第２のIII 族窒化物半導体層１３０の膜厚は、１５ｎｍ以上１００ｎｍ以下の範囲内である。 The film thickness of the second group III nitride semiconductor layer 130 is in the range of 2 nm to 1000 nm. Preferably, the thickness of the second group III nitride semiconductor layer 130 is in the range of 10 nm to 300 nm. More preferably, the thickness of the second group III nitride semiconductor layer 130 is in the range of 15 nm to 100 nm.
１−４．第３のIII 族窒化物半導体層
第３のIII 族窒化物半導体層１４０は、第２のIII 族窒化物半導体層１３０の成長温度より高い温度で成膜されたIII 族窒化物半導体層である。第３のIII 族窒化物半導体層１４０として、例えば、高温ＧａＮが挙げられる。
1-4. Third Group III Nitride Semiconductor Layer The third group III nitride semiconductor layer 140 is a group III nitride semiconductor layer formed at a temperature higher than the growth temperature of the second group III nitride semiconductor layer 130. . An example of the third group III nitride semiconductor layer 140 is high-temperature GaN.
１−５．半導体層群
半導体層群１５０は、１層以上のIII 族窒化物半導体層を備えている。下記に説明する種々の半導体素子においては、この半導体層群１５０およびこの半導体層群１５０に形成される電極構造が、互いに異なっている。
1-5. Semiconductor Layer Group The semiconductor layer group 150 includes one or more group III nitride semiconductor layers. In various semiconductor elements described below, the semiconductor layer group 150 and the electrode structure formed in the semiconductor layer group 150 are different from each other.
１−６．III 族窒化物半導体素子の効果
本実施形態における第１のIII 族窒化物半導体層１２０では、Ｉｎ組成Ｘ１が非常に高い。そのため、第１のIII 族窒化物半導体層１２０の形成時には、第１のIII 族窒化物半導体層１２０は、ほぼＩｎＮに近い組成である。ＩｎＮ層では、５００℃程度以上で窒素が脱離する。第２のIII 族窒化物半導体層１３０の成長温度は５００℃未満である。そのため、第２のIII 族窒化物半導体層１３０を成長させる際には、第１のIII 族窒化物半導体層１２０は固体状態にある。第３のIII 族窒化物半導体層１４０の成長温度は５００℃以上であり、ＩｎＮ層の窒素原子の少なくとも一部は脱離する。第３のIII 族窒化物半導体層１４０を成長させる際には、第１のIII 族窒化物半導体層１２０の組成は、金属Ｉｎに非常に近い。ここで、金属Ｉｎは、変形しやすい。すなわち、金属Ｉｎは、基板１１０とIII 族窒化物半導体層との間の格子不整合を緩和することができる。よって、第１のIII 族窒化物半導体層１２０は、III 族窒化物半導体素子１００の反りの発生を抑制するとともに、クラックの発生を抑制することができる。
1-6. Effect of Group III Nitride Semiconductor Device In the first group III nitride semiconductor layer 120 in this embodiment, the In composition X1 is very high. Therefore, when the first group III nitride semiconductor layer 120 is formed, the first group III nitride semiconductor layer 120 has a composition substantially close to InN. In the InN layer, nitrogen is desorbed at about 500 ° C. or higher. The growth temperature of the second group III nitride semiconductor layer 130 is less than 500 ° C. Therefore, when the second group III nitride semiconductor layer 130 is grown, the first group III nitride semiconductor layer 120 is in a solid state. The growth temperature of the third group III nitride semiconductor layer 140 is 500 ° C. or higher, and at least some of the nitrogen atoms in the InN layer are desorbed. When the third group III nitride semiconductor layer 140 is grown, the composition of the first group III nitride semiconductor layer 120 is very close to that of the metal In. Here, the metal In is easily deformed. That is, the metal In can relax the lattice mismatch between the substrate 110 and the group III nitride semiconductor layer. Therefore, the first group III nitride semiconductor layer 120 can suppress the occurrence of warpage and the generation of cracks in the group III nitride semiconductor device 100.
２．ＨＥＭＴ素子
２−１．ＨＥＭＴ素子の構造
図２は、本実施形態のＨＥＭＴ２００を示す概略構成図である。ＨＥＭＴ２００は、高電子移動度トランジスタである。図２に示すように、ＨＥＭＴ２００は、基板１１０と、第１のIII 族窒化物半導体層１２０と、第２のIII 族窒化物半導体層１３０と、第３のIII 族窒化物半導体層１４０と、ｎ−ＧａＮ層２５０と、ｉ−ＡｌY5Ｇａ(1-Y5)Ｎ層２６０と、ソース電極Ｓ１と、ゲート電極Ｇ１と、ドレイン電極Ｄ１と、を有している。
2. HEMT element 2-1. Structure of HEMT Element FIG. 2 is a schematic configuration diagram showing a HEMT 200 of the present embodiment. The HEMT 200 is a high electron mobility transistor. As shown in FIG. 2, the HEMT 200 includes a substrate 110, a first group III nitride semiconductor layer 120, a second group III nitride semiconductor layer 130, a third group III nitride semiconductor layer 140, The n-GaN layer 250, the i-Al Y5 Ga (1-Y5) N layer 260, the source electrode S1, the gate electrode G1, and the drain electrode D1 are provided.
ｎ−ＧａＮ層２５０と、ｉ−ＡｌY5Ｇａ(1-Y5)Ｎ層２６０とは、半導体層群１５０である。ｎ−ＧａＮ層２５０は、チャネル層である。ｉ−ＡｌY5Ｇａ(1-Y5)Ｎ層２６０は、バリア層である。 The n-GaN layer 250 and the i-Al Y5 Ga (1-Y5) N layer 260 are the semiconductor layer group 150. The n-GaN layer 250 is a channel layer. The i-Al Y5 Ga (1-Y5) N layer 260 is a barrier layer.
ソース電極Ｓ１およびドレイン電極Ｄ１は、ｉ−ＡｌY5Ｇａ(1-Y5)Ｎ層２６０の上に形成されている。このように、ｎ−ＧａＮ層２５０は、基板１１０とｉ−ＡｌY5Ｇａ(1-Y5)Ｎ層２６０との間の位置に配置されている。ｉ−ＡｌY5Ｇａ(1-Y5)Ｎ層２６０からみてｎ−ＧａＮ層２５０の反対側の位置に、ゲート電極Ｇ１と、ソース電極Ｓ１と、ドレイン電極Ｄ１と、が配置されている。 The source electrode S1 and the drain electrode D1 are formed on the i-Al Y5 Ga (1-Y5) N layer 260. Thus, the n-GaN layer 250 is disposed at a position between the substrate 110 and the i-Al Y5 Ga (1-Y5) N layer 260. A gate electrode G1, a source electrode S1, and a drain electrode D1 are disposed at positions opposite to the n-GaN layer 250 when viewed from the i-Al Y5 Ga (1-Y5) N layer 260.
ここで、ｎ−ＧａＮ層２５０は、単一層であっても複数層であってもよい。ｉ−ＡｌY5Ｇａ(1-Y5)Ｎ層２６０は、単一層であっても複数層であってもよい。また、ｉ−ＡｌY5Ｇａ(1-Y5)Ｎ層２６０のバンドギャップは、ｎ−ＧａＮ層２５０のバンドギャップに比べて大きい。 Here, the n-GaN layer 250 may be a single layer or a plurality of layers. The i-Al Y5 Ga (1-Y5) N layer 260 may be a single layer or a plurality of layers. The band gap of the i-Al Y5 Ga (1-Y5) N layer 260 is larger than the band gap of the n-GaN layer 250.
第１のIII 族窒化物半導体層１２０と、第２のIII 族窒化物半導体層１３０と、第３のIII 族窒化物半導体層１４０とは、いずれも、ＩｎX ＡｌY Ｇａ(1-X-Y) Ｎ層である。第１のIII 族窒化物半導体層１２０は、Ｉｎ組成Ｘ１が高い第１のバッファ層である。第１のIII 族窒化物半導体層１２０のＩｎ組成Ｘ１は、
０．５ ≦ Ｘ１ ≦ １．０
である。
The first group III nitride semiconductor layer 120, the second group III nitride semiconductor layer 130, and the third group III nitride semiconductor layer 140 are all In x Al y Ga (1-XY). N layer. The first group III nitride semiconductor layer 120 is a first buffer layer having a high In composition X1. The In composition X1 of the first group III nitride semiconductor layer 120 is:
0.5 ≦ X1 ≦ 1.0
It is.
第２のIII 族窒化物半導体層１３０は、Ｉｎ組成Ｘ２およびＡｌ組成Ｙ２が低い第２のバッファ層である。また、第２のIII 族窒化物半導体層１３０の成長温度は、後述するように比較的低い。第２のIII 族窒化物半導体層１３０のＩｎ組成Ｘ２は、
０ ≦ Ｘ２ ≦ ０．１
である。
The second group III nitride semiconductor layer 130 is a second buffer layer having a low In composition X2 and an Al composition Y2. The growth temperature of the second group III nitride semiconductor layer 130 is relatively low as will be described later. The In composition X2 of the second group III nitride semiconductor layer 130 is
0 ≦ X2 ≦ 0.1
It is.
第１のIII 族窒化物半導体層１２０の組成および第２のIII 族窒化物半導体層１３０の組成は、前述のIII 族窒化物半導体素子の基本的構成の項目で説明した組成と同様であってもよい。 The composition of the first group III nitride semiconductor layer 120 and the composition of the second group III nitride semiconductor layer 130 are the same as those described in the basic configuration of the group III nitride semiconductor element described above. Also good.
２−２．ＨＥＭＴ素子の効果
第１のIII 族窒化物半導体層１２０では、Ｉｎ組成Ｘ１が非常に高い。そのため、第１のIII 族窒化物半導体層１２０の形成時には、第１のIII 族窒化物半導体層１２０は、ほぼＩｎＮに近い組成である。ＩｎＮ層では、５００℃程度以上で窒素が脱離する。第２のIII 族窒化物半導体層１３０の成長温度は５００℃未満である。そのため、第２のIII 族窒化物半導体層１３０を成長させる際には、第１のIII 族窒化物半導体層１２０は固体状態にある。第３のIII 族窒化物半導体層１４０の成長温度は５００℃以上であり、ＩｎＮ層の窒素原子の少なくとも一部は脱離する。第３のIII 族窒化物半導体層１４０を成長させる際には、第１のIII 族窒化物半導体層１２０の組成は、金属Ｉｎに非常に近い。ここで、金属Ｉｎは、変形しやすい。すなわち、金属Ｉｎは、基板１１０とIII 族窒化物半導体層との間の格子不整合を緩和することができる。よって、第１のIII 族窒化物半導体層１２０は、III 族窒化物半導体素子１００の反りの発生を抑制するとともに、クラックの発生を抑制することができる。
2-2. Effect of HEMT Element In the first group III nitride semiconductor layer 120, the In composition X1 is very high. Therefore, when the first group III nitride semiconductor layer 120 is formed, the first group III nitride semiconductor layer 120 has a composition substantially close to InN. In the InN layer, nitrogen is desorbed at about 500 ° C. or higher. The growth temperature of the second group III nitride semiconductor layer 130 is less than 500 ° C. Therefore, when the second group III nitride semiconductor layer 130 is grown, the first group III nitride semiconductor layer 120 is in a solid state. The growth temperature of the third group III nitride semiconductor layer 140 is 500 ° C. or higher, and at least some of the nitrogen atoms in the InN layer are desorbed. When the third group III nitride semiconductor layer 140 is grown, the composition of the first group III nitride semiconductor layer 120 is very close to that of the metal In. Here, the metal In is easily deformed. That is, the metal In can relax the lattice mismatch between the substrate 110 and the group III nitride semiconductor layer. Therefore, the first group III nitride semiconductor layer 120 can suppress the occurrence of warpage and the generation of cracks in the group III nitride semiconductor device 100.
３．III 族窒化物半導体素子の製造装置
３−１．製造装置の構成
図３は、本実施形態におけるIII 族窒化物半導体素子の製造装置１０００の概略構成図である。製造装置１０００は、窒素ガスを含有するガスをプラズマ化してそのプラズマ化したプラズマ生成物を成長基板に供給するとともに、III 族金属を含む有機金属ガスをプラズマ化しないで成長基板に供給する装置である。
3. Group III nitride semiconductor device manufacturing apparatus 3-1. Configuration of Manufacturing Apparatus FIG. 3 is a schematic configuration diagram of a manufacturing apparatus 1000 for a group III nitride semiconductor element according to this embodiment. The manufacturing apparatus 1000 is an apparatus that converts a gas containing nitrogen gas into a plasma and supplies the plasma product to the growth substrate, and supplies an organometallic gas containing a group III metal to the growth substrate without converting it into a plasma. is there.
製造装置１０００は、炉本体１００１と、シャワーヘッド電極１１００と、サセプター１２００と、加熱器１２１０と、第１のガス供給管１３００と、ガス導入室１４１０と、第２のガス供給管１４２０と、金属メッシュ１５００と、ＲＦ電源１６００と、マッチングボックス１６１０と、第１のガス供給部１７１０と、第２のガス供給部１８１０と、ガス容器１９１０、１９２０、１９３０と、恒温槽１９１１、１９２１、１９３１と、マスフローコントローラー１７２０、１７３０、１７４０、１８２０と、を有している。また、製造装置１０００は、排気口（図示せず）を有している。 The manufacturing apparatus 1000 includes a furnace main body 1001, a shower head electrode 1100, a susceptor 1200, a heater 1210, a first gas supply pipe 1300, a gas introduction chamber 1410, a second gas supply pipe 1420, a metal A mesh 1500, an RF power source 1600, a matching box 1610, a first gas supply unit 1710, a second gas supply unit 1810, gas containers 1910, 1920, 1930, thermostats 1911, 1921, 1931, Mass flow controllers 1720, 1730, 1740, and 1820. Moreover, the manufacturing apparatus 1000 has an exhaust port (not shown).
シャワーヘッド電極１１００は、周期的な電位を付与される第１の電極である。シャワーヘッド電極１１００は、例えば、ステンレス製である。もちろん、これ以外の金属であってもよい。シャワーヘッド電極１１００は、平板形状の電極である。そして、シャワーヘッド電極１１００には、表面から裏面に貫通する複数の貫通孔（図示せず）が設けられている。そして、これらの複数の貫通孔は、ガス導入室１４１０および第２のガス供給管１４２０と連通している。このため、ガス導入室１４１０から炉本体１００１の内部に供給される第２のガスは、好適にプラズマ化される。ＲＦ電源１６００は、シャワーヘッド電極１１００に高周波電位を付与する電位付与部である。 The shower head electrode 1100 is a first electrode to which a periodic potential is applied. The shower head electrode 1100 is made of, for example, stainless steel. Of course, other metals may be used. The shower head electrode 1100 is a flat electrode. The shower head electrode 1100 is provided with a plurality of through holes (not shown) penetrating from the front surface to the back surface. The plurality of through holes communicate with the gas introduction chamber 1410 and the second gas supply pipe 1420. For this reason, the second gas supplied from the gas introduction chamber 1410 to the inside of the furnace main body 1001 is preferably converted into plasma. The RF power source 1600 is a potential applying unit that applies a high-frequency potential to the shower head electrode 1100.
サセプター１２００は、基板１１０を支持するための基板支持部である。サセプター１２００の材質は、例えば、グラファイトである。また、これ以外の導電体であってもよい。ここで、基板１１０は、III 族窒化物半導体を成長させるための成長基板である。 The susceptor 1200 is a substrate support unit for supporting the substrate 110. The material of the susceptor 1200 is, for example, graphite. Other conductors may be used. Here, the substrate 110 is a growth substrate for growing a group III nitride semiconductor.
第１のガス供給管１３００は、サセプター１２００に第１のガスを供給するためのものである。実際には、サセプター１２００に支持された基板１１０に第１のガスを供給することとなる。ここで、第１のガスとは、III 族金属を含む有機金属ガスである。また、その他のキャリアガスを含んでいてもよい。第１のガス供給管１３００は、リング状のリング部１３１０を有している。そして、第１のガス供給管１３００のリング部１３１０には、１２個の貫通孔（図示せず）がリング部１３１０の内側に設けられている。これらの貫通孔は、第１のガスが噴出する噴出口である。そのため、第１のガスは、リング部１３１０の内側に向けて、噴出することとなる。第１のガス供給管１３００は、後述するように、プラズマ発生領域から離れた位置に位置している。 The first gas supply pipe 1300 is for supplying the first gas to the susceptor 1200. Actually, the first gas is supplied to the substrate 110 supported by the susceptor 1200. Here, the first gas is an organometallic gas containing a group III metal. Moreover, the other carrier gas may be included. The first gas supply pipe 1300 has a ring-shaped ring portion 1310. The ring portion 1310 of the first gas supply pipe 1300 is provided with twelve through holes (not shown) inside the ring portion 1310. These through holes are jet outlets from which the first gas is jetted. Therefore, the first gas is ejected toward the inside of the ring portion 1310. As will be described later, the first gas supply pipe 1300 is located at a position away from the plasma generation region.
第２のガス供給管１４２０は、サセプター１２００に第２のガスを供給するためのものである。実際には、第２のガスをガス導入室１４１０および炉本体１００１の内部に導入するとともに、サセプター１２００に支持された基板１１０に第２のガスを供給することとなる。そして、第２のガス供給管１４２０は、第２のガスを炉本体１００１の内部に供給する。ここで、第２のガス供給管１４２０が供給する第２のガスは、少なくとも窒素ガスを含むガスである。第２のガス供給管１４２０は、場合によって、窒素ガスと水素ガスとの混合ガスを第２のガスとして供給する。ガス導入室１４１０は、少なくとも窒素ガスを含むガスを一旦収容するとともに、シャワーヘッド電極１１００の貫通孔にこのガスを供給するためのものである。 The second gas supply pipe 1420 is for supplying the second gas to the susceptor 1200. Actually, the second gas is introduced into the gas introduction chamber 1410 and the furnace main body 1001 and the second gas is supplied to the substrate 110 supported by the susceptor 1200. The second gas supply pipe 1420 supplies the second gas into the furnace body 1001. Here, the second gas supplied from the second gas supply pipe 1420 is a gas containing at least nitrogen gas. In some cases, the second gas supply pipe 1420 supplies a mixed gas of nitrogen gas and hydrogen gas as the second gas. The gas introduction chamber 1410 is for temporarily storing a gas containing at least nitrogen gas and supplying the gas to the through hole of the shower head electrode 1100.
金属メッシュ１５００は、荷電粒子を捕獲するためのものである。金属メッシュ１５００は、例えば、ステンレス製である。もちろん、これ以外の金属であってもよい。金属メッシュ１５００は、シャワーヘッド電極１１００とサセプター１２００との間の位置に配置されている。そのため、後述するようにプラズマ発生領域で発生した荷電粒子が、サセプター１２００に支持されている成長基板１１０に向かうのを抑制することができる。また、金属メッシュ１５００は、シャワーヘッド電極と第１のガス供給管１３００のリング部１３１０との間の位置に配置されている。そのため、荷電粒子が、第１のガス供給管１３００から噴出されるIII 族金属を含む有機金属分子に衝突するのを抑制することができる。また、金属メッシュ１５００は、多数枚をずらして配置されている。つまり、第１のメッシュの開口部の位置に第２のメッシュの線状部を配置している。そのため、直線的に進行する光は、金属メッシュ１５００を透過できない。つまり、金属メッシュ１５００は、電子、イオン、光を通過させないが、中性のラジカルを通過させる。 The metal mesh 1500 is for capturing charged particles. The metal mesh 1500 is made of stainless steel, for example. Of course, other metals may be used. The metal mesh 1500 is disposed at a position between the shower head electrode 1100 and the susceptor 1200. Therefore, as will be described later, charged particles generated in the plasma generation region can be prevented from moving toward the growth substrate 110 supported by the susceptor 1200. In addition, the metal mesh 1500 is disposed at a position between the shower head electrode and the ring part 1310 of the first gas supply pipe 1300. Therefore, it is possible to suppress the charged particles from colliding with the organometallic molecules including the group III metal ejected from the first gas supply pipe 1300. The metal mesh 1500 is arranged by shifting a large number of sheets. That is, the linear part of the second mesh is arranged at the position of the opening of the first mesh. Therefore, light that travels linearly cannot pass through the metal mesh 1500. That is, the metal mesh 1500 does not pass electrons, ions, and light, but allows neutral radicals to pass.
炉本体１００１は、少なくとも、シャワーヘッド電極１１００と、サセプター１２００と、第１のガス供給管１３００のリング部１３１０と、金属メッシュ１５００と、を内部に収容している。炉本体１００１は、例えば、ステンレス製である。炉本体１００１は、上記以外の導電体であってもよい。 The furnace body 1001 accommodates at least a shower head electrode 1100, a susceptor 1200, a ring portion 1310 of the first gas supply pipe 1300, and a metal mesh 1500. The furnace body 1001 is made of stainless steel, for example. The furnace body 1001 may be a conductor other than the above.
炉本体１００１と、金属メッシュ１５００と、第１のガス供給管１３００とは、導電性の部材であり、いずれも接地されている。そのため、シャワーヘッド電極１１００に電位が付与されると、シャワーヘッド電極１１００と、炉本体１００１および金属メッシュ１５００および第１のガス供給管１３００と、の間に電圧が印加されることとなる。そして、炉本体１００１および金属メッシュ１５００および第１のガス供給管１３００の少なくとも１つ以上と、シャワーヘッド電極１１００と、の間に放電が生じると考えられる。シャワーヘッド電極１１００の直下では、高周波かつ高強度の電界が形成される。そのため、シャワーヘッド電極１１００の直下の位置は、プラズマ発生領域である。 The furnace body 1001, the metal mesh 1500, and the first gas supply pipe 1300 are conductive members, and all are grounded. Therefore, when a potential is applied to the showerhead electrode 1100, a voltage is applied between the showerhead electrode 1100, the furnace body 1001, the metal mesh 1500, and the first gas supply pipe 1300. Then, it is considered that electric discharge occurs between at least one of the furnace body 1001, the metal mesh 1500, and the first gas supply pipe 1300 and the shower head electrode 1100. A high-frequency and high-intensity electric field is formed immediately below the showerhead electrode 1100. Therefore, the position immediately below the shower head electrode 1100 is a plasma generation region.
ここで、第２のガス、すなわち、窒素ガスを含有するガスは、このプラズマ発生領域においてプラズマ化されることとなる。そして、プラズマ発生領域でプラズマ生成物が発生する。この場合におけるプラズマ生成物とは、窒素ラジカル等と、電子と、その他のイオン等である。第２のガスが水素ガスを含んでいる場合には、ＮＨと、ＮＨ2 と、ＮＨ3 と、これらの励起状態と、その他のものとを含む窒化水素系の化合物が生成される。 Here, the second gas, that is, the gas containing nitrogen gas is converted into plasma in this plasma generation region. A plasma product is generated in the plasma generation region. The plasma products in this case are nitrogen radicals, electrons, and other ions. When the second gas contains hydrogen gas, a hydrogen nitride-based compound containing NH, NH 2 , NH 3 , their excited state, and others is generated.
また、シャワーヘッド電極１１００と、サセプター１２００とは、十分に離れている。シャワーヘッド電極１１００と、サセプター１２００との間の距離は、４０ｍｍ以上２００ｍｍ以下である。より好ましくは、４０ｍｍ以上１５０ｍｍ以下である。シャワーヘッド電極１１００とサセプター１２００との間の距離が短いと、プラズマ発生領域がサセプター１２００の箇所にまで広がるおそれがある。シャワーヘッド電極１１００とサセプター１２００との間の距離が４０ｍｍ以上であれば、プラズマ発生領域がサセプター１２００の箇所にまで広がるおそれがほとんどない。そのため、荷電粒子が基板１１０に到達することを抑制できる。また、シャワーヘッド電極１１００とサセプター１２００との間の距離が大きいと、窒素ラジカルや、窒化水素系の化合物等が、サセプター１２００の保持する基板１１０に到達しにくくなる。なお、これらの距離は、プラズマ発生領域の大きさと、その他のプラズマ条件にも依存する。 Moreover, the shower head electrode 1100 and the susceptor 1200 are sufficiently separated. The distance between the showerhead electrode 1100 and the susceptor 1200 is 40 mm or more and 200 mm or less. More preferably, it is 40 mm or more and 150 mm or less. If the distance between the showerhead electrode 1100 and the susceptor 1200 is short, the plasma generation region may spread to the susceptor 1200. If the distance between the showerhead electrode 1100 and the susceptor 1200 is 40 mm or more, there is almost no possibility that the plasma generation region extends to the susceptor 1200. Therefore, it is possible to suppress the charged particles from reaching the substrate 110. Further, when the distance between the showerhead electrode 1100 and the susceptor 1200 is large, nitrogen radicals, a hydrogen nitride-based compound, or the like hardly reaches the substrate 110 held by the susceptor 1200. These distances depend on the size of the plasma generation region and other plasma conditions.
シャワーヘッド電極１１００は、サセプター１２００からみて第１のガス供給管１３００のリング部１３１０の貫通孔よりも遠い位置に配置されている。シャワーヘッド電極１１００と、第１のガス供給管１３００のリング部１３１０の貫通孔との間の距離は、３０ｍｍ以上１９０ｍｍ以下である。より好ましくは、３０ｍｍ以上１４０ｍｍ以下である。荷電粒子が、第１のガスに混入することを抑制するとともに、窒素ラジカルや、窒化水素系の化合物等が、第１のガスに混入しやすくするためである。このため、プラズマ化された第２のガスと、プラズマ化されない第１のガスとにより、基板１１０に半導体層が積層されることとなる。なお、これらの距離は、プラズマ発生領域の大きさと、その他のプラズマ条件にも依存する。 The shower head electrode 1100 is disposed at a position farther from the through hole of the ring portion 1310 of the first gas supply pipe 1300 when viewed from the susceptor 1200. The distance between the showerhead electrode 1100 and the through hole of the ring portion 1310 of the first gas supply pipe 1300 is 30 mm or more and 190 mm or less. More preferably, it is 30 mm or more and 140 mm or less. This is because charged particles are prevented from being mixed into the first gas, and nitrogen radicals, hydrogen nitride-based compounds, and the like are easily mixed into the first gas. Therefore, the semiconductor layer is stacked on the substrate 110 by the second gas that has been converted to plasma and the first gas that has not been converted to plasma. These distances depend on the size of the plasma generation region and other plasma conditions.
加熱器１２１０は、サセプター１２００を介して、サセプター１２００に支持される基板１１０を加熱するためのものである。 The heater 1210 is for heating the substrate 110 supported by the susceptor 1200 via the susceptor 1200.
マスフローコントローラー１７２０、１７３０、１７４０、１８２０は、各々のガスの流量を制御するためのものである。恒温槽１９１１、１９２１、１９３１には、不凍液１９１２、１９２２、１９３２が満たされている。また、ガス容器１９１０、１９２０、１９３０は、III 族金属を含む有機金属ガスを収容するための容器である。ガス容器１９１０、１９２０、１９３０には、それぞれ、トリメチルガリウムと、トリメチルインジウムと、トリメチルアルミニウムとが、収容されている。もちろん、トリエチルガリウム等、その他のIII 族金属を含む有機金属ガスであってもよい。 The mass flow controllers 1720, 1730, 1740, and 1820 are for controlling the flow rate of each gas. The thermostats 1911, 1921, and 1931 are filled with antifreeze liquids 1912, 1922, and 1932. Further, the gas containers 1910, 1920, and 1930 are containers for storing an organometallic gas containing a group III metal. The gas containers 1910, 1920, and 1930 contain trimethyl gallium, trimethyl indium, and trimethyl aluminum, respectively. Of course, organic metal gas containing other group III metals such as triethylgallium may be used.
３−２．製造装置の製造条件
製造装置１０００における製造条件を表１に示す。表１で挙げた数値範囲は、あくまで目安であり、必ずしもこの数値範囲である必要はない。ＲＦパワーは、１００Ｗ以上１０００Ｗ以下の範囲内である。ＲＦ電源１６００がシャワーヘッド電極１１００に付与する周期的な電位の周波数は、３０ＭＨｚ以上３００ＭＨｚ以下の範囲内である。基板温度は、０℃以上１２００℃以下の範囲内である。製造装置１０００の内圧は、１Ｐａ以上１００００Ｐａ以下の範囲内である。
3-2. Manufacturing conditions of manufacturing apparatus Table 1 shows manufacturing conditions in the manufacturing apparatus 1000. The numerical ranges given in Table 1 are only a guide and are not necessarily limited to these numerical ranges. The RF power is in the range of 100 W to 1000 W. The frequency of the periodic potential applied to the shower head electrode 1100 by the RF power source 1600 is in the range of 30 MHz to 300 MHz. The substrate temperature is in the range of 0 ° C. or more and 1200 ° C. or less. The internal pressure of the manufacturing apparatus 1000 is in the range of 1 Pa to 10,000 Pa.
［表１］
ＲＦパワー １００Ｗ以上 １０００Ｗ以下
周波数 ３０ＭＨｚ以上 ３００ＭＨｚ以下
基板温度 ０℃以上 １２００℃以下
内圧 １Ｐａ以上 １００００Ｐａ以下
[Table 1]
RF power 100W or more and 1000W or less Frequency 30MHz or more 300MHz or less Substrate temperature 0 ℃ or more 1200 ℃ or less Internal pressure 1Pa or more and 10,000Pa or less
３−３．製造装置の効果
この製造装置１０００は、アンモニア等の窒素原子を含むガスをプラズマ化するため、比較的低温でIII 族窒化物半導体層を成膜することができる。そのため、Ｉｎ濃度の高いIII 族窒化物半導体層を成膜することができる。具体的には、Ｉｎ組成Ｘが０．５以上というＩｎ濃度の高いIII 族窒化物半導体層を比較的速い成長速度で成長させることができる。つまり、Ｉｎ濃度の高いIII 族窒化物半導体層を有する半導体素子を量産することができる。また、原料ガスをプラズマ化するため、従来のＭＯＣＶＤ法に比べて、低い温度で半導体層を成長させることができる。例えば、基板温度を１００℃以上４００℃以下程度として成膜することができる。また、ＭＯＣＶＤ炉のように大量のアンモニアを用いる必要がない。そのため、大規模な除害装置を設ける必要がない。したがって、この製造装置１０００の製造コストおよびランニングコストは、従来の装置よりも低い。
3-3. Advantages of Manufacturing Apparatus Since this manufacturing apparatus 1000 converts a gas containing nitrogen atoms such as ammonia into plasma, a group III nitride semiconductor layer can be formed at a relatively low temperature. Therefore, a group III nitride semiconductor layer having a high In concentration can be formed. Specifically, a group III nitride semiconductor layer having a high In concentration with an In composition X of 0.5 or more can be grown at a relatively high growth rate. That is, a semiconductor device having a group III nitride semiconductor layer having a high In concentration can be mass-produced. Further, since the source gas is turned into plasma, the semiconductor layer can be grown at a lower temperature than in the conventional MOCVD method. For example, the film can be formed at a substrate temperature of about 100 ° C. to 400 ° C. Further, it is not necessary to use a large amount of ammonia as in the MOCVD furnace. Therefore, there is no need to provide a large scale abatement device. Therefore, the manufacturing cost and running cost of the manufacturing apparatus 1000 are lower than those of the conventional apparatus.
４．III 族窒化物半導体素子の製造方法
本実施形態では、半導体層の成膜にＲＥＭＯＣＶＤ（Ｒａｄｉｃａｌ Ｅｎｈａｎｃｅｄ Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いる。
4). Method for Producing Group III Nitride Semiconductor Device In this embodiment, a REMOCVD (Radially Enhanced Metal Organic Vapor Deposition) method is used for forming a semiconductor layer.
４−１．基板のクリーニング
ここで、本実施形態の製造装置１０００を用いたIII 族窒化物半導体素子の製造方法について、ＨＥＭＴ２００を例に挙げて説明する。まず、基板１１０を準備する。基板１１０として、例えば、Ｓｉ（１１１）基板を用いることができる。また、その他の基板を用いてもよい。基板１１０を、製造装置１０００の内部に配置し、水素ガスを１０００ｓｃｃｍ程度供給しながら基板温度を９００℃程度まで上昇させる。これにより、基板１１０の表面を還元するとともに、基板１１０の表面をクリーニングする。基板温度については、より高い温度にしてもよい。
4-1. Cleaning of Substrate Here, a method for manufacturing a group III nitride semiconductor device using the manufacturing apparatus 1000 of the present embodiment will be described using the HEMT 200 as an example. First, the substrate 110 is prepared. As the substrate 110, for example, a Si (111) substrate can be used. Other substrates may also be used. The substrate 110 is placed inside the manufacturing apparatus 1000, and the substrate temperature is raised to about 900 ° C. while supplying hydrogen gas at about 1000 sccm. As a result, the surface of the substrate 110 is reduced and the surface of the substrate 110 is cleaned. The substrate temperature may be higher.
４−２．III 族窒化物半導体層形成工程
このIII 族窒化物半導体層形成工程では、III 族窒化物半導体層を形成する。III 族窒化物半導体層形成工程は、基板１１０に第１のIII 族窒化物半導体層１２０を直接形成する第１のIII 族窒化物半導体層形成工程と、第１のIII 族窒化物半導体層１２０の上に第２のIII 族窒化物半導体層１３０を直接形成する第２のIII 族窒化物半導体層形成工程と、第２のIII 族窒化物半導体層１３０の上に第３のIII 族窒化物半導体層１４０を直接形成する第３のIII 族窒化物半導体層形成工程と、第３のIII 族窒化物半導体層１４０の上に半導体層群１５０を直接形成する半導体層群形成工程と、を有する。
4-2. Group III nitride semiconductor layer forming step In this group III nitride semiconductor layer forming step, a group III nitride semiconductor layer is formed. The group III nitride semiconductor layer forming step includes a first group III nitride semiconductor layer forming step of directly forming the first group III nitride semiconductor layer 120 on the substrate 110, and a first group III nitride semiconductor layer 120. Forming a second group III nitride semiconductor layer 130 directly on the second group III nitride semiconductor layer 130, and forming a third group III nitride on the second group III nitride semiconductor layer 130. A third group III nitride semiconductor layer forming step for directly forming the semiconductor layer 140; and a semiconductor layer group forming step for directly forming the semiconductor layer group 150 on the third group III nitride semiconductor layer 140. .
４−２−１．第１のIII 族窒化物半導体層形成工程
ＲＦ電源１６１０をＯＮにする。そして、第２のガス供給管１４２０から、窒素ガスまたは窒素ガスとその他の不活性ガスとの混合ガスを供給する。この混合ガスは、水素ガスを含まない。そして、シャワーヘッド電極１１００の貫通孔から炉本体１００１の内部に供給された混合ガスは、シャワーヘッド電極１１００の直下でプラズマ化する。そのため、シャワーヘッド電極１１００の直下にプラズマ発生領域が生成される。この際に、窒素ラジカルが生成される。また、電子やその他の荷電粒子も生成される。
4-2-1. First Group III Nitride Semiconductor Layer Formation Step The RF power supply 1610 is turned on. Then, nitrogen gas or a mixed gas of nitrogen gas and other inert gas is supplied from the second gas supply pipe 1420. This mixed gas does not contain hydrogen gas. The mixed gas supplied into the furnace main body 1001 from the through hole of the shower head electrode 1100 is converted into plasma immediately below the shower head electrode 1100. Therefore, a plasma generation region is generated immediately below the showerhead electrode 1100. At this time, nitrogen radicals are generated. Electrons and other charged particles are also generated.
そして、これらの窒素ラジカルと電子とその他の荷電粒子を含んだラジカル混合気体は、基板１１０に向けて送出される。このラジカル混合ガスの発生箇所は、シャワーヘッド電極１１００の直下である。シャワーヘッド電極１１００から基板１１０までの距離は十分に広いため、ラジカル混合気体のうち、電子やイオン等の荷電粒子は、基板１１０まで到達しにくい。また、金属メッシュ１５００は、荷電粒子を捕獲するためのものである。そのため、基板１１０に向けて供給されるのは、窒素ラジカルであると考えられる。窒素ラジカルは、通常のアンモニアに比べて、反応性が高い。そのため、従来に比べて低い温度で半導体層をエピタキシャル成長させることができる。 The radical mixed gas containing these nitrogen radicals, electrons, and other charged particles is sent toward the substrate 110. The generation location of this radical mixed gas is directly under the shower head electrode 1100. Since the distance from the showerhead electrode 1100 to the substrate 110 is sufficiently wide, charged particles such as electrons and ions in the radical mixed gas hardly reach the substrate 110. The metal mesh 1500 is for capturing charged particles. Therefore, it is considered that nitrogen radicals are supplied toward the substrate 110. Nitrogen radicals are more reactive than ordinary ammonia. Therefore, the semiconductor layer can be epitaxially grown at a lower temperature than conventional.
一方、第１のガス供給管１３００のリング部１３１０から、III 族金属の有機金属ガスを供給する。例えば、トリメチルガリウムと、トリメチルインジウムと、トリメチルアルミニウムとが、挙げられる。本実施形態では、Ｉｎ濃度の高い半導体層を形成するため、インジウム元素を含む有機金属ガスの供給量は、従来に比べて多い。これらのガスは、基板１１０に向かうラジカル混合気体に巻き込まれて、基板１１０に供給されることとなる。III 族金属の有機金属ガスは、プラズマ化されないで、基板１１０に供給される。 On the other hand, a group III metal organometallic gas is supplied from the ring portion 1310 of the first gas supply pipe 1300. For example, trimethylgallium, trimethylindium, and trimethylaluminum are listed. In this embodiment, since a semiconductor layer having a high In concentration is formed, the supply amount of the organometallic gas containing an indium element is larger than the conventional amount. These gases are entrained in the radical mixed gas toward the substrate 110 and supplied to the substrate 110. The organometallic gas of Group III metal is supplied to the substrate 110 without being converted into plasma.
このように、第１のIII 族窒化物半導体層形成工程では、水素ガスを基板１１０に供給することなく窒素原子を含有するガスをプラズマ化して基板１１０に供給するとともに、III 族金属を含む有機金属ガスをプラズマ化しないで基板１１０に供給する。これにより、Ｉｎ組成Ｘ１が０．５以上１．０以下の範囲内のＩｎX1ＡｌY1Ｇａ(1-X1-Y1) Ｎ層を形成する。第１のIII 族窒化物半導体層１２０は、ＩｎＮ層であるとよい。この工程において、前述したように水素ガスを供給しない。水素ガスが第１のIII 族窒化物半導体層１２０のＩｎをエッチングしてしまうおそれがあるからである。また、このときの基板温度は、０℃以上５００℃未満である。 As described above, in the first group III nitride semiconductor layer forming step, the gas containing nitrogen atoms is supplied into the substrate 110 without supplying the hydrogen gas to the substrate 110 and supplied to the substrate 110, and the organic compound containing a group III metal is used. The metal gas is supplied to the substrate 110 without being converted into plasma. Thereby, an In X1 Al Y1 Ga (1-X1-Y1) N layer having an In composition X1 in the range of 0.5 to 1.0 is formed. The first group III nitride semiconductor layer 120 is preferably an InN layer. In this step, hydrogen gas is not supplied as described above. This is because hydrogen gas may etch In in the first group III nitride semiconductor layer 120. Further, the substrate temperature at this time is 0 ° C. or higher and lower than 500 ° C.
４−２−２．第２のIII 族窒化物半導体層形成工程
第２のIII 族窒化物半導体層形成工程では、水素ガスを基板１１０に供給することなく窒素原子を含有するガスをプラズマ化して基板１１０に供給するとともに、III 族金属を含む有機金属ガスをプラズマ化しないで基板１１０に供給する。これにより、Ｉｎ組成Ｘ２が０以上０．１以下でＡｌ組成Ｙ２が０以上０．１以下のＩｎX2ＡｌY2Ｇａ(1-X2-Y2) Ｎ層を形成する。このときの基板温度は、０℃以上５００℃未満である。このため、この工程において第１のIII 族窒化物半導体層１２０は固体状態である。第２のIII 族窒化物半導体層１３０は、低温ＧａＮ層であるとよい。この工程において、前述したように水素ガスを供給しない。水素ガスが第２のIII 族窒化物半導体層１３０に十分に覆われていない第１のIII 族窒化物半導体層１２０のＩｎをエッチングしてしまうおそれがあるからである。
4-2-2. Second Group III Nitride Semiconductor Layer Forming Step In the second group III nitride semiconductor layer forming step, a gas containing nitrogen atoms is converted to plasma and supplied to the substrate 110 without supplying hydrogen gas to the substrate 110. , An organometallic gas containing a group III metal is supplied to the substrate 110 without being converted into plasma. Thus, an In X2 Al Y2 Ga (1-X2-Y2) N layer having an In composition X2 of 0 or more and 0.1 or less and an Al composition Y2 of 0 or more and 0.1 or less is formed. The substrate temperature at this time is 0 ° C. or higher and lower than 500 ° C. Therefore, in this step, the first group III nitride semiconductor layer 120 is in a solid state. The second group III nitride semiconductor layer 130 may be a low-temperature GaN layer. In this step, hydrogen gas is not supplied as described above. This is because the hydrogen gas may etch In in the first group III nitride semiconductor layer 120 that is not sufficiently covered by the second group III nitride semiconductor layer 130.
４−２−３．第３のIII 族窒化物半導体層形成工程
第３のIII 族窒化物半導体層形成工程では、基板１１０の温度を第２のIII 族窒化物半導体層形成工程より高い温度とし、窒素原子を含有するガスをプラズマ化して基板１１０に供給するとともに、III 族金属を含む有機金属ガスをプラズマ化しないで基板１１０に供給する。これにより、結晶性のよいＩｎX3ＡｌY3Ｇａ(1-X3-Y3) Ｎ層を形成する。このときの基板温度は、５００℃以上１２００℃以下である。好ましくは、基板温度は、８５０℃以上１１５０℃以下である。結晶性に優れた第３のIII 族窒化物半導体層１４０を形成することができるからである。
4-2-3. Third Group III Nitride Semiconductor Layer Forming Step In the third group III nitride semiconductor layer forming step, the temperature of the substrate 110 is set higher than that in the second group III nitride semiconductor layer forming step, and contains nitrogen atoms. The gas is converted into plasma and supplied to the substrate 110, and an organometallic gas containing a group III metal is supplied to the substrate 110 without being converted into plasma. Thus, an In X3 Al Y3 Ga (1-X3-Y3) N layer having good crystallinity is formed. The substrate temperature at this time is 500 ° C. or more and 1200 ° C. or less. Preferably, the substrate temperature is 850 ° C. or higher and 1150 ° C. or lower. This is because the third group III nitride semiconductor layer 140 having excellent crystallinity can be formed.
この基板温度では、第１のIII 族窒化物半導体層１２０は溶融状態にある。つまり、基板１１０は固体状態であり、第１のIII 族窒化物半導体層１２０は溶融状態であり、第２のIII 族窒化物半導体層１３０は固体状態である。第１のIII 族窒化物半導体層１２０は、上下の結晶に挟まれた状態で溶融している。このように、基板１１０および第２のIII 族窒化物半導体層１３０を固体状態のままとしつつ、第１のIII 族窒化物半導体層１２０を溶融状態にした状態で、第３のIII 族窒化物半導体層１４０を形成する。第３のIII 族窒化物半導体層１４０は、高温ＧａＮ層であるとよい。高温ＧａＮ層は、低温ＧａＮ層に比べて十分に優れた結晶性を備えているからである。 At this substrate temperature, the first group III nitride semiconductor layer 120 is in a molten state. That is, the substrate 110 is in a solid state, the first group III nitride semiconductor layer 120 is in a molten state, and the second group III nitride semiconductor layer 130 is in a solid state. The first group III nitride semiconductor layer 120 is melted while being sandwiched between upper and lower crystals. In this way, the third group III nitride is maintained in a state where the first group III nitride semiconductor layer 120 is in a molten state while the substrate 110 and the second group III nitride semiconductor layer 130 remain in a solid state. A semiconductor layer 140 is formed. The third group III nitride semiconductor layer 140 may be a high temperature GaN layer. This is because the high temperature GaN layer has sufficiently superior crystallinity as compared with the low temperature GaN layer.
この工程において、水素ガスを供給するとよい。例えば、窒素原子を含有するガスと水素ガスとの混合ガスをプラズマ化して基板１１０に供給する。第２のIII 族窒化物半導体層１３０は結晶状態にあるため、水素ガスは第１のIII 族窒化物半導体層１２０にほとんど影響を与えない。また、仮に水素ガスが第１のIII 族窒化物半導体層１２０のＩｎを削るようなことがあったとしても、基板温度により第１のIII 族窒化物半導体層１２０の窒素原子は脱離している最中である。そのため、水素ガスを用いることにより、第２のIII 族窒化物半導体層１３０より上層の半導体層はほとんどダメージを受けない。このように水素ガスが供給されているため、ＮＨとＮＨ2 とＮＨ3 とこれらの励起状態とその他のものとを含む窒化水素系の化合物が、発生する。そして、これらの窒化水素系の化合物が、第３のIII 族窒化物半導体層１４０の成長に寄与する。その結果、高品質な第３のIII 族窒化物半導体層１４０が形成される。 In this step, hydrogen gas may be supplied. For example, a mixed gas of nitrogen-containing gas and hydrogen gas is converted into plasma and supplied to the substrate 110. Since the second group III nitride semiconductor layer 130 is in a crystalline state, the hydrogen gas hardly affects the first group III nitride semiconductor layer 120. Further, even if hydrogen gas sometimes scrapes In in the first group III nitride semiconductor layer 120, nitrogen atoms in the first group III nitride semiconductor layer 120 are desorbed due to the substrate temperature. In the middle. Therefore, by using hydrogen gas, the semiconductor layer above the second group III nitride semiconductor layer 130 is hardly damaged. Since hydrogen gas is supplied in this way, a hydrogen nitride-based compound containing NH, NH 2 , NH 3 , their excited state, and others is generated. These hydrogen nitride compounds contribute to the growth of the third group III nitride semiconductor layer 140. As a result, a high-quality third group III nitride semiconductor layer 140 is formed.
４−２−４．半導体層群形成工程
半導体層群形成工程では、窒素ガスと水素ガスとを含む混合ガスをプラズマ化して、そのプラズマ化した混合ガスを基板１１０に供給するとともに、III 族金属を含む有機金属ガスをプラズマ化しないで基板１１０に供給する。これにより、ｎ−ＧａＮ層２５０と、ｉ−ＡｌY5Ｇａ(1-Y5)Ｎ層２６０と、が形成される。
4-2-4. Semiconductor layer group forming step In the semiconductor layer group forming step, a mixed gas containing nitrogen gas and hydrogen gas is converted into plasma, and the plasma mixed gas is supplied to the substrate 110, and an organometallic gas containing a group III metal is supplied. The plasma is supplied to the substrate 110 without being converted into plasma. Thereby, the n-GaN layer 250 and the i-Al Y5 Ga (1-Y5) N layer 260 are formed.
このようにして、基板１１０の上に、第１のIII 族窒化物半導体層１２０と、第２のIII 族窒化物半導体層１３０と、第３のIII 族窒化物半導体層１４０と、ｎ−ＧａＮ層２５０と、ｉ−ＡｌY5Ｇａ(1-Y5)Ｎ層２６０と、を形成する。上記の各半導体層を形成するために、適宜原料ガスを切り替えればよい。 In this way, on the substrate 110, the first group III nitride semiconductor layer 120, the second group III nitride semiconductor layer 130, the third group III nitride semiconductor layer 140, and n-GaN. A layer 250 and an i-Al Y5 Ga (1-Y5) N layer 260 are formed. In order to form each of the semiconductor layers, the source gas may be switched as appropriate.
４−３．電極形成工程
次に、ｉ−ＡｌY5Ｇａ(1-Y5)Ｎ層２６０の上にソース電極Ｓ１およびドレイン電極Ｄ１を形成する。また、ｉ−ＡｌY5Ｇａ(1-Y5)Ｎ層２６０の上にゲート電極Ｇ１を形成する。以上により、ＨＥＭＴ２００の基本的構造が製造される。
4-3. Next, the source electrode S1 and the drain electrode D1 are formed on the i-Al Y5 Ga (1-Y5) N layer 260. Further, the gate electrode G 1 is formed on the i-Al Y 5 Ga (1-Y 5) N layer 260. As described above, the basic structure of the HEMT 200 is manufactured.
４−４．素子分離工程
次に、ウエハ状の基板１１０を分割して、複数のＨＥＭＴ２００に切り出す。もしくは、基板１１０から余剰な部分を除去する。そのためには、レーザー装置や、ブレーキング装置等を用いればよい。
4-4. Element Isolation Step Next, the wafer-like substrate 110 is divided and cut into a plurality of HEMTs 200. Alternatively, excess portions are removed from the substrate 110. For this purpose, a laser device, a braking device or the like may be used.
４−５．その他工程
また、上記の他に、熱処理工程と、保護膜形成工程と、その他の工程と、を実施してもよい。以上により、本実施形態のＨＥＭＴ２００が製造される。
4-5. Other Steps In addition to the above, a heat treatment step, a protective film forming step, and other steps may be performed. As described above, the HEMT 200 of the present embodiment is manufactured.
５．III 族窒化物半導体素子の製造方法の効果
Ｉｎ組成Ｘの高い半導体層では、窒素が高温状態で脱離しやすい。ＭＯＣＶＤ法等の一般的に用いられる気相成長法では、８５０℃以上１１５０℃以下の程度と比較的高温の条件下で成膜される。したがって、ＭＯＣＶＤ法等では、Ｉｎ組成Ｘの高い半導体層を成長させるのは困難である。本実施形態では、ＲＥＭＯＣＶＤ法を用いる。窒素原子を含有するガスをプラズマ化するため、低温で窒素ラジカルが発生する。そのため、より低温で半導体層を成膜することができる。その結果、窒素原子の脱離を防止しつつ、非常にＩｎ組成Ｘが高い第１のIII 族窒化物半導体層１２０を成膜することができる。
5. Effect of Group III Nitride Semiconductor Device Manufacturing Method In a semiconductor layer having a high In composition X, nitrogen is easily desorbed at a high temperature. In a generally used vapor deposition method such as the MOCVD method, the film is formed at a relatively high temperature of about 850 ° C. to 1150 ° C. Therefore, it is difficult to grow a semiconductor layer having a high In composition X by MOCVD or the like. In this embodiment, the REMOCVD method is used. Since the gas containing nitrogen atoms is turned into plasma, nitrogen radicals are generated at a low temperature. Therefore, the semiconductor layer can be formed at a lower temperature. As a result, the first group III nitride semiconductor layer 120 having a very high In composition X can be formed while preventing the elimination of nitrogen atoms.
そして、第２のIII 族窒化物半導体層１３０は、この第１のIII 族窒化物半導体層１２０が熱分解しない程度に比較的低温で成膜される。比較的低温で成膜されるため、第２のIII 族窒化物半導体層１３０の結晶性は、やや低い。第３のIII 族窒化物半導体層１４０は、比較的高温で成膜される。第３のIII 族窒化物半導体層１４０の成膜時に、第１のIII 族窒化物半導体層１２０が溶融状態になる可能性がある。しかし、第２のIII 族窒化物半導体層１３０が結晶状態で残留しているため、その上に結晶性の高い第３のIII 族窒化物半導体層１４０を好適に成長させることができる。 Then, the second group III nitride semiconductor layer 130 is formed at a relatively low temperature so that the first group III nitride semiconductor layer 120 is not thermally decomposed. Since the film is formed at a relatively low temperature, the crystallinity of the second group III nitride semiconductor layer 130 is slightly low. The third group III nitride semiconductor layer 140 is formed at a relatively high temperature. When the third group III nitride semiconductor layer 140 is formed, the first group III nitride semiconductor layer 120 may be in a molten state. However, since the second group III nitride semiconductor layer 130 remains in a crystalline state, the third group III nitride semiconductor layer 140 having high crystallinity can be preferably grown thereon.
そして、本実施形態のＨＥＭＴ２００においては、第３のIII 族窒化物半導体層１４０より上層の半導体層の結晶性が優れている。また、第１のIII 族窒化物半導体層１２０の組成は金属Ｉｎに近い。金属Ｉｎは非常に軟らかい材料である。そのため、第１のIII 族窒化物半導体層１２０が基板１１０からの応力を十分に吸収する。ゆえに、品質の高いＨＥＭＴ２００が実現されている。 In the HEMT 200 of this embodiment, the crystallinity of the semiconductor layer above the third group III nitride semiconductor layer 140 is excellent. The composition of the first group III nitride semiconductor layer 120 is close to that of metal In. Metal In is a very soft material. Therefore, the first group III nitride semiconductor layer 120 sufficiently absorbs stress from the substrate 110. Therefore, a high quality HEMT 200 is realized.
６．変形例
６−１．ＭＯＳ型ＨＥＭＴ（ＭＩＳ型ＨＥＭＴ）
図４に示すように、ＭＯＳ型ＨＥＭＴ３００についても第１の実施形態の技術を適用することができる。ＭＯＳ型ＨＥＭＴ３００は、基板１１０と、第１のIII 族窒化物半導体層１２０と、第２のIII 族窒化物半導体層１３０と、第３のIII 族窒化物半導体層１４０と、ｎ−ＧａＮ層２５０と、ｉ−ＡｌY5Ｇａ(1-Y5)Ｎ層２６０と、絶縁膜Ｉ２と、ソース電極Ｓ２と、ゲート電極Ｇ２と、ドレイン電極Ｄ２と、を有している。絶縁膜Ｉ２は、ｉ−ＡｌY5Ｇａ(1-Y5)Ｎ層２６０とゲート電極Ｇ２とを絶縁している。絶縁膜Ｉ２は、酸化物である。もしくは、絶縁膜Ｉ２は、それ以外の絶縁体であってもよい。このように、III 族窒化物半導体素子は、ＭＯＳ型ＨＥＭＴ素子であってもよい。また、III 族窒化物半導体素子は、ＭＩＳ型ＨＥＭＴ素子であってもよい。
6). Modification 6-1. MOS type HEMT (MIS type HEMT)
As shown in FIG. 4, the technique of the first embodiment can also be applied to the MOS type HEMT 300. The MOS type HEMT 300 includes a substrate 110, a first group III nitride semiconductor layer 120, a second group III nitride semiconductor layer 130, a third group III nitride semiconductor layer 140, and an n-GaN layer 250. And an i-Al Y5 Ga (1-Y5) N layer 260, an insulating film I2, a source electrode S2, a gate electrode G2, and a drain electrode D2. The insulating film I2 insulates the i-Al Y5 Ga (1-Y5) N layer 260 and the gate electrode G2. The insulating film I2 is an oxide. Alternatively, the insulating film I2 may be other insulators. Thus, the group III nitride semiconductor device may be a MOS type HEMT device. Further, the group III nitride semiconductor device may be a MIS type HEMT device.
６−２．合金散乱防止層
図５に示すように、ＨＥＭＴ４００は、合金散乱防止層４７０を有していてもよい。このとき、半導体層群１５０は、１層以上の合金散乱防止層４７０を有する。合金散乱防止層４７０は、１層以上のIII 族窒化物半導体を備える半導体層である。合金散乱防止層４７０は、ｎ−ＧａＮ層２５０とｉ−ＡｌY5Ｇａ(1-Y5)Ｎ層２６０との間に位置する層である。すなわち、合金散乱防止層４７０は、チャネル層とバリア層との間に位置している。合金散乱防止層４７０は、バリア層であるｉ−ＡｌY5Ｇａ(1-Y5)Ｎ層２６０よりもバンドギャップの大きい層である。
6-2. Alloy Scattering Prevention Layer As shown in FIG. 5, the HEMT 400 may have an alloy scattering prevention layer 470. At this time, the semiconductor layer group 150 includes one or more alloy scattering prevention layers 470. The alloy scattering prevention layer 470 is a semiconductor layer including one or more group III nitride semiconductors. The alloy scattering prevention layer 470 is a layer located between the n-GaN layer 250 and the i-Al Y5 Ga (1-Y5) N layer 260. That is, the alloy scattering prevention layer 470 is located between the channel layer and the barrier layer. The alloy scattering prevention layer 470 is a layer having a larger band gap than the i-Al Y5 Ga (1-Y5) N layer 260 that is a barrier layer.
６−３．基板
本実施形態の基板１１０は、Ｓｉ基板である。その他に、基板１１０として、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板、ＺｎＯ基板等を用いてもよい。また、その他の基板を用いることもできる。ただし、Ｓｉ基板は、安価であり、大口径基板を用いる場合に好適である。
6-3. Substrate The substrate 110 of this embodiment is a Si substrate. In addition, as the substrate 110, a SiC substrate, a sapphire substrate, a ZnSe substrate, a ZnO substrate, or the like may be used. Other substrates can also be used. However, the Si substrate is inexpensive and is suitable when a large-diameter substrate is used.
６−４．金属Ｉｎ層の形成
第１のIII 族窒化物半導体層形成工程では、第１のIII 族窒化物半導体層１２０としてＩｎＮ層を形成してもよい。第３のIII 族窒化物半導体層形成工程では、ＩｎＮ層のＮを脱離させてＩｎＮ層を金属Ｉｎ層としてもよい。
6-4. Formation of Metal In Layer In the first group III nitride semiconductor layer forming step, an InN layer may be formed as the first group III nitride semiconductor layer 120. In the third group III nitride semiconductor layer forming step, N in the InN layer may be eliminated to make the InN layer a metal In layer.
この場合には、第１のIII 族窒化物半導体層１２０が、ほぼ金属Ｉｎ層となる。金属Ｉｎ層は、基板１１０および第２のIII 族窒化物半導体層１３０に比べて十分に硬度が低い。そのため、基板１１０と第２のIII 族窒化物半導体層１３０との間の応力は十分に緩和される。これにより、III 族窒化物半導体素子１００は、ほとんど反ることがない。 In this case, the first group III nitride semiconductor layer 120 is substantially a metal In layer. The metal In layer has sufficiently lower hardness than the substrate 110 and the second group III nitride semiconductor layer 130. Therefore, the stress between the substrate 110 and the second group III nitride semiconductor layer 130 is sufficiently relaxed. Thereby, the group III nitride semiconductor device 100 hardly warps.
６−５．組み合わせ
上記の変形例について、自由に組み合わせてもよい。
6-5. Combinations The above modification examples may be freely combined.
７．本実施形態のまとめ
本実施形態のＨＥＭＴ２００は、第１のIII 族窒化物半導体層１２０と、第２のIII 族窒化物半導体層１３０と、第３のIII 族窒化物半導体層１４０と、ｎ−ＧａＮ層２５０と、ｉ−ＡｌY5Ｇａ(1-Y5)Ｎ層２６０と、を有する。第１のIII 族窒化物半導体層１２０のＩｎ組成Ｘ１は非常に高い。また、第２のIII 族窒化物半導体層１３０では、Ｉｎ組成Ｘ２およびＡｌ組成Ｙ２が低い。そして、第２のIII 族窒化物半導体層１３０の成長温度は、５００℃未満と十分に低い。そのため、第３のIII 族窒化物半導体層１４０より上層の半導体層の結晶性は優れている。また、第１のIII 族窒化物半導体層１２０が格子不整合および熱膨張係数差を効果的に吸収している。そのため、クラックの発生および反りの発生を抑制するIII 族窒化物半導体素子が実現されている。
7). Summary of this Embodiment The HEMT 200 of this embodiment includes a first group III nitride semiconductor layer 120, a second group III nitride semiconductor layer 130, a third group III nitride semiconductor layer 140, an n− A GaN layer 250 and an i-Al Y5 Ga (1-Y5) N layer 260 are included. The In composition X1 of the first group III nitride semiconductor layer 120 is very high. In the second group III nitride semiconductor layer 130, the In composition X2 and the Al composition Y2 are low. The growth temperature of the second group III nitride semiconductor layer 130 is sufficiently low at less than 500 ° C. Therefore, the crystallinity of the semiconductor layer above the third group III nitride semiconductor layer 140 is excellent. Further, the first group III nitride semiconductor layer 120 effectively absorbs the lattice mismatch and the difference in thermal expansion coefficient. Therefore, a group III nitride semiconductor device that suppresses the occurrence of cracks and warpage has been realized.
（第２の実施形態）
第２の実施形態について説明する。第２の実施形態では、半導体レーザー素子について説明する。
(Second Embodiment)
A second embodiment will be described. In the second embodiment, a semiconductor laser element will be described.
１．半導体レーザー素子
１−１．半導体レーザー素子の構造
本実施形態の半導体レーザー素子５００は、図６に示すように、基板１１０と、第１のIII 族窒化物半導体層１２０と、第２のIII 族窒化物半導体層１３０と、第３のIII 族窒化物半導体層１４０と、ｎ−ＧａＮ層５５０と、活性層５６０と、ｐ−ＡｌＧａＮ層５７０と、ｐ−ＧａＮ層５８０と、ｎ電極Ｎ１と、ｐ電極Ｐ１と、を有している。ｎ−ＧａＮ層５５０と、活性層５６０と、ｐ−ＡｌＧａＮ層５７０と、ｐ−ＧａＮ層５８０とは、半導体層群１５０である。
1. Semiconductor laser device 1-1. Structure of Semiconductor Laser Device As shown in FIG. 6, the semiconductor laser device 500 of this embodiment includes a substrate 110, a first group III nitride semiconductor layer 120, a second group III nitride semiconductor layer 130, The third group III nitride semiconductor layer 140, the n-GaN layer 550, the active layer 560, the p-AlGaN layer 570, the p-GaN layer 580, the n-electrode N1, and the p-electrode P1 are provided. doing. The n-GaN layer 550, the active layer 560, the p-AlGaN layer 570, and the p-GaN layer 580 are the semiconductor layer group 150.
２．半導体レーザー素子の製造方法
半導体レーザー素子５００の製造方法について説明する。半導体レーザー素子５００の製造方法は、第１のIII 族窒化物半導体層形成工程と、第２のIII 族窒化物半導体層形成工程と、第３のIII 族窒化物半導体層形成工程と、半導体層群形成工程と、電極形成工程と、を有する。第１のIII 族窒化物半導体層形成工程と、第２のIII 族窒化物半導体層形成工程と、第３のIII 族窒化物半導体層形成工程と、半導体層群形成工程とは、第１の実施形態で説明したIII 族窒化物半導体素子の製造装置１０００を用いる。
2. Manufacturing Method of Semiconductor Laser Element A manufacturing method of the semiconductor laser element 500 will be described. The manufacturing method of the semiconductor laser device 500 includes a first group III nitride semiconductor layer forming step, a second group III nitride semiconductor layer forming step, a third group III nitride semiconductor layer forming step, and a semiconductor layer. A group forming step and an electrode forming step. The first group III nitride semiconductor layer forming step, the second group III nitride semiconductor layer forming step, the third group III nitride semiconductor layer forming step, and the semiconductor layer group forming step are: The group-III nitride semiconductor device manufacturing apparatus 1000 described in the embodiment is used.
第１のIII 族窒化物半導体層形成工程では、基板１１０の上に第１のIII 族窒化物半導体層１２０を形成する。第２のIII 族窒化物半導体層形成工程では、第１のIII 族窒化物半導体層１２０の上に第２のIII 族窒化物半導体層１３０を形成する。第３のIII 族窒化物半導体層形成工程では、第２のIII 族窒化物半導体層１３０の上に第３のIII 族窒化物半導体層１４０を形成する。 In the first group III nitride semiconductor layer forming step, the first group III nitride semiconductor layer 120 is formed on the substrate 110. In the second group III nitride semiconductor layer forming step, the second group III nitride semiconductor layer 130 is formed on the first group III nitride semiconductor layer 120. In the third group III nitride semiconductor layer forming step, the third group III nitride semiconductor layer 140 is formed on the second group III nitride semiconductor layer 130.
また、第３のIII 族窒化物半導体層１４０の上にｎ−ＧａＮ層５５０を形成する。ｎ−ＧａＮ層５５０の上に活性層５６０を形成する。また、活性層５６０の上にｐ−ＡｌＧａＮ層５７０を形成する。また、ｐ−ＡｌＧａＮ層５７０の上にｐ−ＧａＮ層５８０を形成する。 In addition, an n-GaN layer 550 is formed on the third group III nitride semiconductor layer 140. An active layer 560 is formed on the n-GaN layer 550. A p-AlGaN layer 570 is formed on the active layer 560. Further, the p-GaN layer 580 is formed on the p-AlGaN layer 570.
３．変形例
３−１．半導体発光素子
本実施形態のIII 族窒化物半導体素子は、半導体レーザー素子である。ここで、III 族窒化物半導体素子は、半導体発光素子であってもよい。
3. Modification 3-1. Semiconductor Light-Emitting Element The group III nitride semiconductor element of this embodiment is a semiconductor laser element. Here, the group III nitride semiconductor device may be a semiconductor light emitting device.
３−２．製造方法
第３のIII 族窒化物半導体層形成工程では、半導体層を成長させる装置として、図３に示す製造装置１０００以外の装置を用いてもよい。第３のIII 族窒化物半導体層１４０より上層では、比較的高い基板温度で成膜するからである。
3-2. Manufacturing Method In the third group III nitride semiconductor layer forming step, a device other than the manufacturing device 1000 shown in FIG. 3 may be used as a device for growing the semiconductor layer. This is because the film is formed at a relatively high substrate temperature above the third group III nitride semiconductor layer 140.
１．サンプルの作製
１−１．サーマルクリーニング
１０ｍｍ角のＳｉ（１１１）基板を用いた。そのＳｉ（１１１）基板を前述の製造装置１０００のサセプター１２００に配置した。そして、Ｈ2 を用いて基板のクリーニングを実施した。Ｈ2 をシャワーヘッド電極１１００の側から流した。Ｈ2 の流量は、１０００ｓｃｃｍであった。シャワーヘッド電極１１００に与えた電力は４００Ｗであった。その周波数は６０ＭＨｚであった。これにより、Ｈ2 ガスはプラズマ化され、ラジカルが発生する。炉本体１００１の内圧は１００Ｐａであった。そして、Ｓｉ（１１１）基板を９００℃まで昇温した後、１０分間保持した。
1. Preparation of sample 1-1. Thermal cleaning A 10 mm square Si (111) substrate was used. The Si (111) substrate was placed on the susceptor 1200 of the manufacturing apparatus 1000 described above. Then, the substrate was cleaned using H 2 . H 2 was allowed to flow from the shower head electrode 1100 side. The flow rate of H 2 was 1000 sccm. The power applied to the showerhead electrode 1100 was 400W. The frequency was 60 MHz. As a result, the H 2 gas is turned into plasma and radicals are generated. The internal pressure of the furnace body 1001 was 100 Pa. The Si (111) substrate was heated to 900 ° C. and held for 10 minutes.
１−２．ＩｎＮ層
そして、Ｓｉ（１１１）基板の上にＩｎＮ層を成長させた。基板温度は室温であった。シャワーヘッド電極１１００に与えた電力は４００Ｗであった。その周波数は６０ＭＨｚであった。シャワーヘッド電極１１００からＮ2 を供給した。Ｎ2 の流量は７５０ｓｃｃｍであった。一方、第１のガス供給管１３００からトリメチルインジウム（ＴＭＩ）を供給した。ＴＭＩの温度は２０℃であった。ＴＭＩの蒸気圧は２．２８ｈＰａであった。ＴＭＩの流量は０．０３ｓｃｃｍであった。キャリアガスとしてＮ2 を４ｓｃｃｍだけ流した。炉本体１００１の内圧は８５Ｐａであった。
1-2. InN layer Then, an InN layer was grown on the Si (111) substrate. The substrate temperature was room temperature. The power applied to the showerhead electrode 1100 was 400W. The frequency was 60 MHz. N 2 was supplied from the showerhead electrode 1100. The flow rate of N 2 was 750 sccm. On the other hand, trimethylindium (TMI) was supplied from the first gas supply pipe 1300. The TMI temperature was 20 ° C. The vapor pressure of TMI was 2.28 hPa. The TMI flow rate was 0.03 sccm. As a carrier gas, N 2 was flowed by 4 sccm. The internal pressure of the furnace body 1001 was 85 Pa.
１−３．低温ＧａＮ層
次に、ＩｎＮ層の上に低温ＧａＮ層を成長させた。基板温度は４００℃であった。シャワーヘッド電極１１００に与えた電力は４００Ｗであった。その周波数は６０ＭＨｚであった。シャワーヘッド電極１１００からＮ2 を供給した。Ｎ2 の流量は７５０ｓｃｃｍであった。一方、第１のガス供給管１３００からトリメチルガリウム（ＴＭＧ）を供給した。ＴＭＧの蒸気圧は４６．７ｈＰａであった。ＴＭＧの流量は０．８５ｓｃｃｍであった。なお、ＴＭＧの供給にあたってキャリアガスを用いなかった。
1-3. Low-temperature GaN layer Next, a low-temperature GaN layer was grown on the InN layer. The substrate temperature was 400 ° C. The power applied to the showerhead electrode 1100 was 400W. The frequency was 60 MHz. N 2 was supplied from the showerhead electrode 1100. The flow rate of N 2 was 750 sccm. On the other hand, trimethylgallium (TMG) was supplied from the first gas supply pipe 1300. The vapor pressure of TMG was 46.7 hPa. The flow rate of TMG was 0.85 sccm. Note that no carrier gas was used to supply TMG.
１−４．高温ＧａＮ層
次に、低温ＧａＮ層の上に高温ＧａＮ層を成長させた。基板温度は８００℃であった。シャワーヘッド電極１１００に与えた電力は６００Ｗであった。その周波数は６０ＭＨｚであった。シャワーヘッド電極１１００からＮ2 とＨ2 との混合ガスを供給した。Ｎ2 の流量は７５０ｓｃｃｍであった。Ｈ2 の流量は２５０ｓｃｃｍであった。一方、第１のガス供給管１３００からトリメチルガリウム（ＴＭＧ）を供給した。ＴＭＧの蒸気圧は４６．７ｈＰａであった。ＴＭＧの流量は０．８５ｓｃｃｍであった。なお、ＴＭＧの供給にあたってキャリアガスを用いなかった。
1-4. High-temperature GaN layer Next, a high-temperature GaN layer was grown on the low-temperature GaN layer. The substrate temperature was 800 ° C. The power applied to the showerhead electrode 1100 was 600W. The frequency was 60 MHz. A mixed gas of N 2 and H 2 was supplied from the shower head electrode 1100. The flow rate of N 2 was 750 sccm. The flow rate of H 2 was 250 sccm. On the other hand, trimethylgallium (TMG) was supplied from the first gas supply pipe 1300. The vapor pressure of TMG was 46.7 hPa. The flow rate of TMG was 0.85 sccm. Note that no carrier gas was used to supply TMG.
１−５．その他
ＩｎＮ層を成長させる際には、基板温度を室温として３１０分間ＩｎＮ層を成長させた後、基板温度を最大で４３０℃まで上昇させて３０分間ＩｎＮ層を成長させた。
1-5. Others When growing the InN layer, the InN layer was grown for 310 minutes at a substrate temperature of room temperature, and then the InN layer was grown for 30 minutes by raising the substrate temperature to 430 ° C. at the maximum.
以上により、Ｓｉ（１１１）基板の上に、ＩｎＮ層、低温ＧａＮ層、高温ＧａＮ層が形成された。 Thus, an InN layer, a low temperature GaN layer, and a high temperature GaN layer were formed on the Si (111) substrate.
２．サンプルの性能
図７は、サンプルのＸ線回折の結果をまとめたグラフである。図７の横軸は成長時間（秒）または成長温度（℃）である。図７の縦軸はＸ線回折のピークの強度である。図７に示すように、基板温度を室温としてＩｎＮ層を５秒以上３００秒以下の期間だけ成長させた場合に、Ｘ線回折のピークの強度は１００以上であった。すなわち、高温ＧａＮの結晶性は良好であった。基板温度を室温としてＩｎＮ層を１０秒間成長させた場合に、高温ＧａＮの結晶性は最も良好であった。
2. Sample Performance FIG. 7 is a graph summarizing the results of X-ray diffraction of the sample. The horizontal axis in FIG. 7 represents the growth time (seconds) or the growth temperature (° C.). The vertical axis in FIG. 7 is the peak intensity of X-ray diffraction. As shown in FIG. 7, when the substrate temperature was room temperature and the InN layer was grown only for a period of 5 seconds to 300 seconds, the intensity of the X-ray diffraction peak was 100 or more. That is, the crystallinity of high temperature GaN was good. When the InN layer was grown for 10 seconds at a substrate temperature of room temperature, the crystallinity of the high temperature GaN was the best.
一方、図７の左端に示すように、ＩｎＮ層を成長させなかった場合には、良好な高温ＧａＮは得られなかった。また、図７の右端に示すように、第２のIII 族窒化物半導体層１３０としてＡｌＮを用いた場合にも、良好な高温ＧａＮは得られなかった。 On the other hand, as shown at the left end of FIG. 7, when the InN layer was not grown, good high-temperature GaN could not be obtained. Further, as shown at the right end of FIG. 7, even when AlN was used as the second group III nitride semiconductor layer 130, good high temperature GaN could not be obtained.
１００…III 族窒化物半導体素子
１１０…基板
１２０…第１のIII 族窒化物半導体層
１３０…第２のIII 族窒化物半導体層
１４０…第３のIII 族窒化物半導体層
１５０…半導体層群
２００、３００、４００…ＨＥＭＴ
Ｇ１、Ｇ２…ゲート電極
Ｓ１、Ｓ２…ソース電極
Ｄ１、Ｄ２…ドレイン電極
Ｉ２…絶縁膜
５００…半導体レーザー素子
１０００…製造装置
１００１…炉本体
１１００…シャワーヘッド電極
１２００…サセプター
１３００…第１のガス供給管
１４２０…第２のガス供給管
１６００…ＲＦ電源
DESCRIPTION OF SYMBOLS 100 ... Group III nitride semiconductor element 110 ... Substrate 120 ... 1st group III nitride semiconductor layer 130 ... 2nd group III nitride semiconductor layer 140 ... 3rd group III nitride semiconductor layer 150 ... Semiconductor layer group 200 , 300, 400 ... HEMT
G1, G2 ... Gate electrodes S1, S2 ... Source electrodes D1, D2 ... Drain electrode I2 ... Insulating film 500 ... Semiconductor laser element 1000 ... Manufacturing apparatus 1001 ... Furnace body 1100 ... Shower head electrode 1200 ... Susceptor 1300 ... First gas supply Tube 1420 ... Second gas supply tube 1600 ... RF power supply
Claims (7)
前記基板の上の第１のIII 族窒化物半導体層と、
前記第１のIII 族窒化物半導体層の上の第２のIII 族窒化物半導体層と、
前記第２のIII 族窒化物半導体層の上の第３のIII 族窒化物半導体層と、
を有し、
前記第１のIII 族窒化物半導体層は、
ＩｎX1ＡｌY1Ｇａ(1-X1-Y1) Ｎ層であり、
前記第１のIII 族窒化物半導体層のＩｎ組成Ｘ１は、
０．５ ≦ Ｘ１ ≦ １．０
であり、
前記第２のIII 族窒化物半導体層は、
ＩｎX2ＡｌY2Ｇａ(1-X2-Y2) Ｎ層であり、
前記第２のIII 族窒化物半導体層のＩｎ組成Ｘ２は、
０ ≦ Ｘ２ ≦ ０．１
であり、
前記第２のIII 族窒化物半導体層のＡｌ組成Ｙ２は、
０ ≦ Ｙ２ ≦ ０．１
であること
を特徴とするIII 族窒化物半導体素子。 A substrate,
A first group III nitride semiconductor layer on the substrate;
A second group III nitride semiconductor layer on the first group III nitride semiconductor layer;
A third group III nitride semiconductor layer on the second group III nitride semiconductor layer;
Have
The first group III nitride semiconductor layer includes:
In X1 Al Y1 Ga (1-X1-Y1) N layer,
The In composition X1 of the first group III nitride semiconductor layer is:
0.5 ≦ X1 ≦ 1.0
And
The second group III nitride semiconductor layer includes:
In X2 Al Y2 Ga (1-X2-Y2) N layer,
In composition X2 of the second group III nitride semiconductor layer is:
0 ≦ X2 ≦ 0.1
And
The Al composition Y2 of the second group III nitride semiconductor layer is:
0 ≤ Y2 ≤ 0.1
A group III nitride semiconductor device, characterized in that
前記第１のIII 族窒化物半導体層のＡｌ組成Ｙ１は、
０ ≦ Ｙ１ ≦ ０．３
であること
を特徴とするIII 族窒化物半導体素子。 The group III nitride semiconductor device according to claim 1,
The Al composition Y1 of the first group III nitride semiconductor layer is:
0 ≤ Y1 ≤ 0.3
A group III nitride semiconductor device, characterized in that
前記第１のIII 族窒化物半導体層は、
ＩｎＮ層であること
を特徴とするIII 族窒化物半導体素子。 In the group III nitride semiconductor device according to claim 1 or 2,
The first group III nitride semiconductor layer includes:
A group III nitride semiconductor device comprising an InN layer.
前記第１のIII 族窒化物半導体層は、
金属Ｉｎ層であること
を特徴とするIII 族窒化物半導体素子。 In the group III nitride semiconductor device according to claim 1 or 2,
The first group III nitride semiconductor layer includes:
A group III nitride semiconductor device comprising a metal In layer.
前記第２のIII 族窒化物半導体層は、
低温ＧａＮ層であり、
前記第３のIII 族窒化物半導体層は、
高温ＧａＮ層であること
を特徴とするIII 族窒化物半導体素子。 In the group III nitride semiconductor device according to any one of claims 1 to 4,
The second group III nitride semiconductor layer includes:
A low temperature GaN layer,
The third group III nitride semiconductor layer includes:
A group III nitride semiconductor device characterized by being a high-temperature GaN layer.
前記第３のIII 族窒化物半導体層の上に半導体層群を有し、
前記半導体層群は、
チャネル層と、バリア層と、を有すること
を特徴とするIII 族窒化物半導体素子。 In the group III nitride semiconductor device according to any one of claims 1 to 5,
A semiconductor layer group on the third group III nitride semiconductor layer;
The semiconductor layer group is
A group III nitride semiconductor device comprising a channel layer and a barrier layer.
前記半導体層群は、
合金散乱防止層を有し、
前記合金散乱防止層は、
前記バリア層よりもバンドギャップが大きいIII 族窒化物半導体を備える１層以上の半導体層であること
を特徴とするIII 族窒化物半導体素子。 The group III nitride semiconductor device according to claim 6,
The semiconductor layer group is
Having an alloy anti-scattering layer,
The alloy anti-scattering layer is
A group III nitride semiconductor device comprising one or more semiconductor layers including a group III nitride semiconductor having a larger band gap than the barrier layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016212245A JP6889901B2 (en) | 2016-10-28 | 2016-10-28 | Group III nitride semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016212245A JP6889901B2 (en) | 2016-10-28 | 2016-10-28 | Group III nitride semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018073998A true JP2018073998A (en) | 2018-05-10 |
| JP6889901B2 JP6889901B2 (en) | 2021-06-18 |
Family
ID=62114446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016212245A Active JP6889901B2 (en) | 2016-10-28 | 2016-10-28 | Group III nitride semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6889901B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020009884A (en) * | 2018-07-06 | 2020-01-16 | 国立研究開発法人物質・材料研究機構 | Semiconductor device, method for using semiconductor device, and method for manufacturing semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07249795A (en) * | 1994-03-09 | 1995-09-26 | Toshiba Corp | Semiconductor device |
| WO2012172753A1 (en) * | 2011-06-13 | 2012-12-20 | パナソニック株式会社 | Semiconductor device and method for manufacturing same |
| JP2013098284A (en) * | 2011-10-31 | 2013-05-20 | Hitachi Ltd | Semiconductor device |
| JP2016134612A (en) * | 2015-01-22 | 2016-07-25 | 国立大学法人名古屋大学 | Group iii nitride semiconductor element and manufacturing method of the same |
-
2016
- 2016-10-28 JP JP2016212245A patent/JP6889901B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07249795A (en) * | 1994-03-09 | 1995-09-26 | Toshiba Corp | Semiconductor device |
| WO2012172753A1 (en) * | 2011-06-13 | 2012-12-20 | パナソニック株式会社 | Semiconductor device and method for manufacturing same |
| JP2013098284A (en) * | 2011-10-31 | 2013-05-20 | Hitachi Ltd | Semiconductor device |
| JP2016134612A (en) * | 2015-01-22 | 2016-07-25 | 国立大学法人名古屋大学 | Group iii nitride semiconductor element and manufacturing method of the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020009884A (en) * | 2018-07-06 | 2020-01-16 | 国立研究開発法人物質・材料研究機構 | Semiconductor device, method for using semiconductor device, and method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6889901B2 (en) | 2021-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6406811B2 (en) | III-nitride semiconductor device manufacturing apparatus and method, and semiconductor wafer manufacturing method | |
| US7462505B2 (en) | Growth process of a crystalline gallium nitride based compound and semiconductor device including gallium nitride based compound | |
| JP2016512485A (en) | III-N material with AIN interlayer grown on rare earth oxide / silicon substrate | |
| JP6811476B2 (en) | Method for manufacturing group III nitride semiconductor device and method for manufacturing semiconductor wafer | |
| JP6601938B2 (en) | Method for manufacturing group III nitride semiconductor device | |
| JP2016134610A (en) | Group iii nitride semiconductor element and manufacturing method of the same | |
| JP6090899B2 (en) | Epitaxial wafer manufacturing method | |
| JP6811472B2 (en) | Method for manufacturing group III nitride semiconductor device | |
| JP6889901B2 (en) | Group III nitride semiconductor device | |
| JP6516483B2 (en) | Group III nitride semiconductor device and method of manufacturing the same | |
| JP2011003882A (en) | Method of manufacturing epitaxial substrate | |
| JP6516482B2 (en) | Apparatus and method for manufacturing group III nitride semiconductor device, and method for manufacturing semiconductor wafer | |
| US11021789B2 (en) | MOCVD system injector for fast growth of AlInGaBN material | |
| JP6562350B2 (en) | Group III nitride semiconductor device manufacturing apparatus and method, and semiconductor wafer manufacturing method | |
| JP7066178B2 (en) | Manufacturing equipment and method for group III nitride semiconductor devices and manufacturing method for semiconductor wafers | |
| JP7245501B2 (en) | Group III nitride semiconductor device manufacturing method and substrate cleaning method | |
| JP6436720B2 (en) | Group III nitride semiconductor device and manufacturing method thereof | |
| JP7202604B2 (en) | III-nitride semiconductor device, manufacturing method thereof, semiconductor wafer manufacturing method, and template substrate manufacturing method | |
| JP2020136683A (en) | Semiconductor device and manufacturing method thereof | |
| JP5744784B2 (en) | Manufacturing method of nitride semiconductor epitaxial wafer | |
| CN110767746A (en) | HEMT structure with in-situ grown dielectric layer as cap layer and manufacturing method thereof | |
| JP2016058539A (en) | Method of manufacturing high electron mobility transistor | |
| JP2016132613A (en) | Single crystal body, group iii nitride semiconductor element and method for manufacturing them | |
| JP5230560B2 (en) | Compound semiconductor substrate and manufacturing method thereof | |
| JP5024307B2 (en) | Manufacturing method of nitride semiconductor epitaxial wafer for field effect transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191015 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200818 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201016 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210517 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6889901 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |