JP7202604B2 - III-nitride semiconductor device, manufacturing method thereof, semiconductor wafer manufacturing method, and template substrate manufacturing method - Google Patents

III-nitride semiconductor device, manufacturing method thereof, semiconductor wafer manufacturing method, and template substrate manufacturing method Download PDF

Info

Publication number
JP7202604B2
JP7202604B2 JP2018199575A JP2018199575A JP7202604B2 JP 7202604 B2 JP7202604 B2 JP 7202604B2 JP 2018199575 A JP2018199575 A JP 2018199575A JP 2018199575 A JP2018199575 A JP 2018199575A JP 7202604 B2 JP7202604 B2 JP 7202604B2
Authority
JP
Japan
Prior art keywords
substrate
layer
nitrogen
gas
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018199575A
Other languages
Japanese (ja)
Other versions
JP2020068273A (en
Inventor
勝 堀
修 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai National Higher Education and Research System NUC
Original Assignee
Tokai National Higher Education and Research System NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai National Higher Education and Research System NUC filed Critical Tokai National Higher Education and Research System NUC
Priority to JP2018199575A priority Critical patent/JP7202604B2/en
Publication of JP2020068273A publication Critical patent/JP2020068273A/en
Application granted granted Critical
Publication of JP7202604B2 publication Critical patent/JP7202604B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本明細書の技術分野は、プラズマを用いたIII 族窒化物半導体素子とその製造方法および半導体ウエハの製造方法およびテンプレート基板の製造方法に関する。 The technical field of the present specification relates to a Group III nitride semiconductor device using plasma, a method for manufacturing the same, a method for manufacturing a semiconductor wafer, and a method for manufacturing a template substrate.

GaNに代表されるIII 族窒化物半導体では、その組成を変化させることにより、バンドギャップが0.6eVから6eVまで変化する。そのため、III 族窒化物半導体は、近赤外から深紫外までの広い範囲の波長に相当する発光素子や、レーザーダイオード、受光素子等に応用されている。 In group III nitride semiconductors represented by GaN, the bandgap changes from 0.6 eV to 6 eV by changing the composition. Therefore, group III nitride semiconductors are applied to light-emitting devices, laser diodes, light-receiving devices, etc. corresponding to a wide range of wavelengths from near-infrared to deep-ultraviolet.

また、III 族窒化物半導体は、高い破壊電界強度と、高い融点とを備えている。そのため、III 族窒化物半導体は、GaAs系半導体に代わる、高出力、高周波、高温用の半導体デバイスの材料として期待されている。それにともなって、HEMT素子などが研究開発されている。 In addition, group III nitride semiconductors have a high breakdown electric field strength and a high melting point. Therefore, III-nitride semiconductors are expected to replace GaAs-based semiconductors as materials for high-power, high-frequency, and high-temperature semiconductor devices. Along with this, HEMT elements and the like are being researched and developed.

III 族窒化物半導体をエピタキシャル成長させる方法として、例えば、有機金属化学気相成長法(MOCVD法)がある。MOCVD法では、大量のアンモニアガスを用いる。そのため、MOCVD炉にアンモニアを除外する除害装置を設ける必要がある。また、アンモニアのランニングコストも高い。そして、有機金属ガスとアンモニアとの反応により半導体層を形成する。この反応を起こすために、基板温度を高温にする必要がある。基板温度が高いと、In濃度の高いInGaN層を高品質に成長させることは難しい。また、成長基板と半導体層との熱膨張差の違いにより、そりが発生しやすい。 As a method for epitaxially growing a Group III nitride semiconductor, for example, there is a metalorganic chemical vapor deposition method (MOCVD method). The MOCVD method uses a large amount of ammonia gas. Therefore, it is necessary to provide an abatement device for removing ammonia from the MOCVD furnace. Moreover, the running cost of ammonia is high. Then, a semiconductor layer is formed by a reaction between the organometallic gas and ammonia. In order to cause this reaction, it is necessary to raise the substrate temperature to a high temperature. If the substrate temperature is high, it is difficult to grow an InGaN layer with a high In concentration with high quality. Moreover, warping is likely to occur due to the difference in thermal expansion between the growth substrate and the semiconductor layer.

そのため、本発明者らは、III 族金属を含む有機金属ガスをプラズマ化せずに窒素原子を含むガスをプラズマ化して成長基板に供給するREMOCVD(Radical Enhanced Metal Organic Chemical Vapor Deposition)法を開発した(特許文献1)。特許文献1の技術では、GaN等を低温成長させることができる。そのため、熱膨張係数差に起因する応力を抑制することができる。 Therefore, the present inventors have developed a REMOCVD (Radial Enhanced Metal Organic Chemical Vapor Deposition) method in which an organic metal gas containing a group III metal is not turned into plasma, but a gas containing nitrogen atoms is turned into plasma and supplied to a growth substrate. (Patent Document 1). The technique of Patent Document 1 can grow GaN or the like at a low temperature. Therefore, the stress caused by the difference in thermal expansion coefficients can be suppressed.

特開2015-99866号公報JP 2015-99866 A 特開2016-20299号公報JP 2016-20299 A

ところで、サファイア基板やGaN基板は高価である。そのため、安価なSi(111)基板の上にIII 族窒化物半導体を成膜することが好ましい。しかし、Si(111)基板の上に高品質なIII 族窒化物半導体を成膜することは必ずしも容易ではない。 By the way, sapphire substrates and GaN substrates are expensive. Therefore, it is preferable to form a Group III nitride semiconductor film on an inexpensive Si(111) substrate. However, it is not necessarily easy to deposit a high-quality Group III nitride semiconductor film on a Si(111) substrate.

例えば、GaNの格子定数とSi(111)基板の格子定数との間にはミスマッチがある(特許文献2の段落[0026]参照)。また、Si(111)基板の上にAlNバッファ層を形成すると、その上に成長させたGaN層には不連続面や転位等の欠陥が生じるとされている(特許文献2の段落[0005]参照)。そこで、特許文献2では、NH3 のプリフローを実施してAlNバッファ層を成長させる技術が開発されている(特許文献2の図2、4等参照)。 For example, there is a mismatch between the lattice constant of GaN and the lattice constant of a Si(111) substrate (see paragraph [0026] of Patent Document 2). In addition, it is said that when an AlN buffer layer is formed on a Si (111) substrate, defects such as discontinuous planes and dislocations occur in the GaN layer grown thereon (Patent Document 2, paragraph [0005] reference). Therefore, in Patent Document 2, a technique is developed in which NH 3 preflow is performed to grow an AlN buffer layer (see FIGS. 2, 4, etc. of Patent Document 2).

しかし、NH3 のプリフローでは、Si(111)基板の表面を十分に窒化できない場合がある。また、AlNバッファ層の結晶性がよくないため、初期核生成層14および厚い上層15を必要とする。したがって、より薄くより結晶性に優れたAlN層を形成することが好ましい。 However, the NH 3 preflow may not sufficiently nitride the surface of the Si(111) substrate. Also, the poor crystallinity of the AlN buffer layer requires an initial nucleation layer 14 and a thick top layer 15 . Therefore, it is preferable to form an AlN layer that is thinner and more excellent in crystallinity.

本明細書の技術は、前述した従来の技術が有する問題点を解決するためになされたものである。その課題とは、Si基板の上に結晶性に優れたIII 族窒化物半導体を成膜することのできるIII 族窒化物半導体素子とその製造方法および半導体ウエハの製造方法およびテンプレート基板の製造方法を提供することである。 The technology of the present specification has been made to solve the problems of the conventional technology described above. The problem is to develop a group III nitride semiconductor device capable of forming a film of a group III nitride semiconductor having excellent crystallinity on a Si substrate, a method for manufacturing the same, a method for manufacturing a semiconductor wafer, and a method for manufacturing a template substrate. to provide.

第1の態様におけるIII族窒化物半導体素子の製造方法は、Si(111)基板の表面を窒素処理してN層を形成する基板窒素処理工程と、N層の上にAl層を形成する第1の工程と、Al層の上にN層を形成する第2の工程と、を有する。この製造方法では、第1の工程と第2の工程とを繰り返してAlN層を形成する。基板窒素処理工程では、プラズマ発生領域に窒素ガスを通過させた後にイオン、電子、および光を遮断して窒素ラジカルを透過させることにより、Si(111)基板に窒素ラジカルを供給し、Si(111)基板表面のSi原子にN原子を化学結合させて前記N層を形成する。第1の工程では、プラズマ発生領域にAl原子を含有するAl含有ガスを通過させずにSi(111)基板にAl含有ガスを供給する。第2の工程では、プラズマ発生領域に窒素ガスを通過させた後にイオン、電子、および光を遮断して窒素ラジカルを透過させることにより、Si(111)基板に窒素ラジカルを供給する。 A method for manufacturing a group III nitride semiconductor device according to a first aspect includes a substrate nitrogen treatment step of nitrogen-treating the surface of a Si(111) substrate to form an N layer, and a first step of forming an Al layer on the N layer. 1 and a second step of forming an N layer on the Al layer. In this manufacturing method, the AlN layer is formed by repeating the first step and the second step. In the substrate nitrogen treatment step, the nitrogen radicals are supplied to the Si (111) substrate by passing the nitrogen gas through the plasma generation region and then blocking the ions, electrons, and light to allow the nitrogen radicals to pass therethrough. ) forming the N layer by chemically bonding N atoms to Si atoms on the substrate surface ; In the first step, the Al-containing gas is supplied to the Si(111) substrate without allowing the Al-containing gas containing Al atoms to pass through the plasma generating region. In the second step, the nitrogen radicals are supplied to the Si(111) substrate by passing the nitrogen gas through the plasma generating region and then blocking the ions, electrons and light and allowing the nitrogen radicals to pass through .

このIII 族窒化物半導体素子の製造方法は、窒素ラジカルを用いてSi(111)基板を窒化し、その後、Al層とN層とを原子層レベルで積層する。そのため、Al原子とN原子とが好適に配位する。したがって、結晶性に優れたAlN層が形成される。 In this method of manufacturing a Group III nitride semiconductor device, a Si(111) substrate is nitrided using nitrogen radicals, and then an Al layer and an N layer are laminated at the atomic layer level. Therefore, Al atoms and N atoms are preferably coordinated. Therefore, an AlN layer with excellent crystallinity is formed.

本明細書では、Si基板の上に結晶性に優れたIII 族窒化物半導体を成膜することのできるIII 族窒化物半導体素子とその製造方法および半導体ウエハの製造方法およびテンプレート基板の製造方法が提供されている。 In this specification, a group III nitride semiconductor device capable of forming a film of a group III nitride semiconductor having excellent crystallinity on a Si substrate, a method for manufacturing the same, a method for manufacturing a semiconductor wafer, and a method for manufacturing a template substrate are provided. provided.

第1の実施形態の半導体ウエハの構造を示す図である。It is a figure which shows the structure of the semiconductor wafer of 1st Embodiment. 第1の実施形態の基板Sa1とAlN層F1との間の境界面を拡大した模式図である。FIG. 2 is an enlarged schematic view of the boundary surface between the substrate Sa1 and the AlN layer F1 of the first embodiment; 第1の実施形態の基板Sa1とAlN層F1との間の境界面の付近の原子配列を示す模式図である。4 is a schematic diagram showing the atomic arrangement near the interface between the substrate Sa1 and the AlN layer F1 of the first embodiment; FIG. 従来の基板とAlN層との間の境界面を拡大した模式図である。FIG. 2 is an enlarged schematic view of a conventional interface between a substrate and an AlN layer; 従来の基板とAlN層との間の境界面の付近の原子配列を示す模式図である。FIG. 2 is a schematic diagram showing the atomic arrangement near the interface between a conventional substrate and an AlN layer; 第1の実施形態における製造装置の概略構成を示す図である。It is a figure which shows schematic structure of the manufacturing apparatus in 1st Embodiment. 第1のガスの供給とRF電源がシャワーヘッド電極に付与する高周波電位の出力との関係を示すタイミングチャートである。4 is a timing chart showing the relationship between the supply of the first gas and the output of the high-frequency potential applied to the showerhead electrode by the RF power supply. 第2の実施形態のMIS型半導体素子の構造を示す図である。FIG. 10 is a diagram showing the structure of the MIS semiconductor device of the second embodiment; 第3の実施形態の発光素子の構造を示す図である。It is a figure which shows the structure of the light emitting element of 3rd Embodiment. Si(111)基板の温度が25℃のときのRHEEDパターンである。It is a RHEED pattern when the temperature of the Si(111) substrate is 25°C. Si(111)基板の温度が300℃のときのRHEEDパターンである。It is a RHEED pattern when the temperature of the Si(111) substrate is 300.degree. Si(111)基板の温度が600℃のときのRHEEDパターンである。It is a RHEED pattern when the temperature of the Si(111) substrate is 600.degree. Si(111)基板の温度が900℃のときのRHEEDパターンである。It is a RHEED pattern when the temperature of the Si(111) substrate is 900.degree.

以下、具体的な実施形態について、III 族窒化物半導体素子とその製造方法および半導体ウエハの製造方法およびテンプレート基板の製造方法を例に挙げて図を参照しつつ説明する。 Hereinafter, specific embodiments will be described with reference to the drawings, exemplifying a Group III nitride semiconductor device, a method for manufacturing the same, a method for manufacturing a semiconductor wafer, and a method for manufacturing a template substrate.

(第1の実施形態)
1.半導体ウエハ
図1は、本実施形態の半導体ウエハWa1の構造を示す図である。半導体ウエハWa1は、基板Sa1とAlN層F1と半導体層F2とを有する。基板Sa1はSi(111)基板である。AlN層F1は、原子層レベルで積層された層である。半導体層F2は、III 族窒化物半導体から成る単結晶の半導体層である。半導体層F2は、例えば、GaN層である。このように、半導体ウエハWa1は、ウエハの主面にIII 族窒化物半導体をエピタキシャル成長させたものである。
(First embodiment)
1. 1. Semiconductor Wafer FIG. 1 is a diagram showing the structure of a semiconductor wafer Wa1 of this embodiment. The semiconductor wafer Wa1 has a substrate Sa1, an AlN layer F1, and a semiconductor layer F2. The substrate Sa1 is a Si(111) substrate. The AlN layer F1 is a layer laminated at the atomic layer level. The semiconductor layer F2 is a single crystal semiconductor layer made of a Group III nitride semiconductor. The semiconductor layer F2 is, for example, a GaN layer. Thus, the semiconductor wafer Wa1 is obtained by epitaxially growing a group III nitride semiconductor on the main surface of the wafer.

ここで、原子層レベルで積層するとは、1原子層以上3原子層以下の層を積層することをいう。そのため、AlF層F1は、Al原子とN原子とを1原子層ずつ積層してもよい。 Here, stacking at the atomic layer level means stacking layers of one atomic layer or more and three atomic layers or less. Therefore, the AlF layer F1 may be formed by stacking one atomic layer each of Al atoms and N atoms.

2.基板とAlN層との間の境界面
図2は、本実施形態の基板Sa1とAlN層F1との間の境界面を拡大した模式図である。図3は、本実施形態の基板Sa1とAlN層F1との間の境界面の付近の原子配列を示す模式図である。図2および図3に示すように、基板Sa1の表面のSi原子は窒素原子に結合している。そして、Si原子と結合している窒素原子はAl原子に結合している。つまり、本実施形態の半導体ウエハWa1は、Si-N-Al-という結合を有する。または、Si-N-…-Al-…という結合であってもよい。
2. Boundary Surface Between Substrate and AlN Layer FIG. 2 is an enlarged schematic view of the boundary surface between the substrate Sa1 and the AlN layer F1 of the present embodiment. FIG. 3 is a schematic diagram showing the atomic arrangement near the interface between the substrate Sa1 and the AlN layer F1 of this embodiment. As shown in FIGS. 2 and 3, Si atoms on the surface of the substrate Sa1 are bonded to nitrogen atoms. Nitrogen atoms bonded to Si atoms are bonded to Al atoms. In other words, the semiconductor wafer Wa1 of this embodiment has a bond of Si—N—Al—. Alternatively, it may be a bond of Si-N-...-Al-....

AlN層F1は、4原子層以上30原子層以下である。ここで、AlN層F1におけるSi(111)基板の表面側の層はN原子の層である。AlN層F1におけるSi(111)基板の反対側の層はAl原子の層である。AlN層F1が十分に薄いため、AlN層F1の格子定数は、Si(111)基板の格子定数に近い。Si(111)の格子定数とAlN層の格子定数との差が、10%以下である。好ましくは、8%以下である。より好ましくは、6.25%以下である。なお、例えば、2原子層のAlN層とは、1原子層のAl層と1原子層のN層とを有する状態である。 The AlN layer F1 has 4 atomic layers or more and 30 atomic layers or less. Here, the layer on the surface side of the Si(111) substrate in the AlN layer F1 is a layer of N atoms. The layer opposite to the Si(111) substrate in the AlN layer F1 is a layer of Al atoms. Since the AlN layer F1 is sufficiently thin, the lattice constant of the AlN layer F1 is close to that of the Si(111) substrate. The difference between the lattice constant of Si(111) and the lattice constant of the AlN layer is 10% or less. Preferably, it is 8% or less. More preferably, it is 6.25% or less. Note that, for example, an AlN layer of two atomic layers is a state of having an Al layer of one atomic layer and an N layer of one atomic layer.

3.従来の半導体ウエハとの比較
図4は、従来の基板とAlN層との間の境界面を拡大した模式図である。図5は、従来の基板とAlN層との間の境界面の付近の原子配列を示す模式図である。図4および図5に示すように、基板Sa1の表面のSi原子はAl原子に結合している。そして、Si原子と結合しているAl原子は窒素原子に結合している。つまり、従来の半導体ウエハは、Si-Al-N-という結合を有する。
3. Comparison with Conventional Semiconductor Wafer FIG. 4 is an enlarged schematic view of the interface between a conventional substrate and an AlN layer. FIG. 5 is a schematic diagram showing the atomic arrangement near the interface between the conventional substrate and the AlN layer. As shown in FIGS. 4 and 5, Si atoms on the surface of the substrate Sa1 are bonded to Al atoms. Al atoms bonded to Si atoms are bonded to nitrogen atoms. That is, conventional semiconductor wafers have bonds of Si--Al--N--.

4.本実施形態の半導体ウエハの効果
本実施形態の半導体ウエハWa1では、Si(111)基板が好適に窒化されている。そして、後述するように、AlN層F1は、基板Sa1のSi原子の上に原子層レベルで積層されている。また、AlN層F1が十分に薄いため、AlN層F1の格子定数は、Si(111)基板の格子定数に近いと考えられる。したがって、AlN層F1の上に積層された半導体層F2の結晶性は非常に優れている。
4. Effect of Semiconductor Wafer of Present Embodiment In the semiconductor wafer Wa1 of the present embodiment, the Si(111) substrate is suitably nitrided. As will be described later, the AlN layer F1 is laminated on the Si atoms of the substrate Sa1 at the atomic layer level. Also, since the AlN layer F1 is sufficiently thin, the lattice constant of the AlN layer F1 is considered to be close to the lattice constant of the Si(111) substrate. Therefore, the crystallinity of the semiconductor layer F2 laminated on the AlN layer F1 is very excellent.

なお、本実施形態のように、Si(111)基板の表面を窒化することは必ずしも容易ではない。 It is not necessarily easy to nitride the surface of the Si(111) substrate as in this embodiment.

5.III 族窒化物半導体素子の製造装置
図6は、本実施形態におけるIII 族窒化物半導体素子の製造装置1000の概略構成図である。製造装置1000は、III 族窒化物半導体をエピタキシャル成長させるためのものである。製造装置1000は、チャンバーの内部にプラズマ発生領域を生成するプラズマ発生装置である。製造装置1000は、III 族金属を含む有機金属ガス(第1のガス)をプラズマ発生領域に通過させずに成長基板に供給し、窒素原子を含むガス(第2のガス)をプラズマ発生領域に通過させてから成長基板に供給する。
5. Group III Nitride Semiconductor Device Manufacturing Apparatus FIG. 6 is a schematic configuration diagram of a group III nitride semiconductor device manufacturing apparatus 1000 according to the present embodiment. A manufacturing apparatus 1000 is for epitaxially growing a Group III nitride semiconductor. A manufacturing apparatus 1000 is a plasma generation apparatus that generates a plasma generation region inside a chamber. The manufacturing apparatus 1000 supplies an organometallic gas (first gas) containing a group III metal to the growth substrate without passing through the plasma generation region, and supplies a gas (second gas) containing nitrogen atoms to the plasma generation region. After passing through, it is supplied to the growth substrate.

製造装置1000は、炉本体1001と、シャワーヘッド電極1100と、サセプター1200と、加熱器1210と、第1のガス供給管1300と、ガス導入室1410と、第2のガス供給管1420と、金属メッシュ1500と、RF電源1600と、マッチングボックス1610と、プラズマ電力パルス制御部1620と、第1のガス供給部1710と、第2のガス供給部1810と、ガス容器1910、1920、1930と、恒温槽1911、1921、1931と、マスフローコントローラー1720、1820、1830、1840と、パルスバルブ1850と、を有している。また、製造装置1000は、排気口(図示せず)を有している。 A manufacturing apparatus 1000 includes a furnace body 1001, a shower head electrode 1100, a susceptor 1200, a heater 1210, a first gas supply pipe 1300, a gas introduction chamber 1410, a second gas supply pipe 1420, a metal Mesh 1500, RF power supply 1600, matching box 1610, plasma power pulse control unit 1620, first gas supply unit 1710, second gas supply unit 1810, gas containers 1910, 1920, 1930, constant temperature It has tanks 1911 , 1921 , 1931 , mass flow controllers 1720 , 1820 , 1830 , 1840 and a pulse valve 1850 . The manufacturing apparatus 1000 also has an exhaust port (not shown).

シャワーヘッド電極1100は、周期的な電位を付与される第1の電極である。シャワーヘッド電極1100は、例えば、ステンレス製である。もちろん、これ以外の金属であってもよい。シャワーヘッド電極1100は、平板形状の電極である。そして、シャワーヘッド電極1100には、表面から裏面に貫通する複数の貫通孔(図示せず)が設けられている。そして、これらの複数の貫通孔は、ガス導入室1410および第2のガス供給管1420と連通している。このため、ガス導入室1410から炉本体1001の内部に供給される第2のガスは、好適にプラズマ化される。 Showerhead electrode 1100 is the first electrode to which a periodic potential is applied. The showerhead electrode 1100 is made of stainless steel, for example. Of course, other metals may be used. The showerhead electrode 1100 is a plate-shaped electrode. The showerhead electrode 1100 is provided with a plurality of through holes (not shown) penetrating from the front surface to the back surface. These through holes communicate with gas introduction chamber 1410 and second gas supply pipe 1420 . Therefore, the second gas supplied from the gas introduction chamber 1410 to the inside of the furnace body 1001 is preferably converted into plasma.

RF電源1600は、シャワーヘッド電極1100に高周波電位を付与する電位付与部である。プラズマ電力パルス制御部1620は、シャワーヘッド電極1100に高周波のパルスを付与するための装置である。 The RF power supply 1600 is a potential applying section that applies a high frequency potential to the showerhead electrode 1100 . The plasma power pulse controller 1620 is a device for applying high frequency pulses to the showerhead electrode 1100 .

サセプター1200は、基板Sa1を支持するための基板支持部である。サセプター1200の材質は、例えば、グラファイトである。また、これ以外の導電体であってもよい。ここで、基板Sa1は、III 族窒化物半導体を成長させるための成長基板である。 The susceptor 1200 is a substrate support for supporting the substrate Sa1. The material of the susceptor 1200 is graphite, for example. Also, other conductors may be used. Here, the substrate Sa1 is a growth substrate for growing a group III nitride semiconductor.

第1のガス供給管1300は、サセプター1200に第1のガスを供給するためのものである。実際には、サセプター1200に支持された基板Sa1に第1のガスを供給することとなる。ここで、第1のガスとは、III 族金属を含む有機金属ガスである。また、その他のキャリアガスを含んでいてもよい。第1のガス供給管1300は、リング状のリング部1310を有している。そして、第1のガス供給管1300のリング部1310には、12個の貫通孔(図示せず)がリング部1310の内側に設けられている。このように第1のガス供給管1300は、少なくとも1以上の貫通孔を有する。これらの貫通孔は、第1のガスが噴出する噴出口である。そのため、第1のガスは、リング部1310の内側に向けて、噴出することとなる。また、これらの貫通孔は、サセプター1200と金属メッシュ1500との間の位置に配置されている。そのため、第1のガス供給管1300は、プラズマ発生領域から離れた位置に位置している。 A first gas supply pipe 1300 is for supplying a first gas to the susceptor 1200 . In practice, the first gas is supplied to the substrate Sa1 supported by the susceptor 1200. FIG. Here, the first gas is an organometallic gas containing a Group III metal. Moreover, other carrier gases may be included. The first gas supply pipe 1300 has a ring-shaped ring portion 1310 . The ring portion 1310 of the first gas supply pipe 1300 is provided with 12 through holes (not shown) inside the ring portion 1310 . Thus, the first gas supply pipe 1300 has at least one or more through-holes. These through holes are ejection ports from which the first gas is ejected. Therefore, the first gas is jetted toward the inner side of ring portion 1310 . Also, these through holes are located between the susceptor 1200 and the metal mesh 1500 . Therefore, the first gas supply pipe 1300 is positioned away from the plasma generation region.

第2のガス供給管1420は、サセプター1200に第2のガスを供給するためのものである。実際には、第2のガスをシャワーヘッド電極1100と金属メッシュ1500との間の空間に供給し、サセプター1200に支持された基板Sa1に第2のガスを供給することとなる。ここで、第2のガスは、窒素ガスを含むガスである。第2のガスは、窒素ガスと水素ガスとの混合ガスであってもよい。 A second gas supply pipe 1420 is for supplying a second gas to the susceptor 1200 . In practice, the second gas is supplied to the space between the showerhead electrode 1100 and the metal mesh 1500 to supply the substrate Sa1 supported by the susceptor 1200 with the second gas. Here, the second gas is gas containing nitrogen gas. The second gas may be a mixed gas of nitrogen gas and hydrogen gas.

ガス導入室1410は、窒素ガスと水素ガスとの混合ガスを一旦収容するとともに、シャワーヘッド電極1100の貫通孔にこの混合ガスを供給するためのものである。 The gas introduction chamber 1410 temporarily accommodates a mixed gas of nitrogen gas and hydrogen gas, and is for supplying this mixed gas to the through-holes of the showerhead electrode 1100 .

金属メッシュ1500は、荷電粒子を捕獲するための金属メッシュ部材である。金属メッシュ1500は、例えば、ステンレス製である。もちろん、これ以外の金属であってもよい。金属メッシュ1500は、シャワーヘッド電極1100とサセプター1200との間の位置に配置されている。そのため、金属メッシュ1500は、後述するようにプラズマ発生領域で発生した荷電粒子が、サセプター1200に支持されている成長基板Sa1に向かうのを抑制することができる。また、金属メッシュ1500は、シャワーヘッド電極1100と第1のガス供給管1300のリング部1310との間の位置に配置されている。そのため、荷電粒子が、第1のガス供給管1300のリング部1310から噴出されるIII 族金属を含む有機金属分子に衝突するのを抑制することができる。また、金属メッシュ1500は、多数枚のメッシュを少しずつずらして重ねあわされている。つまり、第1のメッシュの開口部の位置に第2のメッシュの線状部を配置している。そのため、直線的に進行する光は、金属メッシュ1500を透過できない。つまり、金属メッシュ1500は、電子、イオン、光を通過させないが、中性のラジカルを通過させる。 Metal mesh 1500 is a metal mesh member for capturing charged particles. Metal mesh 1500 is made of stainless steel, for example. Of course, other metals may be used. A metal mesh 1500 is positioned between the showerhead electrode 1100 and the susceptor 1200 . Therefore, the metal mesh 1500 can suppress charged particles generated in the plasma generation region from going toward the growth substrate Sa1 supported by the susceptor 1200, as will be described later. Also, the metal mesh 1500 is arranged at a position between the showerhead electrode 1100 and the ring portion 1310 of the first gas supply pipe 1300 . Therefore, charged particles can be prevented from colliding with organometallic molecules containing a group III metal ejected from the ring portion 1310 of the first gas supply pipe 1300 . Also, the metal mesh 1500 is formed by overlapping a large number of meshes while shifting them little by little. That is, the linear portions of the second mesh are arranged at the positions of the openings of the first mesh. Therefore, light traveling in a straight line cannot pass through the metal mesh 1500 . In other words, the metal mesh 1500 does not pass electrons, ions, and light, but allows neutral radicals to pass.

炉本体1001は、少なくとも、シャワーヘッド電極1100と、サセプター1200と、第1のガス供給管1300のリング部1310と、金属メッシュ1500と、を内部に収容している。炉本体1001は、例えば、ステンレス製である。炉本体1001は、上記以外の導電体であってもよい。 The furnace body 1001 accommodates therein at least the shower head electrode 1100, the susceptor 1200, the ring portion 1310 of the first gas supply pipe 1300, and the metal mesh 1500. As shown in FIG. The furnace body 1001 is made of stainless steel, for example. Furnace body 1001 may be a conductor other than the above.

炉本体1001と、金属メッシュ1500と、第1のガス供給管1300とは、導電性の部材であり、いずれも接地されている。そのため、シャワーヘッド電極1100に電位が付与されると、シャワーヘッド電極1100と、炉本体1001および金属メッシュ1500と、の間に電圧が印加されることとなる。そして、炉本体1001と金属メッシュ1500との少なくとも1つ以上と、シャワーヘッド電極1100と、の間に放電が生じると考えられる。シャワーヘッド電極1100の直下では、高周波かつ高強度の電界が形成される。そのため、シャワーヘッド電極1100の直下の位置は、プラズマ発生領域である。 The furnace main body 1001, the metal mesh 1500, and the first gas supply pipe 1300 are conductive members, and are all grounded. Therefore, when a potential is applied to showerhead electrode 1100 , a voltage is applied between showerhead electrode 1100 , furnace main body 1001 and metal mesh 1500 . Then, it is considered that discharge occurs between at least one of the furnace body 1001 and the metal mesh 1500 and the shower head electrode 1100 . A high-frequency and high-strength electric field is formed directly under the showerhead electrode 1100 . Therefore, the position directly below the showerhead electrode 1100 is the plasma generation region.

ここで、第2のガスは、このプラズマ発生領域においてプラズマ化されることとなる。そして、プラズマ発生領域でプラズマ生成物が発生する。この場合におけるプラズマ生成物とは、例えば、窒素ラジカルと、水素ラジカルと、窒化水素系の化合物と、電子と、その他のイオン等である。ここで、窒化水素系の化合物とは、NHと、NH2 と、NH3 と、これらの励起状態と、その他のものとを含む。 Here, the second gas is turned into plasma in this plasma generating region. A plasma product is generated in the plasma generation region. The plasma products in this case are, for example, nitrogen radicals, hydrogen radicals, hydrogen nitride compounds, electrons, and other ions. Here, the hydrogen nitride-based compound includes NH, NH 2 , NH 3 , their excited states, and others.

また、シャワーヘッド電極1100と、サセプター1200とは、十分に離れている。シャワーヘッド電極1100と、サセプター1200との間の距離は、40mm以上200mm以下である。より好ましくは、40mm以上150mm以下である。シャワーヘッド電極1100とサセプター1200との間の距離が短いと、プラズマ発生領域がサセプター1200の箇所にまで広がるおそれがある。シャワーヘッド電極1100とサセプター1200との間の距離が40mm以上であれば、プラズマ発生領域がサセプター1200の箇所にまで広がるおそれがほとんどない。そのため、荷電粒子が基板Sa1に到達することを抑制できる。また、シャワーヘッド電極1100とサセプター1200との間の距離が大きいと、窒素ラジカルや、窒化水素系の化合物等が、サセプター1200の保持する基板Sa1に到達しにくくなるからである。なお、これらの距離は、プラズマ発生領域の大きさと、その他のプラズマ条件にも依存する。 Also, the showerhead electrode 1100 and the susceptor 1200 are sufficiently separated. The distance between the showerhead electrode 1100 and the susceptor 1200 is 40 mm or more and 200 mm or less. More preferably, it is 40 mm or more and 150 mm or less. If the distance between the showerhead electrode 1100 and the susceptor 1200 is short, the plasma generation area may extend to the susceptor 1200 . If the distance between the showerhead electrode 1100 and the susceptor 1200 is 40 mm or more, there is almost no possibility that the plasma generation region will extend to the susceptor 1200 . Therefore, it is possible to suppress the charged particles from reaching the substrate Sa1. Also, if the distance between the showerhead electrode 1100 and the susceptor 1200 is large, it becomes difficult for nitrogen radicals, hydrogen nitride-based compounds, and the like to reach the substrate Sa1 held by the susceptor 1200 . These distances also depend on the size of the plasma generation region and other plasma conditions.

シャワーヘッド電極1100は、サセプター1200からみて第1のガス供給管1300のリング部1310の貫通孔よりも遠い位置に配置されている。シャワーヘッド電極1100と、第1のガス供給管1300のリング部1310の貫通孔との間の距離は、30mm以上190mm以下である。より好ましくは、30mm以上140mm以下である。荷電粒子が、第1のガスに混入することを抑制するとともに、窒素ラジカルや、窒化水素系の化合物等が、基板Sa1に到達しやすくするためである。このため、プラズマ化された第2のガスと、プラズマ化されない第1のガスとにより、基板Sa1に半導体層が積層されることとなる。なお、これらの距離は、プラズマ発生領域の大きさと、その他のプラズマ条件にも依存する。 The showerhead electrode 1100 is arranged at a position farther from the through hole of the ring portion 1310 of the first gas supply pipe 1300 when viewed from the susceptor 1200 . The distance between the showerhead electrode 1100 and the through hole of the ring portion 1310 of the first gas supply pipe 1300 is 30 mm or more and 190 mm or less. More preferably, it is 30 mm or more and 140 mm or less. This is to prevent charged particles from mixing into the first gas, and to facilitate nitrogen radicals, hydrogen nitride compounds, and the like to reach the substrate Sa1. Therefore, the semiconductor layer is laminated on the substrate Sa1 by the plasmatized second gas and the plasmatized first gas. These distances also depend on the size of the plasma generation region and other plasma conditions.

加熱器1210は、サセプター1200を介して、サセプター1200に支持される基板Sa1を加熱するためのものである。 The heater 1210 is for heating the substrate Sa1 supported by the susceptor 1200 via the susceptor 1200 .

マスフローコントローラー1720、1820、1830、1840は、各々のガスの流量を制御するためのものである。パルスバルブ1850は、高周波電位のパルスと同期させて、III 族金属を含む有機金属ガスを供給するためのものである。恒温槽1911、1921、1931には、不凍液1912、1922、1932が満たされている。また、ガス容器1910、1920、1930は、III 族金属を含む有機金属ガスを収容するための容器である。ガス容器1910、1920、1930には、それぞれ、トリメチルガリウムと、トリメチルインジウムと、トリメチルアルミニウムとが、収容されている。もちろん、トリエチルガリウム等、その他のIII 族金属を含む有機金属ガスであってもよい。 Mass flow controllers 1720, 1820, 1830, 1840 are for controlling the flow rate of each gas. A pulse valve 1850 is for supplying an organometallic gas containing a group III metal in synchronism with pulses of a high frequency potential. Constant temperature baths 1911 , 1921 , 1931 are filled with antifreeze liquids 1912 , 1922 , 1932 . Gas containers 1910, 1920, and 1930 are containers for containing organometallic gases containing Group III metals. Gas containers 1910, 1920, and 1930 contain trimethylgallium, trimethylindium, and trimethylaluminum, respectively. Of course, an organometallic gas containing other Group III metals such as triethylgallium may also be used.

製造装置1000は、電子銃1010と、検出部1020と、を有する。電子銃1010は、固体中の電子を熱もしくは電界により放出させるためのものである。検出部1020は、基板Sa1の表面で散乱された電子を検出するためのものである。電子銃1010および検出部1020は、RHEED装置の一部を構成する。 The manufacturing apparatus 1000 has an electron gun 1010 and a detector 1020 . The electron gun 1010 is for emitting electrons in a solid due to heat or an electric field. The detector 1020 is for detecting electrons scattered on the surface of the substrate Sa1. Electron gun 1010 and detector 1020 form part of the RHEED apparatus.

6.製造装置の製造条件
製造装置1000における製造条件を表1に示す。表1で挙げた数値範囲は、あくまで目安であり、必ずしもこの数値範囲である必要はない。RFパワーは、100W以上1000W以下の範囲内である。RF電源1600がシャワーヘッド電極1100に付与する周期的な電位の周波数は、30MHz以上300MHz以下の範囲内である。基板温度は、0℃以上900℃以下の範囲内である。製造装置1000の内圧は、1Pa以上10000Pa以下の範囲内である。
6. Manufacturing Conditions of Manufacturing Apparatus Table 1 shows manufacturing conditions of the manufacturing apparatus 1000 . The numerical ranges listed in Table 1 are only a guideline, and the numerical ranges are not necessarily required. The RF power is in the range of 100W to 1000W. The frequency of the periodic potential applied to showerhead electrode 1100 by RF power supply 1600 is in the range of 30 MHz to 300 MHz. The substrate temperature is in the range of 0° C. or higher and 900° C. or lower. The internal pressure of the manufacturing apparatus 1000 is within the range of 1 Pa or more and 10000 Pa or less.

[表1]
RFパワー 100W以上 1000W以下
周波数 30MHz以上 300MHz以下
基板温度 0℃以上 900℃以下
内圧 1Pa以上 10000Pa以下
[Table 1]
RF power 100W or more and 1000W or less Frequency 30MHz or more and 300MHz or less Substrate temperature 0°C or more and 900°C or less Internal pressure 1Pa or more and 10000Pa or less

7.ガスおよびパルス電圧
図7は、第1のガスおよび第2のガスの供給とRF電源1600がシャワーヘッド電極1100に付与する高周波電位の出力との関係を示すタイミングチャートである。図7の横軸は、時刻である。図7の上図の縦軸はトリメチルアルミニウム(TMA)の流量である。図7の中図の縦軸は窒素ガスの流量である。図7の下図の縦軸はRFパワーである。
7. Gas and Pulse Voltage FIG. 7 is a timing chart showing the relationship between the supply of the first gas and the second gas and the output of the high-frequency potential applied to the showerhead electrode 1100 by the RF power supply 1600 . The horizontal axis of FIG. 7 is time. The vertical axis in the upper diagram of FIG. 7 is the flow rate of trimethylaluminum (TMA). The vertical axis in the middle diagram of FIG. 7 is the flow rate of nitrogen gas. The vertical axis in the lower diagram of FIG. 7 is RF power.

図7に示すように、第1のガスおよび第2のガスの供給およびRF電源1600によるパワーの供給は、一定時間おきに繰り返されている。図7に示すように、製造装置1000は、第1の期間T1と第2の期間T2とを交互に繰り返しながら成膜する。 As shown in FIG. 7, the supply of the first gas and the second gas and the supply of power by the RF power supply 1600 are repeated at regular intervals. As shown in FIG. 7, the manufacturing apparatus 1000 forms a film while alternately repeating a first period T1 and a second period T2.

7-1.基板窒素処理工程
図7に示すように、期間T0の基板窒素処理工程では、シャワーヘッド電極1100から窒素ガスを供給するとともにRF電源1600をONにする。そのため、窒素ガスは、シャワーヘッド電極1100の下部のプラズマ発生領域でプラズマ化される。このプラズマ発生領域では、窒素ラジカル、窒素イオン、電子、紫外線等が発生する。
7-1. Substrate Nitrogen Processing Process As shown in FIG. 7, in the substrate nitrogen processing process of period T0, nitrogen gas is supplied from the shower head electrode 1100 and the RF power supply 1600 is turned on. Therefore, the nitrogen gas is turned into plasma in the plasma generation region below the showerhead electrode 1100 . Nitrogen radicals, nitrogen ions, electrons, ultraviolet rays, and the like are generated in this plasma generation region.

一方、TMAは、基板Sa1に供給されない。なお、シャワーヘッド電極1100は、H2 ガスを供給しない。 On the other hand, TMA is not supplied to the substrate Sa1. Note that the showerhead electrode 1100 does not supply H 2 gas.

プラズマ発生領域で発生した窒素イオンおよび電子は、金属メッシュ1500に捕獲される。光は金属メッシュ1500に遮断される。そのため、窒素ラジカルのみが基板Sa1に到達する。そして、Si(111)基板の表面は窒化する。つまり、Si原子に窒素原子が結合する。 Nitrogen ions and electrons generated in the plasma generation region are captured by the metal mesh 1500 . Light is blocked by metal mesh 1500 . Therefore, only nitrogen radicals reach the substrate Sa1. Then, the surface of the Si(111) substrate is nitrided. That is, nitrogen atoms are bonded to Si atoms.

このとき、1原子層以上3原子層以下の窒素原子が、基板Sa1の上に形成される。RHEED装置により、基板Sa1の表面状態を観察できるため、期間T0を予め設定することができる。 At this time, one atomic layer or more and three atomic layers or less of nitrogen atoms are formed on the substrate Sa1. Since the surface state of the substrate Sa1 can be observed by the RHEED apparatus, the period T0 can be set in advance.

7-2.第1の工程
図7に示すように、第1の期間T1には、第1のガス供給管1300は、サセプター1200に第1のガスを供給する。第2のガス供給管1420は、第2のガスを供給しない。つまり、窒素ガスは炉本体1001の内部に供給されない。RF電源1600は、OFFである。このため、第1の期間T1には、III 族元素がサセプター1200の基板Sa1に供給される。したがって、第1の期間T1においては、1原子層以上3原子層以下のAl層が成膜される。
7-2. First Step As shown in FIG. 7, the first gas supply pipe 1300 supplies the first gas to the susceptor 1200 during the first period T1. Second gas supply pipe 1420 does not supply the second gas. In other words, nitrogen gas is not supplied to the interior of the furnace body 1001 . RF power supply 1600 is OFF. Therefore, the group III element is supplied to the substrate Sa1 of the susceptor 1200 during the first period T1. Therefore, in the first period T1, an Al layer of 1 atomic layer or more and 3 atomic layers or less is formed.

7-3.第2の工程
図7に示すように、第2の期間T2には、第1のガス供給管1300は、サセプター1200に第1のガスを供給しない。第2の期間T2には、第2のガス供給管1420は、窒素ガスを供給する。なお、第2のガス供給管1420は、水素ガスを供給しない。また、RF電源1600は、出力W1でプラズマを発生させる。このため、第2の期間T2には、窒素ラジカルがサセプター1200の基板Sa1に供給されるが、III 族元素は基板Sa1に供給されない。したがって、第2の期間T2においては、Al層の上に原子層レベルのN層が成膜される。
7-3. Second Step As shown in FIG. 7, the first gas supply pipe 1300 does not supply the first gas to the susceptor 1200 during the second period T2. During the second period T2, the second gas supply pipe 1420 supplies nitrogen gas. Note that the second gas supply pipe 1420 does not supply hydrogen gas. RF power supply 1600 also generates a plasma at output W1. Therefore, during the second period T2, nitrogen radicals are supplied to the substrate Sa1 of the susceptor 1200, but group III elements are not supplied to the substrate Sa1. Therefore, in the second period T2, an atomic layer level N layer is formed on the Al layer.

7-4.第1の期間および第2の期間の時間
第1の期間T1および第2の期間T2の長さは、RHEEDによる検出結果に基づいて判断すればよい。RHEEDにより得られるパターン像を観察することにより、原子層レベルで積層するための所要時間が得られる。また、同様に、基板窒素処理工程の時間についても、同様に得られる。
7-4. Time of First Period and Second Period The lengths of the first period T1 and the second period T2 may be determined based on the detection result by RHEED. By observing the pattern image obtained by RHEED, the required time for stacking at the atomic layer level can be obtained. Similarly, the time for the substrate nitrogen treatment step can also be obtained in the same manner.

7-5.第1の期間および第2の期間の効果
このように、Si(111)基板のSiに窒素原子を原子層レベルで積層し、これらの窒素原子の上にAl原子を原子層レベルで積層する。そのため、AlN層F1のAl面が揃いやすい。また、AlN層F1の結晶性は良好である。このAlN層F1の膜厚は十分に薄い。このため、AlN層F1の格子定数は、Si(111)基板の格子定数に近いと考えられる。
7-5. Effect of First Period and Second Period In this way, nitrogen atoms are stacked on the Si of the Si(111) substrate at the atomic layer level, and Al atoms are stacked on these nitrogen atoms at the atomic layer level. Therefore, the Al plane of the AlN layer F1 is easily aligned. Also, the AlN layer F1 has good crystallinity. The film thickness of this AlN layer F1 is sufficiently thin. Therefore, it is considered that the lattice constant of the AlN layer F1 is close to the lattice constant of the Si(111) substrate.

8.半導体ウエハの製造方法
本実施形態の半導体ウエハの製造方法は、REMOCVD(Radical Enhanced Metal Organic Chemical Vapor Deposition)法により半導体層を成長させる。すなわち、本実施形態の製造装置1000を用いて基板Sa1の主面にIII 族窒化物半導体をエピタキシャル成長させる。
8. Semiconductor Wafer Manufacturing Method In the semiconductor wafer manufacturing method of the present embodiment, a semiconductor layer is grown by a REMOCVD (Radial Enhanced Metal Organic Chemical Vapor Deposition) method. That is, the manufacturing apparatus 1000 of this embodiment is used to epitaxially grow a group III nitride semiconductor on the main surface of the substrate Sa1.

8-1.基板のクリーニング
ここで、本実施形態の製造装置1000を用いた半導体ウエハの製造方法について説明する。まず、基板Sa1を準備する。基板Sa1を、製造装置1000の内部のサセプター1200に配置し、水素ガスを供給しながら基板温度を900℃程度まで上昇させる。これにより、基板Sa1の表面を還元するとともに、基板Sa1の表面をクリーニングする。基板温度をこれ以上の温度にしてもよい。また、水素ガスをプラズマ化してもよい。
8-1. Cleaning of Substrate Here, a method for manufacturing a semiconductor wafer using the manufacturing apparatus 1000 of this embodiment will be described. First, a substrate Sa1 is prepared. The substrate Sa1 is placed on the susceptor 1200 inside the manufacturing apparatus 1000, and the substrate temperature is raised to about 900° C. while supplying hydrogen gas. This reduces the surface of the substrate Sa1 and cleans the surface of the substrate Sa1. The substrate temperature may be higher than this. Alternatively, hydrogen gas may be turned into plasma.

8-2.基板窒素処理工程
次に、窒素ガスをシャワーヘッド電極1100から炉本体1001の内部に供給するとともに、RF電源1600をONにする。この際に、プラズマ電力パルス制御部1620を用いて、シャワーヘッド電極1100にパルス電圧を印加する。
8-2. Substrate Nitrogen Processing Step Next, nitrogen gas is supplied from the shower head electrode 1100 into the furnace body 1001, and the RF power supply 1600 is turned on. At this time, the plasma power pulse controller 1620 is used to apply a pulse voltage to the shower head electrode 1100 .

基板窒素処理工程では、プラズマ発生領域に窒素ガスを通過させた後にSi(111)基板に窒素ガスを供給する。 In the substrate nitrogen treatment step, the nitrogen gas is supplied to the Si(111) substrate after passing through the plasma generating region.

実際には、窒素ガスがプラズマ発生領域を通過することにより、窒素イオンと窒素ラジカルと電子と紫外線とが発生する。金属メッシュ1500が、荷電粒子である窒素イオンと電子とを捕獲する。また、金属メッシュ1500は、複数枚のメッシュをずらして配置されている。そのため、金属メッシュ1500は、紫外線を透過させない。中性の窒素ラジカル(励起状態を含む)のみが、金属メッシュ1500を透過して、基板Sa1に到達する。 Actually, nitrogen ions, nitrogen radicals, electrons, and ultraviolet rays are generated by passing the nitrogen gas through the plasma generation region. Metal mesh 1500 captures charged particles such as nitrogen ions and electrons. Moreover, the metal mesh 1500 is arranged by shifting a plurality of meshes. Therefore, the metal mesh 1500 does not transmit ultraviolet rays. Only neutral nitrogen radicals (including excited states) pass through the metal mesh 1500 and reach the substrate Sa1.

基板窒素処理工程では、0℃以上100℃以下の温度でSi(111)基板の表面を窒化する。また、基板Sa1の窒化については、RHEED装置を用いた観測により、窒化する期間T0を設定すればよい。 In the substrate nitrogen treatment step, the surface of the Si (111) substrate is nitrided at a temperature of 0° C. or higher and 100° C. or lower. As for the nitridation of the substrate Sa1, the nitridation period T0 may be set by observation using a RHEED apparatus.

このようにして、Si(111)基板の表面は窒化される。そして、Si(111)基板の表面にはN層が形成される。 Thus, the surface of the Si(111) substrate is nitrided. An N layer is formed on the surface of the Si(111) substrate.

8-3.AlN層形成工程
次に、表面を窒化されたSi(111)の上にAlN層F1を形成する。AlN層形成工程では、第1の工程と第2の工程とを繰り返す。この際に、プラズマ電力パルス制御部1620を用いる。第1の工程では、N層の上にAl層を形成する。第2の工程では、Al層の上にN層を形成する。タイミングチャートは、図7のとおりである。なお、AlN層F1の最上層はAl層であるとよい。この場合には、Al層を形成する第1の工程をAlN層形成工程の最後に実施することとなる。
8-3. AlN Layer Forming Step Next, an AlN layer F1 is formed on the surface-nitrided Si(111). In the AlN layer forming process, the first process and the second process are repeated. At this time, the plasma power pulse controller 1620 is used. In the first step, an Al layer is formed on the N layer. In the second step, an N layer is formed on the Al layer. A timing chart is shown in FIG. Note that the uppermost layer of the AlN layer F1 is preferably an Al layer. In this case, the first step of forming the Al layer is performed at the end of the AlN layer forming step.

8-3-1.第1の工程
第1の工程では、プラズマ発生領域にAl原子を含有するAl含有ガスを通過させずにSi(111)基板にAl含有ガスを供給する。そのため、第1の工程では、プラズマを発生させない。また、第1の工程では、原子層レベルでAl層を形成する。RHEED装置を用いることにより、第1の期間T1を設定することができる。
8-3-1. First Step In the first step, the Al-containing gas containing Al atoms is supplied to the Si(111) substrate without allowing the Al-containing gas to pass through the plasma generating region. Therefore, plasma is not generated in the first step. Also, in the first step, an Al layer is formed at the atomic layer level. By using the RHEED device, the first period T1 can be set.

8-3-2.第2の工程
第2の工程では、プラズマ発生領域に窒素ガスを通過させた後にSi(111)基板に窒素ガスを供給する。第2の工程では、原子層レベルでN層を形成する。RHEED装置を用いることにより、第2の期間T2を設定することができる。
8-3-2. Second Step In the second step, the nitrogen gas is supplied to the Si(111) substrate after passing through the plasma generating region. In the second step, an N layer is formed at the atomic layer level. The second period T2 can be set by using the RHEED device.

8-4.半導体形成工程
次に、AlN層F1の上に半導体層F2を形成する。この際には、第1のガスおよび第2のガスを同時に炉本体1001の内部に供給する。例えば、第1のガスは、トリメチルガリウムおよびキャリアガスであり、第2のガスは、N2 ガスおよびH2 ガスである。第1のガスおよび第2のガスを同時に供給することにより、この場合には、AlN層F1の上に半導体層F2としてGaN層が形成される。
8-4. Semiconductor Forming Step Next, a semiconductor layer F2 is formed on the AlN layer F1. At this time, the first gas and the second gas are simultaneously supplied into the furnace body 1001 . For example, the first gas is trimethylgallium and carrier gas, and the second gas is N2 gas and H2 gas. By simultaneously supplying the first gas and the second gas, in this case, a GaN layer is formed as the semiconductor layer F2 on the AlN layer F1.

8-5.本実施形態の製造方法の効果
本実施形態の半導体ウエハの製造方法では、AlN層F1を原子層レベルで成長させる。そのため、Al原子とN原子とは、炉本体1001の内部における基板Sa1から離れた空間中で反応することはほとんどない。そのため、結晶性に優れたAlN層F1を成膜することができる。
8-5. Effects of the Manufacturing Method of the Present Embodiment In the semiconductor wafer manufacturing method of the present embodiment, the AlN layer F1 is grown at the atomic layer level. Therefore, Al atoms and N atoms hardly react in a space inside the furnace body 1001 away from the substrate Sa1. Therefore, the AlN layer F1 having excellent crystallinity can be formed.

9.変形例
9-1.テンプレート基板
本実施形態の半導体ウエハWa1の代わりに、テンプレート基板を製造してもよい。テンプレート基板は、半導体ウエハWa1から半導体層F2を除去したものである。
9. Modification 9-1. Template Substrate Instead of the semiconductor wafer Wa1 of this embodiment, a template substrate may be manufactured. The template substrate is obtained by removing the semiconductor layer F2 from the semiconductor wafer Wa1.

9-2.プラズマ発生領域におけるプラズマを発生させる期間
図7に示すように、Al原子を含有するAl含有ガスを供給する際には、プラズマ発生領域にプラズマを発生させない。しかし、製造装置1000は、Al含有ガスをプラズマ発生領域に通過させない構成を備えている。そのため、Al含有ガスを供給させる際に、プラズマを発生させてもよい。
9-2. Period for Generating Plasma in Plasma Generation Region As shown in FIG. 7, when supplying Al-containing gas containing Al atoms, no plasma is generated in the plasma generation region. However, the manufacturing apparatus 1000 has a configuration that does not allow the Al-containing gas to pass through the plasma generation region. Therefore, plasma may be generated when supplying the Al-containing gas.

9-3.窒素ガスを流す期間
図7では、TMAを流している第1の期間T1に窒素ガスを流さない。しかし、第1の期間T1に窒素ガスを流してもよい。第1の期間T1では、RFパワーは0であるため、第1の期間T1に窒素ガスを流してもプラズマ化されない。
9-3. Period of Flowing Nitrogen Gas In FIG. 7, nitrogen gas is not flowed during the first period T1 during which TMA is flowed. However, nitrogen gas may be flowed during the first period T1. Since the RF power is 0 during the first period T1, the nitrogen gas is not turned into plasma even if it is supplied during the first period T1.

9-4.半導体層形成工程
半導体層形成工程において、原子層レベルで成膜してもよい。この場合には、半導体層F2の結晶性は向上するが、成膜時間は長くなる。
9-4. Semiconductor Layer Forming Step In the semiconductor layer forming step, film formation may be performed at the atomic layer level. In this case, the crystallinity of the semiconductor layer F2 is improved, but the film formation time is lengthened.

9-5.組み合わせ
上記の変形例を自由に組み合わせてもよい。
9-5. Combination The above modifications may be freely combined.

(第2の実施形態)
第2の実施形態について説明する。本実施形態の半導体デバイスは、III 族窒化物半導体層を有するMIS型半導体素子である。
(Second embodiment)
A second embodiment will be described. The semiconductor device of this embodiment is a MIS semiconductor element having a Group III nitride semiconductor layer.

1.MIS型半導体素子
図8は、本実施形態のMIS型半導体素子100の構造を示す概略構成図である。図8に示すように、MIS型半導体素子100は、基板110と、バッファ層120と、GaN層130と、AlGaN層140と、絶縁膜150と、ソース電極S1と、ゲート電極G1と、ドレイン電極D1と、を有している。ソース電極S1およびドレイン電極D1は、AlGaN層140の上に形成されている。ゲート電極G1と、AlGaN層140の溝141との間には、絶縁膜150がある。ここで、バッファ層120は、AlN層であるとよい。
1. MIS Type Semiconductor Device FIG. 8 is a schematic configuration diagram showing the structure of the MIS type semiconductor device 100 of this embodiment. As shown in FIG. 8, the MIS semiconductor device 100 includes a substrate 110, a buffer layer 120, a GaN layer 130, an AlGaN layer 140, an insulating film 150, a source electrode S1, a gate electrode G1, a drain electrode and a and D1. A source electrode S<b>1 and a drain electrode D<b>1 are formed on the AlGaN layer 140 . There is an insulating film 150 between the gate electrode G1 and the groove 141 of the AlGaN layer 140 . Here, the buffer layer 120 is preferably an AlN layer.

2.MIS型半導体素子の製造方法
本実施形態のMIS型半導体素子100の製造方法は、REMOCVD(Radical Enhanced Metal Organic Chemical Vapor Deposition)法により半導体層を成長させる。すなわち、第1の実施形態の製造装置1000を用いて半導体層を成長させる。
2. Method for Manufacturing MIS Type Semiconductor Device In the method for manufacturing the MIS type semiconductor device 100 of this embodiment, a semiconductor layer is grown by a REMOCVD (Radial Enhanced Metal Organic Chemical Vapor Deposition) method. That is, a semiconductor layer is grown using the manufacturing apparatus 1000 of the first embodiment.

2-1.半導体層形成工程
第1の実施形態の製造装置1000を用いて、基板110の上にIII 族窒化物半導体層を形成する。ここで用いる条件は、第1の実施形態で説明した半導体ウエハの製造方法とほぼ同様である。基板110の上に、バッファ層120と、GaN層130と、AlGaN層140と、を形成する。上記の各半導体層を形成するために、適宜原料ガスを切り替えればよい。
2-1. Semiconductor Layer Forming Step A III-nitride semiconductor layer is formed on the substrate 110 using the manufacturing apparatus 1000 of the first embodiment. The conditions used here are substantially the same as those in the semiconductor wafer manufacturing method described in the first embodiment. A buffer layer 120 , a GaN layer 130 and an AlGaN layer 140 are formed on the substrate 110 . In order to form each of the above semiconductor layers, the raw material gas may be switched as appropriate.

2-2.凹部形成工程
次に、ICP等のエッチングにより、AlGaN層140に溝141を形成する。
2-2. Step of Forming Recesses Next, grooves 141 are formed in the AlGaN layer 140 by etching such as ICP.

2-3.絶縁膜形成工程
次に、溝141に、絶縁膜150を形成する。
2-3. Insulating Film Forming Step Next, an insulating film 150 is formed in the trench 141 .

2-4.電極形成工程
次に、AlGaN層140の上にソース電極S1およびドレイン電極D1を形成する。また、溝141の箇所に、絶縁膜150を介してゲート電極G1を形成する。なお、ソース電極S1およびドレイン電極D1については、絶縁膜150を形成する前に形成してもよい。以上により、MIS型半導体素子100が製造される。
2-4. Electrode Forming Step Next, a source electrode S 1 and a drain electrode D 1 are formed on the AlGaN layer 140 . Also, the gate electrode G1 is formed at the location of the trench 141 with the insulating film 150 interposed therebetween. Note that the source electrode S1 and the drain electrode D1 may be formed before the insulating film 150 is formed. As described above, the MIS type semiconductor device 100 is manufactured.

(第3の実施形態)
第3の実施形態について説明する。本実施形態の半導体デバイスは、III 族窒化物半導体層を有する半導体発光素子である。
(Third Embodiment)
A third embodiment will be described. The semiconductor device of this embodiment is a semiconductor light-emitting element having a Group III nitride semiconductor layer.

1.半導体発光素子
図9は、本実施形態の発光素子200の構造を示す概略構成図である。図9に示すように、発光素子200は、III 族窒化物半導体層を有する。発光素子200は、基板210と、バッファ層220と、n-GaN層230と、発光層240と、p-AlGaN層250と、p-GaN層260と、p電極P1と、n電極N1と、を有する。発光層240は、井戸層と障壁層とを有する。井戸層は、例えば、InGaN層を有している。障壁層は、例えば、AlGaN層を有している。これらの積層構造は、例示であり、上記以外の積層構造であってもよい。ここで、バッファ層220は、AlN層であるとよい。
1. Semiconductor Light Emitting Device FIG. 9 is a schematic configuration diagram showing the structure of the light emitting device 200 of this embodiment. As shown in FIG. 9, the light emitting device 200 has a Group III nitride semiconductor layer. The light-emitting device 200 includes a substrate 210, a buffer layer 220, an n-GaN layer 230, a light-emitting layer 240, a p-AlGaN layer 250, a p-GaN layer 260, a p-electrode P1, an n-electrode N1, have The light emitting layer 240 has well layers and barrier layers. The well layer has, for example, an InGaN layer. The barrier layer has, for example, an AlGaN layer. These laminated structures are examples, and laminated structures other than those described above may be used. Here, the buffer layer 220 is preferably an AlN layer.

2.半導体発光素子の製造方法
本実施形態の発光素子200の製造方法は、REMOCVD(Radical Enhanced Metal Organic Chemical Vapor Deposition)法により半導体層を成長させる。すなわち、第1の実施形態の製造装置1000を用いて半導体層を成長させる。
2. Method for Manufacturing Semiconductor Light Emitting Device In the method for manufacturing the light emitting device 200 of the present embodiment, a semiconductor layer is grown by a REMOCVD (Radial Enhanced Metal Organic Chemical Vapor Deposition) method. That is, a semiconductor layer is grown using the manufacturing apparatus 1000 of the first embodiment.

2-1.半導体層形成工程
第1の実施形態の製造装置1000を用いて、基板210の上にIII 族窒化物半導体層を形成する。ここで用いる条件は、第1の実施形態で説明した半導体ウエハの製造方法とほぼ同様である。基板210の上に、バッファ層220と、n-GaN層230と、発光層240と、p-AlGaN層250と、p-GaN層260と、を形成する。上記の各半導体層を形成するために、適宜原料ガスを切り替えればよい。
2-1. Semiconductor Layer Forming Step A III-nitride semiconductor layer is formed on the substrate 210 using the manufacturing apparatus 1000 of the first embodiment. The conditions used here are substantially the same as those in the semiconductor wafer manufacturing method described in the first embodiment. A buffer layer 220 , an n-GaN layer 230 , a light emitting layer 240 , a p-AlGaN layer 250 and a p-GaN layer 260 are formed on the substrate 210 . In order to form each of the above semiconductor layers, the raw material gas may be switched as appropriate.

2-2.凹部形成工程
次に、ICP等のエッチングにより、p-GaN層260からn-GaN層230の途中まで達する凹部を形成する。これより、n-GaN層230の露出部が露出する。
2-2. Step of Forming Recess Next, a recess is formed from the p-GaN layer 260 to the middle of the n-GaN layer 230 by etching such as ICP. As a result, the exposed portion of the n-GaN layer 230 is exposed.

2-3.電極形成工程
次に、n-GaN層230の露出部の上にn電極N1を形成する。また、p-GaN層260の上にp電極P1を形成する。
2-3. Electrode Forming Step Next, an n-electrode N 1 is formed on the exposed portion of the n-GaN layer 230 . Also, a p-electrode P1 is formed on the p-GaN layer 260. As shown in FIG.

2-4.その他の工程
アニール工程や、絶縁膜を形成する工程等、その他の工程を実施してもよい。
2-4. Other Steps Other steps such as an annealing step and a step of forming an insulating film may be performed.

(実験)
1.RHEED
本実験では、図6に示す製造装置1000を用いて実験を行った。製造装置1000の内圧は、300Paであった。成長基板として、8mm角、厚さ400μmのSi(111)基板を用いた。
(experiment)
1. RHEED
In this experiment, the experiment was conducted using the manufacturing apparatus 1000 shown in FIG. The internal pressure of the manufacturing apparatus 1000 was 300Pa. A Si (111) substrate of 8 mm square and 400 μm thick was used as a growth substrate.

2 ガスを1000sccm流しながらSi(111)基板を300℃まで昇温した(クリーニング工程)。次に、RFパワーを100Wにし、N2 ガスを750sccm流した(基板窒素処理工程)。この際のSi(111)基板の温度を変えて、RHEEDのパターンを観察した。 The temperature of the Si(111) substrate was raised to 300° C. while flowing H 2 gas at 1000 sccm (cleaning step). Next, the RF power was set to 100 W, and N 2 gas was flowed at 750 sccm (substrate nitrogen treatment step). The RHEED pattern was observed while changing the temperature of the Si(111) substrate at this time.

図10は、Si(111)基板の温度が25℃のときのRHEEDパターンである。図11は、Si(111)基板の温度が300℃のときのRHEEDパターンである。図12は、Si(111)基板の温度が600℃のときのRHEEDパターンである。図13は、Si(111)基板の温度が900℃のときのRHEEDパターンである。 FIG. 10 is a RHEED pattern when the temperature of the Si(111) substrate is 25.degree. FIG. 11 is a RHEED pattern when the temperature of the Si(111) substrate is 300.degree. FIG. 12 shows the RHEED pattern when the temperature of the Si(111) substrate is 600.degree. FIG. 13 shows the RHEED pattern when the temperature of the Si(111) substrate is 900.degree.

図10から図13に示すように、Si(111)基板の温度が25℃、300℃の場合には、ストリークラインが観測された。しかし、Si(111)基板の温度が600℃、900℃の場合には、ストリークラインが観測されなかった。このため、Si(111)基板の温度は0℃以上300℃以下であるとよい。 As shown in FIGS. 10 to 13, streak lines were observed when the temperature of the Si(111) substrate was 25.degree. C. and 300.degree. However, when the temperature of the Si(111) substrate was 600° C. and 900° C., no streak line was observed. Therefore, the temperature of the Si(111) substrate should be 0° C. or higher and 300° C. or lower.

2.表面粗さ
本実験では、図6に示す製造装置1000を用いて実験を行った。製造装置1000の内圧は、100~150Paであった。成長基板として、8mm角、厚さ400μmのSi(111)基板を用いた。
2. Surface Roughness In this experiment, the manufacturing apparatus 1000 shown in FIG. 6 was used. The internal pressure of the manufacturing apparatus 1000 was 100-150Pa. A Si (111) substrate of 8 mm square and 400 μm thick was used as a growth substrate.

炉の内圧を150Paに保ちつつH2 ガスを1000sccm流しながらSi(111)基板を300℃まで昇温した(クリーニング工程)。次に、基板温度を室温まで戻して、RFパワーを100Wにし、N2 ガスを750sccm流した(基板窒素処理工程)。そして、Si(111)基板の温度を600℃まで昇温した。 The temperature of the Si(111) substrate was raised to 300° C. while maintaining the internal pressure of the furnace at 150 Pa and flowing H 2 gas at 1000 sccm (cleaning step). Next, the substrate temperature was returned to room temperature, the RF power was set to 100 W, and N 2 gas was supplied at 750 sccm (substrate nitrogen treatment step). Then, the temperature of the Si(111) substrate was raised to 600.degree.

2 ガスを750sccmで流しつつTMA(トリメチルアルミニウム)を20秒流してAlを成膜した。その後TMAの導入を止めて、RFパワーを100WにしてN2 ガスをプラズマ化し、Alを窒化した。TMAの導入とTMAの停止とを20回繰り返した(AlN層形成工程)。 An Al film was formed by flowing TMA (trimethylaluminum) for 20 seconds while flowing N 2 gas at 750 sccm. After that, the introduction of TMA was stopped, the RF power was changed to 100 W, and the N 2 gas was plasmatized to nitride the Al. The introduction of TMA and the termination of TMA were repeated 20 times (AlN layer forming step).

基板温度が25℃の場合には、窒素処理後のSi基板の表面粗さ(RMS)は0.190nmであった。基板温度が300℃の場合には、窒素処理後のSi基板の表面粗さ(RMS)は0.136nmであった。基板温度が600℃の場合には、窒素処理後のSi基板の表面粗さ(RMS)は0.230nmであった。基板温度が900℃の場合には、窒素処理後のSi基板の表面粗さ(RMS)は0.191nmであった。 When the substrate temperature was 25° C., the surface roughness (RMS) of the Si substrate after nitrogen treatment was 0.190 nm. When the substrate temperature was 300° C., the surface roughness (RMS) of the Si substrate after nitrogen treatment was 0.136 nm. When the substrate temperature was 600° C., the surface roughness (RMS) of the Si substrate after nitrogen treatment was 0.230 nm. When the substrate temperature was 900° C., the surface roughness (RMS) of the Si substrate after nitrogen treatment was 0.191 nm.

[表2]
基板温度 表面粗さ(RMS)
25℃ 0.190nm
300℃ 0.136nm
600℃ 0.230nm
900℃ 0.191nm
[Table 2]
Substrate temperature Surface roughness (RMS)
25°C 0.190 nm
300°C 0.136 nm
600°C 0.230 nm
900°C 0.191 nm

3.格子定数
本実験では、図6に示す製造装置1000を用いて実験を行った。製造装置1000の内圧は、100~150Paであった。成長基板として、8mm角、厚さ400μmのSi(111)基板を用いた。
3. Lattice Constant This experiment was conducted using the manufacturing apparatus 1000 shown in FIG. The internal pressure of the manufacturing apparatus 1000 was 100-150Pa. A Si (111) substrate of 8 mm square and 400 μm thick was used as a growth substrate.

炉の内圧を150Paに保ちつつH2 ガスを1000sccm流しながらSi(111)基板を300℃まで昇温した(クリーニング工程)。次に、基板温度を室温まで戻して、RFパワーを100Wにし、N2 ガスを750sccm流した(基板窒素処理工程)。そして、Si(111)基板の温度を600℃まで昇温した。 The temperature of the Si(111) substrate was raised to 300° C. while maintaining the internal pressure of the furnace at 150 Pa and flowing H 2 gas at 1000 sccm (cleaning step). Next, the substrate temperature was returned to room temperature, the RF power was set to 100 W, and N 2 gas was supplied at 750 sccm (substrate nitrogen treatment step). Then, the temperature of the Si(111) substrate was raised to 600.degree.

2 ガスを750sccmで流しつつTMA(トリメチルアルミニウム)を20秒流してAlを成膜した。その後TMAの導入を止めて、RFパワーを100WにしてN2 ガスをプラズマ化し、Alを窒化した。TMAの導入とTMAの停止とを10回繰り返した(AlN層形成工程)。 An Al film was formed by flowing TMA (trimethylaluminum) for 20 seconds while flowing N 2 gas at 750 sccm. After that, the introduction of TMA was stopped, the RF power was changed to 100 W, and the N 2 gas was plasmatized to nitride the Al. The introduction of TMA and the termination of TMA were repeated 10 times (AlN layer forming step).

表3は、測定結果を示している。表4は、SiおよびAlNの格子定数(a軸)である。 Table 3 shows the measurement results. Table 4 shows the lattice constants (a-axis) of Si and AlN.

[表3]
Siのストリークラインの距離 0.8cm
ストリークラインの近似幅 0.1cm
AlNのストリークラインの距離 0.8cm
ストリークラインの近似幅 0.1cm
[Table 3]
Si streak line distance 0.8 cm
Approximate width of streak line 0.1 cm
AlN streak line distance 0.8 cm
Approximate width of streak line 0.1 cm

[表4]
Siの格子定数 5.431Å
AlNの格子定数(a軸) 3.112Å
[Table 4]
Lattice constant of Si 5.431 Å
AlN lattice constant (a-axis) 3.112 Å

表3に示すように、SiおよびAlNのストリークラインの近似幅の範囲で、SiおよびAlNのストリークラインの距離は等しい。つまり、成膜されたAlNの格子定数は、Siの格子定数にほぼ等しい。ストリークラインの近似幅を考慮すると、成膜されたAlNの格子定数とSiの格子定数との差は6.25%以下である。少なくとも、成膜されたAlNの格子定数とSiの格子定数との差は10%以下に入っているといえる。 As shown in Table 3, within the approximate width of the Si and AlN streaklines, the Si and AlN streakline distances are equal. That is, the lattice constant of the deposited AlN is approximately equal to the lattice constant of Si. Considering the approximate width of the streak line, the difference between the lattice constant of the deposited AlN and the lattice constant of Si is 6.25% or less. At least, it can be said that the difference between the lattice constant of AlN and the lattice constant of Si is within 10%.

なお、表4に示すように、通常のSi(111)の格子定数とAlNの格子定数との差は、18.9%程度である。 As shown in Table 4, the difference between the lattice constant of ordinary Si(111) and that of AlN is about 18.9%.

(付記)
第1の態様におけるIII 族窒化物半導体素子の製造方法は、Si(111)基板の表面を窒素処理してN層を形成する基板窒素処理工程と、N層の上にAl層を形成する第1の工程と、Al層の上にN層を形成する第2の工程と、を有する。この製造方法では、第1の工程と第2の工程とを繰り返す。基板窒素処理工程では、プラズマ発生領域に窒素ガスを通過させた後にSi(111)基板に窒素ガスを供給する。第1の工程では、プラズマ発生領域にAl原子を含有するAl含有ガスを通過させずにSi(111)基板にAl含有ガスを供給する。第2の工程では、プラズマ発生領域に窒素ガスを通過させた後にSi(111)基板に窒素ガスを供給する。
(Appendix)
A method for manufacturing a Group III nitride semiconductor device according to a first aspect includes a substrate nitrogen treatment step of nitrogen-treating the surface of a Si(111) substrate to form an N layer, and a second step of forming an Al layer on the N layer. 1 and a second step of forming an N layer on the Al layer. In this manufacturing method, the first step and the second step are repeated. In the substrate nitrogen treatment step, the nitrogen gas is supplied to the Si(111) substrate after passing through the plasma generating region. In the first step, the Al-containing gas is supplied to the Si(111) substrate without allowing the Al-containing gas containing Al atoms to pass through the plasma generating region. In the second step, the nitrogen gas is supplied to the Si(111) substrate after passing through the plasma generating region.

第2の態様におけるIII 族窒化物半導体素子の製造方法においては、第1の工程では、プラズマを発生させない。 In the method for manufacturing a Group III nitride semiconductor device according to the second aspect, plasma is not generated in the first step.

第3の態様におけるIII 族窒化物半導体素子の製造方法においては、基板窒素処理工程では、0℃以上100℃以下の温度でSi(111)基板の表面を窒化する。 In the method of manufacturing a group III nitride semiconductor device according to the third aspect, in the substrate nitrogen treatment step, the surface of the Si(111) substrate is nitrided at a temperature of 0° C. or higher and 100° C. or lower.

第4の態様におけるIII 族窒化物半導体素子の製造方法においては、第1の工程では、原子層レベルのAl層を形成する。第2の工程では、原子層レベルのN層を形成する。 In the method of manufacturing a Group III nitride semiconductor device according to the fourth aspect, in the first step, an Al layer at the atomic layer level is formed. In the second step, an atomic layer level N layer is formed.

第5の態様における半導体ウエハの製造方法は、Si(111)基板の表面を窒素処理してN層を形成する基板窒素処理工程と、N層の上にAl層を形成する第1の工程と、Al層の上にN層を形成する第2の工程と、を有する。この製造方法では、第1の工程と第2の工程とを繰り返す。基板窒素処理工程では、プラズマ発生領域に窒素ガスを通過させた後にSi(111)基板に窒素ガスを供給する。第1の工程では、プラズマ発生領域にAl原子を含有するAl含有ガスを通過させずにSi(111)基板にAl含有ガスを供給する。第2の工程では、プラズマ発生領域に窒素ガスを通過させた後にSi(111)基板に窒素ガスを供給する。 A semiconductor wafer manufacturing method according to a fifth aspect comprises a substrate nitrogen treatment step of nitrogen-treating the surface of a Si(111) substrate to form an N layer, and a first step of forming an Al layer on the N layer. and a second step of forming an N layer on the Al layer. In this manufacturing method, the first step and the second step are repeated. In the substrate nitrogen treatment step, the nitrogen gas is supplied to the Si(111) substrate after passing through the plasma generating region. In the first step, the Al-containing gas is supplied to the Si(111) substrate without allowing the Al-containing gas containing Al atoms to pass through the plasma generating region. In the second step, the nitrogen gas is supplied to the Si(111) substrate after passing through the plasma generating region.

第6の態様におけるテンプレート基板の製造方法は、Si(111)基板の表面を窒素処理してN層を形成する基板窒素処理工程と、N層の上にAl層を形成する第1の工程と、Al層の上にN層を形成する第2の工程と、を有する。この製造方法では、第1の工程と第2の工程とを繰り返す。基板窒素処理工程では、プラズマ発生領域に窒素ガスを通過させた後にSi(111)基板に窒素ガスを供給する。第1の工程では、プラズマ発生領域にAl原子を含有するAl含有ガスを通過させずにSi(111)基板にAl含有ガスを供給する。第2の工程では、プラズマ発生領域に窒素ガスを通過させた後にSi(111)基板に窒素ガスを供給する。 A method for manufacturing a template substrate according to a sixth aspect comprises a substrate nitrogen treatment step of nitrogen-treating the surface of a Si(111) substrate to form an N layer, and a first step of forming an Al layer on the N layer. and a second step of forming an N layer on the Al layer. In this manufacturing method, the first step and the second step are repeated. In the substrate nitrogen treatment step, the nitrogen gas is supplied to the Si(111) substrate after passing through the plasma generating region. In the first step, the Al-containing gas is supplied to the Si(111) substrate without allowing the Al-containing gas containing Al atoms to pass through the plasma generating region. In the second step, the nitrogen gas is supplied to the Si(111) substrate after passing through the plasma generating region.

第7の態様におけるIII 族窒化物半導体素子は、Si(111)基板と、Si(111)基板の上のAlN層と、を有する。AlN層は、30原子層以下である。Si(111)の格子定数とAlN層の格子定数との差が、10%以下である。 A group III nitride semiconductor device in a seventh aspect has a Si(111) substrate and an AlN layer on the Si(111) substrate. The AlN layer is 30 atomic layers or less. The difference between the lattice constant of Si(111) and the lattice constant of the AlN layer is 10% or less.

1000…製造装置
1001…炉本体
1010…電子銃
1020…検出部
1100…シャワーヘッド電極
1200…サセプター
1210…加熱器
1300…第1のガス供給管
1410…ガス導入室
1420…第2のガス供給管
1500…金属メッシュ
1600…RF電源
1610…マッチングボックス
1620…プラズマ電力パルス制御部
1850…パルスバルブ
DESCRIPTION OF SYMBOLS 1000... Manufacturing apparatus 1001... Furnace main body 1010... Electron gun 1020... Detecting part 1100... Shower head electrode 1200... Susceptor 1210... Heater 1300... First gas supply pipe 1410... Gas introduction chamber 1420... Second gas supply pipe 1500 ... Metal mesh 1600 ... RF power supply 1610 ... Matching box 1620 ... Plasma power pulse controller 1850 ... Pulse valve

Claims (7)

Si(111)基板の表面を窒素処理してN層を形成する基板窒素処理工程と、
前記N層の上にAl層を形成する第1の工程と、
前記Al層の上にN層を形成する第2の工程と、
を有し、
前記第1の工程と前記第2の工程とを繰り返してAlN層を形成し
前記基板窒素処理工程では、
プラズマ発生領域に窒素ガスを通過させた後にイオン、電子、および光を遮断して窒素ラジカルを透過させることにより、前記Si(111)基板に前記窒素ラジカルを供給し、前記Si(111)基板表面のSi原子にN原子を化学結合させて前記N層を形成し、
前記第1の工程では、
前記プラズマ発生領域にAl原子を含有するAl含有ガスを通過させずに前記Si(111)基板に前記Al含有ガスを供給し、
前記第2の工程では、
前記プラズマ発生領域に窒素ガスを通過させた後にイオン、電子、および光を遮断して窒素ラジカルを透過させることにより、前記Si(111)基板に前記窒素ラジカルを供給すること
を特徴とするIII族窒化物半導体素子の製造方法。
a substrate nitrogen treatment step of nitrogen-treating the surface of the Si(111) substrate to form an N layer;
a first step of forming an Al layer on the N layer;
a second step of forming an N layer on the Al layer;
has
forming an AlN layer by repeating the first step and the second step;
In the substrate nitrogen treatment step,
After passing nitrogen gas through a plasma generation region, ions, electrons, and light are blocked and nitrogen radicals are allowed to pass through, thereby supplying the nitrogen radicals to the Si(111) substrate and reducing the surface of the Si(111) substrate. forming the N layer by chemically bonding N atoms to the Si atoms of
In the first step,
supplying the Al-containing gas to the Si (111) substrate without allowing the Al-containing gas containing Al atoms to pass through the plasma generation region;
In the second step,
Group III characterized in that the nitrogen radicals are supplied to the Si(111) substrate by passing the nitrogen gas through the plasma generation region and then blocking ions, electrons, and light to allow the nitrogen radicals to pass through. A method for manufacturing a nitride semiconductor device.
請求項1に記載のIII族窒化物半導体素子の製造方法において、
前記第1の工程では、
プラズマを発生させないこと
を特徴とするIII族窒化物半導体素子の製造方法。
In the method for manufacturing a group III nitride semiconductor device according to claim 1,
In the first step,
A method for manufacturing a group III nitride semiconductor device, characterized in that plasma is not generated.
請求項1または請求項2に記載のIII族窒化物半導体素子の製造方法において、
前記基板窒素処理工程では、
0℃以上100℃以下の温度で前記Si(111)基板の表面を窒化すること
を特徴とするIII族窒化物半導体素子の製造方法。
In the method for manufacturing a group III nitride semiconductor device according to claim 1 or 2,
In the substrate nitrogen treatment step,
A method for manufacturing a Group III nitride semiconductor device, wherein the surface of the Si(111) substrate is nitrided at a temperature of 0°C or higher and 100°C or lower.
請求項1から請求項3までのいずれか1項に記載のIII族窒化物半導体素子の製造方法において、
前記第1の工程では、
原子層レベルの前記Al層を形成し、
前記第2の工程では、
原子層レベルの前記N層を形成すること
を特徴とするIII族窒化物半導体素子の製造方法。
In the method for manufacturing a group III nitride semiconductor device according to any one of claims 1 to 3,
In the first step,
forming the Al layer at the atomic layer level;
In the second step,
A method for manufacturing a Group III nitride semiconductor device, wherein the N layer is formed at an atomic layer level.
Si(111)基板の表面を窒素処理してN層を形成する基板窒素処理工程と、
前記N層の上にAl層を形成する第1の工程と、
前記Al層の上にN層を形成する第2の工程と、
を有し、
前記第1の工程と前記第2の工程とを繰り返してAlN層を形成し
前記基板窒素処理工程では、
プラズマ発生領域に窒素ガスを通過させた後にイオン、電子、および光を遮断して窒素ラジカルを透過させることにより、前記Si(111)基板に前記窒素ラジカルを供給し、前記Si(111)基板表面のSi原子にN原子を化学結合させて前記N層を形成し、
前記第1の工程では、
前記プラズマ発生領域にAl原子を含有するAl含有ガスを通過させずに前記Si(111)基板に前記Al含有ガスを供給し、
前記第2の工程では、
前記プラズマ発生領域に窒素ガスを通過させた後にイオン、電子、および光を遮断して窒素ラジカルを透過させることにより、前記Si(111)基板に前記窒素ラジカルを供給すること
を特徴とする半導体ウエハの製造方法。
a substrate nitrogen treatment step of nitrogen-treating the surface of the Si(111) substrate to form an N layer;
a first step of forming an Al layer on the N layer;
a second step of forming an N layer on the Al layer;
has
forming an AlN layer by repeating the first step and the second step;
In the substrate nitrogen treatment step,
After passing nitrogen gas through a plasma generation region, ions, electrons, and light are blocked and nitrogen radicals are allowed to pass through, thereby supplying the nitrogen radicals to the Si(111) substrate and reducing the surface of the Si(111) substrate. forming the N layer by chemically bonding N atoms to the Si atoms of
In the first step,
supplying the Al-containing gas to the Si (111) substrate without allowing the Al-containing gas containing Al atoms to pass through the plasma generation region;
In the second step,
A semiconductor wafer, wherein said nitrogen radicals are supplied to said Si(111) substrate by passing nitrogen gas through said plasma generating region and then blocking ions, electrons and light and allowing said nitrogen radicals to pass through said plasma generation region. manufacturing method.
Si(111)基板の表面を窒素処理してN層を形成する基板窒素処理工程と、
前記N層の上にAl層を形成する第1の工程と、
前記Al層の上にN層を形成する第2の工程と、
を有し、
前記第1の工程と前記第2の工程とを繰り返してAlN層を形成し
前記基板窒素処理工程では、
プラズマ発生領域に窒素ガスを通過させた後にイオン、電子、および光を遮断して窒素ラジカルを透過させることにより、前記Si(111)基板に前記窒素ラジカルを供給し、前記Si(111)基板表面のSi原子にN原子を化学結合させて前記N層を形成し、
前記第1の工程では、
前記プラズマ発生領域にAl原子を含有するAl含有ガスを通過させずに前記Si(111)基板に前記Al含有ガスを供給し、
前記第2の工程では、
前記プラズマ発生領域に窒素ガスを通過させた後にイオン、電子、および光を遮断して窒素ラジカルを透過させることにより、前記Si(111)基板に前記窒素ラジカルを供給すること
を特徴とするテンプレート基板の製造方法。
a substrate nitrogen treatment step of nitrogen-treating the surface of the Si(111) substrate to form an N layer;
a first step of forming an Al layer on the N layer;
a second step of forming an N layer on the Al layer;
has
forming an AlN layer by repeating the first step and the second step;
In the substrate nitrogen treatment step,
After passing nitrogen gas through a plasma generation region, ions, electrons, and light are blocked and nitrogen radicals are allowed to pass through, thereby supplying the nitrogen radicals to the Si(111) substrate and reducing the surface of the Si(111) substrate. forming the N layer by chemically bonding N atoms to the Si atoms of
In the first step,
supplying the Al-containing gas to the Si (111) substrate without allowing the Al-containing gas containing Al atoms to pass through the plasma generation region;
In the second step,
A template substrate, wherein the nitrogen radicals are supplied to the Si(111) substrate by passing the nitrogen gas through the plasma generating region and then blocking ions, electrons, and light and allowing the nitrogen radicals to pass through. manufacturing method.
Si(111)基板と、
前記Si(111)基板の上のAlN層と、
を有するIII族窒化物半導体素子において、
前記Si(111)基板と前記AlN層との界面においてSi原子とN原子が化学結合されており、
前記AlN層は、
30原子層以下であり、
前記Si(111)の格子定数と前記AlN層の格子定数との差が、
10%以下であること
を特徴とするIII族窒化物半導体素子。
a Si(111) substrate;
an AlN layer on the Si(111) substrate;
In the group III nitride semiconductor device having
Si atoms and N atoms are chemically bonded at the interface between the Si(111) substrate and the AlN layer,
The AlN layer is
30 atomic layers or less,
The difference between the lattice constant of the Si(111) and the lattice constant of the AlN layer is
A III-nitride semiconductor device, wherein the content is 10% or less.
JP2018199575A 2018-10-23 2018-10-23 III-nitride semiconductor device, manufacturing method thereof, semiconductor wafer manufacturing method, and template substrate manufacturing method Active JP7202604B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018199575A JP7202604B2 (en) 2018-10-23 2018-10-23 III-nitride semiconductor device, manufacturing method thereof, semiconductor wafer manufacturing method, and template substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018199575A JP7202604B2 (en) 2018-10-23 2018-10-23 III-nitride semiconductor device, manufacturing method thereof, semiconductor wafer manufacturing method, and template substrate manufacturing method

Publications (2)

Publication Number Publication Date
JP2020068273A JP2020068273A (en) 2020-04-30
JP7202604B2 true JP7202604B2 (en) 2023-01-12

Family

ID=70388661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018199575A Active JP7202604B2 (en) 2018-10-23 2018-10-23 III-nitride semiconductor device, manufacturing method thereof, semiconductor wafer manufacturing method, and template substrate manufacturing method

Country Status (1)

Country Link
JP (1) JP7202604B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023020447A (en) * 2021-07-30 2023-02-09 国立大学法人東海国立大学機構 Method for manufacturing group iii nitride semiconductor element

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003128500A (en) 2001-07-11 2003-05-08 Matsushita Electric Ind Co Ltd Epitaxial wafer and method for epitaxial growth of group iii-v nitride alloy
JP2010192197A (en) 2009-02-17 2010-09-02 Tokyo Electron Ltd Substrate processing apparatus, and substrate processing method
JP2012517711A (en) 2009-02-11 2012-08-02 スコット アレクサンダー ブッチャー ケネス Migration and plasma enhanced chemical vapor deposition
JP2013521632A (en) 2010-02-26 2013-06-10 マイクロン テクノロジー, インク. Light emitting diode having N polarity and related manufacturing method
JP2014072428A (en) 2012-09-28 2014-04-21 Fujitsu Ltd Process of manufacturing semiconductor crystal substrate, process of manufacturing semiconductor device, semiconductor crystal substrate, and semiconductor device
JP2014229801A (en) 2013-05-23 2014-12-08 キヤノン株式会社 Solid-state imaging device, method of manufacturing solid-state imaging device, and imaging system
JP2017108126A (en) 2015-11-27 2017-06-15 国立大学法人名古屋大学 Method of manufacturing group-iii nitride semiconductor device, and method of manufacturing semiconductor wafer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003128500A (en) 2001-07-11 2003-05-08 Matsushita Electric Ind Co Ltd Epitaxial wafer and method for epitaxial growth of group iii-v nitride alloy
JP2012517711A (en) 2009-02-11 2012-08-02 スコット アレクサンダー ブッチャー ケネス Migration and plasma enhanced chemical vapor deposition
JP2010192197A (en) 2009-02-17 2010-09-02 Tokyo Electron Ltd Substrate processing apparatus, and substrate processing method
JP2013521632A (en) 2010-02-26 2013-06-10 マイクロン テクノロジー, インク. Light emitting diode having N polarity and related manufacturing method
JP2014072428A (en) 2012-09-28 2014-04-21 Fujitsu Ltd Process of manufacturing semiconductor crystal substrate, process of manufacturing semiconductor device, semiconductor crystal substrate, and semiconductor device
JP2014229801A (en) 2013-05-23 2014-12-08 キヤノン株式会社 Solid-state imaging device, method of manufacturing solid-state imaging device, and imaging system
JP2017108126A (en) 2015-11-27 2017-06-15 国立大学法人名古屋大学 Method of manufacturing group-iii nitride semiconductor device, and method of manufacturing semiconductor wafer

Also Published As

Publication number Publication date
JP2020068273A (en) 2020-04-30

Similar Documents

Publication Publication Date Title
JP6406811B2 (en) III-nitride semiconductor device manufacturing apparatus and method, and semiconductor wafer manufacturing method
US7462505B2 (en) Growth process of a crystalline gallium nitride based compound and semiconductor device including gallium nitride based compound
JP7202604B2 (en) III-nitride semiconductor device, manufacturing method thereof, semiconductor wafer manufacturing method, and template substrate manufacturing method
JP6811476B2 (en) Method for manufacturing group III nitride semiconductor device and method for manufacturing semiconductor wafer
JP6090899B2 (en) Epitaxial wafer manufacturing method
Mino et al. Characteristics of epitaxial lateral overgrowth AlN templates on (111) Si substrates for AlGaN deep‐UV LEDs fabricated on different direction stripe patterns
JP6516482B2 (en) Apparatus and method for manufacturing group III nitride semiconductor device, and method for manufacturing semiconductor wafer
US10700235B2 (en) Production method for group III nitride semiconductor
JP7245501B2 (en) Group III nitride semiconductor device manufacturing method and substrate cleaning method
JP7066178B2 (en) Manufacturing equipment and method for group III nitride semiconductor devices and manufacturing method for semiconductor wafers
JP2016134610A (en) Group iii nitride semiconductor element and manufacturing method of the same
JP6562350B2 (en) Group III nitride semiconductor device manufacturing apparatus and method, and semiconductor wafer manufacturing method
US11021789B2 (en) MOCVD system injector for fast growth of AlInGaBN material
JP6601938B2 (en) Method for manufacturing group III nitride semiconductor device
WO2023008297A1 (en) Method for manufacturing group iii nitride semiconductor device
JP6889901B2 (en) Group III nitride semiconductor device
JP6811472B2 (en) Method for manufacturing group III nitride semiconductor device
JP7100871B6 (en) Method for manufacturing group III nitride semiconductor device
JP6516483B2 (en) Group III nitride semiconductor device and method of manufacturing the same
KR20210003229A (en) Group III nitride semiconductor substrate and manufacturing method thereof
JP2023048051A (en) Group III nitride semiconductor device manufacturing apparatus and manufacturing method
US10000845B2 (en) MOCVD system for growth of III-nitride and other semiconductors
KR101695306B1 (en) Method of fabricating nitride semiconductor and method of fabricating power semiconductor device using the same
JP2006222360A (en) Iii-v nitride semiconductor and its production process
JP2016132613A (en) Single crystal body, group iii nitride semiconductor element and method for manufacturing them

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220622

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20220701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221219

R150 Certificate of patent or registration of utility model

Ref document number: 7202604

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150