JP5744784B2 - Manufacturing method of nitride semiconductor epitaxial wafer - Google Patents
Manufacturing method of nitride semiconductor epitaxial wafer Download PDFInfo
- Publication number
- JP5744784B2 JP5744784B2 JP2012079741A JP2012079741A JP5744784B2 JP 5744784 B2 JP5744784 B2 JP 5744784B2 JP 2012079741 A JP2012079741 A JP 2012079741A JP 2012079741 A JP2012079741 A JP 2012079741A JP 5744784 B2 JP5744784 B2 JP 5744784B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- layer
- region
- growth
- aln
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明は、窒化物半導体エピタキシャルウェハ及びその製造方法に関する。 The present invention relates to a nitride semiconductor epitaxial wafer and a method for manufacturing the same.
インジウム、ガリウム、アルミニウムのIII族元素及び窒素からなる窒化物化合物半導体は、III族元素の組成比を制御することにより、紫外領域から可視光領域の大部分の波長領域の光を発することのできる革新的な高効率発光デバイスの材料として開発が進められ、実用化されている。また窒化物半導体は、高い飽和電子速度と高い絶縁破壊耐圧を有するため、高周波領域での高効率・高出力を実現する電子デバイス用材料としても実用化されている。 Nitride compound semiconductors composed of group III elements and nitrogen of indium, gallium, and aluminum can emit light in the most wavelength region from the ultraviolet region to the visible light region by controlling the composition ratio of group III elements. Development is progressing as a material for an innovative high-efficiency light-emitting device, and it has been put to practical use. In addition, since nitride semiconductors have a high saturation electron velocity and a high breakdown voltage, they have been put into practical use as electronic device materials that realize high efficiency and high output in a high frequency region.
従来の窒化物半導体電界効果トランジスタとして、単結晶基板上にAlN層とGaN層を積層したエピタキシャルウェハを用いて製造されたものが知られている(例えば、特許文献1、2参照)。
As a conventional nitride semiconductor field effect transistor, one manufactured using an epitaxial wafer in which an AlN layer and a GaN layer are stacked on a single crystal substrate is known (see, for example,
AlN層の上にGaN層を形成する場合、AlN結晶とGaN結晶の格子不整合によって成長初期に島状結晶成長が起こるが、この島状結晶成長の際には不純物を取り込み易いファセット面が形成される。GaN結晶のバンドギャップは3.5eV程度であり、シリコンなどの不純物混入によって容易に導電性となるため、GaN層の成長初期に不純物、特に有機金属気相成長炉のジグから放出されるシリコン、が取り込まれる事により、GaN層の成長初期部分すなわちAlN層との境界に近い領域が導電性となる。このため、単結晶基板上にAlN層とGaN層を積層したエピタキシャルウェハを用いて製造されたトランジスタにおいては、GaN層のAlN層との境界に近い領域でリーク電流が発生するおそれがある。 When a GaN layer is formed on an AlN layer, island-like crystal growth occurs in the early stage of growth due to lattice mismatch between the AlN crystal and the GaN crystal. During this island-like crystal growth, a facet surface that easily takes in impurities is formed. Is done. Since the band gap of the GaN crystal is about 3.5 eV, and becomes easily conductive when impurities such as silicon are mixed, silicon released from impurities in the early stage of growth of the GaN layer, particularly from the metal organic chemical vapor deposition furnace jig, By taking in, the initial growth portion of the GaN layer, that is, the region close to the boundary with the AlN layer becomes conductive. For this reason, in a transistor manufactured using an epitaxial wafer in which an AlN layer and a GaN layer are stacked on a single crystal substrate, there is a possibility that a leakage current is generated in a region near the boundary between the GaN layer and the AlN layer.
そこで、特許文献1、2に開示されるようなトランジスタにおいては、GaN層のAlN層側の一部の領域にFeをドーピングして電気抵抗を増加させ、リーク電流を防止している。この方法によれば、シリコン混入によってGaN層の成長初期部分に発生していた自由電子を、意図的にドーピングしたFeで補償、あるいは相殺し、リーク電流発生箇所として考えられるGaN層の成長初期部分は高抵抗化される。
Thus, in the transistors disclosed in
特許文献1、2には、Feのドーピングにフェロセン(Cp2Fe:ビスシクロペンタジエニル鉄)を用いることが開示されている。フェロセンをFe原料として用いることにより、GaN結晶のエピタキシャル成長条件とは独立してFeのドーピング濃度を制御することができるため、フェロセンはリーク電流の抑制を目的としたFeのドーピングに広く用いられている。
しかし、フェロセンは、原料シリンダーから有機金属気相成長用反応炉に供給する際、途中の配管や反応炉の壁面に付着しやすい性質を持つ。そのため、GaN層の成長開始と同時にフェロセンの供給を開始すると、フェロセンは、先に壁面に付着し始めて、基板表面に到達するまでに消費されるので、基板表面への到達が遅れ、GaN層の成長開始直後は目的の濃度でFeがドーピングされない。このため、リーク電流の主な発生箇所であり、Feをドーピングすることにより高抵抗化したいGaN層のAlN層側の領域に、十分な濃度のFeをドーピングすることができず、低抵抗なGaN層となってしまう。そのため、トランジスタにおける素子間リーク電流、あるいはピンチオフ時におけるドレインリーク電流が発生するおそれがある。 However, when ferrocene is supplied from the raw material cylinder to the metal-organic vapor phase growth reactor, it has a property of easily adhering to an intermediate pipe or the wall of the reactor. Therefore, if the supply of ferrocene is started simultaneously with the start of the growth of the GaN layer, the ferrocene starts to adhere to the wall surface first and is consumed until it reaches the substrate surface. Immediately after the start of growth, Fe is not doped at the target concentration. For this reason, the leakage current is the main generation point, and the region on the AlN layer side of the GaN layer to be increased in resistance by doping Fe cannot be doped with a sufficient concentration of Fe, and low resistance GaN Become a layer. Therefore, there is a possibility that an inter-element leakage current in the transistor or a drain leakage current at the time of pinch-off occurs.
したがって、本発明の目的の一つは、効果的にリーク電流を抑制することのできるFe含有窒化物半導体層を有する窒化物半導体エピタキシャルウェハ及びその製造方法を提供することにある。 Therefore, one of the objects of the present invention is to provide a nitride semiconductor epitaxial wafer having an Fe-containing nitride semiconductor layer that can effectively suppress a leakage current, and a method for manufacturing the same.
(1)本発明の一態様によれば、上記目的を達成するため、基板と、前記基板上に形成されたAlN層と、前記AlN層上に形成された第1の窒化物半導体層と、を含み、前記AlN層は、前記第1の窒化物半導体層側の一部にFe含有領域を有し、前記第1の窒化物半導体層は、少なくとも前記AlN層側の一部にFe含有領域を有する、窒化物半導体エピタキシャルウェハが提供される。 (1) According to one aspect of the present invention, in order to achieve the above object, a substrate, an AlN layer formed on the substrate, a first nitride semiconductor layer formed on the AlN layer, The AlN layer has a Fe-containing region in a part on the first nitride semiconductor layer side, and the first nitride semiconductor layer has a Fe-containing region in at least a part on the AlN layer side. A nitride semiconductor epitaxial wafer is provided.
(2)上記窒化物半導体エピタキシャルウェハにおいて、前記第1の窒化物半導体層の前記Fe含有領域の少なくとも前記AlN層側の一部のFe濃度が、1×1017cm3以上、1×1019cm3以下であることが好ましい。 (2) In the nitride semiconductor epitaxial wafer, an Fe concentration of at least a part of the Fe-containing region of the first nitride semiconductor layer on the AlN layer side is 1 × 10 17 cm 3 or more and 1 × 10 19. It is preferable that it is cm 3 or less.
(3)上記窒化物半導体エピタキシャルウェハにおいて、前記第1の窒化物半導体層上に、前記第1の窒化物半導体層よりも電子親和力の小さい第2の窒化物半導体層を含み、前記第1の窒化物半導体層内の前記第2の窒化物半導体層側の領域に二次元電子ガスが存在し、前記第1の窒化物半導体層内の前記二次元電子ガスが存在する領域のFe濃度は1×1016cm−3以下であってもよい。 (3) The nitride semiconductor epitaxial wafer includes a second nitride semiconductor layer having an electron affinity smaller than that of the first nitride semiconductor layer on the first nitride semiconductor layer, A two-dimensional electron gas exists in a region on the second nitride semiconductor layer side in the nitride semiconductor layer, and the Fe concentration in the region in which the two-dimensional electron gas exists in the first nitride semiconductor layer is 1 × 10 16 cm −3 or less may be used.
(4)また、本発明の他の態様によれば、基板上にAlN結晶をエピタキシャル成長させてAlN層を形成する工程と、前記AlN層上に第1の窒化物半導体結晶をエピタキシャル成長させて第1の窒化物半導体層を形成する工程と、を含み、前記AlN結晶の成長開始後、且つ前記AlN結晶の成長終了前に、前記基板上へのフェロセンの供給を開始し、前記第1の窒化物半導体結晶の成長開始後、且つ前記第1の窒化物半導体結晶の成長終了前に、前記フェロセンの供給を終了することにより、前記AlN層の少なくとも前記第1の窒化物半導体層側の一部の領域、及び前記第1の窒化物半導体層の少なくとも前記AlN層側の一部の領域にFeをドーピングする、窒化物半導体エピタキシャルウェハの製造方法が提供される。 (4) According to another aspect of the present invention, an AlN crystal is epitaxially grown on a substrate to form an AlN layer, and a first nitride semiconductor crystal is epitaxially grown on the AlN layer. Forming the nitride semiconductor layer, and starting the supply of ferrocene onto the substrate after the start of the growth of the AlN crystal and before the end of the growth of the AlN crystal, and the first nitride By terminating the supply of the ferrocene after the start of the growth of the semiconductor crystal and before the end of the growth of the first nitride semiconductor crystal, at least a part of the AlN layer on the first nitride semiconductor layer side is obtained. There is provided a method for manufacturing a nitride semiconductor epitaxial wafer, in which Fe is doped into the region and at least a part of the first nitride semiconductor layer on the AlN layer side.
(5)上記窒化物半導体エピタキシャルウェハの製造方法において、前記第1の窒化物半導体層の少なくとも前記AlN層側の一部へのFeのドーピング濃度が、1×1017cm3以上、1×1019cm3以下であることが好ましい。 (5) In the method for manufacturing a nitride semiconductor epitaxial wafer, a doping concentration of Fe in at least a part of the first nitride semiconductor layer on the AlN layer side is 1 × 10 17 cm 3 or more, 1 × 10 It is preferably 19 cm 3 or less.
(6)上記窒化物半導体エピタキシャルウェハの製造方法において、前記AlN結晶の成長を終了してから30秒以内に前記第1の窒化物半導体結晶の成長を開始することが好ましい。 (6) In the method for manufacturing a nitride semiconductor epitaxial wafer, it is preferable that the growth of the first nitride semiconductor crystal is started within 30 seconds after the growth of the AlN crystal is completed.
(7)上記窒化物半導体エピタキシャルウェハの製造方法において、前記AlN層のFeドーピング領域の成長時の前記基板の基板温度及び環境圧力と、前記第1の窒化物半導体結晶の成長時の前記基板の基板温度及び環境圧力が等しいことが好ましい。 (7) In the method for manufacturing a nitride semiconductor epitaxial wafer, the substrate temperature and environmental pressure of the substrate during the growth of the Fe-doped region of the AlN layer, and the substrate during the growth of the first nitride semiconductor crystal It is preferred that the substrate temperature and ambient pressure are equal.
(8)上記窒化物半導体エピタキシャルウェハの製造方法において、前記第1の窒化物半導体層上に、前記第1の窒化物半導体層よりも電子親和力の小さい第2の窒化物半導体層を形成する工程を含み、前記第1の窒化物半導体層内の前記第2の窒化物半導体層側の領域に二次元電子ガスが存在し、前記第1の窒化物半導体層内の前記二次元電子ガスが存在する領域のFe濃度は1×1016cm−3以下であってもよい。 (8) In the method for manufacturing a nitride semiconductor epitaxial wafer, a step of forming a second nitride semiconductor layer having an electron affinity smaller than that of the first nitride semiconductor layer on the first nitride semiconductor layer. A two-dimensional electron gas is present in a region on the second nitride semiconductor layer side in the first nitride semiconductor layer, and the two-dimensional electron gas is present in the first nitride semiconductor layer The Fe concentration in the region to be performed may be 1 × 10 16 cm −3 or less.
本発明の一態様によれば、効果的にリーク電流を抑制することのできるFe含有窒化物半導体層を有する窒化物半導体エピタキシャルウェハ及びその製造方法を提供することができる。 According to one aspect of the present invention, it is possible to provide a nitride semiconductor epitaxial wafer having an Fe-containing nitride semiconductor layer capable of effectively suppressing leakage current and a method for manufacturing the same.
〔実施の形態〕
(窒化物半導体エピタキシャルウェハの構造)
図1は、実施の形態に係る窒化物半導体エピタキシャルウェハの垂直断面図である。窒化物半導体エピタキシャルウェハ10は、基板11、基板11上のAlN層12、AlN層12上の第1の窒化物半導体層13、第1の窒化物半導体層13上の第2の窒化物半導体層14を含む。
Embodiment
(Structure of nitride semiconductor epitaxial wafer)
FIG. 1 is a vertical sectional view of a nitride semiconductor epitaxial wafer according to an embodiment. The nitride semiconductor
単結晶基板11は、例えば、ポリタイプが4H又は6Hの半絶縁SiC基板である。第1の窒化物半導体層13は、例えば、GaN層である。第2の窒化物半導体層14は、第1の窒化物半導体層13よりも電子親和力の小さい窒化物半導体層である。例えば、第1の窒化物半導体層13がGaN層である場合は、第2の窒化物半導体層14としてAlGaN層を用いることができる。
The
窒化物半導体エピタキシャルウェハ10を用いて窒化物半導体電界効果トランジスタを製造する場合は、AlN層12は緩衝層、第1の窒化物半導体層13はバッファ層及び電子走行層、第2の窒化物半導体層14はバリア層として、それぞれ機能する。
When a nitride semiconductor field effect transistor is manufactured using the nitride semiconductor
AlN層12の第1の窒化物半導体層13側の一部の領域は、意図的にドーピングされたFeを含む、AlN層12のFe含有領域としての第1の領域12aである。AlN層12のFeがドーピングされていない領域は第2の領域12bとする。
A partial region on the first nitride semiconductor layer 13 side of the
第1の窒化物半導体層13のAlN層12側の一部の領域は、意図的にドーピングされたFeを含む第1の領域13aである。第1の領域13aのFe濃度は、1×1017cm3以上、1×1019cm3以下である。このため、第1の領域13aは、窒化物半導体エピタキシャルウェハ10を用いて製造された窒化物半導体トランジスタにおいてリーク電流の発生を抑えるために十分な電気抵抗を有する。第1の領域13aのFe濃度が1×1017cm3未満であると、リーク電流を効果的に抑えることができず、また、1×1019cm3を超えると、第1の窒化物半導体層13のモフォロジ劣化が起こるおそれがある。
A partial region on the
第1の窒化物半導体層13の意図的にFeがドーピングされていない領域は第2の領域13bとする。第2の領域13bが意図せずにドーピングされたFeを含む場合は、第1の領域13aと、第2の領域13bのFeを含む領域とを合わせた領域が、第1の窒化物半導体層13のFe含有領域となる。すなわち、第1の領域13aは、第1の窒化物半導体層13のFe含有領域のAlN層12側の一部となる。
A region of the first nitride semiconductor layer 13 that is not intentionally doped with Fe is defined as a
第1の窒化物半導体層13(第2の領域13b)の第2の窒化物半導体層14との界面に近い領域には、第1の窒化物半導体層13と第2の窒化物半導体層14の格子定数の差に起因する第2の窒化物半導体層14内のピエゾ効果によって発生した二次元電子ガスが存在する。第1の窒化物半導体層13の二次元電子ガスが存在する領域を二次元電子ガス領域13eとする。
In a region near the interface between the first nitride semiconductor layer 13 (
第1の領域13aを形成するためのFe原料としてフェロセンを用いる場合は、フェロセンが配管や反応炉の壁面に付着し、水素ガスや窒素ガスのパージによって、しばらくすると壁面から徐々に脱離する。このフェロセンの挙動のような壁面への付着、脱離は、メモリー効果と呼ばれる。このため、フェロセンの供給を止めるために原料シリンダーを閉じた後に、脱離したフェロセンが基板11の表面に到達し、意図しないFeのドーピングが行われてしまうおそれがある。このメモリー効果により、第1の窒化物半導体層13の二次元電子ガス領域13eにFeが意図せずにドーピングされてしまう場合があるが、この二次元電子ガス領域13eにおけるFe濃度は、1×1016cm−3以下である。このため、二次元電子ガスの電子がFeにより相殺され、窒化物半導体エピタキシャルウェハ10を用いて製造されるトランジスタの出力が低下することはほとんどない。
When ferrocene is used as the Fe raw material for forming the
(窒化物半導体エピタキシャルウェハの製造工程)
図2(a)〜(d)は、実施の形態に係る窒化物半導体エピタキシャルウェハの製造工程を表す断面図である。
(Nitride semiconductor epitaxial wafer manufacturing process)
FIGS. 2A to 2D are cross-sectional views showing manufacturing processes of the nitride semiconductor epitaxial wafer according to the embodiment.
まず、図2(a)に示されるように、基板11上にAlN結晶をエピタキシャル成長させ、AlN層12の第2の領域12bを形成する。
First, as shown in FIG. 2A, an AlN crystal is epitaxially grown on the
次に、図2(b)に示されるように、AlN結晶を成長させながら、基板11上へフェロセン等のFe原料の供給を開始し、AlN結晶へFeをドーピングする。これによって、AlN層12の第1の領域12aが形成される。
Next, as shown in FIG. 2B, while an AlN crystal is grown, supply of an Fe raw material such as ferrocene onto the
Fe原料としてフェロセンを用いる場合は、フェロセンが配管や反応炉の壁面に付着し、基板11表面への到達が遅れるため、供給開始直後は、基板11の表面への供給量が安定していない。しかし、第1の窒化物半導体層13の第1の窒化物半導体結晶の成長開始時において基板11の表面への供給量が安定するように、AlN結晶の成長終了時には基板11の表面への供給量がほぼ安定していることが好ましい。このためには、AlN層12の第1の領域12aの膜厚や成長速度を適宜設定し、フェロセンの供給量が安定するまでに必要な時間を稼ぐようにすればよい。
When ferrocene is used as the Fe raw material, ferrocene adheres to the pipe or the wall of the reaction furnace, and the arrival to the surface of the
なお、AlN結晶の成長開始後にFe原料の供給を開始する理由は、以下の通りである。AlN結晶の成長開始前にFe原料の供給が開始されると、Fe原料のみが基板11の表面に付着して分解し、Feの薄膜が基板11上に形成されてしまう。Feの薄膜は非常に導電性が高いため、窒化物半導体エピタキシャルウェハ10を用いて製造するトランジスタにおいて、リーク電流の発生箇所となる。
The reason for starting the supply of the Fe raw material after starting the growth of the AlN crystal is as follows. If the supply of the Fe raw material is started before the growth of the AlN crystal starts, only the Fe raw material adheres to the surface of the
本実施の形態においては、AlN結晶の成長開始後にFe原料の供給を開始するため、FeはAlN層12中にドーパントとして取り込まれる。取り込まれたFeはAlN層12中で深い準位を形成し、その領域の絶縁性には影響を与えない。また、FeのドーピングによりAlN層12の格子定数および表面形状には大幅な変化は生じないため、AlN層12の緩衝部としての機能にも影響はない。
In the present embodiment, since the supply of the Fe raw material is started after the growth of the AlN crystal is started, Fe is taken into the
次に、図2(c)に示されるように、Fe原料の供給を続けながら、AlN層12上へGaN結晶等の第1の窒化物半導体結晶の成長を開始する。第1の窒化物半導体結晶はFeをドーピングされながら成長し、第1の窒化物半導体層13の第1の領域13aが形成される。ここで、第1の窒化物半導体結晶の成長時の基板11の基板温度及び環境圧力(リアクター内の圧力)を、FeドープAlN結晶の成長時の基板温度及び環境圧力と等しくすることが好ましい。なぜなら、基板温度や環境圧力を変更すると、変更後に基板温度や環境圧力が安定するまでの、30秒超の安定待ち時間(第1の窒化物半導体結晶を成長しない時間)が必要になり、この安定待ち時間中にメモリー効果によって供給され続けているFe原料がAlN層12の表面に付着して分解し、Feの薄膜がAlN層12上に形成されてしまうからである。Feの薄膜は非常に導電性が高いため、窒化物半導体エピタキシャルウェハ10を用いて製造するトランジスタにおいて、リーク電流の発生箇所となる。なお、AlN層12の第2の領域12bの成長時と第1の領域12aの成長時では、安定待ち時間を設けても壁面にFe原料は付着していないので、上述のリーク電流発生箇所は形成される心配は無い。
Next, as shown in FIG. 2C, the growth of the first nitride semiconductor crystal such as a GaN crystal is started on the
Fe原料としてフェロセンを用いる場合であっても、第1の窒化物半導体結晶の成長開始前からFe原料が供給されているため、第1の窒化物半導体結晶の成長開始時においてFe原料の基板11上への供給量は安定し、目的の濃度(1×1017cm3以上、1×1019cm3以下)のFeが第1の窒化物半導体結晶にドーピングされる。
Even when ferrocene is used as the Fe raw material, since the Fe raw material is supplied before the first nitride semiconductor crystal starts growing, the Fe
また、AlN結晶の成長を終了してから、すなわちAlN層12の第1の領域12aの形成が終了してから、なるべく早く第1の窒化物半導体結晶の成長を開始することが好ましい。第1の窒化物半導体結晶の成長開始が遅れると、AlN結晶の成長を終了してから第1の窒化物半導体結晶の成長を開始するまでの間もメモリー効果によって供給され続けているFe原料がAlN層12の表面に付着して分解し、Feの薄膜がAlN層12上に形成されて、リーク電流発生箇所になってしまうからである。
Further, it is preferable to start the growth of the first nitride semiconductor crystal as soon as possible after the growth of the AlN crystal, that is, after the formation of the
図3は、AlN結晶の成長(AlN層12の第1の領域12a)を終了してから第1の窒化物半導体結晶の成長を開始するまでの結晶成長の中断時間と窒化物半導体エピタキシャルウェハ10における素子間リーク電流との関係の一例を示すグラフである。図3の横軸は結晶成長の中断時間を表し、縦軸は素子間リーク電流の大きさを表す。ここで、図3の例に係る窒化物半導体エピタキシャルウェハ10においては、第1の窒化物半導体層、第2の窒化物半導体層、Fe原料、及び素子電極間電圧は、それぞれGaN層、AlGaN層、フェロセン、及び20Vである。この場合、結晶成長の中断時間が30秒以下である場合には素子間リーク電流が1×10−8A/mm前後であり、ほぼ発生しないことがわかる。
FIG. 3 shows the interruption time of the crystal growth from the end of the growth of the AlN crystal (the
次に、図2(d)に示されるように、Fe原料の供給を止めて窒化物半導体結晶の成長を続け、第1の窒化物半導体層13の第2の領域13bを形成する。これにより、下側に第1の領域13aを有する第1の窒化物半導体層13が形成される。なお、Feの薄膜が、第1の領域13aと第2の領域13bとの間にメモリー効果によって形成されないように、基板温度や環境圧力の成長条件を同一条件とすることにより、30秒超の結晶成長の中断時間(安定化待ち時間)を設ける必要は無くなる。
Next, as shown in FIG. 2 (d), the supply of the Fe raw material is stopped and the growth of the nitride semiconductor crystal is continued to form the
Fe原料としてフェロセンを用いる場合は、配管や反応炉の壁面に付着したフェロセンが徐々に脱離し、この脱離したフェロセンが、フェロセンの供給を止めるために原料シリンダーを閉じた後でも基板11の表面に到達し、意図しないFeのドーピングが行われてしまう場合がある。このため、第1の窒化物半導体層13の第2の領域13bに意図しないFeのドーピングが行われる場合がある。しかし、本実施の形態においては、第1の領域13aへ効率的にFeドーピングを行えるので、フェロセンの供給を止めた後に形成される第2の領域13bの膜厚を過剰に大きくすること無く、第2の領域13bの上側部分(二次元電子ガス領域13eとなる部分)のFe濃度を1×1016cm−3以下に抑えることができる。このため、第2の領域13bの厚膜化によるコストアップという問題を回避することができる。
When ferrocene is used as the Fe raw material, the ferrocene adhering to the walls of the piping and the reactor is gradually desorbed, and the desorbed ferrocene is the surface of the
その後、第1の窒化物半導体層13上にAlGaN結晶等の第2の窒化物半導体結晶をエピタキシャル成長させて第2の窒化物半導体層14を形成し、図1に示される窒化物半導体エピタキシャルウェハ10を得る。
Thereafter, a second nitride semiconductor crystal such as an AlGaN crystal is epitaxially grown on the first nitride semiconductor layer 13 to form the second nitride semiconductor layer 14, and the nitride
(実施の形態の効果)
本実施の形態によれば、AlN結晶の成長中、すなわち第1の窒化物半導体結晶の成長前にFe原料の供給を開始することにより、Fe原料の種類によらず、第1の窒化物半導体結晶の成長開始時における基板表面へのFe原料の供給量が安定し、第1の窒化物半導体層13のAlN層12側に目的のFe濃度の第1の領域13aを形成することができる。これにより、本実施の形態の窒化物半導体エピタキシャルウェハ10を用いて製造する窒化物半導体電界効果トランジスタにおける素子間リーク電流、あるいはピンチオフ時におけるドレインリーク電流を抑制することができる。
(Effect of embodiment)
According to the present embodiment, the supply of the Fe raw material is started during the growth of the AlN crystal, that is, before the growth of the first nitride semiconductor crystal, so that the first nitride semiconductor can be used regardless of the type of the Fe raw material. The supply amount of the Fe raw material to the substrate surface at the start of crystal growth is stabilized, and the
また、第1の窒化物半導体結晶の成長開始時における基板表面へのFe原料の供給量が安定しているため、フェロセンのような配管や反応炉の壁面に付着し易いFe原料を用いる場合であっても、目的のFe濃度の第1の領域13aを形成するために過剰な量のFe原料を供給する必要がなく(第1の窒化物半導体結晶(GaN層)の成長開始直後から目的の濃度でFeをドーピングするために、壁面への付着による消費分を考慮してFe原料の供給量を増加させる必要が無く)、よって壁面への付着量も抑えると共に、壁面からの脱離量も抑えることができる。このため、Fe原料供給停止後に第1の窒化物半導体層13の第2の領域13bを厚く成長する必要が無く(第2の領域13bの上側部分(二次元電子ガス領域13eとなる部分)のFe濃度が1×1016cm−3以下になるまでに必要な第2の領域13bの膜厚を小さくでき)、窒化物半導体エピタキシャルウェハから得られる高出力トランジスタの歩留り向上及び第1の窒化物半導体層13の薄膜化に伴うコストダウンという優れた効果が得られる。
In addition, since the supply amount of the Fe raw material to the substrate surface at the start of the growth of the first nitride semiconductor crystal is stable, an Fe raw material that easily adheres to piping such as ferrocene or the wall of the reactor is used. Even if it exists, it is not necessary to supply an excessive amount of Fe raw material in order to form the
実施例として、窒化物半導体エピタキシャルウェハ10の詳細な製造工程を以下に示す。
As an example, a detailed manufacturing process of the nitride
まず、基板11としてポリタイプが4H又は6Hの半絶縁性SiC基板を用意する。
First, a semi-insulating SiC substrate having a polytype of 4H or 6H is prepared as the
次に、MOVPE(Metal Organic Vapor Phase Epitaxy)装置に基板11を導入し、NH3を含まないH2/N2混合ガスフロー雰囲気中で1,175℃の基板温度下で5分間加熱処理する。この加熱処理により基板11が清浄化される。
Next, the
次に、MOVPE装置のリアクターに、0.5≦H2/NH3比≦4となる条件でアンモニアガスを25秒間導入する。このアンモニアガスフローにより、引き続くAlN層12の形成工程において窒素原子の脱離を防ぎ、AlN結晶の高品質化を行う。
Next, ammonia gas is introduced into the reactor of the MOVPE apparatus for 25 seconds under the condition of 0.5 ≦ H 2 / NH 3 ratio ≦ 4. By this ammonia gas flow, desorption of nitrogen atoms is prevented in the subsequent process of forming the
次に、アンモニアガスとTMA(Tri Methyl Aluminum)を原料として用いて平均膜厚6nmのAlN層12の一部を形成する。この部分は、AlN層12のうちの第2の領域12bとなる。この第2の領域12bの成長条件は、V族原料ガスとIII族原料ガスとのモル比であるV/III比を3,000、成長速度を0.10nm/sec、基板温度を1,175℃となるようにした。
Next, a part of the
次に、MOVPE装置内の基板11を、1,000℃の基板温度まで冷却する。なお、冷却と同時にリアクターの炉内圧力を第1の窒化物半導体層13としてのGaN層の形成に最適となる所望の圧力へと移行させてもよい。
Next, the
次に、アンモニアガスとTMA、及びフェロセンを用いて平均膜厚4nmのAlN層12の一部を形成する。この部分は、AlN層12のうちの第1の領域12aとなる。この領域はメモリー効果によるフェロセン供給の遅延が起こっている間に形成されるため、Feのドーピング濃度は不安定である(第1の領域12aの成長初期部分においてFe濃度がゼロとなる場合もあり得る)が、AlN結晶はもともとバンドギャップが室温で6.0eVを超えるほど広く、Feドープの有無に関わらず半絶縁性であることに変わりは無い。このため、AlN層12中のFeドープ量はトランジスタの電気特性に影響は無いので、次の第1の窒化物半導体層13の第1の領域13aを成長する際に流すフェロセンと同流量のフェロセンを、AlN層12の第1の領域12aの成長中に流しておけば、第1の窒化物半導体層の第1の領域13a中のFeドープ量がより安定するので好ましい。
Next, a part of the
この第1の領域12aの成長条件は、V/III比を10,000、成長速度を0.02nm/sec、基板温度を1,000℃になるようにした。フェロセン供給量は、所定通りにドーピングされるとFe濃度が2.0×1018cm−3になるような供給量とした。
The growth conditions of the
次に、TMAのリアクターへの供給を打ち切り、打ち切ってから30秒未満の間に、基板11の基板温度及びリアクターの炉内圧力は同一条件のままで、TMG(Tri Methyl Gallium)のリアクターへの供給を開始する。アンモニアガスの供給は続いているため、TMGのリアクターへの供給開始により、GaN結晶の成長が開始され、第1の窒化物半導体層13としてのGaN層の一部が形成される。このとき、フェロセンの供給も続いているため、この部分はGaN層のうちの第1の領域13aとなる。この第1の領域13aは300nmの厚さに形成される。この第1の領域13aの成長条件は、V/III比を2,000、成長速度を0.40nm/sec、基板温度を1,000℃、Fe濃度を1.0×1018cm−3になるようにした。
Next, the supply of the TMA to the reactor is terminated, and within 30 seconds after the termination, the substrate temperature of the
次に、アンモニアとTMGの供給は継続したまま、フェロセンの供給を打ち切る。これによりGaN層のうちの第2の領域13bが形成される。第2の領域13bにはFeの意図的なドーピングは実施されていないが、メモリー効果により壁面から脱離したフェロセンはしばらくの間、有機金属気相成長炉へ流れ込んでいるため、(特に下流側の部分に)意図せずにFeがドーピングされる。この部分は900nmの厚さに形成される。第2の領域13bの上部、すなわち第2の窒化物半導体層14としてのAlGaN層との境界付近に位置する二次元電子ガス領域13eが形成される頃には、メモリー効果で壁面に付着していたフェロセンの脱離がほぼ終了しているため、二次元電子ガス領域13eにおいては意図しないドーピングによるFe濃度は1×1016cm−3以下にまで減少している。なお、第1の領域13aから二次元電子ガス領域13eまでの膜厚(T)は、二次元電子ガス領域13e中のFe濃度が1×1016cm−3以下にまで減少するように、壁面に付着したフェロセンの脱離量を考慮して適宜決めればよく、第1の窒化物半導体層13の第1の領域13a中に所望のFe濃度をドーピングするために過剰のフェロセンを流す必要は無い(つまり、フェロセン供給停止後のフェロセン脱離量を最小限にできる)ので、この膜厚(T)を最小限とすることができる。
Next, the supply of ferrocene is discontinued while the supply of ammonia and TMG is continued. As a result, the
この第2の領域13bの成長条件は、V/III比を2,000、成長速度を0.40nm/sec、基板温度を1,000℃になるようにした。
The growth conditions of the
次に、アンモニアとTMGの供給は継続したまま、TMAの供給を再開する。場合によってはアンモニアの供給は継続したまま、一旦TMGの供給を打ち切り、その後TMGとTMAの供給を同時に再開する。これによりAlGaN結晶が成長し、第2の窒化物半導体層14としてのAlGaN層が形成される。AlGaN層の厚さは、製作するトランジスタのアプリケーションによって適切に設計する必要があるが、ここでは例えば30nmの厚さに形成される。この第2の窒化物半導体層14の成長条件は、V/III比を1,500、成長速度を0.30nm/sec、基板温度を1,000℃になるようにした。 Next, the supply of TMA is resumed while the supply of ammonia and TMG is continued. In some cases, the supply of ammonia is continued while the supply of ammonia is once stopped, and then the supply of TMG and TMA is restarted simultaneously. Thereby, an AlGaN crystal grows and an AlGaN layer as the second nitride semiconductor layer 14 is formed. The thickness of the AlGaN layer needs to be appropriately designed according to the application of the transistor to be manufactured, but here it is formed to a thickness of 30 nm, for example. The growth conditions of the second nitride semiconductor layer 14 were such that the V / III ratio was 1,500, the growth rate was 0.30 nm / sec, and the substrate temperature was 1,000 ° C.
以上の工程により、実施例に係る窒化物半導体エピタキシャルウェハ10が得られる。
Through the above steps, the nitride
(比較例)
比較例に係る窒化物半導体エピタキシャルウェハは、実施例に係る窒化物半導体エピタキシャルウェハ10と、フェロセンの供給開始タイミング(AlN層へのFeドーピングの有無)及びAlN層の一部(実施例に係るAlN層12においてFeがドーピングされる部分)のV/III比及び成長速度で相違するが、エピタキシャル成長前の熱処理などについては同条件である。具体的には、SiC基板上に、un−AlN層(膜厚10nm、V/III比3,000、成長速度0.10nm/sec、基板温度1,175℃)、FeドープGaN層(膜厚300nm、V/III比2,000、成長速度0.40nm/sec、基板温度1,000℃)、un−GaN層(膜厚900nm、V/III比2,000、成長速度0.40nm/sec、基板温度1,000℃)、及び、un−AlGaN層(膜厚30nm、V/III比1,500、成長速度0.30nm/sec、基板温度1,000℃)を順次形成した。なお、FeドープGaN層形成時のフェロセン供給量は、実施例と同流量であり、所定通りにドーピングされるとFe濃度が1.0×1018cm−3になるような供給量とし、また、un−GaN層中には、意図せずにFeがドーピングされている。フェロセンの供給とGaN結晶の成長を同時に開始し、AlN層にFeをドーピングしなかった。
(Comparative example)
The nitride semiconductor epitaxial wafer according to the comparative example is the same as the nitride
以上の工程により、比較例に係る窒化物半導体エピタキシャルウェハが得られる。 Through the above steps, the nitride semiconductor epitaxial wafer according to the comparative example is obtained.
次に、上記の実施例及び比較例に係る窒化物半導体エピタキシャルウェハを用いて、素子間電極間電圧と素子間リーク電流の関係を調べた。具体的には、ウェハ上に多数のトランジスタを形成し、イオン注入によってトランジスタ間に位置する二次元電子ガス領域を高抵抗化して分離し、各トランジスタ素子間の、特にオーミック電極(つまり、ソース電極あるいはドレイン電極)の間のリーク電流(素子間リーク電流)の測定を行った。 Next, the relationship between the inter-electrode voltage and the inter-device leakage current was examined using the nitride semiconductor epitaxial wafers according to the above-described examples and comparative examples. Specifically, a large number of transistors are formed on a wafer, and two-dimensional electron gas regions located between the transistors are separated by increasing the resistance by ion implantation, and particularly between ohmic electrodes (that is, source electrodes) Alternatively, the leakage current (drain leakage current between the drain electrodes) was measured.
図4(a)は、実施例に係る窒化物半導体エピタキシャルウェハ10における素子電極間電圧と素子間リーク電流の関係の一例を表すグラフである。図4(b)は、比較例に係る窒化物半導体エピタキシャルウェハにおける素子電極間電圧と素子間リーク電流の関係の一例を表すグラフである。図4(a)、(b)の横軸は素子電極間電圧を表し、縦軸は素子間リーク電流の大きさを表す。
FIG. 4A is a graph showing an example of the relationship between the voltage between element electrodes and the leakage current between elements in the nitride
図4(a)、(b)からわかるように、本実施の形態に係る窒化物半導体エピタキシャルウェハ10の素子間リーク電流は、比較例に係る窒化物半導体エピタキシャルウェハの素子間リーク電流のおよそ1/5以下であり、効果的にリーク電流を抑制できていることを確認できた。
As can be seen from FIGS. 4A and 4B, the inter-element leakage current of the nitride
以上、本発明の実施の形態及び実施例を説明したが、本発明は、上記実施の形態及び実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。 Although the embodiments and examples of the present invention have been described above, the present invention is not limited to the above-described embodiments and examples, and various modifications can be made without departing from the spirit of the invention.
また、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。 The embodiments and examples described above do not limit the invention according to the claims. It should be noted that not all combinations of features described in the embodiments and examples are necessarily essential to the means for solving the problems of the invention.
10 窒化物半導体エピタキシャルウェハ
11 基板
12 AlN層
13 第1の窒化物半導体層
13e 二次元電子ガス領域
12a、13a 第1の領域
14 第2の窒化物半導体層
DESCRIPTION OF
Claims (5)
前記AlN層上に第1の窒化物半導体結晶をエピタキシャル成長させて第1の窒化物半導体層を形成する工程と、
を含み、
前記AlN結晶の成長開始後、且つ前記AlN結晶の成長終了前に、前記基板上へのフェロセンの供給を開始し、前記第1の窒化物半導体結晶の成長開始後、且つ前記第1の窒化物半導体結晶の成長終了前に、前記フェロセンの供給を終了することにより、前記AlN層の少なくとも前記第1の窒化物半導体層側の一部の領域、及び前記第1の窒化物半導体層の前記AlN層側の一部の領域にFeをドーピングする、
窒化物半導体エピタキシャルウェハの製造方法。 Forming an AlN layer by epitaxially growing an AlN crystal on a substrate;
Forming a first nitride semiconductor layer by epitaxially growing a first nitride semiconductor crystal on the AlN layer;
Including
After the start of growth of the AlN crystal and before the end of growth of the AlN crystal, supply of ferrocene onto the substrate is started, and after the start of growth of the first nitride semiconductor crystal, and the first nitride the growth before the end of the semiconductor crystal, by ending the supply of the ferrocene, at least the first partial region of the nitride semiconductor layer side of the AlN layer, and before the first nitride semiconductor layer SL Doping Fe into a partial region on the AlN layer side,
A method for manufacturing a nitride semiconductor epitaxial wafer.
請求項1に記載の窒化物半導体エピタキシャルウェハの製造方法。 The doping concentration of Fe into at least a part of the first nitride semiconductor layer on the AlN layer side is 1 × 10 17 cm −3 or more and 1 × 10 19 cm −3 or less.
The method for producing a nitride semiconductor epitaxial wafer according to claim 1 .
請求項1又は2に記載の窒化物半導体エピタキシャルウェハの製造方法。 The growth of the first nitride semiconductor crystal is started within 30 seconds after the growth of the AlN crystal is finished.
The manufacturing method of the nitride semiconductor epitaxial wafer of Claim 1 or 2 .
請求項1〜3のうちのいずれか1項に記載の窒化物半導体エピタキシャルウェハの製造方法。 The substrate temperature and environmental pressure of the substrate during the growth of the Fe doping region of the AlN layer are equal to the substrate temperature and environmental pressure of the substrate during the growth of the first nitride semiconductor crystal,
Any method for manufacturing a nitride semiconductor epitaxial wafer according to one of claims 1-3.
前記第1の窒化物半導体層内の前記第2の窒化物半導体層側の領域に二次元電子ガスが存在し、
前記第1の窒化物半導体層内の前記二次元電子ガスが存在する領域のFe濃度は1×1016cm-3以下である、
請求項1〜4のうちのいずれか1項に記載の窒化物半導体エピタキシャルウェハの製造方法。 Forming a second nitride semiconductor layer having a lower electron affinity than the first nitride semiconductor layer on the first nitride semiconductor layer;
A two-dimensional electron gas exists in a region on the second nitride semiconductor layer side in the first nitride semiconductor layer;
The Fe concentration in the region where the two-dimensional electron gas exists in the first nitride semiconductor layer is 1 × 10 16 cm −3 or less.
Any method for manufacturing a nitride semiconductor epitaxial wafer according to one of claims 1-4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012079741A JP5744784B2 (en) | 2012-03-30 | 2012-03-30 | Manufacturing method of nitride semiconductor epitaxial wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012079741A JP5744784B2 (en) | 2012-03-30 | 2012-03-30 | Manufacturing method of nitride semiconductor epitaxial wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013211363A JP2013211363A (en) | 2013-10-10 |
JP5744784B2 true JP5744784B2 (en) | 2015-07-08 |
Family
ID=49528965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012079741A Active JP5744784B2 (en) | 2012-03-30 | 2012-03-30 | Manufacturing method of nitride semiconductor epitaxial wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5744784B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6331695B2 (en) * | 2014-05-28 | 2018-05-30 | 三菱電機株式会社 | Manufacturing method of semiconductor device |
JP6759886B2 (en) | 2016-09-06 | 2020-09-23 | 富士通株式会社 | Semiconductor crystal substrate, semiconductor device, semiconductor crystal substrate manufacturing method and semiconductor device manufacturing method |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2669228C (en) * | 2006-11-15 | 2014-12-16 | The Regents Of The University Of California | Method for heteroepitaxial growth of high-quality n-face gan, inn, and ain and their alloys by metal organic chemical vapor deposition |
JP5095253B2 (en) * | 2007-03-30 | 2012-12-12 | 富士通株式会社 | Semiconductor epitaxial substrate, compound semiconductor device, and manufacturing method thereof |
JP5013218B2 (en) * | 2009-02-05 | 2012-08-29 | 日立電線株式会社 | Manufacturing method of semiconductor epitaxial wafer and manufacturing method of field effect transistor |
JP5328704B2 (en) * | 2010-03-24 | 2013-10-30 | 日立電線株式会社 | Nitride semiconductor epitaxial wafer and field effect transistor device |
JP5696392B2 (en) * | 2010-07-29 | 2015-04-08 | 住友電気工業株式会社 | Semiconductor device |
-
2012
- 2012-03-30 JP JP2012079741A patent/JP5744784B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013211363A (en) | 2013-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6318474B2 (en) | Manufacturing method of semiconductor device | |
JP5533661B2 (en) | Compound semiconductor device and manufacturing method thereof | |
JP5013218B2 (en) | Manufacturing method of semiconductor epitaxial wafer and manufacturing method of field effect transistor | |
JP2010232377A (en) | Semiconductor device | |
US20100301393A1 (en) | Field effect transistor and manufacturing method therefor | |
JP6841344B2 (en) | Manufacturing method of semiconductor devices, semiconductor devices | |
JP2011023677A (en) | Compound semiconductor epitaxial wafer, and method of manufacturing the same | |
JP2006261179A (en) | Semiconductor wafer and its manufacturing method | |
JP2016207748A (en) | Method of manufacturing semiconductor device, and semiconductor device | |
CN114551593A (en) | Epitaxial wafer, epitaxial wafer growth method and high-electron-mobility transistor | |
JP6305137B2 (en) | Nitride semiconductor laminate and semiconductor device | |
JP2009231550A (en) | Method of manufacturing semiconductor apparatus | |
JP2005032823A (en) | Method for manufacturing epitaxial wafer for field-effect transistor | |
JP2018098356A (en) | Method for manufacturing group iii-v nitride semiconductor epitaxial wafer | |
CN111009468A (en) | Preparation method and application of semiconductor heterostructure | |
JP5744784B2 (en) | Manufacturing method of nitride semiconductor epitaxial wafer | |
JP6519920B2 (en) | Method of manufacturing semiconductor substrate, and method of manufacturing semiconductor device | |
JP5746927B2 (en) | Semiconductor substrate, semiconductor device, and method of manufacturing semiconductor substrate | |
JP2018101701A (en) | Semiconductor substrate and method of manufacturing the same | |
JP6028970B2 (en) | Semiconductor device manufacturing method and etching method | |
JP2014053411A (en) | Epitaxial wafer and manufacturing method thereof | |
WO2014038634A1 (en) | Epitaxial wafer and method for producing same | |
CN111009579A (en) | Semiconductor heterostructure and semiconductor device | |
JP2016058539A (en) | Method of manufacturing high electron mobility transistor | |
WO2022180659A1 (en) | Method for manufacturing group-iii nitride semiconductor epitaxial wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150320 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150430 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5744784 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |