JP2018068105A - 誘導電力伝送制御 - Google Patents

Abstract

【課題】誘導電力伝送（ＩＰＴ）ピックアップの出力を制御するためのＩＰＴ制御方法を提供する。
【解決手段】ＩＰＴピックアップ回路は、ダイオードブリッジ整流器Ｄ１、Ｄ２、Ｄ３、、Ｄ４の入力に結合されたＬＣＬ共振回路を有す。更に、ダイオードブリッジの第１ダイオードＤ１および第２ダイオードＤ２には、Ｄ１、Ｄ２を選択的に短絡するスイッチＳ１、Ｓ２が並列に接続されている。スイッチＳ１、Ｓ２をＰＷＭ制御することにより、整流された交流入力のそれぞれの正負周期の割合を制御することにより、出力が調節される。
【選択図】図２

Description

本発明は、誘導電力伝送の分野に関する。より詳細には、本発明は、軌道電流への一過性障害を最小にする分離型ピックアップへの、電力の誘導伝送を制御する方法および回路に関する。

誘導電力伝送（ＩＰＴ）システムでは、電力は、交流電源装置によって供給される一次導電経路または軌道（ＩＰＴシステムの一次側部を一緒に形成する電源および軌道）と、（システムの二次側部を形成する）軌道と誘導的に結合された１つまたは複数のピックアップとの間に誘導的に伝送される。

ピックアップは、少なくともピックアップコイルおよび同調コンデンサからなる、同調回路または共振回路を備える。２つの一般的なピックアップトポロジは、同調コンデンサがピックアップコイルと直列に提供される、直列同調ピックアップ、および同調コンデンサがピックアップコイルと並列に提供される、並列同調ピックアップである。同調回路は、通常、（通常、整流器および変換器または調整器を備える）制御回路に電気的に結合されて、負荷を供給するために所望の出力を獲得する。

代替的ピックアップトポロジは、図１の例によって示されたように、直並列同調ＬＣＬ（インダクタ・コンデンサ・インダクタ）ピックアップとして公知である。

直並列同調ＬＣＬピックアップトポロジ（以下、ＬＣＬピックアップと呼ぶ）は、低速スイッチング並列同調ピックアップに類似した、低速スイッチング（すなわち、ＩＰＴ軌道の周波数よりはるかに小さいスイッチング周波数）分離制御方法で制御される。低速スイッチングトポロジに関する問題は、通常の電力調整中にピックアップによって引き出される、一過性の突入電力である。複数のピックアップシステムにおいて、ピックアップのスイッチがオンされる度に、一過性の電力突入は軌道電流を一時的に低減する。この障害は、大きい場合は、軌道に結合されたすべての他のピックアップに流れる電力を制限する。並列ＬＣ同調ピックアップ制御装置を使用して、この軌道電流の一過性障害を最小にするための制御回路トポロジは、「Ｃｏｎｔｒｏｌｌｉｎｇ ｉｎｒｕｓｈ ｃｕｒｒｅｎｔｓ ｉｎ ｉｎｄｕｃｔｉｖｅｌｙ ｃｏｕｐｌｅｄ ｐｏｗｅｒ ｓｙｓｔｅｍｓ」Ｔｈｅ ７ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｐｏｗｅｒ Ｅｎｇｉｎｅｅｒｉｎｇ Ｃｏｎｆｅｒｅｎｃｅ，２００５（第７回国際電力工学会議２００５）、Ｖｏｌ．２、１０４６〜１０５１ページ、２００５年１１月２９日〜２００５年１２月２日にＢｏｙｓ，Ｊ．Ｔ．、Ｃｈｅｎ，Ｃ．I．、Ｃｏｖｉｃ，Ｇ．Ａ．によって記載された。しかし、この単純な手法は、スイッチモードの回路内で電流導電を継続するために、大きい直流インダクタを必要とするので、既存の設計手法を使用するＬＣＬトポロジには使用できない。

したがって、先行技術の１つもしくは複数の不利益を克服する、または改善する回路および／または方法を提供する、あるいは別法として、少なくとも有益な選択を公に提供することが、本発明の目的である。

本発明のさらなる目的は、以下の説明から明らかになろう。

一態様によれば、本発明は、共振回路からの交流入力を含む、誘導電力伝送（ＩＰＴ）ピックアップのための制御方法であると概して言ってもよく、交流入力は、交流電流を交流入力から整流し、直流電流を直流出力に供給するように適合されたダイオードブリッジに電気的に結合され、方法は、
交流電流の正の期間中に交流電流が共振回路に再循環をもたらすために、ダイオードブリッジの第１のダイオードを選択的に短絡することと、
交流電流の負の期間中に交流電流が共振回路に再循環をもたらすために、ダイオードブリッジの第２のダイオードを選択的に短絡することと、を含み、
該第１および第２のダイオードを短絡することは、それによって交流電流の該正および負の期間の所定の割合が、直流電流を直流出力に供給するように整流され、交流電流の該正および負の期間の残りの割合は、共振回路に再循環される、交流電流と同期される。

好ましくは、該所定の割合は、交流電流の正および負の期間のそれぞれの開始時に発生し、該第１または第２のダイオードのそれぞれは、交流電流のそれぞれのゼロ交差に続いて交流電流を導電し、正および負の期間の残りの割合は、適時に該それぞれの第１または第２のダイオードを短絡することによって、再循環される。ダイオードが最初に導電される作動のこの方式は、本文書においてはモードＩと呼ばれる。

別法として、該所定の割合は、交流電流の正および負の期間のそれぞれの終了時に生じ、該第１または第２のダイオードは、交流電流を最初に再循環させるために、交流電流のそれぞれのゼロ交差時にそれぞれが短絡し、次いでそれぞれの第１または第２のダイオードは、正または負の期間の所定の割合に対して、交流電流を導電させるために短絡されない。ダイオードが最初に短絡される作動のこの方式は、本文書においてはモードＩＩと呼ばれる。

好ましくは、該正および負の期間の所定の割合は、所望の直流出力に比例し、方法は、直流出力を検知し、該所望の直流出力を獲得するために、それに応じて該所定の割合を調節するステップをさらに含む。

好ましくは、方法は、該所定の割合をピックアップのスイッチを入れる際に、必要とされる割合まで低速で増加させるステップをさらに含む。

好ましくは、方法は、該所定の割合をピックアップのスイッチを切る際に、ゼロまで低速で減少させるステップをさらに含む。

好ましくは、該短絡することは、該第１および第２のダイオードのそれぞれと並列して提供される、第１および第２のスイッチを選択的に閉じることによって、選択的に制御される。

好ましくは、該第１および第２のスイッチは、該第１または第２のダイオードをそれぞれ導電する際に開く。

好ましくは、共振回路は、直並列同調ＬＣＬ（インダクタ・コンデンサ・インダクタ）ピックアップ回路を含む。

第２の態様によれば、本発明は、本発明の第１の態様による方法を実行するように適合された、ＩＰＴピックアップ制御装置であると概して言ってもよい。

第３の態様によれば、本発明は、
交流電流を共振回路から受け取るための入力と、
直流電流を負荷に供給するための出力と、
入力と出力を電気的に結合する制御回路であって、制御回路はダイオードブリッジ、短絡するスイッチ、および該ダイオードブリッジの第１および第２のダイオードを交流電流と同期して短絡するために、該スイッチを選択的に作動するための制御手段を含む、制御回路と、を含む、誘導電力伝送（ＩＰＴ）ピックアップ制御装置であると概して言ってもよい。

好ましくは、該制御手段は、該短絡するスイッチを使用して、該第１および第２のダイオードを選択的に短絡するように適合され、それによって交流電流の正および負の期間の所定の割合のそれぞれは、ダイオードブリッジによって整流され、出力に供給され、交流電流の正および負の期間の残りの割合のそれぞれは、共振回路に再循環される。

好ましくは、該短絡するスイッチは、２つのスイッチを備え、該２つのスイッチのそれぞれは、該第１および第２のダイオードのそれぞれに並列に提供され、該第１および第２のダイオードは通常の陽極を有する。

別法として、該短絡するスイッチは、通常の陰極を有する２つのスイッチを備えてもよく、それぞれは、第１および第２のダイオードのそれぞれに並列に提供される。

好ましくは、スイッチは、ＭＯＳＦＥＴトランジスタを備え、該第１および第２のダイオードは、該ＭＯＳＦＥＴトランジスタのボディダイオードを備える。

好ましくは、該制御手段は、出力を検知し、所望の出力を獲得するために該所定の割合を調節するように、フィードバックループを形成する検知手段をさらに含む。

好ましくは、該制御手段は、交流電流のゼロ交差に関して、第１および第２のダイオードの短絡を同期するために、ゼロ交差検出器をさらに含む。

第４の態様によれば、本発明は、本発明の第１の態様による方法を実行するように適合され、かつ／または本発明の第２または第３の態様によるＩＰＴピックアップ制御装置を備える、ＩＰＴピックアップであると概して言ってもよい。

好ましくは、該共振回路は、直並列同調ＬＣＬ（インダクタ・コンデンサ・インダクタ）共振回路を備える。

第５の態様によれば、本発明は、本発明の第２または第３の態様による、少なくとも１つのピックアップ制御装置、および／または本発明の第４の態様による少なくとも１つのＩＰＴピックアップを備える、ＩＰＴシステムであると概して言ってもよい。

本発明のさらなる態様は、すべてがその新規の態様であるとみなされるべきであり、以下の説明から明らかになろう。

次に、本発明の多くの実施形態を、例として図面を参照して説明する。

先行技術による、直並列同調ＬＣＬピックアップの回路図である。 本発明による、直並列同調ＬＣＬピックアップの回路図である。 第１の方式（モードＩである）で作動する際に、図２に概ね示されたような、回路の例のシミュレーション波形を示す図である。 第２の方式（モードＩＩである）で作動する際に、同じ例の回路のシミュレーション波形を示す図である。 モードＩで作動する際に、同じ例の回路に対する様々なＶ_ＤＣ／Ｖ_ＯＣの割合に対する、正規化された出力電流とスイッチ流通期間との対比を示すグラフである。 モードＩＩで作動する際に、同じ例の回路に対する様々なＶ_ＤＣ／Ｖ_ＯＣの割合に対する、正規化された出力電流とスイッチ流通期間との対比を示すグラフである。 モードＩで作動する際に、同じ例の回路に対する様々なＶ_ＤＣ／Ｖ_ＯＣの割合に対する、正規化された反射された反応インピーダンスとスイッチ流通期間との対比を示すグラフである。 モードＩＩで作動する際に、同じ例の回路に対する様々なＶ_ＤＣ／Ｖ_ＯＣの割合に対する、正規化された反射された反応インピーダンスとスイッチ流通期間との対比を示すグラフである。 図２の回路を使用し、モードＩに基づいて定格負荷の半分で作動する、本発明による例示的ピックアップ回路の実波形を示す図である。 図２の回路を使用し、モードＩにおいて様々な負荷条件（１／３、２／３および定格負荷）下で作動する、本発明による例示的ピックアップ回路の実波形を示す図である。 図２の回路を使用し、モードＩにおいて負荷領域を横切って作動する、本発明によるピックアップ回路の効率測定を示す図である。

説明全体を通して、同じ参照番号は、異なる実施形態における同じ特徴を指すために使用される。

本発明は、整流および電力調節の両方を達成する、直並列同調ＬＣＬピックアップに対する制御方法および／または回路を提供する。本発明は、概して本文書では「循環電流制御」を指す。循環電流制御は、スイッチがＩＰＴ軌道周波数と同期的にスイッチングするように制御される、従来のＳＣＲ制御清流器と同様の方法で作動する。デューティサイクルは、平滑な平均出力電力が達成され、完全なオン状態と完全なオフ状態との間の平滑な電力伝送を提供する、または高速スイッチング（すなわち、スイッチング周波数が、ＩＰＴ軌道周波数に類似している、またはＩＰＴ軌道周波数と同期する）制御トポロジとして挙動することができることを、確保するように制御される。

まず図１に示された先行技術のピックアップを参照すると、特性インピーダンスＸが以下によって得られる。

上式で、Ｃ_{ｓｓｅｒｉｅｓ}は、出力電流能力を増加するために使用される。Ｌ_３およびＣ_３の値は、整流器が最大出力電力に対する連続導電下で作動するように選択され、また、Ｌ_２内の電流を最小にするために、整流器の非線形効果によって導入された、追加のインダクタンスに適合するように設計される。ＬＣＬネットワークに対する低速スイッチングコントローラは、並列ＬＣ回路において、スイッチが閉じられた際に共振は崩れる場合を除き、並列同調回路と類似した手法で作動し、ここではＬＣＬトポロジにおける完全な共振電流は、依然としてＣ_２、Ｌ_３、Ｃ_３および整流器を通って循環する。Ｌ_１上のＬＣＬネットワークの反射されたインピーダンスＺ_ｒの実部は、以下によって表される。

Ｖ_ＤＣは、図２に示されたように、回路の調整された直流出力電圧であり、Ｖ_ＯＣは、ピックアップコイルの開回路電圧である。

方程式２に示されたように、一次軌道に戻る反射されたインピーダンスは、ピックアップによって引き出される電力に対応し、スイッチデューティサイクルＤによって直接制御される。Ｄの値が１（すなわち、図１においてスイッチＳが閉じたままである）から０（すなわち、スイッチＳが開いたままである）に、またはその逆に変化する度に、電源から引き出される電力が変化する。しかし実際には、一次軌道電流もまた、過渡的に低減し、同じ軌道上の他のピックアップへの電力伝送に一時的に影響を与えることになる。

図２の例によって示されたように、提案された循環する電流制御回路は、好ましくは、ダイオードブリッジ整流器構成内に４つのダイオード（Ｄ_１、Ｄ_２、Ｄ_３、およびＤ_４）を備え、スイッチＳ_１またはＳ_２を閉じることにより、電流をＩ_Ｌ３の正または負の期間中のそれぞれに交流共振回路内で再循環させるように、第１および第２のダイオード（Ｄ_１およびＤ_２）を短絡するそれぞれのスイッチ（Ｓ_１およびＳ_２）を備える。しかし実際には、ダイオードブリッジの短絡されたダイオードは、スイッチＳ_１およびＳ_２を形成するＭＯＳＦＥＴトランジスタのボディダイオードを備えてもよい。

制御回路は、交流電流入力を直流出力に結合する。図２では、直流出力は、負荷Ｒ_ＤＣに連結されて示されている。また制御回路は、示されたように、容器または出力／負荷を横切って平滑にするコンデンサＣ_ＤＣを備えてもよい。

スイッチＳ_１およびＳ_２は、Ｌ_３（Ｉ_Ｌ３）内の共振電流の一部を固定するために使用される。Ｖ_ｇ１およびＶ_ｇ２は、Ｓ_１およびＳ_２を駆動し、たとえばゼロ交差検出器を使用して、以下にさらに詳述されるように、Ｉ_Ｌ３と同期された、パルス幅変調（ＰＷＭ）ゲート信号である。本明細書に使用される場合、用語「ｓｙｎｃｈｒｏｎｉｚｅｄ（同期された）」、「ｓｙｎｃｈｒｏｎｙ（同期性）」などは、交流電流入力に関して、スイッチングが生じたときに注意深く制御することを指すことが意図される。交流入力とスイッチングとの間の位相角は、スイッチングが周期毎に丁度そのときに生じるように、たとえば交流電流入力のゼロ交差と必ずしも同時に起こるわけではないが、制御され、必要な場合は、ＩＰＴピックアップ制御装置の出力を調節あるいは制御するように、ゼロ交差に関して変えられる。

２つの制御スイッチが、整流器の２つの下部ダイオードより、むしろ２つの頂部ダイオードを短絡するために移動されるのであれば、同様の制御出力を達成することが可能であることは、当業者には明白である。この場合、スイッチＳ_３およびＳ_４は、Ｄ_３およびＤ_４を短絡するために作動されることが可能であり、また同様の成果を達成するために、制御（本明細書で論じられたような）の２つの可能な方式で作動されることも可能である。この構成において、Ｓ_１に対する本明細書に論じられたゲート駆動信号は、Ｓ_４を駆動するために使用されるはずである一方で、Ｓ_２に対するゲート駆動は、Ｓ_３を駆動するために使用されるはずである。回路の他のこのような変形形態および修正形態は、本発明の範囲から逸脱することなく可能である。

本発明のピックアップ制御装置回路は、２つの方法で作動されてもよい。作動の第１の方式は、Ｄ_３またはＤ_４がＩ_Ｌ３の正の期間または負の期間のそれぞれの開始時に導電可能になり、次いでＳ_１またはＳ_２をオンにして出力電力を調節するためにＩ_Ｌ３の一部を固定するものである。本文書において先に述べたように、この作動方式はモードＩと呼ばれる。

作動の第２の方式は、Ｉ_Ｌ３の正の期間または負の期間の開始時にＳ_１またはＳ_２を導電したままに保ち、次いでスイッチをオフにしてＩ_Ｌ３の一部が負荷に伝送可能になるものである。本文書において先に述べたように、この作動方式はモードＩＩと呼ばれる。

スイッチＳ_１およびＳ_２は、たとえば、マイクロコントローラおよび／または論理回路などの、あらゆる適切な制御手段を使用して制御されてもよい。また制御手段は、（ピックアップ出力電流、電圧および／または電力を検知するための）検知手段、およびピックアップ回路出力の制御および／または調節が可能なフィードバックループを含んでもよい。したがって、様々な異なる制御手段が、本発明の範囲から逸脱することなく使用されてもよい。適切な制御手段の実施は、当業者に可能な範囲内であるとみなされる。

モードＩの作動は、図３の波形に示されている。

ゲート信号の立上りエッジ、すなわちＶ_ｇ１およびＶ_ｇ２のデューティサイクルは、図３に示されたように、Ｉ_Ｌ３の負−正および正−負のゼロ交差のそれぞれを参照して、位相遅延θ１（ダイオード流通期間と呼ばれる）で制御される。

ｔ_０において、電流Ｉ_Ｌ３は丁度正に変わる。第１のスイッチＳ_１が初期設定でオフである状態で、ダイオードＤ_３は導電を開始する。次いで電流Ｉ_Ｌ３は、電流Ｉ_Ｌ３の正の期間の所定の割合に対して、Ｄ_３およびＳ_２のボディダイオードＤ_２を介して負荷Ｒ_ＤＣに伝送される。ＬＣＬネットワークの瞬時出力電圧は、＋Ｖ_ＤＣに等しい。

ダイオード流通期間θ_１が到達するｔ_１において、Ｓ_１はオンされ、Ｉ_Ｌ３は、電流Ｉ_Ｌ３の正の期間の残りの割合に対して、負荷Ｒ_ＤＣに伝送される電力を停止するために、Ｓ_１およびＳ_２のボディダイオードＤ_２を介して循環する。その代わりに、電流は共振回路に再循環される。

ｔ_２＝Ｔ／２において、Ｉ_Ｌ３は、Ｄ_４がＩ_Ｌ３の負の期間の所定の割合に対して導電し、回路がＳ_１のボディダイオード、第１のダイオードＤ_１で閉じられるように、負に変わる。Ｓ_１のボディダイオードＤ_１が導電される一方で、Ｓ_１はゼロ電流でオフされることが可能である。Ｖ_ＬＣＬの瞬時値は−Ｖ_ＤＣである。負荷Ｒ_ＤＣに伝送される電力は、一定に維持されている位相遅延（ダイオード流通期間）θ_１を提供する第２の（負の）半周期と同一である。

ｔ_３において、ゲート信号Ｖ_ｇ２はＳ_２をオンにして、Ｉ_Ｌ３の負の期間の残りの割合に対して、Ｓ_２およびＳ_１のボディダイオードＤ_１を通ってＩ_Ｌ３の循環を保持し、電流の共振回路への再循環を保持する。Ｉ_Ｌ３がＳ_１のボディダイオードを通って循環するときは、ゲート信号Ｖ_ｇ１はＴ／２〜Ｔの間はいつでもＳ_１をオフにすることができる。

こうしてスイッチＳ_１およびＳ_２がＩ_Ｌ３と同期するように制御された状態で、出力電流（Ｉ_Ｄ３＋Ｉ_Ｄ４）は、整流裁断（ほぼ）正弦波である。ダイオード流通期間θ_１または同等のスイッチ流通期間θ_２（ここではθ_２＝Ｔ／２−θ_１）を制御することにより、平均出力電流は直接に平滑に制御される。θ_１は０からπまで変化することができる。

モードＩＩの作動は、図４に示されている。モードＩＩはモードＩと非常に似た方式で作動するが、異なるスイッチング手順を有する。ゲート信号の立下りエッジ、すなわちＶ_ｇ１およびＶ_ｇ２のデューティサイクルは、図４に示されたように、Ｉ_Ｌ３を参照してスイッチ流通期間θ_２で制御される。

電流Ｉ_Ｌ３がｔ_０において正に変わる前に、スイッチＳ_１のボディダイオードＤ_１は、負方向に流れるＩ_Ｌ３ですでにオンされている。したがって、Ｉ_Ｌ３の負の期間中にＳ_１をオンすることにより、ゼロ電流／ゼロ電圧スイッチングが引き起こされることになる。

ｔ_０において、Ｉ_Ｌ３は正に変わる。Ｓ_１がオンされて、Ｉ_Ｌ３はＳ_１およびＳ_２のボディダイオード、第２のダイオードＤ_２を通って共振回路に再循環される。Ｉ_Ｌ３の正の期間のこの割合（モードＩの作動における正の期間の「残りの割合」と等しい）に対して、負荷Ｒ_ＤＣに伝送される電力はない。

スイッチ流通期間θ_２が達するｔ_１において、Ｓ_１はオフされ、Ｉ_Ｌ３は、Ｉ_Ｌ３の正の期間の所定の割合に対して、電力を負荷に伝送するために、Ｄ_３およびＳ_２のボディダイオードＤ_２を介して循環する。この割合の間、瞬時ＬＣＬ出力電圧Ｖ_ＬＣＬは＋Ｖ_ＤＣである。ｔ_０〜Ｔ／２の間はいつでも、Ｖ_ｇ２はＳ_１のようにゼロ電流／ゼロ電圧スイッチングでＳ_２をオンすることが可能である。

ｔ_２＝Ｔ／２において、Ｉ_Ｌ３は、Ｄ_３が静かにオフされ、Ｉ_Ｌ３がＳ_２およびＳ_１のボディダイオードを通って共振回路に再循環するように負に変わる。

ｔ_３において、ゲート信号Ｖ_ｇ２はＳ_２をオフすることにより、Ｉ_Ｌ３が、Ｉ_Ｌ３の負の期間の所定の割合に対してＤ_４を通って出力を負荷に伝送可能になる。ＬＣＬ出力電圧Ｖ_ＬＣＬの瞬時値は−Ｖ_ＤＣである。

スイッチ流通期間θ_２およびダイオード流通期間θ_１が一定に保持された状態で、半周期毎に出力に伝送される電力は同一である。

スイッチＳ_１およびＳ_２の両方のスイッチ流通期間θ_２を、Ｉ_Ｌ３と同期的に制御することにより、出力電力は直接に平滑に制御される。これは、従来の低速スイッチング制御トポロジに比べて、可変相互結合で出力電力を調節するための機能を提供する。また本発明は、デューティサイクルをゼロ電力から全電力まで増減することにより、低速スイッチング適用において、ＬＣＬピックアップの完全なオン状態と完全なオフ状態との間の平滑な伝送を可能にし、それにより軌道電流の一過性障害を最小にする。

ダイオード流通期間θ_１またはスイッチ流通期間θ_２のいずれかに関して、直流出力電流の説明のための理論的表現の導出は、実際的ではない。その代わりに、多くの解決策が以下に示される。両方の提案された作動モードのための循環電流制御装置は、様々な比率のＶ_ＤＣ／Ｖ_ＯＣでシミュレーションされる。異なるＶ_ＤＣ／Ｖ_ＯＣ比率に対する正規化された出力電流は、モードＩの作動に対して図５に示されている。ここではＩ_{ｄｃ＿ｍａｘ}は、ＬＣＬピックアップの理想的な最大出力電流であり、以下によって得られる。

図５に示されたＳＰＩＣＥシミュレーション結果は、出力電流とスイッチ流通期間θ_２との関係が、Ｖ_ＤＣ／Ｖ_ＯＣによって影響を及ぼされないことを実証する。これは、ＬＣＬネットワークの出力電流源の特性に起因する。ＬＣＬネットワークの理想的な出力直流電流は、ゼロスイッチ流通期間をもつ整流正弦波である。高調波が出力電流の中に整流器によって導入され、これにより、出力電流が理想的な正弦波からわずかに歪曲される。したがって、スイッチ流通期間がゼロでは、正規化された最大出力電流は１ではなく、約０．９５である。スイッチ流通期間θ_２が０°から１８０°に制御されると、出力電力は、図５に示された関係に従って、正確に制御され調節されることが可能である。

図５（およびそれに続く図）に示されたシミュレーション結果は、概ね図２に示されたように、本発明による回路の特定の例に対するものである。異なるＬＣＬ設計（すなわち、異なる誘導および容量値）に対して、出力電流および反射されたインピーダンスの特性は違ってくる。

モードＩＩの作動における様々なＶ_ＤＣ／Ｖ_ＯＣ比率に対する正規化された出力電流のシミュレーション結果は、図６に示されている。モードＩと同様に、スイッチ流通期間θ_２に関して正規化された直流出力電流は、様々なＶ_ＤＣ／Ｖ_ＯＣ比率についても同じである。しかし、出力直流電流とスイッチ流通期間θ_２との関係は、完全に異なる。０°〜２０°で、出力直流電流は、モードＩと同様に減少する代わりに、増加するスイッチ流通期間に伴って増加する。０°〜２０°で、直流電流は、スイッチ流通期間の増加に伴って降下する。モードＩに比較すると、直流電流の減衰は、モードＩＩの作動に対しては、はるかに遅い。これは、スイッチング行為によって導入された、追加の電流高調波によって引き起こされると考えられる。モードＩの作動では、導入された高調波は、負荷に循環する代わりにスイッチおよびＬ_３を通って循環する。したがって、０°〜２０°のスイッチ流通期間に、Ｉ_Ｌ３内に導入された電流高調波を有する合成出力直流は、スイッチが完全なオフであるときよりはるかに大きく、異なる全体出力電流の挙動は、これらの２つの作動間で観察される。

ピックアップスイッチ流通期間θ_２が０°から１８０°に変化すると、出力電力は制御されるが、ＬＣＬ交流基本出力電圧の位相もＩ_Ｌ３に対して変えられる。これにより、両方の作動モードに対して、追加Ｖａｒ負荷がＬＣＬネットワーク内に導入される。このＶａｒ負荷は、一次軌道上に反射して戻し、電源をわずかに離調させる。様々なＶ_ＤＣ／Ｖ_ＯＣ比率に対して、正規化された反射された反応インピーダンスのシミュレーション結果は、作動のモードＩおよびモードＩＩのそれぞれに対して図７および８に示されている。

（図７に示されたように）モードＩの作動では、反射されたインピーダンスは、異なるスイッチ流通期間に対して、誘導性負荷と容量性負荷との間を振幅する。スイッチ流通期間θ_１が０°〜１３５°に維持される場合、一次軌道によって見られる反射された負荷は、軌道誘導をわずかに増加させる誘導性である。このことが発生するのは、Ｖ_ＬＣＬの位相がＩ_Ｌ３をもたらすからである。Ｖ_ＬＣＬとＩ_Ｌ３との位相差が増加すると、反射された誘導性負荷は増加し続ける。これにより、スイッチ流通期間θ_２が減少を開始する約９０°に達するまで、反射された誘導性負荷が徐々に速度を落としながら増加する。これは、スイッチ流通期間θ_２の増加に伴い、Ｖ_ＬＣＬの大きさが減少し続けるからである。したがって、Ｖ_ＬＣＬとＩ_Ｌ３との位相差が増加すると優勢が少なくなる。スイッチ流通期間θ_２が１３５°〜１８０°の間を変化する際は、一次への反射されたインピーダンスは容量性であり、軌道誘導をわずかに低減する。これは、Ｌ３とＣ３を組み合わせたインピーダンスは、整流器によって導入される誘導を適合するために、通常Ｘより少ないからである。軌道に戻される反射されたインピーダンスの量は、Ｖ_ＤＣ／Ｖ_ＯＣ比率に比例する。

モードＩの作動と異なり、モードＩＩの作動中の反射されたインピーダンスは、図８に示されたように純粋に容量性である。これは、Ｖ_ＬＣＬとＩ_Ｌ３との間の位相がモードＩと反対の方法（すなわち、ここではモードＩＩにおいてＶ_ＬＣＬはＩ_Ｌ３を遅延させる）であることに起因する。最大反射された反応インピーダンスは、９０°の同じ流通期間で発生し、モード１作動下である際のように、Ｖ_ＤＣ／Ｖ_ＯＣ比率に比例する。

本発明の一例示的実施形態は、例によって以下に説明される。２．５ｋＷ５０Ｖを実装した提案された循環電流のデューティサイクル制御ピックアップが構築され、市販されているＷａｍｐｆｌｅｒ（商標）１０ｋＷのＩＰＴ電源を使用して試験された。Ｗａｍｐｆｌｅｒ（商標）１０ｋＷのＩＰＴ電源は、またＡＧＶ（無人搬送車）アプリケーションに対してＬＣＬ共振ネットワークも使用する。しかし、本発明のピックアップには、当業者には理解されるように、あらゆる適切な電源を使用してもよい。

この例のピックアップパラメータおよび軌道誘導は、下の表１に一覧にされている。

格定電力の半分で作動するピックアップのオシロスコープ・キャプチャは、モードＩで作動する図９に示されている。１番上の波形は、Ｌ_３（Ｉ_Ｌ３）内の電流であり、２番目の波形は、ＬＣＬ交流出力電圧（Ｖ_ＬＣＬ）であるが、３番目の波形は、Ｄ_３およびＤ_４の合計の出力電流（Ｉ_Ｄ３＋Ｉ_Ｄ４）である。最後の（１番下の）波形は、信号Ｖ_ｇ１を駆動するスイッチゲートである。このキャプチャは、ネットワークＶ_ＬＣＬに変化した交流の出力電圧が、Ｉ_Ｌ３に対してダイオード流通期間θ_１を制御することによって、首尾よく制御されることを示す。

図１０は、スイッチゲートが駆動する波形のない、図１０（ａ）が、格定負荷の１／３での作動を示し、図１０（ｂ）が、格定負荷の２／３での作動を示し、図１０（ｃ）が、格定負荷での作動を示す、他の負荷条件で、モードＩで作動するピックアップのオシロスコープ・キャプチャを示す。

様々な負荷条件下のピックアップの効率測定が、図１１に示されている。図１１からわかるように、例示的ピックアップは、完全な負荷で８８％の効果を達成し、半分の負荷で依然として約８５％の効果である。この制御装置は、高効率の達成が困難である５０Ｖおよび５０Ａで作動する。

上に論じたように、本発明の循環電流のデューティサイクルの制御方法は、制御されたスイッチ流通期間に依存して、可変反応インピーダンスを反射する。表１に表されたシステムパラメータで、原型システムの最大反射された反応インピーダンスは、図７および８を使用して計算できる。

モードＩの作動で、最大反射された誘導性負荷は、図７に示されたように、８０°のスイッチ流通期間で生じる。最大反射された容量性負荷は１８０°で生じ、これはピックアップが完全にオフである状態に対応する。計算された最大反射された誘導性インピーダンスは、０．０４１５Ωであり、これは一次軌道誘導が０．３３μＨ増加することに対応する。Ｗａｍｐｆｌｅｒ１０ｋＷの一次電源軌道は、＋／−２μＨの耐性で２６μＨに調整されるので、Ｗａｍｐｆｌｅｒ１０ｋＷの一次電源軌道は、２μＨまで蓄積するために、８０度のスイッチ流通期間で同時に作動する６個のピックアップ制御装置が必要となる。この例示的システムは、電源の過負荷を防止するために、いかなる時も５個以上のピックアップを担うように設計されていないので、反射された誘導性負荷はこの設計において問題はないはずである。一方、最大反射された容量性インピーダンスは、−０．０７２６Ωであり、これは一次軌道誘導が０．５７７μＨ低減することに対応する。閾値−２μＨを超えるには、完全にオフである制御装置を４個まで有することになるはずである。

モードＩＩの作動で、反射された反応インピーダンスは純粋に容量性であり、最大反射されたインピーダンスは、上に論じたように、８０°のスイッチ流通期間で生じる。表１および図８を使用すると、最大反射された反応は、−０．１５１Ωであり、これは一次軌道誘導が１．２０２μＨ低減することに対応する。２個以上のピックアップを軌道上で同時にスイッチングする場合、電源への離調効果は、閾値２μＨを超えることになる。したがって、この状況下で計算する電流デューティサイクル制御は、ピックアップ制御装置が低速スイッチング制御方法で、完全にオフと完全にオンにされる間を移行する方式として使用されることが可能である。連続したスイッチング（すなわちインターリーブ型スイッチング）制御方法で、電源内の反射された反応過負荷を回避するためにモードＩＩで作動する際に、２個以下のピックアップを同時に同じ軌道上でスイッチングすることが可能である。しかし、ＬＣＬ共振ネットワークトポロジに適合する電源は、その設計された値より少ないその軌道誘導に対してより良好な耐性を有する一方で、電源の最大電力定格をわずかに含むに過ぎない。したがって、提案された循環電流のデューティサイクル制御装置によって導入される追加のＶａｒ負荷は、一次電源をわずかに離調するが、実際にはこのＶＡＲ負荷は、通常のシステムパラメータ耐性によって容易に扱われることが可能である。

上に論じたように、本発明の方法は、たとえば、適切なゲート電圧をスイッチＳ_１およびＳ_２に提供するように適合したマイクロコントローラなどの、演算手段またはデジタルもしくは混合信号演算装置またはプロセッサの一部の形を含んでもよい、制御手段によって通常実施されるはずである。本発明の方法を実施するプログラム・ソフトウェアからの命令に従って、特定の機能を実行するために一旦プログラミングされると、実施には演算装置は、特に本発明の方法に専用の演算装置になる。このために必要な技法は、埋込み式システムの当業者には周知である。

本発明の方法を実施するコンピュータプログラムは、ユーザにフロッピーディスク、ＣＤ−ＲＯＭ、またはＵＳＢフラッシュモモリなどの配布媒体上で配布されてもよい。そこから、コンピュータプログラムは、ハードディスク、埋込み式固体メモリ、または同様の中間記憶媒体にコピーされてもよい。プログラムが実行されると、プログラムはそれらの配布媒体またはそれらの中間記憶媒体のいずれかから、演算手段の実行メモリ内にロードされ、演算手段が本発明の方法に従って作用するように構成する。これらの作動のすべては、コンピュータシステムの当業者には周知である。

用語「コンピュータ可読媒体」は、コンピュータの配布媒体、中間記憶媒体、実行メモリ、および本発明の方法を実施する演算装置により後で読み取られるために、記憶可能なあらゆる他の媒体または装置を含む。

別法として、本発明の方法は、たとえば、複数の個別の電子部品および／または特別用途向け集積回路（ＡＳＩＣ）により、ハードウェア内全体で実行されてもよい。

本発明、特に制御手段は、したがって、本発明の方法を実施するように適合されたコンピュータプログラム、このようなコンピュータプログラムを記憶するコンピュータ可読媒体、および／または本発明の上述の方法を実施するように適合されたハードウェアシステムであると言ってもよい。

前述から、ピックアップ制御方法、および低速スイッチング直並列同調ＬＣＬピックアップトポロジにおいて出力電力の調節が可能なピックアップ制御装置が、提供されることが理解されよう。この調節により、ピックアップと一次軌道との間の相互結合における変動、および軌道電流の一過性障害を最小にするために、ピックアップ出力レベル間の増減における変動のいずれか、または両方を補償することが可能になる。

文脈が明確にそうでないと求めない限り、説明全体を通して、用語「ｃｏｍｐｒｉｓｅ（含む）」、「ｃｏｍｐｒｉｓｉｎｇ（含む）」などは、排他的または網羅的意味とは反対に包括的な意味、すなわち、「ｉｎｃｌｕｄｉｎｇ（含む）がこれに限定されない」という意味に解釈されるべきである。

本発明は、例として、またその考えられる実施形態を参照して説明されたが、修正形態または改良形態が、本発明の範囲から逸脱することなく、それになされてもよいことを理解されたい。また、本発明は、本出願の明細書で言及された、または示された複数の部分、要素もしくは特徴の任意またはすべての組合せにおいて、個別にあるいは集合的に、該部分、要素および特徴であると概して言ってもよい。さらに、公知の等価物を有する本発明の特定の構成部品または完全体を参照した場合、このような等価物は個別に説明されたかのように本明細書に組み込まれる。

本明細書全体を通して先行技術のあらゆる検討は、決してこのような先行技術が当技術分野における、広く公知の、または共通一般知識の一部の形である証としてみなされるべきではない。

Claims (18)

1. 共振回路からの交流入力を含む誘導電力伝送（ＩＰＴ）ピックアップのための制御方法であって、前記交流入力は、交流電流を前記交流入力から整流し、直流電流を直流出力に供給するように適合されたダイオードブリッジに電気的に結合され、
   前記交流電流の正の期間中に前記交流電流が前記共振回路に再循環をもたらすために、前記ダイオードブリッジの第１のダイオードを選択的に短絡することと、
   前記交流電流の負の期間中に前記交流電流が前記共振回路に再循環をもたらすために、前記ダイオードブリッジの第２のダイオードを選択的に短絡することと、
   を含み、
   前記第１および第２のダイオードを短絡することは、それによって前記交流電流の前記正および負の期間の所定の割合が、前記直流電流を前記直流出力に供給するように整流され、前記交流電流の前記正および負の期間の残りの割合は、前記共振回路に再循環される、前記交流電流と同期される、制御方法。
2. 前記所定の割合は、前記交流電流の前記正および負の期間のそれぞれの開始時に発生し、前記第１または第２のダイオードは、前記交流電流のそれぞれのゼロ交差に続いて前記交流電流をそれぞれ導電し、前記正または負の期間の前記残りの割合は、適時に前記それぞれの第１または第２のダイオードを短絡することによって再循環される、請求項１に記載の制御方法。
3. 前記所定の割合は、前記交流電流の前記正および負の期間のそれぞれの終了時に生じ、前記第１または第２のダイオードは、前記交流電流を最初に再循環させるために、前記交流電流のそれぞれのゼロ交差時にそれぞれが短絡し、次いで前記それぞれの第１または第２のダイオードは、前記正または負の期間の前記所定の割合に対して、前記交流電流を導電させるために短絡されない、請求項１に記載の制御方法。
4. 前記正および負の期間の前記所定の割合は、所望の直流出力に比例し、前記方法は、前記直流出力を検知し、前記所望の直流出力を獲得するために、それに応じて前記所定の割合を調節するステップをさらに含む、請求項１乃至３のいずれか１項に記載の制御方法。
5. 前記方法は、前記所定の割合を前記ピックアップのスイッチを入れる際に、必要とされる割合まで低速で増加させるステップをさらに含む、請求項１乃至４のいずれか１項に記載の制御方法。
6. 前記方法は、前記所定の割合を前記ピックアップのスイッチを切る際に、ゼロまで低速で減少させるステップをさらに含む、請求項１乃至５のいずれか１項に記載の制御方法。
7. 前記短絡することは、前記第１および第２のダイオードのそれぞれと並列して提供される、第１および第２のスイッチを選択的に閉じることによって、選択的に制御される、請求項１乃至６のいずれか１項に記載の制御方法。
8. 前記第１および第２のスイッチは、前記第１または第２のダイオードをそれぞれ導電する際に開く、請求項７に記載の制御方法。
9. 請求項１乃至８のいずれか１項による、前記方法を実行するように適合された、ＩＰＴピックアップ制御装置。
10. 交流電流を共振回路から受け取るための入力と、
    直流電流を負荷に供給するための出力と、
    前記入力と前記出力を電気的に結合する制御回路であって、前記制御回路はダイオードブリッジ、短絡するスイッチ、および前記ダイオードブリッジの第１および第２のダイオードを前記交流電流と同期して短絡するために、前記スイッチを選択的に作動するための制御手段を含む、制御回路と、
    を含む、導電電力伝送（ＩＰＴ）ピックアップ制御装置。
11. 前記制御手段は、前記短絡するスイッチを使用して、前記第１および第２のダイオードを選択的に短絡するように適合され、それによって前記交流電流の正および負の期間の所定の割合のそれぞれは、前記ダイオードブリッジによって整流され、前記出力に供給され、前記交流電流の前記正および負の期間の残りの割合のそれぞれは、前記共振回路に再循環される、請求項１０に記載のＩＰＴピックアップ制御装置。
12. 前記短絡するスイッチは、２つのスイッチを備え、前記スイッチは、前記第１および第２のダイオードのそれぞれに並列に提供され、前記第１および第２のダイオードは通常の陽極を有する、請求項１０または１１に記載のＩＰＴピックアップ制御装置。
13. 前記スイッチは、ＭＯＳＦＥＴトランジスタを備え、前記第１および第２のダイオードは、前記ＭＯＳＦＥＴトランジスタのボディダイオードを備える、請求項１０乃至１２のいずれか１項に記載のＩＰＴピックアップ制御装置。
14. 前記制御手段は、前記出力を検知するために、フィードバックループを形成し、所望の出力を獲得するために、前記所定の割合を調節可能な検知手段をさらに含む、請求項１０乃至１３のいずれか１項に記載のＩＰＴピックアップ制御装置。
15. 前記制御手段は、前記交流電流のゼロ交差に関して、前記第１および第２のダイオードを同期して短絡するために、前記ゼロ交差検出器をさらに含む、請求項１０乃至１４のいずれか１項に記載のＩＰＴピックアップ制御装置。
16. 請求項１乃至８のいずれか１項による前記方法を実行するように適合され、かつ／または請求項９乃至１５のいずれか１項によるＩＰＴピックアップ制御装置を備える、ＩＰＴピックアップ。
17. 前記共振回路は、直並列同調ＬＣＬ（インダクタ・コンデンサ・インダクタ）共振回路を備える、請求項１６に記載のＩＰＴピックアップ。
18. 請求項９乃至１５のいずれか１項による、少なくとも１つのピックアップ制御装置、および／または請求項１６または１７による、少なくとも１つのＩＰＴピックアップを備える、ＩＰＴシステム。

Images