JP2018060984A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2018060984A
JP2018060984A JP2016199488A JP2016199488A JP2018060984A JP 2018060984 A JP2018060984 A JP 2018060984A JP 2016199488 A JP2016199488 A JP 2016199488A JP 2016199488 A JP2016199488 A JP 2016199488A JP 2018060984 A JP2018060984 A JP 2018060984A
Authority
JP
Japan
Prior art keywords
region
trench
source electrode
contact
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016199488A
Other languages
Japanese (ja)
Other versions
JP6720818B2 (en
Inventor
峰司 大川
Mineji Okawa
峰司 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2016199488A priority Critical patent/JP6720818B2/en
Publication of JP2018060984A publication Critical patent/JP2018060984A/en
Application granted granted Critical
Publication of JP6720818B2 publication Critical patent/JP6720818B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a technology capable of suppressing a leakage current of a semiconductor device.SOLUTION: A semiconductor device comprises: a compound semiconductor substrate; a first trench; a second trench deeper than the first trench; a gate insulating film and a gate electrode arranged in the first trench; and a source electrode arranged in the second trench, and that covers an upper surface of the compound semiconductor substrate, and that is insulated from the gate electrode. The compound semiconductor substrate has: a source region contacted with the gate insulating film and the source electrode; a body region contacted with the source electrode, and contacted with the gate insulating film at a lower side of the source region; a bottom region in ohmic contact with the source electrode at a bottom face of the second trench; and a drift region that extends from a position contacted with a lower end of the body region to a position deeper than the bottom region, and that is contacted with the gate insulating film at a lower side of the body region and contacted with the bottom region, and that is isolated from the source region by the body region.SELECTED DRAWING: Figure 2

Description

本明細書は、半導体装置を開示する。   The present specification discloses a semiconductor device.

特許文献１には、化合物半導体基板と、化合物半導体基板の上面に設けられたゲートトレンチ（本明細書では第１トレンチという。）と、化合物半導体基板の上面に設けられ、第１トレンチの深さより深い交差トレンチ（本明細書では第２トレンチという。）を備える半導体装置が開示されている。第１トレンチの内面は、ゲート絶縁膜に覆われている。第１トレンチ内に、ゲート電極が配置されている。第２トレンチ内にソース電極が配置されている。さらに、ソース電極は、化合物半導体基板の上面を覆っている。この半導体装置では、化合物半導体基板が、ソース領域と、ボディ領域と、ドリフト領域を備えている。ソース領域は、ゲート絶縁膜とソース電極に接している。ボディ領域は、ソース領域の下側で前記ゲート絶縁膜に接している。ドリフト領域は、ボディ領域の下側でゲート絶縁膜に接している。ドリフト領域は、第２トレンチの下端でソース電極にショットキー接触している。   In Patent Document 1, a compound semiconductor substrate, a gate trench (referred to as a first trench in this specification) provided on the upper surface of the compound semiconductor substrate, and an upper surface of the compound semiconductor substrate are provided. A semiconductor device including a deep intersection trench (referred to herein as a second trench) is disclosed. The inner surface of the first trench is covered with a gate insulating film. A gate electrode is disposed in the first trench. A source electrode is disposed in the second trench. Furthermore, the source electrode covers the upper surface of the compound semiconductor substrate. In this semiconductor device, the compound semiconductor substrate includes a source region, a body region, and a drift region. The source region is in contact with the gate insulating film and the source electrode. The body region is in contact with the gate insulating film below the source region. The drift region is in contact with the gate insulating film below the body region. The drift region is in Schottky contact with the source electrode at the lower end of the second trench.

特開２０１５−０１９０９２号公報Japanese Patent Laying-Open No. 2015-019092

特許文献１の半導体装置では、第１トレンチの隣に第１トレンチの深さより深い第２トレンチが形成されている。第２トレンチ内には、ドリフト領域とショットキー接触するソース電極が形成されている。この半導体装置がオフするときには、ソース電極とドリフト領域の界面（ショットキー接触面）からドリフト領域内に伸びる空乏層が、第１トレンチの底面に向かって伸びる。第１トレンチの底面の位置は第２トレンチの底面の位置より浅い。このため、第１トレンチの底面周辺が空乏化されて、第１トレンチの底面近傍に電界が集中することが抑制される。すなわち、ゲート絶縁膜の底面近傍の電界集中を緩和することができる。   In the semiconductor device of Patent Document 1, a second trench deeper than the depth of the first trench is formed next to the first trench. A source electrode that is in Schottky contact with the drift region is formed in the second trench. When the semiconductor device is turned off, a depletion layer extending from the interface between the source electrode and the drift region (Schottky contact surface) into the drift region extends toward the bottom surface of the first trench. The position of the bottom surface of the first trench is shallower than the position of the bottom surface of the second trench. For this reason, the periphery of the bottom surface of the first trench is depleted, and the concentration of the electric field near the bottom surface of the first trench is suppressed. That is, the electric field concentration near the bottom surface of the gate insulating film can be reduced.

しかしながら、この半導体装置では、第２トレンチが第１トレンチより深く、第２トレンチ内にソース電極が配置されているので、第２トレンチの底面（すなわち、ソース電極の下端部）の近傍で電界集中が生じる。これにより、リーク電流が発生する。本明細書は、リーク電流を抑制する技術を開示する。   However, in this semiconductor device, since the second trench is deeper than the first trench and the source electrode is arranged in the second trench, the electric field concentration is near the bottom surface of the second trench (that is, the lower end portion of the source electrode). Occurs. Thereby, a leak current is generated. The present specification discloses a technique for suppressing leakage current.

本明細書が開示する半導体装置は、化合物半導体基板と、化合物半導体基板の上面に設けられた第１トレンチと、化合物半導体基板の上面に設けられ、第１トレンチの深さより深い第２トレンチと、第１トレンチの内面を覆うゲート絶縁膜と、第１トレンチ内に配置されており、ゲート絶縁膜によって化合物半導体基板から絶縁されているゲート電極と、第２トレンチ内に配置されるとともに化合物半導体基板の上面を覆っており、ゲート電極から絶縁されているソース電極と、を備えている。化合物半導体基板が、ゲート絶縁膜とソース電極に接しているｎ型のソース領域と、ソース電極に接するとともに、ソース領域の下側でゲート絶縁膜に接しているｐ型のボディ領域と、第２トレンチの底面においてソース電極にオーミック接触しているｐ型の底部領域と、ボディ領域の下端に接する位置から底部領域よりも深い位置まで伸びており、ボディ領域の下側でゲート絶縁膜に接しており、底部領域の上側で第２トレンチ内のソース電極にショットキー接触しており、底部領域に接しており、ボディ領域によって前記ソース領域から分離されているｎ型のドリフト領域、を備えている。   A semiconductor device disclosed in the present specification includes a compound semiconductor substrate, a first trench provided on an upper surface of the compound semiconductor substrate, a second trench provided on an upper surface of the compound semiconductor substrate and deeper than a depth of the first trench, A gate insulating film covering the inner surface of the first trench, a gate electrode disposed in the first trench and insulated from the compound semiconductor substrate by the gate insulating film, and a compound semiconductor substrate disposed in the second trench And a source electrode that is insulated from the gate electrode. An n-type source region in contact with the gate insulating film and the source electrode; a p-type body region in contact with the source electrode and in contact with the gate insulating film below the source region; A p-type bottom region in ohmic contact with the source electrode on the bottom surface of the trench, and extends from a position in contact with the lower end of the body region to a position deeper than the bottom region, and in contact with the gate insulating film below the body region And an n-type drift region that is in Schottky contact with the source electrode in the second trench above the bottom region, is in contact with the bottom region, and is separated from the source region by a body region. .

上記の半導体装置がオフすると、ドリフト領域の電位がソース電極の電位よりも高くなる。すると、ソース電極とドリフト領域の間の界面（ショットキー接触面）に逆電圧が印加されるとともに、底部領域とドリフト領域の間の界面（ｐｎ接合面）に逆電圧が印加される。このため、これらの界面（ショットキー接触面とｐｎ接合面）からドリフト領域内に空乏層が伸びる。空乏層は、第１トレンチの底面に向かって伸びる。このため、第１トレンチの底面近傍に電界が集中することが抑制される。また、第２トレンチが第１トレンチよりも深いので、第２トレンチの底面（すなわち、ソース電極の下端部）の近傍で電界集中が生じる。したがって、底部領域とドリフト領域の間のｐｎ接合面に高い電界が印加される。しかしながら、ｐｎ接合面のエネルギー障壁が高いので、ｐｎ接合面に高い電界が印加されてもリーク電流は生じ難い。一方、ソース電極とドリフト領域の間のショットキー接触面のエネルギー障壁は低い。しかしながら、ショットキー接触面は、底部領域の上側（ソース電極の下端部ではない部分）に配置されているので、ショットキー接触面に高い電界は印加されない。したがって、ショットキー接触面でもリーク電流が抑制される。以上に説明したように、この半導体装置によれば、ドリフト領域とソース電極の間でリーク電流が生じることが抑制される。   When the semiconductor device is turned off, the potential of the drift region becomes higher than the potential of the source electrode. Then, a reverse voltage is applied to the interface (Schottky contact surface) between the source electrode and the drift region, and a reverse voltage is applied to the interface (pn junction surface) between the bottom region and the drift region. Therefore, a depletion layer extends from these interfaces (Schottky contact surface and pn junction surface) into the drift region. The depletion layer extends toward the bottom surface of the first trench. For this reason, it is suppressed that an electric field concentrates on the bottom face vicinity of a 1st trench. Further, since the second trench is deeper than the first trench, electric field concentration occurs near the bottom surface of the second trench (that is, the lower end portion of the source electrode). Therefore, a high electric field is applied to the pn junction surface between the bottom region and the drift region. However, since the energy barrier of the pn junction surface is high, a leak current hardly occurs even when a high electric field is applied to the pn junction surface. On the other hand, the energy barrier of the Schottky contact surface between the source electrode and the drift region is low. However, since the Schottky contact surface is disposed above the bottom region (the portion that is not the lower end portion of the source electrode), a high electric field is not applied to the Schottky contact surface. Therefore, leakage current is also suppressed on the Schottky contact surface. As described above, according to this semiconductor device, the occurrence of a leakage current between the drift region and the source electrode is suppressed.

ＭＯＳＦＥＴ１０の上面図。The top view of MOSFET10. 図１のＩＩ−ＩＩ線におけるＭＯＳＦＥＴ１０の断面図。Sectional drawing of MOSFET10 in the II-II line | wire of FIG. 図１のＩＩＩ−ＩＩＩ線におけるＭＯＳＦＥＴ１０の断面図。Sectional drawing of MOSFET10 in the III-III line of FIG. 図１のＩＶ−ＩＶ線におけるＭＯＳＦＥＴ１０の断面図。Sectional drawing of MOSFET10 in the IV-IV line | wire of FIG. 変形例を示す図（図２に対応）。The figure which shows a modification (corresponding to FIG. 2).

図１〜４は、実施例１のＭＯＳＦＥＴ１０を示している。図２〜４に示すように、ＭＯＳＦＥＴ１０は、化合物半導体基板１２（以下では、単に半導体基板１２という。）、ソース電極７０、ドレイン電極８０、絶縁膜等を有している。半導体基板１２は、シリコン（Ｓｉ）のバンドギャップよりも広いバンドギャップを有する化合物半導体により構成されており、例えば、半導体基板１２の材料として、炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）等を用いることができる。なお、図１では、図の見易さのため、半導体基板１２の上面１２ａより上側に位置する構成の図示を省略している。以下では、半導体基板１２の上面１２ａと平行な一方向をｘ方向といい、上面１２ａに平行でｘ方向に直交する方向をｙ方向といい、半導体基板１２の厚み方向をｚ方向という。   1 to 4 show the MOSFET 10 of the first embodiment. As shown in FIGS. 2 to 4, the MOSFET 10 includes a compound semiconductor substrate 12 (hereinafter simply referred to as a semiconductor substrate 12), a source electrode 70, a drain electrode 80, an insulating film, and the like. The semiconductor substrate 12 is made of a compound semiconductor having a band gap wider than that of silicon (Si). For example, silicon carbide (SiC), gallium nitride (GaN), or the like is used as the material of the semiconductor substrate 12. be able to. In FIG. 1, the illustration of the configuration located above the upper surface 12 a of the semiconductor substrate 12 is omitted for easy viewing. Hereinafter, one direction parallel to the upper surface 12a of the semiconductor substrate 12 is referred to as an x direction, a direction parallel to the upper surface 12a and orthogonal to the x direction is referred to as a y direction, and a thickness direction of the semiconductor substrate 12 is referred to as a z direction.

図１〜３に示すように、半導体基板１２の上面１２ａには、複数の第１トレンチ２２が設けられている。図１に示すように、各第１トレンチ２２は、ｙ方向に直線状に長く伸びている。複数の第１トレンチ２２は、ｘ方向に間隔を空けて配列されている。図２、３に示すように、各第１トレンチ２２の内面は、ゲート絶縁膜２４によって覆われている。ゲート絶縁膜２４は、底部絶縁層２４ａと側面絶縁膜２４ｂを有している。底部絶縁層２４ａは、第１トレンチ２２の底部に設けられている。底部絶縁層２４ａは、第１トレンチ２２の底面と、その底面近傍の側面を覆っている。側面絶縁膜２４ｂは、底部絶縁層２４ａの上部の第１トレンチ２２の側面を覆っている。底部絶縁層２４ａの厚みは、側面絶縁膜２４ｂの厚みよりも厚い。各第１トレンチ２２内には、ゲート電極２６が配置されている。各ゲート電極２６は、ゲート絶縁膜２４によって半導体基板１２から絶縁されている。各ゲート電極２６の上面は、層間絶縁膜２８によって覆われている。   As shown in FIGS. 1 to 3, a plurality of first trenches 22 are provided on the upper surface 12 a of the semiconductor substrate 12. As shown in FIG. 1, each first trench 22 extends linearly in the y direction. The multiple first trenches 22 are arranged at intervals in the x direction. As shown in FIGS. 2 and 3, the inner surface of each first trench 22 is covered with a gate insulating film 24. The gate insulating film 24 has a bottom insulating layer 24a and a side insulating film 24b. The bottom insulating layer 24 a is provided at the bottom of the first trench 22. The bottom insulating layer 24a covers the bottom surface of the first trench 22 and the side surface near the bottom surface. The side insulating film 24b covers the side surface of the first trench 22 above the bottom insulating layer 24a. The bottom insulating layer 24a is thicker than the side insulating film 24b. A gate electrode 26 is disposed in each first trench 22. Each gate electrode 26 is insulated from the semiconductor substrate 12 by the gate insulating film 24. The upper surface of each gate electrode 26 is covered with an interlayer insulating film 28.

また、図１、２、４に示すように、半導体基板１２の上面１２ａには、複数の第２トレンチ２３が設けられている。図１に示すように、各第２トレンチ２３は、ｙ方向に直線状に長く伸びている。すなわち、第１トレンチ２２と第２トレンチ２３は、ｙ方向に平行に伸びている。複数の第２トレンチ２３は、ｘ方向に間隔を空けて配列されている。第１トレンチ２２と第２トレンチ２３は、そのｘ方向に交互に設けられている。すなわち、各第２トレンチ２３は、２つの第１トレンチ２２の間に配置されており、各第１トレンチ２２は、２つの第２トレンチ２３の間に配置されている。   As shown in FIGS. 1, 2, and 4, a plurality of second trenches 23 are provided on the upper surface 12 a of the semiconductor substrate 12. As shown in FIG. 1, each second trench 23 extends linearly in the y direction. That is, the first trench 22 and the second trench 23 extend in parallel to the y direction. The plurality of second trenches 23 are arranged at intervals in the x direction. The first trench 22 and the second trench 23 are alternately provided in the x direction. That is, each second trench 23 is disposed between the two first trenches 22, and each first trench 22 is disposed between the two second trenches 23.

第２トレンチ２３内と半導体基板１２の上面１２ａには、ソース電極７０が設けられている。ソース電極７０は、層間絶縁膜２８と上面１２ａとを覆っており、層間絶縁膜２８が設けられていない部分で半導体基板１２の上面１２ａに接している。ソース電極７０は、層間絶縁膜２８によってゲート電極２６から絶縁されている。第２トレンチ２３内には、ソース電極７０が隙間なく充填されている。ソース電極７０は、例えば、Ｎｉ、Ｐｄ、Ｐｔ等の仕事関数の大きい材料で形成されている。半導体基板１２の下面１２ｂには、ドレイン電極８０が設けられている。ドレイン電極８０は、半導体基板１２の下面１２ｂに接している。   A source electrode 70 is provided in the second trench 23 and on the upper surface 12 a of the semiconductor substrate 12. The source electrode 70 covers the interlayer insulating film 28 and the upper surface 12a, and is in contact with the upper surface 12a of the semiconductor substrate 12 at a portion where the interlayer insulating film 28 is not provided. The source electrode 70 is insulated from the gate electrode 26 by the interlayer insulating film 28. The source electrode 70 is filled in the second trench 23 without a gap. The source electrode 70 is made of a material having a high work function, such as Ni, Pd, or Pt. A drain electrode 80 is provided on the lower surface 12 b of the semiconductor substrate 12. The drain electrode 80 is in contact with the lower surface 12 b of the semiconductor substrate 12.

図２〜４に示すように、半導体基板１２の内部には、複数のソース領域３０、ボディ領域３２、ドリフト領域３４、ドレイン領域３５及び複数の底部領域３６が設けられている。   As shown in FIGS. 2 to 4, a plurality of source regions 30, a body region 32, a drift region 34, a drain region 35, and a plurality of bottom regions 36 are provided inside the semiconductor substrate 12.

各ソース領域３０は、ｎ型領域である。各ソース領域３０は、半導体基板１２の上面１２ａに露出する範囲に配置されており、ソース電極７０にオーミック接触している。各ソース領域３０は、第１トレンチ２２の短手方向の側面（短手方向の端部に位置する側面）において、側面絶縁膜２４ｂに接している。各ソース領域３０は、第１トレンチ２２の上端部において側面絶縁膜２４ｂに接している。   Each source region 30 is an n-type region. Each source region 30 is disposed in a range exposed on the upper surface 12 a of the semiconductor substrate 12 and is in ohmic contact with the source electrode 70. Each source region 30 is in contact with the side insulating film 24 b on the side surface in the short direction of the first trench 22 (the side surface located at the end in the short direction). Each source region 30 is in contact with the side insulating film 24 b at the upper end portion of the first trench 22.

ボディ領域３２は、ｐ型領域である。図２に示すように、ボディ領域３２は、各ソース領域３０に接している。ボディ領域３２は、ソース領域３０と第２トレンチ２３に挟まれた範囲から各ソース領域３０の下側まで伸びている。ボディ領域３２は、高濃度領域３２ａと低濃度領域３２ｂを有している。高濃度領域３２ａは、低濃度領域３２ｂよりも高いｐ型不純物濃度を有している。高濃度領域３２ａは、ソース領域３０と第２トレンチ２３に挟まれた範囲に、上面１２ａに露出するように配置されている。高濃度領域３２ａは、ソース電極７０にオーミック接触している。低濃度領域３２ｂは、第１トレンチ２２の短手方向の側面において、側面絶縁膜２４ｂに接している。低濃度領域３２ｂは、ソース領域３０の下側で側面絶縁膜２４ｂに接している。また、低濃度領域３２ｂは、第２トレンチ２３の短手方向の側面において、ソース電極７０に接している。低濃度領域３２ｂは、高濃度領域３２ａの下側でソース電極７０に接している。また、図３、４に示すように、低濃度領域３２ｂは、第１トレンチ２２の長手方向の側面（長手方向の端部に位置する側面）と第２トレンチ２３の長手方向の側面に隣接する範囲にも配置されている。図３に示すように、低濃度領域３２ｂは、第１トレンチ２２の長手方向の側面において、側面絶縁膜２４ｂに接している。図４に示すように、低濃度領域３２ｂは、第２トレンチ２３の長手方向の側面において、ソース電極７０に接している。   Body region 32 is a p-type region. As shown in FIG. 2, the body region 32 is in contact with each source region 30. The body region 32 extends from the range between the source region 30 and the second trench 23 to the lower side of each source region 30. The body region 32 has a high concentration region 32a and a low concentration region 32b. The high concentration region 32a has a higher p-type impurity concentration than the low concentration region 32b. The high concentration region 32 a is disposed in a range between the source region 30 and the second trench 23 so as to be exposed on the upper surface 12 a. The high concentration region 32 a is in ohmic contact with the source electrode 70. The low concentration region 32 b is in contact with the side insulating film 24 b on the side surface in the short direction of the first trench 22. The low concentration region 32 b is in contact with the side insulating film 24 b below the source region 30. Further, the low concentration region 32 b is in contact with the source electrode 70 on the side surface in the short direction of the second trench 23. The low concentration region 32b is in contact with the source electrode 70 below the high concentration region 32a. As shown in FIGS. 3 and 4, the low concentration region 32 b is adjacent to the side surface in the longitudinal direction of the first trench 22 (side surface located at the end in the longitudinal direction) and the side surface in the longitudinal direction of the second trench 23. It is also arranged in the range. As shown in FIG. 3, the low concentration region 32 b is in contact with the side insulating film 24 b on the side surface in the longitudinal direction of the first trench 22. As shown in FIG. 4, the low concentration region 32 b is in contact with the source electrode 70 on the side surface in the longitudinal direction of the second trench 23.

各底部領域３６は、ｐ型領域である。各底部領域３６は、対応する第２トレンチ２３の底面に露出する範囲に配置されている。各底部領域３６は、対応する第２トレンチ２３の底面において、ソース電極７０に接している。図４に示すように、各底部領域３６は、対応する第２トレンチ２３の底面に沿ってｙ方向に長く伸びている。各底部領域３６は、対応する第２トレンチ２３の底面全域でソース電極７０に接している。各底部領域３６は、ソース電極７０にオーミック接触している。各底部領域３６のｐ型不純物濃度は、例えば、１×１０１８ｃｍ−３である。但し、底部領域３６のｐ型不純物濃度は上記に限られず、ＭＯＳＦＥＴ１０のオフ時に底部領域３６内に伸びる空乏層が、ソース電極７０まで達しないようなｐ型不純物濃度であればよい。 Each bottom region 36 is a p-type region. Each bottom region 36 is arranged in a range exposed on the bottom surface of the corresponding second trench 23. Each bottom region 36 is in contact with the source electrode 70 at the bottom surface of the corresponding second trench 23. As shown in FIG. 4, each bottom region 36 extends long in the y direction along the bottom surface of the corresponding second trench 23. Each bottom region 36 is in contact with the source electrode 70 over the entire bottom surface of the corresponding second trench 23. Each bottom region 36 is in ohmic contact with the source electrode 70. The p-type impurity concentration of each bottom region 36 is, for example, 1 × 10 18 cm −3 . However, the p-type impurity concentration of the bottom region 36 is not limited to the above, and any p-type impurity concentration may be used so that the depletion layer extending into the bottom region 36 when the MOSFET 10 is turned off does not reach the source electrode 70.

ドリフト領域３４は、ｎ型領域である。ドリフト領域３４は、ボディ領域３２の下側に配置されており、ボディ領域３２によってソース領域３０から分離されている。ドリフト領域３４は、第１トレンチ２２の短手方向の側面において、側面絶縁膜２４ｂ及び底部絶縁層２４ａに接している。すなわち、ドリフト領域３４は、ボディ領域３２の下側で側面絶縁膜２４ｂ及び底部絶縁層２４ａに接している。また、ドリフト領域３４は、第２トレンチ２３の短手方向の側面において、ソース電極７０に接している。ドリフト領域３４は、ボディ領域３２の下側であって底部領域３６の上側の範囲でソース電極７０にショットキー接触している。ドリフト領域３４は、底部領域３６よりも下側まで伸びている。ドリフト領域３４は、底部領域３６に接している。各底部領域３６の周囲は、ドリフト領域３４によって囲まれている。各底部領域３６は、ドリフト領域３４によってボディ領域３２から分離されている。   The drift region 34 is an n-type region. The drift region 34 is disposed below the body region 32 and is separated from the source region 30 by the body region 32. The drift region 34 is in contact with the side insulating film 24 b and the bottom insulating layer 24 a on the side surface in the short direction of the first trench 22. That is, the drift region 34 is in contact with the side surface insulating film 24 b and the bottom insulating layer 24 a below the body region 32. The drift region 34 is in contact with the source electrode 70 on the side surface of the second trench 23 in the short direction. The drift region 34 is in Schottky contact with the source electrode 70 in a range below the body region 32 and above the bottom region 36. The drift region 34 extends below the bottom region 36. The drift region 34 is in contact with the bottom region 36. The periphery of each bottom region 36 is surrounded by a drift region 34. Each bottom region 36 is separated from the body region 32 by a drift region 34.

ドレイン領域３５は、ｎ型領域である。ドレイン領域３５は、ドリフト領域３４よりも高いｎ型不純物濃度を有している。ドレイン領域３５は、ドリフト領域３４の下側に配置されている。ドレイン領域３５は、半導体基板１２の下面１２ｂに露出している。ドレイン領域３５は、ドレイン電極８０にオーミック接触している。   The drain region 35 is an n-type region. The drain region 35 has a higher n-type impurity concentration than the drift region 34. The drain region 35 is disposed below the drift region 34. The drain region 35 is exposed on the lower surface 12 b of the semiconductor substrate 12. The drain region 35 is in ohmic contact with the drain electrode 80.

ＭＯＳＦＥＴ１０の使用時には、ＭＯＳＦＥＴ１０と負荷（例えば、モータ）と電源が直列に接続される。ＭＯＳＦＥＴ１０と負荷の直列回路に対して、電源電圧が印加される。ＭＯＳＦＥＴ１０のドレイン電極８０がソース電極７０よりも高電位となる向きで、電源電圧が印加される。   When the MOSFET 10 is used, the MOSFET 10, a load (for example, a motor), and a power source are connected in series. A power supply voltage is applied to the series circuit of the MOSFET 10 and the load. The power supply voltage is applied in such a direction that the drain electrode 80 of the MOSFET 10 has a higher potential than the source electrode 70.

ＭＯＳＦＥＴ１０のゲート電位（ゲート電極２６の電位）が、ゲート閾値よりも高い電位に制御されると、側面絶縁膜２４ｂに隣接する範囲でボディ領域３２がｎ型に反転し、その範囲にチャネルが形成される。このため、ソース電極７０から、ソース領域３０、チャネル、ドリフト領域３４及びドレイン領域３５を介してドレイン電極８０へ電子が流れる。すなわち、ＭＯＳＦＥＴ１０がオンし、ドレイン電極８０からソース電極７０へ電流が流れる。   When the gate potential of the MOSFET 10 (potential of the gate electrode 26) is controlled to a potential higher than the gate threshold value, the body region 32 is inverted to n-type in a range adjacent to the side surface insulating film 24b, and a channel is formed in that range. Is done. Therefore, electrons flow from the source electrode 70 to the drain electrode 80 through the source region 30, the channel, the drift region 34, and the drain region 35. That is, the MOSFET 10 is turned on, and a current flows from the drain electrode 80 to the source electrode 70.

ゲート電位をゲート閾値以下の電位に引き下げると、チャネルが消失し、ＭＯＳＦＥＴ１０がオフする。すると、ドレイン電極８０の電位が上昇し、ドレイン領域３５及びドリフト領域３４の電位が上昇する。このため、ボディ領域３２とドリフト領域３４との界面のｐｎ接合に逆電圧が印加され、ボディ領域３２からドリフト領域３４に空乏層が広がる。また、各底部領域３６とドリフト領域３４との界面のｐｎ接合にも逆電圧が印加され、各底部領域３６からドリフト領域３４に空乏層が広がる。さらに、ソース電極７０とドリフト領域３４の界面（ショットキー接触面）にも逆電圧が印加され、ソース電極７０からドリフト領域３４に空乏層が広がる。   When the gate potential is lowered to a potential lower than the gate threshold, the channel disappears and the MOSFET 10 is turned off. Then, the potential of the drain electrode 80 rises, and the potentials of the drain region 35 and the drift region 34 rise. Therefore, a reverse voltage is applied to the pn junction at the interface between the body region 32 and the drift region 34, and a depletion layer spreads from the body region 32 to the drift region 34. A reverse voltage is also applied to the pn junction at the interface between each bottom region 36 and drift region 34, and a depletion layer spreads from each bottom region 36 to drift region 34. Further, a reverse voltage is also applied to the interface (Schottky contact surface) between the source electrode 70 and the drift region 34, and a depletion layer spreads from the source electrode 70 to the drift region 34.

このように、ボディ領域３２、各底部領域３６及びソース電極７０からドリフト領域３４に空乏層が広がる。空乏層は、各第１トレンチ２２の底面に向かって伸びる。第１トレンチ２２の底面近傍のドリフト領域３４（すなわち、２つの第２トレンチ２３に挟まれた範囲のドリフト領域３４）は、その両側の底部領域３６及びソース電極７０から伸びる空乏層によって空乏化（ピンチオフ）される。空乏層によって各第１トレンチ２２の下端部が保護される。このため、第１トレンチ２２の底面近傍に電界が集中することが抑制される。また、ドリフト領域３４が空乏化されることで、ドリフト領域３４によって電圧が保持される。ボディ領域３２からだけでなく各底部領域３６及びソース電極７０からもドリフト領域３４に空乏層が広がるので、ドリフト領域３４が短時間で空乏化される。したがって、このＭＯＳＦＥＴ１０は高い耐圧を有する。   In this way, a depletion layer extends from the body region 32, each bottom region 36, and the source electrode 70 to the drift region 34. The depletion layer extends toward the bottom surface of each first trench 22. The drift region 34 in the vicinity of the bottom surface of the first trench 22 (that is, the drift region 34 between the two second trenches 23) is depleted by a depletion layer extending from the bottom region 36 and the source electrode 70 on both sides thereof ( Pinched off). The depletion layer protects the lower end of each first trench 22. For this reason, the concentration of the electric field in the vicinity of the bottom surface of the first trench 22 is suppressed. Further, the drift region 34 is depleted, so that the voltage is held by the drift region 34. Since the depletion layer spreads not only from the body region 32 but also from each bottom region 36 and the source electrode 70 to the drift region 34, the drift region 34 is depleted in a short time. Therefore, this MOSFET 10 has a high breakdown voltage.

一方、第２トレンチ２３は、第１トレンチ２２よりも深いので、第２トレンチ２３の底面（すなわち、ソース電極７０の下端部）の近傍で電界集中が生じる。したがって、底部領域３６とドリフト領域３４の間のｐｎ接合面に高い電界が印加される。しかしながら、ｐｎ接合面のエネルギー障壁は高いので、ｐｎ接合面に高い電界が印加されてもリーク電流は生じ難い。また、ソース電極７０とドリフト領域３４の間のショットキー接触面のエネルギー障壁は低い。しかしながら、ショットキー接触面は、底部領域３６の上側（ソース電極７０の下端部ではない部分）に配置されているので、ショットキー接触面に高い電界は印加されない。また、ソース電極７０とドリフト領域３４の間のショットキー接触面は、ショットキー接触面自体から空乏層が伸びるとともにボディ領域３２と底部領域３６から伸びる空乏層によっても空乏化される。このため、短時間でショットキー接触面近傍が空乏化され、ショットキー接触面に高い電界が印加されることがさらに抑制される。したがって、ショットキー接触面でもリーク電流が抑制される。このように、この半導体装置によれば、ドリフト領域３４とソース電極７０の間でリーク電流が生じることが抑制される。   On the other hand, since the second trench 23 is deeper than the first trench 22, electric field concentration occurs near the bottom surface of the second trench 23 (that is, the lower end portion of the source electrode 70). Therefore, a high electric field is applied to the pn junction surface between the bottom region 36 and the drift region 34. However, since the energy barrier of the pn junction surface is high, even if a high electric field is applied to the pn junction surface, a leak current is unlikely to occur. Further, the energy barrier of the Schottky contact surface between the source electrode 70 and the drift region 34 is low. However, since the Schottky contact surface is disposed above the bottom region 36 (the portion that is not the lower end portion of the source electrode 70), a high electric field is not applied to the Schottky contact surface. Further, the Schottky contact surface between the source electrode 70 and the drift region 34 is depleted by a depletion layer extending from the Schottky contact surface itself and a depletion layer extending from the body region 32 and the bottom region 36. For this reason, the vicinity of the Schottky contact surface is depleted in a short time, and the application of a high electric field to the Schottky contact surface is further suppressed. Therefore, leakage current is also suppressed on the Schottky contact surface. Thus, according to this semiconductor device, the occurrence of a leak current between the drift region 34 and the source electrode 70 is suppressed.

図５は実施例２のＭＯＳＦＥＴを示している。図５に示すように、実施例２のＭＯＳＦＥＴでは、ドリフト領域３４が、低濃度領域３９ａ、高濃度領域３９ｂ及び低濃度領域３９ｃを有している。低濃度領域３９ａは、各底部領域３６よりも下側に配置されている。各高濃度領域３９ｂのｎ型不純物濃度は、低濃度領域３９ａのｎ型不純物濃度よりも高い。各高濃度領域３９ｂのｎ型不純物濃度は、ソース領域３０のｎ型不純物濃度及びドレイン領域３５のｎ型不純物濃度よりも低い。各高濃度領域３９ｂは、対応する第１トレンチ２２の底面において底部絶縁層２４ａに接している。各高濃度領域３９ｂは、対応する第１トレンチの底面に沿って伸びている。各高濃度領域３９ｂは、対応する第１トレンチ２２の底面全域で底部絶縁層２４ａに接している。各高濃度領域３９ｂは、ボディ領域３２の下端に接する位置から、底部領域３６の下端の位置まで伸びている。各高濃度領域３９は、その両側に位置する底部領域３６に接している。各低濃度領域３９ｃのｎ型不純物濃度は、高濃度領域３９ｂのｎ型不純物濃度よりも低い。各低濃度領域３９ｃは、第２トレンチ２３と高濃度領域３９ｂの間に配置されている。このため、高濃度領域３９ｂは第２トレンチ２３内のソース電極７０に接触していない。各低濃度領域３９ｃは、ボディ領域３２の下側であって底部領域３６の上側の範囲でソース電極７０にショットキー接触している。   FIG. 5 shows the MOSFET of the second embodiment. As shown in FIG. 5, in the MOSFET of the second embodiment, the drift region 34 includes a low concentration region 39a, a high concentration region 39b, and a low concentration region 39c. The low concentration region 39a is disposed below each bottom region 36. The n-type impurity concentration of each high concentration region 39b is higher than the n-type impurity concentration of the low concentration region 39a. The n-type impurity concentration of each high-concentration region 39 b is lower than the n-type impurity concentration of the source region 30 and the n-type impurity concentration of the drain region 35. Each high concentration region 39b is in contact with the bottom insulating layer 24a at the bottom surface of the corresponding first trench 22. Each high concentration region 39b extends along the bottom surface of the corresponding first trench. Each high concentration region 39 b is in contact with the bottom insulating layer 24 a over the entire bottom surface of the corresponding first trench 22. Each high concentration region 39 b extends from a position in contact with the lower end of the body region 32 to a position of the lower end of the bottom region 36. Each high-concentration region 39 is in contact with the bottom region 36 located on both sides thereof. The n-type impurity concentration of each low concentration region 39c is lower than the n-type impurity concentration of the high concentration region 39b. Each low concentration region 39c is disposed between the second trench 23 and the high concentration region 39b. For this reason, the high concentration region 39 b is not in contact with the source electrode 70 in the second trench 23. Each low concentration region 39 c is in Schottky contact with the source electrode 70 in a range below the body region 32 and above the bottom region 36.

底部領域３６を有するＭＯＳＦＥＴでは、オン状態でも、底部領域３６からドリフト領域３４に所定距離だけ空乏層が伸びる。空乏層が隣接する底部領域３６の間のドリフト領域３４に広がるため、電流経路が狭くなる。オン状態において底部領域３６からドリフト領域３４に広がる空乏層の幅が広いと、電流経路がより狭くなり、ＭＯＳＦＥＴのオン抵抗が増加する。実施例１では、２つの底部領域３６の間の範囲でドリフト領域３４のｎ型不純物濃度が低いので、オン状態においてこの範囲のドリフト領域３４に広がる空乏層の幅が広く、オン抵抗が高い。これに対し、実施例２では、２つの底部領域３６の間の範囲でドリフト領域３４（高濃度領域３９ｂ）のｎ型不純物濃度が高いので、オン状態においてこの範囲のドリフト領域３４に広がる空乏層の幅が狭く、オン抵抗が低い。実施例２の構成によれば、ＭＯＳＦＥＴのオン抵抗を低減することができる。   In the MOSFET having the bottom region 36, the depletion layer extends from the bottom region 36 to the drift region 34 by a predetermined distance even in the ON state. Since the depletion layer extends to the drift region 34 between the adjacent bottom regions 36, the current path is narrowed. If the width of the depletion layer extending from the bottom region 36 to the drift region 34 in the on state is large, the current path becomes narrower and the on-resistance of the MOSFET increases. In Example 1, since the n-type impurity concentration of the drift region 34 is low in the range between the two bottom regions 36, the width of the depletion layer extending to the drift region 34 in this range in the on state is wide, and the on-resistance is high. On the other hand, in Example 2, since the n-type impurity concentration of the drift region 34 (high concentration region 39b) is high in the range between the two bottom regions 36, the depletion layer that extends to the drift region 34 in this range in the ON state. Narrow width and low on-resistance. According to the configuration of the second embodiment, the on-resistance of the MOSFET can be reduced.

なお、ソース領域３０とボディ領域３２を、上述した実施例１、２とは異なるように配置してもよい。例えば、実施例１、２ではソース領域３０が半導体基板１２の上面１２ａ上のソース電極７０に接していたが、ソース領域３０が第２トレンチ２３内のソース電極７０に接していてもよい。また、ソース領域３０が半導体基板１２の上面１２ａ上と第２トレンチ２３内のソース電極７０に接していてもよい。また、実施例１、２では、ボディ領域３２の高濃度領域３２ａが半導体基板１２の上面１２ａ上と第２トレンチ２３内のソース電極７０に接していたが、高濃度領域３２ａが半導体基板１２の上面１２ａ上のソース電極７０と第２トレンチ２３内のソース電極７０のいずれか一方にのみ接していてもよい。また、実施例１、２ではボディ領域３２の低濃度領域３２ｂが第２トレンチ２３内のソース電極７０に接していたが、ボディ領域３２が第２トレンチ２３内のソース電極７０に接していなくてもよい。   Note that the source region 30 and the body region 32 may be arranged differently from the first and second embodiments. For example, in the first and second embodiments, the source region 30 is in contact with the source electrode 70 on the upper surface 12 a of the semiconductor substrate 12, but the source region 30 may be in contact with the source electrode 70 in the second trench 23. The source region 30 may be in contact with the source electrode 70 on the upper surface 12 a of the semiconductor substrate 12 and in the second trench 23. In the first and second embodiments, the high concentration region 32 a of the body region 32 is in contact with the source electrode 70 in the second trench 23 and the upper surface 12 a of the semiconductor substrate 12. It may be in contact with only one of the source electrode 70 on the upper surface 12 a and the source electrode 70 in the second trench 23. In the first and second embodiments, the low concentration region 32 b of the body region 32 is in contact with the source electrode 70 in the second trench 23, but the body region 32 is not in contact with the source electrode 70 in the second trench 23. Also good.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.

１０：ＭＯＳＦＥＴ
１２：化合物半導体基板
２２：第１トレンチ
２３：第２トレンチ
２４：ゲート絶縁膜
２６：ゲート電極
２８：層間絶縁膜
３０：ソース領域
３２：ボディ領域
３４：ドリフト領域
３５：ドレイン領域
３６：底部領域
７０：ソース電極
８０：ドレイン電極
10: MOSFET
12: Compound semiconductor substrate 22: first trench 23: second trench 24: gate insulating film 26: gate electrode 28: interlayer insulating film 30: source region 32: body region 34: drift region 35: drain region 36: bottom region 70 : Source electrode 80: Drain electrode

Claims (1)

化合物半導体基板と、
前記化合物半導体基板の上面に設けられた第１トレンチと、
前記化合物半導体基板の上面に設けられ、前記第１トレンチの深さより深い第２トレンチと、
前記第１トレンチの内面を覆うゲート絶縁膜と、
前記第１トレンチ内に配置されており、前記ゲート絶縁膜によって前記化合物半導体基板から絶縁されているゲート電極と、
前記第２トレンチ内に配置されるとともに前記化合物半導体基板の上面を覆っており、前記ゲート電極から絶縁されているソース電極と、
を備えており、
前記化合物半導体基板が、
前記ゲート絶縁膜と前記ソース電極に接しているｎ型のソース領域と、
前記ソース電極に接するとともに、前記ソース領域の下側で前記ゲート絶縁膜に接しているｐ型のボディ領域と、
前記第２トレンチの底面において前記ソース電極にオーミック接触しているｐ型の底部領域と、
前記ボディ領域の下端に接する位置から前記底部領域よりも深い位置まで伸びており、前記ボディ領域の下側で前記ゲート絶縁膜に接しており、前記底部領域の上側で前記第２トレンチ内の前記ソース電極にショットキー接触しており、前記底部領域に接しており、前記ボディ領域によって前記ソース領域から分離されているｎ型のドリフト領域、
を備えている半導体装置。
A compound semiconductor substrate;
A first trench provided on an upper surface of the compound semiconductor substrate;
A second trench provided on an upper surface of the compound semiconductor substrate and deeper than a depth of the first trench;
A gate insulating film covering an inner surface of the first trench;
A gate electrode disposed in the first trench and insulated from the compound semiconductor substrate by the gate insulating film;
A source electrode disposed in the second trench and covering an upper surface of the compound semiconductor substrate and insulated from the gate electrode;
With
The compound semiconductor substrate is
An n-type source region in contact with the gate insulating film and the source electrode;
A p-type body region in contact with the source electrode and in contact with the gate insulating film under the source region;
A p-type bottom region in ohmic contact with the source electrode at the bottom of the second trench;
It extends from a position in contact with the lower end of the body region to a position deeper than the bottom region, is in contact with the gate insulating film below the body region, and is in the second trench above the bottom region. An n-type drift region in Schottky contact with a source electrode, in contact with the bottom region, and separated from the source region by the body region;
A semiconductor device comprising:
JP2016199488A 2016-10-07 2016-10-07 Semiconductor device Active JP6720818B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016199488A JP6720818B2 (en) 2016-10-07 2016-10-07 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016199488A JP6720818B2 (en) 2016-10-07 2016-10-07 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2018060984A true JP2018060984A (en) 2018-04-12
JP6720818B2 JP6720818B2 (en) 2020-07-08

Family

ID=61908646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016199488A Active JP6720818B2 (en) 2016-10-07 2016-10-07 Semiconductor device

Country Status (1)

Country Link
JP (1) JP6720818B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018107167A (en) * 2016-12-22 2018-07-05 国立研究開発法人産業技術総合研究所 Semiconductor device and method of manufacturing the same
JP2019003968A (en) * 2017-06-09 2019-01-10 国立研究開発法人産業技術総合研究所 Semiconductor device and semiconductor device manufacturing method
JP2020038856A (en) * 2018-08-31 2020-03-12 トヨタ自動車株式会社 Switching element
JP2020113633A (en) * 2019-01-10 2020-07-27 国立研究開発法人産業技術総合研究所 Silicon carbide semiconductor device
WO2020213254A1 (en) * 2019-04-16 2020-10-22 富士電機株式会社 Semiconductor device and production method
JP2021150535A (en) * 2020-03-19 2021-09-27 株式会社東芝 Semiconductor device
JPWO2022097221A1 (en) * 2020-11-05 2022-05-12
JP2023001343A (en) * 2018-06-14 2023-01-04 富士電機株式会社 Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009278067A (en) * 2008-04-17 2009-11-26 Fuji Electric Device Technology Co Ltd Wide band gap semiconductor device, and method of manufacturing the same
JP2012059841A (en) * 2010-09-07 2012-03-22 Toshiba Corp Semiconductor device
JP2015079894A (en) * 2013-10-17 2015-04-23 新電元工業株式会社 Semiconductor device and semiconductor device manufacturing method
WO2016006263A1 (en) * 2014-07-11 2016-01-14 新電元工業株式会社 Semiconductor device and method for producing semiconductor device
JP2017079251A (en) * 2015-10-20 2017-04-27 富士電機株式会社 Semiconductor device and semiconductor device manufacturing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009278067A (en) * 2008-04-17 2009-11-26 Fuji Electric Device Technology Co Ltd Wide band gap semiconductor device, and method of manufacturing the same
JP2012059841A (en) * 2010-09-07 2012-03-22 Toshiba Corp Semiconductor device
JP2015079894A (en) * 2013-10-17 2015-04-23 新電元工業株式会社 Semiconductor device and semiconductor device manufacturing method
WO2016006263A1 (en) * 2014-07-11 2016-01-14 新電元工業株式会社 Semiconductor device and method for producing semiconductor device
JP2017079251A (en) * 2015-10-20 2017-04-27 富士電機株式会社 Semiconductor device and semiconductor device manufacturing method

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018107167A (en) * 2016-12-22 2018-07-05 国立研究開発法人産業技術総合研究所 Semiconductor device and method of manufacturing the same
JP2019003968A (en) * 2017-06-09 2019-01-10 国立研究開発法人産業技術総合研究所 Semiconductor device and semiconductor device manufacturing method
JP7537483B2 (en) 2018-06-14 2024-08-21 富士電機株式会社 Semiconductor Device
JP2023001343A (en) * 2018-06-14 2023-01-04 富士電機株式会社 Semiconductor device
JP7095500B2 (en) 2018-08-31 2022-07-05 株式会社デンソー Switching element
JP2020038856A (en) * 2018-08-31 2020-03-12 トヨタ自動車株式会社 Switching element
JP2020113633A (en) * 2019-01-10 2020-07-27 国立研究開発法人産業技術総合研究所 Silicon carbide semiconductor device
JP7310144B2 (en) 2019-01-10 2023-07-19 富士電機株式会社 Silicon carbide semiconductor device
WO2020213254A1 (en) * 2019-04-16 2020-10-22 富士電機株式会社 Semiconductor device and production method
JP7095802B2 (en) 2019-04-16 2022-07-05 富士電機株式会社 Semiconductor devices and manufacturing methods
JPWO2020213254A1 (en) * 2019-04-16 2021-10-14 富士電機株式会社 Semiconductor devices and manufacturing methods
US11955540B2 (en) 2019-04-16 2024-04-09 Fuji Electric Co., Ltd. Semiconductor device and production method
JP7354035B2 (en) 2020-03-19 2023-10-02 株式会社東芝 semiconductor equipment
JP2021150535A (en) * 2020-03-19 2021-09-27 株式会社東芝 Semiconductor device
JPWO2022097221A1 (en) * 2020-11-05 2022-05-12
JP7330396B2 (en) 2020-11-05 2023-08-21 三菱電機株式会社 Semiconductor device and power conversion device

Also Published As

Publication number Publication date
JP6720818B2 (en) 2020-07-08

Similar Documents

Publication Publication Date Title
JP6720818B2 (en) Semiconductor device
JP5701913B2 (en) Semiconductor device
JP5900698B2 (en) Semiconductor device
JP6606007B2 (en) Switching element
US20160308037A1 (en) Semiconductor device
JP2018098221A (en) Semiconductor device
JP2017191817A (en) Method for manufacturing switching element
JP6169985B2 (en) Semiconductor device
JP5694285B2 (en) Semiconductor device
JP6283709B2 (en) Semiconductor device
JP2016225343A (en) Semiconductor device
JP6918736B2 (en) Semiconductor device
JP7091714B2 (en) Semiconductor equipment
JP2018060943A (en) Switching element
JP2015195307A (en) semiconductor device
JP2019096732A (en) Semiconductor device
JP7326991B2 (en) switching element
JP7147510B2 (en) switching element
JP2018098447A (en) Mosfet
JP2013229382A (en) Semiconductor device
JP6754308B2 (en) Semiconductor device
JP2017126610A (en) Switching element
JP6760134B2 (en) Semiconductor device
JP7352151B2 (en) switching element
JP7517206B2 (en) Field-effect transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200601

R151 Written notification of patent or utility model registration

Ref document number: 6720818

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151