JP2018026949A - スイッチングレギュレータ及び集積回路パッケージ - Google Patents

Abstract

【課題】コストの増大を抑えながらright-half-plane-zero特性の出現を防止することができ、降圧特性と同様の応答特性を示し、入力電圧変動による出力電圧変動を抑えることができる昇降圧型スイッチングレギュレータを提供する。【解決手段】出力電圧ＶＯＵＴに応じてＭＯＳトランジスタＱ１（第１スイッチ）及びＭＯＳトランジスタＱ２（第２スイッチ）が相補的にオン／オフし、昇降圧モード時にＭＯＳトランジスタＱ３（第３スイッチ）のオンデューティＤを固定してＭＯＳトランジスタＱ３（第３スイッチ）及びＭＯＳトランジスタＱ４（第４スイッチ）が相補的にオン／オフするスイッチングレギュレータ。入力電圧ＶＩＮに応じた傾きのランプ電圧ＶＲに応じて降圧用制御信号が生成される。【選択図】図１

Description

本発明は、昇降圧型スイッチングレギュレータ及び昇降圧型スイッチングレギュレータの一部品として用いることが可能な集積回路パッケージに関する。

エンジンの再始動を何度も行うアイドリングストップ車ではエンジンを一時的に停止されている期間にＡＶ機器や空調機器などの車載機器によってバッテリの電力が消費され続けるため、クランキング（エンジン始動）時のバッテリ電圧低下が従来よりも厳しくなる。入力電圧（バッテリ電圧）の低下時に出力電圧を保持する昇降圧型スイッチングレギュレータを用いることで、クランキング時にバッテリ電圧が大きく低下した場合でも車載機器を正常動作させることができる。

このため、車載機器市場において、昇降圧型スイッチングレギュレータの需要が高まっている。

ここで、一般的な昇降圧型スイッチングレギュレータの構成及び動作について説明する。図２３は一般的な昇降圧型スイッチングレギュレータの構成を示す図である。

図２３に示す昇降圧型スイッチングレギュレータは、降圧用スイッチであるＭＯＳトランジスタＱ１１及びＱ１２と、インダクタＬ１１と、昇圧用スイッチであるＭＯＳトランジスタＱ１３及びＱ１４と、出力コンデンサＣ１１と、抵抗Ｒ１１〜Ｒ１４と、制御部ＣＮＴ１１と、を備えている。

制御部ＣＮＴ１１は、抵抗Ｒ１１及びＲ１２からなる分圧回路の出力によって出力電圧Ｖ_ＯＵＴを監視しており、抵抗Ｒ１３及びＲ１４からなる分圧回路の出力によって入力電圧であるバッテリ電圧Ｖ_ＢＡＴを監視している。

バッテリ電圧Ｖ_ＢＡＴが第１の所定値Ａ１よりも大きい場合、制御部ＣＮＴ１１は降圧モードを選択する（図２４参照）。降圧モードでは、制御部ＣＮＴ１１は、出力電圧Ｖ_ＯＵＴに応じてＭＯＳトランジスタＱ１１及びＱ１２をオン／オフ制御し、ＭＯＳトランジスタＱ１３を常時オフにし、ＭＯＳトランジスタＱ１４を常時オンにする。これにより、ＭＯＳトランジスタＱ１１及びＱ１２の接続ノード電圧である第１のスイッチ電圧Ｖ_ＳＷ１と、ＭＯＳトランジスタＱ１３及びＱ１４の接続ノード電圧である第２のスイッチ電圧Ｖ_ＳＷ２とは図２５Ａに示すようになる。

バッテリ電圧Ｖ_ＢＡＴが第１の所定値Ａ１以下で第２の所定値Ａ２よりも大きい場合、制御部ＣＮＴ１１は昇降圧モードを選択する（図２４参照）。昇降圧モードでは、制御部ＣＮＴ１１は、出力電圧Ｖ_ＯＵＴに応じてＭＯＳトランジスタＱ１１及びＱ１２をオン／オフ制御し、出力電圧Ｖ_ＯＵＴに応じてＭＯＳトランジスタＱ１１及びＱ１２をオン／オフ制御する。これにより、ＭＯＳトランジスタＱ１１及びＱ１２の接続ノード電圧である第１のスイッチ電圧Ｖ_ＳＷ１と、ＭＯＳトランジスタＱ１３及びＱ１４の接続ノード電圧である第２のスイッチ電圧Ｖ_ＳＷ２とは図２５Ｂに示すようになる。

バッテリ電圧Ｖ_ＢＡＴが第２の所定値Ａ２以下である場合、制御部ＣＮＴ１１は昇圧モードを選択する（図２４参照）。昇圧モードでは、制御部ＣＮＴ１１は、ＭＯＳトランジスタＱ１１を常時オンにし、ＭＯＳトランジスタＱ１２を常時オフにし、出力電圧Ｖ_ＯＵＴに応じてＭＯＳトランジスタＱ１３及びＱ１４をオン／オフ制御する。これにより、ＭＯＳトランジスタＱ１１及びＱ１２の接続ノード電圧である第１のスイッチ電圧Ｖ_ＳＷ１と、ＭＯＳトランジスタＱ１３及びＱ１４の接続ノード電圧である第２のスイッチ電圧Ｖ_ＳＷ２とは図２５Ｃに示すようになる。

特許第３５５６６５２号公報（請求項７、第１１図）

ＭＯＳトランジスタＱ１３及びＱ１４のスイッチングによる昇圧動作が行われる昇降圧モード及び昇圧モードにおいて、図２３に示す昇降圧型スイッチングレギュレータのＭＯＳトランジスタＱ１３及びＱ１４からなるＰＷＭ［pulse width modulation］変調器の伝達関数H(s)には、下記（１）式で表されるＴ（ｓ）の項が現れる。

上記（１）式で表されるＴ（ｓ）はright-half-plane-zero特性（零点が右半平面に存在する特性）を表しており、図２３に示す昇降圧型スイッチングレギュレータは下記（２）式で表される周波数ｆより低域でしか応答性を期待できない。なお、下記（２）式は上記（１）式においてｓ＝ｊω＝ｊ・２πｆと置き換えることによって求まる。

応答性を改善するための対策としては、図２３に示す昇降圧型スイッチングレギュレータにおいて出力コンデンサＣ１１の容量を大きくする対策が考えられる。また、昇圧型スイッチングレギュレータ部の後段に降圧型スイッチングレギュレータ部を設ける構成に変更する対策も考えられる。

しかしながら、前者の対策は出力コンデンサＣ１１のコストが増大するという問題が生じ、後者の対策は昇圧型スイッチングレギュレータ部と降圧型スイッチングレギュレータ部でそれぞれ別個のリアクタが必要となるためリアクタのコストが増大するという問題が生じる。

特許文献１で開示されているＤＣ−ＤＣコンバータは、上記の問題を解決することができるものの、フィードフォワード制御回路によって生成される第１の制御信号のデューティが入力電圧に依存する構成であるため、そのデューティによってＤＣ−ＤＣコンバータの伝達関数が線形に変化していると補正が難しいという問題がある。

また昇降圧型スイッチングレギュレータを一つの集積回路パッケージで実現する場合、当該集積回路パッケージ内に一つの降圧用スイッチを設け、当該集積回路パッケージの後段にリアクタ及び一対の昇圧用スイッチを外付けすることになる。すなわち降圧型スイッチングレギュレータを一つの集積回路パッケージで実現する場合に比べて外付け部品が多くなる。

外付け部品点数を減少させるために、昇圧用スイッチを設けずに降圧型スイッチングレギュレータとし、バッテリ電圧Ｖ_ＢＡＴが低下した場合に当該集積回路パッケージに入力される入力電圧が低下することを抑えるために入力コンデンサの容量を大きくする対策が考えられる。

本発明は、上記の状況に鑑み、コストの増大を抑えながらright-half-plane-zero特性の出現を防止することができ、降圧特性と同様の応答特性を示し、入力電圧変動による出力電圧変動を抑えることができる昇降圧型スイッチングレギュレータを提供することを第１の目的とする。

本発明は、上記の状況に鑑み、コストの増大を抑えながらright-half-plane-zero特性の出現を防止することができ、降圧特性と同様の応答特性を示し、降圧用制御信号の周波数と昇圧用制御信号の周波数が同等になる昇降圧型スイッチングレギュレータを提供することを第２の目的とする。

本発明は、上記の状況に鑑み、コストの増大を抑えながらright-half-plane-zero特性の出現を防止することができ、降圧特性と同様の応答特性を示す昇降圧型スイッチングレギュレータの一部品として用いることが可能であるとともに、昇降圧型スイッチングレギュレータの一部品として用いられているか否かを判定することができる集積回路パッケージを提供することを第３の目的とする。

本発明は、上記の状況に鑑み、コストの増大を抑えながらright-half-plane-zero特性の出現を防止することができ、降圧特性と同様の応答特性を示す昇降圧型スイッチングレギュレータの一部品として用いることが可能であるとともに、昇降圧型スイッチングレギュレータの付加機能をサポートすることができる集積回路パッケージを提供することを提供することを第４の目的とする。

なお、第１〜第４の目的は、right-half-plane-zero特性の出現を防止することができ、降圧特性と同様の応答特性を示す昇降圧型スイッチングレギュレータ又は当該昇降圧型スイッチングレギュレータの一部品として用いることが可能な集積回路パッケージを提供するという点で共通している。本発明は、第１〜第４の目的の少なくとも一つを解決することができればよい。

＜第１の技術的特徴＞
本明細書中に開示されているスイッチングレギュレータのうち、第１の技術的特徴を備えたスイッチングレギュレータは、入力電圧から出力電圧を生成するスイッチングレギュレータであって、第１端が前記入力電圧の印加端に接続された第１スイッチと、第１端が前記第１スイッチの第２端に接続されて第２端が前記入力電圧よりも低い所定電圧の印加端に接続された第２スイッチと、第１端が前記第１スイッチと前記第２スイッチの接続ノードに接続されたインダクタと、第１端が前記インダクタの第２端に接続されて第２端が前記所定電圧の印加端に接続された第３スイッチと、第１端が前記インダクタと前記第３スイッチの接続ノードに接続されて第２端が前記出力電圧の印加端に接続された第４スイッチと、前記出力電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、昇降圧モード時に前記第３スイッチのオンデューティＤ（０≦Ｄ≦１）を固定値Ｄ’（０＜Ｄ’＜１）に固定して前記第３スイッチ及び前記第４スイッチを相補的にオン／オフさせるための昇圧用制御信号を生成する第２制御回路と、を有し、前記第１制御回路は、前記入力電圧に応じた傾きのランプ電圧を生成するランプ電圧生成部を有し、前記ランプ電圧に応じて前記降圧用制御信号を生成する構成（第１−１の構成）である。

上記第１−１の構成のスイッチングレギュレータにおいて、前記ランプ電圧生成部は、昇降圧モード時に前記固定値Ｄ’に応じた傾きの前記ランプ電圧を生成する構成（第１−２の構成）であってもよい。

上記第１−１又は第１−２の構成のスイッチングレギュレータにおいて、前記第１制御回路は、前記出力電圧に応じた電圧と基準電圧との差分に応じた誤差信号を生成するエラーアンプと、前記ランプ電圧と前記誤差信号を比較して比較信号であるリセット信号を生成するコンパレータと、所定周波数のクロック信号であるセット信号を生成するオシレータと、前記セット信号と前記リセット信号に応じて前記降圧用制御信号を生成するタイミング制御回路と、を有する構成（第１−３の構成）であってもよい。

上記第１−３の構成のスイッチングレギュレータにおいて、前記コンパレータは、前記ランプ電圧及び前記誤差信号のいずれか一方に前記インダクタを流れる電流に応じたオフセットをかける構成（第１−４の構成）であってもよい。

上記第１−３又は第１−４の構成のスイッチングレギュレータにおいて、前記所定の周波数が前記入力電圧に依存せず、前記ランプ電圧の周波数が前記所定の周波数と同一である構成（第１−５の構成）であってもよい。

上記第１−５の構成のスイッチングレギュレータにおいて、前記第１制御回路は、外部クロック信号が外部クロック信号入力端子に供給されているか否かを検知する検知部を有し、前記検知部によって前記外部クロック信号が前記外部クロック信号入力端子に供給されていることが検知されると、前記オシレータは前記外部クロック信号の周波数に応じて前記所定周波数を可変する構成（第１−６の構成）であってもよい。

上記第１−１〜第１−６いずれかの構成のスイッチングレギュレータにおいて、前記ランプ電圧生成部は、前記入力電圧に応じた電流を生成する電流生成部と、前記電流生成部の出力電流を充電するコンデンサと、を有する構成（第１−７の構成）であってもよい。

上記第１−７の構成のスイッチングレギュレータにおいて、前記ランプ電圧生成部は、前記電流生成部の出力端から前記コンデンサに至る電流経路を導通／遮断する充電用スイッチをさらに有する構成（第１−８の構成）であってもよい。

上記第１−７又は第１−８の構成のスイッチングレギュレータにおいて、前記ランプ電圧生成部は、前記コンデンサを放電させて前記コンデンサの充電電圧をリセットするリセット部を有する構成（第１−９の構成）であってもよい。

本明細書中に開示されているスイッチングレギュレータのうち、第１の技術的特徴を備えたスイッチングレギュレータは、入力電圧から出力電圧を生成するスイッチングレギュレータであって、第１端が前記入力電圧の印加端に接続された第１スイッチと、第１端が前記第１スイッチの第２端に接続されて第２端が前記入力電圧よりも低い所定電圧の印加端に接続された第２スイッチと、第１端が前記第１スイッチと前記第２スイッチの接続ノードに接続されたインダクタと、第１端が前記インダクタの第２端に接続されて第２端が前記所定電圧の印加端に接続された第３スイッチと、第１端が前記インダクタと前記第３スイッチの接続ノードに接続されて第２端が前記出力電圧の印加端に接続された第４スイッチと、前記出力電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、昇降圧モード時に前記第３スイッチのオンデューティを前記出力電圧及び前記入力電圧それぞれと独立して設定して前記第３スイッチ及び前記第４スイッチを相補的にオン／オフさせるための昇圧用制御信号を生成する第２制御回路と、を有し、前記第１制御回路は、前記入力電圧に応じた傾きのランプ電圧を生成するランプ電圧生成部を有し、前記ランプ電圧に応じて前記降圧用制御信号を生成する構成（第１−１０の構成）である。

本明細書中に開示されている集積回路パッケージのうち、第１の技術的特徴を備えた集積回路パッケージは、入力電圧が印加される第１外部ピンと、前記入力電圧よりも低い所定電圧が印加される第２外部ピンと、帰還電圧が印加される第３外部ピンと、第１端が前記第１外部ピンに接続された第１スイッチと、第１端が前記第１スイッチの第２端に接続されて第２端が前記第２外部ピンに接続された第２スイッチと、前記第１スイッチと前記第２スイッチの接続ノードに接続される第４外部ピンと、前記帰還電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、昇降圧モード時にオンデューティＤ（０≦Ｄ≦１）が固定値Ｄ’（０＜Ｄ’＜１）に固定されているパルス信号を生成する第２制御回路と、前記昇降圧モード時に前記パルス信号を外部に出力する第５外部ピンと、を有し、前記第１制御回路は、前記入力電圧に応じた傾きのランプ電圧を生成するランプ電圧生成部を有し、前記ランプ電圧に応じて前記降圧用制御信号を生成する構成（第１−１１の構成）である。

本明細書中に開示されている車両のうち、第１の技術的特徴を備えた車両は、上記第１−１〜第１−１０いずれかの構成のスイッチングレギュレータと、前記スイッチングレギュレータに電力を供給するバッテリと、を有する構成（第１−１２の構成）である。

＜第２の技術的特徴＞
本明細書中に開示されているスイッチングレギュレータのうち、第２の技術的特徴を備えたスイッチングレギュレータは、入力電圧から出力電圧を生成するスイッチングレギュレータであって、第１端が前記入力電圧の印加端に接続された第１スイッチと、第１端が前記第１スイッチの第２端に接続されて第２端が前記入力電圧よりも低い所定電圧の印加端に接続された第２スイッチと、第１端が前記第１スイッチと前記第２スイッチの接続ノードに接続されたインダクタと、第１端が前記インダクタの第２端に接続されて第２端が前記所定電圧の印加端に接続された第３スイッチと、第１端が前記インダクタと前記第３スイッチの接続ノードに接続されて第２端が前記出力電圧の印加端に接続された第４スイッチと、前記出力電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、昇降圧モード時に前記第３スイッチのオンデューティＤ（０≦Ｄ≦１）を固定値Ｄ’（０＜Ｄ’＜１）に固定して前記第３スイッチ及び前記第４スイッチを相補的にオン／オフさせるための昇圧用制御信号を生成する第２制御回路と、を有し、前記第１制御回路及び前記第２制御回路は、内部電源電圧に応じた傾きのランプ電圧を生成するランプ電圧生成部を有し、前記第１制御回路は、前記内部電源電圧の第１分圧と前記ランプ電圧とを比較する第１コンパレータを有し、前記第２制御回路は、前記内部電源電圧の第２分圧と前記ランプ電圧とを比較する第２コンパレータを有し、前記第１制御回路は、前記第１コンパレータの出力信号と同一周波数の前記降圧用制御信号を生成し、前記第２制御回路は、前記第２コンパレータの出力信号を前記昇圧用制御信号とする構成（第２−１の構成）である。

上記第２−１の構成のスイッチングレギュレータにおいて、前記第２コンパレータを複数有し、複数の前記第２コンパレータそれぞれに供給される前記内部電源電圧の第２分圧の値がそれぞれ異なる構成（第２−２の構成）であってもよい。

上記第２−１又は第２−２の構成のスイッチングレギュレータにおいて、前記ランプ電圧生成部は、前記内部電源電圧に応じた電流を生成する電流生成部と、前記電流生成部の出力電流を充電するコンデンサと、を有する構成（第２−３の構成）であってもよい。

上記第２−３の構成のスイッチングレギュレータにおいて、前記ランプ電圧生成部は、前記電流生成部の出力端から前記コンデンサに至る電流経路を導通／遮断する充電用スイッチをさらに有する構成（第２−４の構成）であってもよい。

上記第２−３又は第２−４の構成のスイッチングレギュレータにおいて、前記ランプ電圧生成部は、前記コンデンサを放電させて前記コンデンサの充電電圧をリセットするリセット部を有する構成（第２−５の構成）であってもよい。

本明細書中に開示されているスイッチングレギュレータのうち、第２の技術的特徴を備えたスイッチングレギュレータは、入力電圧から出力電圧を生成するスイッチングレギュレータであって、第１端が前記入力電圧の印加端に接続された第１スイッチと、第１端が前記第１スイッチの第２端に接続されて第２端が前記入力電圧よりも低い所定電圧の印加端に接続された第２スイッチと、第１端が前記第１スイッチと前記第２スイッチの接続ノードに接続されたインダクタと、第１端が前記インダクタの第２端に接続されて第２端が前記所定電圧の印加端に接続された第３スイッチと、第１端が前記インダクタと前記第３スイッチの接続ノードに接続されて第２端が前記出力電圧の印加端に接続された第４スイッチと、前記出力電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、昇降圧モード時に前記第３スイッチのオンデューティを前記出力電圧及び前記入力電圧それぞれと独立して設定して前記第３スイッチ及び前記第４スイッチを相補的にオン／オフさせるための昇圧用制御信号を生成する第２制御回路と、を有し、前記第１制御回路及び前記第２制御回路は、内部電源電圧に応じたランプ電圧を生成するランプ電圧生成部を有し、前記第１制御回路及び前記第２制御回路は、内部電源電圧に応じた傾きのランプ電圧を生成するランプ電圧生成部を有し、前記第１制御回路は、前記内部電源電圧の第１分圧と前記ランプ電圧とを比較する第１コンパレータを有し、前記第２制御回路は、前記内部電源電圧の第２分圧と前記ランプ電圧とを比較する第２コンパレータを有し、前記第１制御回路は、前記第１コンパレータの出力信号と同一周波数の前記降圧用制御信号を生成し、前記第２制御回路は、前記第２コンパレータの出力信号を前記昇圧用制御信号とする構成（第２−６の構成）である。

本明細書中に開示されている集積回路パッケージのうち、第２の技術的特徴を備えた集積回路パッケージは、入力電圧が印加される第１外部ピンと、前記入力電圧よりも低い所定電圧が印加される第２外部ピンと、帰還電圧が印加される第３外部ピンと、第１端が前記第１外部ピンに接続された第１スイッチと、第１端が前記第１スイッチの第２端に接続されて第２端が前記第２外部ピンに接続された第２スイッチと、前記第１スイッチと前記第２スイッチの接続ノードに接続される第４外部ピンと、前記帰還電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、昇降圧モード時にオンデューティＤ（０≦Ｄ≦１）が固定値Ｄ’（０＜Ｄ’＜１）に固定されているパルス信号を生成する第２制御回路と、前記昇降圧モード時に前記パルス信号を外部に出力する第５外部ピンと、を有し、前記第１制御回路及び前記第２制御回路は、内部電源電圧に応じた傾きのランプ電圧を生成するランプ電圧生成部を有し、前記第１制御回路は、前記内部電源電圧の第１分圧と前記ランプ電圧とを比較する第１コンパレータを有し、前記第２制御回路は、前記内部電源電圧の第２分圧と前記ランプ電圧とを比較する第２コンパレータを有し、前記第１制御回路は、前記第１コンパレータの出力信号と同一周波数の前記降圧用制御信号を生成し、前記第２制御回路は、前記第２コンパレータの出力信号を前記パルス信号とする構成（第２−７の構成）である。

本明細書中に開示されている車両のうち、第２の技術的特徴を備えた車両は、上記第２−１〜第２−７いずれかの構成のスイッチングレギュレータと、前記スイッチングレギュレータに電力を供給するバッテリと、を有する構成（第２−８の構成）である。

＜第３の技術的特徴＞
本明細書中に開示されている集積回路パッケージのうち、第３の技術的特徴を備えた集積回路パッケージは、入力電圧が印加される第１外部ピンと、前記入力電圧よりも低い所定電圧が印加される第２外部ピンと、帰還電圧が印加される第３外部ピンと、第１端が前記第１外部ピンに接続された第１スイッチと、第１端が前記第１スイッチの第２端に接続されて第２端が前記第２外部ピンに接続された第２スイッチと、前記第１スイッチと前記第２スイッチの接続ノードに接続される第４外部ピンと、前記帰還電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、昇降圧モード時にオンデューティＤ（０≦Ｄ≦１）が固定値Ｄ’（０＜Ｄ’＜１）に固定されているパルス信号を生成する第２制御回路と、前記昇降圧モード時に前記パルス信号を外部に出力する第５外部ピンと、前記第５外部ピンに接続される外部部品のインピーダンスを判定し、そのインピーダンス判定結果に基づいて前記外部部品が第３スイッチであるか否かを判定する判定部と、を有する構成（第３−１の構成）である。

上記第３−１の構成の集積回路パッケージにおいて、前記集積回路パッケージの起動時において、前記外部部品が前記第３スイッチであるか否かを前記判定部が判定し、前記判定部が判定を終えた後に前記第１制御回路が前記降圧用制御信号の生成を開始する構成（第３−２の構成）であってもよい。

上記第３−１又は第３−２の構成の集積回路パッケージにおいて、前記第２制御回路は、前記外部部品が前記第３スイッチであると前記判定部が判定した場合に動作し、前記外部部品が前記第３スイッチでないと前記判定部が判定した場合に動作しない構成（第３−３の構成）であってもよい。

上記第３−３の構成の集積回路パッケージにおいて、前記判定部は、前記第５外部ピンがプルアップされているか否かを判定し、前記第２制御回路は、前記第５外部ピンがプルアップされていると前記判定部が判定した場合には前記外部部品が前記第３スイッチでないと前記判定部が判定しているにもかかわらず例外的に動作する構成（第３−４の構成）であってもよい。

上記第３−２〜第３−４いずれかの構成の集積回路パッケージにおいて、前記集積回路パッケージの起動時において、前記外部部品が前記第３スイッチであると前記判定部が判定した場合に、前記入力電圧が第１閾値未満であるときに前記第１制御回路の動作を禁止し、前記入力電圧が前記第１閾値より大きい第２閾値未満であるときに前記第２制御回路の動作を禁止する構成（第３−５の構成）であってもよい。

上記第３−１〜第３−５いずれかの構成の集積回路パッケージにおいて、前記判定部は、前記外部部品が前記第３スイッチであるか否かを判定している期間、前記第２制御回路の出力レベルを不定にし、前記第２制御回路と前記第５外部ピンとの接続点に定電流を供給し、前記第２制御回路と前記第５外部ピンとの接続点の電位に基づいて前記外部部品のインピーダンスを判定する構成（第３−６の構成）であってもよい。

本明細書中に開示されているスイッチングレギュレータのうち、第３の技術的特徴を備えたスイッチングレギュレータは、上記第３−１〜第３−６いずれかの構成の集積回路パッケージと、前記第４外部ピンに接続されるインダクタと、を有する構成（第３−７の構成）である。

本明細書中に開示されている車両のうち、第３の技術的特徴を備えた車両は、上記第３−７の構成のスイッチングレギュレータと、前記スイッチングレギュレータに電力を供給するバッテリと、を有する構成（第３−８の構成）である。

本明細書中に開示されている集積回路パッケージのうち、第３の技術的特徴を備えた集積回路パッケージは、入力電圧が印加される第１外部ピンと、前記入力電圧よりも低い所定電圧が印加される第２外部ピンと、帰還電圧が印加される第３外部ピンと、第１端が前記第１外部ピンに接続された第１スイッチと、第１端が前記第１スイッチの第２端に接続されて第２端が前記第２外部ピンに接続された第２スイッチと、前記第１スイッチと前記第２スイッチの接続ノードに接続される第４外部ピンと、前記帰還電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、昇降圧モード時にオンデューティＤ（０≦Ｄ≦１）が固定値Ｄ’（０＜Ｄ’＜１）に固定されているパルス信号を生成する第２制御回路と、前記昇降圧モード時に前記パルス信号を外部に出力する第５外部ピンと、第６外部ピンと、前記パルス信号によって制御される第３スイッチ及び第４スイッチの少なくとも一つに関する付加機能を、前記第６外部ピンから外部に出力する信号又は外部から前記第６外部ピンに供給される信号を用いて実現する付加機能部と、を有する構成（第４−１の構成）である。

上記第４−１の構成の集積回路パッケージにおいて、前記第２外部ピンが前記第５外部ピンと前記第６外部ピンとの間に配置される構成（第４−２の構成）であってもよい。

上記第４−１又は第４−２の構成の集積回路パッケージにおいて、前記付加機能部は、前記集積回路パッケージを有するスイッチングレギュレータの負荷が軽負荷であるか否を判定する判定部を有し、前記判定部の判定結果を示す信号を前記第６外部ピンから外部に出力する構成（第４−３の構成）であってもよい。

本明細書中に開示されているスイッチングレギュレータのうち、第４の技術的特徴を備えたスイッチングレギュレータは、上記第４−３に記載の集積回路パッケージと、第１端が前記第４外部ピンに接続されたインダクタと、第１端が前記インダクタの第２端に接続されて第２端が前記所定電圧の印加端に接続された前記第３スイッチと、第１端が前記インダクタと前記第３スイッチの接続ノードに接続される前記第４スイッチと、を有するスイッチングレギュレータであって、前記昇降圧モード時に前記スイッチングレギュレータの負荷が軽負荷である場合に、前記判定部の判定結果を示す信号に基づいて前記第４スイッチがオフ状態に固定される構成（第４−４の構成）であってもよい。

上記第４−１又は第４−２の構成の集積回路パッケージにおいて、前記付加機能部は、外部から前記第６外部ピンに供給される信号に基づいて前記第１制御回路及び前記第２制御回路の動作を停止させる構成（第４−５の構成）であってもよい。

本明細書中に開示されているスイッチングレギュレータのうち、第４の技術的特徴を備えたスイッチングレギュレータは、上記第４−５に記載の集積回路パッケージと、前記第３スイッチ及び前記第４スイッチを格納するサブ集積回路パッケージと、を有するスイッチングレギュレータであって、外部から前記第６外部ピンに供給される信号は、前記サブ集積回路パッケージの温度情報信号である構成（第４−６の構成）であってもよい。

上記第４−６の構成のスイッチングレギュレータにおいて、前記サブ集積回路パッケージが温度検出部を有し、前記温度検出部の駆動電流が前記第６外部ピンから前記サブ集積回路パッケージに供給される構成（第４−７の構成）であってもよい。

上記第４−７の構成のスイッチングレギュレータにおいて、前記温度検出部が前記第４スイッチの近傍に配置される構成（第４−８の構成）であってもよい。

本明細書中に開示されているスイッチングレギュレータのうち、第４の技術的特徴を備えたスイッチングレギュレータは、上記第４−１〜第４−３、第４−５いずれかの構成の集積回路パッケージと、前記第４外部ピンに接続されるインダクタと、を有する構成（第４−９の構成）であってもよい。

本明細書中に開示されている車両のうち、第４の技術的特徴を備えた車両は、請求項４、６〜９のいずれか一項に記載のスイッチングレギュレータと、前記スイッチングレギュレータに電力を供給するバッテリと、を有する構成（第４−１０の構成）である。

本明細書中に開示されているスイッチングレギュレータのうち、第１の技術的特徴を備えたスイッチングレギュレータによれば、コストの増大を抑えながらright-half-plane-zero特性の出現を防止することができ、降圧特性と同様の応答特性を示し、入力電圧変動による出力電圧変動を抑えることができる昇降圧型スイッチングレギュレータを実現することができる。

本明細書中に開示されているスイッチングレギュレータのうち、第２の技術的特徴を備えたスイッチングレギュレータによれば、コストの増大を抑えながらright-half-plane-zero特性の出現を防止することができ、降圧特性と同様の応答特性を示し、降圧用制御信号の周波数と昇圧用制御信号の周波数が同等になる昇降圧型スイッチングレギュレータを実現することができる。

本明細書中に開示されている集積回路パッケージのうち、第３の技術的特徴を備えた集積回路パッケージによれば、コストの増大を抑えながらright-half-plane-zero特性の出現を防止することができ、降圧特性と同様の応答特性を示す昇降圧型スイッチングレギュレータの一部品として用いることが可能であるとともに、昇降圧型スイッチングレギュレータの一部品として用いられているか否かを判定することができる集積回路パッケージを実現することができる。

本明細書中に開示されている集積回路パッケージのうち、第４の技術的特徴を備えた集積回路パッケージによれば、コストの増大を抑えながらright-half-plane-zero特性の出現を防止することができ、降圧特性と同様の応答特性を示す昇降圧型スイッチングレギュレータの一部品として用いることが可能であるとともに、昇降圧型スイッチングレギュレータの付加機能をサポートすることができる集積回路パッケージを実現することができる。

スイッチングレギュレータの第１実施形態の全体構成例を示す図 第１実施形態における降圧用制御回路の一構成例を示す図 出力電圧に対する入力電圧の比の概略波形を示す図 第１実施形態におけるランプ回路の一構成例を示す図 降圧モードにおけるランプ回路の一動作例を示すタイムチャート 降圧モード及び昇降圧モードにおけるランプ回路の一動作例を示すタイムチャート 第１実施形態におけるランプ回路の他の構成例を示す図 第１実施形態におけるコンパレータの変形例を示す図 スイッチングレギュレータの第２実施形態の全体構成例を示す図 第２実施形態における降圧用制御回路の一構成例を示す図 第２実施形態におけるランプ回路及び発振器の一構成例を示す図 第２実施形態におけるランプ回路及び発振器の他の構成例を示す図 第３実施形態における固定デューティ回路及び発振器の構成を示す図 図１３に示す固定デューティ回路及び発振器の動作を示すタイムチャート スイッチングレギュレータの第４実施形態の全体構成例を示す図 降圧型スイッチングレギュレータの全体構成例を示す図 判定回路の一構成例を示す図 スイッチングレギュレータの第５実施形態の全体構成例を示す図 付加機能部及び信号処理部の一構成例を示す図 付加機能部及び信号処理部の他の構成例を示す図 第５実施形態における外部ピンの配置例を示す図 車載機器を搭載した車両の一構成例を示す外観図 一般的な昇降圧型スイッチングレギュレータの構成を示す図 バッテリ電圧の概略波形を示す図 降圧モードにおける各スイッチ電圧の概略波形を示す図 昇降圧モードにおける各スイッチ電圧の概略波形を示す図 昇圧モードにおける各スイッチ電圧の概略波形を示す図

＜全体構成（第１実施形態）＞
図１は、スイッチングレギュレータの第１実施形態の全体構成例を示す図である。図１に示すスイッチングレギュレータ１０１は、昇降圧型スイッチングレギュレータであって、降圧用制御回路１と、ＭＯＳトランジスタＱ１〜Ｑ４と、インダクタＬ１と、出力コンデンサＣ１と、出力抵抗Ｒ０と、分圧抵抗Ｒ１及びＲ２と、ＡＮＤゲート２と、固定デューティ回路３と、ＮＯＴゲート４と、を備える。メイン集積回路パッケージＭＰ１は、外部ピンＰ１〜Ｐ５を有し、ＭＯＳトランジスタＱ１〜Ｑ２、降圧用制御回路１、ＡＮＤゲート２、及び固定デューティ回路３を格納する。サブ集積回路パッケージＳＰ１は、外部ピンＰ１１〜Ｐ１４を有し、ＭＯＳトランジスタＱ３〜Ｑ４及びＮＯＴゲート４を格納する。

ＭＯＳトランジスタＱ１は、Ｎチャネル型ＭＯＳトランジスタであって、入力電圧Ｖ_ＩＮが印加されている外部ピンＰ１からインダクタＬ１の一端が接続される外部ピンＰ４に至る電流経路を導通／遮断するスイッチの一例である。ＭＯＳトランジスタＱ１のドレインは、外部ピンＰ１に接続されている。ＭＯＳトランジスタＱ１のソースは、外部ピンＰ４及びＭＯＳトランジスタＱ２のドレインに接続されている。

ＭＯＳトランジスタＱ２は、Ｎチャネル型ＭＯＳトランジスタであって、接地されている外部ピンＰ２から外部ピンＰ４に至る電流経路を導通／遮断するスイッチの一例である。ＭＯＳトランジスタＱ２のドレインは、上述の通り外部ピンＰ４及びＭＯＳトランジスタＱ１のソースに接続されている。ＭＯＳトランジスタＱ２のソースは、外部ピンＰ２に接続されている。なお、ＭＯＳトランジスタＱ２の代わりにダイオードを用いることもできる。

ＭＯＳトランジスタＱ３は、Ｎチャネル型ＭＯＳトランジスタであって、外部ピンＰ１１から外部ピンＰ１４に至る電流経路を導通／遮断するスイッチの一例である。ＭＯＳトランジスタＱ３のドレインは外部ピン１１及びインダクタＬ１を介して外部ピンＰ４に接続されている。ＭＯＳトランジスタＱ３のソースは、外部ピンＰ１４に接続されている。外部ピンＰ１４は接地されている。

ＭＯＳトランジスタＱ４は、Ｎチャネル型ＭＯＳトランジスタであって、外部ピン１１イから外部ピンＰ１２に至る電流経路を導通／遮断するスイッチの一例である。ＭＯＳトランジスタＱ４のドレインは外部ピンＰ１１及びＭＯＳトランジスタＱ３のドレインに接続されている。ＭＯＳトランジスタＱ４のソースは外部ピンＰ１２に接続されている。外部ピンＰ１２は出力コンデンサＣ１の一端及び外部ピンＰ３に接続されている。出力コンデンサＣ１の他端は接地されている。なお、ＭＯＳトランジスタＱ４の代わりにダイオードを用いることもできる。

出力コンデンサＣ１は出力電圧Ｖ_ＯＵＴのリップルを低減するための平滑コンデンサである。また出力電圧Ｖ_ＯＵＴは、出力コンデンサＣ１と出力抵抗Ｒ０によって構成される位相補償回路によって位相補償される。

出力電圧Ｖ_ＯＵＴは、外部ピンＰ３に帰還電圧として供給される。分圧抵抗Ｒ１及びＲ２は、出力電圧Ｖ_ＯＵＴを分圧して分圧帰還電圧Ｖ_ＦＢを生成し、分圧帰還電圧Ｖ_ＦＢを降圧用制御回路１に供給する。

降圧用制御回路１は、分圧帰還電圧Ｖ_ＦＢに応じてＭＯＳトランジスタＱ１及びＱ２を相補的にオン／オフさせるためのＭＯＳトランジスタＱ１のゲート信号Ｇ１及びＭＯＳトランジスタＱ２のゲート信号Ｇ２を生成し、ゲート信号Ｇ１及びＧ２をＭＯＳトランジスタＱ１及びＱ２の各ゲートに供給する。なお、ＭＯＳトランジスタＱ１とＭＯＳトランジスタＱ２のオン／オフ切り替わり時には、ＭＯＳトランジスタＱ１とＭＯＳトランジスタＱ２の双方がオフになるデッドタイムを設けることが好ましい。

ＡＮＤゲート２は、モード指定信号Ｓ１と、固定デューティ回路３から出力されるオンデューティが固定されたパルス信号Ｓ２との論理積である信号Ｓ３を出力する。モード指定信号Ｓ１はローレベルのときに降圧モードを指定する信号となりハイレベルのときに昇降圧モードを指定する信号となる。スイッチングレギュレータ１０１がモード指定信号Ｓ１を生成する回路（不図示）を内蔵する構成であってもよく、スイッチングレギュレータ１０１が外部からモード指定信号Ｓ１を受け取る構成であってもよい。

ＡＮＤゲート２の出力信号Ｓ３は、外部ピンＰ５及びＰ１３を経由して、ＭＯＳトランジスタＱ３のゲートに供給されるとともに、ＮＯＴゲート４によって論理反転された後にＭＯＳトランジスタＱ４のゲートに供給される。なお、ＮＯＴゲート４の代わりにデッドタイム生成回路を用い、ＭＯＳトランジスタＱ３とＭＯＳトランジスタＱ４のオン／オフ切り替わり時には、ＭＯＳトランジスタＱ３とＭＯＳトランジスタＱ４の双方がオフになるデッドタイムを設けることが好ましい。

＜降圧用制御回路の構成例＞
図２は、降圧用制御回路１の一構成例を示す図である。図２に示す例において降圧用制御回路１は、エラーアンプ１１と、基準電圧源１２と、抵抗Ｒ３と、コンデンサＣ２と、ランプ回路１３と、コンパレータ１４と、発振器１５と、タイミング制御回路１６とによって構成される。

エラーアンプ１１は、分圧帰還電圧Ｖ_ＦＢと、基準電圧源３から出力される基準電圧Ｖ_ＲＥＦとの差分に応じた誤差信号Ｖ_Ｃを生成する。誤差信号Ｖ_Ｃは、抵抗Ｒ３とコンデンサＣ２によって構成される位相補償回路によって位相補償される。

ランプ回路１３は、入力電圧Ｖ_ＩＮに応じた傾きのランプ電圧Ｖ_Ｒを生成して出力する。また、ランプ回路１３は、モード指定信号Ｓ１がハイレベルであるとき、すなわち昇降圧モード時に、固定デューティ回路３から出力されるオンデューティの値及び入力電圧Ｖ_ＩＮに応じた傾きのランプ電圧Ｖ_Ｒを生成して出力する。

コンパレータ１４は、位相補償された誤差信号Ｖ_Ｃとランプ電圧Ｖ_Ｒとを比較して比較信号であるリセット信号を生成する。

発振器１５は、所定周波数のクロック信号をタイミング制御回路１６に出力する。

タイミング制御回路１６は、セット信号（発振器１５から出力されるクロック信号）のハイレベルからローレベルへの切り替わり時にゲート信号Ｇ１をローレベルからハイレベルに切り替え、リセット信号のローレベルからハイレベルへの切り替わり時にゲート信号Ｇ１をハイレベルからローレベルに切り替える。

＜動作モード＞
動作モードの切り替え例として、ここでは出力電圧Ｖ_ＯＵＴに対する入力電圧Ｖ_ＩＮの比が閾値ＴＨ以上であるときにモード指定信号Ｓ１をローレベルとし、出力電圧Ｖ_ＯＵＴに対する入力電圧Ｖ_ＩＮの比が閾値ＴＨ未満であるときにモード指定信号Ｓ１をハイレベルとする場合について説明する。

出力電圧Ｖ_ＯＵＴに対する入力電圧Ｖ_ＩＮの比が閾値ＴＨ以上である場合、スイッチングレギュレータ１０１は降圧モードで動作する（図３参照）。降圧モードでは、降圧用制御回路１が分圧帰還電圧Ｖ_ＦＢに応じてＭＯＳトランジスタＱ１及びＱ２をオン／オフ制御し、モード指定信号Ｓ１がローレベルであるためＭＯＳトランジスタＱ３がオフに保持され、ＭＯＳトランジスタＱ４がオン状態に保持される。

また降圧モードにおけるスイッチングレギュレータ１０１全体の伝達特性は下記（３）式で表される。

一方、出力電圧Ｖ_ＯＵＴに対する入力電圧Ｖ_ＩＮの比が閾値ＴＨ未満である場合、スイッチングレギュレータ１０１は昇降圧モードで動作する（図３参照）。昇降圧モードでは、降圧用制御回路１が分圧帰還電圧Ｖ_ＦＢに応じてＭＯＳトランジスタＱ１及びＱ２をオン／オフ制御し、モード指定信号Ｓ１がハイレベルであるためＭＯＳトランジスタＱ３のオンデューティＤ（０≦Ｄ≦１）が固定値Ｄ’（０＜Ｄ’＜１）に固定された状態でＭＯＳトランジスタＱ３及びＱ４が相補的にオン／オフする。なお、昇降圧モードでは、ＭＯＳトランジスタＱ３のオンデューティは出力電圧Ｖ_ＯＵＴ及び入力電圧Ｖ_ＩＮそれぞれと独立して設定されている。

また昇降圧モードにおけるスイッチングレギュレータ１０１全体の伝達特性は下記（４）式で表される。

上記（３）式及び上記（４）式より、昇降圧モードにおけるスイッチングレギュレータ１０１全体の伝達特性は、（１−Ｄ’）と降圧モードにおけるスイッチングレギュレータ１０１全体の伝達特性との乗算と等しい。これにより、昇降圧モードにおけるスイッチングレギュレータ１０１の応答特性は降圧モードにおけるスイッチングレギュレータ１０１の応答特性と同様になる。したがって、昇降圧モードにおけるスイッチングレギュレータ１０１の伝達関数はright-half-plane-zero特性を有さない。このため、出力コンデンサＣ１を大容量にする必要がなくなり、出力コンデンサのコストを抑えることができる。

またスイッチングレギュレータ１０１は、昇圧型スイッチングレギュレータ部と降圧型スイッチングレギュレータ部でそれぞれ別個のリアクタが必要となる構成ではないのでリアクタのコストが抑えることができる。また、上述した動作モードの切り替え例では、出力電圧Ｖ_ＯＵＴに対する入力電圧Ｖ_ＩＮの比が閾値ＴＨ以上である否かで昇降圧モードと降圧モードとを切り換えている。これに対して、図２３に示す一般的な昇降圧型スイッチングレギュレータは、バッテリ電圧Ｖ_ＢＡＴが第１の所定値Ａ１以下である否かで昇降圧モードあるいは昇圧モードと降圧モードとを切り換えている。図２３に示す一般的な昇降圧型スイッチングレギュレータでは、第１の所定値Ａ１の最適値が出力電圧Ｖ_ＯＵＴの設定によって変化してしまうという問題が生じるのに対して、スイッチングレギュレータ１０１では、出力電圧Ｖ_ＯＵＴの設定が変わっても閾値ＴＨの最適値は変わらないので、閾値ＴＨの設定を変える必要がない。

＜ランプ電圧の生成例＞
図４は、ランプ回路１３の一構成例を示す図である。図４に示す例においてランプ回路１３は、抵抗Ｒ４と、ＭＯＳトランジスタＱ５〜Ｑ９と、コンデンサＣ３及びＣ４と、充放電制御部（不図示）とによって構成される。入力電圧Ｖ_ＩＮの印加端から接地端に向かって、抵抗Ｒ４、耐圧対策用ＮＤＭＯＳ（N-channel Double-diffused MOS）トランジスタであるＭＯＳトランジスタＱ５、充電スイッチであるＭＯＳトランジスタＱ６、及びコンデンサＣ３が順に直列に接続される。放電スイッチであるＭＯＳトランジスタＱ７がコンデンサＣ３に並列接続される。また、ＭＯＳトランジスタＱ６とコンデンサＣ３の接続ノードから接地端に向かって、充電スイッチであるＭＯＳトランジスタＱ８及びコンデンサＣ４が順に直列に接続される。放電スイッチであるＭＯＳトランジスタＱ９がコンデンサＣ４に並列接続される。

図５は、スイッチングレギュレータ１０１が降圧モードであるときの図４に示すランプ回路１３の動作例を示すタイムチャートである。

充放電制御部（不図示）は、発振器１５から出力されるクロック信号に同期して、発振器１５から出力されるクロック信号の周期と同一である所定の周期ＴでＭＯＳトランジスタＱ６〜Ｑ９をオンオフ制御する。これにより、ランプ電圧Ｖ_Ｒの周期も所定の周期Ｔとなる。降圧モードではランプ電圧Ｖ_ＲはコンデンサＣ３及びＣ４の充電電圧である。そして、コンデンサＣ３及びＣ４の充電電流は入力電圧Ｖ_ＩＮに比例する。

したがって図４に示すランプ回路１３は、例えば図５に示すように降圧モードにおいて入力電圧Ｖ_ＩＮが２倍（α→２α）になれば、コンデンサＣ３及びＣ４の充電電流が２倍になってランプ電圧Ｖ_Ｒの傾きが２倍になり、その結果ＭＯＳトランジスタＱ１のオンデューティが半分（ｔ／Ｔ→０．５ｔ／Ｔ）になる。なお、昇降圧モードでは後述するように充電対象のコンデンサがコンデンサＣ３のみになる点が降圧モードと異なるだけである。

つまり、図４に示すランプ回路１３は、入力電圧Ｖ_ＩＮが変動した場合にランプ電圧Ｖ_Ｒの傾きをフィードフォワード制御して誤差信号Ｖ_Ｃの変動を抑えている。これにより、スイッチングレギュレータ１０１は、入力電圧Ｖ_ＩＮの変動による出力電圧Ｖ_ＯＵＴの変動を抑えることができる。

図６は、スイッチングレギュレータ１０１が降圧モードから昇降圧モードに移行するときの図４に示すランプ回路１３の動作例を示すタイムチャートである。ここでは、固定値Ｄ’が０．５である場合を例に説明する。

図４に示すランプ回路１３は、昇降圧モードにおいてＭＯＳトランジスタＱ８をオフ状態に保持しＭＯＳトランジスタＱ９をオン状態に保持することで、充電対象のコンデンサがコンデンサＣ３のみにする。また、コンデンサＣ３はコンデンサＣ３及びＣ４の合成容量の半分になっている。したがって図４に示すランプ回路１３は、例えば図６に示すように降圧モードから昇降圧モードに移行するときに、充電対象のコンデンサの容量が半分になってランプ電圧Ｖ_Ｒの傾きが２倍になり、その結果ＭＯＳトランジスタＱ１のオンデューティが半分（ｔ／Ｔ→０．５ｔ／Ｔ）になる。これにより、１から固定値Ｄ’を引いた値の逆数と降圧モードから昇降圧モードに移行した直後のＭＯＳトランジスタＱ１のオンデューティとの乗算値が、降圧モードから昇降圧モードに移行する直前のＭＯＳトランジスタＱ１のオンデューティと等しくなる。

つまり、図４に示すランプ回路１３は、降圧モードから昇降圧モードに移行する場合にランプ電圧Ｖ_Ｒの傾きをフィードフォワード制御して誤差信号Ｖ_Ｃの変動を抑えている。また、図４に示すランプ回路１３は、昇降圧モードから降圧モードに移行する場合も降圧モードから昇降圧モードに移行する場合と同様にランプ電圧Ｖ_Ｒの傾きをフィードフォワード制御して誤差信号Ｖ_Ｃの変動を抑える。これにより、スイッチングレギュレータ１０１は、降圧モードと昇降圧モードとの切り替えによる出力電圧Ｖ_ＯＵＴの変動を抑えることができる。

上述した説明では、固定デューティ回路３によって設定されるオンデューティの固定値Ｄ’は単一であるが、固定デューティ回路３によって設定されるオンデューティの固定値Ｄ’は複数であってもよい。例えば、固定値Ｄ’として０．５と０．３とが設定されており、０．５と０．３のいずれかを固定値Ｄ’として選択できる場合、ランプ回路１３を例えば図７に示す構成にすればよい。

図７に示すランプ回路１３では、降圧モードにおける充電対象のコンデンサをコンデンサＣ３〜Ｃ５とし、固定値Ｄ’を０．５にしている場合の昇降圧モードにおける充電対象のコンデンサをコンデンサＣ３及びＣ４とし、固定値Ｄ’を０．３にしている場合の昇降圧モードにおける充電対象のコンデンサをコンデンサＣ３とする。そして、コンデンサＣ３〜Ｃ５の合成容量とコンデンサＣ３及びＣ４の合成容量とコンデンサＣ３の容量との比を、コンデンサＣ３〜Ｃ５の合成容量：コンデンサＣ３及びＣ４の合成容量：コンデンサＣ３の容量＝１．０：０．５：０．３にすればよい。

また上述した説明では、スイッチングレギュレータ１０１は電圧モード制御型スイッチングレギュレータであるが、インダクタＬ１を流れる電流の情報を取得する電流検出部を設け、図８に示すようにインダクタＬ１を流れる電流の情報を入力する端子をコンパレータ１４に設け、コンパレータ１４がランプ電圧Ｖ_Ｒ及び位相補償された誤差信号Ｖ_Ｃのいずれか一方にインダクタＬ１を流れる電流に応じたオフセットをかける構成、すなわち電流モード制御型スイッチングレギュレータにしてもよい。

上記のオフセットが存在する場合でも、ランプ電圧Ｖ_Ｒの傾きとＭＯＳトランジスタＱ１のオンデューティとの関係は上記のオフセットが存在しない場合と変わらない。すなわち、電流モード制御型スイッチングレギュレータにおいても電圧モード制御型スイッチングレギュレータと同様の効果を得ることができる。

＜全体構成（第２実施形態）＞
図９は、スイッチングレギュレータの第２実施形態の全体構成例を示す図である。以下、図９に示すスイッチングレギュレータ１０２について説明するが、上述したスイッチングレギュレータ１０１と同様の部分については適宜説明を省略する。

スイッチングレギュレータ１０２では、メイン集積回路パッケージＭＰ１が外部ピンＰ６を有している。クロック周波数設定用の外付け抵抗Ｒ_Ｃが外部ピンＰ６に接続される。スイッチングレギュレータ１０２では、外付け抵抗Ｒ_Ｃの抵抗値に応じてクロック周波数が可変する。

＜降圧用制御回路の構成例＞
図１０は、第２実施形態における降圧用制御回路１の一構成例を示す図である。発振器１５は、外付け抵抗Ｒ_Ｃの抵抗値に応じた周波数のクロック信号ＣＬＫ１を生成する。ランプ回路１３は、クロック信号ＣＬＫ１の周波数（クロック周波数）と同一周波数のランプ電圧Ｖ_Ｒを生成する。

図１１は、第２実施形態におけるランプ回路１３及び発振器１５の一構成例を示す図である。なお、図１１において図４と同一の部分には同一の符号を付している。

分圧回路２１は、入力電圧Ｖ_ＩＮの分圧Ｖ_Ｂを生成する。電圧電流変換回路２２は、入力電圧Ｖ_ＩＮの分圧Ｖ_Ｂを、外付け抵抗Ｒ_Ｃの抵抗値に応じた変換率で電流Ｉ１に変換する。

カレントミラー回路２３は、内部電源電圧Ｖ_ＤＤを用いて、電流Ｉ１に基づいて電流Ｉ２及びＩ３を生成する。例えば、メイン集積回路パッケージＭＰ１内で入力電圧Ｖ_ＩＮを用いて生成される定電圧、入力電圧Ｖ_ＩＮそのもの、入力電圧Ｖ_ＩＮの分圧等を内部電源電圧Ｖ_ＤＤとして用いることができる。電流Ｉ２は電流Ｉ１を第１所定倍した電流であり、電流Ｉ３は電流Ｉ１を第２所定倍した電流である。第１所定倍と第２所定倍とは同じ値であっても異なる値であってもよい。

電流Ｉ２によって降圧モード時にコンデンサＣ３及びＣ４が充電され昇降圧モード時にコンデンサＣ３のみが充電されてランプ電圧Ｖ_Ｒが生成される。

一方、コンデンサ２６は、充電用スイッチであるＭＯＳトランジスタ２４がオン状態であるときに電流Ｉ２によって充電され、放電用スイッチであるＭＯＳトランジスタ２５がオン状態であるときに放電される。ＭＯＳトランジスタ２４及び２５は相補的にオンオフされる。コンパレータ２７は、コンデンサ２６の充電電圧と入力電圧Ｖ_ＩＮの分圧Ｖ_Ｂとの比較結果であるクロック信号ＣＬＫ１を出力する。放電用スイッチであるＭＯＳトランジスタＱ７及び２５（昇降圧モード時にはＭＯＳトランジスタＱ９も）はクロック信号ＣＬＫ１の立ち下がりエッジに同期してオフ状態からオン状態に切り替わり、一定期間経過後に再びオフ状態に戻る。

コンデンサ２６の充電電圧の傾きは入力電圧Ｖ_ＩＮ及び外付け抵抗Ｒ_Ｃの抵抗値それぞれに比例し、コンパレータ２７においてコンデンサ２６の充電電圧と比較される入力電圧Ｖ_ＩＮの分圧Ｖ_Ｂは入力電圧Ｖ_ＩＮに比例する。したがって、クロック信号ＣＬＫ１の周期は、入力電圧Ｖ_ＩＮが変動しても変動せず、外付け抵抗Ｒ_Ｃの抵抗値に反比例する。一方、ランプ電圧Ｖ_Ｒの傾きは入力電圧Ｖ_ＩＮ及び外付け抵抗Ｒ_Ｃの抵抗値それぞれに比例する。したがって、位相補償された誤差信号Ｖ_Ｃが変動しなければ、ＭＯＳトランジスタＱ１のオンデューティ時間（１周期におけるオン時間）は入力電圧Ｖ_ＩＮ及び外付け抵抗Ｒ_Ｃの抵抗値にそれぞれ反比例する。

つまり、外付け抵抗Ｒ_Ｃの抵抗値が変わった場合にクロック信号ＣＬＫ１及びランプ電圧Ｖ_Ｒの周波数が変化するだけで、入力電圧Ｖ_ＩＮが変動した場合におけるランプ電圧Ｖ_Ｒの傾きのフィードフォワード制御の内容及び降圧モードと昇降圧モードとを切り替える場合におけるランプ電圧Ｖ_Ｒの傾きのフィードフォワード制御の内容は第１実施形態と同様である。

図１２は、第２実施形態におけるランプ回路１３及び発振器１５の他の構成例を示す図である。なお、図１２において図１１と同一の部分には同一の符号を付している。

図１２に示すランプ回路１３及び発振器１５を用いる場合、メイン集積回路パッケージＭＰ１に外部ピンＰ７を更に設ける。外部ピンＰ７は外部クロック信号ＣＬＫ２の入力端子である。

図１２に示すランプ回路１３及び発振器１５は、図１１に示すランプ回路１３及び発振器１５に対して、デューティ変換回路３１、レベルシフタ３２、ローパスフィルタ３３、電圧電流変換回路３４、抵抗３５、スイッチ３６及び３７、並びにカウンタ３８が追加されている構成である。

まず、外部ピンＰ７に外部クロック信号ＣＬＫ２が供給されている場合について説明する。デューティ変換回路３１は、外部クロック信号ＣＬＫ２を外部クロック信号ＣＬＫ２の周波数に比例したオンデューティの第１パルス信号に変換する。レベルシフタ３２は、第１パルス信号を入力電圧Ｖ_ＩＮの分圧Ｖ_Ｂに比例した波高値レベルの第２パルス信号に変換する。ローパスフィルタ３３は、第２パルス信号を直流電圧Ｖ_Ａに変換する。これにより、直流電圧Ｖ_Ａは外部クロック信号ＣＬＫ２の周波数及び入力電圧Ｖ_ＩＮそれぞれに比例する。電圧電流変換回路３４は、直流電圧Ｖ_Ａを、抵抗３５の抵抗値に応じた変換率で電流Ｉ１’に変換する。

カウンタ３８は、外部クロック信号ＣＬＫ２によって所定数をカウントすると、選択信号ＳＥＬ１をハイレベルにする。スイッチ３６はハイレベルの選択信号ＳＥＬ１によってカレントミラー回路２３の接続先として電圧電流変換回路３４を選択する。スイッチ３７はハイレベルの選択信号ＳＥＬ１によってコンパレータ２７の非反転入力端子に供給する電圧として直流電圧Ｖ_Ａを選択する。この場合、クロック信号ＣＬＫ１及びランプ電圧Ｖ_Ｒの周波数は、外付け抵抗Ｒ_Ｃの抵抗値ではなく外部クロック信号ＣＬＫ２の周波数に応じた周波数になる。入力電圧Ｖ_ＩＮが変動した場合におけるランプ電圧Ｖ_Ｒの傾きのフィードフォワード制御の内容及び降圧モードと昇降圧モードとを切り替える場合におけるランプ電圧Ｖ_Ｒの傾きのフィードフォワード制御の内容が第１実施形態と同様である点は、図１１に示すランプ回路１３及び発振器１５の場合と同じである。

次に、外部ピンＰ７に外部クロック信号ＣＬＫ２が供給されていない場合について説明する。この場合、カウンタ３８が所定数をカウントしないため、選択信号ＳＥＬ１がローレベルになる。スイッチ３６はローレベルの選択信号ＳＥＬ１によってカレントミラー回路２３の接続先として電圧電流変換回路２２を選択する。スイッチ３７はローレベルの選択信号ＳＥＬ１によってコンパレータ２７の非反転入力端子に供給する電圧として入力電圧Ｖ_ＩＮの分圧Ｖ_Ｂを選択する。したがって、外部ピンＰ７に外部クロック信号ＣＬＫ２が供給されていない場合、図１２に示すランプ回路１３及び発振器１５は図１１に示すランプ回路１３及び発振器１５と等価になる。

上述した図１１に示すランプ回路１３及び発振器１５又は図１２に示すランプ回路１３及び発振器１５において、ノイズ対策としてクロック信号ＣＬＫ１の周波数をスペクトラム拡散してもよい。この場合、カレントミラー回路２３のカレントミラー比である上述した第１所定倍及び第２所定倍を第１所定倍に対する第２所定倍の比を変えずに変化させるとよい。具体的な回路構成としては、電流Ｉ２出力用トランジスタを複数備え、電流Ｉ２を出力するために実際に用いる電流Ｉ２出力用トランジスタの個数をスイッチによって切り替え、電流Ｉ３出力用トランジスタを複数備え、電流Ｉ２を出力するために実際に用いる電流Ｉ３出力用トランジスタの個数をスイッチによって切り替える構成を挙げることができる。

＜第３実施形態＞
第３実施形態に係るスイッチングレギュレータは、図１に示す第１実施形態に係るスイッチングレギュレータ１０１の一例である。第３実施形態に係るスイッチングレギュレータでは、固定デューティ回路３及び発振器１５が図１３に示す構成となる。

図１３に示す固定デューティ回路３及び発振器１５は、抵抗４１と、ＭＯＳトランジスタ４２、４３、及び４５と、コンデンサ４４と、抵抗４６〜５０と、コンパレータ５１〜５４と、充放電制御部（不図示）とによって構成される。

内部電源電圧Ｖ_ＤＤの印加端から接地端に向かって、抵抗４１、耐圧対策用ＮＤＭＯＳトランジスタであるＭＯＳトランジスタ４２、充電スイッチであるＭＯＳトランジスタ４３、及びコンデンサ４４が順に直列に接続される。放電スイッチであるＭＯＳトランジスタ４５がコンデンサ４５に並列接続される。例えば、メイン集積回路パッケージＭＰ１内で入力電圧Ｖ_ＩＮを用いて生成される定電圧、入力電圧Ｖ_ＩＮそのもの、入力電圧Ｖ_ＩＮの分圧等を内部電源電圧Ｖ_ＤＤとして用いることができる。

抵抗４６〜５０は、内部電源電圧Ｖ_ＤＤを分圧して基準電圧Ｖ_ＦＲＥＱ及び電圧Ｖ１〜Ｖ３を生成する。電圧Ｖ１は基準電圧Ｖ_ＦＲＥＱの０．７倍であり、電圧Ｖ２は基準電圧Ｖ_ＦＲＥＱの０．５倍であり、電圧Ｖ３は基準電圧Ｖ_ＦＲＥＱの０．３倍である。

充放電制御部（不図示）は、コンパレータ５１から出力されるクロック信号ＣＬＫ１に同期してＭＯＳトランジスタＱ６〜Ｑ９をオンオフ制御する。

コンパレータ５１は、基準電圧Ｖ_ＦＲＥＱとランプ電圧であるコンデンサ４４の充電電圧Ｖ_ＣＲＧとを比較してクロック信号ＣＬＫ１を生成する。コンパレータ５２は、電圧Ｖ１とランプ電圧であるコンデンサ４４の充電電圧Ｖ_ＣＲＧとを比較して、オンデューティが０．７に固定されたパルス信号Ｓ２＿０．７を生成する。コンパレータ５３は、電圧Ｖ２とランプ電圧であるコンデンサ４４の充電電圧Ｖ_ＣＲＧとを比較して、オンデューティが０．５に固定されたパルス信号Ｓ２＿０．５を生成する。コンパレータ５４は、電圧Ｖ３とランプ電圧であるコンデンサ４４の充電電圧Ｖ_ＣＲＧとを比較して、オンデューティが０．３に固定されたパルス信号Ｓ２＿０．３を生成する。

発振器１５の出力信号であるクロック信号ＣＬＫ１と、固定デューティ回路３の出力信号であるオンデューティが固定されたパルス信号Ｓ２＿０．７、Ｓ２＿０．５、Ｓ２＿０．３とは、図１４に示すタイムチャートのように同一周波数となる。これにより、降圧用制御信号の周波数と昇圧用制御信号の周波数が同等になる。

第３実施形態に係るスイッチングレギュレータでは、降圧用制御信号の周波数とその倍数及び昇圧用制御信号の周波数とその倍数で比較的高いレベルのノイズが発生する。しかしながら、上述したように降圧用制御信号の周波数と昇圧用制御信号の周波数が同等であるため、比較的高いレベルのノイズ周波数成分を少なくすることができる。これにより、特定の周波数帯域（例えばスイッチングレギュレータを車両に搭載する場合にはラジオ放送の放送周波数帯域）におけるノイズレベルを抑えることが容易になる。

なお、図１３に示す固定デューティ回路３及び発振器１５では、固定デューティ回路３によって設定されるオンデューティの固定値Ｄ’が０．７、０．５、０．３の３種類であったが、これはあくまで一例である。抵抗４６〜５０によって構成される分圧回路及びコンパレータ５１〜５４の構成を所望の固定値Ｄ’に応じて適宜変更すればよい。

また、図１３に示す固定デューティ回路３及び発振器１５は、入力電圧Ｖ_ＩＮが変動した場合においてランプ電圧Ｖ_Ｒの傾きをフィードフォワード制御するメイン集積回路パッケージに限定されず、昇圧用制御信号のオンデューティを固定する昇降圧型スイッチングレギュレータに用いることができるメイン集積回路パッケージ全般に適用することができる。図１３に示す固定デューティ回路３及び発振器１５を適用するメイン集積回路パッケージは、例えばランプ電圧Ｖ_Ｒの代わりに一定の傾きを有するスロープ電圧又はインダクタＬ１の情報を反映したスロープ電圧を用いる構成にすることができる。

また、図１１又は図１２に示すランプ回路１３及び発振器１５を有する第２実施形態に係るスイッチングレギュレータ１０２においては、図１１又は図１２に示すコンデンサＣ２６の充電電圧を入力するコンパレータが、クロック信号ＣＬＫ１を生成するためのコンパレータ２７のみである。図１１に示す構成では、図１３に示す構成と同様に、内部電源電圧Ｖ_ＤＤ（入力電圧Ｖ_ＩＮの分圧Ｖ_Ｂ）を分圧する回路及びパルス信号Ｓ２を生成するためのコンパレータを追加することで、図１３に示す構成と同様の効果を得ることができる。図１２に示す構成では、図１３に示す構成と同様に、内部電源電圧Ｖ_ＤＤ（入力電圧Ｖ_ＩＮの分圧Ｖ_Ｂ、直流電圧Ｖ_Ａ）それぞれを分圧する回路及びパルス信号Ｓ２を生成するためのコンパレータを追加することで、図１３に示す構成と同様の効果を得ることができる。

＜第４実施形態＞
図１５は、スイッチングレギュレータの第４実施形態の全体構成例を示す図である。図１５に示すスイッチングレギュレータ１０３は、上述したスイッチングレギュレータ１０１に判定回路６１を追加した構成である。

メイン集積回路パッケージＭＰ１は、図１５に示すように昇降圧型スイッチングレギュレータ１０３の一部品として用いられる場合もあれば、図１６に示すように降圧型スイッチングレギュレータ１０３’の一部品として用いられる場合もある。

判定回路６１は、メイン集積回路パッケージＭＰ１内に格納され、ＡＮＤゲート２と第５外部ピンＰ５との間に設けられる。判定回路６１は、外部ピンＰ５に接続される外部部品のインピーダンスを判定し、そのインピーダンス判定結果に基づいて当該外部部品がＭＯＳトランジスタＱ３であるか否かを判定する。

図１７は、判定回路６１の一構成例を示す図である。図１７に示す構成例の判定回路６１は、マスク信号生成回路６３と、ＭＯＳトランジスタ６４〜６６と、定電流源６７と、抵抗６８と、コンパレータ６９及び７０と、基準電圧源７１及び７２と、ＮＯＴゲート７３とによって構成される。

マスク信号生成回路６３は、メイン集積回路パッケージＭＰ１の起動開始時点、すなわちメイン集積回路パッケージＭＰ１がディセーブル状態からイネーブル状態に切り替わった時点から所定時間が経過する迄の間（以下、マスク期間と称する）、ハイレベルのマスク信号Ｍ１を出力し、マスク期間の経過後ローレベルのマスク信号Ｍ１を出力する。マスク期間の経過後に降圧用制御回路１がゲート信号Ｇ１及びゲート信号Ｇ２の生成を開始する。

ＭＯＳトランジスタ６４は、ＮＯＴゲート７３から出力されるマスク信号Ｍ１の反転信号によって制御される。ＭＯＳトランジスタ６４は、マスク期間中オフ状態になる。これにより、ＡＮＤゲート２の出力段インバータ（ＭＯＳトランジスタ２Ａ及び２Ｂによって構成されるインバータ）の出力レベルがマスク期間中不定になる。

ＭＯＳトランジスタ６５は、内部電源電圧Ｖ_ＤＤの印加端と定電流源６７との間に設けられ、マスク信号Ｍ１によって制御される。ＭＯＳトランジスタ６５は、マスク期間中オン状態になる。これにより、定電流源６７はマスク期間中にＡＮＤゲート２と外部ピンＰ５との接続点Ｎ１に定電流を供給する。

ＭＯＳトランジスタ６６は、接続点Ｎ１と抵抗６８の一端との間に設けられ、マスク信号Ｍ１によって制御される。抵抗６８の他端は接地される。ＭＯＳトランジスタ６６は、マスク期間中オン状態になる。これにより、マスク期間における接続点Ｎ１の電位は、定電流源６７の定電流値、抵抗６８の抵抗値、及び外部ピンＰ５に接続される外部部品のインピーダンスによって決まる。

図１６に示すように外部ピンＰ５が外部抵抗６２（低抵抗値の抵抗）によってプルダウンされていると、外部ピンＰ５に低インピーダンス外部部品が接続されていることになるため、マスク期間において抵抗６８に流れる電流が小さくなる。したがって、マスク期間における接続点Ｎ１の電位は低電位になる。

また、外部ピンＰ５が外部抵抗によってプルアップされていると、マスク期間において抵抗６８に定電流が流れる。したがって、マスク期間における接続点Ｎ１の電位は高電位になる。

図１５に示すように外部ピンＰ５にＭＯＳトランジスタＱ３のゲートが接続されていると、外部ピンＰ５に高インピーダンス外部部品が接続されていることになるため、マスク期間において抵抗６８に流れる電流が大きくなる。したがって、マスク期間における接続点Ｎ１の電位は上記低電位より大きく上記高電位より小さい中間電位になる。

コンパレータ６９は、マスク期間中に、接続点Ｎ１の電位と、基準電圧源７１から出力される第１基準電圧Ｖ_ＲＥＦ１とを比較する。第１基準電圧Ｖ_ＲＥＦ１は、接続点Ｎ１の電位が上記低電位であるか否かを判定できる値に設定される。

コンパレータ７０は、マスク期間中に、接続点Ｎ１の電位と、基準電圧源７２から出力される第２基準電圧Ｖ_ＲＥＦ２とを比較する。第２基準電圧Ｖ_ＲＥＦ２は、接続点Ｎ１の電位が上記高電位であるか否かを判定できる値に設定される。

コンパレータ６９の出力信号Ｊ１及びコンパレータ７０の出力信号Ｊ２は、外部部品に関する判定結果を示す信号である。

コンパレータ６９の出力信号Ｊ１及びコンパレータ７０の出力信号Ｊ２がともにハイレベルである場合、プルアップ抵抗が接続されていることを示している。コンパレータ６９の出力信号Ｊ１がハイレベルであってコンパレータ７０の出力信号Ｊ２がローレベルである場合、ＭＯＳトランジスタＱ３が接続されていることを示している。コンパレータ６９の出力信号Ｊ１及びコンパレータ７０の出力信号Ｊ２がともにローレベルである場合、プルダウン抵抗が接続されていることを示している。

本実施形態では、メイン集積回路パッケージＭＰ１を降圧型スイッチングレギュレータの一部品として用いる場合には外部ピンＰ５にプルダウン抵抗を接続し、メイン集積回路パッケージＭＰ１をテストモードで動作させる場合には外部ピンＰ５にプルアップ抵抗を接続すると取り決めておく。このような取り決めはメイン集積回路パッケージＭＰ１の仕様書或いは説明書などに明記しておくとよい。なお、テストモードを設けない構成にしてもよい。テストモードを設けない場合にはコンパレータ７０及び基準電圧源７２が不要になる。

判定回路６１の判定結果をどのように利用するかについては特に限定されないが、例えば以下に説明する利用形態が考えられる。

コンパレータ６９の出力信号Ｊ１及びコンパレータ７０の出力信号Ｊ２がともにローレベルである場合、ＡＮＤゲート２及び固定デューティ回路３への電力供給を停止する。これにより、メイン集積回路パッケージＭＰ１を降圧型スイッチングレギュレータの一部品として用いる場合の省電力化を図ることができる。

一方、コンパレータ６９の出力信号Ｊ１及びコンパレータ７０の出力信号Ｊ２がともにハイレベルである場合、或いは、コンパレータ６９の出力信号Ｊ１がハイレベルであってコンパレータ７０の出力信号Ｊ２がローレベルである場合、ＡＮＤゲート２及び固定デューティ回路３への電力供給を停止しない。

コンパレータ６９の出力信号Ｊ１がハイレベルであってコンパレータ７０の出力信号Ｊ２がローレベルである場合、メイン集積回路パッケージＭＰ１の起動時に、入力電圧Ｖ_ＩＮが第１閾値未満であるときに降圧用制御回路１の動作を禁止し、入力電圧Ｖ_ＩＮが第１閾値より大きい第２閾値未満であるときにＡＮＤゲート２及び固定デューティ回路３の動作を禁止してもよい。

メイン集積回路パッケージＭＰ１の起動時には出力コンデンサＣ１が充電されていないため、昇降圧モードでメイン集積回路パッケージＭＰ１が起動した場合に昇降圧型スイッチングレギュレータの出力電流が過大になってしまうおそれがある。このため、メイン集積回路パッケージＭＰ１を昇降圧型スイッチングレギュレータの一部品として用いる場合は、上述した降圧用制御回路１、ＡＮＤゲート２、及び固定デューティ回路３の動作禁止を実行して、降圧モードでメイン集積回路パッケージＭＰ１を起動させることが望ましい。

なお、図１５に示す判定回路６１は、入力電圧Ｖ_ＩＮが変動した場合においてランプ電圧Ｖ_Ｒの傾きをフィードフォワード制御するメイン集積回路パッケージに限定されず、昇圧用制御信号のオンデューティを固定する昇降圧型スイッチングレギュレータに用いることができるメイン集積回路パッケージ全般に適用することができる。図１５に示す判定回路６１を適用するメイン集積回路パッケージは、例えばランプ電圧Ｖ_Ｒの代わりに一定の傾きを有するスロープ電圧又はインダクタＬ１の情報を反映したスロープ電圧を用いる構成にすることができる。

＜第５実施形態＞
図１８は、スイッチングレギュレータの第５実施形態の全体構成例を示す図である。図１８に示すスイッチングレギュレータ１０４は、上述したスイッチングレギュレータ１０１に付加機能部８１と、外部ピン８２及び８３と、信号処理部８４とを追加した構成である。

付加機能部８１及び外部ピン８２はメイン集積回路パッケージＭＰ１に設けられる。付加機能部８１及び外部ピン８２はメイン集積回路パッケージＭＰ１内で互いに接続されている。

外部ピン８３及び信号処理部８４はサブ集積回路パッケージＳＰ１に設けられる。外部ピン８３及び信号処理部８４はサブ集積回路パッケージＳＰ１内で互いに接続されている。

スイッチングレギュレータ１０４では、外部ピン８２と外部ピン８３とが接続されている。付加機能部８１は、外部ピン８２から信号処理部８４に出力する信号又は信号処理部８４から外部ピン８２に供給される信号を用いて付加機能を実現する。

図１９は、付加機能部８１及び信号処理部８４の一構成例を示す図である。図１９に示す構成例では、付加機能部８１は軽負荷モード制御部８１Ａ及びスイッチ８１Ｂによって構成され、信号処理部８４はＮＯＴゲート８４Ａ及びＡＮＤゲート８４Ｂによって構成される。

軽負荷モード制御部８１Ａは、ＭＯＳトランジスタＱ２に流れる逆電流（外部ピンＰ４から外部ピンＰ２に向かう電流）を検知する逆電流検出部を有している。当該逆電流検出部としては、例えばＭＯＳトランジスタＱ２のソースに第１入力端子が接続され、ＭＯＳトランジスタＱ２のドレインに第２入力端子が接続されるコンパレータを用いることができる。

ＭＯＳトランジスタＱ２に流れる逆電流が検知されると、軽負荷モード制御部８１Ａは、軽負荷モードであると判定する。

軽負荷モード制御部８１Ａは、軽負荷モードであると判定した場合、降圧用制御回路１を制御してＭＯＳトランジスタＱ１及びＱ２のスイッチング動作を停止させ、ＭＯＳトランジスタＱ１及びＱ２をともにオフ状態にする。

また軽負荷モード制御部８１Ａは、軽負荷モードであると判定した場合、スイッチ８１Ｂがグランド電位を選択するようにスイッチ８１Ｂを制御して外部ピンＰ５をローレベルにする。これにより、ＭＯＳトランジスタＱ３がオフ状態になる。

さらに軽負荷モード制御部８１Ａは、軽負荷モードであると判定した場合、外部ピン８２に送出する制御信号Ｓ４をハイレベルにする。この場合、ＮＯＴゲート８４Ａ及びＡＮＤゲート８４によってＭＯＳトランジスタＱ４のゲートに供給される信号がローレベルになり、ＭＯＳトランジスタＱ４がオフ状態になる。

信号Ｓ３のみではＭＯＳトランジスタＱ３及びＱ４を相補的にオンオフすることしかできないが、制御信号Ｓ４を導入することによって上述した通り軽負荷モード時にＭＯＳトランジスタＱ１〜Ｑ４全てをオフ状態にすることができる。これにより、軽負荷モード時の省電力化を図ることができる。軽負荷モード制御部８１Ａの制御によってＭＯＳトランジスタＱ１〜Ｑ４全てがオフ状態になっているときに出力電圧Ｖ_ＯＵＴが所定値よりも小さくなると、軽負荷モード制御部８１Ａは、軽負荷モードであると判定した場合と逆の制御を行い、軽負荷モード時の制御を解除する。

なお、制御信号Ｓ４を導入せずに軽負荷モード時に外部ピンＰ５をローレベルにするだけでは、ＭＯＳトランジスタＱ１〜Ｑ３はオフ状態にできてもＭＯＳトランジスタＱ４がオン状態になってしまい、軽負荷モード時に出力電圧Ｖ_ＯＵＴの印加端→ＭＯＳトランジスタＱ４→ＭＯＳトランジスタＱ１のボディダイオード→入力電圧Ｖ_ＩＮの印加端の経路で電流が逆流してしまうという問題が発生する。

また、制御信号Ｓ４は軽負荷モードでないときにローレベルになる。したがって、軽負荷モード時にＭＯＳトランジスタＱ１〜Ｑ４全てをオフ状態にする機能を使用しない場合は、外部ピン８２及び８３を接地すればよい。

図２０は、付加機能部８１及び信号処理部８４の他の構成例を示す図である。図２０に示す構成例では、付加機能部８１は定電流源８１Ｂ、コンパレータ８１Ｃ、及び基準電圧源８１Ｄによって構成され、信号処理部８４はバイポーラトランジスタ８４Ｃによって構成される。

定電流源８１Ｂから出力される定電流は、外部ピン８２及び８３を介してバイポーラトランジスタ８４Ｃに供給される。ｎｐｎ形のバイポーラトランジスタ８４Ｃのコレクタ及びベースが外部ピン８２に接続されバイポーラトランジスタ８４Ｃのエミッタが接地されているので、外部ピン８２及び８３にはバイポーラトランジスタ８４Ｃのベース・エミッタ間電圧が印加される。

バイポーラトランジスタ８４Ｃのベース・エミッタ間電圧は負の温度特性を有する。したがって、図２０に示すようにコンパレータ８１Ｃの反転入力端子と外部ピン８２とを接続し、基準電圧源８１Ｄから出力される基準電圧をコンパレータ８１Ｃの非反転入力端子に供給すれば、バイポーラトランジスタ８４Ｃが過熱状態であるときにコンパレータ８１Ｃの出力信号がハイレベルになり、バイポーラトランジスタ８４Ｃが過熱状態でないときにコンパレータ８１Ｃの出力信号がローレベルになる。コンパレータ８１Ｃの出力信号がハイレベルであるときに、メイン集積回路パッケージＭＰ１はサーマルシャットダウン動作（スイッチング制御停止）を行う。これにより、バイポーラトランジスタ８４Ｃの過熱状態すなわちサブ集積回路パッケージＳＰ１の過熱状態が解消される。バイポーラトランジスタ８４Ｃは、サブ集積回路パッケージＳＰ１内で過熱状態に陥る可能性が高いＭＯＳトランジスタＱ４の近傍に配置することが望ましい。なお、図１６に示す場合と同様に本実施形態のメイン集積回路パッケージＭＰ１を降圧型スイッチングレギュレータ１０４の一部品として用いた場合、付加機能部８１の動作は不要になる。したがって、例えば、第４実施形態においてメイン集積回路パッケージＭＰ１に搭載した判定回路６１を本実施形態においても採用し、判定回路６１の判定結果を次のように利用すればよい。判定回路６１の判定結果が外部ピンＰ５にＭＯＳトランジスタＱ３が接続されていることを示していれば、付加機能部８１を動作させる。一方、判定回路６１の判定結果が外部ピンＰ５にＭＯＳトランジスタＱ３が接続されていないことを示していれば、付加機能部８１の動作を停止させる。具体的な回路構成例としては、内部電源電圧Ｖ_ＤＤの印加端と定電流源８１Ｂとの間にスイッチを設け、判定回路６１の判定結果に応じて当該スイッチのオン／オフが切り替わる構成を挙げることができる。

図２１は、第５実施形態における外部ピンの配置例を示す図である。

メイン集積回路パッケージＭＰ１では、接地されている外部ピンＰ２が、外部ピンＰ５と外部ピン８２との間に配置される。これにより、外部ピン８２から出力される信号または外部ピン８２に入力される信号が、高周波信号である信号Ｓ３の影響を受けにくくなる。したがって、付加機能の信頼性が向上する。同様に、メイン集積回路パッケージＭＰ１では、接地されている外部ピンＰ２が、外部ピンＰ４と外部ピン８２との間に配置される。これにより、外部ピン８２から出力される信号または外部ピン８２に入力される信号が、高周波電圧であるスイッチ電圧Ｖ_ＳＷ１の影響を受けにくくなる。したがって、付加機能の信頼性が向上する。

上記の各実施形態では説明を省略しているが、ＭＯＳトランジスタＱ１〜Ｑ４のゲート前段には通常ゲートドライバが設けられる。サブ集積回路パッケージＳＰ１に外部ピン８５が設けられ、サブ集積回路パッケージＳＰ１内でＭＯＳトランジスタＱ３用ゲートドライバの接地端子及びＭＯＳトランジスタＱ４用ゲートドライバの接地端子が外部ピン８５に接続される。メイン集積回路パッケージＭＰ１に外部ピン８６が設けられ、メイン集積回路パッケージＭＰ１内でＭＯＳトランジスタＱ１用ゲートドライバの接地端子及びＭＯＳトランジスタＱ２用ゲートドライバの接地端子が外部ピン８６に接続される。

外部ピン８５及び外部ピン８６が共通のグランドに接続され、外部ピン８５及び外部ピン８６のグランドと外部ピンＰ１４のグランドとは分離される。これにより、各ゲートドライバのグランドレベルが揃い、ＭＯＳトランジスタＱ３に流れる電流によって各ゲートドライバのグランド電位が変動することが抑えることができる。したがって、ＭＯＳトランジスタＱ１〜Ｑ４のスイッチング制御の信頼性が向上する。

また、ＭＯＳトランジスタＱ３用ゲートドライバの電源電圧端子及びＭＯＳトランジスタＱ４用ゲートドライバの電源電圧端子はサブ集積回路パッケージＳＰ１内で外部ピンＰ１２に接続されている。すなわち、出力電圧Ｖ_ＯＵＴがＭＯＳトランジスタＱ３用ゲートドライバ及びＭＯＳトランジスタＱ４用ゲートドライバの電源電圧となる。これにより、サブ集積回路パッケージＳＰ１に電源電圧入力用の外部ピンを設ける必要がなくなり、サブ集積回路パッケージＳＰ１の外部ピンの個数を削減することができる。

なお、図１８に示す付加機能部８１は、入力電圧Ｖ_ＩＮが変動した場合においてランプ電圧Ｖ_Ｒの傾きをフィードフォワード制御するメイン集積回路パッケージに限定されず、昇圧用制御信号のオンデューティを固定する昇降圧型スイッチングレギュレータに用いることができるメイン集積回路パッケージ全般に適用することができる。図１８に示す付加機能部８１を適用するメイン集積回路パッケージは、例えばランプ電圧Ｖ_Ｒの代わりに一定の傾きを有するスロープ電圧又はインダクタＬ１の情報を反映したスロープ電圧を用いる構成にすることができる。

＜用途＞
次に、先に説明した各スイッチングレギュレータの用途例について説明する。図２２は、車載機器を搭載した車両の一構成例を示す外観図である。本構成例の車両Ｘは、バッテリ（不図示）と、バッテリから供給される直流電圧を入力するプライマリスイッチングレギュレータ（不図示）と、プライマリスイッチングレギュレータから出力される直流電圧を入力するセカンダリスイッチングレギュレータ（不図示）と、車載機器Ｘ１１〜Ｘ１７と、を搭載している。先に説明した各スイッチングレギュレータは例えばプライマリスイッチングレギュレータに適用することができる。

車載機器Ｘ１１〜Ｘ１７はそれぞれプライマリスイッチングレギュレータの出力電圧及びセカンダリスイッチングレギュレータの出力電圧のいずれかを電源電圧として用いる。

車載機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。

車載機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。

車載機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。

車載機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power Steering］制御、電子サスペンション制御など）を行うボディコントロールユニットである。

車載機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。

車載機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、電動サンルーフ、電動シート、及び、エアコンなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。

車載機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［Electronic Toll Collection System］など、ユーザの任意で車両Ｘに装着される電子機器である。

＜留意点＞
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、第５実施形態では付加機能の例として、軽負荷モード時の省電力制御と過熱保護機能を挙げたが、他の機能であってもよい。このように、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本発明は、あらゆる分野（家電分野、自動車分野、産業機械分野など）で用いられる昇降圧型スイッチングレギュレータに利用することが可能である。

１ 降圧用制御回路
２ ＡＮＤゲート
３ 固定デューティ回路
４、７３ ＮＯＴゲート
１１ エラーアンプ
１２、７１、７２、８１Ｄ 基準電圧源
１３ ランプ回路
１４、２７、５１〜５４、６９、７０、８１Ｃ コンパレータ
１５ 発振器
１６ タイミング制御回路
２１ 分圧回路
２２、３４ 電圧電流変換回路
２３ カレントミラー回路
３１ デューティ変換回路
３２ レベルシフタ
３３ ローパスフィルタ
３６、３７、８１Ｂ スイッチ
３８ カウンタ
６１ 判定回路
６３ マスク信号生成回路
６７、８１Ｂ 定電流源
８１ 付加機能部
８１Ａ 軽負荷モード制御部
８４ 信号処理部
８４Ａ ＮＯＴゲート
８４Ｂ ＡＮＤゲート
８４Ｃ バイポーラトランジスタ
１０１〜１０４ スイッチングレギュレータ
Ｃ１ 出力コンデンサ
Ｃ２〜Ｃ５、２６、４４ コンデンサ
Ｌ１ インダクタ
ＭＰ１ メイン集積回路パッケージ
Ｐ１〜Ｐ７、Ｐ１１〜Ｐ１４、８２、８３、８５、８６ 外部ピン
Ｑ１〜Ｑ１１、２４、２５、４２、４３、４５、６４〜６６、２Ａ、２Ｂ ＭＯＳトランジスタ
Ｒ０ 出力抵抗
Ｒ１、Ｒ２ 分圧抵抗
Ｒ３、Ｒ４、３５、４１、４６〜５０、６８ 抵抗
Ｒ_Ｃ、６２ 外付け抵抗
ＳＰ１ サブ集積回路パッケージ
Ｘ 車両
Ｘ１１〜Ｘ１７ 車載機器

Claims (12)

1. 入力電圧から出力電圧を生成するスイッチングレギュレータであって、
   第１端が前記入力電圧の印加端に接続された第１スイッチと、
   第１端が前記第１スイッチの第２端に接続されて第２端が前記入力電圧よりも低い所定電圧の印加端に接続された第２スイッチと、
   第１端が前記第１スイッチと前記第２スイッチの接続ノードに接続されたインダクタと、
   第１端が前記インダクタの第２端に接続されて第２端が前記所定電圧の印加端に接続された第３スイッチと、
   第１端が前記インダクタと前記第３スイッチの接続ノードに接続されて第２端が前記出力電圧の印加端に接続された第４スイッチと、
   前記出力電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、
   昇降圧モード時に前記第３スイッチのオンデューティＤ（０≦Ｄ≦１）を固定値Ｄ’（０＜Ｄ’＜１）に固定して前記第３スイッチ及び前記第４スイッチを相補的にオン／オフさせるための昇圧用制御信号を生成する第２制御回路と、
   を有し、
   前記第１制御回路は、前記入力電圧に応じた傾きのランプ電圧を生成するランプ電圧生成部を有し、前記ランプ電圧に応じて前記降圧用制御信号を生成することを特徴とするスイッチングレギュレータ。
2. 前記ランプ電圧生成部は、昇降圧モード時に前記固定値Ｄ’に応じた傾きの前記ランプ電圧を生成する請求項１に記載のスイッチングレギュレータ。
3. 前記第１制御回路は、
   前記出力電圧に応じた電圧と基準電圧との差分に応じた誤差信号を生成するエラーアンプと、
   前記ランプ電圧と前記誤差信号を比較して比較信号であるリセット信号を生成するコンパレータと、
   所定周波数のクロック信号であるセット信号を生成するオシレータと、
   前記セット信号と前記リセット信号に応じて前記降圧用制御信号を生成するタイミング制御回路と、
   を有する請求項１または請求項２に記載のスイッチングレギュレータ。
4. 前記コンパレータは、前記ランプ電圧及び前記誤差信号のいずれか一方に前記インダクタを流れる電流に応じたオフセットをかける請求項３に記載のスイッチングレギュレータ。
5. 前記所定の周波数が前記入力電圧に依存せず、
   前記ランプ電圧の周波数が前記所定の周波数と同一である請求項３または請求項４に記載のスイッチングレギュレータ。
6. 前記第１制御回路は、外部クロック信号が外部クロック信号入力端子に供給されているか否かを検知する検知部を有し、
   前記検知部によって前記外部クロック信号が前記外部クロック信号入力端子に供給されていることが検知されると、前記オシレータは前記外部クロック信号の周波数に応じて前記所定周波数を可変する請求項５に記載のスイッチングレギュレータ。
7. 前記ランプ電圧生成部は、
   前記入力電圧に応じた電流を生成する電流生成部と、
   前記電流生成部の出力電流を充電するコンデンサと、
   を有する請求項１〜請求項６のいずれか一項に記載のスイッチングレギュレータ。
8. 前記ランプ電圧生成部は、前記電流生成部の出力端から前記コンデンサに至る電流経路を導通／遮断する充電用スイッチをさらに有する請求項７に記載のスイッチングレギュレータ。
9. 前記ランプ電圧生成部は、前記コンデンサを放電させて前記コンデンサの充電電圧をリセットするリセット部を有する請求項７または請求項８に記載のスイッチングレギュレータ。
10. 入力電圧から出力電圧を生成するスイッチングレギュレータであって、
    第１端が前記入力電圧の印加端に接続された第１スイッチと、
    第１端が前記第１スイッチの第２端に接続されて第２端が前記入力電圧よりも低い所定電圧の印加端に接続された第２スイッチと、
    第１端が前記第１スイッチと前記第２スイッチの接続ノードに接続されたインダクタと、
    第１端が前記インダクタの第２端に接続されて第２端が前記所定電圧の印加端に接続された第３スイッチと、
    第１端が前記インダクタと前記第３スイッチの接続ノードに接続されて第２端が前記出力電圧の印加端に接続された第４スイッチと、
    前記出力電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、
    昇降圧モード時に前記第３スイッチのオンデューティを前記出力電圧及び前記入力電圧それぞれと独立して設定して前記第３スイッチ及び前記第４スイッチを相補的にオン／オフさせるための昇圧用制御信号を生成する第２制御回路と、
    を有し、
    前記第１制御回路は、前記入力電圧に応じた傾きのランプ電圧を生成するランプ電圧生成部を有し、前記ランプ電圧に応じて前記降圧用制御信号を生成することを特徴とするスイッチングレギュレータ。
11. 入力電圧が印加される第１外部ピンと、
    前記入力電圧よりも低い所定電圧が印加される第２外部ピンと、
    帰還電圧が印加される第３外部ピンと、
    第１端が前記第１外部ピンに接続された第１スイッチと、
    第１端が前記第１スイッチの第２端に接続されて第２端が前記第２外部ピンに接続された第２スイッチと、
    前記第１スイッチと前記第２スイッチの接続ノードに接続される第４外部ピンと、
    前記帰還電圧に応じて前記第１スイッチ及び前記第２スイッチを相補的にオン／オフさせるための降圧用制御信号を生成する第１制御回路と、
    昇降圧モード時にオンデューティＤ（０≦Ｄ≦１）が固定値Ｄ’（０＜Ｄ’＜１）に固定されているパルス信号を生成する第２制御回路と、
    前記昇降圧モード時に前記パルス信号を外部に出力する第５外部ピンと、
    を有し、
    前記第１制御回路は、前記入力電圧に応じた傾きのランプ電圧を生成するランプ電圧生成部を有し、前記ランプ電圧に応じて前記降圧用制御信号を生成することを特徴とする集積回路パッケージ。
12. 請求項１〜請求項１０のいずれか一項に記載のスイッチングレギュレータと、
    前記スイッチングレギュレータに電力を供給するバッテリと、
    を有することを特徴とする車両。

Images