JP2018026498A - Method of masking semiconductor package - Google Patents

Method of masking semiconductor package Download PDF

Info

Publication number
JP2018026498A
JP2018026498A JP2016158683A JP2016158683A JP2018026498A JP 2018026498 A JP2018026498 A JP 2018026498A JP 2016158683 A JP2016158683 A JP 2016158683A JP 2016158683 A JP2016158683 A JP 2016158683A JP 2018026498 A JP2018026498 A JP 2018026498A
Authority
JP
Japan
Prior art keywords
semiconductor package
masking
holding
tape
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016158683A
Other languages
Japanese (ja)
Inventor
伸一郎 森
Shinichiro Mori
伸一郎 森
山本 雅之
Masayuki Yamamoto
雅之 山本
▲高▼橋 智一
智一 ▲高▼橋
Tomokazu Takahashi
俊平 田中
Shunpei Tanaka
俊平 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Seiki Co Ltd
Nitto Denko Corp
Original Assignee
Nitto Seiki Co Ltd
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Seiki Co Ltd, Nitto Denko Corp filed Critical Nitto Seiki Co Ltd
Priority to JP2016158683A priority Critical patent/JP2018026498A/en
Publication of JP2018026498A publication Critical patent/JP2018026498A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Abstract

PROBLEM TO BE SOLVED: To provide a method of masking semiconductor package capable of masking the part other than a predetermined region precisely, in order to perform specific processing, e.g., electromagnetic shielding, precisely for a predetermined region in a semiconductor package.SOLUTION: A holding jig J including recesses 61 sectioned by bulkhead 63 is suction held on a porous table 11, and each semiconductor package P is arranged in each recess 61 of the semiconductor package P. For the semiconductor package P held stably in the recess 61, a masking tape T is pasted to cover a bump 59 completely. By performing electromagnetic shielding for the semiconductor package P where a predetermined region is covered, various processing, e.g., electromagnetic shielding, laser marking, and the like, can be executed precisely for the region excepting the part coated with the masking tape.SELECTED DRAWING: Figure 9

Description

本発明は、半導体装置、特に封止型半導体パッケージの所定部位にマスキングを行うための、半導体パッケージのマスキング方法に関する。   The present invention relates to a masking method of a semiconductor device, in particular, a masking method of a semiconductor package for masking a predetermined part of a sealed semiconductor package.

スマートフォン等の無線通信機器において、内蔵された半導体素子から発生する電磁波がアンテナ等に干渉することによって受信性能に悪影響を及ぼすことがある。このような電磁波による悪影響を防止するための手法としては、板金シールドによって回路や機器を覆って電磁波の発生を抑制する方法が、従来は主流であった。   In wireless communication devices such as smartphones, reception performance may be adversely affected by electromagnetic waves generated from built-in semiconductor elements interfering with an antenna or the like. Conventionally, as a method for preventing such an adverse effect due to electromagnetic waves, a method of suppressing the generation of electromagnetic waves by covering a circuit or device with a sheet metal shield has been the mainstream.

しかし近年では通信機器の薄型化などの要請が強く、実装面積の大きい板金シールドは機器の小型化・薄型化の阻害要因となる。そこで、板金シールドによる抑制方法に代わる方法として、半導体素子レベル、すなわち部品レベルで電磁波の発生を抑制する方法が模索されている。   However, in recent years, there has been a strong demand for thinner communication devices, and sheet metal shields with a large mounting area are an obstacle to reducing the size and thickness of devices. Therefore, a method for suppressing the generation of electromagnetic waves at the semiconductor element level, that is, the component level, is being sought as an alternative to the suppression method using the sheet metal shield.

半導体素子は、小片化された半導体チップを絶縁性樹脂などによって封止して(パッケージ化して)半導体パッケージとすることにより、半導体チップの保護などを図っている(例えば、特許文献1)。半導体パッケージは、小片化した半導体チップを支持テープ上に多数配置させ、半導体チップを絶縁性の材料で封止した後、バンプや回路を形成させ、再度ダイシング処理で小片化することによって製造される。半導体素子レベルで電磁波を抑制する方法としては、スパッタ処理、めっき処理、スプレー処理などの処理によって、半導体パッケージの各々を、電磁波を遮断するシールド材(電磁シールド)で覆う方法が提案されている(例えば、特許文献2)。   A semiconductor element protects a semiconductor chip by sealing a small semiconductor chip with an insulating resin or the like to form a semiconductor package (for example, Patent Document 1). A semiconductor package is manufactured by arranging a large number of small semiconductor chips on a support tape, sealing the semiconductor chip with an insulating material, forming bumps and circuits, and then dicing again with a dicing process. . As a method for suppressing electromagnetic waves at the semiconductor element level, a method is proposed in which each of the semiconductor packages is covered with a shielding material (electromagnetic shield) that blocks electromagnetic waves by processes such as sputtering, plating, and spraying ( For example, Patent Document 2).

特開2012−49502JP2012-49502 特開2012−39104JP2012-39104A

しかしながら、上記従来の方法では次のような問題がある。
すなわち、半導体パッケージを電磁シールドで覆う場合、半導体パッケージのターゲットエリアを精密に電磁シールドで覆わせることが困難であるので、半導体素子レベルにおける電磁波低減性能を向上させることが難しいという問題が懸念される。
However, the conventional method has the following problems.
That is, when the semiconductor package is covered with an electromagnetic shield, it is difficult to precisely cover the target area of the semiconductor package with the electromagnetic shield, and there is a concern that it is difficult to improve the electromagnetic wave reduction performance at the semiconductor element level. .

ここで図を用いて、従来方法の問題について説明する。図20(a)に示すように、半導体パッケージ101は、基板層103と、小片化された半導体チップを絶縁性樹脂で覆ってなる封止樹脂層105とが積層された構造を有している。基板層103の表面には回路107が形成されており、さらにバンプ109を備えている。   Here, the problem of the conventional method will be described with reference to the drawings. As shown in FIG. 20A, the semiconductor package 101 has a structure in which a substrate layer 103 and a sealing resin layer 105 formed by covering a semiconductor chip that has been fragmented with an insulating resin are laminated. . A circuit 107 is formed on the surface of the substrate layer 103 and further includes bumps 109.

半導体パッケージ101の各々を、電磁シールド材からなるシールド層111で覆う場合、図20(b)に示すように、シールド層111がバンプ109に接することなく、かつ封止樹脂層105および基板層103の側面を十分に被覆するように形成されることが必要である。しかし、シールド層111が過剰に形成されると図20(c)に示すように、導体からなるシールド層111がバンプ109と接するように形成されてバンプ109のショートが発生する。   When each of the semiconductor packages 101 is covered with a shield layer 111 made of an electromagnetic shield material, as shown in FIG. 20B, the shield layer 111 does not come into contact with the bump 109, and the sealing resin layer 105 and the substrate layer 103. It is necessary to be formed so as to sufficiently cover the side surface. However, if the shield layer 111 is excessively formed, the shield layer 111 made of a conductor is formed so as to be in contact with the bump 109 as shown in FIG.

半導体パッケージのサイズは非常に小さいので、個々の半導体パッケージにおいて、要求される精度の電磁シールド処理を実現することは困難が伴う。このように、半導体パッケージにおいて、要求される範囲に限定された精密処理の実現性に係る課題は、電磁シールド処理に限らず、レーザーマーキング処理などの様々な処理工程において発生する。   Since the size of the semiconductor package is very small, it is difficult to realize electromagnetic shielding processing with the required accuracy in each semiconductor package. As described above, in the semiconductor package, the problem relating to the feasibility of the precision processing limited to the required range occurs not only in the electromagnetic shield processing but also in various processing steps such as laser marking processing.

本発明はこのような事情に鑑みてなされたものであって、電磁シールド処理を例とする特定の処理を、半導体パッケージにおける所定の領域に対して精密に行うべく、当該所定の領域以外の部分を精密にマスキングできる半導体パッケージのマスキング方法を提供することを主たる目的とする。   The present invention has been made in view of such circumstances, and in order to precisely perform a specific process, such as an electromagnetic shield process, on a predetermined area in a semiconductor package, a part other than the predetermined area The main object of the present invention is to provide a method for masking a semiconductor package capable of precisely masking the mask.

この発明は、このような目的を達成するために、次のような構成をとる。
すなわち、本発明に係る半導体パッケージのマスキング方法は、表面にバンプが形成された基板層と、小片化された半導体素子を絶縁性材料で覆って封止した封止層とが積層されてなる半導体パッケージを保持させる保持工程と、
保持された前記半導体パッケージに対してマスキングテープを貼り付けて少なくとも前記バンプを被覆するマスキング工程と、
を備えることを特徴とする。
In order to achieve such an object, the present invention has the following configuration.
That is, the semiconductor package masking method according to the present invention is a semiconductor in which a substrate layer having bumps formed on its surface and a sealing layer in which a semiconductor element that has been cut into pieces is covered with an insulating material and sealed. A holding step for holding the package;
A masking step of covering at least the bumps by applying a masking tape to the held semiconductor package;
It is characterized by providing.

(作用・効果)この方法によれば、保持工程において半導体パッケージを保持し、マスキング工程において、少なくともバンプを被覆するようにマスキングテープを貼り付ける。半導体パッケージのバンプ部分はマスキング工程で被覆されるので、その後電磁シールド処理等の処置を半導体パッケージに行う場合、バンプ部分に当該処置が行われて製品不良が発生することを確実に回避できる。   (Operation / Effect) According to this method, the semiconductor package is held in the holding step, and in the masking step, the masking tape is applied so as to cover at least the bumps. Since the bump portion of the semiconductor package is covered by the masking process, it is possible to reliably avoid the occurrence of a product defect due to the treatment being performed on the bump portion when a treatment such as an electromagnetic shielding process is subsequently performed on the semiconductor package.

また、上述した発明において、前記半導体パッケージと同形状を有するセル部と、前記セル部同士を区画する隔壁とを有する保持部を設置する保持部設置工程を備え、
前記保持工程において、前記保持部設置工程で設置された前記保持部に対して前記セル部の各々の内部に前記半導体パッケージの各々を保持させることが好ましい。
Further, in the above-described invention, a holding part installation step of installing a holding part having a cell part having the same shape as the semiconductor package and a partition wall partitioning the cell parts,
In the holding step, each of the semiconductor packages is preferably held inside each of the cell portions with respect to the holding portion installed in the holding portion installing step.

(作用・効果)この構成によれば、半導体パッケージの各々は、隔壁で区画されたセル部の内部に保持された状態でマスキングテープが貼り付けられる。セル部は半導体パッケージと同形状であり、隔壁によって半導体パッケージの位置ズレが防止される。そのため、半導体パッケージの各々はセル部の内部においてより安定に保持されるので、マスキング工程をより精密に実行できる。   (Operation / Effect) According to this configuration, each of the semiconductor packages is attached with the masking tape while being held inside the cell section partitioned by the partition walls. The cell portion has the same shape as the semiconductor package, and the positional deviation of the semiconductor package is prevented by the partition walls. Therefore, each of the semiconductor packages is held more stably inside the cell portion, so that the masking process can be executed more precisely.

また、上述した発明において、前記保持工程において、前記隔壁の上面の高さは前記バンプの頂部の高さより低く、かつ前記基板層の表面の高さより高い位置となるように前記半導体パッケージの各々を保持させることが好ましい。   Further, in the above-described invention, in the holding step, each of the semiconductor packages is arranged such that the height of the upper surface of the partition wall is lower than the height of the top of the bump and higher than the height of the surface of the substrate layer. It is preferable to hold.

(作用・効果)この構成によれば、保持工程において、隔壁の上面の高さはバンプの頂部の高さより低く、かつ基板層の表面の高さより高い位置となる。そのため、マスキング工程において、バンプをマスキングテープで確実に被覆させることができる。一方で基板層の低い位置までマスキングテープが被覆することを回避できるので、マスキング処理される部分が過度に広くなることがない。その結果、マスキング処理の対象範囲を精密に限定できるので、半導体パッケージのより広い部分に対して電磁シールド処理などの特定処理を実行できる。   (Operation / Effect) According to this configuration, in the holding step, the height of the upper surface of the partition wall is lower than the height of the top of the bump and higher than the height of the surface of the substrate layer. Therefore, the bump can be reliably covered with the masking tape in the masking step. On the other hand, since it is possible to avoid the masking tape covering the lower position of the substrate layer, the masked portion does not become excessively wide. As a result, the target range of the masking process can be precisely limited, so that a specific process such as an electromagnetic shield process can be performed on a wider part of the semiconductor package.

また、上述した発明において、前記セル部は、上部から底部に向かって先細りとなるテーパ状となっていることが好ましい。   In the above-described invention, it is preferable that the cell portion has a tapered shape that tapers from the top toward the bottom.

(作用・効果)この構成によれば、セル部は上部から底部に向かって先細りとなるテーパ状となっているので、底部においては半導体パッケージとの隙間が狭くなる。そのため、セル部に保持された状態の半導体パッケージにおいて、位置ズレが発生することをより確実に回避できる。   (Operation / Effect) According to this configuration, since the cell portion is tapered from the top toward the bottom, the gap with the semiconductor package is narrowed at the bottom. Therefore, it is possible to more reliably avoid the occurrence of positional deviation in the semiconductor package held in the cell portion.

一方でセル部の上部では半導体パッケージとの隙間が広くなるので、マスキング工程において、マスキングテープを構成する粘着剤が当該隙間に入り込みやすくなる。その結果、バンプや基板層の表面など、マスキングが要求される部分をより確実にマスキングテープで被覆できる。従って、半導体パッケージの安定性とマスキングの確実性とをいずれも享受できる。   On the other hand, since the gap with the semiconductor package is widened at the upper part of the cell portion, the adhesive constituting the masking tape easily enters the gap in the masking step. As a result, a portion requiring masking, such as a bump or the surface of a substrate layer, can be more reliably covered with a masking tape. Therefore, both the stability of the semiconductor package and the certainty of masking can be enjoyed.

また、上述した発明において、前記保持部の外形は円形となっていることが好ましい。   In the above-described invention, the outer shape of the holding portion is preferably circular.

(作用・効果)この構成によれば、保持部の外形は円形となっているので、セル部が設けられている位置に依らず、半導体ウエハなど円盤状の構成と同様に保持部を取り扱うことができる。従って、保持部に対して搬送・配置などの処置をより容易かつ確実に実行できる。   (Function / Effect) According to this configuration, since the outer shape of the holding portion is circular, the holding portion can be handled in the same manner as a disk-like configuration such as a semiconductor wafer regardless of the position where the cell portion is provided. Can do. Therefore, it is possible to more easily and surely perform treatment such as conveyance and arrangement on the holding unit.

また、上述した発明において、前記マスキング工程において、貼付けローラを所定の方向に転動させて半導体パッケージに前記マスキングテープを貼り付けることが好ましい。   In the above-described invention, it is preferable that in the masking step, the masking tape is attached to the semiconductor package by rolling an attaching roller in a predetermined direction.

(作用・効果)この構成によれば、貼付けローラの転動によって半導体パッケージにマスキングテープを貼り付けるので、より好適かつ確実に半導体パッケージのマスキングを実行できる。   (Operation / Effect) According to this configuration, since the masking tape is attached to the semiconductor package by the rolling of the attaching roller, the masking of the semiconductor package can be executed more suitably and reliably.

また、上述した発明において、前記マスキング工程において、前記貼付けローラの転動位置によって前記貼付けローラの押圧力を制御することが好ましい。   In the above-described invention, it is preferable that the pressing force of the sticking roller is controlled by the rolling position of the sticking roller in the masking step.

(作用・効果)この構成によれば、貼付けローラの転動位置によって貼付けローラの押圧力を制御するので、半導体パッケージの各々の配置位置によってマスキングのバラツキが発生することをより確実に回避できる。   (Operation / Effect) According to this configuration, since the pressing force of the affixing roller is controlled by the rolling position of the affixing roller, it is possible to more reliably avoid the occurrence of masking variations depending on the arrangement positions of the semiconductor packages.

また、上述した発明において、前記マスキング工程において、チャンバ内を減圧し、差圧により半導体パッケージに前記マスキングテープを貼り付けることが好ましい。   In the above-described invention, it is preferable that in the masking step, the pressure in the chamber is reduced and the masking tape is attached to the semiconductor package by a differential pressure.

(作用・効果)この構成によれば、チャンバ内を減圧し、差圧により半導体パッケージにマスキングテープを貼り付けるので、より好適かつ確実に半導体パッケージのマスキングを実行できる。また、半導体パッケージの配置位置によるマスキングのバラツキをより低減できる。   (Operation / Effect) According to this configuration, the inside of the chamber is decompressed and the masking tape is attached to the semiconductor package by the differential pressure, so that the semiconductor package can be masked more suitably and reliably. Further, the masking variation due to the arrangement position of the semiconductor package can be further reduced.

実施例に係るマスキングテープ貼付け装置の基本構成を示す斜視図である。It is a perspective view which shows the basic composition of the masking tape sticking apparatus which concerns on an Example. 実施例に係る貼付けユニットの構成を示す側面図である。It is a side view which shows the structure of the sticking unit which concerns on an Example. 実施例に係る半導体パッケージの構成を説明する側面図である。It is a side view explaining the structure of the semiconductor package which concerns on an Example. 実施例に係る保持用治具の構成を説明する図である。(a)は保持用治具の平面図であり、(b)は(a)に示す保持用治具JのA−A断面図である。It is a figure explaining the structure of the holding jig which concerns on an Example. (A) is a top view of the holding jig, (b) is an AA cross-sectional view of the holding jig J shown in (a). 実施例に係る保持用治具および半導体パッケージの構成を説明する図である。 (a)は保持用治具に配置された半導体パッケージの状態を示す断面図であり、(b)は保持用治具の凹部と半導体パッケージのサイズとの相関を示す断面図である。It is a figure explaining the structure of the holding jig and semiconductor package which concern on an Example. (A) is sectional drawing which shows the state of the semiconductor package arrange | positioned at the jig | tool for holding | maintenance, (b) is sectional drawing which shows the correlation with the recessed part of a jig | tool for holding | maintenance, and the size of a semiconductor package. 実施例に係るマスキングテープ貼付け装置の動作を説明するフローチャートである。It is a flowchart explaining operation | movement of the masking tape sticking apparatus which concerns on an Example. ステップS1において保持用治具が載置される状態を説明する図である。It is a figure explaining the state in which the holding jig is mounted in step S1. ステップS2において半導体パッケージが凹部に配置される状態を説明する図である。It is a figure explaining the state by which a semiconductor package is arrange | positioned in a recessed part in step S2. ステップS3における構成を示す図である。(a)はマスキングテープが貼り付けられる状態を示す図であり、(b)は(a)においてAで示される領域の拡大図である。It is a figure which shows the structure in step S3. (A) is a figure which shows the state by which a masking tape is affixed, (b) is an enlarged view of the area | region shown by A in (a). ステップS4における構成を示す図である。It is a figure which shows the structure in step S4. ステップS6における構成を示す図である。(a)はテープ搬送装置がマスキングテープを吸着保持する状態を示す図であり、(b)は吸着保持の後、テープ搬送装置がマスキングテープとともに半導体パッケージを搬送する状態を示す図である。It is a figure which shows the structure in step S6. (A) is a figure which shows the state in which a tape conveyance apparatus adsorbs and holds a masking tape, (b) is a figure which shows the state in which a tape conveyance apparatus conveys a semiconductor package with a masking tape after adsorption holding. 比較例の構成を示す図である。(a)隔壁で区画しない比較例において、半導体パッケージが配置される位置を示す平面図であり、(b)は比較例において、貼付けローラの押圧力と半導体パッケージの配置位置との関係を示す図であり、(c)は過剰な押圧力によって、要求される範囲以上にマスキングが行われた状態を示す図であり、(d)は押圧力が不十分であることによって、要求される範囲にマスキングが行われなかった状態を示す図である。It is a figure which shows the structure of a comparative example. (A) It is a top view which shows the position where a semiconductor package is arrange | positioned in the comparative example which does not partition with a partition, (b) is a figure which shows the relationship between the pressing force of a sticking roller, and the arrangement position of a semiconductor package in a comparative example. (C) is a diagram showing a state in which masking is performed more than the required range due to excessive pressing force, and (d) is a required range due to insufficient pressing force. It is a figure which shows the state which was not masked. 変形例(1)の構成を示す図である。(a)はチャンバ内を減圧する前の状態を示す図であり、(b)はチャンバ内を減圧して半導体パッケージにテープを貼り付ける状態を示す図である。It is a figure which shows the structure of a modification (1). (A) is a figure which shows the state before depressurizing the inside of a chamber, (b) is a figure which shows the state which depressurizes the inside of a chamber and affixes a tape on a semiconductor package. 変形例(2)の構成を示す図である。(a)はステップS3における装置の構成を示す図であり、(b)はステップS6において、リングフレームを把持することによって、半導体パッケージおよびマスキングテープを搬送させる状態を示す図である。It is a figure which shows the structure of a modification (2). (A) is a figure which shows the structure of the apparatus in step S3, (b) is a figure which shows the state which conveys a semiconductor package and a masking tape by gripping a ring frame in step S6. 変形例の構成を示す図である。(a)は変形例(3)の構成を示す図であり、(b)は変形例(4)の構成を示す図である。It is a figure which shows the structure of a modification. (A) is a figure which shows the structure of a modification (3), (b) is a figure which shows the structure of a modification (4). 変形例(6)に係るポーラステーブルの構成を示す図である。It is a figure which shows the structure of the porous table which concerns on a modification (6). 変形例(7)の構成を示す図である。(a)はマスキングテープを変形させて半導体パッケージを凹部から離隔させる構成を示す図であり、(b)は保持用治具を変形させて半導体パッケージを凹部から離隔させる構成を示す図である。It is a figure which shows the structure of a modification (7). (A) is a figure which shows the structure which deform | transforms a masking tape and separates a semiconductor package from a recessed part, (b) is a figure which shows the structure which deform | transforms a holding jig and separates a semiconductor package from a recessed part. 変形例(8)に係る凹部の構成を示す断面図である。It is sectional drawing which shows the structure of the recessed part which concerns on a modification (8). 変形例(9)に係る保持用治具構成を示す図である。It is a figure which shows the jig | tool structure for holding | maintenance concerning a modification (9). 半導体パッケージに対する処理に係る、従来の問題点を説明する図である。(a)は半導体パッケージの構成を示す断面図であり、(b)は要求される範囲に対して正確に処理がなされた状態の一例を示す図であり、(c)は要求される範囲を超えて処理がなされた状態の一例を示す図である。It is a figure explaining the conventional problem which concerns on the process with respect to a semiconductor package. (A) is sectional drawing which shows the structure of a semiconductor package, (b) is a figure which shows an example of the state processed correctly with respect to the requested | required range, (c) is a figure which shows the requested | required range. It is a figure which shows an example of the state in which the process was made exceeding.

以下、図面を参照して本発明の実施例を説明する。図1は、実施例に係るマスキングテープ貼付け装置1の全体構成を示す斜視図である。   Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a perspective view illustrating an overall configuration of a masking tape attaching apparatus 1 according to an embodiment.

<全体構成の説明>
実施例に係るマスキングテープ貼付け装置1は、円盤状の保持用治具Jを収納したカセットC1が装填される治具供給/回収部3、ロボットアーム5を備えた治具搬送機構7、アライメントステージ9、保持用治具Jおよび半導体パッケージPを載置して吸着保持するポーラステーブル11、半導体パッケージPに貼付け処理を行ったマスキングテープTを収納するカセットC2が装填されるパッケージ回収部12を備えている。
<Description of overall configuration>
The masking tape attaching apparatus 1 according to the embodiment includes a jig supply / recovery unit 3 in which a cassette C1 containing a disk-shaped holding jig J is loaded, a jig transport mechanism 7 including a robot arm 5, an alignment stage. 9. A porous table 11 on which the holding jig J and the semiconductor package P are placed and sucked and held, and a package collection unit 12 in which a cassette C2 for storing the masking tape T applied to the semiconductor package P is loaded. ing.

なお図示しない構成として、マスキングテープ貼付け装置1は半導体パッケージPを収納するパッケージ収納部と、半導体パッケージPをポーラステーブル11に搬送するパッケージ搬送部とを備えている。パッケージ搬送部の例としては、ピックアンドプレイスロボットやダイボンダなどが挙げられる。またマスキングテープTは一例として粘着層と基材層とが積層した構成を備えている。粘着層は粘着剤を含んでおり、マスキング対象部位を被覆する。   As a configuration not shown, the masking tape attaching device 1 includes a package storage unit that stores the semiconductor package P and a package transfer unit that transfers the semiconductor package P to the porous table 11. Examples of the package transport unit include a pick and place robot and a die bonder. The masking tape T has a configuration in which an adhesive layer and a base material layer are laminated as an example. The adhesive layer contains an adhesive and covers the portion to be masked.

ポーラステーブル11に載置された半導体パッケージPに向けてマスキング用のマスキングテープTを供給するテープ供給部13、テープ供給部13から供給されたセパレータ付きのマスキングテープTからセパレータsを剥離回収するセパレータ回収部15、ポーラステーブル11に載置されて吸着保持された半導体パッケージPにマスキングテープTを貼付ける貼付けユニット17、半導体パッケージPに貼付けられたマスキングテープTを所定の形状に切断するテープ切断装置19、半導体パッケージPに貼り付けて切断処理した後の不要なマスキングテープTを剥離する剥離ユニット21、剥離ユニット21で剥離されたマスキングテープTを巻き取り回収するテープ回収部23などが備えられている。   A tape supply unit 13 that supplies a masking tape T for masking toward a semiconductor package P placed on the porous table 11, and a separator that peels and collects the separator s from the masking tape T with a separator supplied from the tape supply unit 13. A collecting unit 15, a sticking unit 17 for sticking the masking tape T to the semiconductor package P placed on the porous table 11 and held by suction, and a tape cutting device for cutting the masking tape T attached to the semiconductor package P into a predetermined shape 19. A peeling unit 21 that peels off an unnecessary masking tape T after being attached to the semiconductor package P and cut, a tape recovery unit 23 that winds and collects the masking tape T peeled off by the peeling unit 21, and the like are provided. Yes.

治具供給/回収部3を構成するカセットC1は、円盤状の保持用治具Jを水平姿勢で多段に差込み収納可能となっている。治具搬送機構7に備えられたロボットアーム5は、水平に進退移動可能に構成されるとともに、全体が駆動旋回および昇降可能となっている。そして、ロボットアーム5の先端には、馬蹄形をした真空吸着式の治具保持部5aが備えられている。   The cassette C1 constituting the jig supply / recovery unit 3 can store the disk-shaped holding jig J in multiple stages in a horizontal posture. The robot arm 5 provided in the jig transport mechanism 7 is configured to be capable of moving forward and backward horizontally, and is capable of driving and turning as a whole. The tip of the robot arm 5 is provided with a horseshoe-shaped vacuum suction-type jig holding portion 5a.

治具保持部5aは、カセットCに多段に収納された保持用治具J同士の間隙に差し入れて保持用治具Jを裏面から吸着保持し、吸着保持した保持用治具JをカセットCから引き出して、アライメントステージ9、ポーラステーブル11、および、治具供給/回収部3の順に搬送するようになっている。アライメントステージ9は、治具搬送機構7によって搬入載置された保持用治具Jを、その外周に形成されたノッチNなどに基づいて位置合せを行うようになっている。   The jig holding portion 5a is inserted into the gap between the holding jigs J housed in multiple stages in the cassette C to suck and hold the holding jig J from the back surface, and the holding jig J sucked and held from the cassette C. The alignment stage 9, the porous table 11, and the jig supply / collection unit 3 are transported in this order. The alignment stage 9 is configured to align the holding jig J carried in and placed by the jig transport mechanism 7 based on the notch N formed on the outer periphery thereof.

ポーラステーブル11は後述するように複数の吸着孔を備えており、治具搬送機構7から移載されて所定の位置合わせ姿勢で載置された保持用治具Jを真空吸着するようになっている。またポーラステーブル11は、保持用治具Jの凹部に設置された半導体パッケージPの各々を真空吸着するように構成されている。なおポーラステーブル11に代えて、金属や樹脂などで構成され、比較的大きい(例えば直径1mm程度)吸着穴を複数個有するテーブルを用いてもよい。   As will be described later, the porous table 11 includes a plurality of suction holes, and vacuum-holds the holding jig J transferred from the jig transport mechanism 7 and placed in a predetermined alignment posture. Yes. The porous table 11 is configured to vacuum-suck each of the semiconductor packages P installed in the recesses of the holding jig J. Instead of the porous table 11, a table made of metal, resin, or the like and having a plurality of relatively large (for example, a diameter of about 1 mm) suction holes may be used.

テープ供給部13は図2に示すように、供給ボビン29から繰り出されたセパレータs付きのマスキングテープTを1または2以上のガイドローラ31に巻回案内し、セパレータsを剥離したマスキングテープTを貼付けユニット17に導くよう構成されている。供給ボビン29は、適度の回転抵抗を与えられて過剰なテープ繰り出しが行われないように構成されている。   As shown in FIG. 2, the tape supply unit 13 guides the masking tape T with the separator s delivered from the supply bobbin 29 by winding it around one or more guide rollers 31, and removes the masking tape T from which the separator s has been peeled off. It is configured to lead to the pasting unit 17. The supply bobbin 29 is configured so as to be given an appropriate rotational resistance so that excessive tape feeding is not performed.

セパレータ回収部15は、マスキングテープTから剥離されたセパレータsを巻き取る回収ボビン33が巻き取り方向に回転駆動されるようになっている。貼付けユニット17には貼付けローラ35が前向き水平に備えられており、図2に示すスライド案内機構37および図示されないネジ送り式の駆動機構によって左右水平に往復駆動されるようになっている。   In the separator collection unit 15, the collection bobbin 33 that winds up the separator s peeled from the masking tape T is rotationally driven in the winding direction. The affixing unit 17 is provided with an affixing roller 35 that faces forward and is horizontally reciprocated by a slide guide mechanism 37 shown in FIG. 2 and a screw feed type drive mechanism (not shown).

剥離ユニット21には剥離ローラ39が前向き水平に備えられている。剥離ローラ39は、スライド案内機構37および図示されないネジ送り式の駆動機構によって左右水平に往復駆動されるように構成されている。   The peeling unit 21 is provided with a peeling roller 39 that faces forward and horizontally. The peeling roller 39 is configured to be reciprocated horizontally by a slide guide mechanism 37 and a screw feed type drive mechanism (not shown).

テープ回収部23は、不要となったマスキングテープT、すなわち不要テープT’を巻き取る回収ボビン41が巻き取り方向に回転駆動されるようになっている。不要テープT’は、ウエハWの外形に沿って切り抜かれた残りのマスキングテープ片などが挙げられる。   The tape collecting unit 23 is configured such that a masking tape T that is no longer needed, that is, a collecting bobbin 41 that winds up the unnecessary tape T ′ is rotated in the winding direction. Examples of the unnecessary tape T ′ include the remaining masking tape pieces cut out along the outer shape of the wafer W.

テープ切断装置19は図1に示すように、可動台43と、回動軸44と、一対の支持アーム45とを備えている。可動台43は上下方向(z方向)昇降可能に構成される。回動軸44は可動台43の遊端部に設けられており、上下方向(z方向)の軸周りに回動可能となっている。支持アーム45は回動軸44から下方に延出された支持部材の下端部に設けられ、水平方向へスライド調節可能に貫通支持されている。   As shown in FIG. 1, the tape cutting device 19 includes a movable table 43, a rotating shaft 44, and a pair of support arms 45. The movable table 43 is configured to be movable up and down (z direction). The rotation shaft 44 is provided at the free end of the movable base 43 and can be rotated around an axis in the vertical direction (z direction). The support arm 45 is provided at a lower end portion of a support member that extends downward from the rotation shaft 44 and is supported so as to be slidable in the horizontal direction.

支持アーム45の遊端側にはカッタユニット47が備えられており、カッタユニット47には、刃先を下向きにしたカッタ刃25が装着されている。つまり、回動軸44が縦軸心Pを旋回中心として旋回することにより、支持アーム45もz方向の軸周りに旋回する。支持アーム45の旋回移動により、カッタ刃25が保持用治具Jの外周に沿って移動してマスキングテープTを切り抜くよう構成されている。   A cutter unit 47 is provided on the free end side of the support arm 45, and a cutter blade 25 with a cutting edge facing downward is attached to the cutter unit 47. That is, as the pivot shaft 44 pivots about the longitudinal axis P, the support arm 45 also pivots about the z-direction axis. The cutter blade 25 is moved along the outer periphery of the holding jig J by the turning movement of the support arm 45 to cut out the masking tape T.

また支持アーム45のスライド調節によって、カッタ刃25の旋回中心である縦軸心Pからの距離が調節される。このような構成により、カッタ刃25の旋回半径を保持用治具Jの径に対応して変更調節することが可能になっている。   Further, by adjusting the slide of the support arm 45, the distance from the vertical axis P, which is the turning center of the cutter blade 25, is adjusted. With such a configuration, the turning radius of the cutter blade 25 can be changed and adjusted in accordance with the diameter of the holding jig J.

ここで、半導体パッケージPおよび保持用治具Jの構成について説明する。実施例に係る半導体パッケージPは全体として略直方体の構成を有しており、図3に示すように第1基板層51と、接地用のアースを備えるアース層53と、第2基板層55と、封止層57とが順に積層された構成を有している。第1基板層51は表面にバンプ59を備えている。また第1基板層51の表面には、図示しない回路が形成されている。封止層57は、小片化された図示しない半導体チップを絶縁性材料で封止した構成となっている。半導体チップは図示しないバンプなどによって第2基板層55と電気的に接続されている。   Here, the configurations of the semiconductor package P and the holding jig J will be described. The semiconductor package P according to the embodiment has a substantially rectangular parallelepiped configuration as a whole, and as shown in FIG. 3, a first substrate layer 51, an earth layer 53 having a grounding ground, a second substrate layer 55, And a sealing layer 57 are sequentially laminated. The first substrate layer 51 has bumps 59 on the surface. A circuit (not shown) is formed on the surface of the first substrate layer 51. The sealing layer 57 has a configuration in which a small semiconductor chip (not shown) is sealed with an insulating material. The semiconductor chip is electrically connected to the second substrate layer 55 by a bump or the like (not shown).

保持用治具Jは図4(a)に示すように円盤状の外形を有しており、位置決め用のノッチNが形成されている。保持用治具Jの外形は円形に限ることはなく、SEMIスタンダード、または日本半導体製造装置協会等で定めているウエハの外形と同じ形状であることが好ましい。保持用治具Jの好ましい外形の一例としては、略長方形などが挙げられる。   As shown in FIG. 4A, the holding jig J has a disk-like outer shape, and a notch N for positioning is formed. The outer shape of the holding jig J is not limited to a circle, and is preferably the same shape as the outer shape of the wafer defined by the SEMI standard or the Japan Semiconductor Manufacturing Equipment Association. As an example of a preferable outer shape of the holding jig J, a substantially rectangular shape or the like can be given.

保持用治具Jの表面には凹部61が多数形成されている。凹部61の各々は一例として二次元マトリクス状に配設されており、凹部61の各々は隔壁63によって区画されている。凹部61の形状は、半導体パッケージPの外形と略同じ形状となっている。すなわち、凹部61の各々に半導体パッケージPの各々を配置させることにより、隔壁63で区画された凹部61の内部において半導体パッケージPを安定に保持できるように構成されている。   A number of recesses 61 are formed on the surface of the holding jig J. Each of the recesses 61 is arranged in a two-dimensional matrix as an example, and each of the recesses 61 is partitioned by a partition wall 63. The shape of the recess 61 is substantially the same as the outer shape of the semiconductor package P. In other words, each semiconductor package P is disposed in each of the recesses 61 so that the semiconductor package P can be stably held inside the recesses 61 defined by the partition walls 63.

保持用治具Jを構成する材料は、樹脂を例とする可撓性および屈曲性を有する材料であることが好ましく、弾性を有するゴム等で構成されることが特に好ましい。また、図4(b)に示すように、凹部61の各々の底部61aには吸着孔65が設けられている。なお、保持用治具Jは本発明における保持部に相当する。凹部61は本発明におけるセル部に相当する。   The material constituting the holding jig J is preferably a material having flexibility and flexibility such as resin, and particularly preferably made of elastic rubber or the like. Further, as shown in FIG. 4B, suction holes 65 are provided in the bottom portions 61 a of the recesses 61. The holding jig J corresponds to the holding portion in the present invention. The recess 61 corresponds to a cell portion in the present invention.

図5(a)は、ポーラステーブル11に吸着保持された保持用治具Jの凹部61に、半導体パッケージPの各々が配置された状態を示している。ポーラステーブル11は複数の吸着孔12を備え、吸着孔12の各々は吸引装置14に接続されている。位置決めされた保持用治具Jをポーラステーブル11に載置させると、保持用治具Jに設けられている吸着孔65の各々は、ポーラステーブル11の吸着孔12と連通接続されるように構成される。   FIG. 5A shows a state in which each of the semiconductor packages P is arranged in the recess 61 of the holding jig J held by suction on the porous table 11. The porous table 11 includes a plurality of suction holes 12, and each of the suction holes 12 is connected to a suction device 14. When the positioned holding jig J is placed on the porous table 11, each of the suction holes 65 provided in the holding jig J is connected to the suction hole 12 of the porous table 11. Is done.

半導体パッケージPにおいて、封止層57の底面から第1基板層51の表面までの高さをH1、封止層57の底面からバンプ59の頂部までの高さをH2とする。実施例に係る保持用治具Jにおいて、凹部61の底面から隔壁63の上面63aまでの高さRは図5(b)に示すように、半導体パッケージPにおける高さH1より高く、高さH2より低いように構成されることが好ましい。   In the semiconductor package P, the height from the bottom surface of the sealing layer 57 to the surface of the first substrate layer 51 is H1, and the height from the bottom surface of the sealing layer 57 to the top of the bump 59 is H2. In the holding jig J according to the embodiment, the height R from the bottom surface of the recess 61 to the upper surface 63a of the partition wall 63 is higher than the height H1 in the semiconductor package P as shown in FIG. It is preferable to be configured to be lower.

また、隔壁63の上面63aは、非粘着処理がなされていることが好ましい。非粘着処理の一例としては、アルミニウムで構成された上面63aをテフロン(登録商標)によってコーティング処理する構成などが挙げられる。なお、凹部61の底面から隔壁63の上面63aまでの高さRは、マスキングテープTによる被覆(マスキング)が要求される範囲に応じて、適宜変更してよい。実施例においてマスキングが要求される範囲は、バンプ59全体および第1基板層51の表面全体であるので、高さRは図5(b)に示す程度に調整されている。   Further, the upper surface 63a of the partition wall 63 is preferably subjected to non-adhesive treatment. As an example of the non-adhesive treatment, there may be mentioned a configuration in which the upper surface 63a made of aluminum is coated with Teflon (registered trademark). The height R from the bottom surface of the recess 61 to the upper surface 63a of the partition wall 63 may be changed as appropriate according to the range in which the masking tape T is required to be covered (masking). In the embodiment, the range where masking is required is the entire bump 59 and the entire surface of the first substrate layer 51, and therefore the height R is adjusted to the extent shown in FIG.

<装置の動作の説明>
次に、実施例に係るマスキングテープ貼付け装置1を用いてマスキングテープTを半導体パッケージPの各々に貼付けるための一連の動作を説明する。図6は、保護用のマスキングテープTを半導体パッケージPに貼付ける工程を説明するフローチャートである。
<Explanation of device operation>
Next, a series of operations for attaching the masking tape T to each of the semiconductor packages P using the masking tape attaching apparatus 1 according to the embodiment will be described. FIG. 6 is a flowchart for explaining a process of attaching the protective masking tape T to the semiconductor package P.

ステップS1(保持用治具の載置)
貼付け指令が出されると、先ず、治具搬送機構7におけるロボットアーム5がカセット台に載置装填されたカセットC1に向けて移動される。ロボットアーム5は、治具保持部5aをカセットCに収容されている保持用治具同士の隙間に挿入し、治具保持部5aで円盤状の保持用治具Jを裏面(下面)から吸着保持して搬出し、取り出した保持用治具Jをアライメントステージ9に移載する。
Step S1 (placement of holding jig)
When a sticking command is issued, first, the robot arm 5 in the jig transport mechanism 7 is moved toward the cassette C1 placed and loaded on the cassette base. The robot arm 5 inserts the jig holding portion 5a into the gap between the holding jigs housed in the cassette C, and sucks the disc-shaped holding jig J from the back surface (lower surface) with the jig holding portion 5a. The holding jig J held and taken out is transferred to the alignment stage 9.

アライメントステージ9に載置された保持用治具Jは、保持用治具Jの外周に形成されているノッチNを利用して位置合わせされる。位置合わせが完了した保持用治具Jは再びロボットアーム5によって搬出されて、図7に示すようにポーラステーブル11に載置される。ポーラステーブル11に載置された保持用治具Jは旋回され、保持用治具Jの中心がポーラステーブル11の中心の上にあるように位置合わせされる。このとき、凹部61の底面に設けられている吸着孔65の各々は、吸着孔12と連通接続されるように位置合わせが行われる。   The holding jig J placed on the alignment stage 9 is aligned using a notch N formed on the outer periphery of the holding jig J. The holding jig J for which the alignment has been completed is carried out again by the robot arm 5 and placed on the porous table 11 as shown in FIG. The holding jig J placed on the porous table 11 is turned and aligned so that the center of the holding jig J is above the center of the porous table 11. At this time, each of the suction holes 65 provided on the bottom surface of the recess 61 is aligned so as to be connected to the suction hole 12.

ポーラステーブル11の上で位置合わせされた保持用治具Jは、吸引装置14によってポーラステーブル11に吸着保持される。すなわち、吸引装置14は吸着孔12を介して保持用治具Jを吸着する。ステップS1に係る工程は、本発明における保持部設置工程に相当する。   The holding jig J aligned on the porous table 11 is sucked and held on the porous table 11 by the suction device 14. That is, the suction device 14 sucks the holding jig J through the suction hole 12. The process according to step S1 corresponds to the holding part installation process in the present invention.

なお、図2に示すように、貼付けユニット17と剥離ユニット21は左側の初期位置にある。また、テープ切断装置19のカッタ刃25は、上方の初期位置でそれぞれ待機している。   In addition, as shown in FIG. 2, the affixing unit 17 and the peeling unit 21 are in the left initial position. Moreover, the cutter blade 25 of the tape cutting device 19 is each waiting in the upper initial position.

ステップS2(半導体パッケージの供給)
保持用治具Jをポーラステーブル11に吸着保持させた後、半導体パッケージPの供給が行われる。パッケージ搬送部は、パッケージ収納部に収納されている半導体パッケージPをポーラステーブル11に向けて供給搬送する。そして図8に示すように、ポーラステーブル11に吸着保持されている保持用治具Jの凹部61の各々に、半導体パッケージPを1つずつ配置していく。
Step S2 (Semiconductor package supply)
After the holding jig J is sucked and held on the porous table 11, the semiconductor package P is supplied. The package transport unit supplies and transports the semiconductor package P stored in the package storage unit toward the porous table 11. Then, as shown in FIG. 8, one semiconductor package P is arranged in each of the recesses 61 of the holding jig J held by suction on the porous table 11.

吸着孔65の各々は吸着孔12と連通接続されているので、凹部61の内部に配置された半導体パッケージPの各々は、吸着孔65および吸着孔12を介して吸引装置14によってポーラステーブル11に吸着保持される。また、凹部61の各々は隔壁63によって区画されており、凹部61の内部の形状は半導体パッケージPの外形と略同じである。そのため、保持用治具Jの凹部61に配置することによって、ポーラステーブル11の上で半導体パッケージPの位置ズレが発生することを回避できる。従って、半導体パッケージPの各々は保持用治具Jの凹部61において安定に保持される。凹部61の各々に半導体パッケージPを配置させ、保持用治具Jを介して半導体パッケージPをポーラステーブル11に安定保持させることによってステップS2の工程は完了する。ステップS2の工程は、本発明における保持工程に相当する。   Since each of the suction holes 65 is connected in communication with the suction hole 12, each of the semiconductor packages P arranged inside the recess 61 is attached to the porous table 11 by the suction device 14 via the suction hole 65 and the suction hole 12. Adsorbed and held. Further, each of the recesses 61 is partitioned by a partition wall 63, and the inner shape of the recess 61 is substantially the same as the outer shape of the semiconductor package P. Therefore, by disposing in the concave portion 61 of the holding jig J, it is possible to avoid the positional deviation of the semiconductor package P on the porous table 11. Accordingly, each of the semiconductor packages P is stably held in the recess 61 of the holding jig J. The semiconductor package P is disposed in each of the recesses 61, and the semiconductor package P is stably held on the porous table 11 via the holding jig J, thereby completing the step S2. Step S2 corresponds to the holding step in the present invention.

ステップS3(テープ貼付け処理)
次に、図2において仮想線(二点鎖線)で示すように、貼付けユニット17の貼付けローラ35が下降されるとともに、この貼付けローラ35でマスキングテープTを下方に押圧しながらウエハW上を前方(図2では右方向)に転動する。これによって図9(a)に示すように、マスキングテープTが半導体パッケージPの表面全体に貼り付けられる。
Step S3 (tape attaching process)
Next, as shown by a virtual line (two-dot chain line) in FIG. 2, the affixing roller 35 of the affixing unit 17 is lowered, and the masking tape T is pressed downward by the affixing roller 35 while moving forward on the wafer W. Roll in the right direction in FIG. As a result, the masking tape T is attached to the entire surface of the semiconductor package P as shown in FIG.

図5(b)で示すように、隔壁63の高さRは、半導体パッケージPにおける高さH2より低く、かつ高さH1より高くなるように調整されている。そのため、凹部61の内部で半導体パッケージPを安定保持した状態において、隔壁63の上面63aは高さ方向(z方向)においてバンプ59の頂部と第1基板部51の上面との間に位置する。   As shown in FIG. 5B, the height R of the partition wall 63 is adjusted to be lower than the height H2 in the semiconductor package P and higher than the height H1. Therefore, in a state where the semiconductor package P is stably held inside the recess 61, the upper surface 63 a of the partition wall 63 is located between the top of the bump 59 and the upper surface of the first substrate unit 51 in the height direction (z direction).

従って図9(b)に示すように、貼り付けられたマスキングテープTの粘着層は、貼付けローラ35の押圧力により、少なくとも半導体パッケージPの表面全体(バンプ59の全体および第1基板部51の上面全体)を被覆する。一方でアースが設けられているアース層53は、マスキングテープTの粘着層によって被覆されない。そのため、電磁シールド処理の対象領域以外の部分である、バンプ59および第1基板部51の上面を、マスキングテープTの粘着層によって完全に被覆(マスク)することができる。各半導体パッケージPの表面全体をマスキングテープTでマスクすることにより、ステップS3に係るテープ貼付け処理は完了する。ステップS3に係る工程は本発明におけるマスキング工程に相当する。   Accordingly, as shown in FIG. 9B, the adhesive layer of the masking tape T that has been affixed is at least the entire surface of the semiconductor package P (the entire bump 59 and the first substrate 51) by the pressing force of the affixing roller 35. Cover the entire top surface). On the other hand, the ground layer 53 provided with the ground is not covered with the adhesive layer of the masking tape T. Therefore, it is possible to completely cover (mask) the upper surfaces of the bumps 59 and the first substrate unit 51, which are portions other than the target region of the electromagnetic shielding process, with the adhesive layer of the masking tape T. By masking the entire surface of each semiconductor package P with the masking tape T, the tape attaching process according to step S3 is completed. The process according to step S3 corresponds to the masking process in the present invention.

ステップS4(テープ切断処理)
テープ貼付け処理が完了した後、ステップS4に係るテープ切断処理を開始する。すなわち貼付けローラ35が転動して貼付けユニット17が終端位置に達すると、図10に示すように、上方に待機していたカッタ刃25が下降されて、マスキングテープTに突き刺される。そして回動軸44がz方向の軸周り回動することにより支持アーム45が旋回される。これに伴ってカッタ刃25が保持用治具Jの外周縁に摺接しながら旋回移動するので、マスキングテープTが保持用治具Jの外周に沿って切断される
Step S4 (tape cutting process)
After the tape sticking process is completed, the tape cutting process according to step S4 is started. That is, when the affixing roller 35 rolls and the affixing unit 17 reaches the end position, the cutter blade 25 waiting upward is lowered and pierced by the masking tape T as shown in FIG. Then, the support arm 45 is turned by turning the turning shaft 44 around the axis in the z direction. Along with this, the cutter blade 25 pivots while sliding on the outer peripheral edge of the holding jig J, so that the masking tape T is cut along the outer periphery of the holding jig J.

ステップS5(不要なテープの回収)
保持用治具Jの外周に沿ったテープ切断が終了すると、カッタ刃25は元の待機位置まで上昇される。次いで、剥離ユニット21が前方へ移動しながらウエハW上で切り抜き切断されて残った不要テープT’を巻き上げて剥離する。剥離ユニット21が剥離作業の終了位置に達すると、剥離ユニット21と貼付けユニット17とが逆方向に移動して初期位置に復帰する。このとき、不要テープT’が回収ボビン41に巻き取られるとともに、一定量のマスキングテープTがテープ供給部13から繰り出される。
Step S5 (collection of unnecessary tape)
When the tape cutting along the outer periphery of the holding jig J is completed, the cutter blade 25 is raised to the original standby position. Next, the unnecessary tape T ′ cut and cut on the wafer W is wound up and peeled off while the peeling unit 21 moves forward. When the peeling unit 21 reaches the end position of the peeling operation, the peeling unit 21 and the pasting unit 17 move in the opposite directions and return to the initial position. At this time, the unnecessary tape T ′ is wound around the recovery bobbin 41 and a certain amount of masking tape T is fed out from the tape supply unit 13.

ステップS6(処理済パッケージの回収)
ステップS5までの各処理が終了すると、テープ貼付け処理が行われた半導体パッケージの回収を行う。まず吸引装置14を制御して、ポーラステーブル11における半導体パッケージPの吸着保持を解除させる。その後、図11(a)に示すように、保持用治具Jの外周に沿って切り抜かれたマスキングテープTpの上面を、テープ搬送装置Gが吸着する。
Step S6 (collection of processed packages)
When each process up to step S5 is completed, the semiconductor package subjected to the tape pasting process is collected. First, the suction device 14 is controlled to release the suction holding of the semiconductor package P on the porous table 11. Thereafter, as shown in FIG. 11A, the tape transport device G adsorbs the upper surface of the masking tape Tp cut out along the outer periphery of the holding jig J.

マスキングテープTpは、各半導体パッケージPの表面全体を被覆するように貼り付けられている。また隔壁63の上面63aは非粘着処理が行われているので、マスキングテープTは保持用治具Jから剥離し易くなっている。そのため図11(b)に示すように、マスキングテープTpを吸着保持したテープ搬送装置Gが上方に移動することにより、半導体パッケージPの各々は保持用治具Jの凹部61から離れ、マスキングテープTpとともに上方に移動する。   The masking tape Tp is affixed so as to cover the entire surface of each semiconductor package P. Further, since the upper surface 63a of the partition wall 63 is subjected to non-adhesion processing, the masking tape T is easily peeled off from the holding jig J. Therefore, as shown in FIG. 11B, when the tape transport device G holding the masking tape Tp is moved upward, each of the semiconductor packages P is separated from the recess 61 of the holding jig J, and the masking tape Tp. And move upward.

このとき、ポーラステーブル11における保持用治具Jの吸着保持は維持されていることが好ましい。すなわち、保持用治具Jを吸着保持する吸着孔12と、吸着孔65と連通接続して半導体パッケージPを吸着保持する吸着孔12とはそれぞれ別の吸引装置14に接続され、保持用治具Jの吸着保持と半導体パッケージPの吸着保持とを独立に制御する構成とすることがより好ましい。   At this time, it is preferable that the holding of the holding jig J on the porous table 11 is maintained. That is, the suction hole 12 that sucks and holds the holding jig J and the suction hole 12 that is connected to the suction hole 65 and sucks and holds the semiconductor package P are connected to different suction devices 14, respectively. More preferably, the suction holding of J and the suction holding of the semiconductor package P are controlled independently.

上方に移動したマスキングテープTpは、半導体パッケージPの各々とともにテープ搬送装置Gに移載され、図1に示されるパッケージ回収部12のカセットC2に回収される。なお、ポーラステーブル11上に残っている保持用治具Jは、必要に応じてロボットアーム5によって治具供給/回収部3に回収される。以上で1回のマスキングテープ貼付け処理が完了し、以後、上記作動を順次繰返してゆく。   The masking tape Tp moved upward is transferred to the tape transport device G together with each of the semiconductor packages P, and collected in the cassette C2 of the package collection unit 12 shown in FIG. The holding jig J remaining on the porous table 11 is collected by the robot arm 5 to the jig supply / collection unit 3 as necessary. Thus, one masking tape application process is completed, and thereafter the above operations are sequentially repeated.

パッケージ回収部12に回収された半導体パッケージPはバンプ59の全体および第1基板層51の表面全体が被覆された状態である。一方で隔壁63の高さおよび貼付けローラの押圧力を適切に調整することにより、アース層53および第2基板層55はマスキングテープTによる被覆を受けないように構成されている。   The semiconductor package P recovered by the package recovery unit 12 is in a state where the entire bump 59 and the entire surface of the first substrate layer 51 are covered. On the other hand, the ground layer 53 and the second substrate layer 55 are configured not to be covered with the masking tape T by appropriately adjusting the height of the partition wall 63 and the pressing force of the sticking roller.

そのためマスキング処理が行われて回収された半導体パッケージPに対して、以降、電磁シールド処理を行うことにより、バンプ59や第1基板層51の表面に電磁シールド層が形成されることを確実に回避しつつ、アース層53および封止層57などに対しては確実に電磁シールド材で被覆させることができる。すなわち電磁シールド層とバンプ59との接触を確実に回避できるとともに、電磁シールド層はアース層53によって確実に接地される。従って、ショートの発生を回避しつつ、電磁波の発生を半導体部品レベルで確実に防止できる機器の製造が可能となる。   For this reason, the semiconductor package P collected by the masking process is subsequently subjected to the electromagnetic shield process, thereby reliably avoiding the formation of the electromagnetic shield layer on the surface of the bump 59 or the first substrate layer 51. However, the ground layer 53 and the sealing layer 57 can be reliably covered with the electromagnetic shielding material. That is, contact between the electromagnetic shield layer and the bump 59 can be reliably avoided, and the electromagnetic shield layer is reliably grounded by the earth layer 53. Accordingly, it is possible to manufacture a device that can reliably prevent the generation of electromagnetic waves at the semiconductor component level while avoiding the occurrence of a short circuit.

また、マスキングの対象となる半導体パッケージPは小片化されているので、シールド処理の対象となるアース層53および封止層57の面はすでに露出されており、半導体パッケージP同士の距離を大きくできる。そのため、マスキング後における電磁シールド層の形成工程をより容易かつ好適に実行できる。   In addition, since the semiconductor package P to be masked is fragmented, the surfaces of the ground layer 53 and the sealing layer 57 to be shielded are already exposed, and the distance between the semiconductor packages P can be increased. . Therefore, the process of forming the electromagnetic shield layer after masking can be executed more easily and suitably.

なお、マスキング処理後の半導体パッケージPに対しては、電磁シールド処理に限定されない種々の処理を行うことができる。一例としては、レーザーマーキング処理などが挙げられる。すなわちバンプ59、または第1基板層51の上面に形成された回路を例とする所望の部位をマスキングで確実に防護しつつ、防護された部位以外の部分に対してレーザーマーキング処理を施すことができる。   Note that various processes that are not limited to the electromagnetic shielding process can be performed on the semiconductor package P after the masking process. An example is a laser marking process. That is, a laser marking process may be performed on a portion other than the protected portion while reliably protecting the desired portion, such as the bump 59 or the circuit formed on the upper surface of the first substrate layer 51, with masking. it can.

また処理の他の例として、パッケージオンパッケージ法(PoP)による実装処理なども挙げられる。すなわち個片化された半導体パッケージPを積層させて実装処理を行う場合、予め下層側の半導体パッケージPについてバンプ59等をマスキングすることにより、上層側の半導体パッケージPによって下層側のパッケージのバンプ59がストレスを受けるという問題を好適に回避できる。   Another example of the process is a mounting process by a package on package method (PoP). That is, when performing the mounting process by stacking the separated semiconductor packages P, the bumps 59 and the like of the lower layer side semiconductor package P are masked in advance so that the bumps 59 of the lower layer side package are covered by the upper layer side semiconductor package P. It is possible to suitably avoid the problem of being stressed.

<実施例の構成による効果>
このように、本発明に係るマスキングテープ貼付け装置1は、小片化された状態の半導体パッケージの表面にマスキングテープを貼り付ける。マスキングテープの貼り付けにより、各半導体パッケージの表面に形成されているバンプ59の全体が、マスキングテープの粘着層によって好適に被覆される。そのためバンプ59などの所定の部分をマスキングテープによって確実に防護しつつ、所定の部分以外(封止層57やアース層53など)に対して、電磁シールド処理など特定の処理を精密に施すことができる。また、小片化された後の半導体パッケージの各々についてマスキング処理を行うので、マスキングされていない部位に対して特定の処理をより容易に行うことができる。
<Effects of Configuration of Example>
Thus, masking tape sticking device 1 concerning the present invention sticks a masking tape on the surface of a semiconductor package in the state of being fragmented. By applying the masking tape, the entire bumps 59 formed on the surface of each semiconductor package are suitably covered with the adhesive layer of the masking tape. Therefore, it is possible to precisely perform a specific process such as an electromagnetic shielding process on a part other than the predetermined part (such as the sealing layer 57 and the earth layer 53) while reliably protecting the predetermined part such as the bump 59 with the masking tape. it can. In addition, since the masking process is performed on each of the semiconductor packages after the fragmentation, the specific process can be more easily performed on the unmasked part.

実施例ではマスキングテープを貼り付ける際に、保持用治具Jを用いることにより、ポーラステーブル11の上で半導体パッケージPをより安定に保持させることができる。すなわち、隔壁63で区画された凹部61の各々に対して、各個の半導体パッケージPをそれぞれ配置する。凹部61の形状は半導体パッケージPの外形と同型状であるので、ポーラステーブル11の上における半導体パッケージPの各々の位置は、隔壁63によってより精密に保持される。従って、マスキングテープTを貼り付けする際に、半導体パッケージPの位置ズレに起因するマスキング不良の発生を好適に回避できる。   In the embodiment, the semiconductor package P can be more stably held on the porous table 11 by using the holding jig J when applying the masking tape. That is, each individual semiconductor package P is disposed in each of the recesses 61 defined by the partition walls 63. Since the shape of the recess 61 is the same shape as the outer shape of the semiconductor package P, each position of the semiconductor package P on the porous table 11 is more precisely held by the partition wall 63. Therefore, when the masking tape T is affixed, it is possible to preferably avoid the occurrence of masking failure due to the positional deviation of the semiconductor package P.

また、隔壁63は半導体パッケージPの高さ方向へ延びるように配設されている。また隔壁63の上面の高さはバンプ59の頂部と第1基板層51の表面との間となるように適切な位置に調整されている。そのため、貼付けローラ35の押圧力が半導体パッケージPに対して高さ方向(z方向)以外の方向に作用することを回避できる。すなわち、半導体パッケージPに対して高さ方向以外の方向に押圧力が作用することに起因して、半導体パッケージPが転倒または変形するといった問題を、保持用治具Jの隔壁63によって確実に防止できる。従って、小片化された後の多数の半導体パッケージPに対して、より少ない工程でマスキング処理を好適かつ確実に完了できるので、マスキング処理の効率を大きく向上できる。   The partition wall 63 is disposed so as to extend in the height direction of the semiconductor package P. The height of the upper surface of the partition wall 63 is adjusted to an appropriate position so as to be between the top of the bump 59 and the surface of the first substrate layer 51. Therefore, it can be avoided that the pressing force of the sticking roller 35 acts on the semiconductor package P in a direction other than the height direction (z direction). That is, the partition 63 of the holding jig J reliably prevents the semiconductor package P from being overturned or deformed due to the pressing force acting on the semiconductor package P in a direction other than the height direction. it can. Accordingly, since the masking process can be completed suitably and reliably with a smaller number of steps with respect to a large number of semiconductor packages P after being fragmented, the efficiency of the masking process can be greatly improved.

また隔壁63で区画された凹部61の内部に半導体パッケージPを配置させることにより、各々の半導体パッケージPに対するマスキングのバラツキ防止という効果をさらに得ることができる。一例として図12(a)に示すように半導体パッケージPをテーブルDの上に隔壁63で区画することなく配置した場合、左右の端部Eに比べて中央部Mではより多くの半導体パッケージPが配置される。   Further, by disposing the semiconductor package P inside the recess 61 partitioned by the partition wall 63, it is possible to further obtain an effect of preventing masking variations with respect to each semiconductor package P. As an example, when the semiconductor package P is arranged on the table D without being partitioned by the partition wall 63 as shown in FIG. 12A, more semiconductor packages P are present in the central portion M than in the left and right end portions E. Be placed.

この場合、図12(b)に示すように、貼付けローラ35の転動位置によって、貼付けローラ35から半導体パッケージPに作用する押圧力Cにバラツキが発生するので、半導体パッケージPのマスキングが不均一となる問題が懸念される。すなわち端部Eに配置されている半導体パッケージPに対しては比較的過剰な押圧力Cが作用するので、アース層53までマスキングテープTの粘着層で被覆される問題が懸念される(図12(c))。アース層53がマスキングされた半導体パッケージPに対してその後電磁シールド処理を行うと、形成された電磁シールド層はアースに接していないので、接地不良に起因するトラブルが発生する。   In this case, as shown in FIG. 12 (b), the pressing force C acting on the semiconductor package P from the sticking roller 35 varies depending on the rolling position of the sticking roller 35, so that the masking of the semiconductor package P is not uniform. We are concerned about the problem. That is, since a relatively excessive pressing force C acts on the semiconductor package P arranged at the end E, there is a concern that the ground layer 53 may be covered with the adhesive layer of the masking tape T (FIG. 12). (C)). If an electromagnetic shield process is subsequently performed on the semiconductor package P with the ground layer 53 masked, the formed electromagnetic shield layer is not in contact with the ground, and thus troubles due to poor grounding occur.

一方、保持用治具Jの中央部Mに配置された半導体パッケージでは、押圧力Cの不足により、マスキングの際にバンプ59が完全に被覆されないという問題が懸念される(図12(d))。バンプ59のマスキングが不完全な状態でその後の電磁シールド処理を行うと、電磁シールド層がバンプ59に接するので、ショートが発生する(図20(c)を参照)。このように、マスキングが不均一である場合、多数の半導体パッケージPの各々に対して、マスキング工程後の処理を精密に実行することが困難となる。   On the other hand, in the semiconductor package arranged in the central portion M of the holding jig J, there is a concern that the bump 59 is not completely covered at the time of masking due to the lack of the pressing force C (FIG. 12D). . If the subsequent electromagnetic shielding process is performed with the bump 59 masked incompletely, the electromagnetic shield layer contacts the bump 59, causing a short circuit (see FIG. 20C). Thus, when masking is non-uniform | heterogenous, it will become difficult to perform the process after a masking process with respect to each of many semiconductor packages P precisely.

実施例では半導体パッケージ同士の間を隔壁63で区画し、かつ当該隔壁63の高さは半導体パッケージPの表面(第1基板層51の表面)より高くなっている。この場合、貼付けローラ35の押圧力のバラツキは、適切な高さに調整された隔壁63の上面63aによって好適に低減されるので、半導体パッケージPの配置位置によるマスキングの不均一が発生することをより確実に回避できる。   In the embodiment, the semiconductor packages are partitioned by partition walls 63, and the height of the partition walls 63 is higher than the surface of the semiconductor package P (the surface of the first substrate layer 51). In this case, the variation in the pressing force of the affixing roller 35 is preferably reduced by the upper surface 63a of the partition wall 63 adjusted to an appropriate height, so that non-uniform masking due to the arrangement position of the semiconductor package P occurs. It can be avoided more reliably.

また、保持用治具Jの外形は半導体ウエハの外形と同様、円形となっている。具体的には、SEMIスタンダード、日本半導体製造装置協会等で定めているウエハの外形と同じ形状となっている。そのため、保持用治具Jに対して搬送・配置・位置合わせ等の処理を行う場合、半導体ウエハに対して同様の処理を行う装置の構成を適用できるので、マスキングテープ貼付け装置1における保持用治具Jの操作の最適化をより容易に行うことができる。   Further, the outer shape of the holding jig J is circular, similar to the outer shape of the semiconductor wafer. Specifically, it has the same shape as the wafer defined by the SEMI Standard, Japan Semiconductor Manufacturing Equipment Association, etc. For this reason, when carrying out processing such as transportation, arrangement, and alignment with respect to the holding jig J, a configuration of an apparatus that performs the same processing on the semiconductor wafer can be applied. The operation of the tool J can be optimized more easily.

本発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。   The present invention is not limited to the above embodiment, and can be modified as follows.

(1)実施例において、貼付けローラ35を転動させてマスキングテープTを貼り付ける、ローラ式の構成を例に挙げてマスキングテープ貼付け装置1の説明をしたが、チャンバを用いて真空下での差圧によってマスキングテープTを貼り付ける構成を適用してもよい。   (1) In the embodiment, the masking tape application device 1 has been described by taking as an example a roller-type configuration in which the application roller 35 is rolled to apply the masking tape T. You may apply the structure which affixes the masking tape T by a differential pressure.

変形例(1)に係るチャンバ式の構成では図13(a)に示すように、上ハウジング71aと下ハウジング71bとでマスキングテープTを挟み込んでチャンバ71を形成する。そしてポーラステーブル11に保持された半導体パッケージPをチャンバ71に収納した状態で、図示しない真空装置を用いて上ハウジング71aと下ハウジング71bの両空間の減圧を開始する。   In the chamber-type configuration according to the modification (1), as shown in FIG. 13A, the masking tape T is sandwiched between the upper housing 71a and the lower housing 71b to form the chamber 71. Then, in a state where the semiconductor package P held on the porous table 11 is housed in the chamber 71, pressure reduction of both the upper housing 71a and the lower housing 71b is started using a vacuum device (not shown).

このとき、下ハウジング71bの空間の気圧を上ハウジング71aの空間の気圧よりも低くなるよう制御することにより、図13(b)に示すように、差圧SpによってマスキングテープTが半導体パッケージPの各々の表面を被覆する。このような、チャンバ内を減圧しながらマスキングテープを貼り付ける構成を適用することにより、貼付けローラの押圧力のバラツキの影響を受けることなく、多数の半導体パッケージPをマスキングテープTで好適に被覆させることができる。   At this time, by controlling the air pressure in the space of the lower housing 71b to be lower than the air pressure in the space of the upper housing 71a, the masking tape T is attached to the semiconductor package P by the differential pressure Sp as shown in FIG. Each surface is coated. By applying such a configuration in which the masking tape is applied while reducing the pressure in the chamber, a large number of semiconductor packages P are suitably covered with the masking tape T without being affected by variations in the pressing force of the application roller. be able to.

(2)実施例および変形例の各々において、ポーラステーブル11の周囲にリングフレームfをさらに配設してもよい。すなわち図14(a)に示すように、リングフレームfの上面と半導体パッケージPの表面全体とをマスキングテープTで被覆させる構成を適用してもよい。   (2) In each of the embodiments and modifications, a ring frame f may be further disposed around the porous table 11. That is, as shown in FIG. 14A, a configuration in which the upper surface of the ring frame f and the entire surface of the semiconductor package P are covered with the masking tape T may be applied.

このような変形例(2)では、ステップS5においてリングフレームfに沿ってマスキングテープTを切断する。そして図14(b)に示すように、ステップS6において、搬送アームHなどを用いてリングフレームfを把持して上方へ移動させることにより、マスキングテープTpの上面全体を吸着保持することなく半導体パッケージPの各々を搬送できる。すなわち搬送の際に、マスキングテープTpおよび半導体パッケージPに対して無用な力が作用することを回避できるので、テープや半導体パッケージが損傷することを防止できる。   In such a modification (2), the masking tape T is cut along the ring frame f in step S5. Then, as shown in FIG. 14B, in step S6, the ring frame f is gripped and moved upward using the transfer arm H or the like, so that the entire upper surface of the masking tape Tp is not attracted and held. Each of P can be conveyed. That is, it is possible to prevent unnecessary force from acting on the masking tape Tp and the semiconductor package P during the conveyance, and thus it is possible to prevent the tape and the semiconductor package from being damaged.

(3)実施例および変形例の各々において、凹部61の各々の深さはいずれも同じ構成であったがこれに限られない。すなわち、凹部61の位置によって、凹部61の底部61aの高さを変更する構成を適用してもよい。保持用治具Jの隔壁63によってマスキングのバラツキを低減できるが、当該バラツキがゼロではない場合が考えられる。   (3) In each of the examples and the modified examples, the depth of each of the recesses 61 is the same, but is not limited thereto. That is, you may apply the structure which changes the height of the bottom part 61a of the recessed part 61 with the position of the recessed part 61. FIG. Although the masking variation can be reduced by the partition wall 63 of the holding jig J, there may be a case where the variation is not zero.

一例として、ローラ式でマスキングテープの貼付け処理を行う構成では、図12(b)で示すように、貼付けローラ35の転動位置が保持用治具Jの端部Eの上である場合では貼付けローラ35の転動位置が保持用治具Jの中央部Mである場合と比べて押圧力Cが大きい。そのため、端部Eに配置された半導体パッケージPは、中央部Mに配置された半導体パッケージPと比べて、マスキングテープTが半導体パッケージPのより下方まで被覆する傾向にある。   As an example, in the configuration in which the masking tape is applied by a roller type, the application is applied when the rolling position of the application roller 35 is on the end E of the holding jig J as shown in FIG. The pressing force C is larger than when the rolling position of the roller 35 is the central portion M of the holding jig J. Therefore, the semiconductor package P arranged at the end E tends to cover the masking tape T to the lower side of the semiconductor package P as compared with the semiconductor package P arranged at the center M.

そこで図15に示すように、半導体パッケージPに作用する押圧力Cのバラツキに応じて、保持用治具Jの端部Eでは凹部61の底部61aの高さを比較的低く構成させ、保持用治具Jの中央部Mでは底部61aの高さを比較的高くする。   Therefore, as shown in FIG. 15, the height of the bottom 61a of the recess 61 is configured to be relatively low at the end E of the holding jig J in accordance with the variation of the pressing force C acting on the semiconductor package P. In the central part M of the jig J, the height of the bottom 61a is made relatively high.

このように底部61aの高さを凹部61の位置によって変化させることにより、半導体パッケージPが吸着保持される位置の高さを適宜調整できる。従って、押圧力Cのバラツキがある場合であっても、半導体パッケージPの配置位置によってマスキングのバラツキが発生する問題を確実に回避できる。   In this way, by changing the height of the bottom 61a depending on the position of the recess 61, the height of the position where the semiconductor package P is sucked and held can be adjusted as appropriate. Therefore, even when the pressing force C varies, it is possible to reliably avoid the problem of masking variation depending on the arrangement position of the semiconductor package P.

(4)なお、半導体パッケージPの高さを調整する構成は保持用治具Jにおける底部61aの厚さを変化させる構成に限ることはなく、図15(b)に示すように、保持用治具Jの底部61aを少なくとも一部省略し、ポーラステーブル11において、z方向に昇降移動するピン75を凹部61の各々の下部に位置するように配設してもよい。半導体パッケージPが配置される位置に応じてピン75の高さを制御することにより、半導体パッケージPが吸着保持される位置の高さを適宜調整できる。またピン75はポーラステーブル11を上下方向に貫通するように設けてもよい。   (4) The structure for adjusting the height of the semiconductor package P is not limited to the structure for changing the thickness of the bottom 61a of the holding jig J. As shown in FIG. At least a part of the bottom 61a of the tool J may be omitted, and in the porous table 11, the pins 75 that move up and down in the z direction may be disposed at the lower portions of the recesses 61. By controlling the height of the pin 75 in accordance with the position where the semiconductor package P is disposed, the height of the position where the semiconductor package P is sucked and held can be adjusted as appropriate. Further, the pin 75 may be provided so as to penetrate the porous table 11 in the vertical direction.

(5)実施例および各変形例において、貼付けローラ35の転動位置によって貼付けローラ35の押圧力が変更するように、貼付けローラ35の動作を制御する構成を適用してもよい。 (5) In the embodiment and each modification, a configuration for controlling the operation of the affixing roller 35 may be applied so that the pressing force of the affixing roller 35 is changed depending on the rolling position of the affixing roller 35.

一例として、ステップS3において貼付けローラ35が保持用治具Jの端部Eの上を転動している場合、マスキングテープTに対する貼付けローラ35の押圧力Cが比較的大きくなるように制御する。一方で貼付けローラ35が保持用治具Jの中央部Mの上を転動している場合、押圧力Cが比較的小さくなるように制御する。   As an example, when the sticking roller 35 is rolling on the end E of the holding jig J in step S3, the pressing force C of the sticking roller 35 against the masking tape T is controlled to be relatively large. On the other hand, when the affixing roller 35 rolls on the center portion M of the holding jig J, the pressing force C is controlled to be relatively small.

このように押圧力Cの大きさを貼付けローラ35の転動位置によって制御することにより、保持用治具Jの底部61aの高さが一定である場合であっても半導体パッケージPの配置位置によるマスキングのバラツキが発生することを好適に回避できる。   By controlling the magnitude of the pressing force C according to the rolling position of the sticking roller 35 in this way, even if the height of the bottom 61a of the holding jig J is constant, it depends on the arrangement position of the semiconductor package P. The occurrence of masking variations can be suitably avoided.

(6)実施例および各変形例において、凹部61および隔壁63は図16に示すように、ポーラステーブル11と一体に形成された構成であってもよい。   (6) In the embodiment and each modification, the recess 61 and the partition wall 63 may be formed integrally with the porous table 11 as shown in FIG.

(7)ステップS6において半導体パッケージPを保持用治具Jから離れさせる構成は、図11(b)に示すような、テープ搬送装置Gの吸着保持によって、マスキングテープTpの全体を一体として保持用治具Jから離反移動させる構成に限られない。すなわち図17(a)に示すように、切り抜かれたマスキングテープTpの端部に力を加えて変形させることによって、半導体パッケージPを保持用治具Jから離隔させてもよい。   (7) The configuration in which the semiconductor package P is separated from the holding jig J in step S6 is for holding the entire masking tape Tp as a whole by sucking and holding the tape transport device G as shown in FIG. The configuration is not limited to moving away from the jig J. That is, as shown in FIG. 17A, the semiconductor package P may be separated from the holding jig J by applying a force to the end portion of the masking tape Tp that has been cut out and deforming it.

また図17(b)に示すように、保持用治具Jを屈曲変形させることによって、半導体パッケージPを保持用治具Jから離れさせてもよい。このような構成ではマスキングテープTが変形しないので、半導体パッケージPにストレスが加わる問題や、半導体パッケージからマスキングテープTpが剥離する問題を好適に回避できる。特に保持用治具Jが、可撓性および弾性を有する材料(ゴムなど)である場合、図17(b)に示す保持用治具Jの屈曲変形をより容易に実行できる。   As shown in FIG. 17B, the semiconductor package P may be separated from the holding jig J by bending and deforming the holding jig J. In such a configuration, since the masking tape T is not deformed, it is possible to suitably avoid the problem that stress is applied to the semiconductor package P and the problem that the masking tape Tp is peeled off from the semiconductor package. In particular, when the holding jig J is a material having flexibility and elasticity (such as rubber), the bending deformation of the holding jig J shown in FIG.

(8)実施例および各変形例において、図18に示すように、凹部61は底部61aに向かって先細りとなるテーパ状であってもよい。この場合、底部61aの広さW1は比較的せまいので、半導体パッケージPと隔壁63との隙間が小さくなる。そのため、凹部61に配置された状態において、半導体パッケージPの位置ズレが発生することをより好適に回避できる。従って、変形例(8)において、底部61aの広さW1は半導体パッケージPの底部の広さと略同じであることがより好ましい。   (8) In the example and each modification, as shown in FIG. 18, the recess 61 may have a tapered shape that tapers toward the bottom 61a. In this case, since the width W1 of the bottom 61a is relatively small, the gap between the semiconductor package P and the partition wall 63 is reduced. Therefore, it is possible to more suitably avoid the occurrence of positional deviation of the semiconductor package P in the state where it is disposed in the recess 61. Therefore, in the modification (8), it is more preferable that the width W1 of the bottom 61a is substantially the same as the width of the bottom of the semiconductor package P.

そして凹部61の上部61bでは、広さW2が比較的広くなる。そのため、マスキングテープTを構成する粘着層は、半導体パッケージPと上部61bとの隙間Gaに入り込みやすい。従って、ステップS3に係るテープ貼り付け処理において、少なくともバンプ59の全体と第1基板層51の表面全体とをマスキングテープTの粘着層によって確実に被覆することができる。   And in the upper part 61b of the recessed part 61, the width W2 becomes comparatively wide. Therefore, the adhesive layer constituting the masking tape T tends to enter the gap Ga between the semiconductor package P and the upper portion 61b. Therefore, in the tape applying process according to step S3, at least the entire bump 59 and the entire surface of the first substrate layer 51 can be reliably covered with the adhesive layer of the masking tape T.

(9)実施例および各変形例において、保持用治具Jは図4に示すような円盤状の構成として説明したが、保持用治具Jの外形は円形に限ることはなく、図19に示すように、凹部61の位置および数に応じて外形を適宜変更してもよい。   (9) In the embodiment and each modification, the holding jig J has been described as a disk-shaped configuration as shown in FIG. 4, but the outer shape of the holding jig J is not limited to a circular shape. As shown, the outer shape may be changed as appropriate according to the position and number of the recesses 61.

(10)実施例および各変形例において、バッチ式の貼付け装置を例に挙げて説明したが、本発明に係る構成は、連続式の装置についても適用できる。   (10) In the examples and the modifications, the batch-type pasting apparatus has been described as an example, but the configuration according to the present invention can also be applied to a continuous-type apparatus.

(11)実施例および各変形例において、ポーラステーブル11は半導体パッケージPなどを吸着することによって保持する構成であったが、これに限られない。すなわち、ポーラステーブル11に代えて吸着機能を有しないテーブルを用いて保持用治具J、または半導体パッケージPを保持する構成を適用してもよい。   (11) In the example and each modification, the porous table 11 is configured to hold the semiconductor package P by adsorbing the semiconductor package P, but is not limited thereto. That is, a configuration in which the holding jig J or the semiconductor package P is held using a table that does not have a suction function instead of the porous table 11 may be applied.

(12)実施例および各変形例において、保持用治具Jは吸着孔65を備える構成を用いて説明したが、吸着孔65を有しない構成を保持用治具Jに適用してもよい。   (12) Although the holding jig J has been described using the configuration including the suction holes 65 in the examples and the modifications, a configuration without the suction holes 65 may be applied to the holding jig J.

(13)実施例および各変形例において、保持用治具Jをポーラステーブル11に載置させた後に半導体パッケージP各々を保持用治具Jの凹部61に配置保持させたが、保持用治具Jと半導体パッケージPとを個別に配置させる構成に限られない。すなわち予め凹部61の各々に半導体パッケージPが配置された保持用治具JをカセットC1に装填させておき、当該保持用治具Jをポーラステーブル11に載置させた後にマスキングテープTを貼り付ける構成であってもよい。   (13) In each of the examples and modifications, the holding jig J was placed on the porous table 11 and then the semiconductor package P was placed and held in the recess 61 of the holding jig J. It is not restricted to the structure which arrange | positions J and the semiconductor package P separately. That is, the holding jig J in which the semiconductor package P is disposed in each of the recesses 61 is loaded in the cassette C1, and the masking tape T is pasted after the holding jig J is placed on the porous table 11. It may be a configuration.

このような変形例では、個片化した半導体パッケージPを多数保持する保持用治具J(一例としてトレイなど)をポーラステーブル11へ搬送する。そのため、マスキング処理に要する時間および工程を短縮できるので、歩留まりを大きく向上できる。   In such a modification, a holding jig J (for example, a tray or the like) that holds a large number of individual semiconductor packages P is transported to the porous table 11. Therefore, the time and process required for the masking process can be shortened, so that the yield can be greatly improved.

1 … マスキングテープ貼付け装置
3 … 治具供給/回収部
5 … ロボットアーム
9 … アライメントステージ
11 … ポーラステーブル
12 … 吸着孔
14 … 吸引装置
17 … 貼付けユニット
19 … テープ切断装置
21 … 剥離ユニット
25 … カッタ刃
35 … 貼付けローラ
51 … 第1基板層
53 … アース層
57 … 封止層
59 … バンプ
61 … 凹部
63 … 隔壁
65 … 吸着孔
T … マスキングテープ
J … 保持用治具
P … 半導体パッケージ
N … ノッチ
DESCRIPTION OF SYMBOLS 1 ... Masking tape sticking device 3 ... Jig supply / collection part 5 ... Robot arm 9 ... Alignment stage 11 ... Porous table 12 ... Suction hole 14 ... Suction device 17 ... Sticking unit 19 ... Tape cutting device 21 ... Peeling unit 25 ... Cutter Blade 35 ... Pasting roller 51 ... First substrate layer 53 ... Earth layer 57 ... Sealing layer 59 ... Bump 61 ... Recess 63 ... Partition 65 ... Suction hole T ... Masking tape J ... Holding jig P ... Semiconductor package N ... Notch

Claims (8)

表面にバンプが形成された基板層と、小片化された半導体素子を絶縁性材料で覆って封止した封止層とが積層されてなる半導体パッケージを保持させる保持工程と、
保持された前記半導体パッケージに対してマスキングテープを貼り付けて少なくとも前記バンプを被覆するマスキング工程と、
を備えることを特徴とする半導体パッケージのマスキング方法。
A holding step for holding a semiconductor package in which a substrate layer having bumps formed on the surface and a sealing layer in which a semiconductor element that has been fragmented is covered with an insulating material and sealed;
A masking step of covering at least the bumps by applying a masking tape to the held semiconductor package;
A method for masking a semiconductor package, comprising:
請求項1に記載の半導体パッケージのマスキング方法において、
前記半導体パッケージと同形状を有するセル部と、前記セル部同士を区画する隔壁とを有する保持部を設置する保持部設置工程を備え、
前記保持工程において、前記保持部設置工程で設置された前記保持部に対して前記セル部の各々の内部に前記半導体パッケージの各々を保持させる
ことを特徴とする半導体パッケージのマスキング方法。
The method of masking a semiconductor package according to claim 1,
A holding part installation step of installing a holding part having a cell part having the same shape as the semiconductor package and a partition wall partitioning the cell parts;
In the holding step, each of the semiconductor packages is held inside each of the cell portions with respect to the holding portion installed in the holding portion installation step.
請求項2に記載の半導体パッケージのマスキング方法において、
前記保持工程において、前記隔壁の上面の高さは前記バンプの頂部の高さより低く、かつ前記基板層の表面の高さより高い位置となるように前記半導体パッケージの各々を保持させる
ことを特徴とする半導体パッケージのマスキング方法。
The semiconductor package masking method according to claim 2,
In the holding step, each of the semiconductor packages is held such that the height of the upper surface of the partition wall is lower than the height of the top of the bump and higher than the height of the surface of the substrate layer. Semiconductor package masking method.
請求項2または請求項3に記載の半導体パッケージのマスキング方法において、
前記セル部は、上部から底部に向かって先細りとなるテーパ状となっていることを特徴とする半導体パッケージのマスキング方法。
In the masking method of the semiconductor package of Claim 2 or Claim 3,
A masking method for a semiconductor package, wherein the cell portion is tapered from the top toward the bottom.
請求項2ないし請求項4のいずれかに記載の半導体パッケージのマスキング方法において、
前記保持部の外形は円形となっていることを特徴とする半導体パッケージのマスキング方法。
In the semiconductor package masking method according to any one of claims 2 to 4,
A method of masking a semiconductor package, wherein the outer shape of the holding portion is circular.
請求項1ないし請求項5のいずれかに記載の半導体パッケージのマスキング方法において、
前記マスキング工程において、貼付けローラを所定の方向に転動させて半導体パッケージに前記マスキングテープを貼り付ける
ことを特徴とする半導体パッケージのマスキング方法。
In the masking method of the semiconductor package in any one of Claims 1 thru | or 5,
In the masking step, the masking tape is attached to the semiconductor package by rolling a sticking roller in a predetermined direction.
請求項6に記載の半導体パッケージのマスキング方法において、
前記マスキング工程において、前記貼付けローラの転動位置によって前記貼付けローラの押圧力を制御する
ことを特徴とする半導体パッケージのマスキング方法。
The masking method for a semiconductor package according to claim 6,
In the masking step, the pressing force of the sticking roller is controlled by the rolling position of the sticking roller.
請求項1ないし請求項5のいずれかに記載の半導体パッケージのマスキング方法において、
前記マスキング工程において、チャンバ内を減圧し、差圧により半導体パッケージに前記マスキングテープを貼り付けることを特徴とする半導体パッケージのマスキング方法。
In the masking method of the semiconductor package in any one of Claims 1 thru | or 5,
In the masking step, the interior of the chamber is depressurized, and the masking tape is attached to the semiconductor package by a differential pressure.
JP2016158683A 2016-08-12 2016-08-12 Method of masking semiconductor package Pending JP2018026498A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016158683A JP2018026498A (en) 2016-08-12 2016-08-12 Method of masking semiconductor package

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016158683A JP2018026498A (en) 2016-08-12 2016-08-12 Method of masking semiconductor package
KR1020170100940A KR20180018390A (en) 2016-08-12 2017-08-09 Method for masking semiconductor package
TW106127022A TW201818478A (en) 2016-08-12 2017-08-10 Method for masking semiconductor package
CN201710682387.7A CN107731788A (en) 2016-08-12 2017-08-10 The masking methods of semiconductor packages

Publications (1)

Publication Number Publication Date
JP2018026498A true JP2018026498A (en) 2018-02-15

Family

ID=61194216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016158683A Pending JP2018026498A (en) 2016-08-12 2016-08-12 Method of masking semiconductor package

Country Status (4)

Country Link
JP (1) JP2018026498A (en)
KR (1) KR20180018390A (en)
CN (1) CN107731788A (en)
TW (1) TW201818478A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019171504A1 (en) * 2018-03-07 2019-09-12 日立化成株式会社 Temporary protective film for electronic components
KR102298329B1 (en) * 2020-03-24 2021-09-03 최재균 Pretape for sputtering for semiconductor package and method for sputtering for semiconductor package using the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102143715B1 (en) * 2019-01-31 2020-08-11 한미반도체 주식회사 Taping system and taping method
KR102112616B1 (en) * 2019-11-18 2020-05-19 제너셈(주) Apparatus for peeling protection film and system for emi shielding including the same
KR102112619B1 (en) * 2019-11-18 2020-05-19 제너셈(주) Emi shielding method and protection tape sticking apparatus applied for the same
KR102112620B1 (en) * 2019-11-18 2020-05-19 제너셈(주) Emi shielding method and protection tape sticking apparatus applied for the same
KR102112618B1 (en) * 2019-11-18 2020-05-19 제너셈(주) Emi shielding method and protection tape sticking apparatus applied for the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019171504A1 (en) * 2018-03-07 2019-09-12 日立化成株式会社 Temporary protective film for electronic components
KR102298329B1 (en) * 2020-03-24 2021-09-03 최재균 Pretape for sputtering for semiconductor package and method for sputtering for semiconductor package using the same

Also Published As

Publication number Publication date
KR20180018390A (en) 2018-02-21
CN107731788A (en) 2018-02-23
TW201818478A (en) 2018-05-16

Similar Documents

Publication Publication Date Title
JP2018026498A (en) Method of masking semiconductor package
US7598120B2 (en) Method for holding semiconductor wafer
US9595504B2 (en) Methods and systems for releasably attaching support members to microfeature workpieces
US7051428B2 (en) In line system used in a semiconductor package assembling
US20030190795A1 (en) Method of manufacturing a semiconductor device
JP2004311576A (en) Method of manufacturing semiconductor device
KR101970884B1 (en) Apparatus for manufacturing semiconductor and method of manufacturing semiconductor device
US9362105B2 (en) Pre-cut wafer applied underfill film on dicing tape
JP2005045023A (en) Manufacturing method of semiconductor device and manufacturing device for semiconductor
US7846776B2 (en) Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
US7241642B2 (en) Mounting and dicing process for wafers
JP2005123653A (en) Taping/peering apparatus and taping system
CN109763105B (en) Film forming apparatus and part peeling apparatus
CN107039341A (en) The processing method of chip
EP2671249A2 (en) Pre- cut wafer applied underfill film
KR101640773B1 (en) Method of semiconductor package formed with electromagnetic interference shield and apparatus for the same
TW201919144A (en) Film forming apparatus and part peeling apparatus wherein the film forming apparatus includes a film forming processing unit and a peeling processing unit
TWI669406B (en) Film forming device and embedded processing device
JP5941701B2 (en) Die bonder
JP2013219245A (en) Method for manufacturing semiconductor device
CN111052313A (en) Substrate processing method
JP4440455B2 (en) Bump bonding apparatus and flip chip bonding apparatus
JP2008085354A (en) Semiconductor manufacturing device
KR20200133953A (en) Device for loading cutting film for temporary bonding for support substrate
JP2018137415A (en) Pressure-sensitive adhesive tape sticking method and pressure-sensitive adhesive tape sticking device

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170502

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190731

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20190731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210106