JP2018025905A - 制御装置、情報処理システム、プログラム及び情報処理方法 - Google Patents
制御装置、情報処理システム、プログラム及び情報処理方法 Download PDFInfo
- Publication number
- JP2018025905A JP2018025905A JP2016156247A JP2016156247A JP2018025905A JP 2018025905 A JP2018025905 A JP 2018025905A JP 2016156247 A JP2016156247 A JP 2016156247A JP 2016156247 A JP2016156247 A JP 2016156247A JP 2018025905 A JP2018025905 A JP 2018025905A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- fpga
- data
- sdram
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/541—Interprogram communication via adapters, e.g. between incompatible applications
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
- Advance Control (AREA)
- Logic Circuits (AREA)
Abstract
Description
図1は、関連例におけるデータパイプライン処理(単に「パイプライン処理」と称されてもよい。)を説明するブロック図である。
〔B−1〕システム構成
図3は、実施形態の一例における情報処理システム100のハードウェア構成例及びソフトウェア構成例を示すブロック図である。
上述した実施形態の一例の情報処理システム100におけるデータパイプライン処理の統合動作を、図15に示されるフローチャート(ステップS1〜S7)に従って説明する。
以下、図中において、同一の各符号は同様の部分を示しているので、その説明は省略する。
開示の技術は上述した実施形態に限定されるものではなく、本実施形態の趣旨を逸脱しない範囲で種々変形して実施することができる。本実施形態の各構成及び各処理は、必要に応じて取捨選択することができ、あるいは適宜組み合わせてもよい。
以上の実施形態及び変形例に関し、さらに以下の付記を開示する。
複数の処理装置と通信可能に接続される制御装置であって、
第1の処理の実行時間と、第2の処理の実行時間と、前記複数の処理装置のうちの第1の処理装置において前記第1の処理を実行する論理から前記第2の処理を実行する論理に書き換える時間との合計値が、単位時間以下であるかを判定する第1判定部と、
前記第1の処理と前記第2の処理とを前記第1の処理装置に実行させる場合に、前記複数の処理装置の間におけるデータ通信量が閾値以下であるかを判定する第2判定部と、
前記第1判定部によって前記合計値が前記単位時間以下であると判定され、前記第2判定部によって前記データ通信量が前記閾値以下であると判定された場合に、前記第1の処理と前記第2の処理とを前記第1の処理装置に実行させる制御部と、
を備える、制御装置。
前記制御部は、前記複数の処理装置の間の接続関係において、前記複数の処理装置のうち、前記第1の処理装置と最も近い位置に接続された第2の処理装置に割り当てられた処理を、前記第2の処理として、前記第1の処理装置に実行させる、
付記1に記載の制御装置。
前記データ通信量は、前記複数の通信装置に備えられる計測部によって前記単位時間毎に計測される、
付記1又は2に記載の制御装置。
複数の処理装置と、
前記複数の処理装置と通信可能に接続される制御装置と、
を備え、
前記制御装置は、
第1の処理の実行時間と、第2の処理の実行時間と、前記複数の処理装置のうちの第1の処理装置において前記第1の処理を実行する論理から前記第2の処理を実行する論理に書き換える時間との合計値が、単位時間以下であるかを判定する第1判定部と、
前記第1の処理と前記第2の処理とを前記第1の処理装置に実行させる場合に、前記複数の処理装置の間におけるデータ通信量が閾値以下であるかを判定する第2判定部と、
前記第1判定部によって前記合計値が前記単位時間以下であると判定され、前記第2判定部によって前記データ通信量が前記閾値以下であると判定された場合に、前記第1の処理と前記第2の処理とを前記第1の処理装置に実行させる制御部と、
を備える、情報処理システム。
前記制御部は、前記複数の処理装置の間の接続関係において、前記複数の処理装置のうち、前記第1の処理装置と最も近い位置に接続された第2の処理装置に割り当てられた処理を、前記第2の処理として、前記第1の処理装置に実行させる、
付記4に記載の情報処理システム。
前記複数の通信装置は、
前記単位時間毎に前記データ通信量を計測する計測部を備える、
付記4又は5に記載の情報処理システム。
複数の処理装置と通信可能に接続されるコンピュータに、
第1の処理の実行時間と、第2の処理の実行時間と、前記複数の処理装置のうちの第1の処理装置において前記第1の処理を実行する論理から前記第2の処理を実行する論理に書き換える時間との合計値が、単位時間以下であるかを判定し、
前記第1の処理と前記第2の処理とを前記第1の処理装置に実行させる場合に、前記複数の処理装置の間におけるデータ通信量が閾値以下であるかを判定し、
前記合計値が前記単位時間以下であると判定され、前記データ通信量が前記閾値以下であると判定された場合に、前記第1の処理と前記第2の処理とを前記第1の処理装置に実行させる、
処理を実行させる、プログラム。
前記複数の処理装置の間の接続関係において、前記複数の処理装置のうち、前記第1の処理装置と最も近い位置に接続された第2の処理装置に割り当てられた処理を、前記第2の処理として、前記第1の処理装置に実行させる、
処理を前記コンピュータに実行させる、付記7に記載のプログラム。
前記データ通信量は、前記単位時間毎に計測される、
付記7又は8に記載のプログラム。
複数の処理装置と通信可能に接続される制御装置は、
第1の処理の実行時間と、第2の処理の実行時間と、前記複数の処理装置のうちの第1の処理装置において前記第1の処理を実行する論理から前記第2の処理を実行する論理に書き換える時間との合計値が、単位時間以下であるかを判定し、
前記第1の処理と前記第2の処理とを前記第1の処理装置に実行させる場合に、前記複数の処理装置の間におけるデータ通信量が閾値以下であるかを判定し、
前記合計値が前記単位時間以下であると判定され、前記データ通信量が前記閾値以下であると判定された場合に、前記第1の処理と前記第2の処理とを前記第1の処理装置に実行させる、
情報処理方法。
前記制御装置は、
前記複数の処理装置の間の接続関係において、前記複数の処理装置のうち、前記第1の処理装置と最も近い位置に接続された第2の処理装置に割り当てられた処理を、前記第2の処理として、前記第1の処理装置に実行させる、
付記10に記載の情報処理方法。
前記複数の通信装置は、
前記単位時間毎に前記データ通信量を計測する、
付記10又は11に記載の情報処理方法。
1,6 :CPU
11 :処理時間算出部
12 :データ転送量取得部
13 :第1判定部
14 :第2判定部
15 :制御部
2,7 :SDRAM
3,8 :FPGAボード
31,81 :FPGA
311 :処理回路
312 :監視回路
313 :sdramIF
314,3121 :バスIF
3122 :制御部
3123 :バスLデータ量取得部
3124 :バスRデータ量取得部
3125 :バスLデータ量カウンタ
3126 :バスRデータ量カウンタ
3127 :バスLサイズ算出部
3128 :バスRサイズ算出部
32,82 :SDRAM
41,91 :共用バス
42,44,45,92 :広帯域バス
421 :バスL
422 :バスR
43 :ブリッジ
Claims (6)
- 複数の処理装置と通信可能に接続される制御装置であって、
第1の処理の実行時間と、第2の処理の実行時間と、前記複数の処理装置のうちの第1の処理装置において前記第1の処理を実行する論理から前記第2の処理を実行する論理に書き換える時間との合計値が、単位時間以下であるかを判定する第1判定部と、
前記第1の処理と前記第2の処理とを前記第1の処理装置に実行させる場合に、前記複数の処理装置の間におけるデータ通信量が閾値以下であるかを判定する第2判定部と、
前記第1判定部によって前記合計値が前記単位時間以下であると判定され、前記第2判定部によって前記データ通信量が前記閾値以下であると判定された場合に、前記第1の処理と前記第2の処理とを前記第1の処理装置に実行させる制御部と、
を備える、制御装置。 - 前記制御部は、前記複数の処理装置の間の接続関係において、前記複数の処理装置のうち、前記第1の処理装置と最も近い位置に接続された第2の処理装置に割り当てられた処理を、前記第2の処理として、前記第1の処理装置に実行させる、
請求項1に記載の制御装置。 - 前記データ通信量は、前記複数の通信装置に備えられる計測部によって前記単位時間毎に計測される、
請求項1又は2に記載の制御装置。 - 複数の処理装置と、
前記複数の処理装置と通信可能に接続される制御装置と、
を備え、
前記制御装置は、
第1の処理の実行時間と、第2の処理の実行時間と、前記複数の処理装置のうちの第1の処理装置において前記第1の処理を実行する論理から前記第2の処理を実行する論理に書き換える時間との合計値が、単位時間以下であるかを判定する第1判定部と、
前記第1の処理と前記第2の処理とを前記第1の処理装置に実行させる場合に、前記複数の処理装置の間におけるデータ通信量が閾値以下であるかを判定する第2判定部と、
前記第1判定部によって前記合計値が前記単位時間以下であると判定され、前記第2判定部によって前記データ通信量が前記閾値以下であると判定された場合に、前記第1の処理と前記第2の処理とを前記第1の処理装置に実行させる制御部と、
を備える、情報処理システム。 - 複数の処理装置と通信可能に接続されるコンピュータに、
第1の処理の実行時間と、第2の処理の実行時間と、前記複数の処理装置のうちの第1の処理装置において前記第1の処理を実行する論理から前記第2の処理を実行する論理に書き換える時間との合計値が、単位時間以下であるかを判定し、
前記第1の処理と前記第2の処理とを前記第1の処理装置に実行させる場合に、前記複数の処理装置の間におけるデータ通信量が閾値以下であるかを判定し、
前記合計値が前記単位時間以下であると判定され、前記データ通信量が前記閾値以下であると判定された場合に、前記第1の処理と前記第2の処理とを前記第1の処理装置に実行させる、
処理を実行させる、プログラム。 - 複数の処理装置と通信可能に接続される制御装置は、
第1の処理の実行時間と、第2の処理の実行時間と、前記複数の処理装置のうちの第1の処理装置において前記第1の処理を実行する論理から前記第2の処理を実行する論理に書き換える時間との合計値が、単位時間以下であるかを判定し、
前記第1の処理と前記第2の処理とを前記第1の処理装置に実行させる場合に、前記複数の処理装置の間におけるデータ通信量が閾値以下であるかを判定し、
前記合計値が前記単位時間以下であると判定され、前記データ通信量が前記閾値以下であると判定された場合に、前記第1の処理と前記第2の処理とを前記第1の処理装置に実行させる、
情報処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016156247A JP6743568B2 (ja) | 2016-08-09 | 2016-08-09 | 制御装置、情報処理システム、プログラム及び情報処理方法 |
US15/659,698 US10884794B2 (en) | 2016-08-09 | 2017-07-26 | Control apparatus for information processing system, computer-readable non-transitory recording medium having program stored therein, and information processing method which allocate processes executed to acquire desired result to processing apparatus to perform for pipeline processing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016156247A JP6743568B2 (ja) | 2016-08-09 | 2016-08-09 | 制御装置、情報処理システム、プログラム及び情報処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018025905A true JP2018025905A (ja) | 2018-02-15 |
JP6743568B2 JP6743568B2 (ja) | 2020-08-19 |
Family
ID=61158988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016156247A Active JP6743568B2 (ja) | 2016-08-09 | 2016-08-09 | 制御装置、情報処理システム、プログラム及び情報処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10884794B2 (ja) |
JP (1) | JP6743568B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6849908B2 (ja) * | 2016-12-21 | 2021-03-31 | 富士通株式会社 | 情報処理装置、pld管理プログラム及びpld管理方法 |
CN108874548B (zh) * | 2018-07-11 | 2021-04-02 | 深圳市东微智能科技股份有限公司 | 数据处理调度方法、装置、计算机设备和数据处理系统 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5999990A (en) | 1998-05-18 | 1999-12-07 | Motorola, Inc. | Communicator having reconfigurable resources |
JP3663078B2 (ja) | 1999-05-17 | 2005-06-22 | シャープ株式会社 | 液晶表示素子の製造方法 |
US7093225B2 (en) * | 2002-07-17 | 2006-08-15 | Osann Robert Jr | FPGA with hybrid interconnect |
JP4359490B2 (ja) | 2003-11-28 | 2009-11-04 | アイピーフレックス株式会社 | データ伝送方法 |
CN100566723C (zh) | 2004-09-13 | 2009-12-09 | 辻田隆广 | 衍生自壳斗植物的糖酶抑制剂及其应用 |
JP2006104181A (ja) | 2004-09-13 | 2006-04-20 | Takahiro Tsujita | ブナ科植物由来の糖質分解酵素阻害物質、及びその用途 |
JP5315517B2 (ja) | 2008-07-15 | 2013-10-16 | 国立大学法人東京農工大学 | 情報処理装置および仮想回路書き込み方法 |
JP4635082B2 (ja) * | 2008-09-30 | 2011-02-16 | 株式会社東芝 | マルチプロセッサシステム及びグルーピング方法 |
JP5007838B2 (ja) | 2009-03-05 | 2012-08-22 | 富士ゼロックス株式会社 | 情報処理装置および情報処理プログラム |
US8479215B2 (en) * | 2009-08-18 | 2013-07-02 | International Business Machines Corporation | Decentralized load distribution to reduce power and/or cooling costs in an event-driven system |
JP5589479B2 (ja) | 2010-03-25 | 2014-09-17 | 富士ゼロックス株式会社 | データ処理装置 |
JP5736818B2 (ja) * | 2011-02-14 | 2015-06-17 | 富士通株式会社 | 情報処理装置、制御方法、および制御プログラム |
KR101893982B1 (ko) * | 2012-04-09 | 2018-10-05 | 삼성전자 주식회사 | 분산 처리 시스템, 분산 처리 시스템의 스케줄러 노드 및 스케줄 방법, 및 이를 위한 프로그램 생성 장치 |
US9703708B2 (en) * | 2013-09-27 | 2017-07-11 | Intel Corporation | System and method for thread scheduling on reconfigurable processor cores |
US9306818B2 (en) * | 2014-07-17 | 2016-04-05 | Cellos Software Ltd | Method for calculating statistic data of traffic flows in data network and probe thereof |
US20180198855A1 (en) * | 2014-11-24 | 2018-07-12 | Alibaba Group Holding Limited | Method and apparatus for scheduling calculation tasks among clusters |
US9503094B1 (en) * | 2015-10-05 | 2016-11-22 | Altera Corporation | Programmable logic device virtualization |
-
2016
- 2016-08-09 JP JP2016156247A patent/JP6743568B2/ja active Active
-
2017
- 2017-07-26 US US15/659,698 patent/US10884794B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20180046504A1 (en) | 2018-02-15 |
US10884794B2 (en) | 2021-01-05 |
JP6743568B2 (ja) | 2020-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2015192627A1 (zh) | 一种业务调度的方法、装置及系统 | |
JP6353084B2 (ja) | ネットワーク・オン・チップ設計向けのトランザクショナル・トラフィック仕様 | |
US9918146B2 (en) | Computing infrastructure optimizations based on tension levels between computing infrastructure nodes | |
US9858228B2 (en) | Dynamic assignment of groups of resources in a peripheral component interconnect express network | |
KR20160035972A (ko) | 가상 머신들 사이에 서비스 체인 흐름 패킷들을 라우팅하기 위한 기술들 | |
JPWO2012101933A1 (ja) | 運用管理装置、運用管理方法、及びプログラム | |
US20150081879A1 (en) | Managing data paths in an operator graph | |
JP2007257097A (ja) | 仮想計算機システム及びその物理リソース再構成方法並びにプログラム | |
US20180314447A1 (en) | Memory access optimization for an i/o adapter in a processor complex | |
JP6743568B2 (ja) | 制御装置、情報処理システム、プログラム及び情報処理方法 | |
JP6728227B2 (ja) | エフェメラルデータに基づいてクエリ応答を提供するためのデバイスおよび/または方法 | |
JP6303300B2 (ja) | 制御依頼方法、情報処理装置、システム、およびプログラム | |
JP5900178B2 (ja) | ユーティライゼーションエントロピーを計算するためのシステムおよび方法 | |
JP7458424B2 (ja) | 性能ルーティング測定を伴う双方向フォワーディング検出を提供するためのシステムおよび方法 | |
GR20180100189A (el) | Δικτυο επεξεργασιας δεδομενων με συμπυκνωση ροης για μεταφορα δεδομενων μεσω streaming | |
US8705959B2 (en) | Optical network designing device, method, and program | |
US10846125B2 (en) | Memory access optimization in a processor complex | |
US20130061083A1 (en) | Quad-Data Rate Controller and Realization Method Thereof | |
US20170005888A1 (en) | Network element monitoring | |
TW202234190A (zh) | 控制系統、控制方法、控制程式產品、本地端機器、遠端機器、訊號處理方法、封包處理方法、訊號處理程式產品、以及封包處理程式產品 | |
JP4019056B2 (ja) | リードリクエスト調停制御システム及びその方法 | |
JP2011059915A (ja) | 半導体装置 | |
JP5715458B2 (ja) | 情報処理システム、調停方法 | |
JP5348698B2 (ja) | 情報処理装置及び情報処理方法 | |
KR101907455B1 (ko) | 실시간 처리 시스템의 서버 자원 배치 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190513 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190607 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200414 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200713 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6743568 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |