JP2018022818A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2018022818A
JP2018022818A JP2016154324A JP2016154324A JP2018022818A JP 2018022818 A JP2018022818 A JP 2018022818A JP 2016154324 A JP2016154324 A JP 2016154324A JP 2016154324 A JP2016154324 A JP 2016154324A JP 2018022818 A JP2018022818 A JP 2018022818A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode plate
semiconductor
igbt
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016154324A
Other languages
Japanese (ja)
Inventor
岳士 安在
Takeshi Anzai
岳士 安在
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marelli Corp
Original Assignee
Calsonic Kansei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Calsonic Kansei Corp filed Critical Calsonic Kansei Corp
Priority to JP2016154324A priority Critical patent/JP2018022818A/en
Publication of JP2018022818A publication Critical patent/JP2018022818A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device with a structure suitable for reduction in size and weight, which can cool a pair of semiconductor devices with less installation area.SOLUTION: A semiconductor device comprises: an insulation material 7 and a P pole electrode plate 17P which are sequentially placed on a cooler 3 and each component is thermally connected with the neighboring component; an upper-arm IGBT 11U and an upper-arm free-wheeling diode 13U which are bonded to the P pole electrode plate 17P and a bus bar 19 which is overlapped on the IGBT 11U and the free-wheeling diode 13U via a wiring board 15U and each component is electrically connected with the neighboring component; a lower-arm IGBT 11L and a lower-arm free-wheeling diode 13L which are bonded to the bus bar 19 so as to be opposed to the upper-arm IGBT 11U and the upper-arm free-wheeling diode 13U; an N pole electrode plate 17N bonded to the lower-arm IGBT 11L and the lower-arm free-wheeling diode 13L; and a graphite block 23 which has thermal conductivity higher than that of a route through the upper-arm IGBT 11U, the upper-arm free-wheeling diode 13U and the P pole electrode plate 17P and directly and thermally connect the bus bar 19 and the insulation material 7.SELECTED DRAWING: Figure 1

Description

本発明は、半導体装置に関する。   The present invention relates to a semiconductor device.

三相交流電動機に交流電力を供給するインバータには、上アームと下アームの一対のパワースイッチング素子及び還流用の整流素子（例えばダイオード）が、Ｕ，Ｖ，Ｗの各相にそれぞれ設けられる。このため、インバータを設置する場所には、これらの素子等を実装した基板を配置するのに足りるスペースを確保する必要がある。   In an inverter that supplies AC power to a three-phase AC motor, a pair of power switching elements of an upper arm and a lower arm and a rectifying element for reflux (for example, a diode) are provided in each of U, V, and W phases. For this reason, it is necessary to secure a space sufficient for arranging a substrate on which these elements are mounted in a place where the inverter is installed.

そこで、上アームと下アームとで基板を別にし積層することで、インバータの設置スペースを小さくできるようにした提案が存在する。この提案では、バスバーを挟んで上アームと下アームの各素子同士を向かい合わせに積層し、積層した各素子の外側に上アームと下アームの各基板を配置している。そして、上アームと下アームの各基板上の素子をそれぞれ冷却する冷却器を、各基板に外側からそれぞれ当接させる構成としている（例えば、特許文献１）。   In view of this, there is a proposal that can reduce the installation space of the inverter by stacking the substrates separately on the upper arm and the lower arm. In this proposal, the elements of the upper arm and the lower arm are stacked facing each other across the bus bar, and the substrates of the upper arm and the lower arm are arranged outside the stacked elements. And the cooler which each cools the element on each board | substrate of an upper arm and a lower arm is set as the structure which each contacts each board | substrate from the outside (for example, patent document 1).

国際公開第２０１２／０４２８９９号International Publication No. 2012/042899

上述した特許文献１の提案の構成では、上アームと下アームとを積層することでインバータの設置面積を小さくできる利点がある。その反面、積層した上アームと下アームの両側に冷却器をそれぞれ配置するため、インバータが積層方向に大型化し、また、２つの冷却器の存在によりインバータ全体が重量化するという課題が生じる。   The configuration proposed in Patent Document 1 described above has an advantage that the installation area of the inverter can be reduced by stacking the upper arm and the lower arm. On the other hand, because the coolers are arranged on both sides of the stacked upper arm and the lower arm, the inverter is increased in size in the stacking direction, and the existence of the two coolers increases the weight of the entire inverter.

本発明は前記事情に鑑みなされたもので、本発明の目的は、上述したインバータのような半導体装置の一対の半導体デバイスを少ない設置面積で冷却できる、小型、軽量化に適した構造の半導体装置を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to reduce the size and weight of a semiconductor device that can cool a pair of semiconductor devices of a semiconductor device such as the above-described inverter with a small installation area. Is to provide.

上記目的を達成するため、本発明の１つの態様による半導体装置は、
冷却器に載置されて該冷却器と熱的に接続された絶縁材と、
前記絶縁材に載置されて該絶縁材と熱的に接続された第１の電極板と、
前記第１の電極板に重ねて配置され、１つの端子が前記第１の電極板に接合された第１の半導体デバイスと、
前記第１の半導体デバイスに重ねて配置され、自身の熱伝導率よりも低い熱伝導率の経路で前記第１の半導体デバイスの他の端子に電気的に接続された出力板と、
前記出力板を挟んで前記第１の半導体デバイスと対向して配置され、１つの端子が前記出力板に接合された第２の半導体デバイスと、
前記第２の半導体デバイスを挟んで前記出力板と対向して配置され、該第２の半導体デバイスの他の端子に電気的に接続された第２の電極板と、
前記第１の電極板及び前記第１の半導体デバイスを経由する経路よりも高い熱伝導率で前記出力板と前記絶縁材とを熱的に接続する伝熱部材と、
を備える。 In order to achieve the above object, a semiconductor device according to an aspect of the present invention includes:
An insulating material placed on the cooler and thermally connected to the cooler;
A first electrode plate mounted on the insulating material and thermally connected to the insulating material;
A first semiconductor device disposed over the first electrode plate and having one terminal bonded to the first electrode plate;
An output plate disposed over the first semiconductor device and electrically connected to the other terminal of the first semiconductor device through a path of thermal conductivity lower than its own thermal conductivity;
A second semiconductor device disposed opposite to the first semiconductor device across the output plate and having one terminal bonded to the output plate;
A second electrode plate disposed opposite to the output plate across the second semiconductor device and electrically connected to the other terminal of the second semiconductor device;
A heat transfer member that thermally connects the output plate and the insulating material with a higher thermal conductivity than the path through the first electrode plate and the first semiconductor device;
Is provided.

本発明によれば、一対の半導体デバイスを少ない設置面積で冷却できる、小型、軽量化に適した構造の半導体装置を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the semiconductor device of the structure suitable for size reduction and weight reduction which can cool a pair of semiconductor device with a small installation area can be provided.

本発明の第１実施形態に係る半導体装置の概略構成を示す断面図である。1 is a cross-sectional view showing a schematic configuration of a semiconductor device according to a first embodiment of the present invention. 本発明の第２実施形態に係る半導体装置の概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the semiconductor device which concerns on 2nd Embodiment of this invention.

以下、本発明の実施形態について図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１は本発明の第１実施形態に係る半導体装置の概略構成を示す断面図である。本実施形態の半導体装置１は、不図示の直流電源からの直流電流を交流に変換して不図示の三相交流電動機に供給するインバータを構成するもので、半導体装置１を冷却する冷却装置３（請求項中の冷却器に相当）と共にモールド樹脂５によって被覆されている。   FIG. 1 is a sectional view showing a schematic configuration of the semiconductor device according to the first embodiment of the present invention. The semiconductor device 1 of this embodiment constitutes an inverter that converts a direct current from a direct current power source (not shown) into an alternating current and supplies it to a three-phase alternating current motor (not shown), and a cooling device 3 that cools the semiconductor device 1. (Corresponding to the cooler in the claims) and the mold resin 5.

以下の説明では、図１中の左右方向をＸ軸方向、上下方向をＺ軸方向、Ｘ軸方向及びＺ軸方向の双方と直交する紙面の表裏方向をＹ軸方向と称する。なお、図１の左下に記載した座標軸では、二次元の図面上で三次元方向を表現するために、Ｙ軸を便宜上Ｘ軸及びＺ軸と原点を同じくする斜め４５゜方向の矢印で示している。後述する第２実施形態に係る半導体装置の概略構成を示す図２の断面図においても同様とする。   In the following description, the left-right direction in FIG. 1 is referred to as the X-axis direction, the up-down direction is referred to as the Z-axis direction, and the front / back direction of the paper surface orthogonal to both the X-axis direction and the Z-axis direction is referred to as the Y-axis direction. In the coordinate axis shown in the lower left of FIG. 1, in order to express a three-dimensional direction on a two-dimensional drawing, the Y axis is indicated by an arrow with an oblique 45 ° direction having the same origin as the X axis and the Z axis for convenience. Yes. The same applies to a cross-sectional view of FIG. 2 showing a schematic configuration of a semiconductor device according to a second embodiment to be described later.

冷却装置３は、モールド樹脂５によって被覆された板状の冷却器本体３１と、冷却器本体３１から突設されてモールド樹脂５の被覆から外側に露出する複数の放熱フィン３３とを有している。冷却器本体３１と放熱フィン３３とは、熱伝導率の高い例えばアルミダイキャストによって形成されている。放熱フィン３３は、モールド樹脂５の外側に突出して、半導体装置１の周辺を流れる冷却用の空気流又は液体流中に露出している。   The cooling device 3 includes a plate-shaped cooler main body 31 covered with the mold resin 5 and a plurality of heat radiation fins 33 protruding from the cooler main body 31 and exposed to the outside from the coating of the mold resin 5. Yes. The cooler body 31 and the radiating fins 33 are formed by, for example, aluminum die casting having a high thermal conductivity. The heat radiating fins 33 protrude to the outside of the mold resin 5 and are exposed in a cooling air flow or liquid flow that flows around the semiconductor device 1.

前記半導体装置１は、冷却器本体３１の放熱フィン３３が突設された面とは反対側の面３１ａに、半導体装置１と冷却器本体３１とを絶縁する絶縁材７（請求項中の絶縁材に相当）を介して配置されている。絶縁材７は、セラミック基板等で形成されており、絶縁材７の裏面に形成された接合用の金属パターン７１を半田等の接合材により冷却器本体３１の面３１ａに接合することで、冷却器本体３１に取り付けられて冷却装置３と熱的に接続されている。   The semiconductor device 1 includes an insulating material 7 that insulates the semiconductor device 1 and the cooler body 31 from a surface 31a opposite to the surface of the cooler body 31 on which the heat dissipating fins 33 project. (Corresponding to the material). The insulating material 7 is formed of a ceramic substrate or the like, and the metal pattern 71 for bonding formed on the back surface of the insulating material 7 is bonded to the surface 31a of the cooler body 31 by using a bonding material such as solder. It is attached to the vessel body 31 and is thermally connected to the cooling device 3.

そして、本実施形態の半導体装置１は、図中のＺ軸方向に積層した上アームの半導体ユニット１Ｕ及び下アームの半導体ユニット１Ｌを有している。また、半導体装置１は、上アーム及び下アームに共通のバスバ１９（請求項中の出力板に相当）と、熱伝達用のグラファイトブロック２３（請求項中の伝熱部材に相当）とを有している。   The semiconductor device 1 according to the present embodiment includes an upper arm semiconductor unit 1U and a lower arm semiconductor unit 1L stacked in the Z-axis direction in the drawing. The semiconductor device 1 has a common bus bar 19 (corresponding to an output plate in claims) and a graphite block 23 for heat transfer (corresponding to a heat transfer member in claims) common to the upper arm and the lower arm. doing.

なお、半導体装置１は、三相交流電動機のＵ，Ｖ，Ｗの各相に対応して、上アーム及び下アームの各半導体ユニット１Ｕ，１Ｌをそれぞれ３つずつ有している。   The semiconductor device 1 has three semiconductor units 1U and 1L for the upper arm and the lower arm corresponding to the phases U, V, and W of the three-phase AC motor.

但し、図１の断面図では、断面上に存在する相の半導体ユニット１Ｕ，１Ｌを１つずつ図示し、残る２つの相の半導体ユニット１Ｕ，１Ｌの図示を省略している。   However, in the cross-sectional view of FIG. 1, the phase semiconductor units 1U and 1L existing on the cross section are shown one by one, and the remaining two-phase semiconductor units 1U and 1L are not shown.

上アームの半導体ユニット１Ｕと下アームの半導体ユニット１Ｌには、半導体デバイスとして、半導体パワースイッチング素子とこれに並列接続された半導体整流素子とがそれぞれ設けられる。本実施形態では、半導体パワースイッチング素子としてＩＧＢＴを、半導体整流素子として還流ダイオードを、それぞれ用いるものとする。   The upper arm semiconductor unit 1U and the lower arm semiconductor unit 1L are each provided with a semiconductor power switching element and a semiconductor rectifying element connected in parallel thereto as semiconductor devices. In the present embodiment, an IGBT is used as the semiconductor power switching element, and a free wheeling diode is used as the semiconductor rectifying element.

次に、上アームと下アームの各半導体ユニット１Ｕ，１Ｌの詳細な構成について説明する。上アームの半導体ユニット１Ｕは、上アームの半導体デバイス（請求項中の第１の半導体デバイスに相当）を構成するＩＧＢＴ１１Ｕ及び還流ダイオード１３Ｕと、これらが実装された配線基板１５Ｕ（請求項中の第１の半導体デバイスと出力板との間に介設されている断熱導電部材、第１の半導体デバイスと出力板とを電気的に接続する配線基板に相当）と、上アームに対応するＰ極の電極板１７Ｐ（請求項中の第１の電極板に相当）と、配線基板１５Ｕに接続される信号端子２１Ｕ（請求項中の第１の半導体デバイスの制御信号入力用の信号線に相当）とを有している。   Next, a detailed configuration of the semiconductor units 1U and 1L of the upper arm and the lower arm will be described. The upper arm semiconductor unit 1U includes an IGBT 11U and a freewheeling diode 13U constituting an upper arm semiconductor device (corresponding to the first semiconductor device in the claims), and a wiring board 15U on which these are mounted (first claim in the claims). A heat insulating conductive member interposed between the first semiconductor device and the output plate, corresponding to a wiring board for electrically connecting the first semiconductor device and the output plate), and a P pole corresponding to the upper arm An electrode plate 17P (corresponding to the first electrode plate in the claims), and a signal terminal 21U (corresponding to a signal line for control signal input of the first semiconductor device in the claims) connected to the wiring board 15U; have.

同様に、下アームの半導体ユニット１Ｌは、下アームの半導体デバイス（請求項中の第２の半導体デバイスに相当）を構成するＩＧＢＴ１１Ｌ及び還流ダイオード１３Ｌと、これらが実装された配線基板１５Ｌ（請求項中の第２の電極板と第２の半導体デバイスとの間に介設されている断熱導電部材、第２の電極板と第２の半導体デバイスとを電気的に接続する配線基板に相当）と、下アームに対応するＮ極の電極板１７Ｎ（請求項中の第２の電極板に相当）と、配線基板１５Ｌに接続される信号端子２１Ｌ（請求項中の第２の半導体デバイスの制御信号入力用の信号線に相当）とを有している。   Similarly, the lower arm semiconductor unit 1L includes an IGBT 11L and a freewheeling diode 13L constituting a lower arm semiconductor device (corresponding to a second semiconductor device in the claims), and a wiring board 15L on which these are mounted (claim). A heat insulating conductive member interposed between the second electrode plate and the second semiconductor device, and a wiring board for electrically connecting the second electrode plate and the second semiconductor device) An N-pole electrode plate 17N corresponding to the lower arm (corresponding to the second electrode plate in the claims) and a signal terminal 21L connected to the wiring board 15L (control signal for the second semiconductor device in the claims) Equivalent to a signal line for input).

各アームのＩＧＢＴ１１Ｕ，１１Ｌの一つの面にはコレクタ端子１１Ｕｃ，１１Ｌｃが設けられており、反対側の面にはエミッタ端子１１Ｕｅ，１１Ｌｅ及びゲート端子１１Ｕｇ，１１Ｌｇが設けられている。また、各アームの還流ダイオード１３Ｕ，１３Ｌの一つの面にはカソード端子１３Ｕｋ，１３Ｌｋが設けられ、反対側の面にはアノード端子１３Ｕａ，１３Ｌａが設けられている。   Collector terminals 11Uc and 11Lc are provided on one surface of the IGBTs 11U and 11L of each arm, and emitter terminals 11Ue and 11Le and gate terminals 11Ug and 11Lg are provided on the opposite surface. Further, cathode terminals 13Uk and 13Lk are provided on one surface of the reflux diodes 13U and 13L of each arm, and anode terminals 13Ua and 13La are provided on the opposite surface.

各アームの配線基板１５Ｕ，１５Ｌは、セラミックやエポキシ樹脂等の絶縁材料で形成された母材１５Ｕａ，１５Ｌａを有している。各母材１５Ｕａ，１５Ｌａの一方の面には、大小２つの導電パターン１５Ｕｂ，１５Ｕｃ、１５Ｌｂ，１５Ｌｃがそれぞれ形成されている。各母材１５Ｕａ，１５Ｌａの他方の面にも、同じ形状及び配置で、大小２つの導電パターン１５Ｕｄ，１５Ｕｅ、１５Ｌｄ，１５Ｌｅがそれぞれ形成されている。   The wiring boards 15U and 15L of each arm have base materials 15Ua and 15La made of an insulating material such as ceramic or epoxy resin. Two large and small conductive patterns 15Ub, 15Uc, 15Lb, and 15Lc are formed on one surface of each base material 15Ua and 15La, respectively. Two large and small conductive patterns 15Ud, 15Ue, 15Ld, and 15Le are formed in the same shape and arrangement on the other surfaces of the base materials 15Ua and 15La, respectively.

そして、上アームの配線基板１５Ｕの大きい導電パターン１５Ｕｂ，１５Ｕｄ同士は、母材１５Ｕａを貫通する複数のスルーホール１５Ｕｆによって電気的に接続されている。配線基板１５Ｕの小さい導電パターン１５Ｕｃ，１５Ｕｅ同士も、母材１５Ｕａを貫通する１つのスルーホール１５Ｕｇによって電気的に接続されている。   The large conductive patterns 15Ub and 15Ud of the upper arm wiring board 15U are electrically connected to each other by a plurality of through holes 15Uf penetrating the base material 15Ua. The small conductive patterns 15Uc and 15Ue of the wiring board 15U are also electrically connected by one through hole 15Ug penetrating the base material 15Ua.

同様に、下アームの配線基板１５Ｌの大きい導電パターン１５Ｌｂ，１５Ｌｄ同士は、母材１５Ｌａを貫通する複数のスルーホール１５Ｌｆによって電気的に接続されている。配線基板１５Ｌの小さい導電パターン１５Ｌｃ，１５Ｌｅ同士も、母材１５Ｌａを貫通する１つのスルーホール１５Ｌｇによって電気的に接続されている。   Similarly, the large conductive patterns 15Lb and 15Ld of the wiring board 15L of the lower arm are electrically connected by a plurality of through holes 15Lf penetrating the base material 15La. The conductive patterns 15Lc and 15Le on the wiring board 15L are also electrically connected to each other through one through hole 15Lg that penetrates the base material 15La.

このように構成された各アームの配線基板１５Ｕ，１５Ｌのうち、上アームの配線基板１５Ｕの一方の面に形成された大きい導電パターン１５Ｕｂには、上アームのＩＧＢＴ１１Ｕのエミッタ端子１１Ｕｅと還流ダイオード１３Ｕのアノード端子１３Ｕａ（請求項中の第１の半導体デバイスの他の端子に相当）が、半田等の接合材により接合されている。   The large conductive pattern 15Ub formed on one surface of the wiring board 15U of the upper arm among the wiring boards 15U and 15L of each arm configured in this way has an emitter terminal 11Ue of the IGBT 11U of the upper arm and a free wheel diode 13U. The anode terminal 13Ua (corresponding to the other terminal of the first semiconductor device in the claims) is joined by a joining material such as solder.

また、上アームの配線基板１５Ｕの一方の面に形成された小さい導電パターン１５Ｕｃには、上アームのＩＧＢＴ１１Ｕのゲート端子１１Ｕｇが、半田等の接合材により接合されている。   Further, the gate terminal 11Ug of the IGBT 11U of the upper arm is bonded to a small conductive pattern 15Uc formed on one surface of the wiring board 15U of the upper arm by a bonding material such as solder.

小さい導電パターン１５Ｕｃに接続されたスルーホール１５Ｕｇには、上アームの信号端子２１Ｕの一端が挿通されて、ワイヤボンドレスでＩＧＢＴ１１Ｕのゲート端子１１Ｕｇに電気的に接続されている。信号端子２１Ｕの他端は、折曲されてモールド樹脂５の外側に引き出されている。   One end of the signal terminal 21U of the upper arm is inserted into the through hole 15Ug connected to the small conductive pattern 15Uc, and is electrically connected to the gate terminal 11Ug of the IGBT 11U by wire bondless. The other end of the signal terminal 21 </ b> U is bent and pulled out of the mold resin 5.

配線基板１５Ｕの反対側の面の大きい導電パターン１５Ｕｄは、半田等の接合材によりバスバ１９の一方の面に接合されている。バスバ１９については、後に詳しく説明する。配線基板１５Ｕの導電パターン１５Ｕｄと同じ面に形成された導電パターン１５Ｕｅは、モールド樹脂５に接している。   The conductive pattern 15Ud having a large surface on the opposite side of the wiring board 15U is bonded to one surface of the bus bar 19 by a bonding material such as solder. The bus bar 19 will be described in detail later. The conductive pattern 15Ue formed on the same surface as the conductive pattern 15Ud of the wiring board 15U is in contact with the mold resin 5.

なお、上アームのＩＧＢＴ１１Ｕのコレクタ端子１１Ｕｃと還流ダイオード１３Ｕのカソード端子１３Ｕｋ（請求項中の第１の半導体デバイスの１つの端子に相当）は、銅板で形成されたインバータのＰ極の電極板１７Ｐに、半田等の接合材により接合されている。   Note that the collector terminal 11Uc of the IGBT 11U of the upper arm and the cathode terminal 13Uk of the freewheeling diode 13U (corresponding to one terminal of the first semiconductor device in the claims) are a P electrode plate 17P of an inverter formed of a copper plate. Are joined by a joining material such as solder.

Ｐ極の電極板１７Ｐは、三相交流電動機のＵ，Ｖ，Ｗの各相に共通して１つのみ設けられている。したがって、Ｐ極の電極板１７Ｐは、図１で図示を省略した上アームの残る２つの半導体ユニット１ＵのＩＧＢＴ１１Ｕのコレクタ端子１１Ｕｃと還流ダイオード１３Ｕのカソード端子１３Ｕｋにも、半田等の接合材により接合されている。   Only one P-electrode plate 17P is provided in common for each of the U, V, and W phases of the three-phase AC motor. Therefore, the P-electrode plate 17P is also bonded to the collector terminal 11Uc of the IGBT 11U of the two semiconductor units 1U and the cathode terminal 13Uk of the free-wheeling diode 13U of the two semiconductor units 1U, which are not shown in FIG. 1, with a bonding material such as solder. Has been.

そして、Ｐ極の電極板１７Ｐの、各相の上アームのＩＧＢＴ１１Ｕ及び還流ダイオード１３Ｕが接合された面とは反対側の面は、絶縁材７の表面に形成された接合用の金属パターン７３に、半田等の接合材により接合されている。Ｐ極の電極板１７ＰにおけるＩＧＢＴ１１Ｕや還流ダイオード１３Ｕ、絶縁材７と接合されていない部分は、モールド樹脂５の外側に引き出されている。   The surface of the P-electrode plate 17P opposite to the surface where the IGBT 11U and the freewheeling diode 13U of the upper arm of each phase are bonded is a metal pattern 73 for bonding formed on the surface of the insulating material 7. Bonded with a bonding material such as solder. The portions of the P-electrode plate 17P that are not joined to the IGBT 11U, the freewheeling diode 13U, and the insulating material 7 are drawn to the outside of the mold resin 5.

一方、各アームの配線基板１５Ｕ，１５Ｌのうち、下アームの配線基板１５Ｌの一方の面に形成された大きい導電パターン１５Ｌｂには、下アームのＩＧＢＴ１１Ｌのエミッタ端子１１Ｌｅと還流ダイオード１３Ｕのアノード端子１３Ｌａ（請求項中の第２の半導体デバイスの他の端子に相当）が、半田等の接合材により接合されている。   On the other hand, of the wiring boards 15U and 15L of each arm, the large conductive pattern 15Lb formed on one surface of the wiring board 15L of the lower arm has an emitter terminal 11Le of the IGBT 11L of the lower arm and an anode terminal 13La of the freewheeling diode 13U. (Corresponding to other terminals of the second semiconductor device in the claims) are joined by a joining material such as solder.

また、配線基板１５Ｌの一方の面に形成された小さい導電パターン１５Ｌｃには、下アームのＩＧＢＴ１１Ｌのゲート端子１１Ｌｇが、半田等の接合材により接合されている。   Further, the gate terminal 11Lg of the IGBT 11L of the lower arm is bonded to a small conductive pattern 15Lc formed on one surface of the wiring board 15L by a bonding material such as solder.

小さい導電パターン１５Ｌｃに接続されたスルーホール１５Ｌｇには、下アームの信号端子２１Ｌの一端が挿通されて、ワイヤボンドレスでＩＧＢＴ１１Ｌのゲート端子１１Ｌｇに電気的に接続されている。信号端子２１Ｌの他端は、折曲されてモールド樹脂５の外側に引き出されている。   One end of the lower arm signal terminal 21L is inserted into the through hole 15Lg connected to the small conductive pattern 15Lc, and is electrically connected to the gate terminal 11Lg of the IGBT 11L by wire bondless. The other end of the signal terminal 21 </ b> L is bent and pulled out of the mold resin 5.

配線基板１５Ｌの反対側の面の大きい導電パターン１５Ｌｄは、銅板で形成されたインバータのＮ極の電極板１７Ｎに、半田等の接合材により接合されている。配線基板１５Ｌの導電パターン１５Ｌｄと同じ面に形成された導電パターン１５Ｌｅは、モールド樹脂５に接している。   The conductive pattern 15Ld having a large surface on the opposite side of the wiring board 15L is bonded to an N-pole electrode plate 17N of an inverter formed of a copper plate by a bonding material such as solder. The conductive pattern 15Le formed on the same surface as the conductive pattern 15Ld of the wiring board 15L is in contact with the mold resin 5.

Ｎ極の電極板１７Ｎは、三相交流電動機のＵ，Ｖ，Ｗの各相に共通して１つのみ設けられている。したがって、Ｎ極の電極板１７Ｎは、図１で図示を省略した下アームの残る２つの配線基板１５Ｌの反対側の面の導電パターン１５Ｌｄにも、半田等の接合材により接合されている。   Only one N-pole electrode plate 17N is provided in common for each of the U, V, and W phases of the three-phase AC motor. Therefore, the N-pole electrode plate 17N is also bonded to the conductive pattern 15Ld on the opposite surface of the two wiring boards 15L where the lower arm, not shown in FIG. 1, is left, by a bonding material such as solder.

そして、Ｎ極の電極板１７Ｎの、各相の下アームの配線基板１５Ｌの導電パターン１５Ｌｄが接合された面とは反対側の面は、モールド樹脂５に接している。Ｎ極の電極板１７Ｎにおける配線基板１５Ｌの導電パターン１５Ｌｄと接合されていない部分は、モールド樹脂５の外側に引き出されている。   Further, the surface of the N-pole electrode plate 17N opposite to the surface where the conductive pattern 15Ld of the wiring substrate 15L of the lower arm of each phase is bonded is in contact with the mold resin 5. A portion of the N-pole electrode plate 17N that is not joined to the conductive pattern 15Ld of the wiring board 15L is drawn to the outside of the mold resin 5.

なお、下アームのＩＧＢＴ１１Ｌのコレクタ端子１１Ｌｃと還流ダイオード１３Ｌのカソード端子１３Ｌｋ（請求項中の第２の半導体デバイスの１つの端子に相当）は、半田等の接合材により、後述するバスバ１９の、配線基板１５Ｕの反対側の面の導電パターン１５Ｌｃ，１５Ｌｅが接合される面とは反対側の面に接合されている。   Note that the collector terminal 11Lc of the IGBT 11L of the lower arm and the cathode terminal 13Lk of the freewheeling diode 13L (corresponding to one terminal of the second semiconductor device in the claims) are connected to the bus bar 19 described later by a bonding material such as solder. It is joined to the surface opposite to the surface to which the conductive patterns 15Lc and 15Le on the opposite surface of the wiring board 15U are joined.

即ち、下アームのＩＧＢＴ１１Ｌ及び還流ダイオード１３Ｌは、バスバ１９及び上アームの配線基板１５Ｕを挟んで、上アームのＩＧＢＴ１１Ｕ及び還流ダイオード１３Ｕと対向して配置される。この配置により、上アーム及び下アームの還流ダイオード１３Ｕ，１３Ｌをサージ電流が通過する際のインダクタンスの低減化を図ることができる。   That is, the lower arm IGBT 11L and the free wheeling diode 13L are arranged to face the upper arm IGBT 11U and the free wheeling diode 13U with the bus bar 19 and the upper arm wiring board 15U interposed therebetween. With this arrangement, it is possible to reduce the inductance when the surge current passes through the free wheel diodes 13U and 13L of the upper arm and the lower arm.

ここで、バスバ１９の構成について説明する。バスバ１９は、図中の丸枠で囲んだ部分をＺ軸方向から矢視した図１右下の部分拡大図に示すように、図中のＸＺ平面に延在するグラファイトシート１９ａと銅シート１９ｂとを、バスバ１９の奥行き方向、即ち、図中のＹ軸方向に交互に積層して構成されている。したがって、バスバ１９の厚さ方向における両側の面には、グラファイトシート１９ａと銅シート１９ｂとが交互に露出している。   Here, the configuration of the bus bar 19 will be described. The bus bar 19 includes a graphite sheet 19a and a copper sheet 19b extending in the XZ plane in the figure, as shown in a partially enlarged view in the lower right part of FIG. Are alternately stacked in the depth direction of the bus bar 19, that is, in the Y-axis direction in the figure. Therefore, the graphite sheets 19a and the copper sheets 19b are alternately exposed on both sides of the bus bar 19 in the thickness direction.

そして、バスバ１９の厚さ方向における一方側の面に、上アームの配線基板１５Ｕの導電パターン１５Ｕｄが接合され、他方側の面に、下アームのＩＧＢＴ１１Ｌのコレクタ端子１１Ｌｃと還流ダイオード１３Ｌのカソード端子１３Ｌｋとが接合されている。   The conductive pattern 15Ud of the wiring board 15U of the upper arm is joined to one surface in the thickness direction of the bus bar 19, and the collector terminal 11Lc of the IGBT 11L of the lower arm and the cathode terminal of the freewheeling diode 13L are joined to the other surface. 13Lk is joined.

なお、バスバ１９における配線基板１５Ｕの導電パターン１５Ｕｄや、ＩＧＢＴ１１Ｌのコレクタ端子１１Ｌｃ及び還流ダイオード１３Ｌのカソード端子１３Ｌｋが接合されていない部分は、モールド樹脂５の外側に引き出されている。   A portion of the bus bar 19 where the conductive pattern 15Ud of the wiring board 15U, the collector terminal 11Lc of the IGBT 11L, and the cathode terminal 13Lk of the reflux diode 13L are not joined is drawn to the outside of the mold resin 5.

バスバ１９の各グラファイトシート１９ａは、面方向（ＸＺ平面方向）において炭素の原子同士が共有結合した層状物質を、厚さ方向（Ｙ軸方向）に層間結合して形成されている。   Each graphite sheet 19a of the bus bar 19 is formed by layer-bonding layered materials in which carbon atoms are covalently bonded in the plane direction (XZ plane direction) in the thickness direction (Y-axis direction).

したがって、グラファイトシート１９ａは、原子同士が共有結合した面方向（ＸＺ平面方向）において、銅シート１９ｂの熱伝導率（例えば５００Ｗ／Ｋ）を大きく上回る熱伝導率（例えば１７００Ｗ／Ｋ）を有している。これに対し、層状物質が層間結合した厚さ方向（Ｙ軸方向）におけるグラファイトシート１９ａの熱伝導率は遙かに低い。   Therefore, the graphite sheet 19a has a thermal conductivity (for example, 1700 W / K) that greatly exceeds the thermal conductivity (for example, 500 W / K) of the copper sheet 19b in the plane direction (XZ plane direction) in which atoms are covalently bonded. ing. On the other hand, the thermal conductivity of the graphite sheet 19a in the thickness direction (Y-axis direction) where the layered substances are bonded to each other is much lower.

このように構成されたバスバ１９の熱抵抗は、バスバ１９の奥行き方向（Ｙ軸方向）については高く、バスバ１９の厚さ方向（Ｚ軸方向）及び延在方向（Ｘ軸方向）については低い。   The thermal resistance of the bus bar 19 configured in this way is high in the depth direction (Y-axis direction) of the bus bar 19 and low in the thickness direction (Z-axis direction) and the extending direction (X-axis direction) of the bus bar 19. .

グラファイトブロック２３は、バスバ１９の配線基板１５Ｕの導電パターン１５Ｕｄが接合された面と、絶縁材７の表面に形成された金属パターン７５とに、半田等の接合材により接合されている。   The graphite block 23 is joined to a surface of the bus bar 19 where the conductive pattern 15Ud of the wiring board 15U is joined and a metal pattern 75 formed on the surface of the insulating material 7 by a joining material such as solder.

グラファイトブロック２３は、バスバ１９と絶縁材７との間隔方向に沿った図中のＹＺ平面に延在するグラファイトシート２３ａを、バスバ１９や絶縁材７の延在方向、即ち、図中のＸ軸方向に複数積層して構成されている。   The graphite block 23 is formed of a graphite sheet 23a extending in the YZ plane in the drawing along the interval direction between the bus bar 19 and the insulating material 7, and the extending direction of the bus bar 19 and the insulating material 7, that is, the X axis in the drawing. A plurality of layers are stacked in the direction.

各グラファイトシート２３ａは、バスバ１９と絶縁材７との間隔方向を含む面方向（ＹＺ平面方向）において炭素の原子同士が共有結合した層状物質を、バスバ１９や絶縁材７の延在方向に沿った厚さ方向（Ｘ軸方向）に層間結合して形成されている。   Each graphite sheet 23 a is formed of a layered material in which carbon atoms are covalently bonded in a plane direction (YZ plane direction) including a spacing direction between the bus bar 19 and the insulating material 7 along the extending direction of the bus bar 19 and the insulating material 7. In other words, it is formed by interlayer bonding in the thickness direction (X-axis direction).

したがって、グラファイトシート２３ａは、原子同士が共有結合した面方向（ＹＺ平面方向）において、銅の熱伝導率（例えば５００Ｗ／Ｋ）を大きく上回る熱伝導率（例えば１７００Ｗ／Ｋ）を有している。これに対し、層状物質が層間結合した厚さ方向（Ｘ軸方向）におけるグラファイトシート２３ａの熱伝導率は遙かに低い。   Therefore, the graphite sheet 23a has a thermal conductivity (for example, 1700 W / K) that greatly exceeds the thermal conductivity of copper (for example, 500 W / K) in the plane direction (YZ plane direction) in which atoms are covalently bonded. . On the other hand, the thermal conductivity of the graphite sheet 23a in the thickness direction (X-axis direction) where the layered substances are bonded to each other is much lower.

このように構成されたグラファイトブロック２３の熱抵抗は、バスバ１９や絶縁材７の延在方向（Ｘ軸方向）については高く、バスバ１９と絶縁材７との間隔方向（Ｚ軸方向）については低い。また、バスバ１９と絶縁材７との間隔方向（Ｚ軸方向）におけるグラファイトブロック２３の熱抵抗は、バスバ１９の延在方向（Ｘ軸方向）におけるバスバ１９の熱抵抗よりも低い。   The thermal resistance of the graphite block 23 configured in this way is high in the extending direction (X-axis direction) of the bus bar 19 and the insulating material 7 and in the interval direction (Z-axis direction) between the bus bar 19 and the insulating material 7. Low. Further, the thermal resistance of the graphite block 23 in the interval direction (Z-axis direction) between the bus bar 19 and the insulating material 7 is lower than the thermal resistance of the bus bar 19 in the extending direction (X-axis direction) of the bus bar 19.

以上に説明した要素により、本実施形態の半導体装置１は、冷却装置３に絶縁材７を載置して冷却装置３と熱的に接続し、絶縁材７にＰ極の電極板１７Ｐを載置して熱的に接続して、Ｐ極の電極板１７Ｐに上アームのＩＧＢＴ１１Ｕや還流ダイオード１３Ｕを接合して、これらのＩＧＢＴ１１Ｕや還流ダイオード１３Ｕに重ねて配置したバスバ１９を、バスバ１９よりも熱伝導率が低い配線基板１５ＵによりＩＧＢＴ１１Ｕや還流ダイオード１３Ｕに電気的に接続した構成としている。   Due to the elements described above, the semiconductor device 1 of the present embodiment places the insulating material 7 on the cooling device 3 and is thermally connected to the cooling device 3, and places the P-electrode plate 17 </ b> P on the insulating material 7. The bus bar 19 that is placed on and thermally connected to the P electrode plate 17P and joined to the IGBT 11U or the free wheel diode 13U of the upper arm and overlapped with the IGBT 11U or the free wheel diode 13U is more than the bus bar 19. The wiring board 15U having low thermal conductivity is electrically connected to the IGBT 11U and the reflux diode 13U.

また、本実施形態の半導体装置１は、バスバ１９に下アームのＩＧＢＴ１１Ｌや還流ダイオード１３Ｌを接合して、これらのＩＧＢＴ１１Ｌや還流ダイオード１３Ｌを、バスバ１９を挟んで上アームのＩＧＢＴ１１Ｕや還流ダイオード１３Ｕと対向させると共に、ＩＧＢＴ１１Ｌや還流ダイオード１３Ｌに接合したＮ極の電極板１７Ｎを、ＩＧＢＴ１１Ｌや還流ダイオード１３Ｌを挟んでバスバ１９と対向させた構成としている。   Further, in the semiconductor device 1 of this embodiment, the lower arm IGBT 11L and the free wheel diode 13L are joined to the bus bar 19, and the IGBT 11L and the free wheel diode 13L are connected to the upper arm IGBT 11U and the free wheel diode 13U with the bus bar 19 in between. The N electrode plate 17N joined to the IGBT 11L and the reflux diode 13L is opposed to the bus bar 19 with the IGBT 11L and the reflux diode 13L interposed therebetween.

さらに、本実施形態の半導体装置１は、上アームのＩＧＢＴ１１Ｕや還流ダイオード１３Ｕ及びＰ極の電極板１７Ｐを経由する経路よりも熱伝導率が高いグラファイトブロック２３によって、バスバ１９と絶縁材７とを直接熱的に接続した構成としている。   Furthermore, the semiconductor device 1 of the present embodiment connects the bus bar 19 and the insulating material 7 with the graphite block 23 having a higher thermal conductivity than the path passing through the upper arm IGBT 11U, the free wheel diode 13U, and the P electrode plate 17P. The structure is directly thermally connected.

以上の説明からも明らかなように、本実施形態では、図中のＺ軸方向が、請求項中の第１の半導体デバイスと第２の半導体デバイスとの間隔方向や、出力板と絶縁材との間隔方向に相当している。   As is clear from the above description, in the present embodiment, the Z-axis direction in the figure is the direction of the interval between the first semiconductor device and the second semiconductor device in the claims, the output plate and the insulating material. This corresponds to the interval direction.

また、本実施形態では、上アームの半導体ユニット１Ｕの配線基板１５Ｕが、請求項中の第１の半導体デバイスと出力板との間に介設された断熱導電部材や、第１の半導体デバイスの他方の電極と出力板とを電気的に接続する配線基板に相当している。   In the present embodiment, the wiring substrate 15U of the upper arm semiconductor unit 1U includes a heat insulating conductive member interposed between the first semiconductor device and the output plate in the claims, or the first semiconductor device. This corresponds to a wiring board that electrically connects the other electrode and the output plate.

さらに、本実施形態では、下アームの半導体ユニット１Ｌの配線基板１５Ｌが、請求項中の出力板と第２の半導体デバイスとの間に介設された断熱導電部材や、出力板と第２の半導体デバイスの一方の電極とを電気的に接続する配線基板に相当している。   Further, in the present embodiment, the wiring board 15L of the lower arm semiconductor unit 1L includes the heat insulating conductive member interposed between the output plate and the second semiconductor device in the claims, the output plate, and the second plate. This corresponds to a wiring board that electrically connects one electrode of the semiconductor device.

次に、本実施形態の半導体装置１における上アームや下アームの各半導体ユニット１Ｕ，１Ｌの放熱経路について説明する。   Next, heat dissipation paths of the semiconductor units 1U and 1L of the upper arm and the lower arm in the semiconductor device 1 of the present embodiment will be described.

まず、上アームの各半導体ユニット１Ｕにおいては、発熱源となるＩＧＢＴ１１Ｕ及び還流ダイオード１３Ｕが、セラミックやエポキシ樹脂等の熱伝導率が低い絶縁材料で母材１５Ｕａが形成された配線基板１５Ｕと、熱伝導率が高い銅板製のＰ極の電極板１７Ｐとに接合されている。   First, in each semiconductor unit 1U of the upper arm, the IGBT 11U and the freewheeling diode 13U serving as heat generation sources include a wiring board 15U in which a base material 15Ua is formed of an insulating material having a low thermal conductivity such as ceramic or epoxy resin, It is joined to a P electrode plate 17P made of a copper plate having high conductivity.

このため、ＩＧＢＴ１１Ｕや還流ダイオード１３Ｕで発生した熱は、専ら、熱抵抗が高い配線基板１５Ｕよりも、熱抵抗が低いＰ極の電極板１７Ｐに伝わる。Ｐ極の電極板１７Ｐに伝わった熱は、金属パターン７３を介してＰ極の電極板１７Ｐに接合された絶縁材７に伝わる。   For this reason, the heat generated in the IGBT 11U and the freewheeling diode 13U is exclusively transmitted to the P electrode plate 17P having a lower thermal resistance than the wiring board 15U having a higher thermal resistance. The heat transmitted to the P electrode plate 17P is transferred to the insulating material 7 bonded to the P electrode plate 17P through the metal pattern 73.

絶縁材７に伝わった熱はさらに、絶縁材７の金属パターン７１に接合された冷却装置３の冷却器本体３１に伝わる。冷却器本体３１に伝わった熱は、冷却器本体３１おいて冷媒により冷却され、あるいは、放熱フィン３３から周辺雰囲気に放熱される。   The heat transferred to the insulating material 7 is further transferred to the cooler body 31 of the cooling device 3 joined to the metal pattern 71 of the insulating material 7. The heat transmitted to the cooler body 31 is cooled by the refrigerant in the cooler body 31 or is radiated from the radiation fins 33 to the surrounding atmosphere.

即ち、上アームの各半導体ユニット１Ｕにおいては、ＩＧＢＴ１１Ｕ及び還流ダイオード１３Ｕから絶縁材７を経て冷却装置３に至る放熱経路が、Ｐ極の電極板１７Ｐによって構成される。   That is, in each semiconductor unit 1U of the upper arm, a heat dissipation path from the IGBT 11U and the free wheel diode 13U through the insulating material 7 to the cooling device 3 is configured by the P electrode plate 17P.

次に、下アームの各半導体ユニット１Ｌにおいては、発熱源となるＩＧＢＴ１１Ｌ及び還流ダイオード１３Ｌが、セラミックやエポキシ樹脂等の熱伝導率が低い絶縁材料で母材１５Ｌａが形成された配線基板１５Ｌと、グラファイトシート１９ａと銅シート１９ｂとを積層した高熱伝導率のバスバ１９とに接合されている。   Next, in each semiconductor unit 1L of the lower arm, the IGBT 11L and the free wheeling diode 13L serving as heat generation sources are a wiring board 15L in which a base material 15La is formed of an insulating material having a low thermal conductivity such as ceramic or epoxy resin, The graphite sheet 19a and the copper sheet 19b are joined to a bus bar 19 having a high thermal conductivity.

このため、ＩＧＢＴ１１Ｌや還流ダイオード１３Ｌで発生した熱は、専ら、熱抵抗が高い配線基板１５Ｌよりも、熱抵抗が低いバスバ１９に伝わる。ここで、バスバ１９は、厚さ方向（Ｚ軸方向）の熱抵抗が低く延在方向（Ｘ軸方向）の熱抵抗が高いので、ＩＧＢＴ１１Ｌや還流ダイオード１３Ｌからバスバ１９に伝わった熱は、専ら、熱抵抗が低い厚さ方向（Ｚ軸方向）に沿ってバスバ１９内を伝わる。   For this reason, the heat generated in the IGBT 11L and the freewheeling diode 13L is exclusively transmitted to the bus bar 19 having a lower thermal resistance than the wiring board 15L having a higher thermal resistance. Here, since the bus bar 19 has a low thermal resistance in the thickness direction (Z-axis direction) and a high thermal resistance in the extending direction (X-axis direction), the heat transmitted from the IGBT 11L and the free wheel diode 13L to the bus bar 19 is exclusively used. The heat resistance is transmitted through the bus bar 19 along the thickness direction (Z-axis direction) having a low thermal resistance.

そして、バスバ１９の延在方向（Ｘ軸方向）におけるバスバ１９の熱抵抗よりも、バスバ１９と絶縁材７との間隔方向（Ｚ軸方向）におけるグラファイトブロック２３の熱抵抗の方が低いことから、バスバ１９内を伝わった熱はさらにグラファイトブロック２３に伝わって、グラファイトブロック２３内を専らバスバ１９と絶縁材７との間隔方向（Ｚ軸方向）に伝わる。   And, the thermal resistance of the graphite block 23 in the interval direction (Z-axis direction) between the bus bar 19 and the insulating material 7 is lower than the thermal resistance of the bus bar 19 in the extending direction (X-axis direction) of the bus bar 19. The heat transmitted through the bus bar 19 is further transmitted to the graphite block 23 and is transmitted through the graphite block 23 exclusively in the direction of the interval between the bus bar 19 and the insulating material 7 (Z-axis direction).

グラファイトブロック２３内を伝わった熱はさらに、バスバ１９と絶縁材７との間隔方向（Ｚ軸方向）におけるバスバ１９とは反対側の箇所でグラファイトブロック２３に接合された金属パターン７５を介して絶縁材７に伝わる。絶縁材７に伝わった熱はさらに、絶縁材７の金属パターン７１に接合された冷却装置３の冷却器本体３１に伝わる。冷却器本体３１に伝わった熱は、冷却器本体３１おいて冷媒により冷却され、あるいは、放熱フィン３３から周辺雰囲気に放熱される。   The heat transmitted through the graphite block 23 is further insulated through a metal pattern 75 joined to the graphite block 23 at a location opposite to the bus bar 19 in the interval direction (Z-axis direction) between the bus bar 19 and the insulating material 7. It is transmitted to material 7. The heat transferred to the insulating material 7 is further transferred to the cooler body 31 of the cooling device 3 joined to the metal pattern 71 of the insulating material 7. The heat transmitted to the cooler body 31 is cooled by the refrigerant in the cooler body 31 or is radiated from the radiation fins 33 to the surrounding atmosphere.

即ち、下アームの各半導体ユニット１Ｌにおいては、ＩＧＢＴ１１Ｌ及び還流ダイオード１３Ｌから絶縁材７を経て冷却装置３に至る放熱経路が、バスバ１９及びグラファイトブロック２３によって構成される。   That is, in each semiconductor unit 1L of the lower arm, a heat radiation path from the IGBT 11L and the reflux diode 13L through the insulating material 7 to the cooling device 3 is configured by the bus bar 19 and the graphite block 23.

なお、上アームや下アームのＩＧＢＴ１１Ｕ，１１Ｌでは、コレクタ端子１１Ｕｃ，１１Ｌｃ側での発熱の方が、エミッタ端子１１Ｕｅ，１１Ｌｅ及びゲート端子１１Ｕｇ，１１Ｌｇ側での発熱よりも大きい。   In the upper arm and lower arm IGBTs 11U and 11L, the heat generation on the collector terminals 11Uc and 11Lc side is larger than the heat generation on the emitter terminals 11Ue and 11Le and the gate terminals 11Ug and 11Lg side.

このため、上述した上アームの各半導体ユニット１ＵのＩＧＢＴ１１Ｕでは、発熱が大きい方のコレクタ端子１１Ｕｃが接合されるＰ極の電極板１７Ｐを、冷却装置３に接合した絶縁材７に接合する構成としている。   For this reason, in the IGBT 11U of each semiconductor unit 1U of the upper arm described above, the P electrode plate 17P to which the collector terminal 11Uc having the larger heat generation is bonded is bonded to the insulating material 7 bonded to the cooling device 3. Yes.

同様に、上述した下アームの半導体ユニット１ＬのＩＧＢＴ１１Ｌでは、発熱が大きい方のコレクタ端子１１Ｌｃを、半導体ユニット１Ｌから冷却装置３への放熱経路を構成するバスバ１９に接合する構成としている。   Similarly, in the IGBT 11L of the semiconductor unit 1L of the lower arm described above, the collector terminal 11Lc that generates more heat is joined to the bus bar 19 that constitutes the heat dissipation path from the semiconductor unit 1L to the cooling device 3.

以上に説明したように、本実施形態の半導体装置１では、上アームと下アームの各半導体ユニット１Ｕ，１ＬのＩＧＢＴ１１Ｕ及び還流ダイオード１３ＵとＩＧＢＴ１１Ｌ及び還流ダイオード１３Ｌとを、バスバ１９を挟んで向かい合わせとなるように積層した。   As described above, in the semiconductor device 1 according to the present embodiment, the IGBT 11U and the free wheel diode 13U, the IGBT 11L, and the free wheel diode 13L of the semiconductor units 1U and 1L of the upper arm and the lower arm face each other across the bus bar 19. It laminated | stacked so that it might become.

そして、上アームの半導体ユニット１Ｕでは、ＩＧＢＴ１１Ｕ及び還流ダイオード１３Ｕで発生した熱をＰ極の電極板１７Ｐ及び絶縁材７を介して冷却装置３に放熱する構成とした。   In the upper arm semiconductor unit 1U, the heat generated in the IGBT 11U and the freewheeling diode 13U is radiated to the cooling device 3 via the P electrode plate 17P and the insulating material 7.

また、下アームの半導体ユニット１Ｌでは、ＩＧＢＴ１１Ｌ及び還流ダイオード１３Ｌで発生した熱を、上アームの半導体ユニット１Ｕの放熱経路を構成するＰ極の電極板１７Ｐとは別の、バスバ１９及びグラファイトブロック２３を通る経路を経て、絶縁材７から冷却装置３に放熱する構成とした。   In the lower arm semiconductor unit 1L, the heat generated in the IGBT 11L and the free wheel diode 13L is different from the P electrode plate 17P constituting the heat dissipation path of the upper arm semiconductor unit 1U. The heat is dissipated from the insulating material 7 to the cooling device 3 through a path passing through the.

このため、各半導体ユニット１Ｕ，１ＬのＩＧＢＴ１１Ｕ，１１Ｌにおける、特に、発熱量が多いコレクタ端子１１Ｕｃ，１１Ｌｃや、還流ダイオード１３Ｕ，１３Ｌを、共通の冷却装置３を用いて冷却することができる。よって、絶縁材７に接合した冷却装置３とは別に、下アームの半導体ユニット１ＬのＩＧＢＴ１１Ｌ及び還流ダイオード１３Ｌの冷却装置を設けて、例えばＮ極の電極板１７ＮのＩＧＢＴ１１Ｌ及び還流ダイオード１３Ｌを接合した面とは反対側の面に接合する必要がない。   For this reason, the collector terminals 11Uc and 11Lc and the freewheeling diodes 13U and 13L, which generate a large amount of heat, in the IGBTs 11U and 11L of the semiconductor units 1U and 1L can be cooled by using the common cooling device 3. Therefore, separately from the cooling device 3 bonded to the insulating material 7, a cooling device for the IGBT 11L and the free wheel diode 13L of the lower arm semiconductor unit 1L is provided, and for example, the IGBT 11L and the free wheel diode 13L of the N-pole electrode plate 17N are bonded. It is not necessary to join the surface opposite to the surface.

したがって、上アームの半導体ユニット１ＵのＩＧＢＴ１１Ｕ及び還流ダイオード１３Ｕと下アームの半導体ユニット１ＬのＩＧＢＴ１１Ｌ及び還流ダイオード１３Ｌとを積層して半導体装置１の設置面積を小さくする構成を実現する上で、半導体装置１の軽量化と、上アームと下アームの各半導体ユニット１Ｕ，１Ｌの積層方向における小型化とを図ることができる。   Therefore, in realizing a configuration in which the IGBT 11U and the free wheel diode 13U of the upper arm semiconductor unit 1U and the IGBT 11L and the free wheel diode 13L of the lower arm semiconductor unit 1L are stacked to reduce the installation area of the semiconductor device 1. 1 can be reduced, and the size of the upper arm and the lower arm in the stacking direction of the semiconductor units 1U and 1L can be reduced.

また、本実施形態の半導体装置１では、上アームと下アームの各半導体ユニット１Ｕ，１Ｌを共通の冷却装置３で冷却するのに当たり、下アームの半導体ユニット１Ｌから冷却装置３に至る放熱経路が、下アームの半導体ユニット１Ｌに積層した上アームの半導体ユニット１Ｕを経由しない。   Further, in the semiconductor device 1 of the present embodiment, when the semiconductor units 1U and 1L of the upper arm and the lower arm are cooled by the common cooling device 3, there is a heat dissipation path from the semiconductor unit 1L of the lower arm to the cooling device 3. The upper arm semiconductor unit 1U stacked on the lower arm semiconductor unit 1L is not routed.

このため、下アームの半導体ユニット１Ｌから伝わる熱によって、上アームの半導体ユニット１ＵのＩＧＢＴ１１Ｕ及び還流ダイオード１３Ｕが加熱されて十分に冷却されなくなるのを防ぐことができる。   For this reason, it is possible to prevent the IGBT 11U and the reflux diode 13U of the semiconductor unit 1U of the upper arm from being heated and not sufficiently cooled by the heat transmitted from the semiconductor unit 1L of the lower arm.

また、本実施形態の半導体装置１では、上アームのＩＧＢＴ１１Ｕや還流ダイオード１３Ｕとバスバ１９との間に配置された熱抵抗の高い配線基板１５Ｕにより、下アームのＩＧＢＴ１１Ｌや還流ダイオード１３Ｌの放熱経路として利用するバスバ１９と、上アームのＩＧＢＴ１１Ｕや還流ダイオード１３Ｕとの熱的接続を遮断することができる。   Further, in the semiconductor device 1 of the present embodiment, the heat dissipating path of the lower arm IGBT 11L and the free wheeling diode 13L is provided by the high thermal resistance wiring substrate 15U disposed between the upper arm IGBT 11U and the free wheeling diode 13U and the bus bar 19. The thermal connection between the bus bar 19 to be used and the IGBT 11U or the reflux diode 13U of the upper arm can be cut off.

同様に、本実施形態の半導体装置１では、下アームのＩＧＢＴ１１Ｌや還流ダイオード１３ＬとＮ極の電極板１７Ｎとの間に配置された熱抵抗の高い配線基板１５Ｌにより、Ｎ極の電極板１７Ｎと下アームのＩＧＢＴ１１Ｌや還流ダイオード１３Ｌとの熱的接続を遮断することができる。   Similarly, in the semiconductor device 1 of the present embodiment, the N-pole electrode plate 17N is separated from the lower arm IGBT 11L or the free wheel diode 13L by the wiring substrate 15L having a high thermal resistance disposed between the N-pole electrode plate 17N. The thermal connection between the lower arm IGBT 11L and the reflux diode 13L can be cut off.

次に、本発明の第２実施形態に係る半導体装置の概略構成を、図２の断面図を参照して説明する。本実施形態の半導体装置１Ａは、図１に示す第１実施形態の半導体装置１の上アームと下アームの各半導体ユニット１Ｕ，１Ｌから、配線基板１５Ｕ，１５Ｌを省略した構成としている。   Next, a schematic configuration of the semiconductor device according to the second embodiment of the present invention will be described with reference to a cross-sectional view of FIG. The semiconductor device 1A of the present embodiment has a configuration in which the wiring boards 15U and 15L are omitted from the semiconductor units 1U and 1L of the upper arm and the lower arm of the semiconductor device 1 of the first embodiment shown in FIG.

このため、本実施形態の半導体装置１Ａでは、図２に示すように、上アームと下アームの各ＩＧＢＴ１１Ｕ，１１Ｌのゲート端子１１Ｕｇ，１１Ｌｇと信号端子２１Ｕ，２１Ｌとを、ボンディングワイヤ２５Ｕ，２５Ｌによって接続している。   Therefore, in the semiconductor device 1A of the present embodiment, as shown in FIG. 2, the gate terminals 11Ug and 11Lg and the signal terminals 21U and 21L of the IGBTs 11U and 11L of the upper arm and the lower arm are connected by bonding wires 25U and 25L. Connected.

また、本実施形態の半導体装置１Ａでは、相互に間隔をおいて配置した複数の銅ピン２７，２７，…の一端を、上アームの各ＩＧＢＴ１１Ｕのエミッタ端子１１Ｕｅや還流ダイオード１３Ｕのアノード端子１３Ｕａに、銅ピン２７，２７，…の他端をバスバ１９に、それぞれ半田等により接合して、各銅ピン２７の相互間にモールド樹脂５を回り込ませている。   Further, in the semiconductor device 1A of the present embodiment, one end of the plurality of copper pins 27, 27,... Arranged at intervals is connected to the emitter terminal 11Ue of each IGBT 11U of the upper arm and the anode terminal 13Ua of the freewheeling diode 13U. The other ends of the copper pins 27, 27,... Are joined to the bus bar 19 with solder or the like, and the mold resin 5 is wound between the copper pins 27.

この銅ピン２７の総断面積は、各ＩＧＢＴ１１Ｕのコレクタ端子１１Ｕｃや還流ダイオード１３Ｕのカソード端子１３Ｕｋに接合したＰ極の電極板１７Ｐの断面積よりも小さい。このため、銅ピン２７，２７，…の熱抵抗はＰ極の電極板１７Ｐの熱抵抗よりも高い。   The total cross-sectional area of the copper pin 27 is smaller than the cross-sectional area of the P-electrode plate 17P joined to the collector terminal 11Uc of each IGBT 11U and the cathode terminal 13Uk of the reflux diode 13U. Therefore, the thermal resistance of the copper pins 27, 27,... Is higher than the thermal resistance of the P-electrode plate 17P.

したがって、本実施形態の半導体装置１Ａでは省略した図１の配線基板１５Ｕの代わりに、上アームの各ＩＧＢＴ１１Ｕや還流ダイオード１３Ｕと、下アームのＩＧＢＴ１１Ｌや還流ダイオード１３Ｌの放熱経路として利用するバスバ１９との熱的接続を、各銅ピン２７において遮断することができる。   Therefore, instead of the wiring substrate 15U of FIG. 1 omitted in the semiconductor device 1A of the present embodiment, the bus bar 19 used as a heat dissipation path for each of the IGBTs 11U and the free wheel diodes 13U of the upper arm and the IGBT 11L and the free wheel diode 13L of the lower arm, These thermal connections can be interrupted at each copper pin 27.

さらに、本実施形態の半導体装置１Ａでは、図１に示す第１実施形態の半導体装置１の絶縁材７に代えて、図２に示すように、銅プレート７Ａを用いている。このため、半導体装置１Ａでは、銅プレート７Ａに対する絶縁性と熱的接続を確保するために、Ｐ極の電極板１７Ｐとグラファイトブロック２３とを、接着機能を有し熱伝導率が高い絶縁シート７７，７９（請求項中の絶縁材に相当）によって銅プレート７Ａに取り付けている。   Furthermore, in the semiconductor device 1A of the present embodiment, a copper plate 7A is used as shown in FIG. 2 instead of the insulating material 7 of the semiconductor device 1 of the first embodiment shown in FIG. Therefore, in the semiconductor device 1A, in order to ensure insulation and thermal connection with respect to the copper plate 7A, the P electrode plate 17P and the graphite block 23 are bonded to each other and have an insulating sheet 77 having a high thermal conductivity. , 79 (corresponding to the insulating material in the claims), is attached to the copper plate 7A.

そして、本実施形態の半導体装置１Ａは、上述した構成と、冷却装置３の冷却器本体３１をモールド樹脂５で被覆せず外側に露出させた点とを除いて、図１に示す第１実施形態の半導体装置１と同様に構成されている。このため、省略した図１の各配線基板１５Ｕ，１５Ｌによって発揮される効果を除いて、図１に示す第１実施形態の半導体装置１と同様の効果を奏することができる。   The semiconductor device 1A of the present embodiment is the first embodiment shown in FIG. 1 except for the configuration described above and the point that the cooler body 31 of the cooling device 3 is not covered with the mold resin 5 and exposed to the outside. The configuration is the same as that of the semiconductor device 1 of the embodiment. Therefore, the same effects as those of the semiconductor device 1 of the first embodiment shown in FIG. 1 can be obtained except for the effects exhibited by the respective wiring boards 15U and 15L of FIG.

なお、上述した各実施形態のバスバ１９に用いたグラファイトシート１９ａは、銅よりも熱伝導率が高い導電性の材料であれば、例えば、銀等の金属材料や炭素系材料等の非金属性材料によるシート材に置き換えてもよい。その場合、バスバ１９の一部がモールド樹脂５の外側に引き出されて露出することを考慮して、グラファイトシート１９ａを耐腐食性に優れた非金属性材料で構成してもよい。   In addition, if the graphite sheet 19a used for the bus bar 19 of each embodiment described above is a conductive material having a higher thermal conductivity than copper, for example, a metal material such as silver or a non-metallic property such as a carbon-based material. You may replace with the sheet material by material. In that case, considering that a part of the bus bar 19 is pulled out and exposed to the outside of the mold resin 5, the graphite sheet 19a may be made of a non-metallic material having excellent corrosion resistance.

また、上述した各実施形態のグラファイトブロック２３に用いたグラファイトシート２３ａも同様に、銅よりも熱伝導率が高い材料であれば、例えば、銀等の金属材料や炭素系材料等の非金属性材料によるシート材に置き換えてもよい。その場合、グラファイトブロック２３は導電性を必要としないので、銅よりも熱伝導率が高い材料であれば、導電性がない材料でグラファイトブロック２３のグラファイトシート２３ａを構成してもよい。   Similarly, if the graphite sheet 23a used for the graphite block 23 of each of the above-described embodiments is a material having higher thermal conductivity than copper, for example, a metal material such as silver or a non-metallic property such as a carbon-based material. You may replace with the sheet material by material. In that case, since the graphite block 23 does not require electrical conductivity, the graphite sheet 23a of the graphite block 23 may be made of a material having no electrical conductivity as long as the material has higher thermal conductivity than copper.

さらに、上述した各実施形態では、各半導体ユニット１Ｕ，１Ｌの半導体パワースイッチング素子としてＩＧＢＴ１１Ｕ，１１を用いた場合について説明したが、本発明は、例えば半導体パワースイッチング素子としてパワーＭＯＳＦＥＴを用いた半導体装置にも適用可能である。その場合にも、発熱が最も大きい端子を、熱伝導率が高く放熱経路を構成するＰ極の電極板１７Ｐやバスバ１９に接合するのが好ましい。   Further, in each of the above-described embodiments, the case where the IGBTs 11U and 11 are used as the semiconductor power switching elements of the semiconductor units 1U and 1L has been described. It is also applicable to. Even in this case, it is preferable that the terminal that generates the largest amount of heat is joined to the P electrode plate 17P and the bus bar 19 that have a high thermal conductivity and constitute a heat dissipation path.

また、上述した各実施形態では、各半導体ユニット１Ｕ，１Ｌが２つの半導体デバイス、即ち、半導体パワースイッチング素子と半導体整流素子とをそれぞれ有しているものとしたが、本発明は、各半導体ユニット１Ｕ，１Ｌが１つ又は３つ以上の半導体デバイスをそれぞれ有している半導体装置にも適用可能である。   In the above-described embodiments, each semiconductor unit 1U, 1L has two semiconductor devices, that is, a semiconductor power switching element and a semiconductor rectifier element. The present invention is also applicable to a semiconductor device in which 1U and 1L each have one or three or more semiconductor devices.

さらに、上述した各実施形態では、直流電源からの直流電流を交流に変換して三相交流電動機に供給するインバータを構成する半導体装置１，１Ａを例に取って説明したが、本発明は、一対の半導体デバイスを有していれば、インバータ以外の半導体装置にも広く適用可能である。   Further, in each of the above-described embodiments, the semiconductor device 1, 1A that constitutes the inverter that converts the direct current from the direct current power source into alternating current and supplies the alternating current to the three-phase alternating current motor has been described as an example. If it has a pair of semiconductor devices, it can be widely applied to semiconductor devices other than inverters.

本発明は、一対の半導体デバイスを有する半導体装置において利用することができる。   The present invention can be used in a semiconductor device having a pair of semiconductor devices.

１，１Ａ 半導体装置
１Ｌ，１Ｕ 半導体ユニット
３ 冷却装置（冷却器）
５ モールド樹脂
７ 絶縁材
７Ａ 銅プレート
１１Ｌ ＩＧＢＴ（第２の半導体デバイス）
１１Ｌｃ コレクタ端子（第２の半導体デバイスの１つの端子）
１１Ｌｅ エミッタ端子（第２の半導体デバイスの他の端子）
１１Ｌｇ，１１Ｕｇ ゲート端子
１１Ｕ ＩＧＢＴ（第１の半導体デバイス）
１１Ｕｃ コレクタ端子（第１の半導体デバイスの１つの端子）
１１Ｕｅ エミッタ端子（第１の半導体デバイスの他の端子）
１３Ｌ 還流ダイオード（第２の半導体デバイス）
１３Ｌａ アノード端子（第２の半導体デバイスの他の端子）
１３Ｌｋ カソード端子（第２の半導体デバイスの１つの端子）
１３Ｕ 還流ダイオード（第１の半導体デバイス）
１３Ｕａ アノード端子（第１の半導体デバイスの他の端子）
１３Ｕｋ カソード端子（第１の半導体デバイスの１つの端子）
１５Ｌ 配線基板（第２の電極板と第２の半導体デバイスとの間に介設されている断熱導電部材、第２の電極板と第２の半導体デバイスとを電気的に接続する配線基板）
１５Ｕ 配線基板（第１の半導体デバイスと出力板との間に介設されている断熱導電部材、第１の半導体デバイスと出力板とを電気的に接続する配線基板）
１５Ｌａ，１５Ｕａ 母材
１５Ｌｂ，１５Ｌｃ，１５Ｌｄ，１５Ｌｅ，１５Ｕｂ，１５Ｕｃ，１５Ｕｄ，１５Ｕｅ 導電パターン
１５Ｌｆ，１５Ｌｇ，１５Ｕｆ，１５Ｕｇ スルーホール
１７Ｎ Ｎ極の電極板（第２の電極板）
１７Ｐ Ｐ極の電極板（第１の電極板）
１９ バスバ（出力板）
１９ａ，２３ａ グラファイトシート
１９ｂ 銅シート
２１Ｌ 信号端子（第２の半導体デバイスの制御信号入力用の信号線）
２１Ｕ 信号端子（第１の半導体デバイスの制御信号入力用の信号線）
２３ グラファイトブロック（伝熱部材）
２５Ｌ，２５Ｕ ボンディングワイヤ
２７ 銅ピン
３１ 冷却器本体
３１ａ 放熱フィンの突設面とは反対側の面
３３ 放熱フィン
７１，７３，７５ 金属パターン
７７，７９ 絶縁シート（絶縁材） 1, 1A Semiconductor device 1L, 1U Semiconductor unit 3 Cooling device (cooler)
5 Mold resin 7 Insulating material 7A Copper plate 11L IGBT (second semiconductor device)
11Lc collector terminal (one terminal of the second semiconductor device)
11Le emitter terminal (the other terminal of the second semiconductor device)
11Lg, 11Ug Gate terminal 11U IGBT (first semiconductor device)
11 Uc collector terminal (one terminal of the first semiconductor device)
11 Ue emitter terminal (the other terminal of the first semiconductor device)
13L freewheeling diode (second semiconductor device)
13La anode terminal (the other terminal of the second semiconductor device)
13Lk cathode terminal (one terminal of the second semiconductor device)
13U freewheeling diode (first semiconductor device)
13 Ua Anode terminal (other terminal of the first semiconductor device)
13 Uk cathode terminal (one terminal of the first semiconductor device)
15L wiring board (a heat insulating conductive member interposed between the second electrode plate and the second semiconductor device, a wiring board for electrically connecting the second electrode plate and the second semiconductor device)
15U wiring board (heat insulating conductive member interposed between the first semiconductor device and the output board, wiring board for electrically connecting the first semiconductor device and the output board)
15La, 15Ua Base material 15Lb, 15Lc, 15Ld, 15Le, 15Ub, 15Uc, 15Ud, 15Ue Conductive pattern 15Lf, 15Lg, 15Uf, 15Ug Through hole 17N N-pole electrode plate (second electrode plate)
17P P electrode plate (first electrode plate)
19 Bus bar (output plate)
19a, 23a Graphite sheet 19b Copper sheet 21L Signal terminal (signal line for control signal input of second semiconductor device)
21U signal terminal (signal line for control signal input of the first semiconductor device)
23 Graphite block (heat transfer member)
25L, 25U Bonding wire 27 Copper pin 31 Cooler body 31a Surface opposite to the projecting surface of the radiation fin 33 Radiation fin 71, 73, 75 Metal pattern 77, 79 Insulation sheet (insulation material)

Claims (7)

冷却器（３）に載置されて該冷却器（３）と熱的に接続された絶縁材（７，７７，７９）と、
前記絶縁材（７，７７）に載置されて該絶縁材（７，７７）と熱的に接続された第１の電極板（１７Ｐ）と、
前記第１の電極板（１７Ｐ）に重ねて配置され、１つの端子（１１Ｕｃ，１３Ｕｋ）が前記第１の電極板（１７Ｐ）に接合された第１の半導体デバイス（１１Ｕ，１３Ｕ）と、
前記第１の半導体デバイス（１１Ｕ，１３Ｕ）に重ねて配置され、自身の熱伝導率よりも低い熱伝導率の経路で前記第１の半導体デバイス（１１Ｕ，１３Ｕ）の他の端子（１１Ｕｅ，１３Ｕａ）に電気的に接続された出力板（１９）と、
前記出力板（１９）を挟んで前記第１の半導体デバイス（１１Ｕ，１３Ｕ）と対向して配置され、１つの端子（１１Ｌｃ，１３Ｌｋ）が前記出力板（１９）に接合された第２の半導体デバイス（１１Ｌ，１３Ｌ）と、
前記第２の半導体デバイス（１１Ｌ，１３Ｌ）を挟んで前記出力板（１９）と対向して配置され、該第２の半導体デバイス（１１Ｌ，１３Ｌ）の他の端子（１１Ｌｅ，１３Ｌａ）に電気的に接続された第２の電極板（１７Ｎ）と、
前記第１の電極板（１７Ｐ）及び前記第１の半導体デバイス（１１Ｕ，１３Ｕ）を経由する経路よりも高い熱伝導率で前記出力板（１９）と前記絶縁材（７，７９）とを熱的に接続する伝熱部材（２３）と、
を備える半導体装置（１）。 An insulating material (7, 77, 79) placed on the cooler (3) and thermally connected to the cooler (3);
A first electrode plate (17P) placed on the insulating material (7, 77) and thermally connected to the insulating material (7, 77);
A first semiconductor device (11U, 13U) disposed on the first electrode plate (17P) and having one terminal (11Uc, 13Uk) joined to the first electrode plate (17P);
The other terminal (11Ue, 13Ua) of the first semiconductor device (11U, 13U) is arranged on the first semiconductor device (11U, 13U) and has a thermal conductivity lower than its own thermal conductivity. An output plate (19) electrically connected to
A second semiconductor which is arranged to face the first semiconductor device (11U, 13U) with the output plate (19) interposed therebetween, and one terminal (11Lc, 13Lk) is joined to the output plate (19). Devices (11L, 13L);
The second semiconductor device (11L, 13L) is disposed so as to face the output plate (19), and is electrically connected to the other terminals (11Le, 13La) of the second semiconductor device (11L, 13L). A second electrode plate (17N) connected to
Heat the output plate (19) and the insulating material (7, 79) with higher thermal conductivity than the path through the first electrode plate (17P) and the first semiconductor device (11U, 13U). A heat transfer member (23) to be connected
A semiconductor device (1) comprising: 前記第１の半導体デバイス（１１Ｕ，１３Ｕ）の前記他の端子（１１Ｕｅ，１３Ｕａ）と前記出力板（１９）との間に断熱導電部材（１５Ｕ）が介設されている請求項１記載の半導体装置（１）。   The semiconductor according to claim 1, wherein a heat insulating conductive member (15U) is interposed between the other terminal (11Ue, 13Ua) of the first semiconductor device (11U, 13U) and the output plate (19). Device (1). 前記第１の半導体デバイス（１１Ｕ，１３Ｕ）の前記他の端子（１１Ｕｅ，１３Ｕａ）と前記出力板（１９）との間に介設された断熱導電部材（１５Ｕ）は、前記第１の半導体デバイス（１１Ｕ，１３Ｕ）の前記他の端子（１１Ｕｅ，１３Ｕａ）と前記出力板（１９）とにそれぞれ接合されて両者（１１Ｕｅ，１３Ｕａ，１９）を電気的に接続する配線基板（１５Ｕ）であり、該配線基板（１５Ｕ）から、前記第１の半導体デバイス（１１Ｕ，１３Ｕ）の制御信号入力用の信号線（２１Ｕ）が引き出されている請求項２記載の半導体装置（１）。   The heat insulating conductive member (15U) interposed between the other terminals (11Ue, 13Ua) and the output plate (19) of the first semiconductor device (11U, 13U) is the first semiconductor device. (11U, 13U) is a wiring board (15U) which is joined to the other terminals (11Ue, 13Ua) and the output plate (19) and electrically connects both (11Ue, 13Ua, 19), The semiconductor device (1) according to claim 2, wherein a signal line (21U) for inputting a control signal of the first semiconductor device (11U, 13U) is drawn out from the wiring board (15U). 前記第２の半導体デバイス（１１Ｌ，１３Ｌ）の前記他の端子（１１Ｌｅ，１３Ｌａ）と前記第２の電極板（１７Ｎ）との間に断熱導電部材（１５Ｌ）が介設されている請求項１、２又は３記載の半導体装置（１）。   The heat insulating conductive member (15L) is interposed between the other terminal (11Le, 13La) of the second semiconductor device (11L, 13L) and the second electrode plate (17N). 2. The semiconductor device (1) according to 2 or 3. 前記第２の半導体デバイス（１１Ｌ，１３Ｌ）の前記他の端子（１１Ｌｅ，１３Ｌａ）と前記第２の電極板（１７Ｎ）との間に介設された断熱導電部材（１５Ｌ）は、前記第２の半導体デバイス（１１Ｌ，１３Ｌ）の前記他の端子（１１Ｌｅ，１３Ｌａ）と前記第２の電極板（１７Ｎ）とにそれぞれ接合されて両者（１１Ｌｅ，１３Ｌａ，１７Ｎ）を電気的に接続する配線基板（１５Ｌ）であり、該配線基板（１５Ｌ）から、前記第２の半導体デバイス（１１Ｌ，１３Ｌ）の制御信号入力用の信号線（２１Ｌ）が引き出されている請求項４記載の半導体装置（１）。   The heat insulating conductive member (15L) interposed between the other terminals (11Le, 13La) of the second semiconductor device (11L, 13L) and the second electrode plate (17N) Circuit board which is joined to each of the other terminals (11Le, 13La) and the second electrode plate (17N) of the semiconductor device (11L, 13L) and electrically connects both (11Le, 13La, 17N). The semiconductor device (1) according to claim 4, wherein a signal line (21L) for inputting a control signal of the second semiconductor device (11L, 13L) is drawn from the wiring board (15L). ). 前記出力板（１９）は、前記第１の半導体デバイス（１１Ｕ，１３Ｕ）と前記第２の半導体デバイス（１１Ｌ，１３Ｌ）との間隔方向にグラファイトシート（１９ａ）と銅シート（１９ｂ）とを交互に積層して構成されており、前記グラファイトシート（１９ａ）は、前記間隔方向と直交する該グラファイトシート（１９ａ）の面方向において炭素の原子同士が共有結合した層状物質が前記間隔方向に層間結合して形成されている請求項１、２、３、４又は５記載の半導体装置（１）。   The output plate (19) has graphite sheets (19a) and copper sheets (19b) alternately arranged in the interval direction between the first semiconductor devices (11U, 13U) and the second semiconductor devices (11L, 13L). In the graphite sheet (19a), the layered material in which carbon atoms are covalently bonded in the plane direction of the graphite sheet (19a) perpendicular to the interval direction is interlayer bonded in the interval direction. The semiconductor device (1) according to claim 1, 2, 3, 4 or 5. 前記伝熱部材（２３）は、複数のグラファイトシート（２３ａ）を積層して構成されており、該グラファイトシート（２３ａ）は、前記出力板（１９）と前記絶縁材（７，７９）との間隔方向に延在する面方向において炭素の原子同士が共有結合した層状物質が前記間隔方向に層間結合して形成されている請求項１、２、３、４、５又は６記載の半導体装置（１）。   The heat transfer member (23) is formed by laminating a plurality of graphite sheets (23a), and the graphite sheet (23a) is composed of the output plate (19) and the insulating material (7, 79). 7. The semiconductor device according to claim 1, wherein a layered material in which carbon atoms are covalently bonded in a plane direction extending in the interval direction is formed by interlayer bonding in the interval direction. 1).
JP2016154324A 2016-08-05 2016-08-05 Semiconductor device Pending JP2018022818A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016154324A JP2018022818A (en) 2016-08-05 2016-08-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016154324A JP2018022818A (en) 2016-08-05 2016-08-05 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2018022818A true JP2018022818A (en) 2018-02-08

Family

ID=61164633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016154324A Pending JP2018022818A (en) 2016-08-05 2016-08-05 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2018022818A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023171768A1 (en) * 2022-03-11 2023-09-14 ニデック株式会社 Semiconductor module, power converter, and method for manufacturing semiconductor module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023171768A1 (en) * 2022-03-11 2023-09-14 ニデック株式会社 Semiconductor module, power converter, and method for manufacturing semiconductor module

Similar Documents

Publication Publication Date Title
JP5924164B2 (en) Semiconductor device
US10079552B2 (en) Power conversion device
US8836103B2 (en) Semiconductor unit
US10199953B2 (en) Power conversion device
JP2021141222A (en) Semiconductor module
KR101930391B1 (en) Electronic device
JP2022160154A (en) Semiconductor device
WO2020184053A1 (en) Semiconductor device
US11350517B2 (en) Circuit device and power conversion device
JP2013125889A (en) Semiconductor device
JP2018022818A (en) Semiconductor device
JP5429413B2 (en) Semiconductor device
JP2013045847A (en) Semiconductor module
JP6555177B2 (en) Semiconductor module
JP2014096412A (en) Semiconductor module
JP2016101071A (en) Semiconductor device
JP2006066464A (en) Semiconductor device
JP5203822B2 (en) Semiconductor power conversion module
JP5942713B2 (en) Semiconductor module
JP2014192512A (en) Arrangement structure of semiconductor element substrate, and semiconductor device
JP2014072385A (en) Semiconductor device
JP7215402B2 (en) semiconductor equipment
WO2022107439A1 (en) Power semiconductor module
JP5626184B2 (en) Semiconductor unit and method for manufacturing semiconductor unit
JP2011254004A (en) Electronic component device