JP2018019270A - 撮像素子及び撮像装置 - Google Patents
撮像素子及び撮像装置 Download PDFInfo
- Publication number
- JP2018019270A JP2018019270A JP2016148576A JP2016148576A JP2018019270A JP 2018019270 A JP2018019270 A JP 2018019270A JP 2016148576 A JP2016148576 A JP 2016148576A JP 2016148576 A JP2016148576 A JP 2016148576A JP 2018019270 A JP2018019270 A JP 2018019270A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- signal line
- pixel
- curvature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】撮像面を湾曲させることにより像面湾曲による収差を補正する撮像素子において、撮像面内における画質の均一性を更に向上しうる撮像素子を提供する。【解決手段】少なくとも一部に湾曲形状が設けられた撮像面を有する撮像素子であって、第1の曲率で湾曲した撮像面の第1の領域に設けられた第1の画素と、第1の曲率より大きい第2の曲率で湾曲した撮像面の第2の領域に設けられた第2の画素と、第1の画素に接続された第1の信号線と、第2の画素に接続された第2の信号線と、第1の信号線に第1の曲率に応じた所定の電圧を供給し、第2の信号線に第2の曲率に応じた所定の電圧を供給するように構成された電圧供給回路とを有する。【選択図】図6
Description
本発明は、撮像素子及び撮像素子を備えた撮像装置に関する。
近年、デジタル一眼レフカメラやビデオカメラ等の撮像装置には、特許文献1に記載されているようなCMOS撮像素子が多く使用されている。一般的なCMOS撮像素子では、平坦な半導体基板上に、光電変換を行うフォトダイオードを含む複数の画素が行列状に配されている。
ところで、撮影レンズを通して被写体を撮影すると、被写体像は像面側において撮影レンズに対して凹曲面に結像する。この像を平坦な撮像素子で受光すると、像面湾曲と呼ばれる収差が発生し、撮像素子の中央部と周辺部とで焦点位置がずれる現象が起きてしまう。その結果、撮影画像の中央部と周辺部とで画質が不均一になり、画質劣化の要因となる。このような背景から、特許文献2には、撮像素子の撮像面を凹曲面状に湾曲させることにより像面湾曲による収差を補正した撮像素子が提案されている。
しかしながら、特許文献2に記載の撮像素子では、撮像面を凹曲面状に湾曲させることにより像面湾曲による収差を低減することは可能であるが、撮像面内における画質の均一性を十分に改善することは困難であった。
本発明の目的は、撮像面を湾曲させることにより像面湾曲による収差を補正した撮像素子において、撮像面内における画質の均一性を更に向上しうる撮像素子を提供することにある。
本発明の目的は、撮像面を湾曲させることにより像面湾曲による収差を補正した撮像素子において、撮像面内における画質の均一性を更に向上しうる撮像素子を提供することにある。
本発明の一観点によれば、少なくとも一部に湾曲形状が設けられた撮像面を有する撮像素子であって、第1の曲率で湾曲した前記撮像面の第1の領域に設けられた第1の画素と、前記第1の曲率より大きい第2の曲率で湾曲した前記撮像面の第2の領域に設けられた第2の画素と、前記第1の画素に接続された第1の信号線と、前記第2の画素に接続された第2の信号線と、前記第1の信号線に前記第1の曲率に応じた所定の電圧を供給し、前記第2の信号線に前記第2の曲率に応じた所定の電圧を供給するように構成された電圧供給回路とを有する撮像素子が提供される。
また、本発明の他の一観点によれば、少なくとも一部に湾曲形状が設けられた撮像面を有する撮像素子であって第1の曲率で湾曲した前記撮像面の第1の領域に設けられた第1の画素と、前記第1の曲率より大きい第2の曲率で湾曲した前記撮像面の第2の領域に設けられた第2の画素と、前記第1の画素に接続された第1の信号線と、前記第2の画素に接続された第2の信号線と、前記第1の信号線に、前記第1の領域に加わる応力に応じた所定の電圧を供給し、前記第2の信号線に、前記第2の領域に加わる応力に応じた所定の電圧を供給するように構成された電圧供給回路とを有する撮像素子が提供される。
また、本発明の更に他の一観点によれば、少なくとも一部に湾曲形状が設けられた撮像面を有する撮像素子であって、第1の曲率で湾曲した前記撮像面の第1の領域に設けられた第1の画素と、前記第1の曲率より大きい第2の曲率で湾曲した前記撮像面の第2の領域に設けられた第2の画素と、第1の電圧を出力する第1の電源と、前記第1の電圧とは異なる第2の電圧を出力する第2の電源と、前記第1の電源と前記第2の電源とを接続する電源配線とを有する電圧供給回路と、前記第1の電源と前記第2の電源との間の第1の部位において前記電源配線に接続された第1の信号線と、前記第1の電源と前記第2の電源との間の、前記第1の部位とは異なる第2の部位において前記電源配線に接続された第2の信号線とを有し、前記電圧供給回路は、前記第1の部位における前記電源配線の電圧に応じた所定の電圧を前記第1の信号線に供給し、前記第2の部位における前記電源配線の電圧に応じた所定の電圧を前記第2の信号線に供給するように構成されている撮像素子が提供される。
本発明によれば、撮像面を湾曲させることにより像面湾曲による収差を補正した撮像素子において、撮像面内における画質の均一性を更に向上することができる。
[第1実施形態]
本発明の第1実施形態による撮像装置について、図1乃至図7を用いて説明する。
はじめに、本実施形態による撮像装置の構成について、図1乃至図6を用いて説明する。図1は、本実施形態による撮像装置の概略構成を示すブロック図である。図2は、本実施形態による撮像装置における撮像素子の構成例を示すブロック図である。図3は、本実施形態による撮像装置による撮像素子における画素回路の構成例を示す回路図である。図4は、本実施形態による撮像装置における撮像素子の概略構成と電位勾配を示す図である。図5は、本実施形態による撮像装置における撮像素子の画素構造を示す概略断面図である。図6は、本実施形態による撮像装置における撮像素子の垂直走査回路の構成例を示す回路図である。
本発明の第1実施形態による撮像装置について、図1乃至図7を用いて説明する。
はじめに、本実施形態による撮像装置の構成について、図1乃至図6を用いて説明する。図1は、本実施形態による撮像装置の概略構成を示すブロック図である。図2は、本実施形態による撮像装置における撮像素子の構成例を示すブロック図である。図3は、本実施形態による撮像装置による撮像素子における画素回路の構成例を示す回路図である。図4は、本実施形態による撮像装置における撮像素子の概略構成と電位勾配を示す図である。図5は、本実施形態による撮像装置における撮像素子の画素構造を示す概略断面図である。図6は、本実施形態による撮像装置における撮像素子の垂直走査回路の構成例を示す回路図である。
本実施形態による撮像装置100は、図1に示すように、撮像素子110、信号処理部112、撮影レンズ120、レンズ駆動部122、全体制御・演算部130、メモリ部140、表示部142、記録部144、操作部146を有している。
撮像素子110は、撮影レンズ120によって撮像面に結像された被写体像を撮像信号として取り込む。信号処理部112は、撮像素子110から出力された撮像信号に対し、各種補正等の信号処理を行い、画像データを生成する。全体制御・演算部130は、各種演算の実行や撮像装置100の全体の制御を司る。全体制御・演算部130は、撮像素子110を制御するための各種タイミング信号を出力するタイミング発生部132を含む。タイミング発生部132は、撮像素子110に設けられていてもよい。
撮像素子110は、撮影レンズ120によって撮像面に結像された被写体像を撮像信号として取り込む。信号処理部112は、撮像素子110から出力された撮像信号に対し、各種補正等の信号処理を行い、画像データを生成する。全体制御・演算部130は、各種演算の実行や撮像装置100の全体の制御を司る。全体制御・演算部130は、撮像素子110を制御するための各種タイミング信号を出力するタイミング発生部132を含む。タイミング発生部132は、撮像素子110に設けられていてもよい。
メモリ部140は、信号処理部112で生成された画像データを一時的に記憶する。表示部142は、各種情報や撮影画像を表示装置に表示するための表示制御を行う。記録部144は、着脱可能な半導体メモリ等の記録媒体に対し、画像データの記録や読み出し等の制御を行う。操作部146は、ボタン、ダイヤルなどで構成されユーザからの操作入力を受け付ける。表示装置がタッチパネルである場合には、当該タッチパネルも操作部146に含まれる。撮影レンズ120は被写体の光学像を撮像素子110に結像させる。レンズ駆動部122は、全体制御・演算部130による制御のもと撮影レンズ120を駆動し、ズーム制御、フォーカス制御、絞り制御などを行う。
撮像素子110は、図2に示すように、画素領域10、垂直走査回路20、読み出し回路30、水平走査回路40を有する。
画素領域10は、撮像面を構成する。画素領域10には、複数行及び複数列に渡って複数の画素12が配されている。それぞれの画素12は、入射光をその光量に応じた電荷に変換する光電変換部を含む。これにより、撮影レンズ120によって画素領域10に結像された光学像を各画素12において電気信号に変換する。
画素領域10は、撮像面を構成する。画素領域10には、複数行及び複数列に渡って複数の画素12が配されている。それぞれの画素12は、入射光をその光量に応じた電荷に変換する光電変換部を含む。これにより、撮影レンズ120によって画素領域10に結像された光学像を各画素12において電気信号に変換する。
垂直走査回路20は、タイミング発生部132から供給される制御信号をもとに画素12内の読み出し回路を駆動するための制御信号を生成し、画素アレイの行毎に設けられた信号線14を介して画素12に供給する回路部である。垂直走査回路20は、画素12に供給する制御信号の電圧を、画素12の駆動に必要な所定の電圧に変換するための電圧供給回路としての電源回路22を備えている。画素12から読み出された信号は、画素アレイの列毎に設けられた出力線16を介して読み出し回路30に入力される。
読み出し回路30は、画素12から読み出された信号に対して、必要に応じて所定の処理、例えば、増幅処理や加算処理等の信号処理を実施し、保持するための回路部である。読み出し回路30は、例えば、列アンプ、相関二重サンプリング(CDS)回路、加算回路等を含み得る。読み出し回路30は、必要に応じてA/D変換回路等を更に含んでもよい。
水平走査回路40は、読み出し回路30に保持されている信号を列毎に順次、読み出し回路30から読み出し、撮像素子110の外部に出力するための制御信号を読み出し回路30に供給する回路部である。
水平走査回路40は、読み出し回路30に保持されている信号を列毎に順次、読み出し回路30から読み出し、撮像素子110の外部に出力するための制御信号を読み出し回路30に供給する回路部である。
それぞれの画素12は、図3に示すように、光電変換部PDと、転送トランジスタM1と、リセットトランジスタM2と、増幅トランジスタM3と、選択トランジスタM4とを含む。光電変換部PDは、例えばフォトダイオードである。光電変換部PDのフォトダイオードは、アノードが接地電圧線に接続され、カソードが転送トランジスタM1のソースに接続されている。転送トランジスタM1のドレインは、リセットトランジスタM2のソース及び増幅トランジスタM3のゲートに接続されている。転送トランジスタM1のドレイン、リセットトランジスタM2のソース及び増幅トランジスタM3のゲートの接続ノードは、いわゆる浮遊拡散(フローティングディフュージョン:FD)領域である。FD領域に寄生する容量(浮遊拡散容量)は、電荷の保持部としての機能を備える。図3には、この容量を、FD領域に接続された容量素子(C)で表している。リセットトランジスタM2のドレイン及び増幅トランジスタM3のドレインは、電源電圧線(VDD)に接続されている。増幅トランジスタM3のソースは、選択トランジスタM4のドレインに接続されている。選択トランジスタM4のソースは、出力線16に接続されている。
画素領域10の画素アレイの各行には、行方向(図3において横方向)に延在して、複数の信号線14が配されている。各行の信号線14は、信号線TX、信号線RES、信号線SELを含む。信号線TXは、行方向に並ぶ画素12の転送トランジスタM1のゲートにそれぞれ接続され、これら画素12に共通の信号線をなしている。信号線RESは、行方向に並ぶ画素12のリセットトランジスタM2のゲートにそれぞれ接続され、これら画素12に共通の信号線をなしている。信号線SELは、行方向に並ぶ画素12の選択トランジスタM4のゲートにそれぞれ接続され、これら画素12に共通の信号線をなしている。
信号線TX,RES,SELは、垂直走査回路20に接続されている。信号線TXには、垂直走査回路20から、転送トランジスタM1を駆動するための転送制御信号PTXが出力される。信号線RESには、垂直走査回路20から、リセットトランジスタM2を駆動するためのリセット制御信号PRESが出力される。信号線SELには、垂直走査回路20から、選択トランジスタM4を駆動するための選択制御信号PSELが出力される。典型例では、垂直走査回路20からハイレベルの制御信号が出力されると対応するトランジスタがオンとなり、垂直走査回路20からローレベルの制御信号が出力されると対応するトランジスタがオフとなる。なお、図3では、第n行の信号線14に供給される制御信号を想定し、各制御信号PTX,PRES,PSELの符号に添え字[n]を付記している。本明細書では、異なる行の同じ制御信号を区別する場合、同様の記載を用いて行番号を付記することがある。
画素領域10の画素アレイの各列には、列方向(図3において縦方向)に延在して、出力線16が配されている。出力線16は、列方向に並ぶ画素12の選択トランジスタM4のソースにそれぞれ接続され、これら画素12に共通の信号線をなしている。出力線16には、電流源18が接続されている。
光電変換部PDは、入射光をその光量に応じた量の電荷に変換(光電変換)するとともに、生成された電荷を蓄積する。転送トランジスタM1は、光電変換部PDに蓄積された電荷を保持部(容量素子C)としてのFD領域に転送する。FD領域は、光電変換部PDから転送された電荷を保持するとともに、増幅部の入力ノード(増幅トランジスタM3のゲート)を、その容量と転送された電荷の量とに応じた電圧に設定する。リセットトランジスタM2は、FD領域及び光電変換部PDの電位をリセットする際のスイッチとして機能する。選択トランジスタM4は、出力線16に信号を出力する画素12を選択する。増幅トランジスタM3は、ドレインに電源電圧VDDが供給され、ソースに選択トランジスタM4を介して電流源18からバイアス電流が供給される状態となっており、ゲートを入力ノードとする増幅部(ソースフォロワ回路)を構成する。これにより増幅トランジスタM3は、光電変換部PDで生じた電荷の量に基づく信号を、選択トランジスタM4を介して出力線16に出力する。なお、選択トランジスタM4は行単位で制御され、選択された行の画素信号が一括して各列の出力線16に出力される。
図4(a)及び図4(b)は、撮像素子110の概略構成を示す図である。図4(a)が撮像素子110の上面図であり、図4(b)が図4(a)のA−A′線断面図である。
撮像素子110は、画素領域10と、垂直走査回路20、読み出し回路30、水平走査回路40等の周辺回路が設けられた周辺回路領域50とを含む半導体基板210と、半導体基板210を保持する支持基板200とを有する。支持基板200は半導体基板210の保持面に凹形状を有しており、この保持面上に設置された半導体基板210は保持面の凹形状に応じて湾曲している。支持基板200と半導体基板210との間には接着剤202が充填されており、半導体基板210は湾曲形状を維持した状態で支持基板200に固定されている。これにより、半導体基板210の、画素領域10が設けられた撮像面の少なくとも一部分が湾曲している。半導体基板210の撮像面は、撮影レンズ120によって生じる像面湾曲を低減するのに好適な凹曲面状に湾曲されている。具体的には、図4(b)に示すように、半導体基板210の周辺部が中央部よりも持ち上がった湾曲形状とすることにより、撮像面の周辺部における像面湾曲の影響を低減することができる。
撮像素子110は、画素領域10と、垂直走査回路20、読み出し回路30、水平走査回路40等の周辺回路が設けられた周辺回路領域50とを含む半導体基板210と、半導体基板210を保持する支持基板200とを有する。支持基板200は半導体基板210の保持面に凹形状を有しており、この保持面上に設置された半導体基板210は保持面の凹形状に応じて湾曲している。支持基板200と半導体基板210との間には接着剤202が充填されており、半導体基板210は湾曲形状を維持した状態で支持基板200に固定されている。これにより、半導体基板210の、画素領域10が設けられた撮像面の少なくとも一部分が湾曲している。半導体基板210の撮像面は、撮影レンズ120によって生じる像面湾曲を低減するのに好適な凹曲面状に湾曲されている。具体的には、図4(b)に示すように、半導体基板210の周辺部が中央部よりも持ち上がった湾曲形状とすることにより、撮像面の周辺部における像面湾曲の影響を低減することができる。
湾曲形状の半導体基板210を有する撮像素子110は、公知の技術で製造可能である。例えば、半導体基板210を凹形状の支持基板200により支えた状態で、支持基板200の中央部に設けられた通気孔204を介して支持基板200と半導体基板210との間の空間を排気する。これにより、半導体基板210の中央部が支持基板200側に引き寄せられ、画素領域10が設けられた側の表面が凹曲面となるように、半導体基板210が湾曲する。この後、通気孔204から接着剤202を注入し、湾曲した状態の半導体基板210を支持基板200に固定する。
ところで、半導体基板210を湾曲させると、曲率に応じた応力が半導体結晶に加わり、その応力の大きさに応じて素子特性が変化することがある。例えば、半導体結晶に圧縮応力が印加されると、エネルギーバンドギャップが広がり、暗電流は減少する。半導体結晶に加わる圧縮応力が大きいほど、すなわち半導体基板210の曲率が大きいほど、暗電流は少なくなる。図4(b)に示すような湾曲形状を有する撮像素子110では、曲率が大きい画素領域10の中央部に加わる応力は大きく暗電流の低減効果が大きいのに対して、曲率が小さい画素領域10の周辺部の素子に加わる応力は小さく暗電流の低減効果は低い。したがって、画素領域10の中央部では、画素領域10の周辺部と比較して暗電流は少なくなる傾向にある。撮像面内における暗電流量のばらつきは画質の劣化の原因となるため、特に長秒撮影や高温環境下での撮影などにおいては、できるだけ低減することが望ましい。
図5は、撮像素子110の画素12の一部分の構造を示す断面図である。半導体基板210は、例えばn型シリコン基板である。半導体基板210の表面部には、pウェルとしてのp型半導体領域212が設けられている。p型半導体領域212の表面部には、n型半導体領域214が設けられている。n型半導体領域214とp型半導体領域212との間のpn接合は、光電変換部PDとしてのフォトダイオードを構成する。n型半導体領域214の表面部にはp型半導体領域216が設けられており、光電変換部PDのフォトダイオードは、いわゆる埋め込みフォトダイオードを構成している。p型半導体領域212の表面部には、また、n型半導体領域214から離間して、n型半導体領域218が設けられている。n型半導体領域214とn型半導体領域218との間の半導体基板210上には、ゲート絶縁膜220を介してゲート電極222が設けられている。これにより、n型半導体領域214をソース、n型半導体領域218をドレイン、ゲート電極222をゲートとする転送トランジスタM1が構成されている。ゲート電極222には、垂直走査回路20から、転送制御信号PTX[n]が供給される。
前述の暗電流は、例えば転送トランジスタM1のオフ電流である。転送トランジスタM1のチャネル領域では、ゲート絶縁膜220との界面における界面準位を介した暗電流が生じうる。この暗電流が、転送トランジスタM1のオフ電流の一つの要因である。転送トランジスタM1の暗電流は、ゲート電極222に負電圧を印加してチャネル領域を実質的によりp型化することで低減できることが知られている。したがって、例えば光電変換部PDにおける信号電荷の蓄積期間中は、転送トランジスタM1を介した信号電荷の漏洩を防止するために、転送トランジスタM1のゲート電極222に負電圧を印加して暗電流を抑制することが好ましい。この際、転送トランジスタM1のゲート電極222に負電圧を印加することによる暗電流の抑制効果は、ゲート電極222に印加する負電圧が高いほど、すなわちゲート電極222に印加する電圧が低いほど、大きくなる。
そこで、本実施形態による撮像装置では、転送トランジスタM1をオフにする期間中に、転送トランジスタM1のゲート電極222に負電圧を印加するとともに、画素領域10内における画素12の配置場所に応じて印加する負電圧のレベルを変化する。例えば図4(c)に示すように、半導体基板210の曲率が小さい領域ほど、すなわち、画素領域10の中央部からより離間した場所に配置された画素12ほど、転送トランジスタM1のゲート電極222に供給する負電圧が高くなるようにする。例えば、画素領域10の中央部(例えば、図4において位置Y0)の画素12では、転送トランジスタM1のゲート電極222に電源電圧VTX2を印加する。一方、画素領域10の周辺部(例えば、図4において位置Y1,Y2)の画素12では、転送トランジスタM1のゲート電極222に、電源電圧VTX2よりも低い(絶対値が高い負電圧である)電源電圧VTX1を印加する。これにより、より曲率の小さい場所に配置された画素12ほど暗電流の抑制効果が高くなり、湾曲形状を有する撮像素子110の撮像面内における暗電流のばらつきを抑制することができる。なお、湾曲していない半導体基板210の平坦部は、曲率が0であるものとする。
図6は、画素領域10に対して、図4(c)に示したような電位勾配を持たせた転送制御信号PTX[n]を供給するための垂直走査回路20の構成例である。図6には、垂直走査回路20のうち、転送制御信号PTX[n]の生成回路のみを示している。
垂直走査回路20は、画素領域10の画素アレイの行に対応した数(ここでは(n+j)個)のレジスタ310が直列に接続されたシフトレジスタを備える。各行のレジスタ310の出力は、セレクタ312の一方の入力端子に接続されている。各行のセレクタ312の他方の入力端子には、シャッタ信号PSHTが入力される。セレクタ312の出力は、AND回路314の一方の入力端子に接続されている。各行のAND回路314の他方の入力端子には、転送制御信号PTXが入力される。AND回路314の出力は、バッファ316の入力端子に接続されている。
電源回路22は、各行に対応して設けられた複数のバッファ316を有する。各バッファ316は、入力端子と、ハイレベル側の電源端子と、ローレベル側の電源端子と、出力端子とを含む。隣接する行のバッファ316のローレベル側の電源端子は、配線抵抗318を含む電源配線320を介して接続されている。第1行及び第(n+j)行のバッファ316のローレベル側の電源端子には、電源電圧VTX1が供給されている。また、第n行のバッファ316のローレベル側の電源端子には、電源電圧VTX2が供給されている。これにより、第1行から第n行のバッファ316のローレベル側の電源端子には、配線抵抗318による抵抗分圧によって、電源電圧VTX1から電源電圧VTX2の間の異なる電圧がそれぞれ供給される。同様に、第(n+j)行から第n行のバッファ316のローレベル側の電源端子には、配線抵抗318による抵抗分圧によって、電源電圧VTX1から電源電圧VTX2の間の異なる電圧がそれぞれ供給される。各バッファ316の出力は、垂直走査回路20の出力である転送制御信号PTX[i]となる(iは1〜n+j)。
第1行に対応する先頭のレジスタ310には垂直走査開始信号PVSTが入力され、以降のレジスタ310には前段のレジスタ310の出力が入力される。垂直走査開始信号PVSTが入力されることで先頭のレジスタ310に対応する行から走査が開始され、垂直走査信号PVのタイミングに同期して、以降のレジスタ310に対応する行が順次走査される。AND回路314の一方の入力端子には、セレクタ312により選択されたシャッタ信号PSHT及びレジスタ310からの出力のうちの一方が入力される。AND回路314の他方の入力端子には、転送制御信号PTXが入力されている。これにより、セレクタ312からハイレベルの信号が出力されている行においてのみ、転送制御信号PTXが後段へと送られるようになっている。なお、シャッタ信号PSHT、垂直走査開始信号PVST、垂直走査信号PV、転送制御信号PTXは、タイミング発生部132から供給される。AND回路314の出力は、電源回路22に設けられたバッファ316に入力される。バッファ316は、入力信号がハイレベルのときにはハイレベル側の電源端子の電圧を出力し、入力信号がローレベルのときにはローレベル側の電源端子の電圧を出力する。
バッファ316の入力信号がローレベルのとき、バッファ316の出力電圧は、当該バッファ316のローレベル側の電源端子と電源配線320との接続部位における電源配線320の電圧となる。この電圧は、電源電圧VTX1から電源電圧VTX2の間の電圧であり、撮像面の湾曲形状に応じた電位勾配を形成するように設けられた配線抵抗318により、行毎に決定されている。バッファ316の入力信号がハイレベルのとき、バッファ316の出力電圧は、電源電圧VTX3となる。
ここで、電源回路22に入力される電源電圧VTX1,VTX2,VTX3は、以下の関係を有する。なお、Vthは、画素12の転送トランジスタM1の閾値電圧である。すなわち、電源電圧VTX1,VTX2は転送トランジスタM1がオフになる電圧であり、電源電圧VTX3は転送トランジスタM1がオンになる電圧である。
VTX1 < VTX2 < Vth < VTX3
VTX1 < VTX2 < Vth < VTX3
電源電圧VTX1は、配線抵抗318を備えた電源配線320の両端部、すなわち半導体基板210の曲率が小さい画素領域10の周辺部(位置Y1,Y2)から、電源配線320に供給される。電源電圧VTX2は、電源配線320の中心部、すなわち半導体基板210の曲率が大きい画素領域10の中央部(位置Y0)から、電源配線320に供給される。これにより、電源電圧VTX1と電源電圧VTX2との差分の電圧が、配線抵抗318によって分圧され、電源配線320上には図4(c)に示すような電位勾配が形成される。電源配線320の配線抵抗318は、電源配線320上の電位分布が、撮像素子110を湾曲した際に生じる応力の分布に応じて生じる暗電流のばらつきを抑制する電位勾配を有するように、撮像素子110の各部の形状や応力分布に応じて予め設計しておく。
これにより、バッファ316は、入力がハイレベルのときには電源電圧VTX3を出力し、入力がローレベルのときには画素12に対応する位置の電源配線320の電圧を出力することができる。これにより、転送トランジスタM1がオフのときの暗電流量の撮像面内におけるばらつきを抑制することができる。
次に、本実施形態による撮像装置の駆動方法について、図7を用いて説明する。図7は、撮像素子の動作を示すタイミングチャートである。なお、画素12の各トランジスタは、対応する制御信号がハイレベルのときにオン状態になり、対応する制御信号がローレベルのときにオフ状態になるものとする。
まず、時刻t10において、タイミング発生部132から供給されるシャッタ信号PSHTがローレベルからハイレベルへと遷移し、各行のセレクタ312によって、ハイレベルのシャッタ信号PSHTが各行のAND回路314に入力される。
次いで、時刻t11において、タイミング発生部132から供給される転送制御信号PTXがローレベルからハイレベルへと遷移し、各行のAND回路314の出力がハイレベルとなる。これにより、総ての行のバッファ316から出力される転送制御信号(図7においてPTX[1],PTX[n])が電源電圧VTX3となり、全行の画素12の転送トランジスタM1がオンになる。
このとき、リセット制御信号PRESはハイレベルであり、リセットトランジスタM2はオン状態になっている。これにより、光電変換部PD及びFD領域はリセットトランジスタM2を介して電源電圧VDDに接続され、光電変換部PD及びFD領域は電源電圧VDDに応じた電位にリセットされる。
このとき、リセット制御信号PRESはハイレベルであり、リセットトランジスタM2はオン状態になっている。これにより、光電変換部PD及びFD領域はリセットトランジスタM2を介して電源電圧VDDに接続され、光電変換部PD及びFD領域は電源電圧VDDに応じた電位にリセットされる。
次いで、時刻t12において、転送制御信号PTXがハイレベルからローレベルへと遷移し、全行の画素12の転送トランジスタM1がオフになる。これにより、光電変換部PDのリセットが終了し、光電変換部PDでは入射光量に応じた電荷の生成と蓄積が開始される。
このとき、曲率が小さい画素領域10の周辺部の画素12(例えば、図6に例示した1行目の画素12)に供給される転送トランジスタM1の駆動電圧(転送制御信号PTX[1])は、電源電圧VTX1となる。一方、曲率が大きい画素領域10の中央部の画素12(例えば、図6に例示したn行目の画素12)に供給される転送トランジスタM1の駆動電圧(転送制御信号PTX[n])は、電源電圧VTX2となる。電源電圧VTX1と電源電圧VTX2とは、前述の通り、VTX1<VTX2の関係にある。したがって、曲率が小さい画素領域10の周辺部の画素12において、より高い暗電流の抑制効果を得ることができる。
このとき、曲率が小さい画素領域10の周辺部の画素12(例えば、図6に例示した1行目の画素12)に供給される転送トランジスタM1の駆動電圧(転送制御信号PTX[1])は、電源電圧VTX1となる。一方、曲率が大きい画素領域10の中央部の画素12(例えば、図6に例示したn行目の画素12)に供給される転送トランジスタM1の駆動電圧(転送制御信号PTX[n])は、電源電圧VTX2となる。電源電圧VTX1と電源電圧VTX2とは、前述の通り、VTX1<VTX2の関係にある。したがって、曲率が小さい画素領域10の周辺部の画素12において、より高い暗電流の抑制効果を得ることができる。
次いで、時刻t13において、シャッタ信号PSHTがハイレベルからローレベルへと遷移する。
次いで、時刻t14において、タイミング発生部132から供給される垂直走査開始信号PVSTがローレベルからハイレベルへと遷移する。これにより、時刻t14以降、画素12からの信号の読み出しが開始される。
次いで、時刻t14において、タイミング発生部132から供給される垂直走査開始信号PVSTがローレベルからハイレベルへと遷移する。これにより、時刻t14以降、画素12からの信号の読み出しが開始される。
次いで、時刻t15において、タイミング発生部132から供給される垂直走査信号PVがローレベルからハイレベルへと遷移し、1行目のレジスタ310から、垂直走査開始信号PVSTに応じたハイレベルの信号が出力される。このレジスタ310からの出力信号がセレクタ312によって後段に伝達されて、1行目が選択される。
次いで、時刻t16において、垂直走査信号PVがハイレベルからローレベルへと遷移し、1行目のレジスタ310の出力がハイレベルに保持される。
次いで、時刻t16において、垂直走査信号PVがハイレベルからローレベルへと遷移し、1行目のレジスタ310の出力がハイレベルに保持される。
次いで、時刻t17において、垂直走査開始信号PVSTがハイレベルからローレベルへと遷移する。また、選択制御信号PSELがローレベルからハイレベルへと遷移し、1行目の画素12の選択トランジスタM4がオン状態となる。
次いで、時刻t18において、リセット制御信号PRESがハイレベルからローレベルへと遷移し、1行目の画素12のリセットトランジスタM2がオフ状態となり、FD領域のリセットが解除される。
次いで、時刻t18において、リセット制御信号PRESがハイレベルからローレベルへと遷移し、1行目の画素12のリセットトランジスタM2がオフ状態となり、FD領域のリセットが解除される。
次いで、時刻t18から時刻t19の間に、FD領域のリセットレベルに応じたN信号を読み出し、読み出し回路30で保持する。
次いで、時刻t19において、転送制御信号PTXがローレベルからハイレベルへと遷移する。このとき、1行目のセレクタ312の出力がハイレベルとなっているので、1行目の画素12に送られる転送制御信号PTX[1]の電圧が電源電圧VTX3となり、転送トランジスタM1がオン状態となる。これにより、光電変換部PDに蓄積された電荷がFD領域に転送される。
次いで、時刻t19において、転送制御信号PTXがローレベルからハイレベルへと遷移する。このとき、1行目のセレクタ312の出力がハイレベルとなっているので、1行目の画素12に送られる転送制御信号PTX[1]の電圧が電源電圧VTX3となり、転送トランジスタM1がオン状態となる。これにより、光電変換部PDに蓄積された電荷がFD領域に転送される。
次いで、時刻t20において、転送制御信号PTXがローレベルとなり、1行目の画素12に送られる転送制御信号PTX[1]の電圧が電源電圧VTX1となり、転送トランジスタM1がオフ状態となる。これにより、FD領域への電荷の転送が終了する。
次いで、時刻t20から時刻t21の間において、FD領域に転送された電荷に応じたS信号を読み出し、読み出し回路30で保持する。
次いで、時刻t21において、リセット制御信号PRESがローレベルからハイレベルへと遷移し、1行目の画素12のリセットトランジスタM2がオン状態となり、FD領域のリセットが開始される。
次いで、時刻t20から時刻t21の間において、FD領域に転送された電荷に応じたS信号を読み出し、読み出し回路30で保持する。
次いで、時刻t21において、リセット制御信号PRESがローレベルからハイレベルへと遷移し、1行目の画素12のリセットトランジスタM2がオン状態となり、FD領域のリセットが開始される。
次いで、時刻t22から時刻t23の間に、水平走査回路40が駆動され、読み出し回路30に保持された信号が順次、撮像素子110の外部へと出力される。このようにして、1行目の画素12からの読み出し動作が完了する。
続く2行目以降の画素12からの読み出し動作では、垂直走査開始信号PVSTをローレベルに固定した状態で上述の時刻t14から時刻t23と同様の動作を繰り返し、各行の画素12から順に信号を読み出す。
続く2行目以降の画素12からの読み出し動作では、垂直走査開始信号PVSTをローレベルに固定した状態で上述の時刻t14から時刻t23と同様の動作を繰り返し、各行の画素12から順に信号を読み出す。
このようにして、半導体基板210の曲率に応じて転送トランジスタM1のオフ電圧を設定することにより、湾曲形状を有する撮像素子110の撮像面内における暗電流のばらつきを抑制することができる。これにより、暗電流の撮像面内におけるばらつきに起因する画質の低下を抑制することができる。
なお、本実施形態では、画素領域10の中央部の曲率が大きく、周辺部の曲率が小さい撮像素子110において、電源電圧VTX1を電源配線320の両端に入力し、電源電圧VTX2を電源配線320の中央に入力する例を示した。しかしながら、電源配線320に供給する電源電圧は、半導体基板210の湾曲形状に応じて適宜設定することができる。例えば、画素領域10の中央部が平坦で周辺部が湾曲したような形状の撮像素子110では、電源電圧VTX2を電源配線320の両端に入力し、電源電圧VTX1を電源配線320の中央に入力すればよい。このようにすることで、周辺部と比較して中央部における暗電流の抑制効果を高めることができる。
また、転送ゲートのオフ電圧を供給する電源は、必ずしも電源電圧VTX1,VTX2の2種類である必要はなく、3種類以上の電源電圧を用いてもよい。この場合、互いに電圧の異なる3以上の電源を、電源配線320の任意の場所に接続することにより、転送トランジスタM1のゲート電極222に供給する電圧に、任意の勾配を持たせることができる。
このように、本実施形態によれば、湾曲形状の撮像面を有する撮像素子において、画素に供給する駆動電圧を、当該画素が配置された場所における撮像面の曲率に応じて変化するので、暗電流の撮像面内におけるばらつきを抑制することができる。これにより、暗電流の撮像面内におけるばらつきに起因する画質の低下を抑制し、良好な画像を取得することができる。
[第2実施形態]
本発明の第2実施形態による撮像装置について、図8を用いて説明する。図1乃至図7に示す第1実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図8は、本実施形態による撮像装置の構成を示す概略図である。
本実施形態では、信号線TXに供給する転送制御信号に対し、列方向(垂直方向)のみならず、行方向(水平方向)にも電位勾配を与えることのできる構成を示す。
本発明の第2実施形態による撮像装置について、図8を用いて説明する。図1乃至図7に示す第1実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図8は、本実施形態による撮像装置の構成を示す概略図である。
本実施形態では、信号線TXに供給する転送制御信号に対し、列方向(垂直方向)のみならず、行方向(水平方向)にも電位勾配を与えることのできる構成を示す。
本実施形態による撮像装置の撮像素子110は、図8(a)及び図8(b)に示すように、画素領域10、垂直走査回路20,20a、読み出し回路30及び水平走査回路40を有している。2つの垂直走査回路20は電源回路22をそれぞれ有し、垂直走査回路20aは電源回路22aを有している。垂直走査回路20aは、第1実施形態で説明した垂直走査回路20と基本的には同様である。垂直走査回路20aが垂直走査回路20と異なる点は、電源電圧VTX1の代わりに電源電圧VTX1aが供給され、電源電圧VTX2の代わりに電源電圧VTX2aが供給される点である。
垂直走査回路20は、画素領域10の行方向の両端部にそれぞれ設けられている。一方の垂直走査回路20の各行の出力端子352aは、画素領域10の行方向の一端部において、画素領域10へ制御信号を行方向に伝達するための各行の信号配線322(信号線TX)の一端部に設けられた端子352bにそれぞれ接続されている。他方の垂直走査回路20の各行の出力端子356aは、画素領域10の行方向の他端部において、各行の信号配線322(信号線TX)の他端部に設けられた端子356bにそれぞれ接続されている。垂直走査回路20aの各行の出力端子354aは、画素領域10の行方向の中央部において、各行の信号配線322(信号線TX)に設けられた端子354bにそれぞれ接続されている。各信号配線322には、行方向に所定の電位勾配を形成するための配線抵抗324が設けられている。
図8(c)を用い、第1列から第(m+j)列までの(m+j)個の画素12を含むn行目の画素12を例にして、より具体的に説明する。n行目の(m+j)個の画素12のそれぞれには、転送制御信号PTX[n]を行方向に伝達するための信号配線322(信号線TX)が接続されている。信号配線322には、所定の電位勾配を形成するための配線抵抗324が設けられている。1列目の画素12(図において[1,n])が接続された信号配線322の一端部及び(m+j)列目の画素12(図において[m+j])が接続された信号配線322の他端部には、垂直走査回路20(バッファ316)の出力端子がそれぞれ接続されている。m列目の画素12(図において[m,n])が接続された信号配線322の中央部には、垂直走査回路20a(バッファ316)の出力端子が接続されている。
このような構成の撮像素子110において、電源回路22に電源電圧VTX1,VTX2を供給し、電源回路22aに電源電圧VTX1a,VTX2aを供給することで、垂直方向に配された電源配線320上に電位勾配を形成することができる。また、電源電圧VTX1,VTX1aに互いに異なる電圧を供給することで、行方向(水平方向)に配された信号配線322上に、配線抵抗324による抵抗分圧によって電位勾配を形成することができる。同様に、電源電圧VTX2,VTX2aに互いに異なる電圧を供給することで、行方向(水平方向)に配された信号配線322上に、配線抵抗324による抵抗分圧によって電位勾配を形成することができる。
画素領域10の中央部における曲率が大きく、周辺部における曲率が小さい撮像素子110においては、電源電圧を以下の関係に設定する。
VTX1 < VTX2 < VTX2a
VTX1 < VTX1a < VTX2a
VTX1 < VTX2 < VTX2a
VTX1 < VTX1a < VTX2a
一方、画素領域10の中央部における曲率が小さく、周辺部における曲率が大きい撮像素子110においては、電源電圧を以下の関係に設定する。
VTX1 > VTX2 > VTX2a
VTX1 > VTX1a > VTX2a
VTX1 > VTX2 > VTX2a
VTX1 > VTX1a > VTX2a
このようにすることで、曲率の大きい部分に配置された画素12の転送トランジスタM1と曲率の小さい部分に配置された画素12の転送トランジスタM1とにおける暗電流のばらつきを低減することができる。
なお、信号配線322の中央部に電源電圧VTX1a,VTX2aを供給する構成とする場合、垂直走査回路20aは画素領域10の中央部に設けることになる。このため、撮像素子110は、少なくとも垂直走査回路20aが設けられた基板350aと、画素領域10、読み出し回路30、水平走査回路40が設けられた基板350bとに分け、これら基板350a,350bを積層した構成とすることが好ましい。
なお、信号配線322の中央部に電源電圧VTX1a,VTX2aを供給する構成とする場合、垂直走査回路20aは画素領域10の中央部に設けることになる。このため、撮像素子110は、少なくとも垂直走査回路20aが設けられた基板350aと、画素領域10、読み出し回路30、水平走査回路40が設けられた基板350bとに分け、これら基板350a,350bを積層した構成とすることが好ましい。
図8の例では、電源回路22を含む垂直走査回路20と、電源回路22aを含む垂直走査回路20aとを、基板350aに配置している(図8(a))。また、画素領域10と、読み出し回路30と、水平走査回路40とを、基板350bに配置している(図8(b))。そして、各行において、基板350aの出力端子352aと基板350bの端子352b、基板350aの出力端子354aと基板350bの端子354b、基板350aの出力端子356aと基板350bの端子356bを、それぞれ接続した構成としている。
ただし、撮像素子110は、必ずしも複数の基板を積層することにより構成する必要はなく、例えば、垂直走査回路20と垂直走査回路20aとを画素領域10の行方向の両端部に配置し、配線によって所定の電源電圧を所定の位置に供給するようにしてもよい。
本実施形態では、2種類の垂直走査回路20を設けたが、3種類以上の垂直走査回路20を設け、信号線TXに、半導体基板210の湾曲形状に応じたより複雑な電位勾配を設けるようにしてもよい。
本実施形態では、2種類の垂直走査回路20を設けたが、3種類以上の垂直走査回路20を設け、信号線TXに、半導体基板210の湾曲形状に応じたより複雑な電位勾配を設けるようにしてもよい。
このように、本実施形態によれば、湾曲形状の撮像面を有する撮像素子において、画素に供給する駆動電圧を、当該画素が配置された場所における撮像面の曲率に応じて変化するので、暗電流の撮像面内におけるばらつきを抑制することができる。これにより、暗電流の撮像面内におけるばらつきに起因する画質の低下を抑制し、良好な画像を取得することができる。
[変形実施形態]
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、転送トランジスタM1をオフ状態にする際、ゲート電圧を負電圧に設定する例を示したが、必ずしも転送トランジスタM1をオフ状態にする総ての期間においてゲート電圧を負電圧に設定する必要はない。例えば、画素12から信号を読み出した後、次の蓄積期間の開始までの間(例えば、1行目の画素12に対して、図7の時刻t23から次のフレームの時刻t11まで)の期間は、転送トランジスタM1の暗電流が画素信号に影響することはない。したがって、そのような期間においては、転送トランジスタM1のゲート電圧を負電圧以外の電圧、例えば基準電圧に設定するようにしてもよい。
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、転送トランジスタM1をオフ状態にする際、ゲート電圧を負電圧に設定する例を示したが、必ずしも転送トランジスタM1をオフ状態にする総ての期間においてゲート電圧を負電圧に設定する必要はない。例えば、画素12から信号を読み出した後、次の蓄積期間の開始までの間(例えば、1行目の画素12に対して、図7の時刻t23から次のフレームの時刻t11まで)の期間は、転送トランジスタM1の暗電流が画素信号に影響することはない。したがって、そのような期間においては、転送トランジスタM1のゲート電圧を負電圧以外の電圧、例えば基準電圧に設定するようにしてもよい。
また、上記第1実施形態では、列方向(垂直方向)に沿った半導体基板の曲率の変化による暗電流のばらつきを抑制する構成を示した。上記第2実施形態では、列方向及び行方向(水平方向)に沿った半導体基板の曲率の変化による暗電流のばらつきを抑制する構成を示した。しかしながら、上記実施形態と同様の手法を用い、行方向に沿った半導体基板の曲率の変化による暗電流のばらつきだけを抑制する構成としてもよい。
また、上記実施形態では、半導体基板210を湾曲させることにより特性が変動する特性として転送トランジスタM1の暗電流を例示したが、他のトランジスタにおいても同様の特性変動は生じうる。したがって、転送トランジスタM1以外のトランジスタにおいても、曲率の大きい部分に形成されたトランジスタと曲率の小さい部分に形成されたトランジスタとで、駆動電圧を変化するようにしてもよい。
また、画素12の回路構成は図3に示したものに限定されるものではなく、適宜変更が可能である。例えば、光電変換部とFD領域との間にこれらとは別の電荷保持部を更に有していてもよいし、1つの画素が複数の光電変換部を有していてもよいし、光電変換部の電荷を排出するトランジスタを更に有していてもよい。
また、上記実施形態では、画素12を構成するトランジスタがN型トランジスタである場合を例にして本発明を説明したが、本発明は、画素12を構成するトランジスタがP型トランジスタである場合においても同様に適用可能である。画素12を構成するトランジスタがP型トランジスタの場合、上記実施形態で説明した信号レベルや電圧の極性は逆になる。なお、本明細書において、閾値電圧よりも高い電圧とはトランジスタがオンになる電圧を意味し、閾値電圧よりも低い電圧とはトランジスタがオフになる電圧を意味するものとする。また、トランジスタがオフの状態において電圧の高低を示すときは、閾値電圧から遠いほど「低い」と表現するものとする。
上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
100…撮像装置
110…撮像素子
10…画素領域
12…画素
20…垂直走査回路
22…電圧供給回路
320…電源配線
110…撮像素子
10…画素領域
12…画素
20…垂直走査回路
22…電圧供給回路
320…電源配線
Claims (13)
- 少なくとも一部に湾曲形状が設けられた撮像面を有する撮像素子であって、
第1の曲率で湾曲した前記撮像面の第1の領域に設けられた第1の画素と、
前記第1の曲率より大きい第2の曲率で湾曲した前記撮像面の第2の領域に設けられた第2の画素と、
前記第1の画素に接続された第1の信号線と、
前記第2の画素に接続された第2の信号線と、
前記第1の信号線に前記第1の曲率に応じた所定の電圧を供給し、前記第2の信号線に前記第2の曲率に応じた所定の電圧を供給するように構成された電圧供給回路と
を有することを特徴とする撮像素子。 - 前記電圧供給回路は、第1の電圧を出力する第1の電源と、前記第1の電圧とは異なる第2の電圧を出力する第2の電源と、前記第1の電源と前記第2の電源とを接続する電源配線とを有し、
前記第1の信号線は、前記第1の電源と前記第2の電源との間の第1の部位において前記電源配線に接続されており、
前記第2の信号線は、前記第1の電源と前記第2の電源との間の、前記第1の部位とは異なる第2の部位において前記電源配線に接続されており、
前記電圧供給回路は、前記第1の部位における前記電源配線の電圧に応じた前記所定の電圧を前記第1の信号線に供給し、前記第2の部位における前記電源配線の電圧に応じた前記所定の電圧を前記第2の信号線に供給するように構成されている
ことを特徴とする請求項1記載の撮像素子。 - 前記第1の画素及び前記第2の画素は、
光電変換により電荷を生成する光電変換部と、
前記光電変換部で生成された電荷を保持する保持部と、
前記光電変換部から前記保持へ電荷を転送する転送トランジスタと、有し、
前記転送トランジスタは、前記電圧供給回路から供給される前記所定の電圧によって制御される
ことを特徴とする請求項2記載の撮像素子。 - 前記第2の電圧は、前記転送トランジスタの閾値電圧よりも低く、
前記第1の電圧は、前記第2の電圧よりも低い
ことを特徴とする請求項3記載の撮像素子。 - 前記第1の電圧及び前記第2の電圧は、前記第1の信号線に前記所定の電圧が供給されたときの前記第1の画素の前記転送トランジスタのオフ電流と、前記第2の信号線に前記所定の電圧が供給されたときの前記第2の画素の前記転送トランジスタのオフ電流とが等しくなるように設定されている
ことを特徴とする請求項4記載の撮像素子。 - 前記電圧供給回路は、前記第1の信号線及び前記第2の信号線に、前記第1の電圧及び前記第2の電圧とは異なる第3の電圧を供給するように更に構成されている
ことを特徴とする請求項3乃至5のいずれか1項に記載の撮像素子。 - 前記第3の電圧は、前記転送トランジスタの閾値電圧よりも高い
ことを特徴とする請求項6記載の撮像素子。 - 前記電源配線は、前記第1の電源と前記第2の電源との間に、前記撮像面の前記湾曲形状に応じた電位勾配を形成する配線抵抗を含む
ことを特徴とする請求項2乃至7のいずれか1項に記載の撮像素子。 - 前記第1の曲率とは異なる第3の曲率で湾曲した前記撮像面の第3の領域に設けられ、前記第1の信号線から所定の電圧が供給される第3の画素と、
前記第2の曲率とは異なる第4の曲率で湾曲した前記撮像面の第4の領域に設けられ、前記第2の信号線から所定の電圧が供給される第4の画素と、
前記第1の電圧とは異なる第4の電圧を出力する第3の電源と、前記第2の電圧及び前記第4の電圧とは異なる第5の電圧を出力する第4の電源と、前記第3の電源と前記第4の電源とを接続する第2の電源配線とを有する第2の電圧供給回路と、を更に有し、
前記第1の信号線は、前記第3の電源と前記第4の電源との間の第3の部位において前記第2の電源配線に接続され、
前記第2の信号線は、前記第3の電源と前記第4の電源との間の、前記第3の部位とは異なる第4の部位において前記第2の電源配線に接続され、
前記電圧供給回路及び前記第2の電圧供給回路は、前記第1の部位と前記第3の部位との間の前記第1の信号線に、前記第1の電圧及び前記第4の電圧に応じた電位勾配を形成し、前記第2の部位と前記第4の部位との間の前記第2の信号線に、前記第2の電圧及び前記第5の電圧に応じた電位勾配を形成する
ことを特徴とする請求項2乃至7のいずれか1項に記載の撮像素子。 - 前記第1の信号線は、前記第1の部位と前記第3の部位との間に、前記撮像面の前記湾曲形状に応じた電位勾配を形成する配線抵抗を含み、
前記第2の信号線は、前記第2の部位と前記第4の部位との間に、前記撮像面の前記湾曲形状に応じた電位勾配を形成する配線抵抗を含む
ことを特徴とする請求項9記載の撮像素子。 - 少なくとも一部に湾曲形状が設けられた撮像面を有する撮像素子であって
第1の曲率で湾曲した前記撮像面の第1の領域に設けられた第1の画素と、
前記第1の曲率より大きい第2の曲率で湾曲した前記撮像面の第2の領域に設けられた第2の画素と、
前記第1の画素に接続された第1の信号線と、
前記第2の画素に接続された第2の信号線と、
前記第1の信号線に、前記第1の領域に加わる応力に応じた所定の電圧を供給し、前記第2の信号線に、前記第2の領域に加わる応力に応じた所定の電圧を供給するように構成された電圧供給回路と
を有することを特徴とする撮像素子。 - 少なくとも一部に湾曲形状が設けられた撮像面を有する撮像素子であって、
第1の曲率で湾曲した前記撮像面の第1の領域に設けられた第1の画素と、
前記第1の曲率より大きい第2の曲率で湾曲した前記撮像面の第2の領域に設けられた第2の画素と、
第1の電圧を出力する第1の電源と、前記第1の電圧とは異なる第2の電圧を出力する第2の電源と、前記第1の電源と前記第2の電源とを接続する電源配線とを有する電圧供給回路と、
前記第1の電源と前記第2の電源との間の第1の部位において前記電源配線に接続された第1の信号線と、
前記第1の電源と前記第2の電源との間の、前記第1の部位とは異なる第2の部位において前記電源配線に接続された第2の信号線とを有し、
前記電圧供給回路は、前記第1の部位における前記電源配線の電圧に応じた所定の電圧を前記第1の信号線に供給し、前記第2の部位における前記電源配線の電圧に応じた所定の電圧を前記第2の信号線に供給するように構成されている
ことを特徴とする撮像素子。 - 請求項1乃至12のいずれか1項に記載の撮像素子と、
前記撮像素子から出力される信号に基づいて画像データを生成する信号処理部と
を有することを特徴とする撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016148576A JP2018019270A (ja) | 2016-07-28 | 2016-07-28 | 撮像素子及び撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016148576A JP2018019270A (ja) | 2016-07-28 | 2016-07-28 | 撮像素子及び撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018019270A true JP2018019270A (ja) | 2018-02-01 |
Family
ID=61082173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016148576A Pending JP2018019270A (ja) | 2016-07-28 | 2016-07-28 | 撮像素子及び撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018019270A (ja) |
-
2016
- 2016-07-28 JP JP2016148576A patent/JP2018019270A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6776011B2 (ja) | 撮像装置及び撮像システム | |
JP6727938B2 (ja) | 撮像装置、撮像装置の制御方法、及び撮像システム | |
US10186532B2 (en) | Image device, image system, and control method of image device | |
JP6124217B2 (ja) | 固体撮像装置及びそれを用いたカメラシステム | |
JP6688165B2 (ja) | 撮像装置及び撮像システム | |
US9749557B2 (en) | Solid-state image pickup device in which charges overflowing a memory during a charge transfer period are directed to a floating diffusion and method of driving same | |
KR101679863B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 전자 기기 | |
US8493489B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
TWI478578B (zh) | 固態影像拾取器件、驅動其之方法、用於其之信號處理方法、以及影像拾取裝置 | |
CN110248122B (zh) | 摄像元件和摄像装置 | |
US20100085458A1 (en) | Solid-state imaging element, driving method therefor, and camera system | |
US9986191B2 (en) | Image capturing apparatus and image capturing system | |
JP6491519B2 (ja) | 撮像素子及び撮像装置 | |
WO2011083541A1 (ja) | 固体撮像装置および撮像装置 | |
JP6012196B2 (ja) | 光電変換装置の駆動方法 | |
US9241119B2 (en) | Image pickup apparatus, method of driving image pickup apparatus, and image pickup system | |
JP6779038B2 (ja) | 撮像素子及びその制御方法、撮像装置及びその制御方法 | |
WO2015170533A1 (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 | |
WO2014196176A1 (ja) | 固体撮像素子および撮像装置 | |
JP2012235193A (ja) | 撮像素子、撮像装置、およびその制御方法、並びに制御プログラム | |
JP2016178408A (ja) | 固体撮像装置及びその駆動方法、並びに撮像システム | |
JP6676317B2 (ja) | 撮像装置、および、撮像システム | |
JP2018019270A (ja) | 撮像素子及び撮像装置 | |
US10531018B2 (en) | Image sensor for suppressing readout time of image signal and focus detection signal, control method therefor, and image capturing apparatus | |
WO2011105018A1 (ja) | 固体撮像装置及びカメラシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20171214 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20180126 |