JP2018004486A - レーザ射出装置、レーザ射出方法及びプログラム - Google Patents

Abstract

【課題】ライダ内部で使用する高周波信号に起因するノイズを効果的に除去する。【解決手段】レーザ射出装置において、基準信号生成部は基準信号を生成し、第１信号生成部は、レーザ光の出射タイミングを示す、前記基準信号に同期した第１信号を生成する。そして、レーザ光生成部は、前記基準信号に基づいて前記レーザ光を生成し、レーザ光射出部は前記第１信号に基づいて前記レーザ光を射出する。【選択図】図１３

Description

本発明は、ライダにおけるノイズ除去に関する。

車両から対象物までの距離を測定するレーザレーダ装置が知られている。特許文献１は、レーザレーダ装置の電源回路を開示している。具体的に、特許文献１では、まず直流電源からインダクタに電流を供給し、その後インダクタに蓄積された磁気エネルギーにてコンデンサを充電する。コンデンサが予め定められた電圧値（ＶＲ：回路の抵抗値Ｒ７，Ｒ８で決まる設計値：段落００９４参照）まで充電された後にインダクタを直流電源から切り離したのち、コンデンサを放電してＬＤに電流を供給する。コンデンサが放電し切るとＬＤに流れる電流が０になるため、ＬＤにはパルス状の電流が流れ、その結果ＬＤからはパルス状のレーザ光が出射される（段落００１３参照）。

特開２０１０−１３９２９５号公報

ライダ（ＬｉＤＡＲ：Ｌｉｇｈｔ Ｄｅｔｅｃｔｉｏｎ Ａｎｄ Ｒａｎｇｉｎｇ）においては、光パルスの送受信部に供給される高電圧の生成や光パルスを走査する走査部のモータ制御などに使用される高周波信号がノイズ源となり、ライダの物体検出性能や測距性能の低下の原因となり得る。

本発明の解決しようとする課題としては、上記のものが一例として挙げられる。本発明は、ライダ内部で使用する高周波信号に起因するノイズを効果的に除去することを目的とする。

請求項１に記載の発明は、レーザ射出装置であって、基準信号を生成する基準信号生成部と、レーザ光の出射タイミングを示す、前記基準信号に同期した第１信号を生成する第１信号生成部と、前記基準信号に基づいて、前記レーザ光を生成するレーザ光生成部と、前記第１信号に基づいて、前記レーザ光を射出するレーザ光射出部と、を備える。

請求項１１に記載の発明は、レーザ射出装置により実行されるレーザ射出方法であって、基準信号を生成する基準信号生成工程と、レーザ光の射出タイミングを示す、前記基準信号に同期した第１信号を生成する第１信号生成工程と、前記基準信号に基づいて、前記レーザ光を生成するレーザ光生成工程と、前記第１信号に基づいて、前記レーザ光を射出するレーザ光射出工程と、を備える。

実施例に係るライダの全体構成を示す。 トランスミッタ及びレシーバの構成を示す。 走査光学部の構成を示す。 同期制御部が生成する制御信号のレジスタ設定例を示す。 同期制御部が生成する制御信号の時間的関係を示す。 ＡＤＣ出力信号とゲートの関係を示すグラフである。 ＡＤＣ出力信号とゲートの関係を示す他のグラフである。 ロータリーエンコーダのパルス列の時間的関係を示す。 定常状態でのエンコーダパルスとセグメントスロットの時間関係を示す。 ＤＳＰによる信号処理のブロック図である。 フィルタードセグメントの例を示す。 トランスミッタに高電圧を供給するための回路構成例を示す。 ＰＷＭ信号及びＤＣＤＣコンバータのクロックをパルストリガ信号に同期させる回路構成例を示す。 高圧生成回路及びＬＤ駆動回路の例を示す。 走査光学部のモータのトルク制御回路の構成例を示す。 ＰＷＭ信号の例を示す。 パルストリガ信号及び受信セグメント信号の波形を示す。 吸収体の配置を概略的に示した図である。 同期妨害除去機能を備えるＤＳＰによる信号処理のブロック図である。

本発明の１つの好適な実施形態では、レーザ射出装置は、基準信号を生成する基準信号生成部と、レーザ光の出射タイミングを示す、前記基準信号に同期した第１信号を生成する第１信号生成部と、前記基準信号に基づいて、前記レーザ光を生成するレーザ光生成部と、前記第１信号に基づいて、前記レーザ光を射出するレーザ光射出部と、を備える。

上記のレーザ射出装置において、基準信号生成部は基準信号を生成し、第１信号生成部は、レーザ光の出射タイミングを示す、前記基準信号に同期した第１信号を生成する。そして、レーザ光生成部は、前記基準信号に基づいて前記レーザ光を生成し、レーザ光射出部は前記第１信号に基づいて前記レーザ光を射出する。これにより、基準信号に同期した信号に基づいてレーザ光を射出することができる。

上記のレーザ射出装置の一態様は、前記第１信号に起因するノイズ信号を推定するノイズ推定部を備える。この態様では、第１信号に起因するノイズを推定することができる。

上記のレーザ射出装置の他の一態様は、前記レーザ光の戻り光を受光する受光部と、前記受光部の出力信号から、前記ノイズ推定部によって推定されたノイズ信号を減算する減算部と、を備える。この態様では、受光部の出力信号から、推定されたノイズ信号を減算することができる。

上記のレーザ射出装置の他の一態様では、前記レーザ光生成部は、発光素子と、前記発光素子に印加する第１の電圧を生成する第１の電圧生成部と、を備える。また、他の一態様は、前記第１の電圧生成部に対して、前記第１の電圧生成部の出力電圧を制御するための信号を前記基準信号に同期させて出力する第２信号生成部を更に備える。この態様では、第１の電圧生成部の出力電圧を制御するための信号を基準信号に同期させることができる。好適な例では、前記第１の電圧生成部は、前記基準信号に同期して動作する、前記第１の電圧を生成するコンバータを備える。

上記のレーザ射出装置の他の一態様では、前記受光部は、受光素子と、前記受光素子に印加する第２の電圧を生成する第２の電圧生成部と、を備える。また、他の一態様では、前記第２の電圧生成部に対して、前記第２の電圧生成部の出力電圧を制御するための信号を前記基準信号に同期させて出力する第３信号生成部を更に備える。この態様では、第２の電圧制御部の出力電圧を制御するための信号を基準信号に同期させることができる。好適な例では、前記第２の電圧生成部は、前記基準信号に同期して動作する、前記第２の電圧を生成するコンバータを備える。

上記のレーザ射出装置の他の一態様では、前記レーザ光射出部は、前記レーザ光の射出方向を変える走査部と、前記基準信号に同期した信号に基づいて、前記走査部を制御する制御部と、を備える。この態様では、レーザ光の射出方向を変える操作部を、基準信号に同期した信号で制御することができる。

本発明の他の好適な実施形態は、レーザ射出装置により実行されるレーザ射出方法であって、基準信号を生成する基準信号生成工程と、レーザ光の射出タイミングを示す、前記基準信号に同期した第１信号を生成する第１信号生成工程と、前記基準信号に基づいて、前記レーザ光を生成するレーザ光生成工程と、前記第１信号に基づいて、前記レーザ光を射出するレーザ光射出工程と、を備える。この方法によっても、基準信号に同期した信号に基づいてレーザ光を射出することができる。

本発明の他の好適な実施形態では、コンピュータを備えるレーザ射出装置により実行されるプログラムは、上記のレーザ射出方法を前記コンピュータに実行させる。このプログラムは、記憶媒体に記憶して取り扱うことができる。

以下、図面を参照して本発明の好適な実施例について説明する。
［装置構成］
（全体構成）
図１は、実施例に係るライダの全体構成を示す。ライダ１は、繰り返し射出される光パルスの射出方向（以下、「走査方向」という。）を適切に制御することにより周辺空間を走査し、その戻り光を観測することにより、周辺に存在する物体に関する情報（例えば距離やその存在確率あるいは反射率など）を把握する。具体的に、ライダ１は、光パルス（以下、「射出光」と呼ぶ。）Ｌｏを出射し、外部の物体（ターゲット）により反射された光パルス（以下、「戻り光」と呼ぶ。）Ｌｒを受光することにより、物体に関する情報を生成する。

図１に示すように、ライダ１は、大別して、システムＣＰＵ５と、ＡＳＩＣ１０と、トランスミッタ３０と、レシーバ４０と、走査光学部５０とを備える。トランスミッタ３０は、ＡＳＩＣ１０から供給されるパルストリガ信号ＰＴに応じて幅５ｎｓｅｃ程度のレーザ光パルスを繰り返し出力する。トランスミッタ３０から出力された光パルスは走査光学部５０に導かれる。

走査光学部５０は、トランスミッタ３０が出力する光パルスを、適切な方向に射出するとともに、この射出パルスが空間中の物体に出会って反射あるいは散乱されることにより戻ってきた戻り光Ｌｒを集光してレシーバ４０に導く。レシーバ４０は、戻り光Ｌｒの強度に比例した信号をＡＳＩＣ１０に出力する。

ＡＳＩＣ１０は、レシーバ４０の出力信号を解析することにより、走査空間中の物体に関するパラメータ、例えばその距離を推測して出力する。また、ＡＳＩＣ１０は、適切な走査がなされるように、走査光学部５０を制御する。更にＡＳＩＣ１０はトランスミッタ３０とレシーバ４０に対して夫々が必要とする高電圧を供給する。

システムＣＰＵ５は、少なくとも、通信インターフェースを通じてＡＳＩＣ１０の初期設定、監視、制御を行う。その他の機能は、アプリケーションに応じて異なる。最も単純なライダの場合には、システムＣＰＵ５は、ＡＳＩＣ１０が出力するターゲット情報ＴＩを適切なフォーマットに変換して出力するのみである。システムＣＰＵ５は、例えば、ターゲット情報ＴＩを汎用性の高い点群フォーマットに変換した後、ＵＳＢインターフェースを通じて出力する。

（トランスミッタ）
トランスミッタ３０は、ＡＳＩＣ１０から供給されるパルストリガ信号ＰＴに応じて、幅５ｎｓｅｃ程度の光パルスを出力する。トランスミッタ３０の構成を図２（Ａ）に示す。トランスミッタ３０は、充電抵抗３１と、ドライバ回路３２と、キャパシタ３３と、充電ダイオード３４と、レーザダイオード（ＬＤ）３５と、スイッチ３６とを備える。

ＡＳＩＣ１０から入力されるパルストリガ信号ＰＴは、ドライバ回路３２を介してＣＭＯＳなどのスイッチ３６を駆動する。ドライバ回路３２は、スイッチ３６を高速駆動するために挿入されている。パルストリガ信号ＰＴの非アサート期間ではスイッチ３６は開いており、トランスミッタ３０内のキャパシタ３３がＡＳＩＣ１０から供給される高電圧Ｖ_ＴＸで充電される。一方、パルストリガ信号ＰＴのアサート期間では、スイッチ３６は閉じ、キャパシタ３３に充電されていた電荷がＬＤ３５を通じて放電される。この結果、ＬＤ３５から光パルスが出力される。

（レシーバ）
レシーバ４０は、物体からの戻り光Ｌｒの強度に比例した電圧信号を出力する。一般的に、ＰＤあるいはＡＰＤなどの光検出素子は電流出力であるため、レシーバ４０はこの電流を電圧に変換（Ｉ／Ｖ変換）して出力する。レシーバ４０の構成を図２（Ｂ）に示す。レシーバ４０は、ＡＰＤ（Ａｖａｌａｎｃｈｅ Ｐｈｏｔｏｄｉｏｄｅ）４１と、Ｉ／Ｖ変換部４２と、抵抗４５と、キャパシタ４６と、ローパスフィルタ（ＬＰＦ）４７とを備える。Ｉ／Ｖ変換部４２は、帰還抵抗４３と、オペアンプ４４とを備える。

本実施例では、光検出素子としてＡＰＤ４１が使用されている。ＡＰＤ４１には、ＡＳＩＣ１０から供給される高電圧Ｖ_ＲＸが逆バイアスとして印加されており、物体からの戻り光Ｌｒに比例した検出電流が流れる。ＡＰＤ４１の降伏電圧に近い逆バイアスを印加することにより、高いアバランチゲインを得ることができ、微弱な戻り光も検出することが可能となる。最終段のＬＰＦ４７は、ＡＳＩＣ１０内のＡＤＣ２０によるサンプリングに先立って、信号の帯域幅を制限する目的で設置されている。本実施例では、ＡＤＣ２０のサンプリング周波数は５１２ＭＨｚであり、ＬＰＦ４７の遮断周波数は２５０ＭＨｚ程度となっている。

（走査光学部）
走査光学部５０は、トランスミッタ３０から入力される光パルスを射出光Ｌｏとして適切な方向に射出するとともに、この射出光Ｌｏが空間中の物体に出会って反射あるいは散乱されることにより戻ってきた戻り光Ｌｒをレシーバ４０に導く。走査光学部５０の構成例を図３に示す。走査光学部５０は、回転ミラー６１と、コリメータレンズ６２と、集光レンズ６４と、光学フィルタ６５と、同軸ミラー６６と、ロータリーエンコーダ６７とを備える。

トランスミッタ３０のＬＤ３５から出力された光パルスは、コリメータレンズ６２に入光する。コリメータレンズ６２は、レーザ光を適切な発散角度に（一般的には０〜１°程度に）コリメートする。コリメータレンズ６２からの射出光は小型の同軸ミラー６６により鉛直下方に反射され、回転ミラー６１の回転軸（中心）に入光する。回転ミラー６１は、鉛直上方より入射するレーザ光を水平方向に反射して、走査空間に射出する。回転ミラー６１はモータ５４の回転部に取り付けられており、回転ミラー６１によって反射されたレーザ光はモータ５４の回転に伴って射出光Ｌｏとして水平平面を走査する。

走査空間に存在する物体により反射あるいは散乱されることでライダ１に戻ってきた戻り光Ｌｒは、回転ミラー６１により鉛直上方向に反射され、光学フィルタ６５に入射する。光学フィルタ６５には、戻り光Ｌｒに加えて、物体が太陽等により照らされていることによって生じる背景光も入射する。光学フィルタ６５は、こうした背景光を選択的に排除するために設置されている。具体的には、光学フィルタ６５は、射出光Ｌｏの波長（本実施例では９０５ｎｍ）の前後±１０ｎｍ程度の成分のみを選択的に通過せしめる。光学フィルタ６５の通過帯域が広い場合には、多くの背景光が後続段のレシーバ４０に入光することになる。この結果、レシーバ４０内のＡＰＤ４１の出力には大きなＤＣ電流成分が現れることとなり、このＤＣ成分に起因するショット雑音（背景光ショット雑音）の影響によりＳＮが劣化することとなり、好ましくない。しかしながら、通過帯域が過度に狭い場合には、射出光自体も抑圧されることになり、好ましくない。集光レンズ６４は、光学フィルタ６５を通過した光を集光して、レシーバ４０のＡＰＤ４１へと導く。

モータ５４には、走査方向を検出するために、ロータリーエンコーダ６７が取り付けられている。ロータリーエンコーダ６７は、モータ回転部に取り付けられた回転盤６８と、モータベースに取り付けられたコード検出器６９とを備える。回転盤６８の外周にはモータ５４の回転角度を表すスリットが刻まれており、コード検出器６９はこれを読み取り出力する。なお、ロータリーエンコーダ６７の具体的仕様、及びその出力に基づくモータ制御については、後述する。

以上の構成では、コリメータレンズ６２が図１に示す送信光学系５１を構成し、回転ミラー６１とモータ５４が図１に示す走査部５５を構成し、光学フィルタ６５と集光レンズ６４が図１に示す受信光学系５２を構成し、ロータリーエンコーダ６７が図１における走査方向検出部５３を構成している。

（ＡＳＩＣ）
ＡＳＩＣ１０は、射出光パルスのタイミング制御、ＡＰＤ出力信号のＡＤ変換などを行う。また、ＡＳＩＣ１０は、ＡＤ変換出力に対して適切な信号処理を施すことにより、物体に関するパラメータ（距離、戻り光強度など）の推定を行い、その推定結果を外部に出力する。図１に示すように、ＡＳＩＣ１０は、レジスタ部１１と、クロック生成部１２と、同期制御部１３と、ゲート抽出部１４と、受信セグメントメモリ１５と、ＤＳＰ１６と、トランスミッタ用高電圧生成部（ＴＸＨＶ）１７と、レシーバ用高電圧生成部（ＲＸＨＶ）１８と、プリアンプ１９と、ＡＤ変換器（ＡＤＣ）２０と、走査制御部２１とを備える。

レジスタ部１１には、外部プロセッサであるシステムＣＰＵ５との通信用のレジスタが配置されている。レジスタ部１１に設けられるレジスタは、外部からの参照のみが可能なＲレジスタと、外部から設定が可能なＷレジスタとに大別される。Ｒレジスタは、主にＡＳＩＣ内部のステイタス値を保持しており、システムＣＰＵ５はこれらの値を通信インターフェースを通じて読み取ることで、ＡＳＩＣ１０の内部ステイタスを監視できる。一方、Ｗレジスタは、ＡＳＩＣ１０の内部で参照される各種パラメータ値を保持する。これらの各種パラメータ値は、通信インターフェースを通じてシステムＣＰＵ５から設定できる。なお、通信用レジスタは、フリップフロップにより実現してもよく、ＲＡＭとして実現してもよい。

クロック生成部１２は、システムクロックＳＣＫを生成し、ＡＳＩＣ１０内の各ブロックに供給する。ＡＳＩＣ１０の多くのブロックは、システムクロックＳＣＫに同期して動作する。本実施例ではシステムクロックＳＣＫの周波数は５１２ＭＨｚとする。システムクロックＳＣＫは、外部より入力されるリファレンスクロックＲＣＫに同期するように、ＰＬＬで生成される。通常、リファレンスクロックＲＣＫの発生源には水晶発振器が用いられる。

ＴＸＨＶ１７は、トランスミッタ３０が必要とするＤＣ高電圧（１００Ｖ程度）を生成する。この高電圧は、ＤＣＤＣコンバータ回路によって、低電圧（５Ｖ〜１５Ｖ程度）を昇圧することによって生成される。

ＲＸＨＶ１８は、レシーバ４０が必要とするＤＣ高電圧（１００Ｖ程度）を生成する。この高電圧は、ＤＣＤＣコンバータ回路によって、低電圧（５Ｖ〜１５Ｖ程度）を昇圧することによって生成される。

同期制御部１３は、各種の制御信号を生成し出力する。本実施例における同期制御部１３は、２つの制御信号、即ち、パルストリガ信号ＰＴとＡＤゲート信号ＧＴを出力する。これらの制御信号の設定例を図４に示し、それらの時間的関係を図５に示す。図５に示すように、これらの制御信号は所定の間隔で分割された時間区間（セグメントスロット）に同期して生成される。セグメントスロットの時間区間幅（セグメント周期）は「ｎＳｅｇ」で設定可能である。本実施例では、特記ない範囲において、「ｎＳｅｇ＝８１９２」に設定されているものとする。

パルストリガ信号ＰＴは、ＡＳＩＣ１０の外部に設けられたトランスミッタ３０に供給される。トランスミッタ３０は、パルストリガ信号ＰＴに応じて光パルスを出力する。パルストリガ信号ＰＴについては、セグメントスロット始点に対する遅延「ｄＴｒｇ」とパルス幅「ｗＴｒｇ」を設定可能である。なお、パルス幅ｗＴｒｇは、狭すぎるとトランスミッタ３０が反応しないため、トランスミッタ３０のトリガ応答仕様に鑑みて決定される。

ＡＤゲート信号ＧＴは、ゲート抽出部１４に供給される。後述するように、ゲート抽出部１４は、ＡＤＣ２０から入力されるＡＤＣ出力信号のうち、ＡＤゲート信号ＧＴのアサート区間のみを抽出して受信セグメントメモリ１５に格納する。ＡＤゲート信号ＧＴについては、セグメントスロット始点に対する遅延時間「ｄＧａｔｅ」とゲート幅「ｗＧａｔｅ」を設定可能である。

プリアンプ１９は、ＡＳＩＣ１０の外部に設置されたレシーバ４０から入力されるアナログ電圧信号を電圧増幅し、後続のＡＤＣ２０に供給する。なお、プリアンプ１９の電圧ゲインはＷレジスタにより設定可能である。

ＡＤＣ２０は、プリアンプ１９の出力信号をＡＤ変換してデジタル系列に変換する。本実施例においては、ＡＤＣ２０のサンプリングクロックとしてシステムクロックＳＣＫが使用されており、ＡＤＣ２０の入力信号は５１２ＭＨｚでサンプリングされる。

ゲート抽出部１４は、ＡＤＣ２０から入力されるＡＤＣ出力信号のうち、ＡＤゲート信号ＧＴのアサート区間のみを抽出して受信セグメントメモリ１５に格納する。ゲート抽出部１４により抽出された区間信号を以下「受信セグメント信号ＲＳ」と呼ぶ。即ち、受信セグメント信号ＲＳは、ベクター長がゲート幅ｗＧａｔｅに等しい実数ベクトルである。

ここで、ＡＤＣ出力信号と受信セグメントとの関係、及びゲート位置の設定について説明する。図６（Ａ）はセグメントスロットを示している。図６（Ｂ）に示すように、パルストリガ信号ＰＴはセグメントスロット始点に対してｄＴｒｇだけ遅れてアサートされる。図６の例ではｄＴｒｇ＝０であるので、パルストリガ信号ＰＴはセグメントスロット始点でアサートされる。図６（Ｃ）は、ライダの走査原点に物体が置かれている場合のＡＤＣ出力信号（受信セグメント信号ＲＳ）を示している。即ち、図６（Ｃ）は、ターゲット距離（動径Ｒ）が０ｍの場合の受信セグメント信号ＲＳを例示している。図示のように、Ｒ＝０ｍの場合であっても、受信パルスの立ち上がりは、パルストリガ信号の立ち上がりよりシステム遅延Ｄ_ＳＹＳだけ遅れて観測される。なお、システム遅延Ｄ_ＳＹＳの発生要因としては、トランスミッタ３０内のＬＤドライバ回路の電気的遅延、送信光学系５１での光学的遅延、受信光学系５２での光学的遅延、レシーバ４０での電気的遅延、ＡＤＣ２０での変換遅延などが考えられる。

図６（Ｄ）は、物体が動径Ｒに置かれている場合の受信セグメント信号ＲＳを例示している。この場合には、図６（Ｃ）と比べて、走査原点から物体までの光の往復時間だけ、遅延が増加することになる。この増加した遅延が、いわゆる「ＴＯＦ（Ｔｉｍｅ Ｏｆ Ｆｌｉｇｈｔ）遅延」である。このＴＯＦ遅延をＤサンプルとするならば、動径Ｒは下記の式で算出できる。

図６（Ｆ）は、ｄＧａｔｅ＝０の場合のＡＤゲート信号ＧＴを例示するものである。前述したとおり、ゲート抽出部１４は、ＡＤＣ出力信号から、ＡＤゲート信号ＧＴのアサート区間のみを抽出する。後述するＤＳＰ１６は、この抽出区間のみに基づいて、物体に関するパラメータ推定を行う。したがって、ＴＯＦ遅延時間が大きい場合には、物体からの戻りパルス成分がゲートからはみ出してしまい正当なパラメータ推定が行えない。正当なパラメータ推定が行われるためにはＴＯＦ遅延時間Ｄが次式を満たしていることが必要となる

ここでＬ_ＩＲはシステムの総合インパルス応答の長さであり、Ｄ_ＭＡＸは正当なパラメータ推定が可能な最大ＴＯＦ遅延時間として定義される。図６（Ｅ）は、ＴＯＦ遅延時間がこの最大ＴＯＦ遅延時間に等しい場合の受信セグメント信号ＲＳを例示している。

図７は、図６と同様の図であるが、ゲート遅延ｄＧａｔｅがシステム遅延時間に等しく設定された場合の各信号を例示するものである。このように設定することで、より遠い距離の物体まで、正当なパラメータ推定が可能となる。

走査制御部２１は、ＡＳＩＣ１０の外部に設置されたロータリーエンコーダ６７の出力を監視し、これに基づいてモータ５４の回転を制御する。具体的には、走査制御部２１は、走査光学部５０のロータリーエンコーダ６７（走査方向検出部５３）から出力される走査方向情報ＳＤＩに基づいて、トルク制御信号ＴＣをモータ５４に供給する。本実施例におけるロータリーエンコーダ６７は、Ａ相とＺ相の２つのパルス列（以下、「エンコーダパルス」と呼ぶ。）を出力する。両パルス列の時間関係を図８（Ａ）に示す。図示のように、Ａ相については、モータ５４の回転１°毎に１パルスが生成出力される。従って、モータ５４の１回転毎に３６０のＡ相エンコーダパルスが生成出力されることになる。一方、Ｚ相については、モータ５４の１回転につき１パルスが、所定の回転角に対応して、生成出力される。

走査制御部２１は、エンコーダパルスの立ち上がり時刻をシステムクロックＳＣＫのカウンタ値として計測し、これが所望の値となるようにモータ５４のトルクを制御する。即ち、走査制御部２１は、エンコーダパルスとセグメントスロットが所望の時間関係となるようにモータ５４をＰＬＬ制御する。

エンコーダパルスとセグメントスロットの時間関係は、図８（Ｂ）に示されるＷレジスタによって設定可能となっている。「ｎＰｐｒ」には、モータ回転毎のＡ相エンコーダパルス数が設定される。これは、ロータリーエンコーダ６７の仕様で決まる値であり、本実施例では前述の３６０が設定される。「ｎＲｐｆ」はフレーム毎の回転数を与えるものであり、「ｎＳｐｆ」はフレーム毎のセグメント数を与えるものである。また、「ｄＳｍｐＡ」、「ｄＳｍｐＺ」は、エンコーダパルスの立ち上がりとセグメントスロットとの時間関係をサンプルクロック単位で調整するために用意されており、エンコーダパルスのセグメントスロット始点に対する遅延を規定することができる。一方、「ｄＳｅｇＺ」は、Ｚ相パルスの立ち上がりとフレームとの時間関係をセグメント単位で調整するために用意されている。

定常状態でのエンコーダパルスとセグメントスロットの時間関係を図９に示す。図示のように、デフォルト設定においては、１フレームは１８００のセグメントから構成され、１フレームでモータ５４は１回転することになる。

（ＤＳＰ）
ＤＳＰ１６の行う信号処理のブロックダイアグラムを図１０（Ａ）に示す。図示のように、ＤＳＰ１６は、受信フィルタ７１と、ピーク検出器７２と、判定部７３と、フォーマッタ７４とを備える。ＤＳＰ１６は、受信セグメントメモリ１５から受信セグメントｙ_{ｆｒｍ，ｓｅｇ}を順次的に読み出して、これに対して処理を行う。ここで、「ｆｒｍ」はフレームインデックス、「ｓｅｇ」はセグメントインデックスである。以下、誤解の恐れのない範囲でこれらインデックスの表記を省略する。受信セグメントｙはベクター長ｗＧａｔｅの実数ベクトルであり、次式で表される。

受信フィルタ７１は、受信セグメントｙに対して、所定のインパルス応答を畳み込んで、フィルタードセグメントｚを算出する。ピーク検出部７２は、フィルタードセグメントｚ内で振幅が最大となる点、即ちピーク点を検出し、当該ピーク点の遅延Ｄと振幅Ａを出力する。判定部７３は、振幅Ａが所定の閾値ｔＤｅｔより大きい点のみを選択的にフォーマッタ７４に送る。フォーマッタ７４は、遅延Ｄと振幅Ａ、及び当該セグメントのフレームインデックスｆｒｍ、セグメントインデックスｓｅｇを、適切なフォーマットに変換して外部に出力する。以下、各ブロックについて詳しく説明する。

受信フィルタ部７１は、受信セグメントｙに対して、所定のインパルス応答ｈを畳み込んで（巡回畳みこみ）、フィルタードセグメントｚを算出する。受信フィルタ部７１のインパルス応答はＷレジスタで設定可能であり、フィルタ出力でのＳＮＲが大きくなるように予めシステムＣＰＵ５によって設定される。

例えば、フィルタインパルス応答ｈは、次式を満たすように設定される。このように設定することで、雑音が白色である場合で、かつシステム総合インパルス応答がｗＧａｔｅに対して有意に短い場合には、オプティマルな性能（高ＳＮＲ）を実現できる。

上式において、リファレンスパルスｇは走査原点（Ｒ＝０ｍ）に物体を置いた場合に観測される受信セグメント波形であり、トランスミッタ３０とレシーバ４０を含むシステム全体の総合インパルス応答を代表している。実際に走査原点に物体を置くことが困難な場合には、例えばＲ＝１ｍでの受信セグメント波形を観測し、これを数学的に時間シフトすることで、等価的にリファレンスパルスを測定すれば良い。

ピーク検出部７２は、フィルタードセグメント内で振幅が最大となる点、即ち、ピーク点をサブサンプル精度で検出し、当該ピーク点の遅延Ｄと振幅Ａを出力する。図１１に、Ｒ＝１０ｍの場合のフィルタードセグメントを例示する。図中の曲線が標本化する前の連続時間波形を表しており、丸点が標本点を示している。ピーク検出部７２は、標本化系列に基づいて連続時間系でのピーク位置を算出する。図１１の例ではフィルタードセグメント｛ｚｋ：ｋ＝０，１，・・・，１０２３｝上でサンプル単位でのピーク位置はｋ＝３４である。一方、連続時間波形での、即ち、サブサンプル精度でのピーク位置は、
Ｄ＝Ｒ・Ｆｓｍｐ／（ｃ／２）＝３４．１５７
である。ピーク検出部７２は、このサブサンプル精度でのピーク点について、その遅延Ｄ と、その振幅Ａを推定算出する。

サブサンプル精度でのピーク点検出処理には、各種のアルゴリズムが適用可能である。以下にその一例を示す。
（手順１）振幅が最大であるサンプル点（図１１ではＰ点）を求める。
（手順２）手順１で求めた点（Ｐ点）、及びその前後の点（Ａ点、Ｂ点）について、これら３点を通る二次曲線を求める。
（手順３）手順２で求めた二次曲線の極大点として遅延Ｄ、振幅Ａを求める。

判定部７３は、ピーク検出部７２から出力されるピーク点情報Ｄ，Ａ（遅延Ｄ，振幅Ａ）に基づいて、当該検出点に物体が存在するか否かの判定を行う。この判定は、ピーク点の振幅Ａと判定閾値ｔＤｅｃとを比較することによって行われる。具体的には、判定部７３は、Ａ＞ｔＤｅｃの場合に「物体が存在する」と判定し、当該ピーク点情報を出力する。一方、判定部７３は、Ａ≦ｔＤｅｃの場合は「物体が存在しない」と判定し、当該ピーク点情報を出力しない。

フォーマッタ７４は、判定部７３から出力されるピーク点情報Ｄ，Ａと当該ピーク点に対応する走査情報（フレームインデックスｆｒｍ、セグメントインデックスｓｅｇ）をユーザー（上位システム）が使いやすい形式に変換する。本実施例におけるフォーマッタ７４は、以下のフォーマット変換を行う。
（１）フレームインデックスｆｒｍは、そのまま出力する。
（２）セグメントインデックスｓｅｇは、水平走査角度θに変換して出力する。
（３）遅延Ｄは、動径（距離）Ｒに変換して出力する（Ｒ＝Ｄ（ｃ／２）／Ｆｓｍｐ)。
（４）振幅Ａは、そのまま出力する。
（５）振幅Ａ、動径Ｒから反射率Ｕを算出して出力する（Ｕ＝Ａ／Ψ（Ｒ））。
ここで、関数Ψ（Ｒ）は反射率変換テーブルであり、外部ＣＰＵから設定可能である。同テーブルを、動径Ｒに設置された反射率１００％のランバート拡散体から得られるピーク振幅の期待値に設定しておくことで、誤差の少ない反射率推定が可能となる。

［制御パルスの同期化］
次に、ライダ１内で使用される制御パルスの同期化について説明する。
（電源のスイッチングパルス）
ライダ１の内部では、各種の制御電源が使用される。具体的に、図１に示すＴＸＨＶ１７は、図２（Ａ）に示すトランスミッタ３０へ供給する高電圧Ｖ_ＴＸを生成する高圧電源を備える。この高圧電源は、所望の振幅の光パルスを射出するために、ＬＤ３５に供給する高圧を制御する目的で使用される。また、図１に示すＲＸＨＶ１８は、図２（Ｂ）に示すレシーバ４０へ供給する高電圧Ｖ_ＲＸを生成する高圧電源を備える。この高圧電源は、ＡＰＤ４１の個体差、経年変化、温度依存性によりブレークダウン電圧が変化するため、これに追従して高圧を制御するために使用される。

図１２は、トランスミッタ３０に高電圧Ｖ_ＴＸを供給するための回路構成例を示す。ＡＳＩＣ１０内に設けられたＰＷＭ回路８１は、制御指令に基づいてＰＷＭ信号を生成する。ＰＷＭ信号は、例えば５Ｖ−ＴＴＬの論理信号である。このＰＷＭ信号は、平滑用ＬＰＦ８２により平滑化され、０〜５Ｖの入力電圧として昇圧型ＤＣＤＣコンバータ８３に入力される。ＤＣＤＣコンバータ８３は、入力電圧を０〜１００Ｖに昇圧した出力電圧を高電圧Ｖ_ＴＸとしてトランスミッタ３０へ供給する。

ＤＣＤＣコンバータは、スイッチングにより電圧変換を行うが、スイッチングに用いられるクロック信号は、一般的にはＤＣＤＣコンバータ内部の発振器で生成される。このクロック信号の高周波成分が、スイッチングノイズとして電磁波的に又はＧＮＤを通じてレシーバに重畳してしまうという問題がある。なお、詳しくは後述するが、ライダ１では、セグメントスロットと同期したノイズは、同期妨害除去処理により除去することができる。しかしながら、上記のようなＤＣＤＣコンバータ内で生成されたクロック信号は、セグメントスロットと同期していないため、同期妨害除去処理によって除去することができない。

また、ＡＳＩＣ１０内のＰＷＭ回路から出力されるＰＷＭ信号も、レシーバ４０などのノイズ源となりうる。ここで、ＰＷＭ信号の生成に使用されるクロック信号はシステムクロックＳＣＫでなく、セグメントスロットとは同期していないことが多い。また、ＰＷＭ信号がシステムクロックＳＣＫで生成されている場合でも、ＰＷＭの系列長（の整数倍）がセグメントスロット長と同一でない場合には、ＰＷＭ信号はセグメントスロットとは同期していない。このため、ＰＷＭ信号に起因するノイズも同期妨害除去処理により除去することができない。

以上より、本実施例では、ＡＳＩＣ１０から出力されるＰＷＭ信号と、トランスミッタ３０及びレシーバ４０に供給される高電圧Ｖ_ＴＸ、Ｖ_ＲＸを生成するＤＣＤＣコンバータのクロックを、システムクロック（セグメントスロット）に同期させる。具体的には、ＰＷＭ信号及びＤＣＤＣコンバータのクロックを、パルストリガ信号ＰＴに同期させる。パルストリガ信号ＰＴは、トランスミッタ３０が光パルスを射出するタイミングを規定する信号であり、セグメントスロットに同期している。

図１３は、ＰＷＭ信号及びＤＣＤＣコンバータのクロックをパルストリガ信号ＰＴに同期させる回路構成例を示す。図１３の破線矢印に示すように、同期制御部１３から出力されるパルストリガ信号ＰＴを、ＴＸＨＶ１７及びＲＸＨＶ１８に入力する。ＴＨＸＶ１７及びＲＸＨＶ１８は、パルストリガ信号ＰＴに同期したクロックでＰＷＭ信号を生成する。さらに、ＴＸＨＶ１７及びＲＸＨＶ１８は、パルストリガ信号ＰＴに同期したクロックを生成し、それぞれ高電圧Ｖ_ＴＸ、Ｖ_ＲＸを生成するＤＣＤＣコンバータのクロックとして使用する。これにより、ＰＷＭ信号及びＤＣＤＣコンバータのクロックは、パルストリガ信号と同期し、セグメントスロットとも同期するため、それらに起因するノイズを後述する同期妨害除去処理により除去することが可能となる。

図１４（Ａ）は、高電圧Ｖ_ＴＸを生成するための高圧生成回路（ＤＣＤＣコンバータ）と、トランスミッタ３０の構成例を示す。この例は、高圧生成回路として、ディクソンチャージポンプ（Ｄｉｃｋｓｏｎ Ｃｈａｒｇｅ Ｐｕｍｐ）を用いている。図１４（Ｂ）は、高圧生成回路に入力されるクロック信号波形を示す。なお、「ＣＬＫ〜」は「ＣＬＫ」の逆相のクロックである。図示のように、ディクソンチャージポンプは、あるクロックとその逆相のクロックにより駆動される。このクロック「ＣＬＫ」と「ＣＬＫ〜」がパルストリガ信号ＰＴに同期していれば、この高圧生成回路により発生されるスイッチングノイズは、同期妨害除去処理により除去可能となる。

上記の構成において、クロック信号は本発明における基準信号の一例であり、ＴＸＨＶ１７及びＲＸＨＶ１８内のクロック生成器は本発明における基準信号生成部の一例である。また、パルストリガ信号ＰＴは本発明における第１信号の一例であり、同期制御部１３は第１信号生成部の一例である。また、トランスミッタ３０は本発明におけるレーザ光生成部の一例であり、走査光学部５０は本発明におけるレーザ光射出部の一例である。また、レシーバ４０は本発明における受光部の一例であり、同期妨害は本発明におけるノイズ信号の一例であり、同期妨害推定部７５は本発明におけるノイズ推定部の一例であり、減算器７８は本発明における減算部の一例である。

さらに、ＬＤ３５は本発明における発光素子の一例であり、ＴＸＨＶ１７は本発明における第１の電圧生成部の一例であり、高電圧ＶＴＸは本発明における第１の電圧の一例であり、ＰＷＭ回路８１は本発明における第２信号生成部の一例である。また、ＡＰＤ４１は本発明における受光素子の一例であり、ＲＸＨＶ１８は本発明における第２の電圧生成部の一例であり、高電圧Ｖ_ＲＸは本発明における第２の電圧の一例である。また、走査再魚部２１は本発明における走査部の一例である。

（モータのトルク制御）
図１５は、走査光学部５０のモータ５４のトルク制御回路の構成例を示す。ＡＳＩＣ１０内の走査制御部２１に設けられたＰＷＭ回路９１はＰＷＭ信号を出力する。このＰＷＭ信号は、平滑用ＬＰＦ９２により平滑化され、０〜５Ｖの入力電圧として電圧変換回路９３に入力される。電圧変換回路９３は、入力電圧に応じたトルク指令信号をモータドライバ９４に供給し、モータドライバ９４はモータ５４を駆動する。ＰＷＭ回路９１が出力するＰＷＭ信号の例を図１６に示す。この例では、簡単のため繰り返し系列長を「８」としている。繰り返し系列長が長い方が出力電圧の分解能が高くなる。

図１３に示すように、同期制御部１３が生成したパルストリガ信号ＰＴが走査制御部２１に入力される。走査制御部２１は、パルストリガ信号ＰＴに同期したクロックを用いてＰＷＭ信号を生成する。これにより、ＰＷＭ信号は、パルストリガ信号に同期し、セグメントスロットとも同期するため、ＰＷＭ信号に起因するノイズを同期妨害除去処理により除去することが可能となる。

［同期妨害除去処理］
次に、同期妨害除去処理について説明する。前述のように、ＤＳＰ１６は、受信セグメントメモリ１５から受信セグメントｙを順次的に読み出して、これに対して処理を行う。ここで、受信セグメントｙの元となる受信セグメント信号ＲＳには、電磁的飛びつきやグランドに流れる電流の影響等に起因して、セグメント周期に同期した妨害（以下、単に「同期妨害」とも呼ぶ。）が重畳される。図１７は、パルストリガ信号ＰＴ及び受信セグメント信号ＲＳの波形を示す。図１７は、パルストリガ信号ＰＴのアサートにより出射される射出光Ｌｏに対してＡＰＤ４１が受光する戻り光Ｌｒの強度が仮に０である場合の受信セグメント信号ＲＳを示している。

図１７の例では、パルストリガ信号ＰＴの立ち上がり及び立下りに含まれる高周波成分が受信セグメント信号ＲＳに重畳されている。ここで、パルストリガ信号ＰＴのＴＴＬレベルは通常３．３Ｖ又は５Ｖであるのに対し、ＡＰＤ４１が出力する電流レベルはｎＡ又はｐＡのオーダーである。従って、ＡＰＤ４１の出力に対する同期妨害の影響が相対的に大きいため、同期妨害がライダ１の物体検出性能や測距性能の低下の原因となり得る。以下に述べる同期妨害除去処理の一例では、ＤＳＰ１６は、同期妨害を推定することで、同期妨害の影響を好適に低減する。

ライダ１は、特定の走査方向の射出光Ｌｏを吸収する吸収体を備え、ＤＳＰ１６は、当該吸収体に入射する走査方向に対応する受信セグメントｙを平均化することで、同期妨害を推定する。そして、ＤＳＰ１６は、推定した同期妨害の出力を受信セグメントｙから減算する。これにより、同期妨害の影響を好適に低減させる。

図１８（Ａ）は、吸収体７の配置を概略的に示した図である。図１８（Ａ）では、吸収体７は、走査部５５等を収容する略円筒状のライダ１の筺体２５付近に配置されている。ここで、吸収体７は、走査部５５により走査される３６０度の射出光Ｌｏの照射方向のうち、ライダ１が物体を検出する方向以外の方向である検出対象外方向（矢印Ａ１参照）に設けられている。図１８（Ａ）の例では、吸収体７は、角度「θａ」（例えば６０度）分の射出光Ｌｏが照射されるライダ１の後方の筺体２５の壁面に存在している。この場合、吸収体７は、例えば、射出光Ｌｏ及び戻り光Ｌｒを透過させる筺体２５の透明カバーの内側に設けられる。他の例では、吸収体７は、上述の筺体２５の透明カバーのうち射出光Ｌｏを吸収するように加工（例えば黒塗り）された部分であってもよい。以後では、走査部５５による１回分の走査が行われる期間（即ち１つのフレーム期間）内において、吸収体７に照射された射出光ＬｏをＡＰＤ４１が受光する期間を「反射抑制期間Ｔｔａｇ１」とも呼ぶ。反射抑制期間Ｔｔａｇ１は、吸収体７に射出光Ｌｏが照射される各走査角度に対応する複数のセグメント期間を含む。

図１８（Ｂ）は、図１８（Ａ）の例において、吸収体７が配置される方向に射出光Ｌｏが射出された状態を示す。吸収体７は、射出光Ｌｏが入射した場合、射出光Ｌｏの少なくとも一部を吸収することで、後述する同期妨害の推定に影響を与えない反射率（例えば０．１％）を実現する。この場合、吸収体７で反射された射出光Ｌｏである戻り光Ｌｒは、ＡＰＤ４１が検知する同期妨害の出力レベルに対して十分に小さい強度となって走査部５５に到達する。なお、吸収体７が射出光Ｌｏを完全に吸収する素材である場合には、戻り光Ｌｒは発生しない。

ここで、吸収体７は、例えば、非常に低い反射率の素材により射出光Ｌｏの反射面が形成される。他の例では、吸収体７は、多重反射構造を有し、各反射構造の内面（反射面）がそれぞれ低反射率となるビームダンパ等であってもよい。

図１９は、ＤＳＰ１６が実行する信号処理のブロック図を示す。図１０（Ａ）と比較するとわかるように、同期妨害除去機能を備えるＤＳＰ１６は、受信フィルタ７１の前段に、同期妨害推定部７５と、減算器７８とを備える。ＤＳＰ１６は、受信セグメントメモリ１５から受信セグメントｙを順次的に読み出して、これに対して処理を行う。

同期妨害推定部７５は、反射抑制期間Ｔｔａｇ１内に生成された受信セグメントｙを平均化し、平均化された受信セグメントｙを、推定された同期妨害（「推定同期妨害ｗ」とも呼ぶ。）として減算器７８に供給する。同期妨害推定部７５は、スイッチ７７と、平均化処理部７８とを含む。

スイッチ７７は、反射抑制期間Ｔｔａｇ１内のみオンとなるように制御されたスイッチであり、反射抑制期間Ｔｔａｇ１内に生成された受信セグメントｙを平均化処理部７８に供給する。なお、スイッチ７７は、反射抑制期間Ｔｔａｇ１の全ての期間でオンとなる必要はなく、反射抑制期間Ｔｔａｇ１の一部の期間においてオンとなるように設定されてもよい。

平均化処理部７８は、スイッチ７７がオンとなる期間に供給された受信セグメントｙを平均化し、平均化された受信セグメントｙを、推定同期妨害ｗとして減算器７８に供給する。推定同期妨害ｗは、ベクター長ｗＧａｔｅの実数ベクトルである。この場合、例えば、平均化処理部７８は、１つのフレーム期間内にスイッチ７７から供給される受信セグメントｙを記憶しておき、記憶した複数の受信セグメントｙを平均化したものを、推定同期妨害ｗとして算出する。他の例では、平均化処理部７８は、１つのフレーム期間内に算出した受信セグメントｙの平均をさらにＩＩＲフィルタ等によりフレーム方向に（即ち異なるフレームインデックス間で）平均化したものを、推定同期妨害ｗとして算出する。

減算器７８は、受信セグメントｙから、同期妨害推定部７５から供給される推定同期妨害ｗを減算し、推定同期妨害ｗが減算された受信セグメントｙ（「補正受信セグメントｙ_ｄａｓｈ」とも呼ぶ。）を受信フィルタ７１へ供給する。受信フィルタ７１以降の処理は、図１０（Ａ）を参照して説明済みであるので省略する。

１ ライダ
１０ ＡＳＩＣ
１３ 同期制御部
１６ ＤＳＰ
１７ トランスミッタ用高電圧生成部（ＴＸＨＶ）
１８ レシーバ用高電圧生成部（ＲＸＨＶ）
２１ 走査制御部
３０ トランスミッタ
３５ ＬＤ
４０ レシーバ
５０ 走査光学部
７５ 同期御妨害推定部

Claims (13)

1. 基準信号を生成する基準信号生成部と、
   レーザ光の出射タイミングを示す、前記基準信号に同期した第１信号を生成する第１信号生成部と、
   前記基準信号に基づいて、前記レーザ光を生成するレーザ光生成部と、
   前記第１信号に基づいて、前記レーザ光を射出するレーザ光射出部と、
   を備えるレーザ射出装置。
2. 前記第１信号に起因するノイズ信号を推定するノイズ推定部を備える請求項１に記載のレーザ射出装置。
3. 前記レーザ光の戻り光を受光する受光部と、
   前記受光部の出力信号から、前記ノイズ推定部によって推定されたノイズ信号を減算する減算部と、を備える請求項２に記載のレーザ射出装置。
4. 前記レーザ光生成部は、
   発光素子と、
   前記発光素子に印加する第１の電圧を生成する第１の電圧生成部と、
   を備える請求項１乃至３のいずれか一項に記載のレーザ射出装置。
5. 前記第１の電圧生成部に対して、前記第１の電圧生成部の出力電圧を制御するための信号を前記基準信号に同期させて出力する第２信号生成部を更に備える請求項４に記載のレーザ射出装置。
6. 前記第１の電圧生成部は、前記基準信号に同期して動作する、前記第１の電圧を生成するコンバータを備える請求項４に記載のレーザ射出装置。
7. 前記受光部は、
   受光素子と、
   前記受光素子に印加する第２の電圧を生成する第２の電圧生成部と、
   を備える請求項３に記載のレーザ射出装置。
8. 前記第２の電圧生成部に対して、前記第２の電圧生成部の出力電圧を制御するための信号を前記基準信号に同期させて出力する第３信号生成部を更に備える請求項７に記載のレーザ射出装置。
9. 前記第２の電圧生成部は、前記基準信号に同期して動作する前記第２の電圧を生成するコンバータを備える請求項７に記載のレーザ射出装置。
10. 前記レーザ光射出部は、
    前記レーザ光の射出方向を変える走査部と、
    前記基準信号に同期した信号に基づいて、前記走査部を制御する制御部と、
    を備える請求項１乃至９のいずれか一項に記載のレーザ射出装置。
11. レーザ射出装置により実行されるレーザ射出方法であって、
    基準信号を生成する基準信号生成工程と、
    レーザ光の射出タイミングを示す、前記基準信号に同期した第１信号を生成する第１信号生成工程と、
    前記基準信号に基づいて、前記レーザ光を生成するレーザ光生成工程と、
    前記第１信号に基づいて、前記レーザ光を射出するレーザ光射出工程と、
    を備えるレーザ射出方法。
12. コンピュータを備えるレーザ射出装置により実行されるプログラムであって、
    請求項１１に記載のレーザ射出方法を前記コンピュータに実行させるプログラム。
13. 請求項１２に記載のプログラムを記憶した記憶媒体。