JP2017539030A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2017539030A5 JP2017539030A5 JP2017530746A JP2017530746A JP2017539030A5 JP 2017539030 A5 JP2017539030 A5 JP 2017539030A5 JP 2017530746 A JP2017530746 A JP 2017530746A JP 2017530746 A JP2017530746 A JP 2017530746A JP 2017539030 A5 JP2017539030 A5 JP 2017539030A5
- Authority
- JP
- Japan
- Prior art keywords
- blt
- alignment
- region
- command
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000875 corresponding Effects 0.000 claims 2
Claims (28)
- 1つまたは複数のプロセッサを用いて、非整列ブロック転送(BLT)コマンドを複数の整列BLTコマンドに変換すること
を備え、前記非整列BLTコマンドが、前記非整列BLTコマンドに関連する面のうちの少なくとも1つのための第1の面幅と、第1のBLT領域とを指定し、前記面のうちの前記少なくとも1つが、ピクセルデータの2次元アレイに対応し、ここにおいて、前記非整列BLTコマンドを変換することが、
前記第1の面幅に基づいて第2の面幅を決定することと、ここにおいて、前記第2の面幅が前記第1の面幅のN倍であり、ここで、Nは、2以上の整数である、
前記複数の整列BLTコマンドの各々が、前記複数の整列BLTコマンドの各々に関連する前記面のうちの少なくとも1つのための前記第2の面幅を指定するように前記複数の整列BLTコマンドを生成することと
を備え、前記複数の整列BLTコマンドが、
ソース仮想面および宛先仮想面と、前記第2の面幅を各々指定する前記ソース仮想面および前記宛先仮想面と、
前記整列ソース仮想面に関連する複数のソース領域および前記整列宛先仮想面に関連する複数の宛先領域と
を指定し、前記複数のソース領域が、前記非整列BLTコマンドに関連する前記第1のBLT領域を、前記複数の整列BLTコマンドのうちの1つまたは複数に関連する複数の不連続の領域に分割することによって作成される、方法。 - 前記第2の面幅を決定することが、前記第1の面幅と、前記複数の整列BLTコマンドを実行するプロセッサに関連する所定の整列幅制約とに基づいて前記第2の面幅を決定することを備える、請求項1に記載の方法。
- 前記第1の面幅が、前記所定の整列幅制約の整数倍でない、ここにおいて、前記第1の面幅と前記所定の整列幅制約とに基づいて前記第2の面幅を決定することは、前記第2の面幅が前記所定の整列幅制約の整数倍であるように前記第2の面幅を決定することを備える、請求項2に記載の方法。
- Nが2に等しい、請求項1に記載の方法。
- 前記複数の整列BLTコマンドが、第1の整列BLTコマンドと第2の整列BLTコマンドとを備える、ここにおいて、前記複数の整列BLTコマンドを生成することが、
前記第1のBLT領域に基づいて第2のBLT領域と第3のBLT領域とを決定することと、前記第2のBLT領域が、前記第3のBLT領域とは異なる、
前記第1の整列BLTコマンドが前記第2のBLT領域を指定するように前記第1の整列BLTコマンドを生成することと、
前記第2の整列BLTコマンドが前記第3のBLT領域を指定するように前記第2の整列BLTコマンドを生成することと
を備える、請求項1に記載の方法。 - 前記第2のBLT領域が、前記第1のBLT領域の偶数線を含み、前記第3のBLT領域が、前記第1のBLT領域の奇数線を含む、請求項5に記載の方法。
- 前記非整列BLTコマンドが、前記非整列BLTコマンドに関連する第1の面の第1の面ポインタ値を指定する、ここにおいて、前記複数の整列BLTコマンドを生成することが、
前記複数の整列BLTコマンドの各々が、前記複数の整列BLTコマンドの各々に関連する前記面のうちの1つの前記第1の面ポインタ値を指定するように前記複数の整列BLTコマンドを生成すること
を備える、請求項1に記載の方法。 - 前記複数の整列BLTコマンドが、第1の整列BLTコマンドと第2の整列BLTコマンドとを備える、ここにおいて、前記複数の整列BLTコマンドを生成することが、
前記第1のBLT領域に基づいて第2のBLT領域と第3のBLT領域とを決定することと、前記第2のBLT領域が、前記第3のBLT領域とは異なる、
前記第1の整列BLTコマンドが、前記第2の面幅と、前記第1の面ポインタ値と、前記第2のBLT領域とを指定するように前記第1の整列BLTコマンドを生成することと、
前記第2の整列BLTコマンドが、前記第2の面幅と、前記第1の面ポインタ値と、前記第3のBLT領域とを指定するように前記第2の整列BLTコマンドを生成することと
を備える、請求項7に記載の方法。 - 前記第2のBLT領域が、前記第1のBLT領域の偶数線を含み、前記第3のBLT領域が、前記第1のBLT領域の奇数線を含む、請求項8に記載の方法。
- 前記非整列BLTコマンドが、前記非整列BLTコマンドに関連する第1の面の第1の面ポインタ値を指定する、ここにおいて、前記第1の面ポインタ値が、前記複数の整列BLTコマンドを実行するプロセッサに関連する所定の整列幅制約の整数倍ではない、ここにおいて、前記複数の整列BLTコマンドが、第1の整列BLTコマンドと第2の整列BLTコマンドとを備える、ここにおいて、前記複数の整列BLTコマンドを生成することが、
第2の面ポインタ値と第3の面ポインタ値とが前記所定の整列幅制約の異なる整数倍であるように前記第1の面ポインタ値と前記所定の整列幅制約とに基づいて前記第2の面ポインタ値と前記第3の面ポインタ値とを決定することと、
前記第1の整列BLTコマンドが、前記第1の整列BLTコマンドに関連する前記面のうちの1つの前記第2の面ポインタ値を指定するように前記第1の整列BLTコマンドを生成することと、
前記第2の整列BLTコマンドが、前記第2の整列BLTコマンドに関連する前記面のうちの1つの前記第3の面ポインタ値を指定するように前記第2の整列BLTコマンドを生成することと
を備える、請求項1に記載の方法。 - 前記第2の面ポインタ値が、前記第1の面ポインタ値よりも小さく、前記第3の面ポインタ値が、前記第1の面ポインタ値よりも大きい、請求項10に記載の方法。
- 前記複数の整列BLTコマンドを生成することが、前記第1のBLT領域に基づいて第2のBLT領域と第3のBLT領域とを決定することを備える、前記第2のBLT領域が、前記第3のBLT領域とは異なる、
ここにおいて、前記第1の整列BLTコマンドを生成することは、前記第1の整列BLTコマンドが、前記第2の面幅と、前記第2の面ポインタ値と、前記第2のBLT領域とを指定するように前記第1の整列BLTコマンドを生成することを備える、
ここにおいて、前記第2の整列BLTコマンドを生成することは、前記第2の整列BLTコマンドが、前記第2の面幅と、前記第3の面ポインタ値と、前記第3のBLT領域とを指定するように前記第2の整列BLTコマンドを生成することを備える、請求項10に記載の方法。 - 前記第2のBLT領域が、前記第1のBLT領域の偶数線を含み、前記第3のBLT領域が、前記第1のBLT領域の奇数線を含む、請求項12に記載の方法。
- ブロック転送(BLT)コマンドを記憶するように構成されたメモリと、
非整列BLTコマンドを複数の整列BLTコマンドに変換することと、ここにおいて、前記非整列BLTコマンドが、前記非整列BLTコマンドに関連する面のうちの少なくとも1つのための第1の面幅と、第1のBLT領域とを指定し、前記面のうちの前記少なくとも1つが、ピクセルデータの2次元アレイに対応する、
前記第1の面幅に基づいて第2の面幅を決定することと、ここにおいて、前記第2の面幅が前記第1の面幅のN倍であり、ここで、Nは、2以上の整数である、
前記複数の整列BLTコマンドの各々が、前記複数の整列BLTコマンドの各々に関連する前記面のうちの少なくとも1つのための前記第2の面幅を指定するように前記複数の整列BLTコマンドを生成することと
を行うように構成された、1つまたは複数のプロセッサと
を備え、前記複数の整列BLTコマンドが、
ソース仮想面および宛先仮想面と、前記第2の面幅を各々指定する前記ソース仮想面および前記宛先仮想面と、
前記整列ソース仮想面に関連する複数のソース領域および前記整列宛先仮想面に関連する複数の宛先領域と
を指定し、前記複数のソース領域が、前記非整列BLTコマンドに関連する前記第1のBLT領域を、前記複数の整列BLTコマンドのうちの1つまたは複数に関連する複数の不連続の領域に分割することによって作成される、デバイス。 - 前記1つまたは複数のプロセッサが、前記第1の面幅と、前記複数の整列BLTコマンドを実行するプロセッサに関連する所定の整列幅制約とに基づいて前記第2の面幅を決定することを行うようにさらに構成された、請求項14に記載のデバイス。
- 前記第1の面幅が、前記所定の整列幅制約の整数倍でない、ここにおいて、前記1つまたは複数のプロセッサは、前記第2の面幅が前記所定の整列幅制約の整数倍であるように前記第2の面幅を決定することを行うようにさらに構成された、請求項15に記載のデバイス。
- Nが2に等しい、請求項14に記載のデバイス。
- 前記複数の整列BLTコマンドが、第1の整列BLTコマンドと第2の整列BLTコマンドとを備える、ここにおいて、前記1つまたは複数のプロセッサが、
前記第1のBLT領域に基づいて第2のBLT領域と第3のBLT領域とを決定することと、前記第2のBLT領域が、前記第3のBLT領域とは異なる、
前記第1の整列BLTコマンドが前記第2のBLT領域を指定するように前記第1の整列BLTコマンドを生成することと、
前記第2の整列BLTコマンドが前記第3のBLT領域を指定するように前記第2の整列BLTコマンドを生成することと
を行うようにさらに構成された、請求項14に記載のデバイス。 - 前記第2のBLT領域が、前記第1のBLT領域の偶数線を含み、前記第3のBLT領域が、前記第1のBLT領域の奇数線を含む、請求項18に記載のデバイス。
- 前記非整列BLTコマンドが、前記非整列BLTコマンドに関連する第1の面の第1の面ポインタ値を指定する、ここにおいて、前記1つまたは複数のプロセッサが、
前記複数の整列BLTコマンドの各々が、前記複数の整列BLTコマンドの各々に関連する前記面のうちの1つの前記第1の面ポインタ値を指定するように前記複数の整列BLTコマンドを生成すること
を行うようにさらに構成された、請求項14に記載のデバイス。 - 前記複数の整列BLTコマンドが、第1の整列BLTコマンドと第2の整列BLTコマンドとを備える、ここにおいて、前記1つまたは複数のプロセッサが、
前記第1のBLT領域に基づいて第2のBLT領域と第3のBLT領域とを決定することと、前記第2のBLT領域が、前記第3のBLT領域とは異なる、
前記第1の整列BLTコマンドが、前記第2の面幅と、前記第1の面ポインタ値と、前記第2のBLT領域とを指定するように前記第1の整列BLTコマンドを生成することと、
前記第2の整列BLTコマンドが、前記第2の面幅と、前記第1の面ポインタ値と、前記第3のBLT領域とを指定するように前記第2の整列BLTコマンドを生成することと
を行うようにさらに構成された、請求項20に記載のデバイス。 - 前記第2のBLT領域が、前記第1のBLT領域の偶数線を含み、前記第3のBLT領域が、前記第1のBLT領域の奇数線を含む、請求項21に記載のデバイス。
- 前記非整列BLTコマンドが、前記非整列BLTコマンドに関連する第1の面の第1の面ポインタ値を指定する、ここにおいて、前記第1の面ポインタ値が、前記複数の整列BLTコマンドを実行するプロセッサに関連する所定の整列幅制約の整数倍ではない、ここにおいて、前記複数の整列BLTコマンドが、第1の整列BLTコマンドと第2の整列BLTコマンドとを備える、ここにおいて、前記1つまたは複数のプロセッサが、
第2の面ポインタ値と第3の面ポインタ値とが前記所定の整列幅制約の異なる整数倍であるように前記第1の面ポインタ値と前記所定の整列幅制約とに基づいて前記第2の面ポインタ値と前記第3の面ポインタ値とを決定することと、
前記第1の整列BLTコマンドが、前記第1の整列BLTコマンドに関連する前記面のうちの1つの前記第2の面ポインタ値を指定するように前記第1の整列BLTコマンドを生成することと、
前記第2の整列BLTコマンドが、前記第2の整列BLTコマンドに関連する前記面のうちの1つの前記第3の面ポインタ値を指定するように前記第2の整列BLTコマンドを生成することと
を行うようにさらに構成された、請求項14に記載のデバイス。 - 前記第2の面ポインタ値が、前記第1の面ポインタ値よりも小さく、前記第3の面ポインタ値が、前記第1の面ポインタ値よりも大きい、請求項23に記載のデバイス。
- 前記1つまたは複数のプロセッサが、
前記第1のBLT領域に基づいて第2のBLT領域と第3のBLT領域とを決定することと、前記第2のBLT領域が、前記第3のBLT領域とは異なる、
前記第1の整列BLTコマンドが、前記第2の面幅と、前記第2の面ポインタ値と、前記第2のBLT領域とを指定するように前記第1の整列BLTコマンドを生成することと、
前記第2の整列BLTコマンドが、前記第2の面幅と、前記第3の面ポインタ値と、前記第3のBLT領域とを指定するように前記第2の整列BLTコマンドを生成することと
を行うようにさらに構成された、請求項23に記載のデバイス。 - 前記デバイスが、ワイヤレス通信デバイスとモバイルフォンハンドセットとのうちの少なくとも1つを備える、請求項14に記載のデバイス。
- 非整列ブロック転送(BLT)コマンドを受信するための手段と、
前記非整列BLTコマンドを複数の整列BLTコマンドに変換するための手段と、ここにおいて、前記非整列BLTコマンドが、前記非整列BLTコマンドに関連する面のうちの少なくとも1つのための第1の面幅と、第1のBLT領域とを指定し、前記面のうちの前記少なくとも1つが、ピクセルデータの2次元アレイに対応し、
前記第1の面幅に基づいて第2の面幅を決定するための手段と、ここにおいて、前記第2の面幅が前記第1の面幅のN倍であり、ここで、Nは、2以上の整数である、
前記複数の整列BLTコマンドの各々が、前記複数の整列BLTコマンドの各々に関連する前記面のうちの少なくとも1つのための前記第2の面幅を指定するように前記複数の整列BLTコマンドを生成するための手段と
を備え、前記複数の整列BLTコマンドが、
ソース仮想面および宛先仮想面と、前記第2の面幅を各々指定する前記ソース仮想面および前記宛先仮想面と、
前記整列ソース仮想面に関連する複数のソース領域および前記整列宛先仮想面に関連する複数の宛先領域と
を指定し、前記複数のソース領域が、前記非整列BLTコマンドに関連する前記第1のBLT領域を、前記複数の整列BLTコマンドのうちの1つまたは複数に関連する複数の不連続の領域に分割することによって作成される、装置。 - 実行されたとき、1つまたは複数のプロセッサに、
非整列ブロック転送(BLT)コマンドを複数の整列BLTコマンドに変換することと、ここにおいて、前記非整列BLTコマンドが、前記非整列BLTコマンドに関連する面のうちの少なくとも1つのための第1の面幅と、第1のBLT領域とを指定し、前記面のうちの前記少なくとも1つが、ピクセルデータの2次元アレイに対応する、
前記第1の面幅に基づいて第2の面幅を決定することと、ここにおいて、前記第2の面幅が前記第1の面幅のN倍であり、ここで、Nは、2以上の整数である、
前記複数の整列BLTコマンドの各々が、前記複数の整列BLTコマンドの各々に関連する前記面のうちの少なくとも1つのための前記第2の面幅を指定するように前記複数の整列BLTコマンドを生成することと
を行わせる命令を記憶し、前記複数の整列BLTコマンドが、
ソース仮想面および宛先仮想面と、前記第2の面幅を各々指定する前記ソース仮想面および前記宛先仮想面と、
前記整列ソース仮想面に関連する複数のソース領域および前記整列宛先仮想面に関連する複数の宛先領域と
を指定し、前記複数のソース領域が、前記非整列BLTコマンドに関連する前記第1のBLT領域を、前記複数の整列BLTコマンドのうちの1つまたは複数に関連する複数の不連続の領域に分割することによって作成される、非一時的コンピュータ可読記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/566,423 | 2014-12-10 | ||
US14/566,423 US9818170B2 (en) | 2014-12-10 | 2014-12-10 | Processing unaligned block transfer operations |
PCT/US2015/059450 WO2016093990A1 (en) | 2014-12-10 | 2015-11-06 | Processing unaligned block transfer operations |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017539030A JP2017539030A (ja) | 2017-12-28 |
JP2017539030A5 true JP2017539030A5 (ja) | 2018-02-15 |
JP6352546B2 JP6352546B2 (ja) | 2018-07-04 |
Family
ID=54602040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017530746A Expired - Fee Related JP6352546B2 (ja) | 2014-12-10 | 2015-11-06 | 非整列ブロック転送動作の処理 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9818170B2 (ja) |
EP (1) | EP3230880A1 (ja) |
JP (1) | JP6352546B2 (ja) |
CN (1) | CN107003964B (ja) |
WO (1) | WO2016093990A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10180734B2 (en) | 2015-03-05 | 2019-01-15 | Magic Leap, Inc. | Systems and methods for augmented reality |
JP7136558B2 (ja) | 2015-03-05 | 2022-09-13 | マジック リープ, インコーポレイテッド | 拡張現実のためのシステムおよび方法 |
US10838207B2 (en) | 2015-03-05 | 2020-11-17 | Magic Leap, Inc. | Systems and methods for augmented reality |
CA3007367A1 (en) | 2015-12-04 | 2017-06-08 | Magic Leap, Inc. | Relocalization systems and methods |
KR20190034321A (ko) | 2016-08-02 | 2019-04-01 | 매직 립, 인코포레이티드 | 고정-거리 가상 및 증강 현실 시스템들 및 방법들 |
US10812936B2 (en) | 2017-01-23 | 2020-10-20 | Magic Leap, Inc. | Localization determination for mixed reality systems |
JP7055815B2 (ja) | 2017-03-17 | 2022-04-18 | マジック リープ, インコーポレイテッド | 仮想コンテンツをワーピングすることを伴う複合現実システムおよびそれを使用して仮想コンテンツを生成する方法 |
IL290142B2 (en) * | 2017-03-17 | 2023-10-01 | Magic Leap Inc | A mixed reality system with the assembly of multi-source virtual content and a method for creating virtual content using it |
IL298822A (en) | 2017-03-17 | 2023-02-01 | Magic Leap Inc | A mixed reality system with color virtual content distortion and a method for creating virtual content using it |
EP3827299A4 (en) | 2018-07-23 | 2021-10-27 | Magic Leap, Inc. | SYSTEM OF MIXED REALITY WITH VIRTUAL CONTENT DISTORTION AND PROCESS FOR GENERATING VIRTUAL CONTENT WITH IT |
CN112470464B (zh) | 2018-07-23 | 2023-11-28 | 奇跃公司 | 场顺序显示器中的场内子码时序 |
CN109656477B (zh) * | 2018-12-11 | 2020-05-19 | 华中科技大学 | 一种基于STT-MRAM的非接触式智能卡SoC |
CN111126589B (zh) * | 2019-12-31 | 2022-05-20 | 昆仑芯(北京)科技有限公司 | 神经网络数据处理装置、方法和电子设备 |
CN111899150A (zh) * | 2020-08-28 | 2020-11-06 | Oppo广东移动通信有限公司 | 数据处理方法、装置、电子设备及存储介质 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2089165B (en) * | 1980-10-30 | 1985-10-09 | Canon Kk | Character and image processing |
US4903217A (en) * | 1987-02-12 | 1990-02-20 | International Business Machines Corp. | Frame buffer architecture capable of accessing a pixel aligned M by N array of pixels on the screen of an attached monitor |
US5131083A (en) | 1989-04-05 | 1992-07-14 | Intel Corporation | Method of transferring burst data in a microprocessor |
US5218674A (en) * | 1990-09-14 | 1993-06-08 | Hughes Aircraft Company | Hardware bit block transfer operator in a graphics rendering processor |
US5251298A (en) * | 1991-02-25 | 1993-10-05 | Compaq Computer Corp. | Method and apparatus for auxiliary pixel color management using monomap addresses which map to color pixel addresses |
CA2074388C (en) * | 1992-01-30 | 2003-01-14 | Jeremy E. San | Programmable graphics processor having pixel to character conversion hardware for use in a video game system or the like |
US5801717A (en) * | 1996-04-25 | 1998-09-01 | Microsoft Corporation | Method and system in display device interface for managing surface memory |
US6031550A (en) * | 1997-11-12 | 2000-02-29 | Cirrus Logic, Inc. | Pixel data X striping in a graphics processor |
WO1999034273A2 (en) | 1997-12-30 | 1999-07-08 | Lsi Logic Corporation | Automated dual scatter/gather list dma |
US6065070A (en) | 1998-03-18 | 2000-05-16 | National Semiconductor Corporation | DMA configurable channel with memory width N and with steering logic comprising N multiplexors, each multiplexor having a single one-byte input and N one-byte outputs |
US6542909B1 (en) * | 1998-06-30 | 2003-04-01 | Emc Corporation | System for determining mapping of logical objects in a computer system |
US6411302B1 (en) | 1999-01-06 | 2002-06-25 | Concise Multimedia And Communications Inc. | Method and apparatus for addressing multiple frame buffers |
US6513107B1 (en) * | 1999-08-17 | 2003-01-28 | Nec Electronics, Inc. | Vector transfer system generating address error exception when vector to be transferred does not start and end on same memory page |
JP2001111651A (ja) | 1999-10-07 | 2001-04-20 | Internatl Business Mach Corp <Ibm> | データ伝送装置およびその方法 |
US6587112B1 (en) | 2000-07-10 | 2003-07-01 | Hewlett-Packard Development Company, L.P. | Window copy-swap using multi-buffer hardware support |
US6900813B1 (en) | 2000-10-04 | 2005-05-31 | Ati International Srl | Method and apparatus for improved graphics rendering performance |
US7120317B1 (en) * | 2001-03-01 | 2006-10-10 | Silicon Motion, Inc. | Method and system for a programmable image transformation |
US7340495B2 (en) * | 2001-10-29 | 2008-03-04 | Intel Corporation | Superior misaligned memory load and copy using merge hardware |
US20110087859A1 (en) * | 2002-02-04 | 2011-04-14 | Mimar Tibet | System cycle loading and storing of misaligned vector elements in a simd processor |
US6943804B2 (en) * | 2002-10-30 | 2005-09-13 | Hewlett-Packard Development Company, L.P. | System and method for performing BLTs |
US20070011398A1 (en) | 2003-05-26 | 2007-01-11 | Koninklijke Philips Electronics N.V. | Method and device for transferring data between a main memory and a storage device |
US7308526B2 (en) * | 2004-06-02 | 2007-12-11 | Intel Corporation | Memory controller module having independent memory controllers for different memory types |
US7296108B2 (en) | 2005-05-26 | 2007-11-13 | International Business Machines Corporation | Apparatus and method for efficient transmission of unaligned data |
US8031197B1 (en) | 2006-02-03 | 2011-10-04 | Nvidia Corporation | Preprocessor for formatting video into graphics processing unit (“GPU”)-formatted data for transit directly to a graphics memory |
FR2899354A1 (fr) | 2006-03-28 | 2007-10-05 | St Microelectronics Sa | Traitement de donnees avec transfert de donnees entre memoires. |
JP5226341B2 (ja) * | 2008-02-27 | 2013-07-03 | 富士通株式会社 | チャネル装置、情報処理システム、及びデータ転送方法 |
US9245496B2 (en) * | 2012-12-21 | 2016-01-26 | Qualcomm Incorporated | Multi-mode memory access techniques for performing graphics processing unit-based memory transfer operations |
-
2014
- 2014-12-10 US US14/566,423 patent/US9818170B2/en not_active Expired - Fee Related
-
2015
- 2015-11-06 WO PCT/US2015/059450 patent/WO2016093990A1/en active Application Filing
- 2015-11-06 CN CN201580067163.4A patent/CN107003964B/zh not_active Expired - Fee Related
- 2015-11-06 JP JP2017530746A patent/JP6352546B2/ja not_active Expired - Fee Related
- 2015-11-06 EP EP15797535.0A patent/EP3230880A1/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017539030A5 (ja) | ||
WO2018196863A1 (zh) | 卷积加速和计算处理方法、装置、电子设备及存储介质 | |
JP2019526106A5 (ja) | ||
JP2016522923A5 (ja) | ||
WO2018094297A3 (en) | Interaction object reconciliation in a public ledger blockchain environment | |
JP2014225238A5 (ja) | ||
JP2015514246A5 (ja) | ||
JP2015503799A5 (ja) | ||
JP2018533112A5 (ja) | ||
JP2016517682A5 (ja) | ||
MY179952A (en) | Graph generating device, graph generating method and graph generating program | |
JP2016527630A5 (ja) | ||
JP2016504817A5 (ja) | ||
JP2016515260A5 (ja) | ||
JP2016530609A5 (ja) | ||
RU2015155303A (ru) | Чередующаяся мозаичная визуализация стереоскопических сцен | |
JP2015055747A5 (ja) | ||
GB2571686A (en) | System and method for analyzing and associating elements of a computer system by shared characteristics | |
SG11201803892VA (en) | Page construction method, terminal, computer readable storage medium, and page construction device | |
US9569813B2 (en) | Method and apparatus for tile-based rendering | |
JP2013175036A5 (ja) | ||
JP2018059900A5 (ja) | ||
WO2015100418A3 (en) | Method for associating an image-forming device, a mobile device, and a user | |
US9467532B2 (en) | Server, arithmatic processing method, and arithmatic processing system | |
JP2018526057A5 (ja) | インタラクティブ・メッシュ編集システム及び方法 |