JP2017535076A - スーパーキャパシタの本体としての使用に適したブランク、スーパーキャパシタ、および、多孔質シリコンボリュームの製造方法 - Google Patents

スーパーキャパシタの本体としての使用に適したブランク、スーパーキャパシタ、および、多孔質シリコンボリュームの製造方法 Download PDF

Info

Publication number
JP2017535076A
JP2017535076A JP2017520521A JP2017520521A JP2017535076A JP 2017535076 A JP2017535076 A JP 2017535076A JP 2017520521 A JP2017520521 A JP 2017520521A JP 2017520521 A JP2017520521 A JP 2017520521A JP 2017535076 A JP2017535076 A JP 2017535076A
Authority
JP
Japan
Prior art keywords
layer
silicon
trench
blank
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017520521A
Other languages
English (en)
Inventor
アホペルト ヨウニ
アホペルト ヨウニ
ケスタティス グリゴラシュ
ケスタティス グリゴラシュ
グリョンベルグ リーフ
グリョンベルグ リーフ
プルニーラ ミーカ
プルニーラ ミーカ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Valtion Teknillinen Tutkimuskeskus
Original Assignee
Valtion Teknillinen Tutkimuskeskus
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Valtion Teknillinen Tutkimuskeskus filed Critical Valtion Teknillinen Tutkimuskeskus
Publication of JP2017535076A publication Critical patent/JP2017535076A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/08—Structural combinations, e.g. assembly or connection, of hybrid or EDL capacitors with other electric components, at least one hybrid or EDL capacitor being the main component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/26—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/74—Terminals, e.g. extensions of current collectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84—Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H01G11/86—Processes for the manufacture of hybrid or EDL capacitors, or components thereof specially adapted for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/0029—Processes of manufacture
    • H01G9/0032—Processes of manufacture formation of the dielectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H01G9/055—Etched foil electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/07—Dielectric layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/0203—Making porous regions on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

スーパーキャパシタ（２５）の本体として使用するのに適したブランク（１７、１７ａ、１７ｂ）であって、第１多孔質半導体ボリューム（２２）と第２多孔質半導体ボリューム（２１）とを備える。第２多孔質半導体ボリューム（２１）が第１多孔質半導体ボリューム（２２）によって横方向に囲まれ、電解質（２４）を受け入れるのに適したトレンチ（１０）によって第１多孔質半導体ボリューム（２２）から分離されることによって、第１および第２多孔質半導体ボリューム（２２、２１）は、トレンチ（１０）に開口するチャネルを備える。スーパーキャパシタは、第１多孔質半導体ボリューム（２２）が一方の電極として作用し、第２多孔質半導体ボリューム（２１）が他方の電極として作用し、トレンチ（１０）内に電解質（２４）を備える、先行する請求項のいずれかに記載のブランク（１７、１７ａ、１７ｂ）を用いて形成された本体を備える。

Description

本発明は、半導体およびマイクロエレクトロニクスの分野に関する。特に、本発明のいくつかの態様は、半導体ベースのスーパーキャパシタに関し、本発明のいくつかの態様は、多孔質半導体の製造に関する。
一般的に、活性炭、炭化物由来炭素、カーボンナノチューブ、グラフェン等の高表面積炭素ベース材料が、スーパーキャパシタの電極として使用される。
特に、低コストの活性炭は、市販されているスーパーキャパシタにおいて広く応用されている。炭素材料は通常、高分子接着剤や様々なコーティングプロセスを用いて集電体（ｃｕｒｒｅｎｔ ｃｏｌｌｅｃｔｏｒ）上に塗布される。
ただし、これらのプロセスを小型化してマイクロエレクトロニクスの製造プロセスと統合することは困難であるため、代替的な微細加工およびナノ加工プロセスが近年提案されている。有望な加工方法としては、一般的なフォトレジスト材料から高表面積炭素を製造して、いわゆるフォトレジスト由来の炭素とすること、およびマイクロスケールでのレーザ還元によって製造可能である酸化黒鉛の部分的還元等がある。
レーザによりパターン化した酸化黒鉛／還元された酸化グラフェン（ＧＯ／ＲＧＯ）のマイクロコンデンサに関して２．３５Ｆｃｍ−３の比容量が得られ、非常に安定して動作する。酸化黒鉛膜の製造および成膜に関して、商品化の前に解決すべき課題が残っている。炭化ケイ素由来炭素膜を有する素子についても最大０．７ｍＦｃｍ−２の容量を有することが示されており、ＣＮＴベースの電極に匹敵する。この技術の欠点の一つは、プロセス温度が高いことであり、黒鉛化は１０５０℃で行われている。
特許文献１で公開されているインテル社の国際特許出願は、電荷蓄積素子を開示している。この電荷蓄積素子は、セパレータによって互いに分離された第１および第２導電構造を有する。第１および第２導電構造は、複数のチャネルを含む多孔質構造を備える。これらのチャネルのそれぞれが、多孔質構造の表面に開口部を有する。
特許文献２で公開されている本願の出願人による国際特許出願は、集積化可能な電気化学キャパシタおよびその製造方法を開示している。電気化学キャパシタは、第１多孔質部分を有する第１硬質片（ｒｉｇｉｄ ｐｉｅｃｅ）を備える第１電極と、第２多孔質部分を有する第２硬質片を備える第２電極と、第１多孔質部分と第２多孔質部分とに接する電解質とを備える。このような構造によって、電極間のセパレータ膜を用いずに電気化学キャパシタを製造することができる。
国際公開第２０１１／１２３１３５号 国際公開第２０１３／１２８０８２号
マイクロスーパーキャパシタ材料としてシリコンを使用すれば、高表面積のナノ多孔質構造となるようエッチング可能であるのにもかかわらず、意外にもこれまでのところほとんど注目されていない。電極材料として直接多孔質Ｓｉ（ＰＳ）を使用できれば、既存の製造プロセスへの簡単な統合の助けとなるであろう。
残念ながら、シリコンは、一般的な電解質において電気化学的に不安定であり、濡れ性に限界があり、電気伝導性に劣るので、このような特性により、ＰＳスーパーキャパシタの全般的な電気的性能は良くない。ＰＳをコーティングすれば、抵抗が下がり安定性が増すので、有力な方法として広く認識されているが、コーティングされた電極であっても、その性能は、炭素ベースのオンチップスーパーキャパシタの性能よりも数桁低いものである。これは、複雑なＳｉのナノ構造による抵抗によって、出力密度が制限されてしまうからである。
特許文献２に開示されている集積化可能な電気化学キャパシタは、製造が難しい。
特許文献１に開示されている電荷蓄積素子も、動作可能であったとしても、実現が難しい。
さらに、電気化学キャパシタまたは電荷蓄積素子の内部に電解質を横方向に拘束するのに必要な設計の実現が困難であることがわかっている。トレンチの端部をシールすることもかなり困難である場合がある。
トレンチ内に多孔質の半導体チャネルを製造することも困難である。特許文献２で提案されているような方法でトレンチを製造可能であったとしても、シリコン・オン・インシュレータ（ＳＯＩ）ウェハ側面は、ＳＯＩのメソ多孔質構造を製造するべくフッ化水素ベースのエッチング液で処理されており、フッ化水素が絶縁層と激しく反応するので、エッチング液の影響で絶縁層がなくなってしまう。この結果、スーパーキャパシタのキャリア構造として絶縁層を利用することが不可能ではないとしても困難となる。絶縁層が損なわれていなければ、別の目的でシリコン・オン・インシュレータウェハを使用することも可能であろう。
本発明の第１態様の目的は、スーパーキャパシタまたはスーパーキャパシタの本体としての使用に適したブランクの製造を簡単にすることである。この目的は、独立請求項１に記載のブランク、または同様の独立請求項１３に記載のスーパーキャパシタにより達成可能である。
本発明の第２態様の目的は、多孔質シリコンの形成方法を改善することに関する。この目的は、請求項１７に記載の多孔質シリコンボリュームの製造方法、請求項１８に記載の自己制御式のエッチング方法、および、多孔質シリコンの成形方法により達成可能である。
本発明の第３態様の目的は、多孔質半導体チャネルの製造方法を改善することである。この目的は、多孔質半導体チャネルを選択的に形成するための第１、第２、または第３の方法を用いて達成可能である。
本発明の第４態様の目的は、シリコンナノ構造、特にマイクロスーパーキャパシタ内で新規のＰＳ−ＴｉＮハイブリッド材料を用いる方法に関する。この目的は、特にマイクロスーパーキャパシタを製造するために、バルクシリコンを電気化学エッチングすることによりナノ多孔質シリコンとし、次にシリコンナノ構造内でＴｉＮを高いコンフォーマリティを有する原子相成長法でコーティングすることによって製造する多孔質シリコン（ＰＳ）−ＴｉＮハイブリッド材料を用いる方法により達成可能である。
本発明の第５態様の目的は、本発明の他の態様のいずれかに記載のブランクまたはスーパーキャパシタにおいて使用可能であるような、シリコン構造における電極の製造に関する。この目的は、シリコン構造において電極を製造する方法によって達成可能である。
従属請求項により、ブランク、スーパーキャパシタ、およびその方法の様々な利点を有する態様が記載される。
スーパーキャパシタの本体としての使用に適したブランクは、第１多孔質半導体ボリュームと第２多孔質半導体ボリュームとを備える。第２多孔質半導体ボリュームは、第１多孔質半導体ボリュームによって横方向に囲われており、電解質を受け入れるのに適したトレンチによって第１多孔質半導体ボリュームから分離される。第１および第２多孔質半導体ボリュームは、トレンチに開口するチャネルを備える。
大きな利点は、第１多孔質半導体ボリュームによって第２多孔質半導体ボリュームが横方向に囲われるので、トレンチの端部を閉じる必要がなくなる（すなわち、トレンチを横方向に閉じる必要がない）ことである。このために、トレンチは、（必然ではないものの）ループ状、円形等の閉じた形状に形成するとよく、矩形形状または任意の形状であってもよい。トレンチの両側の多孔質半導体ボリュームが電気的に互いに絶縁され、スーパーキャパシタの電極に短絡が生じないようにすることが重要である。
第１多孔質半導体ボリュームと第２多孔質半導体ボリュームとが同じ半導体層にあってその層の高さ方向全体に伸びている場合、トレンチの頂部からブランクを閉じることがより容易となる。ただし、この方法でもっと良いことは、半導体ウェハボリュームの高さ全体が利用可能であって、これによって、半導体素子のさらなる小型化が容易となることである。
第１多孔質半導体ボリュームのトレンチ側の端部と第２多孔質半導体ボリュームのトレンチ側の端部とがそれぞれ少なくとも１つの電極を形成する場合、ブランクとの（またはその後のスーパーキャパシタとの）電気的接続が明確に定義された場所で可能となる。
電極の少なくとも１つ、両方、または全てがそれぞれの端部で少なくとも部分的にコーティングされる場合、スーパーキャパシタの安定性が改善され、かなり高い容量密度が維持できる。さらに、コーティングは、原子層堆積法を用いて、またはＴｉＮまたはＮｂＮ、ＴｉＮまたはＮｂＮを含む材料、化合物または合金を用いる等により、コンフォーマル層を製造する任意の方法によって実行可能である。ＴｉＮは、十分に高い伝導性を備え、電気化学的に十分安定している。これに加えてまたはあるいは、コーティングが、導電性の酸化物または金属であってもよく、または、導電性の酸化物または金属を備えてもよい。
我々は、第１多孔質半導体ボリュームおよび第２多孔質半導体ボリュームが、相対的に良い安定性を示すシリコンであるまたはシリコンを備える、ブランクのプロトタイプについて試験を行った。
ブランクがさらに第１多孔質ボリュームと第２多孔質ボリュームの底部におよびトレンチの底部に制限される絶縁層を備える場合、この構造によってトレンチの底部からも電解質のシールが得られるので、後にトレンチの底部でシーリング工程を行う必要がない。
さらに、絶縁層は、埋め込み酸化層であるまたは埋め込み酸化層を備え、および／または、半導体酸化物からなる。半導体酸化物は、半導体と組み合わせが可能である。
ブランクは、シリコン・オン・インシュレータ層を備えるシリコン・オン・インシュレータウェハである片側または両側研磨シリコンウェハ内にあってもよく、そのようなシリコン・オン・インシュレータ層の反対側に位置してもよい。ブランクは、片側または両側研磨シリコンウェハのｎ＋＋またはｐ＋＋ドープされた層内にあるとよい。ブランクは、片側または両側研磨シリコンウェハであって、ウェハの反対側を覆う絶縁層を有するようなウェハ内にあってもよい。ブランクは、そのような片側または両側研磨シリコンウェハのｎ＋＋またはｐ＋＋ドープされた層内にあるとよい。ＳＯＩウェハにおいて、ＢＯＸ層内の絶縁体が、二酸化ケイ素ではなく窒化物であってもよい。
我々のプロトタイプにおいて、このようなｎ＋＋またはｐ＋＋ドープされたシリコン・オン・インシュレータウェハを使用し、絶縁体はＳｉＯ２であるかＳｉＯ２からなる。ＳｉＯ２層が中間層にある場合には、第１および第２多孔質ボリュームはウェハのどちら側に形成してもよい。但し、ウェハの下側（基板またはハンドルウェハ）のｎ＋＋またはｐ＋＋ドープされた層は通常、ＳＯＩ層のシリコン層よりも十分に厚い。従って、基板側をブランクとして（またはスーパーキャパシタとして）使用するならば、多孔質ボリュームを十分に大きくでき、よって得られる容量値が増す。
本発明に係るスーパーキャパシタは、トレンチ内の電解質を有するブランクを用いて形成された本体を備える。第１多孔質ボリュームが１つの電極として作用し、第２多孔質ボリュームがもう１つの電極として作用する。電解質を注入した後、トレンチを適切なカバーで覆うことが最も好ましい。
スーパーキャパシタがさらにトレンチ直下の層を介して形成された電極への電気接触点を備える場合、このような接触点はスーパーキャパシタの下から形成可能である。この方法では、トレンチの下の層がスーパーキャパシタを補強するよう作用可能である。さらに、トレンチ下の層が埋め込み酸化（ＢＯＸ）層であって、ＢＯＸ層の反対側にＢＯＸ層上のシリコン・オン・インシュレータ（ＳＯＩ）層がある場合には、スーパーキャパシタの接触点を便利な方法で形成可能であるだけでなく、ＳＯＩ層を用いて他の部品をスーパーキャパシタの部品と集積可能である。
さらに、スーパーキャパシタは、セパレータのないスーパーキャパシタであって、介在するセパレータまたはトレンチ内のセパレータはなく、トレンチそのものがセパレータとして作用する。この方法では、分離用の介在するセパレータまたはトレンチ内にセパレータを挿入することが避けられる。これによって、製造コストが抑えられ、および／または、スーパーキャパシタの体積がより小さくなる。
トレンチに開口する多孔質半導体チャネルを選択的に形成する第１の方法は、
−適切な濃度、特に１：１、１：２、１：４の濃度、または他の任意の濃度の、ＨＦ：エタノール、ＨＦ：水、ＨＦ：水：エタノール、ＨＷ：イソプロパノール、ＨＦ：水：イソプロパノール、および／または他の添加物等の、フッ化水素（ＨＦ）ベースのエッチング液を用いて、少なくとも１つの半導体の半導体層と少なくとも１つの埋め込み酸化層および／または半導体酸化物からなる少なくとも１つの層および／または窒化ケイ素等の少なくとも１つの絶縁層を備える半導体ウェハの半導体の半導体層内で部分的なトレンチをエッチングするステップであって、エッチングされたシリコン層は埋め込み酸化層、半導体酸化物層、絶縁層に限定されるステップにより、半導体ウェハ上に電界を印加することによって少なくとも同時にトレンチに開口する多孔質半導体チャネルを形成するようエッチングを行うステップと、
−フッ化水素ベースのエッチング液を除去するステップと、
−埋め込み酸化層、半導体酸化物層、または絶縁層に到達するまでプラズマエッチングによってトレンチをより深くエッチングするステップと、を含む。
トレンチに開口する多孔質半導体チャネルを選択的に形成する第２の方法は、第１の方法の代替的な方法であって、
−プラズマエッチングによって、少なくとも１つの半導体の半導体層と少なくとも１つの埋め込み酸化層、半導体二酸化物からなる少なくとも１つの層、または特に窒化ケイ素である少なくとも１つの絶縁層を備える半導体ウェハの半導体の半導体層内で部分的なトレンチをエッチングするステップであって、エッチングされた半導体層は埋め込み酸化層、半導体酸化物層、絶縁層に限定されるステップと、
−半導体ウェハ上に電界を印加することと少なくとも同時に、適切な濃度、特に１：１、１：２、１：４の濃度、または他の任意の濃度の、ＨＦ：エタノール、ＨＦ：水、ＨＦ：水：エタノール、ＨＷ：イソプロパノール、ＨＦ：水：イソプロパノール、および／または他の添加物等の、フッ化水素（ＨＦ）ベースのエッチング液を部分的なトレンチに加えて、トレンチに開口する多孔質半導体チャネルを形成するステップと、
−フッ化水素ベースのエッチング液を除去するステップと、
−埋め込み酸化層、半導体酸化物層、または絶縁層に到達するまでプラズマエッチングによってトレンチをより深くエッチングするステップと、を含む。
トレンチに開口する多孔質半導体チャネルを選択的に形成する第３の方法は、第１および第２の方法の代替的な方法であって、
−プラズマエッチングによって、少なくとも１つの半導体の半導体層と少なくとも１つの埋め込み酸化層、半導体二酸化物からなる少なくとも１つの層、または窒化ケイ素である少なくとも１つの絶縁層を備える半導体ウェハの半導体の半導体層内でトレンチをエッチングするステップであって、エッチングされた半導体の半導体層は埋め込み酸化層、半導体酸化物層、絶縁層に限定され、これによってトレンチが前記窒化ケイ素層にまで伸びるステップと、
−半導体ウェハ上に電界を印加することと少なくとも部分的に同時に、適切な濃度、特に１：１、１：２、１：４の濃度、または他の任意の濃度の、ＨＦ：エタノール、ＨＦ：水、ＨＦ：水：エタノール、ＨＷ：イソプロパノール、ＨＦ：水：イソプロパノール、および／または他の添加物等の、フッ化水素（ＨＦ）ベースのエッチング液をトレンチに加えて、トレンチに開口する多孔質半導体チャネルを形成するステップと、
−フッ化水素ベースのエッチング液を除去するステップと、を含む。これら３つの方法はすべて、トレンチに開口する多孔質チャネルを備える半導体層内にこのようなトレンチを作成するのに適しており、半導体層直下の埋め込み酸化層または半導体酸化物層を破壊しない。
この方法において、市販のシリコン・オン・インシュレータウェハにおいて容易に利用可能であるような、埋め込み酸化層、半導体酸化物層、または（特に窒化ケイ素層であるかもしれない）絶縁層が、ブランクまたは結果的にスーパーキャパシタの補強として活用可能である。さらに、ウェハにおいて埋め込み酸化層、半導体酸化物層、または絶縁層の反対側にさらなるシリコン層がある場合、この層を上手く用いてスーパーキャパシタの電極との接触だけでなく、同じ部品上にさらなるマイクロエレクトロニクス部品を集積化することも任意に可能である。
トレンチに開口する多孔質半導体チャネルを選択的に形成する第１、第２、および／または第３の方法において、トレンチは半導体ウェハの層を第１多孔質半導体ボリュームと第２多孔質半導体ボリュームとに分けるようエッチングされ、
−第２多孔質半導体ボリュームは、第１多孔質半導体ボリュームによって横方向に囲われており、
−第２多孔質半導体ボリュームは、電解質を受け入れるのに適したトレンチによって第１多孔質半導体ボリュームから分離され、第１および第２トレンチに開口するチャネルを備えることが好ましい。
この方法において、トレンチに開口する多孔質チャネルを備える半導体層内にトレンチを作成する方法であって、半導体層直下の埋め込み酸化層、半導体酸化物層、または絶縁層を破壊しない方法は、この部品をスーパーキャパシタとして使用する場合には、後にトレンチ内に追加される電解質を鉛直下方から拘束するようにも改善可能である。この方法において、トレンチの端部のシーリングはもちろん回避可能である。電解質のシーリングはトレンチの頂部にのみ必要であり、当業者であれば、これによってスーパーキャパシタを製造する際のシーリングの確度が改善し、または製造中の手間が省けることを理解されるであろう。
トレンチに開口する多孔質半導体チャネルを選択的に形成する第１、第２、および／または第３の方法において、トレンチは、原子相成長法を用いて導電性材料、化合物、または合金で少なくとも部分的にコーティングすることが好ましく、特に好ましくはＴｉＮによってコーティングされる。ＴｉＮの代わりに、ＮｂＮおよび／または導電性酸化物または金属を使用してもよい。スーパーキャパシタにするならば、結果として得られるスーパーキャパシタの安定性が増すと共に十分大きな容量値が得られる。
トレンチを少なくとも部分的にコーティングする場合、導電性材料、金属、化合物、酸化物または合金を（全てではなくとも少なくとも部分的に）トレンチの底部から除去することが好ましい。結果として得られる製品がスーパーキャパシタとして使用されるならばこのことは特に有用である。これによって予期しない電極の短絡が上手く回避できるからである。これらの材料、金属、化合物、酸化物または合金を完全に除去することが困難であるかもしれないが、残留物を介してトレンチ上で短絡が生じない程度に実質的に除去できれば十分であろう。
これらの３つの方法を用いれば、本発明の第１態様に係るスーパーキャパシタの本体として使用するのに適したブランク、または本発明の第１態様に係るスーパーキャパシタを作成することができる。
半導体は、シリコンであるまたはシリコンを含むものであってよい。
これに代えてまたは追加的に、半導体ウェハは、片側または両側研磨シリコン・オン・インシュレータウェハまたは窒化ケイ素層に接合した片側または両側研磨シリコンウェハであってよい。
バルクシリコンを電気化学エッチングすることによりナノ多孔質シリコンとし、次にシリコンナノ構造内でＴｉＮを高いコンフォーマリティを有する原子層堆積法でコーティングすることによって製造する多孔質シリコン（ＰＳ）−ＴｉＮハイブリッド材料を用いる方法は、スーパーキャパシタを小型化する際に有用な方法である。
多孔質シリコンボリュームを製造する方法は、
−半導体シリコン層を含むシリコン構造上に電界を設定するステップと、
−半導体シリコン層にフッ化水素ベースのエッチング液、特にフッ化水素とエタノールの混合物を導入して、半導体シリコン層内に多孔質シリコンボリュームを選択的に形成し、エッチング液によって形成されるチャネルの方向が電場線によって誘導されるようなステップと、を含む。
多孔質シリコンボリュームを製造する自己制御エッチング方法において、選択的形成方法に加えて、シリコン構造はさらに、半導体シリコン層に限定される、ＢＯＸ層、ＳｉＯ２層等の非導電性層、または特に窒化ケイ素層である絶縁層を備える。多孔質シリコンは、多孔質シリコンが電気絶縁層に限定するように自己制御方式により半導体シリコン層内に形成される。
多孔質シリコン構造を成形する方法は、入り口位置からシリコン構造内部にエッチング液を導入することにより得られたシリコン構造内の多孔質シリコンの一部を除去するステップを含み、多孔質シリコンの除去は入り口位置でのプラズマエッチングによって行われる。この方法において、液体電解質に対する多孔質シリコン構造の透過性を増すことできる。通常、エッチング液の後、チャネルは入り口位置でより細く、深くなるにつれてより太くなっているからである。その結果、入り口位置の周辺での多孔質シリコンが少なくとも部分的にプラズマエッチングによって除去されると、チャネルのより太い部分が電解質チャネルに対する開口部として機能する。
シリコン構造において電極を製造する方法において、トレンチは導電層、特にＴｉＮおよび／またはＮｂＮおよび／または少なくとも１つの導電性酸化物または金属によってコーティングされ、施されたコーティングはその後、プラズマエッチングによってトレンチの底部から除去される。
以下、添付の図面を参照して本発明をより詳細に説明する。
ＮａＣｌ電解質を有する多孔性シリコン−ＴｉＮ−電解質−ＴｉＮ−ＰＳスーパーキャパシタを示す概略図である。 初期段階でのＴｉＮ層の成長での１つのＡＬＤサイクルの第１部の３Ｄ模式図である。 中間段階でのＴｉＮ層の成長での１つのＡＬＤサイクルの第２部の３Ｄ模式図である。 いくつかのＡＬＤサイクルを経たＴｉＮ層の３Ｄ模式図である。 多孔質シリコンの選択形成による多孔質シリコンの製造を示す走査顕微鏡画像である。 自己制御エッチングによる多孔質シリコンの製造を示す図である。 パターン化した窒化ケイ素マスク層を介してエッチングされた円形多孔質シリコン領域を有する１５０ｍｍ径のシリコンウェハを示す図と、同ウェハの断面を走査顕微鏡により詳細に示す図である。 図７のＳＯＩウェハから作成した我々のサンプルを示す図である。 ２０ｎｍ厚のＴｉＮ層を（初期の）ＡＬＤコンフォーマルコーティングする前の、図７の多孔質シリコン層の底部のＳＥＭ画像を拡大した図である。 ２０ｎｍ厚のＴｉＮ層をＡＬＤコンフォーマコーティングした後の図７の多孔質シリコン層の底部のＳＥＭ画像を拡大した図である。 他の製品（ｗｏｒｋｓ）から再現されたデータと比較した我々のサンプルのラゴンプロットである。 ＰＤＭＳ環状部（ｃｏｌｌａｒ）（図８）によって分離された２つの多孔質シリコン電極からなるサンプルＭ４７（ＮａＣｌ）の測定値を示す図である。 サンプルＭ５０（ＴＥＡＢＦ４／ＰＣ）の測定値を示す図である。 サンプルに関する簡略化した等価回路を示す図である。 １．０ｍＡでの水性（＃Ａ）および有機（＃Ｏ）電解質を有するセルの電気化学特性（定電流充放電曲線）を示す図である。 ５０ｍΩＥＳＲと直列の３ Ｆ ＥＤＬＣについての理論的サイクリック・ボルタンメトリー曲線を示す図である。 ５０ｍΩＥＳＲと直列の３ Ｆ ＥＤＬＣについての測定されたサイクリック・ボルタンメトリー曲線を示す図である。 コーティングしていない多孔質シリコン電極の測定したサイクリック・ボルタンメトリー曲線を示す図である。 １００ｍＶ／ｓ走査レートで−２．０；＋２．０Ｖ窓内部で行われた２１、２００、１０００、３０００、および５０００サイクル間のサンプルＭ５０（有機電解質を有するサンプル＃Ｏ）のサイクリック・ボルタンメトリー特性曲線である。 １００ｍＶ／ｓで−１．０Ｖ〜１．０Ｖ窓内部で行われた３、１０００、２０００サイクル間のサンプルＭ４７（水性電解質を有するサンプル＃Ａ）のサイクリック・ボルタンメトリー特性曲線である。 ｎ＋Ｓｉウェハ内にプラズマエッチングにより製造したＳＯＩ層内のトレンチを示すＳＥＭ画像である。 ｎ−Ｓｉウェハ内にプラズマエッチングにより製造したＳＯＩ層内のトレンチを示すＳＥＭ画像である。 高濃度にドープしたｎ＋ＳＯＩウェハ内の２つの平行なトレンチの断面を示すＳＥＭ画像である。 スーパーキャパシタの製造に使用可能な２種類のブランクの構造を示す図である。 ＳＯＩウェハのハンドルの裏側からまたは頂部に絶縁層を備えるＤＳＰウェハ内部にエッチングされたトレンチを示す図である。 （ａ）および（ｂ）は、ハンドル側から、個々のチップに劈開した後の図２５のハンドルウェハを示す図である。 （ａ）および（ｂ）は、ＳＯＩ側から、個々のチップに劈開した後の図２５のハンドルウェハを示す図である。 第１種類のブランクから形成されたスーパーキャパシタを示す図である。 第２種類のブランクから形成されたスーパーキャパシタを示す図である。 （ａ）は接触点を頂部から見た様子を示す図であり、（ｂ）および（ｃ）は下部側から見たトレンチを示す図である。 深くエッチングしたトレンチのＳＥＭ画像である。 多孔質シリコンの形成を示すＳＥＭ画像である。 トレンチの底部から多孔質シリコンを除去した様子を示す図である。 トレンチの側壁を示す多孔質シリコンのＳＥＭ画像である。 原子相成長法によってＴｉＮを蒸着した様子を示す一連のＳＥＭ画像である。 ＴｉＮコーティングされた多孔質シリコンを示す一連のＳＥＭ画像である。 図３７a〜３７ｄは、トレンチの底部からＴｉＮを除去した様子を示すＳＥＭ画像である。 測定を行うのに使用したサンプルホルダを示す図である。 （ａ）および（ｂ）は、スーパーキャパシタのサイクリック・ボルタンメトリー曲線の測定値を表す図である。
全ての図面において同じ技術要素に同じ参照符号を付与する。
Ｉ．導入：サンドイッチ構造のスーパーキャパシタ
バルクＳｉをメソ多孔質Ｓｉへと電気化学エッチングし、次に、ＴｉＮを高いコンフォーマリティを有する原子相成長法によってコーティングすることによって製造した（図１、２、９、１０、および１１）ＰＳ−ＴｉＮハイブリッド材料によって、シリコンナノ構造や多孔質Ｓｉを微小スーパーキャパシタにおいて広く利用することについての妨げとなっている致命的な問題に対する有力な解決策が得られることを立証した。
図１において、多孔質シリコン内のチャネルは、縦方向のチャネルとして簡略化して示されており、横方向のトレンチにより分離されている。水に溶解したＮａＣｌ等の電解質がトレンチに導入されており、チャネルにも入っている。図１において、白丸は、Ｎａ＋イオンを示し、黒丸がＣｌ−イオンを示している。
図２は、ＴｉＮを形成するためのＡＬＤサイクルのＴｉＣｌ４パルスを示す図である。図３は、ＴｉＮを形成するためのＡＬＤサイクルのＮＨ３パルスを示す図である。図４は、図２および３に概略的に示したいくつかのサイクルの後のＴｉＮ層を示す図である。
文献で報告されたオンチップ用途に用いられる可能性のあるいくつかの方法のエネルギー密度と出力密度と我々のＰＳ−ＴｉＮハイブリッドによるものとを比較したものを、図１１のラゴンプロットおよび表１にまとめる。
表１：

水性および有機電解質を有する素子の特性
２つの対称構造のシリコン電極を有する素子について定電流充放電により測定した容量値および、ＰＳ面積と厚さを考慮した比体積値（ｓｐｅｃｉｆｉｃ ｖｏｌｕｍｅｔｒｉｃ ｖａｌｕｅｓ）。以下に報告する測定は、図８に記載の超電導体を用いて行われた。
ここで調査したＰＳ−ＴｉＮハイブリッドスーパーキャパシタ構造について、図１、２、３、４、９、１０、１１、および１２に示す。図２〜４に概略を示すように、原子相成長法（ＡＬＤ）により、１０〜２０ｎｍ厚のＴｉＮ層で１０ｎｍから１００ｎｍの範囲の孔径の多孔質シリコン（図９）をコーティングした。
ＡＬＤであれば非常にアスペクト比の高い構造についてもコンフォーマルコーティングができ、スーパーキャパシタにおいて、ＴｉＮによって一般的な電解質に対する優れた電気伝導性と化学的安定性が得られる。
ここで使用するＴｉＮを用いたＡＬＤプロセスは、１／１０００を超えるアスペクト比の構造をコーティング可能であって非常に高いコンフォーマリティ（ｃｏｎｆｏｒｍａｌｉｔｙ）を示した。我々のＴｉＮ層の比抵抗は約０．１６ｍΩ−ｃｍであって、最初のプロトタイプの比抵抗は約０．６ｍΩ−ｃｍであり、他のデータに匹敵するものである。
（Ｓｉは高濃度にドープされていたとしても、なおシリコンは導電性を有するが、ＴｉＮコーティングよりも導電性が低いが）Ｓｉが比較的高い比抵抗を示し、高表面積シリコンナノ構造において、トラップ、量子閉じ込めおよび空乏効果によって、比抵抗はさらに増加するので、ＴｉＮの電気伝導性が良いことは特に重要である。図９および１０にＴｉＮコーティングの前後でのＰＳ構造の走査型電子顕微鏡（ＳＥＭ）画像を示すが、これらによりＴｉＮコーティングのコンフォーマリティが確認される。さらに、コーティングによりＰＳの親水性が高くなるよう変質が起こり、初期の多孔質Ｓｉと比較すると、水性電解質による孔部の充填が改善される。
ＴｉＮコーティングされたＰＳ電極の製造は、リソグラフィー、ＰＳ形成、およびＡＬＤを含み、標準的な道具やマイクロエレクトロニクス業界で一般的なプロセスを用いて、１５０ｍｍのＳｉウェハ（図７）上で行った。コーティングされないＰＳ電極やＰＳ−ＴｉＮハイブリッド電極の実現可能性を試験および比較するために、実験ではＮａＣｌベースの水性および有機ＴＥＡＢＦ４／ＰＣ電解質の両方を用いた。
素子＃Ａ（水性電解質）および＃Ｏ（有機電解質）のパラメータを表１にまとめる。
曲線が三角形であってほぼ対称な形状であることがＥＤＬＣとして高い性能を有する特徴である。充放電曲線から評価したスーパーキャパシタの効率は高く、水性電解質は８８％で有機電解質は８３％である。準備したＴｉＮコーティングされていない多孔質シリコン電極を有する装置を用いた定電流充放電特性評価によれば、ＥＤＬキャパシタとしての性能は低く、Ｓｉ素子に関する従来の文献と一致している。
ＰＳ−ＴｉＮスーパーキャパシタの小信号周波数応答は、インピーダンスの実数成分Ｚ’に対して虚数成分Ｚ”をプロット表示したものである、ナイキストプロットを用いて検証可能である。我々の測定では、我々の装置のほぼ純粋な容量性挙動が、実数成分が小さいことおよび折れ点周波数が高いことにより示され、極座標曲線の角度は４５°に近づく。折れ点周波数は、サンプル＃Ｏについては４００Ｈｚであって、サンプル＃Ａについては２００Ｈｚであった。高周波数部の半円形によって、電解質と多孔質電極との間の電荷の移動の抵抗が非常に小さい、すなわち、多孔質電極へのイオンの拡散を示すワールブルグインピーダンスが小さいことが示されている。Ｚ’軸と交差するよう極座標曲線の直線鉛直部分を外挿することによってナイキストプロットから評価した等価直列抵抗（ＥＳＲ）値は、サンプル＃Ａおよび＃Ｏについてそれぞれ５Ω、１８Ωである。この値は、図１５のパルス列測定より得られたＥＳＲ値とよく一致しており、サンプル＃Ａ、＃Ｏについてそれぞれ５Ω、１７Ωであった。
ＰＳ−ＴｉＮハイブリッド電極の性能を広域サイクッリクボルタンメトリー（ｃｙｃｌｉｃ ｖｏｌｔａｍｍｅｔｒｙ）（ＣＶ）測定によりさらに調査した（図２０および１９）。異なる走査レートでの水性電解質および有機電解質に関して得られた曲線は、ほぼ理想的な矩形形状であり、正規化したＣＶ曲線は、容量値のばらつきが小さいこと（図２０および１９）を示しており、ほぼ純粋なＥＤＬＣ挙動が確認される。このような挙動は、Ｓｉベースのナノ構造には見られないものであって、実際、我々のコーティングしていないサンプルも非常に非理想的な挙動を示す。図２０には水性電解質を有する素子（素子＃Ａ）から測定したＣＶ曲線を示す。この装置は、水性電解質の最大電位窓に近い、−１．０Ｖ〜＋１．０Ｖ電位窓内で行われた３、１０００、および３０００回の充放電サイクルの間、優れた安定性を示す。電位窓０．５Ｖ〜１．０Ｖ内でより長いサイクル測定が行われた。
我々の測定によれば、（利用可能な測定時間の制限である）最大１３０００サイクルまでの容量の保持が示される。容量値の初期過渡性／低下は、ＴｉＮの上層での部分的な酸化および／または電解質からの分解生成物や加熱によって最も小さい孔部が閉鎖されたことと関連があるかもしれない。
ＣＶ曲線には、酸化および還元に関連する電流のピークはなく、水性電解質内でのＴｉＮコーティングの安定性が確認された。有機電解質を有する素子は、より大きな電圧、結果的により高い最大出力で動作可能である。最大２．５Ｖまでの周期的ボルタンメトリー走査によれば、２．０Ｖを超えると、充電電流が上昇し始めるが、このことは有機電解質中の水分の存在と関係付けられる。容量保持は、−２．０Ｖ〜＋２．０Ｖの窓内で測定された。ＣＶ曲線は、ほぼ完全な矩形形状を示す。容量値の高速な落下が最初の３００サイクルで観測され、これは水性電解質の結果と同様であり、その後容量値はゆっくりと初期の値に近づいていく。１．０Ｖおよび２．０Ｖの電位窓内でのより長いＣＶ検査（１３０００サイクル）でも良好な容量保持が示され、水性電解質を有するサンプルと同様である。
我々のＰＳ−ＴｉＮハイブリッド素子の比容量値は、ＡＬＤコーティングが上手く作用することを裏付ける値である（表１）。我々のＰＳ−ＴｉＮハイブリッド素子の体積エネルギーと出力は、マイクロキャパシタに関する性能指数であるが、他の方法の値に匹敵するものとなっている（表１および図１１）。これら両方の量は、ドープおよびコーティングされたシリコンナノワイヤ、窒化チタンナノワイヤ、またはフォトレジスト由来の炭素の対応する数値より少なくとも二桁大きい値である。我々のサンプル＃Ｏの出力密度の値は５００Ｗ／ｃｍ３であり、これまでの文献で報告されているシリコンナノ構造に基づくスーパーキャパシタが実現した出力密度の少なくとも１５０倍大きい値である。最近のグラフェンスーパーキャパシタだけが同様の出力密度を示している。
図１１において、
−影付きの丸はＳｉＣを示す。
−影付きの三角はＴｉＮナノワイヤを示す。
−影付きの菱形は、Ａ／０．１ｍｍＰＤＭＳを示す。
−影付きの四角はＯ／０．１ｍｍＰＤＭＳを示す。
−＋はＳＵ−８ ｃａｒｂｏｎを示す。
−＊はＲＧＯを示す。
−×はレーザ書刻のＧＯを示す。
−白抜きの菱形はＡ／２．０ｍｍＰＤＭＳを示す。
−白抜きの四角はＯ／２．０ｍｍＰＤＭＳを示す。
ＰＳ−ＴｉＮハイブリッド電極によれば、局所的なエネルギー貯蔵のための拡大縮小可能な省スペースのスーパーキャパシタのオンチップ集積化が容易となる。集積化のための１つの魅力的な手段は、これを利用しなければ、集積化したマイクロおよびナノ素子にとって機能しない単なるプラットフォームとしての役割しか果たさなかったであろうバルクシリコンチップの体積の一部を利用することである。
例えば標準的なＳｉチップについて、その体積の５０％をスーパーキャパシタに使用した場合、表１の値から、水性（有機）電解質を有するチップの面積１ｍｍ２当たりにおいて、１ｍＦ（０．６ｍＦ）の容量、０．６ｍＪ（１．５ｍＪ）のエネルギー、２０ｍＷ（１６９ｍＷ）の出力が得られる。これらの値は、オンチップ集積化に関して非常に魅力的な値であり、固体−固体コンデンサを基に従来の方法によって得られる値より少なくとも三桁大きい値である。空隙率、ＡＬＤコーティング、電解質を最適化すればさらなる改善が得られる。
要するに、我々は、Ｓｉの電気化学エッチングとＴｉＮの原子相成長法とを組み合わせて、ナノ多孔質のＳｉ−ＴｉＮハイブリッド電極を開発し、この電極は高性能のマイクロスーパーキャパシタに使用可能である。これらのハイブリッド電極は、効率的で安定した動作を示し、炭素ベースの材料の性能水準に到達している。一方、化学的に不安定であって抵抗が高いために初期のシリコンナノ構造をスーパーキャパシタの電極として直接使用することはできない。マイクロスーパーキャパシタにおいて多孔質シリコンを使用する際の重要な要因は、標準的なシリコンのマイクロ加工プロセスとの互換性やスーパーキャパシタとしてのシリコンチップの機能しない体積を利用できることであり、これら両方の要因によってオンチップ集積化が容易となる。
ＩＩ．方法
ａ）多孔質シリコンの準備
多孔質シリコン／ＴｉＮ電極の構造を最適化することを目的とする試験構造として用いたサンプルの製造方法を以下に記載する。
高濃度にドープされた１５０ｍｍ径で（１００）配向ｐ型シリコンウェハであって１−４ｍΩｃｍの抵抗を有する（２．７５×ｌ０１９〜１．３×ｌ０２０ｃｍ−３ドーピング）を初期材料として使用した。（１１０）および（１１１）ウェハも使用可能であって、他の任意の抵抗値の範囲を選択可能である。
２００ｎｍ厚の窒化ケイ素層を低圧化学蒸着（ＬＰＣＶＤ）技術により蒸着し、多孔質シリコン形成用のマスクを形成した。窒化ケイ素マスクをＵＶリソグラフィーとプラズマエッチングによってパターン化し、それぞれが１．４ｃｍ径の同一の円形の窓２０個とした（図７）。多孔質シリコンの窓は、５０％のＨＦとエタノール溶液を１：４で含む市販のエッチングセル（ＡＭＭＴ、ドイツ）内でシリコンウェハ全体の電気化学エッチングにより準備した。重量測定法で評価したＰＳ層の空隙率は、８７〜８８％であった。多孔質電極単層（６μｍ厚、面積１．５ｃｍ２）の質量を評価したところ、０．２７ｍｇであった。
ｂ）原子相成長法
Ｂｅｎｅｑ(R)（フィンランドおよび欧州共同体（ＥＣ）でのＢｅｎｅｑ Ｏｙの登録商標）ＴＦＳ−５００反応炉（ｒｅａｃｔｏｒ）またはＰｉｃｏｓｕｎ(R)（フィンランドおよび欧州共同体（ＥＣ）でのＰｉｃｏｓｕｎ Ｏｙの商標登録）ＳＵＮＡＬＥ Ｒ−２００内での熱ＡＬＤプロセスにより孔部内部にＴｉＮ層を成長させた。ＴｉＣｌ４とアンモニアとを前駆体ガスとして用いた。このプロセスは、反応チャンバ内部を圧力８００Ｐａに保ち、温度は７２３Ｋで行った。前駆体搬送用のキャリアガスとして窒素を使用し、さらに、前駆体パルス後の反応チャンバのパージにも窒素を使用した。前駆体パルス／パージの時間は、ＴｉＣｌ４、アンモニアについてそれぞれ０．５ｓ／１０ｓ、２ｓ／４０ｓであった。プロセスの順序について図１ｂに示す。孔部内部に蒸着するＴｉＮ層の量は、重量測定法で評価したところ、０．９ｍｇであった。
組み立ておよび電解質の充填。処理後のウェハを中央に単一の多孔質領域を有する２３×２３ｍｍ２のチップに劈開した。
中央に多孔質シリコン領域を有する２つのシリコンチップをポリジメチルシロキサン（ＰＤＭＳ）の枠で挟んだ。ＰＤＭＳの枠は約２ｍｍの厚さであって、Ｓｙｌｇａｒｄ１８４から作成し、電解質の容器（ｒｅｓｅｒｖｏｉｒ）としての役割を有する。
シリコンチップとＰＤＭＳとを接着により接合した。このセルに注射器を用いて電解質を充填した。ＮａＣｌ水溶液１Ｍ（水性電解質）とＰＣ中のＴＥＡＢＦ４ ０．５Ｍ（炭酸プロピレン中のホウフッ化テトラエチルアンモニウム、有機電解質）とを用いた。
検査および測定技術。作成およびＴｉＮコーティングした多孔質シリコン層を、ＬＥＯ(R)（数か国でＣａｒｌ Ｚｅｉｓｓ ＮＴＳ ＧｍｂＨ または、Ｃａｒｌ Ｚｅｉｓｓ Ｍｉｃｒｏｓｃｏｐｙ ＧｍｂＨの登録商標）、Ｓｕｐｒａ−３５（Ｓｕｐｒａ(R)は、少なくとも米国とチェコ共和国において登録されたＣａｒｌ Ｚｅｉｓｓ ＮＴＳ ＧｍｂＨの商標）走査電子顕微鏡を用いて観察した。解像度は、シリコン空隙の大きさと共に、空隙内部のその後のＡＬＤコーティングのコンフォーマリティと厚さとを評価するのに十分なものであった。ＰＳ層の空隙率は、解像度が０．１ｍｇであるＳａｒｔｏｒｉｕｓ(R) ＣＰ２２４Ｓ検査天秤（ｌａｂｏｒａｔｏｒｙ ｂａｌａｎｃｅ）を用いて重量測定法から算出した（Ｓａｒｔｏｒｉｕｓ(R)は、様々な国でのＳａｒｔｏｒｉｕｓ ＡＧの登録商標である）。
全ての電気特性評価は、上述の対称構造に対して行った。Ａｒｂｉｎスーパーキャパシタ試験ステーション（Ａｒｂｉｎ Ｉｎｓｔｒｕｍｅｎｔｓ、米国）を用いて、０．１ｍＡおよび１．０ｍＡでの定電流充放電曲線を測定した。Ａｒｂｉｎ試験ステーションはさらにパルス測定ＥＳＲを付与するものである。サイクリック・ボルタンメトリー（ＣＶ）走査および電気化学的インピーダンス分光法において、Ｉｖｉｕｍ Ｔｅｃｈの定電位電解装置（ｐｏｔｅｎｔｉｏｓｔａｔ）（Ｉｖｉｕｍ Ｔｅｃｈｎｏｌｏｇｉｅｓ、オランダ）を使用した。
すなわち、多孔質シリコンのエッチングとＡＬＤＴｉＮを用いた電極の製造の理論的背景は、比較的確立されたものであり、ＰＤＳＭリングを用いて互いに取り付けられた２つの別々の電極からなるコンデンサ構造を用いて試験される。
我々の結果は再現性があり、我々が開発した方法を用いると、図８に概略を示す構造のサンドイッチ構造のマイクロスーパーキャパシタは、これまでに我々が知っているどのマイクロスーパーキャパシタよりも容量、エネルギー、出力密度において優れている。
ＩＩＩ．シリコンウェハ内部のスーパーキャパシタおよびそのブランク
シリコンウェハ内部のスーパーキャパシタおよびそのブランクについて以下に説明する。スーパーキャパシタとブランクの構造の例を、図２１〜３９に示す。
我々の概念を実証するデモ素子（ｄｅｍｏｎｓｔｒａｔｏｒｓ）を、ＳＯＩウェハのハンドル内部であってバルクシリコンウェハの内部に作成した。これらの装置は、期待された挙動を示し、例えば、１ｃｍ径のリングであるトレンチを有する構造の場合、約１２０μＦであった。これらの装置の構造については、特にその幾何学的配置およびロバスト性についてさらに最適化が可能である。
概念実証素子を作成およびその特性を評価した。動作は予想通りのものであった。
このマイクロスーパーキャパシタは、エネルギーハーベスター、高性能システム（ｓｍａｒｔ ｓｙｓｔｅｍ）、自律装置において集積化されたエネルギー貯蔵用として利用可能である。その用途分野は、エネルギーハーベスティング、温度エネルギー貯蔵、高性能システム、自律システム、および電池の集積化を含む。
マイクロスーパーキャパシタの利点として、小型で高性能であること、チップ上またはその内部に直接集積化が可能であること、ハンドルウェハの利用されていない体積を利用可能であること、効率が改善すること、拡大縮小可能であること、マイクロエレクトロニクスのプロセスや材料を用いて作成されること、不均一集積（ｈｅｔｅｒｏｇｅｎｅｏｕｓ ｉｎｔｅｇｒａｔｉｏｎ）に適していることが挙げられる。高エネルギー、出力密度、容量は拡大縮小可能であって、パッケージ技術を用いて直接チップ上にまたはチップ内に集積が可能である。
ＩＶ．多孔質シリコンの選択形成および自己制御型（ｓｅｌｆ−ｌｉｍｉｔｉｎｇ）エッチング
図５は、多孔質シリコン３ボリュームの選択形成を示す走査顕微鏡画像である。半導体シリコン層１（以降、シリコンという用語を半導体シリコン層を指すものとして使用する場合がある）をＳｉ３Ｎ４マスク２でマスキングする。多孔質シリコン３ボリュームは、シリコン内でのエッチングによって形成される。
半導体シリコン層１およびマスク２を含む構造の上に、電界を設定する。その後、フッ化水素ベースのエッチング液（特にフッ化水素とエタノールの混合物等）をシリコン層１内部に導入する。エッチング液によって、シリコン層１内に多孔質構造（すなわち、多孔質ボリューム３）が作成され、これによって、エッチング液によって形成されたチャネルは電場線（ｅｌｅｃｔｒｉｃ ｆｉｅｌｄ ｌｉｎｅ）に沿うようになり、すなわち、電場線によって誘導される。
多孔質シリコン３ボリュームの選択形成の方法をさらに改善して、自己制御エッチングと我々が呼ぶ方法とした。
図６に、自己制御エッチングによる多孔質シリコン３ボリュームの製造について示す（左側の画像がＳＥＭ画像であって、右側の画像がエッチングされたチャネルが空隙を形成する様子を詳しく示す拡大図である）。このシリコン構造は、半導体シリコン層１に加えて、半導体シリコン層１に限定する（ＢＯＸ層および／またはＳｉＯ２層および／またはＳｉＮ層であり得る）電気絶縁層４を備える。
多孔質シリコン３ボリュームは、多孔質シリコン３が電気絶縁層４に限定するように自己制御方式により半導体シリコン層１内に形成される。
図７は、ＳＯＩウェハ５内の多孔質シリコンエッチング後のＳＯＩウェハ５を示す図である。このＳＯＩウェハ５をチップ６に劈開し、これらを用いてＰＤＭＳ層が２つのチップの間になるようにサンプル８（図８参照）を準備した。ＳＯＩウェハ５の下に示すのが、多孔質シリコン３の構造を示すＳＯＩウェハ５のＳＥＭ画像である。図から分かるように、多孔質シリコン３は、選択形成法により形成されたものである。
図９に、多孔質シリコン３をより拡大して示す。
さらに、多孔質シリコン３を原子相成長法によりコーティングした。図１０に、コーティングした多孔質シリコン９を示す。コーティングとしてＴｉＮを使用した。
図１１は、様々な材料をラゴンプロットしたものである。
図１２および１４に、サンプル８に関する二電極測定について示すが、それぞれサンプルＭ４７（図１２、ＮａＣｌ）、サンプルＭ５０（図１３、ＴＥＡＢＦ４／ＰＣ）について示したものである。図１０〜２０に示した測定と同じ測定原理を使用した。
図１４に、サンプルに関する簡略化した等価回路を示す。容量Ｃに加えて、サンプル８は、等価直列抵抗ＲＥＳＲと漏れ抵抗ＲＬｅａｋとを有する。
図１５に、サンプルＭ４７（Ａ）およびＭ５０（Ｏ）の定電流充放電曲線を示す。
図１６に、５０ｍΩのＥＳＲと直列の３Ｆ ＥＤＬＣについての理論的サイクリック・ボルタンメトリー曲線を示す。図１７に、５０ｍΩのＥＳＲと直列の３Ｆ ＥＤＬＣについての実測（測定された）サイクリック・ボルタンメトリー曲線を示す。
図１８に、コーティングしていない多孔質シリコン電極（すなわち、多孔質シリコン３で形成した）サンプル８に関して、初期状態と２週間後の状態を測定したサイクリック・ボルタンメトリー曲線を示す。図から分かるように、多孔質シリコン電極３は、あまり安定したものとはみなされず、従って、長時間の用途に関しては、限定的にのみ適しているかもしれない。
Ｖ．トレンチの作成
図２１は、ｎ＋Ｓｉウェハ１４内にプラズマエッチングにより製造したＳＯＩ層１１内のトレンチ１０のＳＥＭ画像である。ＢＯＸ層１２およびハンドル層１３も示されている。
図２２は、ｎ−Ｓｉウェハ１４’内にプラズマエッチングにより製造したＳＯＩ層１１内のトレンチ１０のＳＥＭ画像である。
図２３は、高濃度にドープしたｎ＋ＳＯＩウェハ内の円筒形トレンチの断面を示すＳＥＭ画像である。図から分かるように、プラズマエッチングによって、ほぼ矩形形状の鉛直壁を得ることができる。このことは、はっきりとした形状の多孔質シリコン構造を製造するのに役立つ。
ＶＩ．スーパーキャパシタおよびそのブランク
図２４に、第１ブランク１７ａの断面図の半分と第２ブランク１７ｂの断面の半分とを示す。ブランク１７ａ、１７ｂはともに、我々の概念を実証するための試験素子である。
ブランク１７ａは、（ｎ＋＋またはｐ＋＋ドープされた）ＤＳＰＳＯＩウェハ１４”’に基づく。トレンチ１０は、上述の方法を用いて形成されており、その底部としてＢＯＸ層に限定されている。多孔質シリコン３は、ＡＬＤを用いてＴｉＮでコーリングされており、コーティングした多孔質シリコン９を形成している。
接触点１８、１９はＢＯＸ層１２とさらにＳＯＩ層１１とを貫通し、従って、ＳＯＩ層１１内およびその上の接触が可能となる。これによって、さらなるマイクロエレクトロニクス部品を備えるインチップ構造へのブランク１７ａの集積化が容易となる。
ブランク１７ａの代替手段であるブランク１７ｂは、（ｎ＋＋またはｐ＋＋ドープされた）ＤＳＰＳＯＩウェハ１４””に基づく。図から分かるように、半導体シリコン層１は、ＬＴＯ層、ＰＳｉ層、または金属層をその頂部に有するＳｉＮ層１５に限定されている。
図２５は、ハンドルウェハ１４””’の裏側からエッチングされたトレンチ１０を示す図である。ハンドルウェハ１４””’は、特に、ｎ＋＋またはｐ＋＋ドープされたＤＳＰＳＯＩウェハ”’または高濃度にドープされたｎ＋ＳＯＩウェハ１４”であってもよい。
ハンドルウェハ１４””’は、ブランク１７ａであり得る複数のブランク１７を備える。ハンドルウェハ１４””’はさらに、ブランク１７以外の他の微細電気部品を備えていてもよい。
図２６ａおよび２６ｂは、ハンドル層１３側から、個々のチップ（ブランク１７やその他の微細電気部品２０）に劈開した後のハンドルウェハ１４””’を示す図であって、図２７ａおよび２７ｂは、ＳＯＩ層１１側から示す図である。
図から分かるように、トレンチ１０によってブランク１７が２つのボリュームに分けられ、横方向に外側のボリュームである第１ボリューム２２が横方向に内側のボリュームである第２ボリューム２１を囲んでいる。
（１から多数までの任意の数であってよい）接触点１８は、第１ボリューム２２に接している。
（１から多数までの任意の数であってよい）接触点１９は、第２ボリューム２１に接している。多数の接触点を用いると、電荷の移動がスーパーキャパシタ２５のボリューム内でもさらに行えるかもしれない。
図２８は、電解質２４をトレンチ１０内部に追加し、電解質２４がスーパーキャパシタ２９から出ないように上側からトレンチ１０を閉じるようシーリング用の蓋２３を固定することによってブランク１７ａから製造したスーパーキャパシタ２５を示す図である。
図２９は、電解質２４をトレンチ１０内部に追加し、電解質２４がスーパーキャパシタ２５から出ないように上側からトレンチ１０を閉じるようシーリング用の蓋２３を固定することによってブランク１７ｂから製造したスーパーキャパシタ２５を示す図である。
これらのスーパーキャパシタ２５は共に、さらなる微細電気部品２６を備えてもよい。スーパーキャパシタ２５がブランク１７ｂから製造されている場合には、微細電気部品２６の少なくともいくつかは、スーパーキャパシタ２５のＳＯＩ層２６内部にあるとよい。
図３０ａは、接触点１８、１９を頂部側から見た様子を示す図である。これらの接触点は、ＬＴＯ／ｐＳｉ／金属層１６またはＳＯＩ層１１によって囲まれている。図３０ｂおよび３０ｃは、下側から見たトレンチ１０を示す図であって、トレンチ１０が第２ボリューム２１（すなわち横方向内側のボリューム）から第１ボリューム２２（すなわち横方向外側のボリューム）を分離している。トレンチの両側の多孔質半導体ボリュームが電気的に互いに絶縁され、スーパーキャパシタの電極に短絡が生じないのであれば、トレンチ１０は、上述のように閉じたまたは閉じていない形状のいずれでもよい。
ＶＩＩ．我々のサンプルの選択的詳細（ｓｅｌｅｃｔｅｄ ｄｅｔａｉｌｓ）および方法
図３１は、半導体シリコン層１内で深くエッチングしたトレンチ１０のＳＥＭ画像である。右側の画像は、拡大画像である。
図３２は、多孔質シリコン３内でトレンチ１０を深くエッチングした様子を示すＳＥＭ画像である。左側の画像は拡大画像であり、右側の画像はさらに拡大した画像である。トレンチ１０は、ハンドルウェハ１４””’のハンドル層１３内に作成されている。
図３３は、トレンチ１０の底部から多孔質シリコン３を除去した様子を示す図である。特に、図３２に示すようにトレンチ１０の底部が十分でない場合には、エッチングの後、多孔質シリコンを除去する必要があるかもしれない。
図３４は、トレンチ１０の側壁上であってチャネルの端部、すなわち、多孔質シリコン３と（ＳＯＩ層１１等の）半導体シリコン層１との界面における多孔質シリコン３を示す図である。
図３５は、原子相成長法によるＴｉＮの蒸着を示す図である。下側の画像は拡大画像であり、第３の画像はさらに拡大した画像である。トレンチ１０の側壁はＴｉＮでコーティングしてある（すなわちコーティングされた多孔質シリコン９）。
図３６は、図３５のさらなる拡大画像のようにＴｉＮをコーティングしたＰＳのＳＥＭ画像である。
図３７ａから３７ｄは、トレンチ１０の底部からＴｉＮを除去した様子を示す図である。図３７ａは、トレンチの側壁を示し、図３７ｂは約７８ｎｍのＴｉＮ層を有するトレンチの底部を示す図である。図３７ｃは、トレンチの側壁を示し、図３７ｄは、プラズマエッチングによってトレンチ１０の底部からＴｉＮを除去した後のトレンチの底部を示す図である。
図３８は、測定を行うのに使用したサンプルホルダを示す図である。
図３９ａおよび３９ｂは、シリコンウェハ内部に作成したいくつかのスーパーキャパシタのサイクリック・ボルタンメトリー曲線の測定値を表す図である。
図３９ａは、ＡＬＤＴｉＮコーティングをした、多孔質シリコンボリュームを有さないスーパーキャパシタの測定結果である。スーパーキャパシタの容量は４μＦである。
図３９ｂは、ＡＬＤＴｉＮコーティングをした、多孔質シリコンボリュームを有するスーパーキャパシタの測定結果である。スーパーキャパシタ２５の容量は１４０μＦである。
要約すると、我々の発明によるスーパーキャパシタ２５は、小型化され集積化されたエネルギー貯蔵ようの新しい可能性を切り開く可能性がある。一般的にはスーパーキャパシタと称される、電気化学二重層コンデンサ（ＥＤＬＣ）により、小型化された素子においても利用可能な短期高出力エネルギー貯蔵に関する魅力的な可能性が提供される。多孔質シリコン（ＰＳ）等の大面積シリコンナノ構造を利用することによるスーパーキャパシタ素子のオンチップまたはインチップ集積化により、拡大縮小可能なオンチップの解決策が提供可能である。初期のＰＳ−電解質界面の電気特性および安定性は悪く、ＰＳが高抵抗であることによって、出力の引き出しが制限され、炭素ベースのオンチップスーパーキャパシタの性能よりはるかに低い性能となっていた。しかしながら、本願の基礎となる我々の研究によれば、スーパーキャパシタの電極用の新たなＳｉベースのハイブリッドナノ材料を立証することができ、最も優れたグラフェン電極の性能に到達するとともに、拡大縮小可能なオンチップのエネルギー貯蔵に応用が可能である。このような性能は、原子相成長法（ＡＬＤ）技術により極薄い窒化チタン層でＰＳをコーティングすることにより得られる。ＰＳによって、これらのＴｉＮ−ＰＳハイブリッド電極に関して大きな有効面積が可能となり、非常に大きな比容量値（〜４１４０μＦｃｍ−３）とエネルギー密度（４．５Ｊｃｍ−３）の値につながった。ＴｉＮ層が低い抵抗と化学的安定性を有することで、我々の研究により、高い出力密度（最大５００Ｗｃｍ−３）と優れた動作安定性（１３０００サイクル超）がもたらされる。
本発明は、添付の請求項のみに限定するものと理解すべきではなく、法律的な均等物全てを含むものと考えるべきである。
方法、素子、構造について、コーティングとしてＴｉＮを用いて説明してきたが、さらに適した材料の候補があるものと現在考えている。このような候補としては、ＮｂＮや導電性酸化物が挙げられる。
電解質２４として、水ベースの電解質や有機（液体）電解質の代わりまたはそれに加えて、Ｔｉ０２等の固体電解質を使用してもよい。ウェハ内スーパーキャパシタは、直列または並列に簡単に接続可能であって、電圧や総容量を変更可能である。
１：半導体シリコン層
２：マスク
３：多孔質シリコン
４：絶縁層
５：ＳＯＩウェハ
６：シリコンチップ
７：ポリジメチルシロキサン（ＰＤＭＳ）層
８：サンプル
９：コーティングした多孔質シリコン
１０：トレンチ
１１：ＳＯＩ層
１２：ＢＯＸ層
１３：ハンドル層
１４：ｎ＋Ｓｉウェハ
１４’：ｎ−Ｓｉウェハ
１４”’：高濃度ｎ＋ＳＯＩウェハ
１４”’：ｎ＋＋またはｐ＋＋ドープされたＤＳＰ ＳＯＩウェハ
１４””：ｎ＋＋またはｐ＋＋ドープされたＤＳＰ Ｓｉウェハ
１４””’：ハンドルウェハ
１５：絶縁層、好ましくは窒化ケイ素（Ｓｉ３Ｎ４）層
１６：ＬＴＯ／ｐＳｉ／金属層
１７ａ：（ＤＳＰ ＳＯＩウェハに基づく）ブランク
１７ｂ：（ＤＳＰ Ｓｉウェハに基づく）ブランク
１７：ブランク
１８、１９：接触点
２０：他の微細電気部品
２１：第２ボリューム（横方向内側のボリューム）
２２：第１ボリューム（横方向外側のボリューム）
２３：シーリング用蓋
２４：電解質
２５：スーパーキャパシタ
２６：マイクロエレクトロニクス素子

Claims (18)

  1. スーパーキャパシタ（２５）の本体として使用するのに適したブランク（１７、１７ａ、１７ｂ）であって、
    第１多孔質半導体ボリューム（２２）と第２多孔質半導体ボリューム（２１）とを備え、前記第２多孔質半導体ボリューム（２１）は、前記第１多孔質半導体ボリューム（２２）によって横方向に囲まれ、電解質（２４）を受け入れるのに適したトレンチ（１０）によって前記第１多孔質半導体ボリューム（２２）から分離されることによって、前記第１および第２多孔質半導体ボリューム（２２、２１）は、前記トレンチ（１０）に開口するチャネルを備える、ブランク。
  2. 前記第１多孔質半導体ボリューム（２２）と前記第２多孔質半導体ボリューム（２１）とが同じ半導体層（１、１３）にあり、前記第１多孔質半導体ボリューム（２２）と前記第２多孔質半導体ボリューム（２１）とは前記層（１、１３）の高さ方向全体に伸びている、請求項１に記載のブランク（１７、１７ａ、１７ｂ）。
  3. 前記第１多孔質半導体ボリューム（２２）の前記トレンチ（１０）の側端部と前記第２多孔質半導体ボリューム（２１）の前記トレンチ（１０）の側端部とが互いに少なくとも１つの電極を形成する、請求項１または２に記載のブランク（１７、１７ａ、１７ｂ）。
  4. 前記電極の少なくとも１つ、両方、または全てがそれぞれの端部で少なくとも部分的にコーティングされ、それらがコーティングされた多孔質半導体であるまたはコーティングされた多孔質半導体を備える、請求項３に記載のブランク（１７、１７ａ、１７ｂ）。
  5. 前記コーティングは、原子層堆積法を用いて、またはコンフォーマル層を製造する任意の方法によって施される、請求項４に記載のブランク（１７、１７ａ、１７ｂ）。
  6. 前記コーティングは、ＴｉＮ、ＮｂＮ、または少なくとも１つの導電性酸化物または金属である、またはそれらを備える、請求項４または５に記載のブランク（１７、１７ａ、１７ｂ）。
  7. 前記第１多孔質半導体ボリューム（２２）および前記第２多孔質半導体ボリューム（２１）はシリコンであるまたはシリコンを含む、請求項１〜６のいずれかに記載のブランク（１７、１７ａ、１７ｂ）。
  8. 前記ブランク（１７、１７ａ、１７ｂ）はさらに、前記第１多孔質半導体ボリューム（２２）の、前記第２多孔質半導体ボリューム（２１）の、および前記トレンチ（１０）の底部に限定される絶縁層（１２、１５）を備える、請求項１〜７のいずれかに記載のブランク（１７、１７ａ、１７ｂ）。
  9. 前記絶縁層（１２、１５）は、埋め込み酸化層（１２）であるまたは埋め込み酸化層（１２）を備える、および／または、半導体酸化物からなる、および／または、特に窒化ケイ素層（１５）であり得る絶縁層を備える、請求項６または７に記載のブランク（１７、１７ａ、１７ｂ）。
  10. 前記ブランク（１７、１７ｂ）は、片側または両側研磨シリコンウェハ内にあり、前記第１多孔質半導体ボリューム（２２）および前記第２多孔質半導体ボリューム（２１）が半導体シリコン層（１、１３）内に形成されることにより、前記片側または両側研磨シリコンウェハがｎ＋＋またはｐ＋＋にドープされる、請求項１〜９のいずれかに記載のブランク（１７、１７ｂ）。
  11. 前記トレンチ（１０）は、下側から窒化ケイ素層によりまたはシーリングとして作用するＢＯＸ層（１２）により限定される、請求項１０に記載のブランク（１７、１７ｂ）。
  12. ａ）前記ブランク（１７、１７ａ）は、片側または両側研磨シリコンウェハ（１４、１４”’、１４””’）内にあり、前記第１多孔質半導体ボリューム（２２）および前記第２多孔質半導体ボリューム（２１）が前記ハンドル層（１、１３）内に形成されることにより、前記片側または両側研磨シリコンウェハ（１４、１４”’、１４””’）がｎ＋＋またはｐ＋＋にドープされ、または、ｂ）前記ブランク（１７、１７ａ、１７ｂ）は、シリコン・オン・インシュレータ層（１１）を備えるシリコン・オン・インシュレータウェハであって、前記シリコン・オン・インシュレータ層（１１）の反対側に位置する片側または両側研磨シリコンウェハ（１４、１４”、１４”’、１４””’）内にある、請求項１〜１１のいずれかに記載のブランク（１７、１７ａ）。
  13. 前記第１多孔質半導体ボリューム（２２）が一方の電極として作用し、前記第２多孔質半導体ボリューム（２１）が他方の電極として作用し、前記トレンチ（１０）内に電解質（２４）を備える、請求項１〜１２のいずれかに記載のブランク（１７、１７ａ、１７ｂ）を用いて形成された本体を備える、スーパーキャパシタ（２５）。
  14. 前記スーパーキャパシタ（２５）はさらに、前記トレンチ（１０）直下の層（１２、１５）を介して形成された電極への電気接触点（１８、１９）を備える、請求項１３に記載のスーパーキャパシタ（２５）。
  15. 前記トレンチ（１０）をシールするためのシーリング用蓋（２３）をさらに備え、好ましくは前記トレンチ（１０）を頂部側からのみシールするよう構成される、請求項１３または１４に記載のスーパーキャパシタ（２５）。
  16. 前記スーパーキャパシタ（２５）は、セパレータのないスーパーキャパシタであって、介在するセパレータまたは前記トレンチ内のセパレータはなく、前記トレンチ（１０）そのものがセパレータとして作用する、請求項１３〜１５のいずれかに記載のスーパーキャパシタ（２５）。
  17. 多孔質シリコン（３）ボリュームを製造する方法であって、
    −半導体シリコン層（１、１３）を備えるシリコン構造上に電界を設定するステップと、
    −前記半導体シリコン層（１、１３）にフッ化水素ベースのエッチング液、特にフッ化水素とエタノールの混合物を導入して、前記半導体シリコン層（１、１３）内に多孔質シリコン（３）ボリュームを選択的に形成し、前記エッチング液によって形成されるチャネルの方向が電場線によって誘導されるようなステップと、
    を含む方法。
  18. −前記シリコン構造はさらに、半導体シリコン層（１）に限定される、ＢＯＸ層、ＳｉＯ２層等の非導電性層（４、１２、１５）、または特に窒化ケイ素層（１５）である絶縁層を備え、前記多孔質シリコン（３）は、自己制御方式で前記半導体シリコン層（１、１３）内に形成され、前記多孔質シリコン（３）は、前記非導電性層（４、１２、１５）に限定される、請求項１７に記載の方法。
JP2017520521A 2014-10-17 2015-10-14 スーパーキャパシタの本体としての使用に適したブランク、スーパーキャパシタ、および、多孔質シリコンボリュームの製造方法 Pending JP2017535076A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI20145914 2014-10-17
FI20145914 2014-10-17
PCT/FI2015/050692 WO2016059296A1 (en) 2014-10-17 2015-10-14 A blank suitable for use as a body of supercapacitor, a supercapacitor, and a method of manufacturing a porous silicon volume

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019010721A Division JP2019096893A (ja) 2014-10-17 2019-01-25 スーパーキャパシタの本体としての使用に適したブランク、スーパーキャパシタ、および、多孔質シリコンボリュームの製造方法

Publications (1)

Publication Number Publication Date
JP2017535076A true JP2017535076A (ja) 2017-11-24

Family

ID=54477002

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017520521A Pending JP2017535076A (ja) 2014-10-17 2015-10-14 スーパーキャパシタの本体としての使用に適したブランク、スーパーキャパシタ、および、多孔質シリコンボリュームの製造方法
JP2019010721A Pending JP2019096893A (ja) 2014-10-17 2019-01-25 スーパーキャパシタの本体としての使用に適したブランク、スーパーキャパシタ、および、多孔質シリコンボリュームの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019010721A Pending JP2019096893A (ja) 2014-10-17 2019-01-25 スーパーキャパシタの本体としての使用に適したブランク、スーパーキャパシタ、および、多孔質シリコンボリュームの製造方法

Country Status (6)

Country Link
US (1) US10410798B2 (ja)
EP (1) EP3207553B1 (ja)
JP (2) JP2017535076A (ja)
KR (1) KR102043806B1 (ja)
CN (1) CN107683516A (ja)
WO (1) WO2016059296A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO343382B1 (en) 2017-03-07 2019-02-18 Univ College Of Southeast Norway On-chip supercapacitor With Silicon nanostructure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013112670A1 (en) * 2012-01-24 2013-08-01 Enovix Corporation Microstructured electrode structures
WO2013128082A1 (en) * 2012-02-28 2013-09-06 Teknologian Tutkimuskeskus Vtt Integrable electrochemical capacitor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2672731A1 (fr) * 1991-02-07 1992-08-14 France Telecom Procede d'oxydation localisee enterree d'un substrat de silicium et circuit integre correspondant.
US5508542A (en) * 1994-10-28 1996-04-16 International Business Machines Corporation Porous silicon trench and capacitor structures
JP2004103613A (ja) * 2002-09-04 2004-04-02 Toshiba Corp 半導体装置とその製造方法
DE10306129A1 (de) 2003-02-14 2004-08-26 Robert Bosch Gmbh Verfahren zur Herstellung eines Bauelementes mit einem Halbleiterträger sowie Bauelement
US20070048589A1 (en) 2005-08-30 2007-03-01 Koripella Chowdary R Integrated micro fuel cell apparatus
US7161228B1 (en) * 2005-12-28 2007-01-09 Analog Devices, Inc. Three-dimensional integrated capacitance structure
TW200828607A (en) * 2006-12-11 2008-07-01 Fujikura Ltd Photoelectric conversion element
US20100221606A1 (en) 2009-03-02 2010-09-02 Omkaram Nalamasu Energy storage device with porous electrode
JP5563091B2 (ja) 2009-10-30 2014-07-30 ウィリアム マーシュ ライス ユニバーシティ 構造化されたシリコン電池アノード
KR101495971B1 (ko) 2010-04-02 2015-02-25 인텔 코오퍼레이션 전하 저장 디바이스, 이를 제조하는 방법, 이를 위한 전기 도전성 구조를 제조하는 방법, 이를 이용하는 이동 전자 디바이스, 및 이를 포함하는 마이크로전자 디바이스
US9978533B2 (en) 2012-02-21 2018-05-22 Intel Corporation Energy storage device, method of manufacturing same, and mobile electronic device containing same
US9449765B2 (en) * 2012-04-25 2016-09-20 Intel Corporation Energy storage device, method of manufacturing same, and mobile electronic device containing same
US9093226B2 (en) 2012-09-17 2015-07-28 Intel Corporation Energy storage device, method of manufacturing same, and mobile electronic device containing same
US8816465B1 (en) * 2013-02-22 2014-08-26 Intel Corporation Energy conversion and storage device and mobile electronic device containing same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013112670A1 (en) * 2012-01-24 2013-08-01 Enovix Corporation Microstructured electrode structures
WO2013128082A1 (en) * 2012-02-28 2013-09-06 Teknologian Tutkimuskeskus Vtt Integrable electrochemical capacitor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KESTUTIS GRIGORAS; JARI KESKINEN; JOUNI AHOPELTO; ET AL: "POROUS SILICON ELECTRODES FOR HIGH PERFORMANCE INTEGRATED SUPERCAPACITORS", PROCEEDINGS OF THE 5TH ELECTRONICS SYSTEM-INTEGRATION TECHNOLOGY CONFERENCE (ESTC), JPN5017008572, 18 September 2014 (2014-09-18), ISSN: 0003885158 *

Also Published As

Publication number Publication date
CN107683516A (zh) 2018-02-09
EP3207553A1 (en) 2017-08-23
US10410798B2 (en) 2019-09-10
KR102043806B1 (ko) 2019-11-12
JP2019096893A (ja) 2019-06-20
EP3207553B1 (en) 2019-12-04
US20170229252A1 (en) 2017-08-10
KR20170069270A (ko) 2017-06-20
WO2016059296A1 (en) 2016-04-21

Similar Documents

Publication Publication Date Title
US10777366B2 (en) Method of increasing an energy density and an achievable power output of an energy storage device
Ortaboy et al. MnO x-decorated carbonized porous silicon nanowire electrodes for high performance supercapacitors
Achour et al. Hierarchical nanocomposite electrodes based on titanium nitride and carbon nanotubes for micro-supercapacitors
CN110997986B (zh) 多孔固体材料和制备方法
Yoo et al. 2.5 V compact supercapacitors based on ultrathin carbon nanotube films for AC line filtering
JP5743353B2 (ja) 電荷蓄積デバイス、電荷蓄積デバイスを製造する方法、移動型電子デバイスおよびマイクロ電子デバイス
Thissandier et al. Are tomorrow's micro-supercapacitors hidden in a forest of silicon nanotrees?
Gardner et al. Integrated on-chip energy storage using passivated nanoporous-silicon electrochemical capacitors
Niu et al. Fiber-based all-solid-state asymmetric supercapacitors based on Co 3 O 4@ MnO 2 core/shell nanowire arrays
Sherrill et al. MnO 2/TiN heterogeneous nanostructure design for electrochemical energy storage
Gaboriau et al. Atomic layer deposition alumina-passivated silicon nanowires: probing the transition from electrochemical double-layer capacitor to electrolytic capacitor
CN110574132B (zh) 用于片上超级电容器的蚀刻的硅上的沉积的碳膜
Cao et al. Quantitative investigation on the effect of hydrogenation on the performance of MnO 2/H-TiO 2 composite electrodes for supercapacitors
TW201435938A (zh) 奈米結構電解儲能裝置
Li et al. Metal-assisted-chemical-etching of silicon nanowires for templating 3D graphene growth towards energy storage in microsystems
Chen et al. Role of mesoporosity in cellulose fibers for paper-based fast electrochemical energy storage
Fiorentino et al. Impact of the atomic layer deposition precursors diffusion on solid-state carbon nanotube based supercapacitors performances
JP5905595B2 (ja) 少なくとも１個の多孔質多結晶基板を有するエネルギー貯蔵デバイス
Thissandier et al. Highly N-doped silicon nanowires as a possible alternative to carbon for on-chip electrochemical capacitors
JP2019096893A (ja) スーパーキャパシタの本体としての使用に適したブランク、スーパーキャパシタ、および、多孔質シリコンボリュームの製造方法
US20150364267A1 (en) Passivated porous silicon nanowires
Isakov et al. Grass-like alumina nanoelectrodes for hierarchical porous silicon supercapacitors
Valero et al. Redefining high-k dielectric materials vision at nanoscale for energy storage: A new electrochemically active protection barrier
JP2017130669A (ja) エネルギー貯蔵デバイスのエネルギー密度及び達成可能な電力出力を増やす方法
Grigoras et al. Porous silicon electrodes for high performance integrated supercapacitors

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180925