JP2017529776A - 電子回路遮断器 - Google Patents

電子回路遮断器 Download PDF

Info

Publication number
JP2017529776A
JP2017529776A JP2017511577A JP2017511577A JP2017529776A JP 2017529776 A JP2017529776 A JP 2017529776A JP 2017511577 A JP2017511577 A JP 2017511577A JP 2017511577 A JP2017511577 A JP 2017511577A JP 2017529776 A JP2017529776 A JP 2017529776A
Authority
JP
Japan
Prior art keywords
semiconductor switch
voltage
drain
circuit breaker
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017511577A
Other languages
English (en)
Other versions
JP6514324B2 (ja
Inventor
フェルナンド アサンザ マルドナド ディエゴ
フェルナンド アサンザ マルドナド ディエゴ
Original Assignee
エレンベルガー ウント ペンスゲン ゲゼルシャフト ミット ベシュレンクテル ハフツング
エレンベルガー ウント ペンスゲン ゲゼルシャフト ミット ベシュレンクテル ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=54035231&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2017529776(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by エレンベルガー ウント ペンスゲン ゲゼルシャフト ミット ベシュレンクテル ハフツング, エレンベルガー ウント ペンスゲン ゲゼルシャフト ミット ベシュレンクテル ハフツング filed Critical エレンベルガー ウント ペンスゲン ゲゼルシャフト ミット ベシュレンクテル ハフツング
Publication of JP2017529776A publication Critical patent/JP2017529776A/ja
Application granted granted Critical
Publication of JP6514324B2 publication Critical patent/JP6514324B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H02H9/025Current limitation using field effect transistors
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/001Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches

Abstract

本発明は、半導体スイッチ(2)を備えた電子回路遮断器(1)に関し、前記半導体スイッチのドレイン接続部(D)および前記半導体スイッチのソース接続部(S)は、電圧入力(5)と負荷出力(6)との間に接続され、かつ前記半導体スイッチのゲート接続部(G)は、負荷電流(IL、Ids)を表す信号(SI)を入力端において供給される制御部(9)に接続され、制御部(9)は、ドレイン−ソース間電圧(Vds)を取得し、この電圧および検出された負荷電流(IL、Ids)から、半導体スイッチ(2)のゲート接続部(G)に送られる制御信号(SG)を生成し、当該制御信号(SG)を用いて半導体スイッチ(2)の電力(PFET)が最大電力値(Pmax)以下に調整される。

Description

本発明は、半導体スイッチを備えた電子回路遮断器に関し、半導体スイッチのソース接続部およびドレイン接続部は、電圧入力と負荷出力との間に接続され、かつ半導体スイッチのゲート接続部は、負荷電流を表す信号を入力端において供給される制御部に接続される。
このタイプの電子スイッチまたは回路遮断器は、例えば、独国実用新案第203 02 275 U1号明細書から知られている。電子スイッチは、動作電圧接続部と負荷接続部との間で電流経路に接続される、MOSFET(金属酸化物半導体電界効果トランジスタ)の形態の半導体スイッチを有する。直流電圧ネットワークで信頼性の高い電流制限を達成するために、電流経路で電流センサによって検出される測定値が制御デバイスの比較器入力に供給される。スイッチオン信号が存在し、基準値を下回る測定値であるとき、制御デバイスは半導体スイッチを導通にバイアスするのに対して、基準値を超える測定値では、制御デバイスは電力用トランジスタを切断するようにバイアスし、電力用トランジスタに流れる電流を基準値に制限する。
短絡保護および/または過負荷保護として電子回路遮断器を各々有する多くの回路を有する、低電圧範囲における電力分配システム、特に24VのDC範囲における電力分配システムは、欧州特許第1 186 086 B1号明細書から知られている。回路はクロック電源部によって一緒に供給される。過負荷の発生時には、例えば定格電流(I)の1.1倍だけ調整可能な閾値を超えたとき、電子回路遮断器は遅延時間の満了後にスイッチを切られるのに対し、短絡の発生時には、電流制限が最初に生じ、さらなる閾値(例えば、2×I)を超えた後、回路遮断器は特定のターンオフ時間の満了後にスイッチを切られる。
トリップ回路を介してマイクロプロセッサによってトリガされ、時間遅延を伴って負荷への電力供給を中断する電子回路遮断器は、欧州特許出願公開第1 150 410 A2号明細書から知られている。回路遮断器の部分的な中断は、事前にまたは同時に生じる。
スイッチブロックの各々が、MOSFETの形態の電子スイッチ、および共有のマイクロプロセッサを介して電子スイッチを制御する比較器を有する、複数のスイッチブロックを用いた電子回路遮断器の部分的な中断は、欧州特許第1 294 069 B1号明細書から同様に知られている。過電流の場合、負荷への電力供給は、少なくとも1つのスイッチの部分的な抑制後に続く時間遅延の後に中断される。
電子回路遮断器の半導体スイッチは、特に容量性負荷を切り替えるために、かつ/または容量性負荷を過電流および短絡から保護するために、コンデンサを充電するための定電流源として利用される。本明細書によって用いられる半導体スイッチ、および特にMOSFETは、切替中またはコンデンサの充電中に突入電流の結果としての電力損失をサポートすることが可能でなければならない。この状況のために、電子回路遮断器、特に定電流制限を有する電子回路遮断器は、通常、この電力損失を十分に考慮に入れるように、特大の半導体スイッチ(MOSFET)で設計される。しかしながら、用いられる半導体スイッチのこのタイプの寸法決定は、費用の増加および電子回路遮断器の回路内での相応に大きいスペース要求につながる。
代わりの選択肢は、パルス幅変調(PWM)を用いて半導体スイッチのクロック駆動を試みることである。しかしながら、これは駆動経費を増加させるだけではない。むしろ、PWM駆動は、誘導負荷の場合に問題につながる。
独国実用新案第203 02 275 U1号明細書 欧州特許第1 186 086 B1号明細書 欧州特許出願公開第1 150 410 A2号明細書 欧州特許第1 294 069 B1号明細書
本発明の目的は、明示した不利益を回避しつつ、可能な限り効果的に動作する電子回路遮断器を提供することである。特に、特大の半導体スイッチおよびそのコストのかかる駆動は、この場合に回避されるはずである。
さらに、このような電子回路遮断器を動作させるための適当な方法が提供されるであろう。このタイプの動作方法は、特に負荷に対するスイッチオンプロセス中にこのような電子回路遮断器の半導体スイッチを制御し、かつ/または調整するための適当な駆動方法として特に理解されるであろう。
電子回路遮断器に関して、前述の目的は、請求項1の特徴により本発明に従って達成される。有利な実施形態および改良形態は、請求項1に従属する請求項の主題である。動作または駆動方法に関して、前述の目的は、請求項7の特徴により本発明に従って達成される。有利な改良形態は、請求項7に従属する請求項の主題である。
この目的に向けて、電圧入力と負荷出力との間に接続された半導体スイッチのゲート接続部に接続される制御または調整デバイスは、半導体スイッチのドレイン−ソース間電圧を決定し、かつ前記電圧からおよび検出された負荷または半導体電流(ドレイン−ソース間電流)から、半導体スイッチに対するゲート信号を生成し、および信号に基づいて半導体スイッチの電力は最大電力値以下になるように調整されるものとする。
本発明は、この点について、容量性負荷の充電プロセス中に動的電流制限が利用されるという前提に基づいており、動的電流制限は、定電流制限と対照的に特定の閾値に設定されず、半導体スイッチ(MOSFET)のドレイン−ソース間電圧の実際の値に依存し、半導体スイッチに実際に流れる電流(ドレイン−ソース間電流)とドレイン−ソース間電圧との間の関係が常に半導体スイッチの安全な動作範囲内に保たれるという条件で動的に変化する。電流制御は、この場合、アナログ手段によってまたはマイクロプロセッサを使用して生じ得る。
この能動的な電流制御に起因して、半導体スイッチの電力損失が調整された方法で制御され得るため、半導体スイッチは、したがって、主な電力損失に対してより小さい寸法とすることができる。加えて、半導体スイッチのこのタイプの電力制御は、ゲート信号波形から実質的に独立しているため、誘導負荷を同様に確実に切り替えかつ保護することができる。
半導体スイッチのドレイン−ソース間電圧は、直接決定するか、または利用可能な電圧値から導出することができる。したがって、半導体スイッチのドレイン電圧または電子回路遮断器の入力電圧、および半導体スイッチのソース電圧または電子回路遮断器の出力側負荷電圧は、有利には検出され、制御部にそれぞれの電圧値として供給される。制御部は、特に差分形成により、電圧値から半導体スイッチのドレイン−ソース間電圧を決定する。
半導体スイッチの電力調整のために使用される測定電流値は、特に電子回路遮断器のスイッチオンプロセス中、半導体スイッチと負荷との直列接続に起因して、負荷に流れる負荷電流に対応し、負荷電流は、半導体スイッチおよび負荷の電流経路で電流センサによって検出される。半導体スイッチの電力調整は、その後、検出または決定されたドレイン−ソース間電圧と負荷電流との積の形成によって生じる。この場合、半導体スイッチは、半導体スイッチの電力が特定の最大電力値以下、例えば50W以下となるように、半導体スイッチのゲート接続部を介してトリガされる。
有利には、電子回路遮断器は、さらに、過負荷および/または短絡の発生時に負荷を流れる電流を特定の所定の電流閾値に制限するように、定電流制限で設計される。
本発明の例示的な実施形態について、図面を使用して以下により詳細に説明する。
電流制御の正経路に制御される半導体スイッチを備え、かつ、例えばマイクロプロセッサの形態で、半導体スイッチの電力制御のために設定および提供される制御部を備えた電子回路遮断器をブロック図で示す。 電流が段階的または階段状に増加する場合に、特に容量性負荷のスイッチオンプロセス中の半導体スイッチの電力制御の結果としての負荷電流および負荷電圧プロファイルを電流/電圧時間ダイアグラムで示す。 電流が傾斜状に増加する場合の電流および電圧プロファイルを図2に準じたダイアグラムで示す。
互いに対応する部品およびパラメータは、すべての図で同じ参照符号を与えられる。
概略的に例示された電子回路遮断器1は、MOSFETの形態の電力用トランジスタまたは半導体スイッチ2を備え、その下流で電流センサ4が電流経路3、すなわち、回路遮断器1の正経路に接続される。電流経路3は、動作電圧接続部または電圧入力5と正の負荷接続部6との間に延在する。切り替えられる負荷Lの正極は、前記負荷接続部に接続されるのに対して、負荷の負極は、回路遮断器1の対応する負の負荷接続部7に接続されることになっている。例示的な実施形態における前記接続部7は、接地GNDに導かれる。例えば、24V(DC)の直流電圧の形態で電源部8の電流または電圧源によって生成される動作または入力電圧Vは、電子回路遮断器1の電圧入力5において印加される。
接続電圧源8および接続負荷Lの場合、回路遮断器1の動作中、負荷電流Iは、電圧入力5から電流経路3を経て、したがって半導体スイッチ2のドレイン−ソース経路を経て負荷Lにわたって進み、基準電位にまたは接地GNDに流出する。半導体スイッチ2と負荷Lとの間に流れるこの負荷電流Iは、電流センサ4によって検出される。半導体スイッチ2と負荷Lとの直列接続のため、半導体スイッチ2に流れるドレイン−ソース間電流Idsに対応する検出電流Iは、制御部9の第1の入力Eに電流信号Sとして送られる。
この電流測定に基づいて、過負荷または短絡負荷の発生時に電流Iが所定の最大電流値に少なくとも一時的に制限されるように、制御部によって定電流制限の範囲内で半導体スイッチをトリガすることができる。これは、例えば過負荷の場合、定格電流Iの1.1倍である。短絡の場合、この最大電流値は、例えば定格電流Iの2倍とすることができる。過負荷および短絡の場合のために1つのみの閾値があるとき、最大電流値は、例えば定格電流Iの1.5倍とすることができる。
第1の電圧信号SVdは、第2の入力EVdを介して制御部9にさらに供給される。この電圧は、第1の電圧センサ10によって検出され、例示的な実施形態では、入力または動作電圧Vおよび半導体スイッチ2のドレイン接続部Dにおける半導体スイッチ2のドレイン電圧Vの両方に対応する。
第2の電圧信号SVsは、制御部9にさらに供給される。例示的な実施形態では、これは、半導体スイッチ2のソース接続部Sにおけるソース電圧Vsおよび負荷電圧Vの両方を意味する。電圧信号Vは、したがって対応する第2の電圧センサ11によって検出され、制御部9の第3の入力EVsに送られる。
検出された電圧値VおよびVから、ならびに電流センサ4によって検出された負荷電流Iに対応する検出されたドレイン−ソース間電流Idsから、制御部9は、関係式PFET=(V−V)・Idsに従って半導体スイッチ2の現在の電力PFETを決定し、電力PFETが特定の最大電力値Pmaxを超えないように、前記電流Idsの適切な制限による負荷および半導体電流I(=Ids)の動的電流制限によって、電力PFETを調整する。この電力値は、例えば、Pmax=50Wであり、その値は、半導体スイッチ2の適切な動的トリガにより、必要に応じて達成されるが、その値を超えることはない。この目的のために、制御部9は適切な制御信号Sを生成し、この制御信号Sは、制御部9の出力Aにおいて引き出すことができ、半導体スイッチ2のゲート接続部Gに送られる。
半導体スイッチ2のドレイン−ソース間電圧Vdsおよび半導体スイッチ2に流れる電流Idsを検出し評価することによって、かつPmax以下である電力値PFETへの半導体スイッチ2の対応する電力制限の結果として、制御部9による半導体スイッチ2のこの動的電流制限、電流制御または電流調整に基づき、比較的低電力の半導体スイッチ2を使用することができる。
10Aの回路遮断器(I=10A)を5W未満の標準電力損失で実装するための従来技術では、容量性負荷の場合にスイッチオン効果に起因して回路遮断器が300WのMOSFETを装備しなければならないのに対して、動的電流制限による本発明の電力制御を用いて、十分により小さい寸法のMOSFETを半導体スイッチ2として使用することができる。
図2は、負荷電流Iが段階的または階段状に増加する場合に、それに応じて調整される半導体スイッチ2のゲート信号Sの結果として、容量性負荷Lのスイッチオンプロセス中の半導体スイッチ2の電力制御の結果としての負荷電流Iおよび負荷電圧Vのプロファイルを電流/電圧時間ダイアグラムで示す。図3は、電流が傾斜状に増加する場合の状況を示す。
本発明は、上述の例示的な実施形態に限定されない。むしろ、本発明の他の変形形態は、本発明の主題から逸脱することなく、当業者によって本明細書から同様に導出することができる。具体的には、例示的な実施形態に関連して説明されたさらなるすべての個々の特徴は、本発明の主題から逸脱することなく、異なる方法で互いに組み合わせることもできる。
1 電子回路遮断器
2 半導体スイッチ
3 電流経路/正経路
4 電流センサ
5 電圧入力
6 負荷接続部(正)
7 負荷接続部(負、接地)
8 電圧源/電源部
9 制御部
10 第1の電圧センサ
11 第2の電圧センサ
出力
D ドレイン/接続部
第1の入力
Vd 第2の入力
Vs 第3の入力
G ゲート/接続部
GND 接地/基準電位
L 負荷
S ソース/接続部
電流信号
Vd 第1の電圧信号
Vs 第2の電圧信号
ゲート信号
ds 半導体/ドレイン−ソース間電流
負荷電流
定格電流
動作/入力電圧
ドレイン電圧
ソース電圧
ds ドレイン−ソース間電圧
FET 半導体電力
max 電力値/最大電力

Claims (10)

  1. 半導体スイッチ(2)を備えた電子回路遮断器(1)であって、前記半導体スイッチ(2)のドレイン接続部(D)およびソース接続部(S)は電圧入力(5)と負荷出力(6)との間に接続され、かつ前記半導体スイッチ(2)のゲート接続部(G)は制御部(8)に接続され、負荷電流(I、Ids)を表す信号(S)が入力端において前記制御部(9)に供給される、電子回路遮断器(1)において、
    前記制御部(9)は、ドレイン−ソース間電圧(Vds)を取得し、前記ドレイン−ソース間電圧(Vds)および前記検出された負荷電流(I、Ids)から、前記半導体スイッチ(2)の電力(PFET)を最大電力値(Pmax)以下に調整する制御信号(S)を生成し、当該制御信号(S)を前記半導体スイッチ(2)の前記ゲート接続部(G)に送ることを特徴とする、電子回路遮断器(1)。
  2. 前記制御部(9)は、前記半導体スイッチ(2)のドレイン電圧(V)を表し、かつソース電圧(V)を表す電圧信号(SVd、SVs)を供給されることを特徴とする、請求項1に記載の電子回路遮断器(1)。
  3. 前記制御部(9)は、前記入力端において、入力電圧(V)および/または前記半導体スイッチ(2)の前記ドレイン電圧(V)を検出する電圧計(10)に、ならびに負荷電圧(V)および/または前記半導体スイッチ(2)の前記ソース電圧(V)を検出する電圧計(11)に接続されることを特徴とする、請求項1または2に記載の電子回路遮断器(1)。
  4. 前記制御部(9)は、前記検出されたドレインまたは入力電圧(V、V)と前記検出されたソースまたは負荷電圧(V、V)との差分から、前記半導体スイッチ(2)の前記ドレイン−ソース間電圧(Vds)を決定することを特徴とする、請求項2または3に記載の電子回路遮断器(1)。
  5. 前記制御部(9)は、前記検出された負荷電流(I)に応じて、過負荷および/または短絡の発生時に前記負荷電流(I)が閾値(Imax)に制限されるように前記半導体スイッチ(2)をトリガすることを特徴とする、請求項1〜4のいずれか一項に記載の電子回路遮断器(1)。
  6. 前記半導体スイッチ(2)は、前記ドレイン接続部(D)が前記電圧入力(5)と関連付けられ、かつ前記ソース接続部(S)が前記負荷出力または接続部(6)と関連付けられる、電界効果トランジスタ、特に、MOSFETであることを特徴とする、請求項1〜4のいずれか一項に記載の電子回路遮断器(1)。
  7. 電子回路遮断器(1)を動作させるための、および/または前記回路遮断器(1)の半導体スイッチ(2)をトリガするための方法であって、半導体スイッチ(2)が電圧入力(5)と負荷出力(6)との間に接続され、負荷電流(I、Ids)およびドレイン−ソース間電圧(Vds)から導出された制御信号(S)がトリガ側で前記半導体スイッチ(2)に供給され、前記制御信号(S)を用いて前記半導体スイッチ(2)の電力(PFET)が最大電力値(Pmax)以下に調整される、方法。
  8. 前記半導体スイッチ(2)の前記電力(PFET)は、少なくとも負荷(L)のスイッチオンプロセス中に前記最大電力値(Pmax)以下に調整される、請求項7に記載の方法。
  9. 前記半導体スイッチ(2)の前記ドレイン−ソース間電圧(Vds)は、ドレインまたは入力電圧(V、V)およびソースまたは負荷電圧(V、V)から決定される、請求項7または8に記載の方法。
  10. 前記半導体スイッチ(2)は、過負荷および/または短絡の発生時に前記負荷電流(I)が閾値(Imax)に制限されるようにトリガされる、請求項7〜9のいずれか一項に記載の方法。
JP2017511577A 2014-08-28 2015-08-27 電子回路遮断器 Expired - Fee Related JP6514324B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014012828.8 2014-08-28
DE102014012828.8A DE102014012828A1 (de) 2014-08-28 2014-08-28 Elektronischer Schutzschalter
PCT/EP2015/069693 WO2016030483A1 (de) 2014-08-28 2015-08-27 Elektronischer schutzschalter

Publications (2)

Publication Number Publication Date
JP2017529776A true JP2017529776A (ja) 2017-10-05
JP6514324B2 JP6514324B2 (ja) 2019-05-15

Family

ID=54035231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017511577A Expired - Fee Related JP6514324B2 (ja) 2014-08-28 2015-08-27 電子回路遮断器

Country Status (9)

Country Link
US (1) US10389110B2 (ja)
EP (1) EP3186865B1 (ja)
JP (1) JP6514324B2 (ja)
CN (1) CN107078731A (ja)
CA (1) CA2958304A1 (ja)
DE (2) DE202014011366U1 (ja)
ES (1) ES2688162T3 (ja)
SG (1) SG11201701528UA (ja)
WO (1) WO2016030483A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018533276A (ja) * 2015-10-08 2018-11-08 エレンベルガー ウント ペンスケン ゲゼルシャフト ミット ベシュレンクテル ハフツング 電子回路遮断器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202014011366U1 (de) * 2014-08-28 2019-10-18 Ellenberger & Poensgen Gmbh Elektronischer Schutzschalter
DE102017202103B3 (de) 2017-02-09 2018-03-01 Ellenberger & Poensgen Gmbh Verfahren zum Betreiben eines elektronischen Schutzschalters und elektronischer Schutzschalter
DE102018101312A1 (de) * 2018-01-22 2019-07-25 Eaton Intelligent Power Limited Elektrische Schutzschaltungsanordnung
EP3561981A1 (de) 2018-04-27 2019-10-30 Siemens Aktiengesellschaft Verfahren zur reduktion eines temperaturanstiegs bei einem steuerbaren schaltelement
DE102019203983B4 (de) * 2019-03-22 2020-10-08 Siemens Aktiengesellschaft Gleichspannungsschalter
EP4012926A1 (de) * 2020-12-09 2022-06-15 Siemens Aktiengesellschaft Gleichstromschalter
US11870428B1 (en) * 2022-08-26 2024-01-09 Infineon Technologies Austria Ag System and method for pulsed gate control of a transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070132502A1 (en) * 2005-08-11 2007-06-14 Wolfgang Kollner Method and circuit arrangement for limiting the power dissipation of a power semiconductor switch
US20110299201A1 (en) * 2010-06-08 2011-12-08 Hamilton Sundstrand Corporation SSPC For Parallel Arc Fault Detection in DC Power System
JP2013255117A (ja) * 2012-06-07 2013-12-19 Renesas Electronics Corp 半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041940A (en) * 1988-12-27 1991-08-20 Vanner, Inc. Power transistor control circuit particularly for switching incandescent lamps
DE29909206U1 (de) 1999-05-28 2000-10-05 Ellenberger & Poensgen Schutzeinrichtung
JP2001216033A (ja) * 2000-02-02 2001-08-10 Yazaki Corp 電源供給制御装置および電源供給制御方法
US6356423B1 (en) 2000-04-26 2002-03-12 Eaton Corporation Soild state protection circuit for electrical apparatus
DE20010283U1 (de) * 2000-06-08 2001-07-19 Siemens Ag Stromversorgung mit verlustarmer Einschaltstrombegrenzung
PT1294069E (pt) 2001-09-18 2006-08-31 Magnetek Spa Disjuntor de circuito electronico
DE20302275U1 (de) 2002-02-14 2003-06-05 Ellenberger & Poensgen Elektronischer Schalter
US8829946B2 (en) 2008-09-30 2014-09-09 Infineon Technologies Austria Ag Circuit for driving a transistor dependent on a measurement signal
JP2010158109A (ja) * 2008-12-26 2010-07-15 Yazaki Corp 負荷回路の保護装置
TWI420277B (zh) 2009-06-30 2013-12-21 Green Solution Tech Co Ltd 金氧半導體電流限制電路及線性穩壓器、電壓轉換電路
JP2011205394A (ja) 2010-03-25 2011-10-13 Panasonic Corp 半導体素子の駆動回路、および駆動回路を有する半導体装置
WO2012148774A2 (en) 2011-04-25 2012-11-01 Volterra Semiconductor Corporation Integrated protection devices with monitoring of electrical characteristics
US9705394B2 (en) * 2012-05-01 2017-07-11 Shunzou Ohshima Overcurrent protection power supply apparatus
JP6110133B2 (ja) 2012-12-27 2017-04-05 ルネサスエレクトロニクス株式会社 半導体装置および電子制御装置
AU2013205395B1 (en) * 2013-04-23 2014-01-16 Robert Bosch (Australia) Pty Ltd Method of constraining a safe operating area locus for a power semiconductor device
TWI521819B (zh) * 2013-09-24 2016-02-11 新唐科技股份有限公司 具有保護功能的積體電路及操作系統
US9755425B2 (en) * 2014-03-28 2017-09-05 Infineon Technologies Ag Power switch device
DE202014011366U1 (de) * 2014-08-28 2019-10-18 Ellenberger & Poensgen Gmbh Elektronischer Schutzschalter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070132502A1 (en) * 2005-08-11 2007-06-14 Wolfgang Kollner Method and circuit arrangement for limiting the power dissipation of a power semiconductor switch
US20110299201A1 (en) * 2010-06-08 2011-12-08 Hamilton Sundstrand Corporation SSPC For Parallel Arc Fault Detection in DC Power System
JP2013255117A (ja) * 2012-06-07 2013-12-19 Renesas Electronics Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018533276A (ja) * 2015-10-08 2018-11-08 エレンベルガー ウント ペンスケン ゲゼルシャフト ミット ベシュレンクテル ハフツング 電子回路遮断器
US10720768B2 (en) 2015-10-08 2020-07-21 Ellenberger & Poensgen Gmbh Electronic circuit breaker

Also Published As

Publication number Publication date
CN107078731A (zh) 2017-08-18
DE102014012828A1 (de) 2016-03-03
ES2688162T3 (es) 2018-10-31
DE202014011366U1 (de) 2019-10-18
JP6514324B2 (ja) 2019-05-15
SG11201701528UA (en) 2017-03-30
WO2016030483A1 (de) 2016-03-03
EP3186865A1 (de) 2017-07-05
US10389110B2 (en) 2019-08-20
EP3186865B1 (de) 2018-07-18
US20170170654A1 (en) 2017-06-15
CA2958304A1 (en) 2016-03-03

Similar Documents

Publication Publication Date Title
JP6514324B2 (ja) 電子回路遮断器
US10418805B2 (en) Inrush control with multiple switches
US10720768B2 (en) Electronic circuit breaker
EP3447918B1 (en) Multi-stage gate turn-off with dynamic timing
US8625243B2 (en) Multi-functional solid state power controller
US9025294B2 (en) System and method for controlling solid state circuit breakers
JP6508690B2 (ja) 電子回路遮断器の動作方法及び電子回路遮断器
US9537299B2 (en) Power management and distribution with auxiliary DC bus
US8395873B2 (en) SSPC with dual fault detectors
WO2020119942A1 (en) Fault current mitigation method and system for solid state circuit breaker
JP2013078203A (ja) 電源故障検出回路および電源故障検出方法
US20180183334A1 (en) Reversible electronic circuit-breaker terminal
KR102486444B1 (ko) 전자 회로 차단기 및 전자 회로 차단기를 동작시키기 위한 방법
KR20190043351A (ko) 직류 보호 장치 및 그의 제어 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190411

R150 Certificate of patent or registration of utility model

Ref document number: 6514324

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees