JP2017505031A - エミュレーションにおけるパーティショニングおよびプラットフォームのプロトタイピングを用いたダイナミックインターコネクト - Google Patents
エミュレーションにおけるパーティショニングおよびプラットフォームのプロトタイピングを用いたダイナミックインターコネクト Download PDFInfo
- Publication number
- JP2017505031A JP2017505031A JP2016540655A JP2016540655A JP2017505031A JP 2017505031 A JP2017505031 A JP 2017505031A JP 2016540655 A JP2016540655 A JP 2016540655A JP 2016540655 A JP2016540655 A JP 2016540655A JP 2017505031 A JP2017505031 A JP 2017505031A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission
- frequency
- channel
- dynamic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17736—Structural details of routing resources
- H03K19/17744—Structural details of routing resources for input/output signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
- G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Time-Division Multiplex Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
Description
Claims (27)
- 送信モジュールと、
受信モジュールと、
マルチプレクサであり、
送信チャンネルのグループにおいて信号変化が検出され、かつ、
前記信号変化に応じて、前記マルチプレクサの出力が前記信号変化を生じているチャンネルへスイッチされる、
ダイナミックインターコネクト。 - 前記信号変化は、前記マルチプレクサの出力をデータファーストインファーストアウトバッファの出力と比較することによって検出される、
請求項1に記載のダイナミックインターコネクト。 - 前記マルチプレクサの出力は、少なくとも一つのTDMサイクルに対して変化が生じている前記チャンネルに対してスイッチされる、
請求項1に記載のダイナミックインターコネクト。 - 信号変化がないことに応じて、送信チャンネルの送信順序は、チャンネル番号によって与えられる、
請求項1に記載のダイナミックインターコネクト。 - 専用コントロールバスが前記受信モジュールに対して送信され、かつ、
前記専用コントロールバスは現在の送信チャンネルをフラグ付けする、
請求項1に記載のダイナミックインターコネクト。 - 前記受信モジュールのTDMデマルチプレクサは、前記コントロールバス上のチャンネル情報を評価することによって、前記送信モジュールに対して同期化される、
請求項5に記載のダイナミックインターコネクト。 - 送信コントロールモジュールは、データステーブル信号をディアサートすることによって、前記信号変化をフラグ付けする、
請求項1に記載のダイナミックインターコネクト。 - 前記データステーブル信号は、前記受信モジュールに対するコントロールバス上に含まれている、
請求項7に記載のダイナミックインターコネクト。 - 前記データステーブル信号のコンフィグレーションは、変化している信号が受信されて安定するまで次のクロックサイクルを遅らせる、
請求項7に記載のダイナミックインターコネクト。 - 送信チャンネルのグループを決定するために、前記送信チャンネルのスイッチング周波数が分析される、
請求項1に記載のダイナミックインターコネクト。 - ランタイムダイナミック多重化スキームのための方法であって、
複数の送信信号を並列比較ユニットへとグループ化するステップと、
並列比較グループの中で変化している信号および送信優先度に応じて、動的に
並列比較ユニットの中で前記信号の送信順序を決定するステップと、
信号の前記送信順序に基づいて送信のための信号をスケジュールするステップと、
を含む、方法。 - 変化している信号値に応じて、データステーブル信号を一定期間ディアサートするステップ、
を含む、請求項11に記載の方法。 - 前記一定期間は、設定可能な時間遅延である、
請求項12に記載の方法。 - 前記信号は、前記信号の送信順序において送信のためのスロットに割り当てられ、かつ、
それぞれのスロットは、TDM送信クロックサイクル継続する、
請求項11に記載の方法。 - 前記データステーブル信号は、信号値の変化から設定時間が経過した後でアサートされる、
請求項13に記載の方法。 - 送信モジュールと、
受信モジュールと、
マルチプレクサであり、
アプリケーション周波数によってグループ化された複数の送信チャンネルのグループにおいて信号変化が検出され、かつ、
前記信号変化に応じて、前記マルチプレクサの出力が、物理的リンクを使用して、前記信号変化を生じているチャンネルへスイッチされる、
周波数認識のダイナミックインターコネクト。 - 少なくともアプリケーション周波数、要求される周波数、または要求されるインターコネクト幅、もしくは、これらのあらゆる組み合わせが、物理的リンクの数を計算するために使用される、
請求項16に記載の周波数認識のダイナミックインターコネクト。 - 送信チャンネルのそれぞれのグループは、利用可能なリンク全数のうちほんの一部を使用している、
請求項16に記載の周波数認識のダイナミックインターコネクト。 - 複数の仮想リンクの合計は、異なるパーティションとデバイスとの間で利用可能な物理的リンクにわたりルートされる、
請求項16に記載の周波数認識のダイナミックインターコネクト。 - 前記複数の送信チャンネルのグループは、複数の異なるクロックドメインにわたりアプリケーション周波数によってグループ化される、
請求項16に記載の周波数認識のダイナミックインターコネクト。 - 周波数認識のダイナミック多重化スキームのための方法であって、
複数のクロックドメインについてアプリケーションを分析するステップと、
複数の送信信号を、同一のクロックドメインにおいて実行されている数多くのグループの中へグループ化するステップと、
を含む、方法。 - それぞれのグループ毎の信号の全体数量は、アプリケーション周波数、要求される周波数、または、要求されるインターコネクト幅を使用して計算され、もしくは、
物理的リンクの数量を計算するために、これらのあらゆる組み合わせが使用される、
請求項21に記載の方法。 - それぞれの周波数グループに対する最適な時分割多重化ファクタは、物理的リンクおよび他のインターコネクト実施の数に基づいて計算される、
請求項21に記載の方法。 - より遅い周波数において実行している信号グループは、パーティション間で利用可能な物理的リンクのより少ない部分を使用する、
請求項21に記載の方法。 - より遅い周波数において実行している信号グループは、リンクに対してより高い時分割多重化ファクタを有する、
請求項21に記載の方法。 - より高い周波数において実行している信号グループは、パーティション間で利用可能な物理的リンクのより大きな部分を使用する、
請求項21に記載の方法。 - より高い周波数において実行している信号グループは、リンクに対してより低い時分割多重化ファクタを有する、
請求項21に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2013/078149 WO2015099799A1 (en) | 2013-12-28 | 2013-12-28 | Dynamic interconnect with partitioning on emulation and protyping platforms |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017505031A true JP2017505031A (ja) | 2017-02-09 |
JP6277279B2 JP6277279B2 (ja) | 2018-02-07 |
Family
ID=53479458
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016540655A Active JP6277279B2 (ja) | 2013-12-28 | 2013-12-28 | エミュレーションにおけるパーティショニングおよびプラットフォームのプロトタイピングを用いたダイナミックインターコネクト |
Country Status (7)
Country | Link |
---|---|
US (1) | US20160301414A1 (ja) |
EP (1) | EP3087676A4 (ja) |
JP (1) | JP6277279B2 (ja) |
KR (1) | KR20160078423A (ja) |
CN (1) | CN105794113B (ja) |
DE (1) | DE112013007735T5 (ja) |
WO (1) | WO2015099799A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3087496B1 (en) * | 2013-12-26 | 2019-02-27 | Intel Corporation | Transition-minimized low speed data transfer |
US10628625B2 (en) * | 2016-04-08 | 2020-04-21 | Synopsys, Inc. | Incrementally distributing logical wires onto physical sockets by reducing critical path delay |
EP4182832A1 (en) * | 2020-08-20 | 2023-05-24 | Siemens Industry Software Inc. | Hybrid switching architecture for serdes communication channels in reconfigurable hardware modeling circuits |
CN114330191B (zh) * | 2022-03-08 | 2022-06-10 | 上海国微思尔芯技术股份有限公司 | 一种信号复用传输的方法及装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5534522A (en) * | 1978-08-31 | 1980-03-11 | Fujitsu Ltd | Time sheaking multiple control system |
JPS5570148A (en) * | 1978-11-21 | 1980-05-27 | Toshiba Corp | Remote supervisory and controlling equipment |
JPS57116455A (en) * | 1981-01-09 | 1982-07-20 | Mitsubishi Electric Corp | Information transmitter |
JPS63157538A (ja) * | 1986-12-22 | 1988-06-30 | Nec Corp | 時分割多重信号の受信方法およびその装置 |
JPS63157537A (ja) * | 1986-12-22 | 1988-06-30 | Nec Corp | 時分割多重送信方法およびその装置 |
JPH04291839A (ja) * | 1991-03-20 | 1992-10-15 | Fujitsu Ltd | 時分割多重化信号の微分回路 |
WO2006077621A1 (ja) * | 2005-01-18 | 2006-07-27 | Mitsubishi Denki Kabushiki Kaisha | 多重化装置及び受信装置 |
US20110284727A1 (en) * | 2010-05-20 | 2011-11-24 | Panasonic Corporation | Ccd charge transfer drive device |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3772681A (en) * | 1970-10-14 | 1973-11-13 | Post Office | Frequency synthesiser |
GB9117645D0 (en) * | 1991-08-15 | 1991-10-02 | Motorola Ltd | Improvements in or relating to digital communication systems |
JP2959448B2 (ja) * | 1995-10-13 | 1999-10-06 | 日本電気株式会社 | 時分割多重ハイウェイのatmインタフェース装置 |
US6150863A (en) * | 1998-04-01 | 2000-11-21 | Xilinx, Inc. | User-controlled delay circuit for a programmable logic device |
EP1050824A3 (en) * | 1999-04-22 | 2004-01-28 | Matsushita Electric Industrial Co., Ltd. | Bidirectional signal transmission circuit and bus system |
US6584535B1 (en) * | 2000-01-31 | 2003-06-24 | Cisco Technology, Inc. | Configurable serial interconnection |
US6747485B1 (en) * | 2000-06-28 | 2004-06-08 | Sun Microsystems, Inc. | Sense amplifier type input receiver with improved clk to Q |
US6735709B1 (en) * | 2000-11-09 | 2004-05-11 | Micron Technology, Inc. | Method of timing calibration using slower data rate pattern |
US7552192B2 (en) * | 2002-12-18 | 2009-06-23 | Ronnie Gerome Carmichael | Massively parallel computer network-utilizing MPACT and multipoint parallel server (MPAS) technologies |
US7397792B1 (en) * | 2003-10-09 | 2008-07-08 | Nortel Networks Limited | Virtual burst-switching networks |
JP3816079B2 (ja) * | 2004-01-30 | 2006-08-30 | 株式会社半導体理工学研究センター | Uwb受信回路 |
KR100582577B1 (ko) * | 2004-08-19 | 2006-05-23 | 삼성전자주식회사 | Tdm 인터페이스를 위한 클럭 보정 장치 및 방법 |
US7720015B2 (en) * | 2005-08-17 | 2010-05-18 | Teranetics, Inc. | Receiver ADC clock delay base on echo signals |
US20110291702A1 (en) * | 2009-02-09 | 2011-12-01 | Shunichi Kaeriyama | Signal transmission system and signal transmission method |
US20110099407A1 (en) * | 2009-10-28 | 2011-04-28 | Ati Technologies Ulc | Apparatus for High Speed Data Multiplexing in a Processor |
US8995912B2 (en) * | 2012-12-03 | 2015-03-31 | Broadcom Corporation | Transmission line for an integrated circuit package |
-
2013
- 2013-12-28 KR KR1020167013985A patent/KR20160078423A/ko active Search and Examination
- 2013-12-28 JP JP2016540655A patent/JP6277279B2/ja active Active
- 2013-12-28 US US15/032,465 patent/US20160301414A1/en not_active Abandoned
- 2013-12-28 WO PCT/US2013/078149 patent/WO2015099799A1/en active Application Filing
- 2013-12-28 CN CN201380081271.8A patent/CN105794113B/zh active Active
- 2013-12-28 DE DE112013007735.3T patent/DE112013007735T5/de active Pending
- 2013-12-28 EP EP13900227.3A patent/EP3087676A4/en not_active Withdrawn
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5534522A (en) * | 1978-08-31 | 1980-03-11 | Fujitsu Ltd | Time sheaking multiple control system |
JPS5570148A (en) * | 1978-11-21 | 1980-05-27 | Toshiba Corp | Remote supervisory and controlling equipment |
JPS57116455A (en) * | 1981-01-09 | 1982-07-20 | Mitsubishi Electric Corp | Information transmitter |
JPS63157538A (ja) * | 1986-12-22 | 1988-06-30 | Nec Corp | 時分割多重信号の受信方法およびその装置 |
JPS63157537A (ja) * | 1986-12-22 | 1988-06-30 | Nec Corp | 時分割多重送信方法およびその装置 |
JPH04291839A (ja) * | 1991-03-20 | 1992-10-15 | Fujitsu Ltd | 時分割多重化信号の微分回路 |
WO2006077621A1 (ja) * | 2005-01-18 | 2006-07-27 | Mitsubishi Denki Kabushiki Kaisha | 多重化装置及び受信装置 |
US20110284727A1 (en) * | 2010-05-20 | 2011-11-24 | Panasonic Corporation | Ccd charge transfer drive device |
JP2011244297A (ja) * | 2010-05-20 | 2011-12-01 | Panasonic Corp | Ccd電荷転送用駆動装置 |
Also Published As
Publication number | Publication date |
---|---|
US20160301414A1 (en) | 2016-10-13 |
CN105794113B (zh) | 2019-06-25 |
WO2015099799A1 (en) | 2015-07-02 |
KR20160078423A (ko) | 2016-07-04 |
CN105794113A (zh) | 2016-07-20 |
EP3087676A1 (en) | 2016-11-02 |
JP6277279B2 (ja) | 2018-02-07 |
EP3087676A4 (en) | 2018-01-24 |
DE112013007735T5 (de) | 2016-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107005477B (zh) | 用于片上网络的基于链路延迟的路由装置 | |
US10169513B2 (en) | Method and system for designing FPGA based on hardware requirements defined in source code | |
Hansson et al. | CoMPSoC: A template for composable and predictable multi-processor system on chips | |
Akesson et al. | Composability and predictability for independent application development, verification, and execution | |
US9699096B2 (en) | Priority-based routing | |
CN107112042B (zh) | 数据信号的边沿感知同步的设备、系统和介质 | |
US9600384B2 (en) | System-on-chip verification | |
CN107113227B (zh) | 流水线化混合分组/电路交换片上网络 | |
WO2014133705A1 (en) | A method, apparatus, system for representing, specifying and using deadlines | |
EP2156305A1 (en) | Shared storage for multi-threaded ordered queues in an interconnect | |
JP6277279B2 (ja) | エミュレーションにおけるパーティショニングおよびプラットフォームのプロトタイピングを用いたダイナミックインターコネクト | |
Moreira et al. | Scheduling real-time streaming applications onto an embedded multiprocessor | |
Aguilera et al. | Process variation-aware workload partitioning algorithms for GPUs supporting spatial-multitasking | |
Hansson et al. | On-chip interconnect with aelite: composable and predictable systems | |
CN107111584B (zh) | 到片上网络的接口的高带宽核 | |
KR102440129B1 (ko) | 저전력 모드 지원 컴퓨터 시스템 및 그것의 방법 | |
Hansson et al. | A quantitative evaluation of a network on chip design flow for multi-core consumer multimedia applications | |
Hansson | A composable and predictable on-chip interconnect | |
Tuveri et al. | A runtime adaptive H. 264 video-decoding MPSoC platform | |
Chowdhury | AnyCore: Design, Fabrication, and Evaluation of Comprehensively Adaptive Superscalar Processors | |
US20230060111A1 (en) | System and method for electronic circuit simulation | |
de Campos | Run-Time Selection of Customized Accelerators | |
KR20240072272A (ko) | 메모리에 대한 동적 셋업 및 홀드 시간 조정 | |
Basu Roy Chowdhury | AnyCore: Design, Fabrication, and Evaluation of Comprehensively Adaptive Superscalar Processors. | |
US20130002334A1 (en) | Integrated circuit, electronic device and method for configuring a signal path for a timing sensitive signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171114 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20171211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6277279 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |