JP2017501487A

JP2017501487A - メタル／ビアプログラマブルゲートアレイ集積回路用のプログラマブルマクロ

Info

Publication number: JP2017501487A
Application number: JP2016534725A
Authority: JP
Inventors: パーク，ジョナサン; リュウ，イン，ハオ; リー，ジェレミー，ジア，ジェン
Original assignee: Baysand Inc
Current assignee: Baysand Inc
Priority date: 2013-12-04
Filing date: 2014-12-04
Publication date: 2017-01-12
Also published as: WO2015085036A3; KR20160093695A; KR101823281B1; US8875080B1; WO2015085036A2; CN106030582A

Abstract

メタル／ビアプログラマブルＩＣで使用するマルチパーソナリティプログラマブルマクロの作成を完全に自動化する設計方法が提供される。プログラマブル性は、プログラマブルスイッチを使用して実現され、各プログラマブルスイッチは、直列、並列、またはそれらの組み合わせで構成された１つまたは複数の層の１つまたは複数のメタルトレースおよび／またはビアを含み得る。複数の重なり合うスイッチが同じ位置に存在し得る。つまり、同じリソースの一部を使用するスイッチが定義され得る。これらのスイッチの任意の１つを「オン」にし、残りのスイッチをオフのままにすることができる。設計方法の一部として、電気回路設計のさまざまなネットまたは部分が、回路を閉じるハード接続で、または回路を開くかもしくは回路を開いたままにする非接続でスイッチを置換することにより、プログラムされる。この方法により、ルーティングまたはプログラミングのリソースを共有して、レイアウト領域の最適な使用を実現することができる。

Description

メタル／ビアプログラマブルゲートアレイ集積回路（IC）は、マクロセル、すなわち「マクロ」を使用して、ＩＣの機能を定義する。そのようなマクロには、たとえば、ＩＯバッファ、ＰＬＬ、ＤＬＬ、メモリセルなどがある。そのようなマクロは、典型的には、プログラマブルでなかった。結果として、既存のメタル／ビアプログラマブルゲートアレイＩＣから派生ＩＣを作成するには、典型的には、膨大な再設計が必要であった。プログラマブル性欠如の１つの考えられる理由は、プログラマブル層を利用する適切な設計方法が欠如していることである。

本発明は、以下の説明と、添付の図面の組み合わせより理解され得る。

マクロセルのカスタマイズ（プログラミング、個人化）を可能にするソフトスイッチを含む、ベース（コミットされていない）マクロセルの一部の回路図表現である。図１Ａのマクロセルの異なるカスタマイズの回路図表現である。図１Ａのマクロセルの異なるカスタマイズの回路図表現である。図１Ａのマクロセルの異なるカスタマイズの回路図表現である。カスタマイズされたフローを含む、集積回路設計フローのフローチャートである。カスタマイズされたフローを含む、別の集積回路設計フローのフローチャートである。図２Ａおよび図２Ｂのカスタマイズされたフローで使用され得るスイッチの一例の断面図である。図２Ａおよび図２Ｂのカスタマイズされたフローで使用され得るスイッチの別の例の断面図である。マクロセルのカスタマイズ（プログラミング、個人化）を可能にするソフトスイッチを含む、ベース（コミットされていない）マクロセルの一部の回路図表現である。図４Ａのマクロセルの異なるカスタマイズの回路図表現である。図４Ａのマクロセルの異なるカスタマイズの回路図表現である。図４Ａのマクロセルのレイアウト表現である。図４Ｂのマクロセルのレイアウト表現である。図４Ｃのマクロセルのレイアウト表現である。図４Ａのマクロセルの断面図である。図４Ｂのマクロセルの断面図である。図４Ｃのマクロセルの断面図である。スイッチがルーティングトラックをブロックするマクロセルの一部のレイアウト表現である。マクロセルが使用されないためにスイッチまたは内部信号メタルが除去された、図７Ａのマクロセルのレイアウト表現である。解放されたルーティングトラックが信号ソースと信号ターゲットとを接続するために使用されている、図７Ｂのマクロセルのレイアウト表現である。図７Ａのマクロセルの断面図である。図７Ｂのマクロセルの断面図である。図７Ｃのマクロセルの断面図である。マクロＡおよびマクロＢを含む第１の回路構成の回路図表現である。図９ＡのマクロＡのデバイスがマクロＢに再割り当てされ、新しいマクロＸおよびマクロＹが作成された、第２の回路構成の回路図表現である。図９Ａの回路構成の拡散層およびポリ層のレイアウト表現である。図９Ｂの回路構成の拡散層およびポリ層のレイアウト表現である。マクロ代替または再設計とマクロプログラミングとを示す回路図表現である。コミットされていない回路の回路図およびレイアウト表現である。図１２Ａの回路の第１のカスタマイズの回路図およびレイアウト表現である。図１２Ａの回路の第２のカスタマイズの回路図およびレイアウト表現である。

概要
メタル／ビアプログラマブルＩＣで使用するマルチパーソナリティプログラマブルマクロの作成を完全に自動化する設計方法が提供される。プログラマブル性は、プログラマブルスイッチを使用して実現され、プログラマブルスイッチの各々は、直列、並列、または直列と並列の組み合わせで構成された１つまたは複数の層の１つまたは複数のメタルトレースおよび／またはビアを含み得る。さらに、複数の重なり合うスイッチが同じ位置に存在し得る。つまり、同じリソースの一部を使用するスイッチが定義され得る。特定のリソースを共有するスイッチの任意の１つをオンにし、他のスイッチをオフにすることができる。設計方法の一部として、電気回路設計のさまざまなネットまたは部分が、回路を閉じるハード接続で、または回路を開くかもしくは回路を開いたままにする非接続でスイッチを置換することにより、プログラムされる。この方法により、ルーティングまたはプログラミングのリソースを共有して、レイアウト領域の最適な使用を実現することができる。

さまざまなパーソナリティのマクロの回路図およびレイアウトの作成は、単一の回路図およびレイアウトに基づいて完全に自動化され得る。ハードスイッチングデバイスは、最終的にプログラムされた回路図またはネットリストおよび回路設計レイアウトから完全に排除され得る。結果として、設計の物理的および動作的な表現が向上し、既存のＥＤＡツールとの完全な互換性が得られる。電気規則検査の際、スイッチデバイスが存在しない状態で、接続性をより正確に抽出することができる。寄生抽出の際、同様の利点が実現され、それによって抽出結果の精度が、スイッチデバイスをモデリングする必要性を伴わずに向上する。

一実施形態では、マクロベースのメタルプログラマブル集積回路を少なくとも１つのソフトウェアベース設計ツールを使用して設計する、コンピュータで実施される方法が提供される。この方法によると、複数のマクロの各々は、カスタマイズされていない回路図表現と、カスタマイズされていないレイアウト表現とによって表される。ソフトウェア設計ツールに対するユーザ入力が受け取られ、そのユーザ入力に基づいて、ソフトウェア設計ツールが、カスタマイズされた回路図表現およびカスタマイズされたレイアウト表現によって表される少なくとも１つの個人化されたマクロを自動的に生成する。

別の実施形態では、メタルプログラマブル集積回路のマクロセルの回路ノードをプログラム可能に相互接続する方法が提供される。設計段階で、複数の潜在的相互接続の各々がスイッチとして表される。このスイッチは、少なくとも２つの回路ノードを接続する配線シンボルとして表され得る。潜在的相互接続の各々について、回路ノードを接続するための物理リソースが予約される。物理リソースは、１つもしくは複数のビア、１つもしくは複数のメタル配線、または１つもしくは複数のビアと１つもしくは複数のメタル配線の両方を含む。異なる潜在的相互接続は、異なる物理レイアウトを有する。物理レイアウト段階で、潜在的相互接続の各々の状態が指定される。そして潜在的相互接続の各々について、その潜在的接続の１つもしくは複数のビア、１つもしくは複数のメタル配線、または１つもしくは複数のビアと１つもしくは複数のメタル配線の両方のレイアウトが実行される。

別の実施形態では、特定のレベル内で、すべてのプログラマブル相互接続スイッチおよび既存の相互接続を除去し、その後、新しい一群のプログラマブル相互接続スイッチおよび相互接続で置換することにより、マクロ設計Ａをマクロ設計Ｂ（異なる回路設計）に変換することができる。マクロＡおよびマクロＢの各々は、スイッチプログラミングフローを通じて、異なるパーソナリティの回路にさらにプログラムされ得る。

詳細な説明
ここで図１Ａを参照すると、回路ノードＮ１、Ｎ２、Ｎ３、およびＮ４を含む回路図の一部の図が示されている。この例では、ノードＮ１およびＮ２が水平メタル配線であり、ノードＮ３およびＮ４が垂直メタル配線である。この回路図は、「ソフト」プログラマブルスイッチＳ１、Ｓ２、Ｓ３、およびＳ４をさらに含んでいる。各スイッチは、２つの回路ノード間の配線で表され、白丸で表された回路ノードに結合されている。この表現は、プログラムされていない状態のスイッチを表す（スイッチは、他の回路要素と区別され得る限り、任意の他のシンボルで表すことができることに留意されたい）。図１Ａの回路は、コミットされていない、すなわちプログラムされていないベースマクロの一部の回路ノードを表し得る。

スイッチＳ１〜Ｓ４は、図１Ｂ〜図１Ｄに示されているように、ベースマクロのさまざまなカスタマイズに到達するために、さまざまな組み合わせおよび構成でプログラムされ得る。コミットされた状態では、スイッチがオンである場合、そのスイッチは黒丸になっている。図１Ｂでは、スイッチＳ１およびＳ４がオンであり、スイッチＳ２およびＳ３がオフである。スイッチＳ２およびＳ３はオフであるため、回路図から省略されている。図１Ｃでは、スイッチＳ２およびＳ３のみがオンである。図１Ｄでは、スイッチＳ１およびＳ２のみがオンである。

図２Ａを参照すると、図１のようなプログラマブルマクロおよびスイッチを使用する設計方法の一部のフローチャートが示されている。従来の設計方法では、論理（回路図）および物理（レイアウト）設計２０１が、標準のＡＳＩＣまたは従来のゲートアレイ設計フロー２２０に入力される。従来の設計フローでは、マクロの異なる機能を有するカスタマイズごとに、多数の論理（回路図）および物理（レイアウト）設計２０１が存在する可能性がある。典型的なＡＳＩＣ設計フローの工程は、たとえば、物理検証、設計規則検査、レイアウト対回路図検査、ＲＣ寄生抽出等を含み得る。一実施形態によると、図２Ａの設計フローは、図１のようなソフトスイッチを使用するプログラマブルマクロで、１つの論理（回路図）および物理（レイアウト）設計２０１からマクロのさまざまなパーソナリティまたは機能を生成することを可能にする、追加のカスタマイズされたフロー工程２１０を含む。これにより、開発および検証の時間が軽減され得る。

工程２１１で、さまざまなマクロ２０１の回路図およびレイアウト設計がプログラムされる。この工程で、開いた（オフ）スイッチが除去され、閉じた（オン）スイッチが電線と短絡される。プログラミングは、各スイッチの状態（開／閉）を決定する１つまたは複数のスイッチ仕様２１３に応じて実行される。その後、作成された修正済み回路図およびレイアウト設計２１５が、工程２２０に入力される。

図２Ａの設計方法に従って、マクロのさまざまなプログラム済みインスタンス（すなわち、さまざまなパーソナリティのマクロ）の回路図およびレイアウトの作成が、単一のカスタマイズされていない回路図およびレイアウトに基づいて完全に自動化され得る。

図２Ｂを参照すると、図１のようなプログラマブルマクロおよびスイッチを使用する設計方法の一部のフローチャートが示されている。図２Ａと比較すると、標準ＡＳＩＣ設計フローの工程（図２Ａの２２０）が分割されている。第１グループの工程２２０−１は、一実施形態では、レイアウト対回路図検査（LVS）および設計規則検査（DRC）を含む。これらの工程は、追加のカスタマイズされたフロー工程２１０の前に実行される。つまり、ＬＶＳおよびＤＲＣの工程は、コミットされていないレイアウトで実行される。カスタマイズされたフロー工程２１０に続き、ＡＳＩＣ設計フローの残りのグループの工程２２０−２が実行される。

ＬＶＳおよびＤＲＣをコミットされていないレイアウトで実行することで、マクロのさまざまなプログラム済みインスタンス（すなわち、さまざまなパーソナリティのマクロ）の生成されたレイアウトは、常に「ＬＶＳおよびＤＲＣクリーン」であり、さまざまなパーソナリティのマクロの開発および検証の時間が軽減される。

図３Ａおよび図３Ｂを参照すると、考えられるさまざまなスイッチレイアウトの例の断面図が示されている。スイッチは、直列または並列の１つまたは複数のプログラマブルレイアウト層（たとえば、メタルまたはビア）にマップされる。図３Ａの例では、スイッチはＶ２３−Ｍ３−Ｖ２３構成を有する。言い換えると、スイッチにより結合される回路ノードは、ビア、メタルトレース、および別のビアの組み合わせにより結合される。この例では、メタルトレースはメタル３層Ｍ３に属し、ビアはメタル３層の下にある、およびメタル２層の上にあるビア層Ｖ２３に属する。図３Ｂの例では、スイッチは、同様の表記を順守して、Ｖ２３−Ｍ３−Ｖ３４−Ｍ４構成を有する。

図４Ａ〜図４Ｃ、図５Ａ〜図５Ｃおよび図６Ａ〜図６Ｃを参照すると、さまざまなスイッチがメタル／ビアプログラミングリソースの同じコレクションの一部を共有し得る。図４Ａの例では、ノードＮ１、Ｎ２、Ｎ３は、水平および垂直の配線として論理的に表される垂直メタルトレースである。スイッチＳ１２は、ノードＮ１およびＮ２を潜在的に結合するものとして定義される。スイッチＳ１３は、ノードＮ１およびＮ３を潜在的に結合するものとして定義される。図４Ａの回路図は、現在コミットされていないベースマクロ設計の一部を表す。対応するレイアウト表現が図５Ａに示されている。このレイアウト表現は、ノードＮ１、Ｎ２、およびＮ３の各々に対応するメタルトレースの部分を示し、トラックＴ１の一部を破線で示している。このトラックＴ１内に、メタルトレースがメタル層Ｍ３上で形成され得る。トラックＴ１は、スイッチＳ１２およびＳ１３により共有される。対応する断面図が図６Ａに示されている。ベース設計では、ノードＮ１、Ｎ２、およびＮ３の各々に対応するメタルトレースが、メタル層Ｍ２を占め得る。ビア層Ｖ２３およびメタル層Ｍ３の内部には、構造が存在しない。

図４Ｂ、図５Ｂ、および図６Ｂを参照すると、第１のカスタマイズに応じて、スイッチＳ１２がオンであり、故に図４Ｂで黒丸により示されており、スイッチＳ１３がオフである（よって削除されている）。図５Ｂを見てわかるように、スイッチＳ１２は、ノードＮ１のメタルに接触するビアと、トラックＴ１内に形成されたメタルセグメントと、ノードＮ２のメタルに接触するビアとの組み合わせによって実現されている。対応する断面図が図６Ｂに示されている。

図４Ｃ、図５Ｃ、および図６Ｃを参照すると、第２のカスタマイズに応じて、スイッチＳ１３がオンであり、故に図４Ｃで黒丸により示されており、スイッチＳ１２がオフである（よって削除されている）。図５Ｃを見てわかるように、スイッチＳ１３は、ノードＮ１のメタルに接触するビアと、トラックＴ１内に形成されたより長いメタルセグメントと、ノードＮ３のメタルに接触するビアとの組み合わせによって実現されている。対応する断面図が図６Ｃに示されている。

上述のように、スイッチがオフの場合、作成される回路図から除去される。同時に、そのスイッチに対して事前に予約されていたリソースは解放される。これらの解放されたリソースは、たとえば追加のルーティングリソースとして、レイアウト時に使用され得る。この概念が図７Ａ〜図７Ｃおよび図８Ａ〜図８Ｃに示されている。図７Ａを参照すると、Ｍ２−Ｖ２３−Ｍ３−Ｖ２３スイッチ構造により結合された２つのメタルトレースを有するマクロの一部の上面図が示されている。スイッチ構造Ｓは、トラックＴ２の一部を占めている。また、信号ソースに接続するメタルトレースセグメントＭ３Ａと、信号ターゲットに接続するメタルトレースセグメントＭ３Ｂとが示されており、両メタルトレースセグメントＭ３ＡおよびＭ３ＢもトラックＴ２を占めている。トラックＴ２の一部がスイッチＳに対して予約されているため、ソースとターゲットとの間のルーティングはブロックされる。対応する断面図が図８Ａに示されている。

スイッチＳをオフにすると判断した場合、スイッチＳに対して以前に予約されていたトラックＴ２の一部ＮＳは、図７Ｂおよび図８Ｂに示されているように、予約解除され得る。結果として、メタルセグメントＭ３ＡおよびＭ３Ｂは、図７Ｃおよび図８Ｃに示されているように、信号ソースおよび信号ターゲットを接続する単一のメタルセグメントＭとして結合され得る。つまり、メタル／ビアプログラマブルベースアレイデバイスで割り当てられていたマクロリソースが使用されないとき、そのリソースに属するプログラマブルメタルおよびビアは除去されて、通常の場所およびルートフローの一部として信号ルーティングに譲られ得る。その後、解放されたリソースは、（上述した例でメタルセグメントＭ３ＡおよびＭ３Ｂを結合するメタルのように）「マクロ充填」フィーチャにより使用され得る。

これまでに説明した例では、特定のマクロに属するデバイス（すなわち、トランジスタ）の数が、スイッチのプログラミングに関係なく不変であると想定されていた。他の実施形態では、デバイス（プログラマブルでない層）がマクロの間に再割り当てされて、より広範なプログラマブル性が実現され得る。この再割り当ては、たとえば、新しいマクロの新しい回路設計を作成することにより達成され得る。その際、設計者は、最終的なレイアウトのベース層が元のレイアウトのベース層（たとえば、ポリシリコンおよび拡散）に一致する限り、回路を再構造化するための完全な柔軟性を有する。図９Ａを参照すると、各２つのデバイスを有する２つのマクロセルＡおよびＢの一部の上面図が示されている。図１０Ａに示されているように、デバイスは、たとえば、拡散領域とその拡散領域に重なるポリシリコンゲートとを各々に有するＭＯＳトランジスタであり得る。マクロＡとマクロＢとの間でデバイスの割り当てを変更することが望ましい場合がある。図９Ｂを参照すると、一例では、両方のマクロが２つのデバイスを有する代わりに、ここでマクロＸが１つのデバイスのみを有し、マクロＹが３つのデバイスを有するように、デバイスがマクロ間で再割り当てされている。拡散層およびポリ層での割り当てを示す、対応する図が図１０Ｂに示されている。拡散層およびポリ層自体は変更されていないことに留意されたい。

再割り当てのさらなる例が図１１に示されている。元の回路は、ＰトランジスタＰ１およびＰ２の取り合わせと、ＮトランジスタＮ１およびＮ２の取り合わせと、スイッチＳ１およびＳ２の取り合わせと、関連する相互接続とを含む、プログラムされていないマクロＡのインスタンスを組み込む。スイッチプログラミングを通じて、上述したように、マクロＡが、異なるパーソナリティの回路を得るようにプログラムされ得る。そのような回路の２つの例が図１１に示されている。回路の再設計および分割を通じて、マクロＡは異なるマクロＢに変換され得る。マクロＢで利用できるデバイスは、マクロＡで利用できるデバイスと同じであり、すなわち、ＰトランジスタＰ１およびＰ２と、ＮトランジスタＮ１およびＮ２である。この例では、マクロＢも、２つのスイッチＳ１およびＳ２を使用している。ただし、これらの回路要素は、マクロＢとマクロＡでは配置が異なり、異なる回路機能を実現している。上述したように、スイッチプログラミングを通じて、マクロＢは異なるパーソナリティの回路を得るようにプログラムされ得る。それらの回路の２つの例が図１１に示されている。図１０および図１１で、破線のボックスは、異なるマクロ間で再利用され得るサブマクロを表す。

プログラマブルスイッチを使用した回路カスタマイズのさらなる例が図１２Ａ〜図１２Ｃに示されている。図１２Ａを参照すると、コミットされていない状態の回路が示されている。トランジスタＭＰ３およびＭＰ３Ａが提供されている。トランジスタＭＰ３のゲート電極が入力ＩＮに接続されている。トランジスタＭＰ３Ａのゲート電極の接続は、スイッチＳＷ１２−１およびＳＷ１２−２のプログラミングに依存する。図１２Ａの下部に示されているように、スイッチＳＷ１２−１の物理的実現は、トレースｎ＿５の不連続性または連続性である。スイッチＳＷ１２−２の物理的実現は、トレースｎ＿５を供給バスＶＣＣＩＯに接続するビアの不存在または存在である。

図１２Ｂを参照すると、第１のカスタマイズに応じて、スイッチＳＷ１２−１は閉じるようにプログラムされ、スイッチＳＷ１２−２は開くようにプログラムされている。回路図では、スイッチＳＷ１２−１は接続線で置換されている。レイアウト図では、トレースｎ＿５のメタルが連続的になっている。スイッチＳＷ１２−２の場合、回路図では、トレースｎ＿５および供給バスＶＣＣＩＯに接触する接点を備える中空ボックスにより引き続き表されている（トレースｎ＿５は、スイッチＳＷ１２−２のプログラミングに関係なく、スイッチＳＷ１２−２を通って延長し、スイッチＳＷ１２−１に接続していることに留意されたい）。レイアウト図では、スイッチの閉状態でトレースｎ＿５を供給バスに接続するスイッチＳＷ１２−２に対応するビアは、埋められないままである。

図１２Ｃを参照すると、第２のカスタマイズに応じて、スイッチＳＷ１２−２は閉じるようにプログラムされ、スイッチＳＷ１２−１は開くようにプログラムされている。回路図では、スイッチＳＷ１２−２は接続線で置換されている。レイアウト図では、スイッチＳＷ１２−２に対応するビアは、トレースｎ＿５を供給バスに接続するように埋められている。スイッチＳＷ１２−１の場合、回路図では、トレースｎ＿５および入力ＩＮに接触する接点を備える中空ボックスにより引き続き表されている。レイアウト図では、トレースｎ＿５のメタルが不連続になっている。

本発明は、その精神または必須の特性から逸脱することなく他の特定の形式で具現化され得ることが、当業者により理解される。よって上述した説明は、あらゆる観点において、例示的であって限定的でないことが意図されている。発明の範囲は、上述した説明ではなく、添付の請求項によって示され、請求項の均等の意味および範囲に含まれるすべての変更は、請求項に包含されることが意図されている。

Claims

メタルプログラマブル集積回路のマクロセルの回路ノードをプログラム可能に相互接続する、コンピュータで実施される方法であって、設計段階で、複数の潜在的相互接続の各々を少なくとも２つの回路ノードを接続するグラフィカルフィーチャとしてコンピュータメモリで表し、前記グラフィカルフィーチャのインスタンスを示す前記メタルプログラマブル集積回路の設計の少なくとも一部を表示する工程と、前記複数の潜在的相互接続の各々について、前記少なくとも２つの回路ノードを接続するための物理リソースを予約する工程であって、前記物理リソースが、導体から成り、１つもしくは複数のビア、１つもしくは複数のメタル配線、または１つもしくは複数のビアと１つもしくは複数のメタル配線の両方を含み、前記複数の潜在的相互接続の異なる潜在的相互接続が、相互に代用できない異なる物理レイアウトを有する、工程と、物理レイアウト段階で、前記複数の潜在的相互接続の一部が接続として指定され、前記複数の潜在的相互接続の一部が非接続として指定されると共に、前記複数の潜在的相互接続の各々の状態をコンピュータメモリで接続または非接続として指定する工程と、接続として指定された前記複数の潜在的相互接続の各々について、前記潜在的相互接続のそれぞれの潜在的相互接続を含む前記１つもしくは複数のビア、１つもしくは複数のメタル配線、または１つもしくは複数のビアと１つもしくは複数のメタル配線の両方をレイアウトする工程とを含む、コンピュータで実施される方法。
非接続として指定された前記潜在的相互接続のサブセットについて、前記メタルプログラマブル集積回路の表現から潜在的相互接続の前記サブセットを除去する工程を含む、請求項１に記載の方法。
潜在的相互接続の前記サブセットを除去する工程により物理リソースが解放され、解放された前記物理リソースをルーティング過程で使用する工程を含む、請求項２に記載の方法。
前記１つもしくは複数のビア、１つもしくは複数のメタル配線、または１つもしくは複数のビアと１つもしくは複数のメタル配線の両方をレイアウトする工程により、デバイスが第１のマクロセルから第２のマクロセルに再割り当てされる、請求項１に記載の方法。
前記複数の潜在的相互接続の異なる潜在的相互接続が物理リソースを共有する、請求項１に記載の方法。
メタルプログラマブル集積回路のマクロセルの回路ノードをプログラム可能に相互接続する、コンピュータで実施される方法であって、設計段階で、複数のプログラマブルスイッチの各々を少なくとも２つの回路ノードを接続する配線としてコンピュータメモリで表し、前記配線のインスタンスを示す前記メタルプログラマブル集積回路の設計の少なくとも一部を表示する工程と、前記複数のプログラマブルスイッチの各々について、前記少なくとも２つの回路ノードを接続するための物理リソースを予約する工程であって、前記物理リソースが、導体から成り、１つもしくは複数のビア、１つもしくは複数のメタル配線、または１つもしくは複数のビアと１つもしくは複数のメタル配線の両方を含み、前記複数のプログラマブルスイッチの異なるプログラマブルスイッチが、相互に代用できない異なる物理レイアウトを有する、工程と、物理レイアウト段階で、前記複数のプログラマブルスイッチの一部が接続として指定され、前記複数のプログラマブルスイッチの一部が非接続として指定されると共に、前記複数のプログラマブルスイッチの各々の状態をコンピュータメモリで接続または非接続として指定する工程と、非接続として指定された前記複数のプログラマブルスイッチの各々について、前記プログラマブルスイッチのそれぞれのプログラマブルスイッチを含む前記１つもしくは複数のビア、１つもしくは複数のメタル配線、または１つもしくは複数のビアと１つもしくは複数のメタル配線の両方をレイアウトする工程とを含む、コンピュータで実施される方法。