JP2017228698A - 電極構造 - Google Patents
電極構造 Download PDFInfo
- Publication number
- JP2017228698A JP2017228698A JP2016124792A JP2016124792A JP2017228698A JP 2017228698 A JP2017228698 A JP 2017228698A JP 2016124792 A JP2016124792 A JP 2016124792A JP 2016124792 A JP2016124792 A JP 2016124792A JP 2017228698 A JP2017228698 A JP 2017228698A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- gold
- electrode
- wiring layer
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
【課題】従来の製造工程を変えることなく金ワイヤとの接合に十分なアルミニウム層の厚さを確保することにより、接合強度の低下が抑制された金とアルミニウムとを主成分とする接合がなされる電極構造を提供すること。
【解決手段】金とアルミニウムとを主成分とする接合がなされる電極構造であって、一部が露出したアルミニウム配線層を有する絶縁基板と、前記アルミニウム配線層の露出部分に積層されたアルミニウム電極と、前記アルミニウム電極と接合している金ワイヤとを備え、前記アルミニウム電極と金ワイヤとの接合により形成された金・アルミニウム合金が、前記アルミニウム電極と前記アルミニウム配線層との積層部分に隣接していることを特徴とする電極構造。
【選択図】図3
【解決手段】金とアルミニウムとを主成分とする接合がなされる電極構造であって、一部が露出したアルミニウム配線層を有する絶縁基板と、前記アルミニウム配線層の露出部分に積層されたアルミニウム電極と、前記アルミニウム電極と接合している金ワイヤとを備え、前記アルミニウム電極と金ワイヤとの接合により形成された金・アルミニウム合金が、前記アルミニウム電極と前記アルミニウム配線層との積層部分に隣接していることを特徴とする電極構造。
【選択図】図3
Description
本発明は金とアルミニウムとを主成分とする接合がなされる電極構造に関する。
光通信の普及に伴い、光通信装置の低コスト化が求められている。シリコンウエハのような大口径ウエハ上に、シリコンLSIと互換の製造プロセスを用い、シリコンフォトニクスのような微小光回路技術を用いて光回路を形成することで、1チップあたりの材料費を劇的に下げることが出来る。
シリコン基板上に形成する光デバイスのうち、光変調器、光検出器、光位相調整器などはその制御及び信号入出力のための電極を備えるが、シリコンLSIと互換の製造プロセスを用いる場合は、電極材料としてアルミニウムを用いることが多い。一方で、チップを搭載するキャリアやパッケージの電極材料は金であり、電極間のボンディングワイヤ材料も金であることが多い。ここで金とアルミニウムの異種材料接合が必要となるが、一般に、金・アルミニウム界面に形成される金・アルミニウム合金層がワイヤボンディング部分の信頼性を低下させることが知られている。
H. Ji et al., "Comparison of interface evolution of ultrasonic aluminum and gold wire wedge bonds during thermal aging", Materials Science and Engineering A, 2007 Feb.
すなわち、金・アルミニウム合金は、硬度が高く、その熱膨張率が金およびアルミニウムと大きく異なることから、界面部の熱膨張不整合により接合強度の低下を招くことが知られている。また、金とアルミニウムの拡散係数の差が接合面にボイドを発生し、接合強度を低下する。さらに金・アルミニウム合金は、高温下においてその形成が促されることから、ボンディング初期時には十分な接合強度が得られていたとしても、使用環境下で合金形成が進むため、長期信頼性確保が難しい。このため、ワイヤボンディング部分の信頼性を確保するためには、金・アルミニウム合金層の適正な制御が不可欠である。
図1は通常の金ワイヤとアルミニウムパッドのワイヤボンディングの断面を模式的に示した図である。絶縁層11の上部にアルミニウム電極パッド12が形成され、その上面に金ワイヤ21が接合される。この図ではボールボンディングを想定しているが、ウェッジ等の他のボンディング方法を取った場合も同じ断面構造になる。アルミニウム電極パッド12と金ワイヤ21の界面には、金・アルミニウム合金層31が形成される。一般に、アルミニウム電極パッド12の厚さは2μm程度と薄いのに対し、金ワイヤの直径は20μm以上あるため、合金を生成する成分としては、アルミニウムが不足し、合金形成後にはアルミニウム電極パッド12の厚さが薄くなる。
図2は、実際に200℃環境下で約100時間通電した際の、金・アルミニウム合金層の断面の電子顕微鏡写真である。絶縁層111上にアルミニウム電極パッド112が形成されており、その側方の上部より金ワイヤ121が接合されている。アルミニウム電極パッド112と金ワイヤ121との接合箇所には、金・アルミニウム合金層131が形成されているが、アルミニウム電極パッド112を大きく浸食し、結果として金・アルミニウム合金層131は絶縁層111の上部にまで達している。このように、アルミニウム電極パッド112が侵食されていることから、当該部分の接合強度は低下している。また、金・アルミニウム合金層131にはボイドが見受けられることからも、接合強度が低下していることがわかる。
このような問題を解決するためにはアルミニウム電極パッドの厚膜化が有効である。しかしながら、アルミニウム電極パッド層を厚くすると、ウエハ歪等が発生するなどその他の部分に影響を与えるため、製造工程全体の見直しが必要となる。
本発明は上記従来の問題を解決するものであり、本発明の課題は、従来の製造工程を変えることなく金ワイヤとの接合に十分なアルミニウム層の厚さを確保することにより、接合強度の低下が抑制された金とアルミニウムとを主成分とする接合がなされる電極構造を提供することを目的としている。
上記の課題を解決するために、一実施形態に記載された発明は、金とアルミニウムとを主成分とする接合がなされる電極構造であって、一部が凹部に形成され、該凹部において露出したアルミニウム配線層を有する絶縁基板と、前記凹部において露出した前記アルミニウム配線層に積層されたアルミニウム電極と、前記アルミニウム電極と接合している金ワイヤとを備え、前記アルミニウム電極と金ワイヤとの接合により形成された金・アルミニウム合金が、前記アルミニウム電極と前記アルミニウム配線層とが積層した前記凹部に設けられていることを特徴とする電極構造である。
以下、本発明の実施の形態について、詳細に説明する。
図3は本実施形態に係る電極構造を説明するための図である。本実施形態の電極構造は、一部が凹部(くぼみ、接続孔)に形成された絶縁基板11と、絶縁基板11の凹部において絶縁基板11から露出したアルミニウム配線層14と、アルミニウム配線層14に積層されたアルミニウム電極12と、アルミニウム電極12と接合している金ワイヤ21とを備えて構成される。金ワイヤ21とアルミニウム電極12との接合部分には、金・アルミニウム合金31が形成されている。
アルミニウム電極12およびアルミニウム配線層14は、アルミニウム100%でなくてもよく、アルミニウムを主成分とする材料で形成されている。金ワイヤ21も金100%でなくてもよく、金を主成分とする材料で形成されていればよい。
絶縁基板11は、アルミニウム配線層14を含む複数の層を積層して構成されている。アルミニウム配線層14は主に絶縁基板11中の層間配線として形成されるが、その一部は絶縁基板11の表面に形成された凹部の底部において絶縁基板11から露出している。アルミニウム配線層14を含む複数層を積層して絶縁基板11を形成した後に、アルミニウム配線層14の一部を絶縁基板11から露出させる。具体的には、選択的エッチングによりアルミニウム配線層14を覆う絶縁基板11の一部をエッチングして凹部を形成し、アルミニウム配線層14の一部を絶縁基板11から露出させる。
アルミニウム配線層14の絶縁基板11から露出した部分の面積(凹部の断面積)は、ビアを設ける場合よりも大きく形成される。アルミニウム配線層14の絶縁基板11から露出した部分にアルミニウム電極12が積層され、積層したアルミニウム電極12には金ワイヤ21が接合されるので、接合のために十分なスペースがあることが好ましい。また、金ワイヤ21とアルミニウム電極12との接合を容易にするために、アルミニウム配線層14が露出した部分の面積(凹部の断面積)が絶縁基板11の表面に近づくにしたがって徐々に大きくなるように斜面に取り囲まれて形成されている。アルミニウム電極12は、アルミニウム配線層14の露出部分である凹部から絶縁基板11の表面に亘って設けられることが好ましい。この場合、アルミニウム電極12はビア部分13により表面に引き出される。
金ワイヤ21と絶縁基板11との間には、アルミニウム電極12とアルミニウム配線層14とが存在するため、金・アルミニウム合金31に隣接して存在するアルミニウム層の厚さは、アルミニウム電極12とアルミニウム配線層14の厚さの総和となる。アルミニウム電極パッド12だけの場合と比べ、大幅な厚膜化が可能であり、高温下で金・アルミニウム合金層31の形成が促されたとしても、十分な厚さのアルミニウムを残存することが可能である。
通常のシリコンデバイスの場合、絶縁基板11の内部配線層としてアルミニウム配線層14を用いており、アルミニウム配線層14を露出する手法も従来のビアを形成するのと同様に形成することから、従来の製造工程を変えることなく本構造を導入することが出来る。
また本実施形態のようにアルミニウム電極12をアルミニウム配線層14に積み重ねる場合は、既存のアルミニウム配線層14を活用するのでウエハ歪への影響はなく、前述のとおり既存の工程への変更を伴わないため、導入障壁が低いという利点がある。ちなみに図1に示すような従来の構成でアルミニウム電極12を何層か積層することによりアルミニウム層の厚さを厚くする場合、ウエハ歪が問題となる場合がある。すなわち、従来の構成ではアルミニウム電極12上へのアルミニウム層のさらなる堆積はウエハ歪(応力)に影響を及ぼすため、結果的には複数層の形成が困難であった。
以上の実施形態では、アルミニウム配線層14が単層である場合を例に挙げて説明したが、アルミニウム配線層14が複数の層から構成されていてもよい。
図3に示す例ではボールボンディングを例に挙げて説明したが、ウェッジ等の他のボンディング方法を取った場合も同じ断面構造になる。
11 絶縁層
12 アルミニウム電極
13 ビア部分
14 アルミニウム配線層
21 金ワイヤ
31 金・アルミニウム合金
111 絶縁層
112 アルミニウム電極
121 金ワイヤ
131 金・アルミニウム合金
12 アルミニウム電極
13 ビア部分
14 アルミニウム配線層
21 金ワイヤ
31 金・アルミニウム合金
111 絶縁層
112 アルミニウム電極
121 金ワイヤ
131 金・アルミニウム合金
Claims (3)
- 金とアルミニウムとを主成分とする接合がなされる電極構造であって、
一部が凹部に形成され、該凹部において露出したアルミニウム配線層を有する絶縁基板と、
前記凹部において露出した前記アルミニウム配線層に積層されたアルミニウム電極と、
前記アルミニウム電極と接合している金ワイヤとを備え、
前記アルミニウム電極と金ワイヤとの接合により形成された金・アルミニウム合金が、前記アルミニウム電極と前記アルミニウム配線層とが積層した前記凹部に設けられていることを特徴とする電極構造。 - 前記アルミニウム電極は、前記凹部から前記絶縁基板の表面に亘って設けられていることを特徴とする請求項1に記載の電極構造。
- 前記凹部は、断面積が絶縁基板の表面に近づくにしたがって徐々に大きくなるように斜面に取り囲まれて形成されていることを特徴とする請求項1または2に記載の電極構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016124792A JP2017228698A (ja) | 2016-06-23 | 2016-06-23 | 電極構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016124792A JP2017228698A (ja) | 2016-06-23 | 2016-06-23 | 電極構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017228698A true JP2017228698A (ja) | 2017-12-28 |
Family
ID=60892156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016124792A Pending JP2017228698A (ja) | 2016-06-23 | 2016-06-23 | 電極構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017228698A (ja) |
-
2016
- 2016-06-23 JP JP2016124792A patent/JP2017228698A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10090351B2 (en) | Semiconductor device having gaps within the conductive parts | |
US7045886B2 (en) | Semiconductor device and method of fabricating the same | |
US8896121B2 (en) | Chip assembly system | |
JP6320556B2 (ja) | パワーモジュール | |
JP2010171386A (ja) | 半導体装置及びその製造方法 | |
CN105633049B (zh) | 封装结构的制法 | |
US20140190732A1 (en) | Carrier Device, Electrical Device Having a Carrier Device and Method for Producing Same | |
US20150156862A1 (en) | Method for producing a mechanically autonomous microelectronic device | |
US10759714B2 (en) | Method for producing a metal-ceramic substrate | |
JP2009283484A (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の実装構造 | |
US7045831B2 (en) | Semiconductor device | |
JP2019165110A (ja) | 半導体装置 | |
JP2013021085A (ja) | インターポーザ及びその製造方法、並びに半導体装置及びその製造方法 | |
JP2009176833A (ja) | 半導体装置とその製造方法 | |
JP2017228698A (ja) | 電極構造 | |
JP6335132B2 (ja) | 半導体装置、および、半導体装置の製造方法 | |
JP2017034074A (ja) | 半導体装置 | |
TWI409933B (zh) | 晶片堆疊封裝結構及其製法 | |
JP2013052449A (ja) | Memsセンサ | |
JP5192930B2 (ja) | 接合方法 | |
JP2017069366A (ja) | 半導体装置およびその製造方法 | |
WO2016171122A1 (ja) | 半導体装置及びその製造方法 | |
JP4829161B2 (ja) | 半導体装置の製造方法 | |
JP2009182209A (ja) | 半導体装置 | |
JP2014123611A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190423 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191015 |