JP2017221014A

JP2017221014A - 昇圧回路

Info

Publication number: JP2017221014A
Application number: JP2016113418A
Authority: JP
Inventors: 俊太郎井上; Shuntaro Inoue; 健一 ▲高▼木; Kenichi Takagi; 杉山　隆英; Takahide Sugiyama; 隆英杉山
Original assignee: Toyota Central R&D Labs Inc
Current assignee: Toyota Central R&D Labs Inc
Priority date: 2016-06-07
Filing date: 2016-06-07
Publication date: 2017-12-14
Anticipated expiration: 2036-06-07
Also published as: JP6711150B2

Abstract

【課題】任意の昇圧比及び負荷に適用可能であり、かつ電圧スパイクを抑制することができる昇圧回路を提供する。【解決手段】昇圧回路は、１次側トランスコイルＬｐと２次側トランスコイルＬｓを有するハイブリッドトランス１０とフライングキャパシタＣｆ及び３つの半導体スイッチ素子Ｓ１〜Ｓ３を備える。１次側トランスコイルＬｐは２次側トランスコイルＬｓに接続され、２次側トランスコイルＬｓの他端はフライングキャパシタＣｆの一端に接続される。フライングキャパシタＣｆの他端は半導体スイッチ素子Ｓ１に接続され、２次側トランスコイルＬｓ及びフライングキャパシタＣｆに並列に半導体スイッチ素子Ｓ３が接続される。【選択図】図１

Description

本発明は、昇圧回路に関する。

燃料電池等、従来よりも低電圧・高電流特性を有する電池の普及に伴い、昇圧回路としても効率が相対的に悪化する高デューティでの動作が必要となってきている。例えば、燃料電池自動車では、燃料電池からの電力を昇圧回路で昇圧してインバータ回路、さらにはモータに供給するが、昇圧回路で１００Ｖを６５０Ｖ程度まで高昇圧比で昇圧する際に、高デューティとすると効率が悪化してしまうため、高デューティでなくとも高昇圧比が実現できる昇圧回路が望まれる。

図１０は、従来の一般的な昇圧回路を示す。スイッチ素子Ｓ１，Ｓ２及びリアクトルからなる、所謂昇圧チョッパである。入力電圧をＶｉ、出力電圧をＶｏ、スイッチ素子Ｓ２のオンデューティをＤとすると、
Ｖｏ／Ｖｉ＝１／（１−Ｄ）
である。

また、図１１は、チョークコイルの代わりにハイブリッドトランスを用いた昇圧回路を示す。ハイブリッドトランスの巻数比を１：Ｎとすると、
Ｖｏ／Ｖｉ＝（Ｎ＋１）Ｄ／（１−Ｄ）＋１
である。

従って、ハイブリッドトランスを用いることで、オンデューティを極端に高い値にしなくても高昇圧比を得ることが可能であるが、ハイブリッドトランスの漏れインダクタンスを流れる電流波形が不連続となるため、スイッチング時に大きな電圧スパイクが生じる問題がある。

特許文献１には、ハイブリッドトランスとフライングキャパシタを用いた共振型降圧回路が記載されている。

図１２は、特許文献１に記載された回路構成を示す。スイッチ素子Ｓ１，Ｓ２、巻数比Ｎ１：Ｎ２のハイブリッドトランス、及びフライングキャパシタＣｒを備える。Ｓ１オン、Ｓ２オフの状態、及びＳ１オフ、Ｓ２オンの状態のいずれにおいても、ハイブリッドトランスの漏れインダクタンスには常に電流経路が確保されているため、共振動作を用いることで電圧スパイクを抑制できるとしている。

なお、図１２の回路構成は共振型降圧回路として記載されているが、図中ＣＲで示すダイオードを能動スイッチ素子に置き換えることで昇圧回路として機能し得る。

米国特許第９２３１４７１号明細書

しかしながら、図１２に示す回路では、共振動作を用いて電圧スパイクを抑制しており、任意の昇圧比及び負荷で所望の共振動作を実現することは困難であり、特定の昇圧比及び負荷にその適用が限られてしまうという問題がある。

本発明の目的は、任意の昇圧比及び負荷に適用可能であり、かつ電圧スパイクを抑制することができる昇圧回路を提供することにある。

本発明は、１次側トランスコイル及び２次側トランスコイルからなるハイブリッドトランスと、２次側トランスコイルに直列に接続されるフライングキャパシタと、直列接続される２次側トランスコイル及びフライングキャパシタに対し、直列及び並列に接続されるスイッチ素子と、スイッチ素子に並列に接続される還流ダイオードとを備える昇圧回路である。

本発明の１つの実施形態では、１次側トランスコイルの一端は電源に接続され、１次側トランスコイルの他端は２次側トランスコイルの一端に接続され、２次側トランスコイルの他端はフライングキャパシタの一端に接続され、フライングキャパシタの他端は第１のスイッチ素子に接続され、直列接続される２次側トランスコイル及びフライングキャパシタに並列に第３のスイッチ素子が接続され、１次側トランスコイルと２次側トランスコイルの中点と電源との間に第２のスイッチ素子が接続される。

本発明の他の実施形態では、１次側トランスコイルの一端は電源に接続され、１次側トランスコイルの他端はフライングキャパシタの一端に接続され、フライングキャパシタの他端は２次側トランスコイルの一端に接続され、２次側トランスコイルの他端は第１のスイッチ素子に接続され、直列接続される２次側トランスコイル及びフライングキャパシタに並列に第３のスイッチ素子が接続され、１次側トランスコイルとフライングキャパシタの中点と電源との間に第２のスイッチ素子が接続される。

本発明のさらに他の実施形態では、１次側トランスコイルの一端は電源に接続され、１次側トランスコイルの他端は第１のスイッチ素子の一端に接続され、第１のスイッチ素子の他端は２次側トランスコイルの一端に接続され、２次側トランスコイルの他端はフライングキャパシタに接続され、直列接続される２次側トランスコイル及びフライングキャパシタに並列に第３のスイッチ素子が接続され、１次側トランスコイルと第１のスイッチ素子の中点と電源との間に第２のスイッチ素子が接続される。

本発明のさらの他の実施形態では、１次側トランスコイルの一端は電源に接続され、１次側トランスコイルの他端は第１のスイッチ素子の一端に接続され、第１のスイッチ素子の他端はフライングキャパシタの一端に接続され、フライングキャパシタの他端は２次側トランスコイルに接続され、直列接続されるフライングキャパシタ及び２次側トランスコイルに並列に第３のスイッチ素子が接続され、１次側トランスコイルと第１のスイッチ素子の中点と電源との間に第２のスイッチ素子が接続される。

本発明によれば、共振動作を用いることなく電圧スパイクを抑制することができ、任意の昇圧比及び負荷に適用できる。また、本発明では、オンデューティを極端に高い値にしなくても相対的に高昇圧比を得ることができる。

実施形態の回路構成図である。実施形態の動作を示すタイミングチャートである。実施形態の動作状態を示す説明図（その１）である。実施形態の動作状態を示す説明図（その２）である。実施形態の動作状態を示す説明図（その３）である。実施形態のオンデューティと電圧ゲインの関係を示すグラフ図である。他の実施形態の回路構成図である。さらに他の実施形態の回路構成図である。さらに他の実施形態の回路構成図である。従来の回路構成図である。従来の他の回路構成図である。従来のさらに他の回路構成図である。

以下、図面に基づき本発明の実施形態について説明する。

まず、本実施形態の基本原理について説明する。

図１１に示すように、ハイブリッドトランスを用いることでスイッチングデューティを極端に高い値にしなくても高昇圧比を得ることが可能であるが、ハイブリッドトランスの漏れインダクタンスを流れる電流波形が不連続となるのでスイッチング時に大きな電圧スパイクが生じてしまう。他方、図１２に示すように、ハイブリッドトランスとフライングキャパシタを用いた共振動作では電圧スパイクを抑制することが可能であるが、適用範囲が限定されてしまう。

そこで、本実施形態では、ハイブリッドトランスを用いつつ、共振動作を行うことなくスイッチング時の電圧スパイクを抑制する。

すなわち、図１１の回路構成を起点とすると、ハイブリッドトランスの２次側トランスコイルに直列にフライングキャパシタを接続するとともに、２次側トランスコイル及びフライングキャパシタと並列にスイッチング素子を接続する。そして、当該スイッチング素子に並列にダイオード、いわゆる還流ダイオードを接続する。

電源からの電力によりハイブリッドトランスを介してフライングキャパシタを充電し、その後にスイッチング素子をオン／オフして出力側に電力を出力する際に、２次側トランスコイル及びフライングキャパシタに並列に接続されたスイッチ素子の還流ダイオードに電流が流れ、ハイブリッドトランスの１次側トランスコイルと２次側トランスコイルの電流が等しくなるまで電流が流れ続ける。このような還流ダイオードによる還流により、スイッチング時においても電流の連続性が維持されるので、共振動作を行うことなくスイッチング時の電圧スパイクを抑制することができる。

以下、本実施形態について、具体的に説明する。

図１は、本実施形態における昇圧回路の回路構成を示す。昇圧回路は、ハイブリッドトランス１０、第１の半導体スイッチ素子Ｓ１、第２の半導体スイッチ素子Ｓ２、第３の半導体スイッチ素子Ｓ３、及びフライングキャパシタＣｆを備える。ハイブリッドトランス１０は、１次側トランスコイルＬｐと２次側トランスコイルＬｓから構成され、トランス動作とリアクトル動作を行う。１次側トランスコイルＬｐは電源１２に接続され、１次側トランスコイルＬｐと２次側トランスコイルＬｓの巻数比は１：Ｎであり、結合率はｋＬである。２次側トランスコイルＬｓとフライングキャパシタＣｆは直列接続され、第１の半導体スイッチ素子Ｓ１は、直列接続された２次側トランスコイルＬｓ及びフライングキャパシタＣｆに直列接続され、第３の半導体スイッチ素子Ｓ３は、直列接続された２次側トランスコイルＬｓ及びフライングキャパシタＣｆに並列接続される。第１の半導体スイッチ素子Ｓ１、第２の半導体スイッチ素子Ｓ２、第３の半導体スイッチ素子Ｓ３のそれぞれには、並列にダイオード、いわゆる還流ダイオードが接続される。

より詳しくは、以下の通りである。すなわち、電源１２の正極側に１次側トランスコイルＬｐの一端が接続され、１次側トランスコイルＬｐの他端に半導体スイッチ素子Ｓ２が接続される。電源１２の入力電圧をＶｉとする。半導体スイッチ素子Ｓ２の他端は電源１２の負極側に接続される。半導体スイッチ素子Ｓ２には並列に還流ダイオードが接続される。１次側トランスコイルＬｐと半導体スイッチ素子Ｓ２の中点Ｐに２次側トランスコイルＬｓ及びフライングキャパシタＣｆが互いに直列接続される。言い換えれば、１次側トランスコイルＬｐと２次側トランスコイルＬｓの中点に半導体スイッチ素子Ｓ２が接続される。

また、２次側トランスコイルＬｓ及びフライングキャパシタＣｆと並列に半導体スイッチ素子Ｓ３が接続され、半導体スイッチ素子Ｓ３には並列に還流ダイオードが接続される。フライングキャパシタＣｆの他端にはフライングキャパシタＣｆと直列に半導体スイッチ素子Ｓ１が接続され、半導体スイッチ素子Ｓ１には並列に還流ダイオードが接続される。半導体スイッチ素子Ｓ１の他端と、半導体スイッチ素子Ｓ２の他端との間にキャパシタ（出力キャパシタ）Ｃが接続される。出力キャパシタＣには負荷が接続され、出力電圧Ｖｏが出力される。

半導体スイッチ素子Ｓ１，Ｓ２，Ｓ３は、例えばＭＯＳトランジスタで構成されるが、これに限定されない。半導体スイッチ素子Ｓ１，Ｓ２，Ｓ３のスイッチングは、マイコンで構成される図示しない制御回路からの信号によって制御される。制御回路は、半導体スイッチ素子Ｓ１，Ｓ２，Ｓ３のオン／オフタイミングを制御し、具体的には、半導体スイッチ素子Ｓ１をオフして半導体スイッチ素子Ｓ２及びＳ３をオンし、次に、半導体スイッチ素子Ｓ１をオンし、半導体スイッチ素子Ｓ２及びＳ３をオフする動作を繰り返す。制御回路は、半導体スイッチ素子のオンデューティを制御することで出力電圧Ｖｏを制御する。

図１２に示す回路と図１に示す回路とを対比すると、図１２に示す回路ではハイブリッドトランスを構成する両トランスコイルとフライングキャパシタＣｒを結ぶ経路に半導体スイッチ素子Ｓ２が接続されているのに対し、図１に示す回路ではハイブリッドトランス１０を構成する片側の２次側トランスコイルＬｓとフライングキャパシタＣｆを結ぶ経路に半導体スイッチ素子Ｓ３が接続される構成である。

図２は、図１に示す回路構成の動作波形を示す。図２（ａ）は半導体スイッチ素子Ｓ１，Ｓ２，Ｓ３の動作波形、図２（ｂ）は１次側トランスコイルＬｐ及び２次側トランスコイルＬｓの両端電圧ＶＬｐ及びＶＬｓ、図２（ｃ）は１次側トランスコイルＬｐ及び２次側トランスコイルＬｓの電流ｉＬｐ及びｉＬｓと出力電流ｉｏ、図２（ｄ）はハイブリッドトランス１０のコア内磁束密度Ｂを示す。また、図において、Ｄは半導体スイッチ素子Ｓ２のオンデューティ、Ｔは半導体素子のスイッチング周期を示す。

期間１は、半導体スイッチ素子Ｓ１をオフ、半導体スイッチ素子Ｓ２及びＳ３をオンとする期間である。図３に、この期間の電流の流れを示す。電源１２とハイブリッドトランス１０及びフライングキャパシタＣｆが接続され、電源１２からハイブリッドトランス１０を介してフライングキャパシタＣｆに充電する。つまり、ハイブリッドトランス１０のトランス動作によってフライングキャパシタＣｆへ電力を供給する。また、これと同時にハイブリッドトランス１０のリアクトル動作により磁気素子にエネルギが蓄積される。１次側トランスコイルＬｐ及び２次側トランスコイルＬｓに電流ｉＬｐ、ｉＬｓが流れるが、半導体スイッチ素子Ｓ１はオフであるため出力電流ｉｏはゼロである。期間１の長さはＤＴである。

期間２は、半導体スイッチ素子Ｓ１をオン、半導体スイッチ素子Ｓ２及びＳ３をオフとする期間である。図４に、この期間の電流の流れを示す。電源１２と１次側トランスコイルＬｐ、２次側トランスコイルＬｓ、フライングキャパシタＣｆ、半導体スイッチ素子Ｓ１が互いに直列に接続され、１次側トランスコイルＬｐと２次側トランスコイルＬｓに流れる電流ｉＬｐ、ｉＬｓが等しくなるまで、つまりｉＬｐ＝ｉＬｓとなるまで半導体スイッチ素子Ｓ３に並列に接続された還流ダイオードに還流する。図２（ｃ）において、期間２においてｉＬｐ及びｉＬｓはそれぞれ減少し、期間２の終わりのタイミングにおいてｉＬｐ＝ｉＬｓとなる。

期間３は、期間２と同様に半導体スイッチ素子Ｓ１をオン、半導体スイッチ素子Ｓ２及びＳ３をオフとする期間である。期間３は、期間２において、ｉＬｐ＝ｉＬｓとなった後の期間である。図５に、この期間の電流の流れを示す。電源とフライングキャパシタＣｆが直列接続となり、出力キャパシタ側へ電力を供給する。電源とフライングキャパシタＣｆが直列接続となるため、直流電流が低減され、ハイブリッドトランス１０のコア内磁束密度もこれに応じて低減される。期間２，３の長さは、（１−Ｄ）Ｔである。期間２は、期間３の初期期間ということもできる。

このように、期間２においてダイオード還流により電流の連続性が維持され、期間３においてハイブリッドトランスのトランス動作による給電を行いながら電源１２とフライングキャパシタＣｆの直列接続で昇圧を行うので、共振動作を用いなくても電圧スパイクを抑制し得る。

フライングキャパシタＣｆの電圧をＶｆ、出力電力をＰｏとすると、図１の回路では、
Ｖｏ＝（Ｖｉ＋Ｖｆ）／（１−Ｄ）
である。但し、
Ｖｆ＝｛−ＬｅｑＰｏ＋（Ｌｅｑ^２Ｐｏ^２＋Ｔ^２Ｄ^４Ｖｉ^４）^０．５｝／（ＴＤ^２Ｖｉ）
Ｌｅｑ＝（１−ｋＬ）Ｌｐ＋（１−ｋＬ）Ｌｓ／Ｎ^２
である。すなわち、出力電圧Ｖｏは、オンデューティＤ及び出力電力Ｐｏにより制御される。

図６は、上記の式を用いた本実施形態の昇圧回路の昇圧比を示す。また、比較のため、図１０及び図１１に示す昇圧回路の昇圧比も併せて示す。図において、横軸は半導体スイッチ素子Ｓ２のオンデューティＤ、縦軸は昇圧比Ｖｏ／Ｖｉを示す。符号１００，１０２，１０４は、それぞれ図１０、図１１、図１の回路での昇圧比である。計算の都合上、Ｎ＝１とした。図１に示す本実施形態の昇圧回路では、図１１に示す昇圧回路と同様に、図１０に示す昇圧回路と比べて相対的に低いオンデューティＤでも高い昇圧比を得ることができ、かつ、図１１に示す昇圧回路で生じ得る電圧スパイクも抑制することができる。

本願発明者等は、図１に示す回路をＰｏ＝１０００Ｗ、Ｖｉ＝７Ｖ、Ｖｏ＝４８Ｖ、Ｎ＝２として回路設計した場合に、図１０に示す昇圧回路と比べて体積を約５０％低減し得ることを確認している。図１に示す回路では、高昇圧比動作でもオンデューティＤを極端に大きくする必要がないので、出力電流リプルを低減でき、出力キャパシタサイズを低減できる。

本実施形態の昇圧回路は、任意の昇圧比及び負荷に適用し得るものであり、かつ、その体積も従来に比べて低減できるため、例えばハイブリッド自動車や燃料電池車等に搭載され得る。

以上、本発明の実施形態について説明したが、本発明はこれに限定されるものではなく、種々の変形が可能である。特に、図１の回路構成において、互いに直列に接続される素子あるいは素子セットを入れ替えても回路的に等価であるため、この観点からの変形例が可能である。

図７は、一つの変形例の昇圧回路である。図１との相違点は、図１において直列接続された２次側トランスコイルＬｓとフライングキャパシタＣｆの位置を入れ替えたものである。

すなわち、電源１２の正極側にハイブリッドトランス１０の１次側トランスコイルＬｐの一端が接続され、１次側トランスコイルＬｐの他端に半導体スイッチ素子Ｓ２が接続される。半導体スイッチ素子Ｓ２の他端は電源１２の負極側に接続される。半導体スイッチＳ２には並列に還流ダイオードが接続される。１次側トランスコイルＬｐと半導体スイッチＳ２の中点ＰにフライングキャパシタＣｆと２次側トランスコイルＬｓが互いに直列接続される。また、フライングキャパシタＣｆ及び２次側トランスコイルＬｓと並列に半導体スイッチ素子Ｓ３が接続され、半導体スイッチ素子Ｓ３には並列に還流ダイオードが接続される。２次側トランスコイルＬｓの他端には２次側トランスコイルＬｓと直列に半導体スイッチ素子Ｓ１が接続され、半導体スイッチ素子Ｓ１には並列に還流ダイオードが接続される。半導体スイッチ素子Ｓ１の他端と、半導体スイッチ素子Ｓ２の他端との間に出力キャパシタＣが接続される。

図８は、他の変形例の昇圧回路である。図１との相違点は、図１において直列接続された、２次側トランスコイルＬｓ、フライングキャパシタＣｆ及び半導体スイッチＳ３のセットと半導体スイッチＳ１の位置を入れ替えたものである。

すなわち、電源１２の正極側にハイブリッドトランス１０の１次側トランスコイルＬｐの一端が接続され、１次側トランスコイルＬｐの他端に半導体スイッチ素子Ｓ２が接続される。半導体スイッチ素子Ｓ２の他端は電源１２の負極側に接続される。半導体スイッチＳ２には並列にダイオードが接続される。１次側トランスコイルＬｐと半導体スイッチＳ２の中点Ｐに半導体スイッチＳ１の一端が接続される。半導体スイッチ素子Ｓ１には並列に還流ダイオードが接続される。半導体スイッチＳ１の他端には、２次側トランスコイルＬｓ及びフライングキャパシタＣｆが直列接続される。２次側トランスコイルＬｓ及びフライングキャパシタＣｆと並列に半導体スイッチ素子Ｓ３が接続され、半導体スイッチ素子Ｓ３には並列に還流ダイオードが接続される。フライングキャパシタＣｆの他端と、半導体スイッチ素子Ｓ２の他端との間に出力キャパシタＣが接続される。

図９は、さらに他の変形例の昇圧回路である。図８との相違点は、図８において直列接続された２次側トランスコイルＬｓとフライングキャパシタＣｆの位置を入れ替えたものである。

すなわち、電源１２の正極側にハイブリッドトランス１０の１次側トランスコイルＬｐの一端が接続され、１次側トランスコイルＬｐの他端に半導体スイッチ素子Ｓ２が接続される。半導体スイッチ素子Ｓ２の他端は電源１２の負極側に接続される。半導体スイッチＳ２には並列にダイオードが接続される。１次側トランスコイルＬｐと半導体スイッチＳ２の中点Ｐに半導体スイッチＳ１の一端が接続される。半導体スイッチ素子Ｓ１には並列に還流ダイオードが接続される。半導体スイッチＳ１の他端には、フライングキャパシタＣｆと２次側トランスコイルＬｓが直列接続される。フライングキャパシタＣｆ及び２次側トランスコイルＬｓと並列に半導体スイッチ素子Ｓ３が接続され、半導体スイッチ素子Ｓ３には並列に還流ダイオードが接続される。２次側トランスコイルＬｓの他端と、半導体スイッチ素子Ｓ２の他端との間に出力キャパシタＣが接続される。

図７〜図９に示される何れの回路も、図１に示される回路と同様に動作し、図１０に示す昇圧回路と比べて相対的に低いオンデューティＤでも高い昇圧比を得ることができ、かつ、図１１に示す昇圧回路で生じ得る電圧スパイクを抑制できる。

１０ハイブリッドトランス、Ｌｐ１次側トランスコイル、Ｌｓ２次側トランスコイル、１２電源、Ｃｆフライングキャパシタ、Ｓ１，Ｓ２，Ｓ３半導体スイッチ素子。

Claims

１次側トランスコイル及び２次側トランスコイルからなるハイブリッドトランスと、
２次側トランスコイルに直列に接続されるフライングキャパシタと、
直列接続される２次側トランスコイル及びフライングキャパシタに対し、直列及び並列に接続されるスイッチ素子と、
スイッチ素子に並列に接続される還流ダイオードと、
を備える昇圧回路。
請求項１に記載の昇圧回路において、
１次側トランスコイルの一端は電源に接続され、
１次側トランスコイルの他端は２次側トランスコイルの一端に接続され、２次側トランスコイルの他端はフライングキャパシタの一端に接続され、
フライングキャパシタの他端は第１のスイッチ素子に接続され、
直列接続される２次側トランスコイル及びフライングキャパシタに並列に第３のスイッチ素子が接続され、
１次側トランスコイルと２次側トランスコイルの中点と電源との間に第２のスイッチ素子が接続される、
昇圧回路。
請求項１に記載の昇圧回路において、
１次側トランスコイルの一端は電源に接続され、
１次側トランスコイルの他端はフライングキャパシタの一端に接続され、フライングキャパシタの他端は２次側トランスコイルの一端に接続され、
２次側トランスコイルの他端は第１のスイッチ素子に接続され、
直列接続される２次側トランスコイル及びフライングキャパシタに並列に第３のスイッチ素子が接続され、
１次側トランスコイルとフライングキャパシタの中点と電源との間に第２のスイッチ素子が接続される、
昇圧回路。
請求項１に記載の昇圧回路において、
１次側トランスコイルの一端は電源に接続され、
１次側トランスコイルの他端は第１のスイッチ素子の一端に接続され、第１のスイッチ素子の他端は２次側トランスコイルの一端に接続され、
２次側トランスコイルの他端はフライングキャパシタに接続され、
直列接続される２次側トランスコイル及びフライングキャパシタに並列に第３のスイッチ素子が接続され、
１次側トランスコイルと第１のスイッチ素子の中点と電源との間に第２のスイッチ素子が接続される、
昇圧回路。
請求項１に記載の昇圧回路において、
１次側トランスコイルの一端は電源に接続され、
１次側トランスコイルの他端は第１のスイッチ素子の一端に接続され、第１のスイッチ素子の他端はフライングキャパシタの一端に接続され、
フライングキャパシタの他端は２次側トランスコイルに接続され、
直列接続されるフライングキャパシタ及び２次側トランスコイルに並列に第３のスイッチ素子が接続され、
１次側トランスコイルと第１のスイッチ素子の中点と電源との間に第２のスイッチ素子が接続される、
昇圧回路。