JP2017216568A - 伝送装置 - Google Patents
伝送装置 Download PDFInfo
- Publication number
- JP2017216568A JP2017216568A JP2016108711A JP2016108711A JP2017216568A JP 2017216568 A JP2017216568 A JP 2017216568A JP 2016108711 A JP2016108711 A JP 2016108711A JP 2016108711 A JP2016108711 A JP 2016108711A JP 2017216568 A JP2017216568 A JP 2017216568A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- abnormality
- coefficient
- connector
- equalization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Dc Digital Transmission (AREA)
Abstract
【課題】信号劣化を生じ得るコネクタの嵌合異常を検出することである。
【解決手段】伝送装置1は、コネクタC2と等化器13aとTAP係数更新器13bとシステム異常検出部19とを有する。コネクタC2は、信号経路を受信部10に接続する。等化器13aは、コネクタC2を介して受信部10に入力される受信信号に対して等化処理を行う。TAP係数更新器13bは、等化器13aの動作を制御する係数を算出し、等化器13aに設定する。システム異常検出部19は、TAP係数更新器13bにより設定された上記係数に基づき、コネクタC2における上記信号経路の嵌合異常を検出する。
【選択図】図1
【解決手段】伝送装置1は、コネクタC2と等化器13aとTAP係数更新器13bとシステム異常検出部19とを有する。コネクタC2は、信号経路を受信部10に接続する。等化器13aは、コネクタC2を介して受信部10に入力される受信信号に対して等化処理を行う。TAP係数更新器13bは、等化器13aの動作を制御する係数を算出し、等化器13aに設定する。システム異常検出部19は、TAP係数更新器13bにより設定された上記係数に基づき、コネクタC2における上記信号経路の嵌合異常を検出する。
【選択図】図1
Description
本発明は、伝送装置に関する。
従来、複数のプリント基板間をコネクタによりケーブル接続し、該コネクタに数十本を超える電気信号を通過させることで、高速伝送を実現する伝送装置が使用されている。この様な伝送装置では、コネクタと基板とのインピーダンス不整合等により、信号品質が低下することがあるため、受信側の伝送装置において、イコライザや等化処理による補償を行う。しかしながら、コネクタに物理的な嵌合異常が発生している場合には、上記補償が困難なことがある。更に、物理的な嵌合異常については、コネクタの嵌合強度や反力により、時間経過と共に、条件が劣悪となり、異常状態が進行することがある。
従来の嵌合異常検出技術として、コネクタが長さの異なるピンを具備し、そのピンの長さの差を利用する方法がある。例えば、かかる方法の一つは、コネクタに具備された長ピンを主として信号伝送に使用し、コネクタに短いピンを同時にもたせて嵌合させ、短いピンが接触状態であるならば、長いピンも十分嵌合していると判断するものである。しかしながら、かかる方法では、コネクタ機構に高い精度が要求されるだけでなく、短ピン側の接触をもって異常無しと判断するため、コネクタが完全な嵌合状態に無くとも、嵌合異常が検出されないことがある。
しかしながら、高速信号経路に用いられるコネクタは、完全な嵌合状態にある場合に、所定のインピーダンス特性を得ることが可能であり、不完全な嵌合状態では、DC(Direct Current)や低周波数領域では問題が無くとも、高周波数領域では、インピーダンスの不整合が生じることがある。この様なインピーダンスの不整合は、局所周波数ひいては伝送周波数全域に渡る減衰の要因となり、信号を劣化させる。この信号劣化は、誘電損失による影響が表皮効果を上回る様な高い周波数帯域を使用する場合や、更なる高速化を図る場合に、特に顕著となる。このため、接触有無の確認のみでは検出することのできない浅い嵌合等の不完全な嵌合状態を、容易かつ確実に検出する技術が望まれている。
開示の技術は、上記に鑑みてなされたものであって、信号劣化を生じ得るコネクタの嵌合異常を検出することができる伝送装置を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本願の開示する伝送装置は、一つの態様において、信号経路を受信部に接続する接続部と、前記接続部を介して前記受信部に入力される受信信号に対して等化処理を行う等化部と、前記等化部の動作を制御する係数を算出し、前記等化部に設定する設定部と、前記設定部により設定された前記係数に基づき、前記接続部における前記信号経路の嵌合異常を検出する検出部とを有する。
本願の開示する伝送装置の一つの態様によれば、信号劣化を生じ得るコネクタの嵌合異常を検出することができる。
以下に、本願の開示する伝送装置の実施例を、図面を参照しながら詳細に説明する。なお、以下の実施例により、本願の開示する伝送装置が限定されるものではない。
図1は、本実施例に係る伝送装置1の構成を示す図である。図1に示す様に、伝送装置1は、受信部10と送信部20と信号経路Cとを有する。受信部10は、制御部11と、AMP部12と、DFE(Decision Feedback Equalizer)部13と、受信処理部14と、TAP係数保持部15と、比較部16と、閾値保持部17と、閾値判定部18と、システム異常検出部19とを有する。これら各構成部分は、一方向又は双方向に、各種信号やデータの入出力が可能な様に接続されている。また、送信部20は、送信処理部21と制御部22とAMP部23とを有する。更に、信号経路Cは、コネクタC1、C2を有する。
伝送装置1は、バックボード等の信号経路Cを経由して2つのコネクタC1、C2を介し、別の基板(受信部10、送信部20)間にて信号伝送を行う。送信部20は、SerDesによる高速信号の送出ブロックであり、その内部には、コーデング等の信号処理及び送信信号としてのアナログ信号を処理する送信処理部21が有る。また、送信部20は、送信時に波形補償を行うための振幅制御及びプリエンファシス制御を行う制御部22と、制御部22による制御を受けて信号補償を行うアナログ処理部としてのAMP部23とを有する。
信号経路Cは、送信部20からコネクタC1を介して、バックボード基板上の信号経路を経由し、受信側のコネクタC2を再度介して受信部10へ信号を送り込む。受信部10では、受信信号は、アナログ信号を補償するブロックを経由し、デコード等を行う受信処理部14に到達する。受信部10は、アナログ信号を補償する機能部分として、受信信号の振幅補償を行うための利得制御並びにオフセット補償及びイコライザ制御を行うための制御部11を有する。AMP部12は、アナログ信号の増幅等の処理を行う。制御部11及びAMP部12は、固定的な値により補償される機構を有する。
受信部10は、他のアナログ波形補償機構として、DFE部13を有する。DFE部13は、入力信号に応じて補償特性を変化させる際の補償性能を決定するために、IIR(Infinite Impulse Response)フィルタの特性を制御するデジタルフィルタの各TAPを制御するTAP係数更新器13bを有する。デジタルフィルタは、例えば、IIRフィルタ、FIR(Finite Impulse Response)フィルタ、及びこれらの組み合わせが可能であるが、必要な等化能力に応じて様々な形状が用いられる。本実施例では、最もシンプルなIIRフィルタを例に採り説明する。
IIRフィルタ構成を採る場合には、DFE部13は、入力信号に対する遅延器13c−1、13c−2、13c−3を有し、信号のシンボル単位時間の遅延を持たせる。その後、各TAP係数に応じて、乗算器13d−1、13d−2、13d−3により符号間干渉を除去するために、TAP係数更新器13bによりTAP係数が算出される。DFE部13は、各遅延段階に応じて、符号間干渉を1シンボル、2シンボル、3シンボル、…として相殺することにより、信号補償を行う。
比較部16は、上記算出されたTAP係数と、初期状態のTAP係数を基本値としてTAP係数保持部15に保持されている値とを比較する。閾値判定部18は、該比較結果と、異常値判定のために閾値保持部17に格納しておいた値(NG判定許容値)とを比較することにより、コネクタC2が異常状態に至ったことを判定する。システム異常検出部19は、上記異常状態を検知すると、システム側へ通知する。なお、上記判定は、DFE部13内において使用される複数のTAPの各々について実行される。
なお、図1のDFE部13は、各TAPに付与される乗算(重み付け)係数を例示することで、一般的な論理構造を示すものであり、TAP数や構造を限定するものではない。例えば、本実施例では、DFE部13は、3TAPのみであり、かつ、IIRフィルタ構造を有するが、様々な等化方式を採ることが可能である。この3TAPに付与される乗算(重み付け)係数は、リニアイコライザと共に、信号経路C上での周波数特性をフラットにする様に等化処理を行う。
図2は、リニアイコライザによる補償を含む等化特性を示す図である。図2では、横軸には周波数が規定され、縦軸には減衰量が規定されている。図2において、曲線L1は、リニアイコライザの補償特性を示す。曲線L2は、コネクタC2の嵌合異常が無い場合における等化機構(DFE部13)による補償量を示す。曲線L3は、配線長に応じた理論上の減衰特性(周波数減衰特性)を示す。曲線L4は、リニアイコライザによる補償結果(理論減衰特性基準の補償特性)を示す。曲線L5は、配線長に応じた理論上の減衰特性(周波数減衰特性)を示す。
リニアイコライザは、配線長に応じた傾きを有する2次関数カーブの減衰を補う形で、伝送帯域内での高い周波数領域に利得を与え、減衰を相殺する形で減衰量を抑制する機能を有する。DFE部13は、かかる機能に併せて等化機能を有し、この等化機能単独でも、減衰した信号に対して利得を与えることは可能ではあるが、本実施例では、リニアイコライザがある程度補償を行った後に、狭周波数での減衰を補うための補償を行う。曲線L4は、リニアイコライザにより補償された周波数特性であるが、信号経路C内にあるスタブ等の劣化要因により、特定周波数において減衰している。DFE部13は、この減衰を等化機能により補い、伝送周波数帯域内において平坦となる理想的な伝送特性とするため、落ち込んだ周波数ポイントを持ち上げる機能を有する。
DFE部13は内部に、複数の遅延器13c−1、13c−2、13c−3と、TAPと呼ばれるアンプ機能を有する乗算器13d−1、13d−2、13d−3とを有する。アンプ機能は、原理的には、アナログ構成、デジタル構成の内、何れの構成を採ることもできる。このアンプ機能の利得を決定するためにTAP係数が用いられ、この係数は、伝送特性を平坦にする様に、フィードバックループにより算出される。システムによっては、DFE部13が、初期化としてトレーニングを行い、その時点の特性を基にTAP係数を決定するものもあるが、本実施例では、TAP係数の決定後に再度トレーニングを行い、再設定を行うものとする。
図3は、信号経路周波数特性、及びDFEによる等化特性を示す図である。図3では、横軸には周波数が規定され、縦軸には減衰量が規定されている。図3において、曲線L6は、コネクタC2の嵌合異常が無い場合における補償量を示す。DFE部13は、この補償量を用いて、リニアイコライザによる減衰補償を加味する前提で、減衰量を、理論減衰値に収束させる様に等化する。曲線L7は、配線長に応じた理論上の減衰特性(周波数減衰特性)を示す。曲線L8は、コネクタC2の嵌合異常が無い場合における周波数減衰特性を示す。
換言すれば、図3は、等化処理における機能のみを図2と比較可能な様に示すものである。曲線L7は、論理的な減衰特性を示し、この特性からのずれを基に、等化する利得が算出される。図3では、論理的な減衰特性基準を示すが、通常は、伝送特性が、伝送帯域内で平坦になる様に制御され、配線長に伴う減衰量も補償される。図3は、配線長分の減衰についてはリニアイコライザにより補償されるものとして、理論特性を基準とする減衰量を示すものである。
配線において、スタブやインピーダンス不整合が無い場合には、図3に示す様に、周波数が高くなるに従い、2次関数的な傾斜で減衰量が増加していく。また、この減衰量が落ち込む際の傾きは、配線長や配線の特性インピーダンスにより異なるが、これらは、物理的な条件であり、経年変化は無視できるレベルである。更に、変化量のばらつきは、基板材料の誘電率ばらつきや、配線幅等の条件に起因するものであり、基板製造段階において調整可能である。このため、誤差の範囲が定義されている基板においては、ばらつきの幅も一定値以内に収まる。この様な条件において、DFE部13の等化器13aは、配線に存在するスタブやインピーダンス不整合の箇所に起因する反射や減衰の影響による劣化を補償する様に作用する。特に、反射の影響が周波数依存となる場合には、DFE部13は、その周波数帯域での減衰を持ち上げる様に作用する。
図4は、コネクタC2に嵌合不良が発生した際の劣化特性を示す図である。図4では、横軸には周波数が規定され、縦軸には減衰量が規定されている。図4において、曲線L9は、コネクタC2の嵌合異常が無い場合における周波数減衰特性を示す。曲線L10は、コネクタC2の嵌合異常が有る場合における周波数減衰特性を示す。矢印Y1は、コネクタC2のインピーダンス不整合による劣化を示す。
図2及び図3では機構についての説明をしたが、図4では、コネクタピンの劣化や嵌合不良により伝送特性が劣化した例を示す。コネクタC2の配線では、ビアホール(VIA HOLE)を使用して配線層を変えながら配線を行うが、配線層として中間層を使用することで、ビアの余剰分としてスタブが生じ、このスタブにより信号反射が発生する。これにより、該信号反射に伴う遅延時間に応じた周波数において、特性劣化が発生する。また、コネクタ等の部品を間に挟むことでインピーダンスの不整合が発生し、これに伴い、信号の反射や減衰が生じる。その結果、伝送周波数内においても、様々な周波数に落ち込み等が発生する。しかしながら、同一配線条件下では、伝送特性は類似の状態を示し、インピーダンスが制御された基板上で、所定の周波数にて使用可能な部品を使用している限りは、これらの部品間のばらつきに応じて特性が変化する程度である。このため、伝送特性を極端に劣化させる個体(伝送装置1)は発生しない。
この様な個体は、正常使用される限りは、等化機能等により補償され、異常を来たすことは無いが、コネクタ嵌合異常が発生した状態においては、コネクタC2の嵌合部にてインピーダンス異常が発生することがある。特に、高周波帯域の特定周波数では、インピーダンス異常に伴う大きな減衰が発生することがある。かかる減衰は、特性インピーダンスが、高周波帯域で異常を来たし、容量性あるいはインダクタンスとして、スミスチャート上の虚軸側に変化することで、上記高周波帯域において反射等が発生することに起因する。直流に近い低周波帯域では、コネクタC2のピンが接触していれば、信号の伝達に影響は生じないが、高周波帯域では、異常を来たすこととなる。
図5は、コネクタ嵌合異常となった場合の等化特性を示す図である。図5では、横軸には周波数が規定され、縦軸には減衰量が規定されている。図5において、曲線L7は、配線長に応じた理論上の減衰特性(周波数減衰特性)を示す。曲線L10は、コネクタC2の嵌合異常が有る場合における周波数減衰特性を示す。曲線L11は、コネクタC2の嵌合異常が有る場合における補償量(補償特性)を示す。曲線L12は、コネクタC2の嵌合異常が無い場合における補償量(補償特性)を示す。矢印Y2は、コネクタC2の嵌合の正常状態と異常状態との間における補償量の差分(劣化差分)を示す。換言すれば、図5は、コネクタ嵌合異常となった場合の等化能力の変化を示す図である。図5では、説明の便宜上、リニアイコライザによる補償は加味せずに、DFE部13が、論理的減衰量のカーブを基準として、このカーブに沿う様に減衰を等化する様子を示す。
図6は、コネクタ嵌合異常となった場合の別の等化特性を示す図である。図6では、横軸には周波数が規定され、縦軸には減衰量が規定されている。図6において、曲線L10は、コネクタC2の嵌合異常が有る場合における周波数減衰特性を示す。曲線L11は、コネクタC2の嵌合異常が有る場合における補償量(補償特性)を示す。曲線L12は、コネクタC2の嵌合異常が無い場合における補償量(補償特性)を示す。曲線L13は、補償後の伝送特性を示す。矢印Y3は、嵌合異常による劣化分を全て等化する能力の無い等化器13aを用いた場合における補償量の低下分を示す。図5では、嵌合異常による劣化分を完全に等化した状態を示したが、機能制限等により等化器13aの等化能力が低く、コネクタC2の嵌合異常に対して完全に等化し切れない場合には、図6に示す様に、挟帯域に落ち込みが発生する。これにより、信号経路Cの平坦性が失われ、上記落ち込みに対応する周波数成分を有する信号にエラーが引き起こされる。
図7は、リニアイコライザによる補償を含む別の等化特性を示す図である。図7では、横軸には周波数が規定され、縦軸には減衰量が規定されている。図7において、曲線L1は、リニアイコライザの補償特性を示す。曲線L2は、コネクタC2の嵌合異常が無い場合における等化機構(DFE部13)による補償量を示す。曲線L7は、配線長に応じた理論上の減衰特性(周波数減衰特性)を示す。曲線L13は、コネクタC2の嵌合異常が有る場合における等化機構(DFE部13)による補償量を示す。曲線14は、リニアイコライザによる補償結果(理論減衰特性基準の補償特性)を示す。矢印Y4は、コネクタC2の嵌合の正常状態と異常状態との間における補償量の差分(劣化差分)を示す。
図7は、コネクタC2の嵌合異常により周波数劣化が発生し、この劣化による減衰量を補償する仕組みを、リニアイコライザによる補償を含めて示すものである。DFE部13の等化器13aによる等化収束ラインは、距離による減衰をリニアイコライザにより補償した特性カーブとなる。図7に示す様に、信号経路C上にて何らかの劣化が進んだ場合、フィードバックの仕組みを有する等化器13aの等化強度を変化させることが必要となるため、TAP係数が変動する。この変動の大きさが、システムや基板のばらつきに許容される範囲を超過した場合、伝送装置1は、信号経路C上にて異常が発生または劣化が進行したと判定し、所要等化量がシステムに用意された等化能力を超過する前に、異常検出を行う。あるいは、伝送装置1は、出荷前に完全な嵌合となっていないことを、上記TAP係数とシステムに定められた基準値との比較により、異常状態として検出する。
上記手法の他に、伝送装置1は、リニアイコライザにフィードバック機能をもたせて異常を検出する手法を用いることもできる。すなわち、リニアイコライザは通常、固定的な設定値を付与して一定量の補償を行い、この補償量では補えない劣化に対してはDFE等の機能を用いる。伝送装置1は、DFE等の等化機能を使用しない場合、リニアイコライザによる補償結果に対し、受信側にて周波数帯に応じた振幅監視を行い、自動補正を行うことも可能である。かかる態様では、伝送装置1は、この自動補正後の補償量を基に、異常監視を行う。また、伝送装置1は、自動補正機能だけでなく、トレーニング信号による周期的調整機能や、外部トリガによる再調整機能を用いて、監視することも可能である。
嵌合異常の判定基準は、等化器13aの構成により異なるが、本実施例では、代表的な適応等化器として、等化器13aを有するDFE部13を示す。DFE部13は、時間軸上に連続する信号間における符号間干渉を打ち消す様に構成される。DFE部13に必要とされる等化能力は、伝送速度や配線の状態に応じて異なるが、一般的には、信号経路Cの配線が長く、かつ、配線層を跨ぐビアホールが多数存在する様な劣悪な線路では、符号間干渉の時間収束が遅れるため、多くのTAP数が必要となる。
図8は、DFE部13の動作原理を説明するための図である。図8に示す様に、DFE部13は、希望する出力d(n)を得るために通常システム131に所定の値を入力した後、FIRモデルを通じてフィルタリングし、見積もり値y(n)を得る。DFE部13は、上記d(n)と上記y(n)とを比較し、エラー値e(n)を算出する。DFE部13は、TAP係数を更新するために、X0、X1、…、Xnと上記エラー値e(n)とを相関させる。DFE部13は、例えば、e0=e(n)×X0、e1=e(n)×X1、…、en=e(n)×Xnを算出する。
DFE部13は、信号経路C内部で発生する符号間干渉を打ち消す様に構成される。信号経路Cに変動がある場合には、DFE部13は、その時に変化する干渉成分だけを除去する様に、内部に構成されたフィルタに対する係数を、フィルタを動作させながら変化及び適応させる。つまり、DFE部13は、入力信号や干渉量が変化した場合には、係数を自動的に更新する構成を採る。信号経路Cが理想の特性である場合には符号間干渉が存在することは無いが、符号間干渉は、信号経路の伝達関数を考えた場合、そのインパルス応答において、次シンボル(1ビット後の時間)の残留電圧振幅値が“0”にならないことに起因して発生する。等化器13aの各TAPは、1シンボル時間遅延後の乗算器に対して、インパルス応答により1シンボル遅延時に残留する振幅を打ち消す量に相当する重み付け係数を付与し、1シンボル後の時間における影響を“0”にする。これにより、上記符号間干渉が抑制される。次のTAPには、2シンボル後に残る影響を除去する様な係数が与えられる。また、その次のTAPは、3シンボル後の影響を除去する様に作用する。この係数の更新に使用される手法としては、例えば、DFE部13が、LMS(Least Mean Square:最小二乗法)を用いて係数を変更させ、最適値に収束させる手法がある。
図9は、係数を付与された各TAPが補償を行う様子を示す図である。図9では、横軸には時間が規定され、縦軸には電圧が規定されている。図9において、曲線L15は、DFE部13による等化前の時間軸上でのインパルス応答波形を示す。曲線L16は、DFE部13による等化後の時間軸上でのインパルス応答波形を示す。矢印Y5は、第1TAPによる補償量を示し、矢印Y6は、第2TAPによる補償量を示し、矢印Y7は、第3TAPによる補償量を示す。
図9では、信号経路Cに入力されたインパルスの収束が遅れ、この遅れが、次のシンボル(ビットタイミング)に影響を与えている。この状態の信号経路Cでは、各信号が、次の信号時間において“0”に収束せず、その差分電圧が影響を及ぼす状態(いわゆる符号間干渉が発生している状態)にある。このため、アイパターンの開口状態についても、前シンボルからの干渉を受けて、開口状態が劣化することとなる。この符号間干渉を抑えるため、DFE部13の各TAPは、干渉量に応じた逆利得を与えた信号を付加することで、次シンボル時間における振幅を“0”とする様な制御を行う。この制御では、符号間干渉量の増加に伴って補償量も増加するが、符号間干渉量の増加に伴って制御量も大きくなり、雑音面において不利な状態となる。また、数シンボル前の影響だけで無く、更に前方の信号による影響も重畳されることとなり、この場合には、上記制御が実行不能なレベルにまで至ることもある。
このため、DFE部13は、DFEによる雑音増加等の負の影響が、等化能力を上回る時点を上限として、係数異常についての判定を行う。あるいは、DFE部13は、システム的なマージンをもたせるため、係数異常についての判定基準として、初期状態と異常状態との中間の状態を用いるものとしてもよい。上記係数は、フィードバックループにより、伝送特性に応じた収束結果となるが、DFE部13は、収束までの時間を早めるために、標準信号(パターン)による初期トレーニングを行うものとしてもよい。すなわち、DFE部13は、周波数的にフラットな時間軸上の信号として、ランダムかつ既知の信号を用いることで、インパルス応答時に残留する誤差を速やかに算出するものとしてもよい。
適応型のDFE部13としては、信号経路C内における複数の反射箇所やインピーダンス不整合箇所を補償するために、上記の他にも、最尤系列推定器(MLSE:Muximum Likelihood Sequence Estimator)等の等化能力の高い方式を使用可能である。なお、上記MLSEは、信号経路Cそのものを畳み込み符号器と見立て、ビタビアルゴリズムによって送信信号系列を決定する等化器である。これらの等化器には、IIRフィルタ構造が含まれており、かつ、フィルタTAPに任意の重み付け係数が与えられるため、論理的には、補償を高くする様な係数によって安定度が損なわれる。このため、実システムでは、DFE部13は、係数に対して上限を与え、リミットとなる以上の補償を行わない様に用いることが多く、発振に至るシステム構築を行うことは少ない。
論理的な判定基準としては、DFE部13は、上記安定度の低い領域に至る係数を上限として監視することで、該上限以上の等化を不能とし、信号経路C上に異常が発生したものとして扱う。システムにより上限がクリップされている場合には、DFE部13は、その上限を監視基準とするか、あるいは、幾らかのマージンをもたせて、異常が無い状態と上記上限との中間を監視基準として、判定することも可能である。その他として、DFE部13は、線形等化器13aを使用して、初期トレーニングにより固定値を付与し、信号経路Cの特性の逆特性を与える手法においても、初期トレーニングによる収束結果と、時間経過後に再トレーニングを行った結果とを用いて判定を行う。更に、DFE部13は、上記再トレーニングの結果が、等化器13aの内部補償値加算上限(例えば、1倍)に至っている状態を確認し、この状態を異常状態として扱う。このとき、上限に対して所定のマージンをもたせてもよい。
なお、受信部10のDFE部13は、線形等化器13aにおける係数算出アルゴリズムとして、例えば、LMS(Least Mean Square)、NLMS(Normalized Least Mean Square)、RLS(Recursive Least Square)、MSE(Mean Square Error)、QR−RLS(Quadrative Recursive-Recursive Least Square)等を用いることができる。
図10は、伝送装置1の実行する異常検出処理を説明するためのフローチャートである。図10に示す様に、伝送装置1は、適応型の等化器13aにおける内部TAPに付与される補正係数(乗算(重み付け)係数)と基準値との比較により、異常を検出する。S1では、DFE部13は、上述の補正トレーニングを実行する。S2では、DFE部13は、等化器13aの補正係数A1を読み出す。S3では、比較部16は、現時点の補正係数A1を基準補正係数A2と比較する。S4では、閾値判定部18は、補正係数A1が基準補正係数A2の範囲内に収まるか否かを判定する。収まらない場合(S4;No)には、システム異常検出部19は、経路異常の発生を検出し(S5)、収まる場合(S4;Yes)には、経路正常と判定する(S6)。
ここで、経路異常の発生が検出されない間は、等化器13aでは連続して補正係数A1の更新が行われるが、伝送装置1は、この更新周期とは別に、ある程度の長周期にて、経路異常の有無を判定することも可能である。
以上説明した様に、伝送装置1は、コネクタC2と等化器13aとTAP係数更新器13bとシステム異常検出部19とを有する。コネクタC2は、基板間の高速信号経路を受信部10に物理的に接続する。等化器13aは、コネクタC2を介して受信部10に入力される受信信号に対して等化処理を行い、等化信号を出力する。TAP係数更新器13bは、等化器13aの動作を制御する受信側DFE部13のTAP係数を算出し、等化器13aに設定する。システム異常検出部19は、TAP係数更新器13bにより設定された上記係数が、所定条件を満たすか否かに基づき、コネクタC2における上記信号経路の嵌合異常(例えば、不完全嵌合状態)を検出する。
すなわち、本実施例に係る伝送装置1は、高速信号経路に用いるコネクタC等の物理的構造を有する装置において、物理構造起因の信号経路異常が発生した状態を、受信部10に用意された等化器13aの等化能力を監視することで、異常状態の検出を行う。伝送装置1は、コネクタC等の物理構造の形状に合わせ信号経路を紐付けし、信号経路異常が発生した位置を物理位置のグループとして検出することで、物理構造としてのコネクタ嵌合に関する異常であるか、あるいは単一の信号経路異常であるかの判別を行う。伝送装置1は、上記判別の手段として、受信側に用意された等化機能の等化能力をコントールする係数情報を用い、初期状態あるいは定常値との比較を行うことで、直流成分では容易に検出することができない不完全な嵌合状態を検出する。上記判別の手段は、受信側に用いる補償機構からの制御情報の抜き取りを行う方法であり、様々な補償機構を用いて、簡易な回路構成により実現することができる。これにより、伝送装置1は、高速伝送を行う基板間での信号伝送において、物理構造を有するコネクタの嵌合異常を検出し、信号経路の異常を検出することで、信号伝送のエラー発生を未然に防止する手法を提供することができる。従って、伝送装置1は、信号経路の劣化を検出すると共に、多数の信号経路の劣化傾向をコネクタピン等の物理位置と併せて判定することで、劣化原因を推定し、システム異常が発生する前に、異常判定を行い、システム障害に至る事象を回避することが可能となる。
更に、本実施例に係る伝送装置1は、ユニット間あるいはユニット内の信号経路におけるコネクタの不完全嵌合につき、直流抵抗による検出では不能な嵌合異常状態を、伝送帯域内での信号経路異常として検出する。その結果、製造時の不良嵌合によるエラー発生やシステム異常が未然に防止される。
本実施例に係る伝送装置1は、常にフィードバックを行うDFE等の等化器13aに限らず、初期トレーニング信号による固定設定方式の等化器13a、イコライザにおいても、初期設定後に、定期的な再設定や外部トリガに応じた再設定を行う。また、伝送装置1は、再設定後のTAP係数やイコライザ強度の変化について監視を行い、この監視結果をもって異常判定を行う。更に、伝送装置1は、受信部10の等化器TAP係数を判定する際、連続的な監視を行うだけではなく、監視を間欠動作とすることで、回路動作の停止を可能とする。特に、複数経路の監視では、間欠動作と併せて、各経路監視を時分割にて行うことで、監視回路を削減し、例えば、1つの監視回路にて監視処理を行うことが可能となる。
特に、DFE部13は、信号補償に用いるDFEが有する係数情報を用い、基準値のみの保有機構及び差分検出回路のみを追加することで構成が可能である。このため、伝送装置1は、受信部10内にDFE部13を容易に組み込むことができ、電力の増大を抑えることが可能となる。また、伝送装置1は、DFE部13が有する補正係数の監視において、初期値あるいは正常範囲における値との比較をせず、補正係数の最大値に至った状態を監視することで、補償能力の上限を超えた異常が発生しているとの判定を行う。この場合、初期値を格納する構成要素及び比較回路が不要となるため、回路の削減や電力の低減が可能となる。更に、伝送装置1は、コネクタ嵌合の異常検出のみならず、特定信号経路が異常となった場合に、接続されているデバイスの接合(半田付け、ボンディング等)不良についても検出することができる。特に、接合が不十分な状態であり、初期状態では直流的には接触している様な場合においても、上記判定と進行性劣化の検出とが可能となる。
換言すれば、本実施例に係る伝送装置1は、伝送信号を受信する機構にフィードバック型の等化器13a及びイコライザを設け、等化に用いる補正用アンプの利得設定値を監視することで、異常状態の確認を行う。伝送装置1は、等化器13a及びイコライザの特性により、コネクタの嵌合異常を検出する。これにより、伝送装置1は、信号経路間におけるコネクタの不十分な嵌合状態を監視し、製造時の試験検出を確実に行うことができる。その結果、運用状態における嵌合不良が進行することで発生するシステムとしての不具合を未然に防止することが可能となる。
伝送装置1は、例えば、受信部10にDFE部13を設け、各TAP係数を設計値と比較し、許容範囲を超過した場合に異常と扱う手法を採る。コネクタ嵌合が正常に行われている状態では、受信側補償機構やDFE部13における補償機能は、送信端より受信端に至る信号経路の周波数に依存する劣化を補う形で動作している。信号経路異常は配線状態に依存し、インピーダンスの不整合箇所、スタブ等による信号反射によって劣化が生じており、基板材料の誘電率や厚みのばらつきあるいは配線の製造精度による誤差等が影響を及ぼすが、別個体での同一配線であれば、類似した特性を示す。このため、受信側での補償機能においても、類似した補償強度となり、内部回路に付与される各TAP係数も、基板の製造上の誤差に応じた係数差分のみとなる。
同一の基板内においても異なる配線であれば、補償機能が有する特性は当然異なるが、本実施例では、同一経路の正常状態を基準とする。コネクタC2が正常状態であれば、類似の特性を示すため、伝送装置1は、基板製造特性として例えば3σまたは5σの範囲に入る程度のばらつきに対する等化能力を与えるTAP係数を算出することで、異常判定における許容値を定義する。
伝送装置1がTAP係数を更新する手法については、ランダム性の高い信号による送受信状態(いわゆる通常の通信状態)にて長時間の積み上げを基に更新を行う手法や、一定間隔でトレーニングを行うことで更新を行う手法等がある。TAP係数を常に更新する場合は、伝送装置1は、判定についても連続的に行うことで、異常検出についても連続的に実行する。一方、一定量の等化能力を与えるために固定的にTAP係数を用いる場合には、伝送装置1は、ランダム性の高い信号によるトレーニングにより、周期的にまたは外部制御によるトリガにて、等化能力を更新し、その更新タイミングにて異常検出を実行する。
等化能力は、無限に補償可能な機能ではなく、内部を構成するTAPの段数、乗算器の構成、配置、乗算能力、あるいはTAP係数を選択するアルゴリズム等による限界がある。このため、TAP係数についても上限があり、伝送装置1は、この上限に張り付いたTAP係数に基づいて異常検出を行うことも可能である。また、コネクタによっては、1つの部品に複数の信号を伝えるための経路を有し、この場合には、コネクタは、複数のピンを有する。コネクタの嵌合不良となった場合、材料劣化が要因であれば1つのピンのみが異常となることも想定されるが、汚染物質等により劣化が進んだ場合には、複数のピンが同じ様な劣化傾向を示すことがある。従って、伝送装置1は、複数経路の監視を同時に行うことで、より精度の高い監視を行うことが可能となる。更に、部品の物理構造上、1つのピンのみが中途半端な嵌合となることは少なく、かかる場合には、その周囲に有る複数のピンも同時に不十分な嵌合状態となる。この場合についても、伝送装置1は、複数経路におけるDFEのTAP係数の異常監視を行うことで、発生した異常が、コネクタが抜け掛かっていることによる異常であるのか、または、他の要因による異常であるのかの判定を行うことが可能となる。
詳細については後述するが、伝送装置1において、システム異常検出部19は、複数の上記信号経路の上記係数を同時監視し、該監視の結果に基づき、上記嵌合異常が、単一経路の異常であるか複数経路の異常であるかを識別するものとしてもよい。これにより、複数のピンが同じ様な劣化傾向を示す汚染物質等による劣化に対しても、より高精度な監視を行うことが可能となる。
また、伝送装置1において、システム異常検出部19は、上記信号経路の各々とコネクタC2のコネクタピンの物理位置とを対応付け、該物理位置の異常状態、及び異常な上記コネクタピンの集中度合いを検出するものとしてもよい。これにより、ユーザは、コネクタ嵌合の偏り状態を確認することができる。
更に、伝送装置1において、システム異常検出部19は、上記係数の監視を所定周期において行い、上記係数が、等化器13aの許容値(システム許容値)を超過した時点で、上記嵌合異常を検出するものとしてもよい。これにより、伝送装置1は、TAP係数を常に更新する場合に限らず、一定量の等化能力を与えるために固定的にTAP係数を用いる場合にも対応して、嵌合異常を検出することができる。
また、伝送装置1において、システム異常検出部19は、等化器13aの初期設定時または初期トレーニング時における上記係数を基準値と比較して、等化器13aの初期異常を検出すると共に、所定周期において上記係数の再トレーニングを行い、該再トレーニング結果の反映された係数を確認するものとしてもよい。これにより、伝送装置1は、上記信号経路の劣化が進行しているか否かを判定することができる。
更に、伝送装置1において、システム異常検出部19は、等化器13a内部の複数の上記係数の各々とその上限値とを比較し、少なくとも1つの上記係数が上記上限値に張り付いた時点で、等化器13aの等化能力を超えた異常が発生したと判定するものとしてもよい。これにより、TAP係数に上限がある場合でも、伝送装置1は、この上限に張り付いたという事象を基に、異常検出を行うことができる。
なお、上記判定の基準値に関し、例えば、等化器13aの方式により、ノイズの持ち上げが、自己干渉の補正量を上回る値を基準値とすることや、フィルタとしての安定状態の逸脱に至る係数となる値を基準値とすることができる。あるいは、正常状態における初期トレーニングによる収束係数を中央値として、材料による特性ばらつきを考慮した範囲を逸脱する値を等化器13aの係数とすることで、より広範囲の係数を用いた判定が可能となる。
(変形例1)
次に、変形例1について説明する。図11は、変形例1に係る伝送装置1の構成を示す図である。変形例1に係る伝送装置1は、図1に示した実施例に係る伝送装置1と同様の構成要素を含む。従って、図11に示す様に、変形例1では、実施例と共通する構成要素には、同一の参照符号を用いると共に、その詳細な説明は省略する。変形例1が実施例と異なる点は、コネクタC2の嵌合異常の検出において、複数経路の監視を行う点である。すなわち、コネクタ嵌合異常となる場合の内、ピン異常以外に、挿し方が不十分で所定の位置まで完全に嵌合されていない場合には、信号を伝える複数の経路にて異常が発生する。このため、変形例1に係る伝送装置1は、複数の経路を同時監視することで、信号経路Cに異常が発生したことだけでは無く、その原因として、コネクタC2の嵌合異常を特定することが可能となる。
次に、変形例1について説明する。図11は、変形例1に係る伝送装置1の構成を示す図である。変形例1に係る伝送装置1は、図1に示した実施例に係る伝送装置1と同様の構成要素を含む。従って、図11に示す様に、変形例1では、実施例と共通する構成要素には、同一の参照符号を用いると共に、その詳細な説明は省略する。変形例1が実施例と異なる点は、コネクタC2の嵌合異常の検出において、複数経路の監視を行う点である。すなわち、コネクタ嵌合異常となる場合の内、ピン異常以外に、挿し方が不十分で所定の位置まで完全に嵌合されていない場合には、信号を伝える複数の経路にて異常が発生する。このため、変形例1に係る伝送装置1は、複数の経路を同時監視することで、信号経路Cに異常が発生したことだけでは無く、その原因として、コネクタC2の嵌合異常を特定することが可能となる。
図11では、変形例1に係る伝送装置1は、経路毎にTAP係数の確認を行い、その差分情報を一括して判定することで、複数箇所における異常の有無を同時に検出する。伝送装置1は、この検出結果に基づき、例えば、コネクタC2の端にアサインした経路を中心として異常が発生した場合にはコネクタの斜め挿しにより嵌合が不十分となっているとの判定を行うことができる。その結果、製造時における異常検出が可能となり、出荷品質の向上を図ることが可能となる。また、変形例1に係る伝送装置1は、コネクタC2の嵌合異常の進行を監視することができるため、振動や嵌合不足による劣化の進行や、嵌合箇所の材質劣化によるインピーダンス異常に伴う信号経路Cの特性劣化を検出することが可能となる。更に、変形例1に係る伝送装置1は、等化能力の限界を超過してシステム異常を引き起こす前に異常を検出するため、システムの安定した運用が可能となる。
上記実施例と重複する構成の説明については省略するが、コネクタC2は複数の経路を用意し、複数の信号を同時に入出力する。コネクタC2は、単一のコネクタまたは複数のコネクタにより構成される。変形例1に係る伝送装置1は、複数経路を有するため、アナログ補償部は、各々の経路について別々の機構を有しており、各経路用の補償部がAMPやリニアイコライザを有する。変形例1に係る伝送装置1は、この他に、アナログ波形補償機構として、DFE部13−1、13−2、13−3を有する。このDFE部13−1、13−2、13−3は、入力信号に応じて補償特性を変化させることができ、この補償特性を決定するために、内部に、TAP係数更新器13b−1、13b−2、13b−3をそれぞれ有する。TAP係数更新器13b−1、13b−2、13b−3は、IIRフィルタの特性を制御するデジタルフィルタの各TAPを制御する。
上述した様に、変形例1に係る伝送装置1では、DFE部13についても、複数の経路毎に存在し、各経路の補償部の中にあるDFE部13−1、13−2、13−3に複数のTAPが存在する構成を採る。伝送装置1は、閾値を用いた異常の有無の判定を、各DFE部13−1、13−2、13−3毎に行い、更に、各DFE部13−1、13−2、13−3の内部に有る複数のTAPそれぞれについて、上記判定を行う。閾値判定部18−1、18−2、18−3の各々は、各DFE部13−1、13−2、13−3の有するフィルタの各TAPへ付与する乗数係数が飽和状態に至っているかの判定を行う。この判定結果は、複数経路判定結果監視部110に収集され、上述したシステム異常検出部19へ出力される。
図12は、変形例1に係る伝送装置1の動作を説明するためのフローチャートである。図12は、実施例に係る動作の説明において参照した図10と、同様の処理を複数含むことから、共通するステップには、末尾の数字が同一の参照符号を付すと共に、その詳細な説明は省略する。具体的には、図12のステップS11〜S16の各処理は、図10に示したステップS1〜S6の各処理にそれぞれ対応する。
比較部16は、全ての経路のDFE部13−1、13−2、13−3内における全てのTAPの補正係数A11を基準補正係数A12と比較し(S13)、全てのTAPについて比較が完了したか否かを判定する(S17)。該判定の結果、上記比較処理が完了した場合(S17;Yes)には、S14に移行するが、完了していない場合(S17;No)には、S13以降の処理が再び実行される。S18では、システム異常検出部19は、複数のTAPに異常が有るか否かを判定し、有る場合(S18;Yes)には経路異常の発生を検出し(S15)、無い場合(S18;No)には、発生した異常が他の要因によるものであると判定する(S19)。
上述した様に、変形例1に係る伝送装置1は、物理嵌合を行っているコネクタC2が複数のピンを有し、嵌合異常が、単一の信号のみであるか、複数の信号に渡って発生しているかの確認を行うことで、嵌合異常を検出する。これにより、複数の信号経路Cを考慮に入れた、より高精度な嵌合異常の検出が可能となる。
(変形例2)
次に、変形例2について説明する。図13は、変形例2に係る伝送装置1の動作を説明するためのフローチャートである。図13は、変形例1に係る動作の説明において参照した図12と、同様の処理を複数含むことから、共通するステップには、末尾の数字が同一の参照符号を付すと共に、その詳細な説明は省略する。具体的には、図13のステップS21〜S29の各処理は、図12に示したステップS11〜S19の各処理にそれぞれ対応する。
次に、変形例2について説明する。図13は、変形例2に係る伝送装置1の動作を説明するためのフローチャートである。図13は、変形例1に係る動作の説明において参照した図12と、同様の処理を複数含むことから、共通するステップには、末尾の数字が同一の参照符号を付すと共に、その詳細な説明は省略する。具体的には、図13のステップS21〜S29の各処理は、図12に示したステップS11〜S19の各処理にそれぞれ対応する。
S30では、システム異常検出部19は、信号経路・物理位置対応情報B1に基づき、コネクタC2のピンの物理位置を変換する。図14は、変形例2に係る信号経路・物理位置対応情報B1の一例を示す図である。図14に示す様に、信号経路・物理位置対応情報B1においては、少なくとも、受信信号の名称(例えば、Lane-1_P)が、コネクタ番号(例えば、CN1)及びピン位置(例えば、C28)と対応付けられている。更に、対象ポート(例えば、1)、差動信号極性(例えば、Positive channel)、及び備考情報(例えば、C列28行ピン)が対応付けられるものとしてもよい。
S31では、システム異常検出部19は、物理位置・分割エリア対応情報B2に基づき、コネクタC2のピンの物理位置を変換する。図15は、変形例2に係る物理位置・分割エリア対応情報B2の一例を示す図である。図15に示す様に、物理位置・分割エリア対応情報B2においては、少なくとも、コネクタ番号(例えば、CN1)、ピン位置の列(例えば、−)、及びピン位置の行(例えば、1)が、判定用の分割エリア(例えば、1)と対応付けられている。更に、備考情報(例えば、A〜G列まで同一エリア)が対応付けられるものとしてもよい。これにより、伝送装置1は、コネクタC2のピンの物理位置の偏りを算出する。
次に、システム異常検出部19は、上記各分割エリア内の異常値をカウントし(S32)、分割エリア間におけるカウント(異常値)の差分を算出する(S33)。S34では、システム異常検出部19は、該算出の結果に基づき、異常の発生したコネクタC2のピンの物理位置が集中しているか否かを判定する。システム異常検出部19は、集中の有る場合(S34;Yes)には経路異常の発生を検出し(S25)、無い場合(S34;No)には、発生した異常が他の要因によるものであると判定する(S29)。
上述した様に、変形例2に係る伝送装置1は、変形例1に係る伝送装置1の動作に加えて、コネクタC2のピンの物理位置を示す情報についても判定要素に含めた動作を採る。すなわち、変形例2に係る伝送装置1は、物理嵌合を行っているコネクタC2が複数のピンを有し、嵌合異常が複数の信号に渡って発生していることを検出するのみならず、コネクタC2のピンの物理位置との相関関係を参照して、異常検出を行う。これにより、伝送装置1は、通常の嵌合異常は勿論のこと、いわゆる斜め挿しの様な異常嵌合状態も検出することができる。
(変形例3)
次に、変形例3について説明する。図16は、変形例3に係る伝送装置1の動作を説明するためのフローチャートである。図16は、実施例に係る動作の説明において参照した図10と、同様の処理を複数含むことから、共通するステップには、末尾の数字が同一の参照符号を付すと共に、その詳細な説明は省略する。具体的には、図16のステップS41〜S46の各処理は、図10に示したステップS1〜S6の各処理にそれぞれ対応する。
次に、変形例3について説明する。図16は、変形例3に係る伝送装置1の動作を説明するためのフローチャートである。図16は、実施例に係る動作の説明において参照した図10と、同様の処理を複数含むことから、共通するステップには、末尾の数字が同一の参照符号を付すと共に、その詳細な説明は省略する。具体的には、図16のステップS41〜S46の各処理は、図10に示したステップS1〜S6の各処理にそれぞれ対応する。
図16に示す様に、変形例3に係る伝送装置1では、固定補正係数を有する適応型の等化器13aにおいて内部TAPに付与される補正係数(例えば、TAP係数)の算出タイミングと、基準補正係数と比較を行うためのTAP係数の抽出タイミングとを別のタイミングとして扱う。具体的には、DFE部13は、S47において、初期の補正トレーニングを実行し、S48において、補正周期D1での補正係数の更新を開始する。以降の処理は、上記実施例(図10参照)と同様であるため省略するが、変形例3に係る伝送装置1は、上述した様に判定周期をシンボル時間に対して長くすることで、判定に必要なリソースが節減され、消費電力の低下が可能となる。回路構成に関しても、変形例3に係る伝送装置1は、多信号経路分の判定機構をもつことなく、時分割制御により、最小単位の回路を信号経路C毎に間欠動作させることで、回路構成を簡易化及び省電力化することができる。
(変形例4)
次に、変形例4について説明する。図17は、変形例4に係る伝送装置1の動作を説明するためのフローチャートである。図17は、変形例3に係る動作の説明において参照した図16と、同様の処理を複数含むことから、共通するステップには、末尾の数字が同一の参照符号を付すと共に、その詳細な説明は省略する。具体的には、図17のステップS51〜S58の各処理は、図16に示したステップS41〜S48の各処理にそれぞれ対応し、図17のステップS62〜S64の各処理は、図16に示したステップS42〜S44の各処理にそれぞれ対応する。
次に、変形例4について説明する。図17は、変形例4に係る伝送装置1の動作を説明するためのフローチャートである。図17は、変形例3に係る動作の説明において参照した図16と、同様の処理を複数含むことから、共通するステップには、末尾の数字が同一の参照符号を付すと共に、その詳細な説明は省略する。具体的には、図17のステップS51〜S58の各処理は、図16に示したステップS41〜S48の各処理にそれぞれ対応し、図17のステップS62〜S64の各処理は、図16に示したステップS42〜S44の各処理にそれぞれ対応する。
図17に示す様に、変形例4に係る伝送装置1は、固定補正係数を有する適応型の等化器13aにおいて初期補正トレーニングによる初期異常状態の確認を行う。そして、伝送装置1は、固定補正係数の更新に伴って内部TAPに付与される補正係数の算出値と、基準補正係数との比較により、初期異常を検出する。具体的には、S54において、閾値判定部18は、補正係数A41が基準補正係数A42の範囲内に収まるか否かを判定する。収まらない場合(S54;No)には、システム異常検出部19は、初期異常の発生を検出し(S65)、収まる場合(S54;Yes)には、補正周期D11での補正係数A41の更新を指示する(S58)。以降の処理は、上記変形例3(図16参照)と同様であるため省略するが、変形例4に係る伝送装置1は、常に、フィードバックによる補正を行う適応型の等化器13aのみを用いて判定を行うのではなく、初期設定後に、定期的な再設定や外部トリガに応じた再設定を行う。その後、伝送装置1は、再設定後のTAP係数及びイコライザ強度の変化を監視し、この監視結果に従い、異常判定を行う。変形例4に係る伝送装置1によれば、信号経路Cを基板内に有する構成の様に、瞬時的な変動の少ない線路にて電力を抑えるため、適応等化を必要としない構成においても、コネクタC2の嵌合異常を検出することができる。
(変形例5)
次に、変形例5について説明する。図18は、変形例5に係る伝送装置1の構成を示す図である。変形例5に係る伝送装置1は、閾値判定部18−1、18−2、18−3に代わり、係数飽和判定部111−1、111−2、111−3を有する点を除き、図11に示した変形例1に係る伝送装置1と同様の構成を有する。従って、図18に示す様に、変形例5では、変形例1と共通する構成要素には、同一の参照符号を用いると共に、その詳細な説明は省略する。係数飽和判定部111−1、111−2、111−3の各々は、各DFE部13−1、13−2、13−3の有するフィルタの各TAPへ付与する乗数係数が飽和状態に至っているかの判定を行う。この判定結果は、複数経路判定結果監視部110に収集され、システム異常検出部19へ出力される。
次に、変形例5について説明する。図18は、変形例5に係る伝送装置1の構成を示す図である。変形例5に係る伝送装置1は、閾値判定部18−1、18−2、18−3に代わり、係数飽和判定部111−1、111−2、111−3を有する点を除き、図11に示した変形例1に係る伝送装置1と同様の構成を有する。従って、図18に示す様に、変形例5では、変形例1と共通する構成要素には、同一の参照符号を用いると共に、その詳細な説明は省略する。係数飽和判定部111−1、111−2、111−3の各々は、各DFE部13−1、13−2、13−3の有するフィルタの各TAPへ付与する乗数係数が飽和状態に至っているかの判定を行う。この判定結果は、複数経路判定結果監視部110に収集され、システム異常検出部19へ出力される。
図19は、変形例5に係る伝送装置1の動作を説明するためのフローチャートである。図19は、変形例1に係る動作の説明において参照した図12と、同様の処理を複数含むことから、共通するステップには、末尾の数字が同一の参照符号を付すと共に、その詳細な説明は省略する。具体的には、図19のステップS71、S72、S75、S77の各処理は、図12に示したステップS11、S12、S15、S17の各処理にそれぞれ対応する。
図19に示す様に、変形例5に係る伝送装置1は、各TAPに付与される補正係数(乗算(重み付け)係数)がアンプとしての安定域の限界(上限値)に達し、それ以上の補正係数を与えることが不可となる条件に到達しているか否かを確認することで、異常を検出する。換言すれば、変形例5に係る伝送装置1は、DFE部13の有する補正係数を監視する際、初期値または正常範囲における値と比較をせず、補正係数の最大値に至った状態を監視することで、補償能力の上限を超えた異常の発生を検知する。具体的には、S73において、比較部16は、上記補正係数がその上限値に到達したか否かを各TAP毎に確認する。S78では、システム異常検出部19は、全てのTAPの補正係数に余裕が有るか否かを判定し、有る場合(S78;Yes)には経路正常と判定する(S76)。一方、全てのTAPの補正係数に余裕が無い場合、換言すれば、少なくとも1つの補正係数がその上限値に張り付いた場合(S78;No)には、経路異常の発生を検出する(S75)。変形例5に係る伝送装置1によれば、上記判定のために初期値または正常範囲の値を格納する処理及び比較回路が不要となる。その結果、回路規模の削減や電力の低減が可能となる。
(変形例6)
次に、変形例6について説明する。図20は、変形例6に係る伝送装置1の構成を示す図である。変形例6に係る伝送装置1は、TAP係数保持部15−1、15−2、15−3に代わり、全経路基準TAP係数保持部112−1、112−2、112−3を有する点を除き、図11に示した変形例1に係る伝送装置1と同様の構成を有する。従って、図20に示す様に、変形例6では、変形例1と共通する構成要素には、同一の参照符号を用いると共に、その詳細な説明は省略する。全経路基準TAP係数保持部112−1、112−2、112−3の各々は、伝送装置1内の全ての経路を判定対象とするTAP係数(基準TAP係数)を保持する。
次に、変形例6について説明する。図20は、変形例6に係る伝送装置1の構成を示す図である。変形例6に係る伝送装置1は、TAP係数保持部15−1、15−2、15−3に代わり、全経路基準TAP係数保持部112−1、112−2、112−3を有する点を除き、図11に示した変形例1に係る伝送装置1と同様の構成を有する。従って、図20に示す様に、変形例6では、変形例1と共通する構成要素には、同一の参照符号を用いると共に、その詳細な説明は省略する。全経路基準TAP係数保持部112−1、112−2、112−3の各々は、伝送装置1内の全ての経路を判定対象とするTAP係数(基準TAP係数)を保持する。
図21は、変形例6に係る伝送装置1の動作を説明するためのフローチャートである。図21は、変形例3に係る動作の説明において参照した図16と、同様の処理を複数含むことから、共通するステップには、末尾の数字が同一の参照符号を付すと共に、その詳細な説明は省略する。具体的には、図21のステップS82〜S88の各処理は、図16に示したステップS42〜S48の各処理にそれぞれ対応する。
図21に示す様に、変形例6に係る伝送装置1は、連続して等化を行う適用型の等化器を用い、任意のタイミングにてTAP係数を参照し、この値をもって嵌合異常の有無を判定する。また、判定に際しては、変形例6に係る伝送装置1は、信号経路毎に比較部を持たせるのでは無く、単一の比較部を時分割にて用い、各時間において、複数存在する信号経路を順に判定対象とする手法を採る。具体的には、S81において、TAP係数更新器13b−1、13b−2、13b−3は、上記補正係数を更新する。S89では、比較部16は、最終的には全ての経路について嵌合異常の有無を確認するまで、上記判定対象となる経路を順に変更していく。また、S90では、システム異常検出部19は、上記全ての経路が正常であると判定されたか否かを確認し、判定された場合(S90;Yes)には、S81に戻り補正係数を更新する。一方、判定されていない経路が有る場合(S90;No)には、S89に戻り、判定されていない経路が、新たな判定対象として選択される。変形例6に係る伝送装置1によれば、比較用の補正係数を抽出するタイミングひいては異常検出を行うタイミングを、異常検出に許容される周期(例えば、1時間に1回、1日に1回といった長周期)とすることができる。従って、回路規模の削減及び動作電力の低減が可能となる。
また、伝送装置1の各構成要素は、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的態様は、図示のものに限らず、その全部又は一部を、各種の負荷や使用状況等に応じて、任意の単位で機能的又は物理的に分散・統合して構成することもできる。例えば、比較部16と閾値判定部18、あるいは、閾値判定部18とシステム異常検出部19を、それぞれ1つの構成要素として統合してもよい。その場合には、TAP係数保持部15と閾値保持部17を1つの構成要素として統合してもよい。反対に、DFE部13は、反射や減衰の影響による伝送劣化を補償する等化器13aと、デジタルフィルタの各TAPを制御するTAP係数更新器13bとの少なくとも一方を、外部の構成要素としてもよい。また、TAP係数、閾値、信号経路・物理位置対応情報B1、物理位置・分割エリア対応情報B2等を格納するメモリを、伝送装置1の外部装置として、ケーブルやネットワーク経由で接続する様にしてもよい。
更に、上記説明では、実施例及び変形例毎に、個別の構成及び動作を説明した。しかしながら、実施例及び各変形例に係る伝送装置は、他の実施例や変形例に特有の構成要素を併せて有するものとしてもよい。また、実施例、変形例毎の組合せについても、2つに限らず、3つ以上の組合せ等、任意の形態を採ることが可能である。例えば、変形例1の複数経路監視機能(図11参照)に対して、変形例4の初期異常検出機能(図17参照)を付加してもよい。あるいは、変形例3の補正周期D1(図16参照)を、変形例5の上限到達を確認する構成(図19参照)に適用してもよい。更に、1つの伝送装置1が、実施例及び変形例1〜5において説明した全ての構成要素を併有するものとしてもよい。
1 伝送装置
10 受信部
11 制御部
12、12a、12b、12c AMP部
13、13−1、13−2、13−3 DFE部
13a 等化器
13b、13b−1、13b−2、13b−3 TAP係数更新器
13c−1、13c−2、13c−3 遅延器
13d−1、13d−2、13d−3 乗算器
14 受信処理部
15、15−1、15−2、15−3 TAP係数保持部
16、16−1、16−2、16−3 比較部
17、17−1、17−2、17−3 閾値保持部
18、18−1、18−2、18−3 閾値判定部
19 システム異常検出部
20 送信部
21 送信処理部
22 制御部
23、23a、23b、23c AMP部
110 複数経路判定結果監視部
111−1、111−2、111−3 係数飽和判定部
112−1、112−2、112−3 全経路基準TAP係数保持部
131 通常システム
A1、A11、A21、A31、A41、A51、A61、A71 補正係数
A2、A12、A22、A32、A42、A52、A72 基準補正係数
B1 信号経路・物理位置対応情報
B2 物理位置・分割エリア対応情報
C 信号経路
C1、C2 コネクタ
D1、D11 補正周期
L1〜L16 曲線
Y1〜Y7 矢印
10 受信部
11 制御部
12、12a、12b、12c AMP部
13、13−1、13−2、13−3 DFE部
13a 等化器
13b、13b−1、13b−2、13b−3 TAP係数更新器
13c−1、13c−2、13c−3 遅延器
13d−1、13d−2、13d−3 乗算器
14 受信処理部
15、15−1、15−2、15−3 TAP係数保持部
16、16−1、16−2、16−3 比較部
17、17−1、17−2、17−3 閾値保持部
18、18−1、18−2、18−3 閾値判定部
19 システム異常検出部
20 送信部
21 送信処理部
22 制御部
23、23a、23b、23c AMP部
110 複数経路判定結果監視部
111−1、111−2、111−3 係数飽和判定部
112−1、112−2、112−3 全経路基準TAP係数保持部
131 通常システム
A1、A11、A21、A31、A41、A51、A61、A71 補正係数
A2、A12、A22、A32、A42、A52、A72 基準補正係数
B1 信号経路・物理位置対応情報
B2 物理位置・分割エリア対応情報
C 信号経路
C1、C2 コネクタ
D1、D11 補正周期
L1〜L16 曲線
Y1〜Y7 矢印
Claims (6)
- 信号経路を受信部に接続する接続部と、
前記接続部を介して前記受信部に入力される受信信号に対して等化処理を行う等化部と、
前記等化部の動作を制御する係数を算出し、前記等化部に設定する設定部と、
前記設定部により設定された前記係数に基づき、前記接続部における前記信号経路の嵌合異常を検出する検出部と
を有することを特徴とする伝送装置。 - 前記検出部は、複数の前記信号経路の前記係数を監視し、該監視の結果に基づき、前記嵌合異常が、単一経路の異常であるか複数経路の異常であるかを識別することを特徴とする請求項1に記載の伝送装置。
- 前記検出部は、前記信号経路の各々と前記接続部のコネクタピンの物理位置とを対応付け、前記物理位置の異常状態、及び異常な前記コネクタピンの集中度合いを検出することを特徴とする請求項1に記載の伝送装置。
- 前記検出部は、前記係数の監視を所定周期において行い、前記係数が、前記等化部の許容値を超過した時点で、前記嵌合異常を検出することを特徴とする請求項1に記載の伝送装置。
- 前記検出部は、前記係数を基準値と比較して、前記等化部の初期異常を検出することを特徴とする請求項1に記載の伝送装置。
- 前記検出部は、複数の前記係数の各々とその上限値とを比較し、少なくとも1つの前記係数が前記上限値に張り付いた時点で、前記等化部の等化能力を超えた異常が発生したと判定することを特徴とする請求項1に記載の伝送装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016108711A JP2017216568A (ja) | 2016-05-31 | 2016-05-31 | 伝送装置 |
US15/481,875 US9960936B2 (en) | 2016-05-31 | 2017-04-07 | Transmission apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016108711A JP2017216568A (ja) | 2016-05-31 | 2016-05-31 | 伝送装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017216568A true JP2017216568A (ja) | 2017-12-07 |
Family
ID=60418473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016108711A Pending JP2017216568A (ja) | 2016-05-31 | 2016-05-31 | 伝送装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9960936B2 (ja) |
JP (1) | JP2017216568A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020162006A (ja) * | 2019-03-27 | 2020-10-01 | Necプラットフォームズ株式会社 | 伝送装置、通信方法、プログラム、および通信システム |
JP2021040239A (ja) * | 2019-09-03 | 2021-03-11 | ファナック株式会社 | 機械学習装置、受信装置及び機械学習方法 |
US20210074845A1 (en) * | 2019-09-06 | 2021-03-11 | Fuji Electric Co., Ltd. | Semiconductor device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220073924A (ko) | 2020-11-27 | 2022-06-03 | 삼성전자주식회사 | 백그라운드 트레이닝을 수행하는 수신기, 이를 포함하는 메모리 장치 및 이를 이용한 데이터 수신 방법 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6304188B1 (en) * | 1999-11-16 | 2001-10-16 | Emerson Electric Co. | Modular surge suppressor for a traffic cabinet |
JP2004213949A (ja) | 2002-12-27 | 2004-07-29 | Tyco Electronics Amp Kk | 電気ケーブル組立体 |
JP4979998B2 (ja) | 2006-07-06 | 2012-07-18 | 富士通コンポーネント株式会社 | コネクタ |
JP4847598B2 (ja) | 2010-06-10 | 2011-12-28 | ファナック株式会社 | コネクタ |
JP5085769B1 (ja) * | 2011-06-24 | 2012-11-28 | 株式会社東芝 | 音響制御装置、音響補正装置、及び音響補正方法 |
US9696361B1 (en) * | 2013-12-11 | 2017-07-04 | Marvell International Ltd. | Method and apparatus for analyzing features or characteristics of a cable in a network |
-
2016
- 2016-05-31 JP JP2016108711A patent/JP2017216568A/ja active Pending
-
2017
- 2017-04-07 US US15/481,875 patent/US9960936B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020162006A (ja) * | 2019-03-27 | 2020-10-01 | Necプラットフォームズ株式会社 | 伝送装置、通信方法、プログラム、および通信システム |
JP2021040239A (ja) * | 2019-09-03 | 2021-03-11 | ファナック株式会社 | 機械学習装置、受信装置及び機械学習方法 |
US20210074845A1 (en) * | 2019-09-06 | 2021-03-11 | Fuji Electric Co., Ltd. | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US9960936B2 (en) | 2018-05-01 |
US20170346663A1 (en) | 2017-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9705708B1 (en) | Integrated circuit with continuously adaptive equalization circuitry | |
JP2017216568A (ja) | 伝送装置 | |
US7817757B2 (en) | System and method for independently adjusting multiple offset compensations applied to a signal | |
US7787534B2 (en) | System and method for adjusting offset compensation applied to a signal | |
JP4930197B2 (ja) | 信号調整方法及びアダプティブイコライザ | |
JP4861896B2 (ja) | 信号調整方法及び受信機 | |
JP4930198B2 (ja) | 信号調整方法及びアダプティブイコライザ | |
JP4930195B2 (ja) | 信号調整方法及びアダプティブイコライザ | |
US7839958B2 (en) | System and method for the adjustment of compensation applied to a signal | |
US8108710B2 (en) | Differential communication link with skew compensation circuit | |
CN107465402B (zh) | 用于补偿通信信道上的模式转换的方法和系统 | |
US20070280388A1 (en) | Apparatus for and method of canceller tap shutdown in a communication system | |
US20070297248A1 (en) | System and Method for Adjusting Compensation Applied to a Signal Using Filter Patterns | |
US20070280383A1 (en) | System and Method for Adjusting Compensation Applied to a Signal | |
US8208529B2 (en) | Equalization apparatus and method of compensating distorted signal and data receiving apparatus | |
US9722769B2 (en) | Equalizer | |
US20150256360A1 (en) | Adaptive pade filter and transceiver | |
WO2021184002A1 (en) | Low power methods for signal processing blocks in ethernet phy | |
US8432959B2 (en) | Method and apparatus for equalization using one or more qualifiers | |
US8995520B2 (en) | Analog continuous-time phase equalizer for data transmission | |
US20120014460A1 (en) | Compensation for Transmission Line Length Variation in a Serdes System | |
US20070053419A1 (en) | Adaptive analog equalizer and digital signal receiver having the same | |
US7161981B2 (en) | Decision feedback equalizing device | |
US8315298B2 (en) | Method and apparatus for rate-dependent equalization | |
US6694280B2 (en) | Method for overflow testing of a blind equalizer |