JP2017212784A - 電源回路 - Google Patents
電源回路 Download PDFInfo
- Publication number
- JP2017212784A JP2017212784A JP2016103029A JP2016103029A JP2017212784A JP 2017212784 A JP2017212784 A JP 2017212784A JP 2016103029 A JP2016103029 A JP 2016103029A JP 2016103029 A JP2016103029 A JP 2016103029A JP 2017212784 A JP2017212784 A JP 2017212784A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- converter
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】入力ダイナミックレンジが広く、且つ負荷に効率良く電力を供給することが可能な電源回路を提供する。【解決手段】本発明に係る電源回路101は、交流電圧Vinを生成する電圧生成部11と、生成された交流電圧を逓倍する電圧逓倍回路12_1〜12_nと、入力された交流電圧を直流電圧に変換するAC/DCコンバータ13と、AC/DCコンバータによって変換された直流電圧と対応する基準電圧Vref(1)とを比較し、比較結果を出力する比較回路14_1〜14_nと、電圧生成部の出力端子とAC/DCコンバータの入力端子との間に電圧逓倍回路を接続するか否かを上記比較結果に基づいて切り替える切替回路SWp(1)〜SWp(n),SWn(1)〜SWn(n)とを有することを特徴とする。【選択図】図1
Description
本発明は、電源回路に関し、例えば、エネルギーハーベスティング技術によって集めた環境エネルギーに基づいて必要な出力電力を生成する電源回路に関する。
近年、エネルギーハーベスティング技術(環境発電技術)によって光や熱、振動等の環境エネルギーから得られた電力によって動作するセンサノードが注目されている。
ここで、センサノードとは、センサに加えてデータ処理機能および無線通信機能を有する装置である。センサノードとしては、人体に装着され、内蔵したセンサによって検知した脈拍や体温、血圧等の微弱なバイタル信号を電気信号に変換し、無線によって送信するウエアラブル機器等を例示することができる。
ウエアラブル機器等のようなセンサノードには、例えば、エネルギーハーベスタによって環境中の振動エネルギー等からAC電圧を生成し、生成したAC電圧をDC電圧に変換して負荷に供給する電源回路が搭載されている(例えば、非特許文献1参照)。
図9は、従来のセンサノードにおける電源回路の構成を示す図である。
図9に示されるように、電源回路900は、環境中の振動エネルギー等からAC電圧を生成するエネルギーハーベスタ91と、そのAC電圧を逓倍して出力するn個(nは2以上の整数)の電圧逓倍回路92と、電圧逓倍回路92から出力されたAC電圧をDC電圧に変換するAC/DCコンバータ93と、過電圧保護回路94とを含む。
図9に示されるように、電源回路900は、環境中の振動エネルギー等からAC電圧を生成するエネルギーハーベスタ91と、そのAC電圧を逓倍して出力するn個(nは2以上の整数)の電圧逓倍回路92と、電圧逓倍回路92から出力されたAC電圧をDC電圧に変換するAC/DCコンバータ93と、過電圧保護回路94とを含む。
ここで、過電圧保護部94は、AC/DCコンバータ93の出力端子と負荷95との間に設けられ、過電圧の印加により負荷95がダメージを受けないように、AC/DCコンバータ93から負荷95に供給される出力電圧Voutを制限するための機能部である。
電源回路900では、図9に示すように、エネルギーハーベスタ91からの入力電圧Vinを2n倍して出力電圧Voutを生成している。
J. Yi, F. Su, Y. H. Lam, W. H. Ki and C. y. Tsui, "An energy-adaptive MPPT power management unit for micro-power vibration energy harvesting," Circuits and Systems, 2008. ISCAS 2008. IEEE International Symposium on, Seattle, WA, 2008, pp. 2570-2573.
図10は、電源回路900において、エネルギーハーベスタから生成される入力電圧VinとキャパシタCoutに蓄積される出力電圧Voutの関係を示す図である。
図10に示すように、従来のエネルギーハーベスタを用いた電源回路900によれば、収穫した環境エネルギーが小さい(入力電圧Vinが小さい)場合であっても、複数の電圧逓倍回路92によってシステム(負荷)の駆動電圧を満足させるために十分な出力電圧Voutを生成することができる。
その一方で、電源回路900は、収穫した環境エネルギーとは無関係に入力電圧Vinを逓倍して出力電圧Voutを生成する構成である。すなわち、電源回路900では電圧逓倍回路92の段数nによって倍率が固定されているため、図10に示すように、入力電圧Vinが大きくなればなるほど出力電圧Voutも大きくなり、負荷95が駆動可能な電圧範囲(負荷動作範囲)を超える過剰な出力電圧Voutが生成される場合がある。
そこで、電源回路900では、上述した過電圧保護回路94を設けることにより、負荷95に過電圧が印加されないようにしている。しかしながら、過電圧保護回路94は、負荷95(システム)を保護するために余分なエネルギーを捨てることにより動作するため、収穫した環境エネルギーが大きい場合には、有用なエネルギーを無駄に捨てることになり、効率的にエネルギーを活用できない。
このように、従来のエネルギーハーベスタを用いた電源回路では、収穫した環境エネルギーが小さい場合であっても電圧逓倍回路によってシステムが動作するのに十分な電力を供給することができる一方で、収穫した環境エネルギーが大きい場合には、有用なエネルギーを浪費するため、図10に示すように、使用可能入力範囲、すなわち実質的な入力ダイナミックレンジが制限されていた。
本発明は、上記の問題に鑑みてなされたものであり、本発明の目的は、入力ダイナミックレンジが広く、且つ負荷に効率良く電力を供給することが可能な電源回路を提供することにある。
本発明に係る電源回路(101〜104)は、交流電圧(Vin)を生成する電圧生成部(11)と、入力された交流電圧を直流電圧に変換するAC/DCコンバータ(13)と、電圧生成部とAC/DCコンバータとの間にn(nは2以上の整数)段従属接続され、夫々が入力された交流電圧を逓倍して出力するn個の電圧逓倍回路(12_1〜12_n)と、AC/DCコンバータによって変換された直流電圧と基準電圧とを比較し、比較結果を出力するm(mは1以上n以下の整数)個の比較回路(14_1〜14_n)と、m個の比較回路に夫々対応づけられてn個の電圧逓倍回路のうちのm個の電圧逓倍回路に対して設けられ、対応する比較回路の比較結果に基づいて、対応する電圧逓倍回路に前段から与えられた交流電圧をその電圧逓倍回路によって逓倍して後段に出力するか、またはその電圧逓倍回路によって逓倍せずに後段に出力するかを夫々切り替えるm個の切替回路(SWp(1)〜SWp(n),SWn(1)〜SWn(n))とを有することを特徴する。
上記電源回路において、電圧生成部は、環境から収穫したエネルギーに基づいて交流電圧を生成するエネルギーハーベスタを含んでもよい。
上記電源回路において、電圧逓倍回路は、電圧生成部の出力端子とAC/DCコンバータの出力端子との間に直列に接続され、切替回路は、対応する電圧逓倍回路の入力端子と出力端子との間に接続されたスイッチ(SWp(1)〜SWp(n)、SWn(1)〜SWn(n))を含み、スイッチは、AC/DCコンバータによって変換された直流電圧が基準電圧よりも小さい場合にオフし、AC/DCコンバータによって変換された直流電圧が基準電圧よりも大きい場合にオンしてもよい。
上記電源回路において、スイッチは、第1導電型のトランジスタと第1導電型と反対の第2導電型のトランジスタを並列に接続したアナログスイッチを含んでもよい。
上記電源回路(102)において、n=mであって、比較回路は、AC/DCコンバータによって変換された直流電圧が電源電圧として供給され、(i+1)番目(1<i≦n)の比較回路は、i番目の比較回路の比較結果に基づいて電源電圧の供給と遮断が制御されるとともに、比較結果を出力する出力端子と固定電位ノードとの間に電流経路形成素子(Ri+1)が接続されていてもよい。
上記電源回路(103)において、n=mであって、(i+1)番目(1<i≦n)の比較回路は、i番目の比較回路の比較結果としての出力信号が電源電圧として供給されるとともに、比較結果を出力する出力端子と固定電位ノードとの間に電流経路形成素子が接続されていてもよい。
上記電源回路(104)において、n=mであって、比較回路は、AC/DCコンバータによって変換された直流電圧が電源電圧として供給され、(i+1)番目(1≦i≦n)の比較回路は、AC/DCコンバータによって変換された直流電圧が電源電圧として供給されるとともに、i番目の比較回路の比較結果に基づいて電源電圧の供給と遮断が制御され、比較結果を出力する出力端子と固定電位ノードとの間に電流経路形成素子が接続され、(j+1)番目(1≦j≦n,j≠i)の比較回路は、j番目の比較回路の比較結果としての出力信号が電源電圧として供給されるとともに、比較結果を出力する出力端子と固定電位ノードとの間に電流経路形成素子が接続されていてもよい。
上記電源回路において、電圧逓倍回路は、半波倍圧整流回路を含んでもよい。
なお、上記説明では、一例として、発明の構成要素に対応する図面上の構成要素を、括弧を付した参照符号および図番によって表している。
本発明によれば、入力ダイナミックレンジが広く、且つ負荷に効率良く電力を供給することが可能な電源回路を提供することができる。
以下、本発明の実施の形態について図を参照して説明する。なお、以下の説明において、各実施の形態において共通する構成要素には同一の参照符号を付し、繰り返しの説明を省略する。
≪実施の形態1≫
図1は、実施の形態1に係る電源回路の構成を示す図である。
図1は、実施の形態1に係る電源回路の構成を示す図である。
同図に示される電源回路101は、例えば、ウエアラブル機器等のセンサノードの内部に設けられ、センサノード内のセンサ、データ処理装置、および無線通信のための通信回路等の内部システム(以下、「負荷15」と表記する。)に電力を供給する回路である。
図1に示されるように、電源回路101は、エネルギーハーベスタ11と、n(nは
2以上の整数)個の電圧逓倍回路12_1〜12_nと、AC/DCコンバータ13と、n個のコンパレータ14_1〜14_nと、切替回路としてのn組のスイッチSWp(1)〜SWp(n)およびSWn(1)〜SWn(n)とを含む。
2以上の整数)個の電圧逓倍回路12_1〜12_nと、AC/DCコンバータ13と、n個のコンパレータ14_1〜14_nと、切替回路としてのn組のスイッチSWp(1)〜SWp(n)およびSWn(1)〜SWn(n)とを含む。
特に制限されないが、電源回路101の少なくとも一部(例えば、スイッチSWp(1)〜SWp(n),SWn(1)〜SWn(n)やコンパレータ14)は、例えば公知のCMOS製造プロセスによって半導体基板に形成された半導体集積回路によって実現することができる。
エネルギーハーベスタ11は、AC(交流)電圧を生成する電圧生成部であり、環境中の振動エネルギー等からAC電圧Vinを生成する。エネルギーハーベスタ11としては、例えば、帯電体であるエレクトレットに対して電極(導体)を相対的に変位させることによって発生する誘導電荷の移動(静電誘導の原理)を利用して発電するエレクトレット微小発電素子等を例示することができる。
AC/DCコンバータ13は、入力された交流電圧を直流(DC)電圧に変換する回路である。AC/DCコンバータ13の出力端子には、安定化容量としてキャパシタCoutが接続されている。AC/DCコンバータ13の出力端子には負荷15が接続されており、負荷15は、AC/DCコンバータ13から出力されるDC電圧を電源電圧として動作する。
以下、AC/DCコンバータ13から出力されるDC電圧を「出力電圧Vout」と言う。
以下、AC/DCコンバータ13から出力されるDC電圧を「出力電圧Vout」と言う。
電圧逓倍回路12_1〜12_nは、エネルギーハーベスタ11によって生成されたAC電圧Vinを逓倍して出力する回路である。電圧逓倍回路12_1は、図2に示すような半波倍圧整流回路によって構成され、入力されたAC電圧Vin(以下、「入力電圧Vin」と言う場合がある。)の2倍のAC電圧を出力する。本実施の形態では、電圧逓倍回路12_1〜12_nが夫々同一の回路構成を有しているものとし、任意の電圧逓倍回路を説明する場合には、電圧逓倍回路12_k(kは1以上n以下の整数)と表記するものとする。
電源回路101では、n個の電圧逓倍回路12_1〜12_nが、エネルギーハーベスタ11の出力端子と後述するAC/DCコンバータ13の入力端子との間に縦続接続(カスケード接続)可能に構成されている。例えば、n個の電圧逓倍回路12_1〜12_nをカスケード接続した場合、AC/DCコンバータ13の入力端子には、“Vin×2n”の交流電圧が印加されることになる。
各電圧逓倍回路12_1〜12_nの入出力端子間には、電圧逓倍回路12_1〜12_nを1つずつバイパスするためのn組のスイッチSWp(1)〜SWp(n)およびスイッチSWn(1)〜SWn(n)が接続されている。
具体的に、スイッチSWp(1)〜SWp(n)およびスイッチSWn(1)〜SWn(n)は、電圧逓倍回路12_1〜12_n毎に対応して設けられ、エネルギーハーベスタ11の出力端子とAC/DCコンバータ13の入力端子との間に対応する電圧逓倍回路12を接続するか、接続しないか(バイパスするか)を切り替える切替回路である。
例えば、電圧逓倍回路12_1の正側の入出力端子間にスイッチSWp(1)が接続され、電圧逓倍回路12_2の負側の入出力端子間にスイッチSWn(1)が接続されている。同様に、電圧逓倍回路12_nの正側の入出力端子間にスイッチSWp(n)が接続され、電圧逓倍回路12_nの負側の入出力端子間にスイッチSWn(n)が接続されている。
各スイッチSWp(1)〜SWp(n),SWn(1)〜SWn(n)は、対応するコンパレータ14_1〜14_nの出力信号Φ1〜Φnによってオン・オフが制御される。具体的には、出力信号Φkがハイ(High)レベルであるとき、スイッチSWp(k),SWn(k)がオンし、出力信号Φkがロー(Low)レベルであるとき、スイッチSWp(k)およびスイッチSWn(k)がオフする。すなわち、スイッチSWp(k),SWn(k)がオンしたとき、オンしているスイッチSWp(k),SWn(k)に対応する電圧逓倍回路12_kの入出力端子間が短絡するので、電圧逓倍回路12_kは、エネルギーハーベスタ11とAC/DCコンバータ13との間に接続されない。一方、スイッチSWp(k),SWn(k)がオフしたとき、オフしているスイッチSWp(k),SWn(k)に対応する電圧逓倍回路12_kの入出力端子間は開放となるので、電圧逓倍回路12_kは、エネルギーハーベスタ11とAC/DCコンバータ13との間に接続される。
本明細書では、エネルギーハーベスタ11とAC/DCコンバータ13との間に電圧逓倍回路12_kが縦続接続されている(対応するスイッチSWp(k),SWn(k)がオフしている)とき、電圧逓倍回路12_kが“有効”であると言い、エネルギーハーベスタ11とAC/DCコンバータ13との間に電圧逓倍回路12_kが縦続接続されていない(対応するスイッチSWp(k),SWn(k)がオンしている)とき、電圧逓倍回路12_kが“無効”であると言う。
例えば、全て(n組)のスイッチSWp(1)〜SWp(n),SWn(1)〜SWn(n)がオンしているとき、エネルギーハーベスタ11の出力端子とAC/コンバータ13とが短絡されるので、全ての電圧逓倍回路12_1〜12_nが無効となり、AC/DCコンバータ13にはAC電圧Vinがそのまま入力される。
一方、例えば、全てのスイッチSWp(1)〜SWp(n),SWn(1)〜SWn(n)がオフしているとき、エネルギーハーベスタ11の出力端子とAC/DCコンバータ13との間にn個の電圧逓倍回路12_1〜12_nが縦続接続されるので、全ての電圧逓倍回路12が有効となり、AC/DCコンバータ13には、AC電圧Vinを“2n”倍したAC電圧が入力される。
また、上述したように、n組のスイッチSWp(1)〜SWp(n),SWn(1)〜SWn(n)は、出力信号Φ1〜Φnによって、1組毎にオン/オフが制御される。
したがって、電源回路101において、AC/DCコンバータ13には”Vin“から”Vin×2n“のまでの範囲のAC電圧が入力可能され、入力されるAC電圧は”Vin“毎に調整可能となっている。
なお、各スイッチSWp(1)〜SWp(n),SWn(1)〜SWn(n)の回路構成は、特に限定されず、出力信号Φ1〜Φnによってオン/オフが制御可能な回路構成を有していればよい。例えば、図3Aに示すように、各スイッチSWp(1)〜SWp(n)およびスイッチSWn(1)〜SWn(n)をNMOSトランジスタによって実現してもよいし、図3Bに示すように、PMOSトランジスタによって実現してもよい。または、図3Cに示すように、NMOSトランジスタとPMOSトランジスタを並列接続したアナログスイッチ(CMOS構成)としてもよい。
各スイッチをNMOSトランジスタで実現した場合(図3A)、速いスイッチングを実現することができるメリットがあるが、PMOSトランジスタに比べて大きなノイズが発生する。また、各スイッチをPMOSスイッチで実現した場合(図3B)、NMOSトランジスタに比べて、低ノイズとなるメリットはあるが、スイッチング速度は遅くなる。
一方、各スイッチをアナログスイッチ(CMOS構成)で実現した場合(図3C)、NMOSトランジスタやPMOSトランジスタ単体でスイッチを実現する場合に比べて、スイッチがオンしたときの抵抗とスイッチがオフしたときの抵抗比(on/off抵抗比)が優れ、スイッチのリーク電流が小さくなるというメリットがある。
コンパレータ14_1〜14_nは、電圧逓倍回路12_1〜12_n毎に対応して設けられ、AC/DCコンバータ13の出力電圧Voutと対応する基準電圧とを比較し、比較結果を出力する比較回路である。本実施の形態では、コンパレータ14_1〜14_nが夫々同一の回路構成を有しているものとし、任意のコンパレータを説明する場合には、コンパレータ14_kと表記するものとする。
各コンパレータ14_1〜14_nには、夫々対応する基準電圧Vref(1)〜Vref(n)が入力される。
ここで、各基準電圧Vref(1)〜Vref(n)は、バンドギャップリファレンス回路のようなオンチップの電圧リファレンス生成回路(図示せず)によって夫々生成される。各基準電圧は、例えば、Vref(1)<Vref(2)< … <Vref(n−1)<Vref(n)の関係を有している。
各コンパレータ14_1〜14_nは、出力電圧Voutと対応する基準電圧Vref(1)〜Vref(n)とを比較し、比較結果に応じた出力信号Φ1〜Φnを夫々出力する。具体的に、各コンパレータ14_kは、出力電圧Voutが対応する基準電圧Vref(k)よりも大きい場合には、例えばハイレベルの出力信号Φkを出力し、出力電圧Voutが対応する基準電圧Vref(k)よりも小さい場合には、例えばローレベルの出力信号Φkを出力する。
これにより、出力電圧Voutが基準電圧Vref(k)よりも大きい場合には、対応するスイッチSWp(k),SWn(k)がオンし、対応する電圧逓倍回路12_kが無効となる。一方、出力電圧Voutが基準電圧Vref(k)よりも小さい場合には、対応するスイッチSWp(k),SWn(k)がオフし、対応する電圧逓倍回路12_kが有効となる。
次に、実施の形態1に係る電源回路101の動作について説明する。
ここでは、初期状態において入力電圧Vinがゼロであり、その後、環境エネルギーが収穫され、入力電圧Vinが徐々に大きくなっていく場合を例にとり、電源回路101の動作を説明する。
ここでは、初期状態において入力電圧Vinがゼロであり、その後、環境エネルギーが収穫され、入力電圧Vinが徐々に大きくなっていく場合を例にとり、電源回路101の動作を説明する。
図4は、実施の形態1に係る電源回路101において、エネルギーハーベスタ11から生成される入力電圧VinとキャパシタCoutに蓄積される出力電圧Voutの関係を示す図である。
先ず、初期状態において、出力電圧Voutはゼロ(0)であることから、コンパレータ14_1〜14_nの全ての出力信号Φ1〜Φnはローレベル(グラウンドレベル)となる。これにより、初期状態では、全て(n個)の電圧逓倍回路12_1〜12_nが有効となっている。このとき、AC/DCコンバータに入力されるAC電圧は、“Vin×2n”である。
次に、エネルギーハーベスタ11によって収穫した環境エネルギーに基づいて入力電圧Vinが徐々に上昇し始めると、出力電圧Voutもそれにつれて上昇する。具体的には、先ず、入力電圧Vinが上昇し、出力電圧Voutが基準電圧Vref(1)を超えると、電圧逓倍回路12_1がスイッチSWp(1),SWn(1)によってバイパスされて無効となり、エネルギーハーベスタ11とAC/DCコンバータ13との間に接続される電圧逓倍回路12の数がn個から(n−1)個となる。これにより、図4に示すように、AC/DCコンバータには“Vin×2n-1”のAC電圧が入力され、そのAC電圧に応じた大きさの出力電圧Voutが生成される。
次に、入力電圧Vinが更に上昇し、出力電圧Voutが基準電圧Vref(2)を超えると、電圧逓倍回路12_2がスイッチSWp(2),SWn(2)によってバイパスされて無効となり、エネルギーハーベスタ11とAC/DCコンバータ13との間に接続される電圧逓倍回路12の数が(n−1)個から(n−2)個となる。これにより、図4に示すように、AC/DCコンバータには“Vin×2n-2”のAC電圧が入力され、そのAC電圧に応じた大きさの出力電圧Voutが生成される。
このように、入力電圧Vinの上昇により出力電圧Voutが上昇すると、各コンパレータ14_1〜14_nの出力信号Φ1〜Φnが、Φ1から順に、ローレベルからハイレベルに切り替わり、電圧逓倍回路12_1〜12_nがスイッチSWp(1)〜SWp(n),SWn(1)〜SWn(n)によって順にバイパスされて無効となる。これにより、エネルギーハーベスタ11とAC/DCコンバータ13との間に接続される電圧逓倍回路12_1〜12_nの数がn個から段階的に減少するため、図4に示すように、入力電圧Vinに対する増倍率(逓倍ファクター)が段階的に低下する。
一方、入力電圧Vinの低下により出力電圧Voutが低下すると、各コンパレータ14_1〜14_nの出力信号Φ1〜Φnが、Φnから順に、ハイレベルからローレベルに切り替わり、バイパスされていた電圧逓倍回路12_1〜12_nがスイッチSWp(1)〜SWp(n),SWn(1)〜SWn(n)によって順に有効となる。これにより、エネルギーハーベスタ11とAC/DCコンバータ13との間に接続される電圧逓倍回路12_1〜12_nの数が0(=n−n)個から段階的に増加するため、図4に示すように、入力電圧Vinに対する逓倍ファクターが段階的に増加する。
以上のように、実施の形態1に係る電源回路101によれば、出力電圧Voutの大きさに応じて、エネルギーハーベスタ11とAC/DCコンバータ13との間に電圧逓倍回路12_1〜12_nを接続するか否かを切り替えることにより、出力電圧Voutが負荷95を駆動可能な電圧範囲(負荷動作範囲)に収まるように電圧逓倍回路12による増倍率を制御することができる。これにより、出力電圧Voutは、より広い入力範囲で負荷15の動作範囲内に維持されるので、従来の電源回路900に比べて、使用可能入力範囲(実質的な入力ダイナミックレンジ)を広くすることが可能となる。
また、電源回路101によれば、出力電圧Voutに応じて電圧逓倍回路12による増倍率が制御されるので、負荷動作範囲を超える過剰な出力電圧Voutの生成を抑制することができる。これにより、従来のように過電圧保護回路によって捨てられる電力を抑えることができ、エネルギーハーベスタ11によって収穫した環境エネルギーに基づく電力を無駄なく負荷15に供給することが可能となる。
以上、実施の形態1に係る電源回路101によれば、より広い入力ダイナミックレンジと負荷への効率の良い電力供給を実現することが可能となる。
≪実施の形態2≫
図5は、実施の形態2に係る電源回路の構成を示す図である。
同図に示される電源回路102は、コンパレータへの電源供給を他のコンパレータの出力信号によって制御する点において実施の形態1に係る電源回路101と相違し、その他の点において実施の形態1に係る電源回路101と同様である。
図5は、実施の形態2に係る電源回路の構成を示す図である。
同図に示される電源回路102は、コンパレータへの電源供給を他のコンパレータの出力信号によって制御する点において実施の形態1に係る電源回路101と相違し、その他の点において実施の形態1に係る電源回路101と同様である。
具体的に、電源回路102において、コンパレータ14_1〜14_nは、出力電圧Voutが電源電圧として供給されて動作する。コンパレータ14_1〜14_nのうち、(i+1)番目のコンパレータ14_i+1は、i番目のコンパレータ14_iの比較結果に基づいて、電源電圧(出力電圧Vout)の供給と遮断が制御される。ここで、1≦i≦n−1である。
具体的には、(i+1)番目のコンパレータ14_i+1の電源供給端子とAC/DCコンバータ13の出力端子との間にスイッチSWa(i+1)が接続され、スイッチSWa(i+1)は、i番目のコンパレータ14_iの出力信号Φiによってオン/オフが制御される。なお、スイッチSWa(i+1)は、上述したスイッチSWp(1)〜SWp(n),SWn(1)〜SWn(n)と同様に、PMOSトランジスタ、NMOSトランジスタ、およびアナログスイッチ等によって構成されている。
より具体的には、出力電圧Voutが基準電圧Vref(i)よりも大きいとき、スイッチSWa(i+1)がオンし、コンパレータ14_i+1に出力電圧Voutが電源電圧として供給される。一方、出力電圧Voutが基準電圧Vref(i)よりも小さいとき、スイッチSWa(i+1)がオフし、コンパレータ14_i+1への電源電圧(出力電圧Vout)の供給が遮断される。
コンパレータ14_i+1への電源電圧の供給が遮断されているとき、コンパレータ14_i+1の出力端子がフローティングになることを防ぐため、コンパレータ14_i+1の出力端子と固定電位ノード(例えばグラウンドノード)との間に、電流経路形成素子を接続する。これにより、コンパレータ14_i+1への電源供給が遮断されている場合であっても、コンパレータ14_i+1の出力信号Φi+1は不定とならない。例えば、コンパレータ14_i+1の出力端子とグラウンドノードとの間に、電流経路形成素子として抵抗Ri+1を接続した場合、出力信号Φi+1がローレベルとなり、対応する電圧逓倍回路12_i+1を有効とするとともに、後段のコンパレータ14_i+2への電源供給を遮断することができる。
ここで、i=1とした場合の具体例について説明する。この場合、コンパレータ14_1には電源電圧として、出力電圧Voutが供給されている。一方、コンパレータ14_2は、コンパレータ14_1の出力信号Φ1によって電源電圧としての出力電圧Voutの供給と遮断が制御される。同様に、後段のコンパレータ14_nは、コンパレータ14_n−1の出力信号Φn−1によって電源電圧としての出力電圧Voutの供給と遮断が制御される。
この場合に、例えば出力電圧Voutが基準電圧Vref(1)よりも小さいとき、コンパレータ14_1の出力信号Φ1はローレベルとなるので、電圧逓倍回路12_1が有効となり、且つ後段のコンパレータ14_2への電源供給が遮断される。これにより、コンパレータ14_2の出力信号Φ2はローレベルとなるので、電圧逓倍回路12_2が有効となり、且つ後段のコンパレータ14_3への電源供給が遮断される。
以上、実施の形態2に係る電源回路102によれば、前段のコンパレータの出力信号に基づいて次段のコンパレータの電源電圧の供給と遮断を決定するので、動的に、使用する必要のないコンパレータの動作を停止することができる。これにより、電源回路102の消費電力を削減することが可能となる。
≪実施の形態3≫
図6は、実施の形態3に係る電源回路の構成を示す図である。
同図に示される電源回路103は、コンパレータへの電源電圧として他のコンパレータの出力信号を用いる点において実施の形態1に係る電源回路101と相違し、その他の点において実施の形態1に係る電源回路101と同様である。
図6は、実施の形態3に係る電源回路の構成を示す図である。
同図に示される電源回路103は、コンパレータへの電源電圧として他のコンパレータの出力信号を用いる点において実施の形態1に係る電源回路101と相違し、その他の点において実施の形態1に係る電源回路101と同様である。
電源回路103において、コンパレータ14_2〜14_nは、前段のコンパレータ14_1〜14_n−1の出力信号Φ1〜Φn−1が電源電圧として供給されて動作する。具体的には、コンパレータ14_1〜14_nのうち、(i+1)番目のコンパレータ14_i+1は、i番目のコンパレータ14_iの出力信号Φiが電源電圧として供給される。より具体的には、(i+1)番目のコンパレータ14_i+1の電源供給端子にi番目のコンパレータ14_iの出力信号Φiが入力される。
例えば、出力電圧Voutが基準電圧Vref(i)よりも大きいとき、コンパレータ14_iの出力信号Φiがハイレベルとなり、コンパレータ14_i+1には、ハイレベルの出力信号Φiが電源電圧として供給される。
一方、出力電圧Voutが基準電圧Vref(i)よりも小さいとき、コンパレータ14_iの出力信号Φiがローレベルとなり、コンパレータ14_i+1にはローベルの出力信号Φi(=0V)が電源電圧として供給される。すなわち、出力電圧Voutが基準電圧Vref(i)よりも小さいとき、コンパレータ14_i+1への電源供給が遮断される。
コンパレータ14_i+1への電源供給が遮断されているとき、コンパレータ14_i+1の出力端子がフローティングになることを防ぐため、コンパレータ14_i+1の出力端子と固定電位ノード(例えばグラウンドノード)との間に電流経路形成素子を接続する。これにより、コンパレータ14_i+1への電源供給が遮断されている場合であっても、コンパレータ14_i+1の出力信号Φi+1は不定とならない。例えば、コンパレータ14_i+1の出力端子とグラウンドノードとの間に、電流経路形成素子として抵抗Ri+1を接続した場合、出力信号Φi+1がローレベルとなり、対応する電圧逓倍回路12_i+1を有効とするとともに、後段のコンパレータ14_i+2への電源供給を遮断することができる。
ここで、i=1とした場合の具体例について説明する。この場合、コンパレータ14_1には電源電圧として、出力電圧Voutが供給されている。一方、コンパレータ14_2は、コンパレータ14_1の出力信号Φ1が電源電圧として供給されている。同様に、後段のコンパレータ14_nは、コンパレータ14_n−1の出力信号Φn−1が電源電圧として供給されている。
この場合に、例えば出力電圧Voutが基準電圧Vref(1)よりも小さいとき、コンパレータ14_1の出力信号Φ1はローレベル(0V)となるので、電圧逓倍回路12_1が有効となり、且つ後段のコンパレータ14_2への電源供給が遮断される。これにより、コンパレータ14_2の出力信号Φ2はローレベルとなるので、電圧逓倍回路12_2が有効となり、且つ後段のコンパレータ14_3への電源供給が遮断される。
以上、実施の形態3に係る電源回路103によれば、前段のコンパレータの出力信号を次段のコンパレータの電源電圧として供給するので、実施の形態2に係る電源回路102と同様に、使用する必要のないコンパレータの動作を停止することができる。これにより、電源回路103の消費電力を削減することが可能となる。
また、実施の形態3に係る電源回路103によれば、実施の形態2に係る電源回路102と比べてスイッチSWaが不要となるで、より回路規模を小さくすることが可能となり、コンパレータ14への電源供給を制御するスイッチSWa(i+1)等を構成するトランジスタのスイッチング時のロスを回避することが可能となる。
≪実施の形態4≫
図7は、実施の形態4に係る電源回路の構成を示す図である。
同図に示される電源回路104は、実施の形態2に係る電源回路102におけるコンパレータへの電源供給を他のコンパレータの出力信号によって制御する回路構成と、実施の形態3に係る電源回路103におけるコンパレータへの電源電圧として他のコンパレータの出力信号を用いる回路構成とを備える点において実施の形態1に係る電源回路101と相違し、その他の点において実施の形態1に係る電源回路101と同様である。
図7は、実施の形態4に係る電源回路の構成を示す図である。
同図に示される電源回路104は、実施の形態2に係る電源回路102におけるコンパレータへの電源供給を他のコンパレータの出力信号によって制御する回路構成と、実施の形態3に係る電源回路103におけるコンパレータへの電源電圧として他のコンパレータの出力信号を用いる回路構成とを備える点において実施の形態1に係る電源回路101と相違し、その他の点において実施の形態1に係る電源回路101と同様である。
図8は、実施の形態4に係る電源回路のコンパレータ周辺の接続関係を示す図である。
図8に示すように、コンパレータ14_1〜14_nのうち、(i+1)番目のコンパレータ14_i+1は、i番目のコンパレータ14_iの比較結果に基づいて電源電圧としての出力電圧Voutの供給と遮断が制御される。
図8に示すように、コンパレータ14_1〜14_nのうち、(i+1)番目のコンパレータ14_i+1は、i番目のコンパレータ14_iの比較結果に基づいて電源電圧としての出力電圧Voutの供給と遮断が制御される。
具体的には、(i+1)番目のコンパレータ14_i+1の電源供給端子とAC/DCコンバータ13の出力端子との間にスイッチSWa(i+1)が接続され、スイッチSWa(i+1)は、i番目のコンパレータ14_iの出力信号Φiによってオン/オフが制御される。
また、コンパレータ14_1〜14_nのうち、(j+1)番目のコンパレータ14_j+1は、j番目のコンパレータ14_jの出力信号Φjが電源電圧として供給される。具体的には、(j+1)番目のコンパレータ14_j+1の電源供給端子にj番目のコンパレータ14_jの出力信号Φjが入力される。ここで、1≦j≦n−1,j≠iである。
より具体的には、出力電圧Voutが基準電圧Vref(j)よりも大きいとき、コンパレータ14_jの出力信号Φjがハイレベルとなり、コンパレータ14_j+1には、ハイレベルの出力信号Φjが電源電圧として供給される。一方、出力電圧Voutが基準電圧Vref(j)よりも小さいとき、コンパレータ14_jの出力信号Φjがローレベルとなり、コンパレータ14_j+1にはローベルの出力信号Φj(=0V)が電源電圧として供給される。すなわち、このとき、コンパレータ14_j+1への電源供給が遮断される。
また、i=1としたとき、コンパレータ14_1〜14_nのうちコンパレータ14_1を除くコンパレータ14_2〜14_nの出力端子と固定電位ノード(例えばグラウンドノード)との間には、抵抗R2〜Rnが夫々接続されている。
以上、実施の形態4に係る電源回路104によれば、実施の形態2,3に係る電源回路102,103と同様に、使用する必要のないコンパレータの動作を停止することができる。これにより、電源回路104の消費電力を削減することが可能となる。
また、実施の形態4に係る電源回路104によれば、実施の形態3に係る電源回路103のアプローチの限界を克服することができる。以下、詳細に説明する。
例えば、電源回路103のように前段のコンパレータの出力信号を次段のコンパレータの電源電圧として用いる場合、後段に接続されるコンパレータに供給できる電流に限界があるため、後段に接続される全てのコンパレータに十分な電流を供給するは容易ではない。
例えば、電源回路103のように前段のコンパレータの出力信号を次段のコンパレータの電源電圧として用いる場合、後段に接続されるコンパレータに供給できる電流に限界があるため、後段に接続される全てのコンパレータに十分な電流を供給するは容易ではない。
一方、実施の形態4に係る電源回路104によれば、実施の形態2に係るコンパレータ構成と実施の形態3に係るコンパレータ構成とを混在させているので、実施の形態3に係る電源回路103に比べるとトランジスタの数は多くなるが、各コンパレータに必要な電流を供給することができ、且つ実施の形態2に係る電源回路102に比べて、各コンパレータへの電源供給を制御するスイッチSWaを構成するトランジスタの数を少なくすることができる。
以上、本発明者らによってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、上記実施の形態において、電圧逓倍回路12_1〜12_nと、比較回路14_1〜14_nおよびスイッチSWp(1)〜SWp(n),SWn(1)〜SWn(n)とを同じ数だけ設ける場合を例示したが、これに限られず、n個の電圧逓倍回路12_1〜12_nと、m(mは1以上n以下の整数)個の比較回路14_1〜14_mおよびm組のスイッチSWp(1)〜SWp(m),SWn(1)〜SWn(m)とを設けてもよい。
例えば、実施の形態1〜4ではm=nとしたが、m=n−1として、電圧逓倍回路12_1〜12_nのうち、初段(k=1)の電圧逓倍回路12_1には、スイッチSWp(1),SWn(1)および比較回路14_1を設けないようにしてもよい。これによれば、AC/DCコンバータに入力される交流電圧の最小値は、“2×Vin”となる。
このように、m<nとする場合には、初段(k=1)から順に、スイッチSWp(1)〜SWp(m),SWn(1)〜SWn(m)を取り除いた構成とすればよい。
例えば、実施の形態1〜4ではm=nとしたが、m=n−1として、電圧逓倍回路12_1〜12_nのうち、初段(k=1)の電圧逓倍回路12_1には、スイッチSWp(1),SWn(1)および比較回路14_1を設けないようにしてもよい。これによれば、AC/DCコンバータに入力される交流電圧の最小値は、“2×Vin”となる。
このように、m<nとする場合には、初段(k=1)から順に、スイッチSWp(1)〜SWp(m),SWn(1)〜SWn(m)を取り除いた構成とすればよい。
また、実施の形態2,3,4において、コンパレータ14_1〜14_nの出力端子のフローティングを防止するために、電流経路形成素子として抵抗Ri等を接続する場合を例示したが、コンパレータ14_1〜14_nの出力端子のフローティングを防止することができる電流経路形成素子であれば、抵抗のみに限定されるものではない。
また、上記実施の形態において、各スイッチがMOSトランジスタで実現される場合を例示したが、これに限られず、バイポーラトランジスタ等の他のトランジスタを用いてもよい。
101,102,103,104…電源回路、11…エネルギーハーベスタ、12_1〜12_n…電圧逓倍回路、13…AC/DCコンバータ、14_1〜14_n…コンパレータ、15…負荷、SWp(1)〜SWp(n),SWn(1)〜SWn(n),SWa(i+1)…スイッチ、Φ1〜Φn…出力信号、Vin…入力電圧、Vout…出力電圧、Vref(1)〜Vref(n)…基準電圧、Cout…キャパシタ。
Claims (8)
- 交流電圧を生成する電圧生成部と、
入力された交流電圧を直流電圧に変換するAC/DCコンバータと、
前記電圧生成部と前記AC/DCコンバータとの間にn(nは2以上の整数)段従属接続され、夫々が入力された交流電圧を逓倍して出力するn個の電圧逓倍回路と、
前記AC/DCコンバータによって変換された前記直流電圧と基準電圧とを比較し、比較結果を出力するm(mは1以上n以下の整数)個の比較回路と、
m個の前記比較回路に夫々対応づけられてn個の前記電圧逓倍回路のうちのm個の電圧逓倍回路に対して設けられ、対応する前記比較回路の比較結果に基づいて、対応する前記電圧逓倍回路に前段から与えられた交流電圧をその電圧逓倍回路によって逓倍して後段に出力するか、またはその電圧逓倍回路によって逓倍せずに後段に出力するかを夫々切り替えるm個の切替回路と、
を有する電源回路。 - 請求項1に記載の電源回路において、
前記電圧生成部は、環境から収穫したエネルギーに基づいて交流電圧を生成するエネルギーハーベスタを含む
ことを特徴とする電源回路。 - 請求項1または2に記載の電源回路において、
前記電圧逓倍回路は、前記電圧生成部の前記出力端子と前記AC/DCコンバータの前記出力端子との間に直列に接続され、
前記切替回路は、対応する前記電圧逓倍回路の入力端子と出力端子との間に接続されたスイッチを含み、
前記スイッチは、前記AC/DCコンバータによって変換された前記直流電圧が前記基準電圧よりも小さい場合にオフし、前記AC/DCコンバータによって変換された前記直流電圧が前記基準電圧よりも大きい場合にオンする
ことを特徴とする電源回路。 - 請求項3に記載の電源回路において、
前記スイッチは、第1導電型のトランジスタと前記第1導電型と反対の第2導電型のトランジスタを並列に接続したアナログスイッチを含む
ことを特徴とする電源回路。 - 請求項1乃至4の何れか一項に記載の電源回路において、
n=mであって、
前記比較回路は、前記AC/DCコンバータによって変換された前記直流電圧が電源電圧として供給され、
(i+1)番目(1≦i≦n−1)の前記比較回路は、i番目の前記比較回路の比較結果に基づいて前記電源電圧の供給と遮断が制御されるとともに、前記比較結果を出力する出力端子と固定電位ノードとの間に電流経路形成素子が接続されている
ことを特徴とする電源回路。 - 請求項1乃至4の何れか一項に記載の電源回路において、
n=mであって、
(i+1)番目(1≦i≦n−1)の前記比較回路は、i番目の前記比較回路の比較結果としての出力信号が電源電圧として供給されるとともに、前記比較結果を出力する出力端子と固定電位ノードとの間に電流経路形成素子が接続されている
ことを特徴とする電源回路。 - 請求項1乃至4の何れか一項に記載の電源回路において、
n=mであって、
前記比較回路は、前記AC/DCコンバータによって変換された前記直流電圧が電源電圧として供給され、
(i+1)番目(1≦i≦n−1)の前記比較回路は、前記AC/DCコンバータによって変換された前記直流電圧が電源電圧として供給されるとともに、i番目の前記比較回路の比較結果に基づいて前記電源電圧の供給と遮断が制御され、前記比較結果を出力する出力端子と固定電位ノードとの間に電流経路形成素子が接続され、
(j+1)番目(1≦j≦n,j≠i)の前記比較回路は、j番目の前記比較回路の比較結果としての出力信号が前記電源電圧として供給されるとともに、前記比較結果を出力する出力端子と前記固定電位ノードとの間に前記電流経路形成素子が接続されている
ことを特徴とする電源回路。 - 請求項1乃至7の何れか一項に記載の電源回路において、
前記電圧逓倍回路は、半波倍圧整流回路を含む
ことを特徴とする電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016103029A JP2017212784A (ja) | 2016-05-24 | 2016-05-24 | 電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016103029A JP2017212784A (ja) | 2016-05-24 | 2016-05-24 | 電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017212784A true JP2017212784A (ja) | 2017-11-30 |
Family
ID=60476303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016103029A Pending JP2017212784A (ja) | 2016-05-24 | 2016-05-24 | 電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017212784A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003088005A (ja) * | 2001-05-18 | 2003-03-20 | Seiko Instruments Inc | 電源装置および電子機器 |
-
2016
- 2016-05-24 JP JP2016103029A patent/JP2017212784A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003088005A (ja) * | 2001-05-18 | 2003-03-20 | Seiko Instruments Inc | 電源装置および電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Ozaki et al. | Fully-integrated high-conversion-ratio dual-output voltage boost converter with MPPT for low-voltage energy harvesting | |
JP4193462B2 (ja) | 昇圧回路 | |
US7667530B2 (en) | Charge pump down circuit and method for the same | |
JP2009106039A (ja) | 過電圧保護回路およびそれを用いた電子機器 | |
JP6242281B2 (ja) | 電源回路、及び電源回路の制御方法 | |
Ulaganathan et al. | An ultra-low voltage self-startup charge pump for energy harvesting applications | |
JP2014200020A (ja) | 半導体スイッチ回路 | |
US20130294123A1 (en) | Charge pump | |
US9906127B2 (en) | Fractional output voltage multiplier | |
CN109121453B (zh) | 负电荷泵和具有这样的负电荷泵的音频asic | |
US10020029B1 (en) | Voltage scaling-up circuit and bulk biasing method thereof | |
JP6527106B2 (ja) | 電源回路 | |
JP2017022953A (ja) | 降圧回路及びこれを用いた降圧充電回路 | |
JP2017212784A (ja) | 電源回路 | |
Mishra et al. | A 120mV startup circuit based on charge pump for energy harvesting circuits | |
KR101439039B1 (ko) | 초고주파 rf 정류기 및 정류방법 | |
JP5767660B2 (ja) | Dc−dcコンバータ | |
CN108432110B (zh) | Dc/dc转换器 | |
Chang et al. | A compact multi-input thermoelectric energy harvesting system with 58.5% power conversion efficiency and 32.4-mW output power capability | |
JP2013046385A (ja) | 変換装置およびバイアス電圧生成回路 | |
GB2561923B (en) | Power converter predriver system with multiple power modes | |
CN108696118B (zh) | 增压电路及其中的基体的偏压方法 | |
TWI631808B (zh) | 並聯供電系統 | |
JP6498870B2 (ja) | チャージポンプ回路 | |
NL2031652B1 (en) | Inductor-less power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180619 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190521 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191126 |