JP2017212062A - 端子材料、その製造方法および端子 - Google Patents
端子材料、その製造方法および端子 Download PDFInfo
- Publication number
- JP2017212062A JP2017212062A JP2016103285A JP2016103285A JP2017212062A JP 2017212062 A JP2017212062 A JP 2017212062A JP 2016103285 A JP2016103285 A JP 2016103285A JP 2016103285 A JP2016103285 A JP 2016103285A JP 2017212062 A JP2017212062 A JP 2017212062A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- sno
- terminal
- plating layer
- terminal material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Other Surface Treatments For Metallic Materials (AREA)
Abstract
【課題】比較的小さな接触荷重で十分な導通性能を発揮することができ、端子の一層の小型化に資することができる端子材料、その製造方法および端子を提供する。【解決手段】母材(10)上に形成されたSnメッキ層(11)と、Snメッキ層の略垂直方向に所定厚さで成膜された酸化膜(12、13)と、酸化膜中の略垂直方向に形成された複数箇所の結晶粒界(100)と、を有する。【選択図】図1
Description
本発明は、端子材料、その製造方法および端子に関する。
自動車等の車両には種々の電子機器が搭載され、これらの電子機器に電力を供給したり、各種信号を伝達するために、端子を設けた電線やワイヤハーネスが多数用いられている。
従来、このような端子には、電気的特性の一種である接触抵抗の低減や耐食性の向上を目的に、母材としての銅や銅合金上にSnメッキを施した端子材料が用いられている(特許文献1等参照)。
ここで、図8に示すように、銅等で構成される母材10上に形成されたSnメッキ層11の表面には、空気との接触により、SnO2から成る絶縁性の酸化膜(例えば、アモルファス状の酸化膜)50が厚さH3(約10nm)で形成されてしまう。
そのため、従来の端子では、オス端子とメス端子とを接続する際に、接触点で生じる接触荷重によって酸化膜50を破壊し、Snメッキ層11の一部を露出させて電気的導通を図っていた。
ところが、車両等に搭載する電子機器の増加に伴い、集合端子におけるコネクタの極数が増加し、各端子が小型化される傾向にある。
このような端子の小型化により、オス端子とメス端子とを接続する際の接触荷重が小さくなり、酸化膜50を十分に破壊できないという不都合を生じる。これに伴い、各端子においてSnメッキ層11が十分に露出されず、導通性能が低下するという問題が生じる。
本発明は、上記課題に鑑みてなされたものであり、比較的小さな接触荷重で十分な導通性能を発揮することができ、端子の一層の小型化に資することができる端子材料、その製造方法および端子を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明に係る端子材料は、母材上に形成されたSnメッキ層と、前記Snメッキ層の略垂直方向に所定厚さで成膜された酸化膜と、前記酸化膜中の略垂直方向に形成された複数箇所の結晶粒界と、を有することを特徴とする。
請求項2に記載の発明に係る端子材料は、請求項1に係る発明において、前記酸化膜は、前記Snメッキ層の略垂直方向に並列状態で形成されるSnOから成る第1の酸化膜と、前記第1の酸化膜に隣接して形成されるSnO2から成る第2の酸化膜と、から構成され、前記各結晶粒界は、前記第1の酸化膜と前記第2の酸化膜との間に形成されていることを特徴とする。
請求項3に記載の発明に係る端子材料は、請求項1に係る発明において、前記酸化膜は、前記Snメッキ層の略垂直方向に並列状態で形成されるSnOから成る第1の酸化膜としての多数のセルと、前記SnOから成る各セルに隣接して形成されるSnO2から成る第2の酸化膜としてのセルと、から構成され、前記各結晶粒界は、前記SnOの各セルと前記SnO2の各セルとの間に形成されていることを特徴とする。
請求項4に記載の発明に係る端子材料は、請求項2または請求項3に係る発明において、前記第1の酸化膜と前記第2の酸化膜の少なくとも一方は、略円柱形または略角柱形を呈するセルであることを特徴とする。
請求項5に記載の発明に係る端子材料は、請求項1から請求項4の何れかに係る発明において、前記所定厚さは、1nm〜10nmであることを特徴とする。
請求項6に記載の発明に係る端子材料の製造方法は、母材上にSnメッキ層を形成する工程と、前記Snメッキ層の略垂直方向に、SnOから成る第1の酸化膜を所定間隔を挟んで成膜する工程と、前記第1の酸化膜の間に、SnO2から成る第2の酸化膜を成膜する工程と、を有することを特徴とする。
請求項7に記載の発明に係る端子材料の製造方法は、母材上にSnメッキ層を形成する工程と、前記Snメッキ層の略垂直方向に、SnO2から成る第2の酸化膜を所定間隔を挟んで成膜する工程と、前記第2の酸化膜の間に、SnOから成る第1の酸化膜を成膜する工程と、を有することを特徴とする。
請求項8に記載の発明に係る端子は、請求項1から請求項5の何れか1項に記載の端子材料からなる圧着部を備えたことを特徴とする。
本発明によれば、比較的小さな接触荷重で十分な導通性能を発揮することができ、端子の一層の小型化に資することができる端子材料、その製造方法および端子を提供することができる。
[第1の実施の形態に係る端子材料]
図1、図2を参照して、本発明の第1の実施の形態について説明する。
図1、図2を参照して、本発明の第1の実施の形態について説明する。
ここで、図1は第1の実施の形態に係る端子材料1Aの模式的構成を示す平面図、図2はそのA−A断面図である。
図1および図2に示すように、第1の実施の形態に係る端子材料1Aは、母材10上に形成されたSnメッキ層11と、Snメッキ層11の略垂直方向に所定厚さH1で成膜された酸化膜12、13と、酸化膜中の略垂直方向に形成された複数箇所の結晶粒界100とを有している。
より具体的には、酸化膜は、Snメッキ層11の略垂直方向に並列状態で形成されるSnO(酸化第一スズ)から成る多数のセル(第1の酸化膜)13と、各セル13を囲繞するように形成されるSnO2(酸化第二スズ)から成る第2の酸化膜12とから構成される。
また、各結晶粒界100は、SnOの各セル13と、SnO2から成る第2の酸化膜12との間に形成されている。
なお、厚さH1は、例えば1〜10nmとすることができる。
また、本実施の形態に係る端子材料1Aでは、SnOの各セル13は略円柱形を呈するように構成されている。但し、これには限定されず、各セル13を略角柱形を呈するように構成してもよい。
また、このような構成に代えて、SnO2によってセルを形成し、その各セルを略円柱形または略角柱形を呈するように構成してもよい。なお、この場合には、SnO2によって形成されたセルを囲むようにSnOから成る第1の酸化膜を形成する。
なお、図2に示すように、結晶粒界100間の距離W1は、例えば10μmとすることができる。また、SnOの各セル13の幅W2は、例えば1μmとすることができる。
ここで、原子が規則正しく配列した構造を結晶構造というが、SnOやSnO2等の実際の材料は、全体で同じ原子配列を有しているわけではなく、配列の向きが異なる領域(結晶粒)が複数集まった構造を有している。
このような結晶粒の境界を結晶粒界と呼び、原子配列が乱れた領域となっている。
そのため、結晶粒界100は、SnOの各セル13およびSnO2から成る第2の酸化膜12に比して脆性であり、従来のSnO2から成る絶縁性の酸化膜(例えば、アモルファス状の酸化膜)50よりも小さな接触荷重で破壊することができる。
したがって、本実施の形態に係る端子材料1Aを圧着部に用いた端子では、接触荷重を低減することができ、一層の小型化を図ることができる。
また、結晶粒界100が電気経路を構成するので、端子の圧着部において、母材10およびSnメッキ層11と、端子側金属との電気的導通を結晶粒界100を介して行うことができ、電気的特性を向上させることができる。
[第2の実施の形態に係る端子材料]
図3、図4を参照して、本発明の第2の実施の形態について説明する。
図3、図4を参照して、本発明の第2の実施の形態について説明する。
ここで、図3は第2の実施の形態に係る端子材料1Bの模式的構成を示す平面図、図4はそのB−B断面図である。
図3および図4に示すように、第2の実施の形態に係る端子材料1Bは、母材10上に形成されたSnメッキ層11と、Snメッキ層11の略垂直方向に所定厚さで成膜された酸化膜12a、13aと、酸化膜12a、13a中の略垂直方向に形成された複数箇所の結晶粒界100とを有している。
より具体的には、酸化膜は、Snメッキ層11の略垂直方向に並列状態で形成されるSnOから成る第1の酸化膜としての多数のセル13aと、SnOから成る各セルに隣接して形成されるSnO2から成る第2の酸化膜としてのセル12aとから構成されている。
また、各結晶粒界100は、SnOの各セル13aとSnO2の各セル12aとの間に形成されている。
また、本実施の形態に係る端子材料1Bでは、SnOの各セル13aおよびSnO2の各セル12aは略角柱形を呈するように構成されている。
このように構成された第2の実施の形態に係る端子材料1Bは、図3に示すように全体で市松模様を呈する。
第1の実施の形態の説明で述べたように、結晶粒界100は、SnOの各セル13aおよびSnO2から成る各セル12aに比して脆性であり、従来のSnO2から成る絶縁性の酸化膜(例えば、アモルファス状の酸化膜)50よりも小さな接触荷重で破壊することができる。
したがって、本実施の形態に係る端子材料1Bを圧着部に用いた端子では、接触荷重を低減することができ、一層の小型化を図ることができる。
また、結晶粒界100が電気経路を構成するので、端子の圧着部において、母材10およびSnメッキ層11と、端子側金属との電気的導通を結晶粒界100を介して行うことができ、電気的特性を向上させることができる。
[端子材料の製造方法]
図5〜図7を参照して、上述の実施の形態に係る端子材料1A、1Bの製造方法について説明する。
図5〜図7を参照して、上述の実施の形態に係る端子材料1A、1Bの製造方法について説明する。
(スパッタリング成膜法)
図5は、SnO(酸化第一スズ)から成るセル(第1の酸化膜)13およびSnO2(酸化第二スズ)から成る第2の酸化膜12をイオンビーム・スパッタリング(Ion Beam Sputtering)法で成膜する場合を示す。
図5は、SnO(酸化第一スズ)から成るセル(第1の酸化膜)13およびSnO2(酸化第二スズ)から成る第2の酸化膜12をイオンビーム・スパッタリング(Ion Beam Sputtering)法で成膜する場合を示す。
この成膜法では、例えば、真空チャンバ(図示せず)内に、Snメッキ層11を形成した銅や銅合金から成る母材10の表面を下方にして設置し、その表面側に所定のパターン(例えば、多数の円孔あるいは多数の方形孔を穿孔したパターン)を有するマスク400を配置する。
マスク400の下方に、スパッタリングターゲット(成膜材料)200としてSnO(酸化第一スズ)またはSnO2(酸化第二スズ)をバッキングプレート201上に配置する。
次いで、真空チャンバ内にアルゴン(Ar)ガス300を流通させた状態でイオンビームを照射してアルゴンイオンを生成し、そのアルゴンイオンをスパッタリングターゲット200に衝突させる。
これにより、SnOまたはSnO2の粒子が飛散し、マスク400のパターンを介してその粒子がSnメッキ層11に付着することにより酸化膜12、13が成膜される。
なお、イオンビーム・スパッタリング法に代えて、マグネトロン・スパッタリング(Magnetron Sputtering)法、ECRスパッタリング(ECR Sputtering)法、反応性スパッタリング(Reactive Sputtering)法等によって酸化膜12、13を成膜するようにしてもよい。
(蒸着成膜法)
図6および図7は、SnO(酸化第一スズ)から成るセル(第1の酸化膜)13およびSnO2(酸化第二スズ)から成る第2の酸化膜12を蒸着成膜法(vapor deposition)で成膜する場合を示す。
図6および図7は、SnO(酸化第一スズ)から成るセル(第1の酸化膜)13およびSnO2(酸化第二スズ)から成る第2の酸化膜12を蒸着成膜法(vapor deposition)で成膜する場合を示す。
図6に示す蒸着成膜法では、例えば、真空チャンバ(図示せず)内に、銅や銅合金から成る母材10の表面にSnメッキ層11を形成し、そのSnメッキ層11上にフォトレジスト70によって所定のパターン(例えば、多数の方形パターン等)を形成する。
そして、真空チャンバを真空状態とし、蒸着材料としてのSnO2(酸化第二スズ)を加熱して蒸発させる。
これにより、図6(a)に示すように、フォトレジスト70が付着していない位置のSnメッキ層11およびフォトレジスト70上にSnO2(酸化第二スズ)から成る第2の酸化膜12が成膜される。
次いで、図6(b)に示すように、フォトレジスト70をエッチングによって除去するリフトオフ処理を行う。
同様の手法によって、図6(b)において露出しているSnメッキ層11にSnO(酸化第一スズ)から成る第1の酸化膜13を成膜して、図6(c)に示すような端子材料を製造することができる。
図7に示す蒸着成膜法(マスク蒸着)では、例えば、真空チャンバ(図示せず)内に、銅や銅合金から成る母材10の表面にSnメッキ層11を形成し、そのSnメッキ層11の上に所定のパターン(例えば、多数の方形パターン等)を形成したステンシル・マスク400を配置する。
そして、真空チャンバを真空状態とし、蒸着材料としてのSnO2(酸化第二スズ)を加熱して蒸発させる。
これにより、図7に示すように、Snメッキ層11上に、ステンシル・マスク400のパターンに応じたSnO2(酸化第二スズ)から成る第2の酸化膜12が成膜される。
図示は省略するが、他のパターンを形成したステンシル・マスクを用いてSnメッキ層11にSnO(酸化第一スズ)から成る第1の酸化膜13を成膜することで、本実施の形態に係る端子材料1A、1Bを製造することができる。
なお、上述の成膜方法に代えて、DC・RFイオンプレーティング(DC,AC Ionplating)、活性化反応性蒸着(ARE:Activated Reactive Evaporation)、中空陰極法(HCD:Hollow Cathode Discharge)、プラズマCVD法等を用いるようにしてもよい。
(端子について)
本実施の形態に係る端子材料1A、1Bは、端子の圧着部等に採用することができる。
本実施の形態に係る端子材料1A、1Bは、端子の圧着部等に採用することができる。
これにより、本実施の形態に係る端子材料1A、1Bを圧着部に用いた端子は、接触荷重を低減することができ、一層の小型化を図ることができる。
また、端子材料1A、1Bにおける結晶粒界100が電気経路を構成するので、端子の圧着部において、母材10およびSnメッキ層11と、端子側金属との電気的導通を結晶粒界100を介して行うことができ、端子の電気的特性を向上させることができる。
以上、本発明の端子を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置き換えることができる。
1A、1B…端子材料
10…母材
11…Snメッキ層
12…第2の酸化膜
13…第1の酸化膜
12a、13a…セル
70…フォトレジスト
100…結晶粒界
200…スパッタリングターゲット
400…マスク
10…母材
11…Snメッキ層
12…第2の酸化膜
13…第1の酸化膜
12a、13a…セル
70…フォトレジスト
100…結晶粒界
200…スパッタリングターゲット
400…マスク
Claims (8)
- 母材上に形成されたSnメッキ層と、
前記Snメッキ層の略垂直方向に所定厚さで成膜された酸化膜と、
前記酸化膜中の略垂直方向に形成された複数箇所の結晶粒界と、
を有することを特徴とする端子材料。 - 前記酸化膜は、前記Snメッキ層の略垂直方向に並列状態で形成されるSnOから成る第1の酸化膜と、前記第1の酸化膜に隣接して形成されるSnO2から成る第2の酸化膜と、から構成され、
前記各結晶粒界は、前記第1の酸化膜と前記第2の酸化膜との間に形成されていることを特徴とする請求項1に記載の端子材料。 - 前記酸化膜は、前記Snメッキ層の略垂直方向に並列状態で形成されるSnOから成る第1の酸化膜としての多数のセルと、前記SnOから成る各セルに隣接して形成されるSnO2から成る第2の酸化膜としてのセルと、から構成され、
前記各結晶粒界は、前記SnOの各セルと前記SnO2の各セルとの間に形成されていることを特徴とする請求項1に記載の端子材料。 - 前記第1の酸化膜と前記第2の酸化膜の少なくとも一方は、略円柱形または略角柱形を呈するセルであることを特徴とする請求項2または請求項3に記載の端子材料。
- 前記所定厚さは、1nm〜10nmであることを特徴とする請求項1から請求項4の何れか1項に記載の端子材料。
- 母材上にSnメッキ層を形成する工程と、
前記Snメッキ層の略垂直方向に、SnOから成る第1の酸化膜を所定間隔を挟んで成膜する工程と、
前記第1の酸化膜の間に、SnO2から成る第2の酸化膜を成膜する工程と、
を有することを特徴とする端子材料の製造方法。 - 母材上にSnメッキ層を形成する工程と、
前記Snメッキ層の略垂直方向に、SnO2から成る第2の酸化膜を所定間隔を挟んで成膜する工程と、
前記第2の酸化膜の間に、SnOから成る第1の酸化膜を成膜する工程と、
を有することを特徴とする端子材料の製造方法。 - 請求項1から請求項5の何れか1項に記載の端子材料からなる圧着部を備えたことを特徴とする端子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016103285A JP2017212062A (ja) | 2016-05-24 | 2016-05-24 | 端子材料、その製造方法および端子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016103285A JP2017212062A (ja) | 2016-05-24 | 2016-05-24 | 端子材料、その製造方法および端子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017212062A true JP2017212062A (ja) | 2017-11-30 |
Family
ID=60476788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016103285A Pending JP2017212062A (ja) | 2016-05-24 | 2016-05-24 | 端子材料、その製造方法および端子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017212062A (ja) |
-
2016
- 2016-05-24 JP JP2016103285A patent/JP2017212062A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10236398B2 (en) | Method for manufacturing transparent electrode | |
TWI745299B (zh) | 用於有機發光二極體製造的陰影遮罩 | |
US20140272561A1 (en) | Alternative Current Collectors for Thin Film Batteries and Method for Making the Same | |
TWI400350B (zh) | Target support plate assembly | |
CN102468250A (zh) | 一种热辐射基板及其制作方法 | |
US20150325790A1 (en) | Method for forming resistive random access memory cell | |
US20090065349A1 (en) | Plasma Vapor Deposition | |
JP2017212062A (ja) | 端子材料、その製造方法および端子 | |
CN112259558B (zh) | 阵列基板及其制备方法 | |
US8907315B2 (en) | Memory cells and methods of forming memory cells | |
KR102044235B1 (ko) | 전자부품의 제조 방법 및 성막 장치 | |
KR20040108669A (ko) | 박층으로 이루어진 자동조정 직렬회로 및 그 제조방법 | |
WO2011157097A1 (zh) | 具有边缘增强效应的栅极场发射阴极结构及其制备方法 | |
JP5891753B2 (ja) | 半導体装置の製造方法 | |
JP2007314841A (ja) | スパッタリング成膜用マスク及びその製造方法 | |
CN112118682A (zh) | 在电路板上形成铜层的方法及具有溅镀铜层的电路板 | |
JP2012231047A (ja) | チップ状電子部品 | |
KR101646717B1 (ko) | 터치 스크린 기판 및 그 제조방법 | |
KR102274080B1 (ko) | 터치 스크린 기판 제조방법 | |
CN110783266B (zh) | 一种改善金属走线底切现象的制备方法 | |
CN104120388B (zh) | 纳米晶形成方法和制造有机发光显示装置的方法 | |
CN109103113B (zh) | 薄膜晶体管制造方法、薄膜晶体管、显示基板及显示面板 | |
TW201231700A (en) | Sputtering target | |
US7592203B2 (en) | Method of manufacturing an electronic protection device | |
US10995401B2 (en) | Sputtering target and manufacturing method thereof |