JP2017204644A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2017204644A
JP2017204644A JP2017121146A JP2017121146A JP2017204644A JP 2017204644 A JP2017204644 A JP 2017204644A JP 2017121146 A JP2017121146 A JP 2017121146A JP 2017121146 A JP2017121146 A JP 2017121146A JP 2017204644 A JP2017204644 A JP 2017204644A
Authority
JP
Japan
Prior art keywords
film
insulating film
concentration
sic
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017121146A
Other languages
English (en)
Other versions
JP6367434B2 (ja
Inventor
清水　達雄
Tatsuo Shimizu
達雄 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2017121146A priority Critical patent/JP6367434B2/ja
Publication of JP2017204644A publication Critical patent/JP2017204644A/ja
Application granted granted Critical
Publication of JP6367434B2 publication Critical patent/JP6367434B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】ＳｉＣ層上に設けられるゲート絶縁膜のリーク電流を抑制し、高いキャリア移動度を実現できる半導体装置を提供する。
【解決手段】実施形態の半導体装置は、ＳｉＣ層と、ＳｉＣ層の表面に設けられるゲート絶縁膜であって、ＳｉＣ層の表面に接する酸化膜または酸窒化膜を含み、酸化膜または酸窒化膜がＭｇ、Ｃａ、Ｓｒ、Ｂａから選ばれる少なくとも一つの元素を含み、ゲート絶縁膜中の元素の濃度のピークがゲート絶縁膜のＳｉＣ層側にあり、元素の濃度のピークが酸化膜または酸窒化膜中にあり、元素の濃度のピークのＳｉＣ層と反対側に元素の濃度が１×１０１６ｃｍ−３以下の領域を有するゲート絶縁膜と、ゲート絶縁膜上に設けられるゲート電極と、を備え、ゲート絶縁膜中にＣ（炭素）を含み、ゲート絶縁膜中のＣ（炭素）の濃度のピークがゲート絶縁膜のＳｉＣ層側にあり、Ｃ（炭素）の濃度のピークが酸化膜または酸窒化膜中にある。
【選択図】図１

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。
次世代のパワー半導体デバイス用の材料としてＳｉＣ（炭化珪素）が期待されている。ＳｉＣはＳｉ（シリコン）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、および熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能なパワー半導体デバイスを実現することができる。
一方、４Ｈ−ＳｉＣのＣ面上にＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を形成すると、Ｓｉ面と比較してゲートリーク電流が大きくなることが知られている。
特開２０１０−２７９６２号公報
本発明が解決しようとする課題は、ＳｉＣ層上に設けられるゲート絶縁膜のリーク電流を抑制し、高いキャリア移動度を実現できる半導体装置およびその製造方法を提供することにある。
実施形態の半導体装置は、ＳｉＣ層と、上記ＳｉＣ層の表面に設けられるゲート絶縁膜であって、上記ＳｉＣ層の表面に接する酸化膜または酸窒化膜を含み、酸化膜または酸窒化膜がＭｇ、Ｃａ、Ｓｒ、Ｂａから選ばれる少なくとも一つの元素を含み、ゲート絶縁膜中の上記元素の濃度のピークがゲート絶縁膜のＳｉＣ層側にあり、上記元素の濃度のピークが酸化膜または酸窒化膜中にあり、上記元素の濃度のピークのＳｉＣ層と反対側に上記元素の濃度が１×１０１６ｃｍ−３以下の領域を有する上記ゲート絶縁膜と、ゲート絶縁膜上に設けられるゲート電極と、を備ええ、上記ゲート絶縁膜中にＣ（炭素）を含み、上記ゲート絶縁膜中のＣ（炭素）の濃度のピークが上記ゲート絶縁膜の上記ＳｉＣ側にあり、上記Ｃ（炭素）の濃度のピークが上記酸化膜または酸窒化膜中にある。
第１の実施形態の半導体装置を示す模式断面図である。 第１の実施形態のゲート絶縁膜およびゲート電極部分の拡大図および元素分布を示す図である。 第１の実施形態の作用および効果の説明図である。 第１の実施形態の作用および効果の説明図である。 第１の実施形態の作用および効果の説明図である。 第１の実施形態の作用および効果の説明図である。 第１の実施形態の作用および効果の説明図である。 第１の実施形態の作用および効果の説明図である。 第１の実施形態の半導体装置の製造方法を示す工程フロー図である。 第１の実施形態の半導体装置の第１の製造方法を示す模式断面図である。 第１の実施形態の半導体装置の第１の製造方法を示す模式断面図である。 第１の実施形態の半導体装置の第１の製造方法を示す模式断面図である。 第１の実施形態の半導体装置の第１の製造方法を示す模式断面図である。 第１の実施形態の半導体装置の第１の製造方法を示す模式断面図である。 第１の実施形態の半導体装置の第１の製造方法を示す模式断面図である。 第１の実施形態と比較形態のゲート絶縁膜の元素分布を示す図である。 第２の実施形態の半導体装置を示す模式断面図である。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−および、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
（第１の実施形態）
本実施形態の半導体装置は、ＳｉＣ層と、ＳｉＣ層の表面に設けられるゲート絶縁膜であって、ＳｉＣ層の表面に接する酸化膜または酸窒化膜を含み、酸化膜または酸窒化膜がＢ（ボロン）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｉｎ（インジウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）から選ばれる少なくとも一つの元素を含み、ゲート絶縁膜中の上記元素のピークがゲート絶縁膜のＳｉＣ層側にあり、上記元素のピークが酸化膜または酸窒化膜中にあり、上記ピークのＳｉＣ層と反対側に上記元素の濃度が１×１０１６ｃｍ−３以下の領域を有するゲート絶縁膜と、ゲート絶縁膜上に設けられるゲート電極と、を備える。
特に、第１と第２の面を有するＳｉＣ基板と、ＳｉＣ基板の第１の面側に設けられた第１導電型のＳｉＣ層と、ＳｉＣ層の表面に設けられた第２導電型の第１のＳｉＣ領域と、第１のＳｉＣ領域の表面に設けられた第１導電型の第２のＳｉＣ領域と、ＳｉＣ層、第１のＳｉＣ領域の表面に連続的に設けられたゲート絶縁膜であって、ＳｉＣ層の表面に接する酸化膜または酸窒化膜を含み、酸化膜または酸窒化膜がＢ（ボロン）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｉｎ（インジウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）から選ばれる少なくとも一つの元素を含み、ゲート絶縁膜中の上記元素のピークがゲート絶縁膜の第１のＳｉＣ領域側にあり、上記元素のピークが酸化膜または酸窒化膜中にあり、上記ピークのＳｉＣ層と反対側に上記元素の濃度が１×１０１６ｃｍ−３以下の領域を有するゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、第２のＳｉＣ領域上に形成された第１の電極と、ＳｉＣ基板の第２の面側に形成された第２の電極と、を備える半導体装置である。
図１は、本実施形態の半導体装置であるＭＯＳＦＥＴの構成を示す模式断面図である。このＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）１００は、ｐウェルとソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。
ＭＯＳＦＥＴ１００は、電子をキャリアとするｎチャネル型トランジスタである。また、ＭＯＳＦＥＴ１００は、キャリアを半導体基板の表面側のソース電極と、裏面側のドレイン電極との間で移動させる縦型トランジスタである。
このＭＯＳＦＥＴ１００は、第１と第２の面を備えるＳｉＣ基板（炭化珪素基板）１２を備えている。図１においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。このＳｉＣ基板１２は、例えば、不純物濃度が１×１０１８ｃｍ−３以上１×１０１９ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板（ｎ基板）である。
第１の面がＣ面、すなわち、（０００−１）面である。第１の面は、Ｃ面に対して、例えば、８度以下の範囲でオフセットしていてもかまわない。
このＳｉＣ基板１２の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５以上２×１０１６ｃｍ−３以下のｎ型のＳｉＣ層（ｎ−ＳｉＣ層）１４が形成されている。ｎ−ＳｉＣ層１４の膜厚は、例えば５〜２０μｍ程度である。
ｎ−ＳｉＣ層１４の一部表面には、ｐ型不純物の不純物濃度が、例えば、５×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下のｐ型の第１のＳｉＣ領域（ｐウェル領域）１６が形成されている。ｐウェル領域１６の深さは、例えば０．６μｍ程度である。ｐウェル領域１６は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。
第１のＳｉＣ領域（ｐウェル領域）１６の一部表面には、ｎ型不純物の不純物濃度が、例えば、１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｎ＋型の第２のＳｉＣ領域（ソース領域）１８が形成されている。ソース領域１８の深さは、第１のＳｉＣ領域（ｐウェル領域）１６の深さよりも浅く、例えば０．３μｍ程度である。
また、第１のＳｉＣ領域（ｐウェル領域）１６の一部表面であって、ｎ＋型の第２のＳｉＣ領域（ソース領域）１８の側方に、例えばｐ型不純物の不純物濃度１×１０１８以上１×１０２２ｃｍ−３以下のｐ＋型の第３のＳｉＣ領域（ｐウェルコンタクト領域）２０が形成されている。ｐウェルコンタクト領域２０の深さは、第１のＳｉＣ領域（ｐウェル領域）１６の深さよりも浅く、例えば０．３μｍ程度である。
ｎ−ＳｉＣ層１４および第１のＳｉＣ領域（ｐウェル領域）１６の表面に連続的に、これらの領域および層を跨ぐように形成されたゲート絶縁膜２８を有している。そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えばポリシリコン等が適用可能である。
図２は、本実施形態のゲート絶縁膜およびゲート電極部分の拡大図および元素分布を示す図である。図２（ａ）がゲート絶縁膜２８およびゲート電極３０部分の拡大図、図２（ｂ）が元素分布を示す図である。
ゲート絶縁膜２８は、第１のＳｉＣ領域１６の表面に接する酸化膜または酸窒化膜を含み、酸化膜または酸窒化膜がＢ（ボロン）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｉｎ（インジウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）から選ばれる少なくとも一つの元素を含む。そして、ゲート絶縁膜２８中の上記元素のピークがゲート絶縁膜２８の第１のＳｉＣ領域１６側にあり、上記元素のピークが酸化膜または酸窒化膜中にある。
以下、上記元素がＢ（ボロン）であり、酸化膜または酸窒化膜がシリコン酸化膜であり、ゲート絶縁膜２８全体もシリコン酸化膜である場合を例に説明する。
図２（ａ）に示すように、ゲート絶縁膜２８は、ＳｉＣの表面、すなわち第１のＳｉＣ領域１６の表面に接し、Ｂ濃度が高い界面ドープ領域２８ａと、ゲート電極３０側のＢが全くドープされていない無ドープ領域２８ｂで構成される。ここで、全くドープされていない無ドープ領域２８ｂでは、種々物理分析（ＳＩＭＳ、アトムプローブ、ＸＰＳなど）で、Ｂの濃度が測定限界以下となる。したがって、ゲート絶縁膜２８中のＢの濃度分布は、図２（ｂ）に示すように、Ｂのピークが、ゲート絶縁膜２８中の第１のＳｉＣ領域１６側に存在することになる。また、ゲート絶縁膜２８は、上記Ｂのピークの第１のＳｉＣ領域（ＳｉＣ層）１６と反対側にＢの濃度が１×１０１６ｃｍ−３以下の領域を有する。
例えば、ゲート電極側からＢなどを拡散させた場合や、絶縁膜全体にＢを導入した場合には、無ドープ領域２８ｂ／界面ドープ領域２８ａという構成の絶縁膜を形成するのは困難である。この構成の絶縁膜を得るには、後に示すように、Ｂドープ膜とＢ無ドープ膜の積層とするなど、何らかの作り方の工夫が必要となる。
ゲート電極３０上には、例えば、ＳｉＯ２膜で形成される層間絶縁膜３２が形成されている。ゲート電極下の第２のＳｉＣ領域（ソース領域）１８とｎ−ＳｉＣ層１４に挟まれる第１のＳｉＣ領域１６がＭＯＳＦＥＴ１００のチャネル領域として機能する。
そして、第２のＳｉＣ領域（ソース領域）１８と、第３のＳｉＣ領域（ｐウェルコンタクト領域）２０と電気的に接続される導電性の第１の電極（ソース・ｐウェル共通電極）２４を備えている。第１の電極（ソース・ｐウェル共通電極）２４は、例えば、Ｎｉ（ニッケル）のバリアメタル層２４ａと、バリアメタル層２４ａ上のＡｌのメタル層２４ｂとで構成される。Ｎｉのバリアメタル層２４ａとＡｌのメタル層２４ｂとは反応により合金を形成していてもよい。
また、ＳｉＣ基板１２の第２の面側には、導電性の第２の電極（ドレイン電極）３６が形成されている。第２の電極（ドレイン電極）３６は、例えば、Ｎｉである。
なお、本実施形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）等を適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
以下、本実施形態の作用および効果について詳述する。図３から図８は、本実施形態の作用および効果の説明図である。
図３は、ＳｉＣとＳｉＣ上に形成されるＳｉＯ２のゲート絶縁膜２８とのバンド構造を示す図である。左図が４Ｈ−ＳｉＣのＳｉ（シリコン）面、すなわち、（０００１）面の場合を示す。右図が４Ｈ−ＳｉＣのＣ（炭素）面、すなわち、（０００−１）面の場合を示す。
図に示すように、Ｓｉ面とＣ面を比較した場合、ＳｉＣとＳｉＯ２の伝導帯下端のエネルギー差（以下、バンドオフセット（ΔＥｃ）とも記載）が、Ｃ面の方が０．４ｅＶ〜０．６ｅＶ程度小さくなっている。このため、ＳｉＣ上にゲート絶得膜２８とゲート電極３０を形成した場合、Ｃ面の方が、ゲートリーク電流が大きくなるという問題が生じる。
一方、キャリアの移動度は、Ｓｉ面よりもＣ面の方が高いとされている。
発明者は、Ｓｉ面とＣ面での、バンドオフセットと移動度の差異について明らかにするために、第１原理計算による検討を行った。以下、その検討結果を踏まえて、本実施形態の作用および効果について詳述する。
ＳｉＣ／ＳｉＯ２界面近傍では、ゲート絶縁膜２８を形成する際の酸化によって、ＳｉＣ側にＣ（炭素）欠陥が発生する。ＳｉＣの表面近傍ではＣ欠陥の生成エネルギーが低い。したがって、原子状酸素があれば、簡単にＣＯとなって放出される。
さらに、ＳｉＣ表面近傍が、酸化される過程で、炭素原子が放出される。この時、炭素原子間の結合（ＣＣボンド）が強力であることから、ＳｉＯ２側には、Ｃ２ダイマー構造が出来る。このＣ２ダイマー構造は、ＳｉＯ２のＯ（酸素）がＣ（炭素）で置換された構造である。以下、Ｃ２ダイマー構造をＣｏＣｏ構造と記載する。
図４は、ＣｏＣｏ構造の説明図である。図４（ａ）が第２隣接酸素置換構造、図４（ｂ）が第１隣接酸素置換構造である。
ＣｏＣｏ構造には、幾つかのバリエーションがある。第１原理計算によれば、Ｓｉ−Ｏ―Ｓｉボンドによって形成される６角形の構造において、図４（ａ）に示すような第２隣接の酸素を炭素が置換して、余ったＳｉのボンドにＣがつながった構造（第２隣接酸素置換構造と称する）が、一番安定であった。この時、炭素同士は、エチレン（Ｈ２Ｃ＝ＣＨ２）の水素原子の代わりに、Ｓｉとボンドを組んだ構造となる。この構造は、Ｃが安定に３配位構造をとり得るために出現したものであり、Ｓｉでは出現しない。
図５は、ＣｏＣｏ構造の電子状態の説明図である。図５（ａ）が第２隣接酸素置換構造、図５（ｂ）が第１隣接酸素置換構造である。
第２隣接酸素置換構造の電子状態は、バンドギャップ中に電子が空の状態が１つ、埋まった状態が１つ存在している。電子が空の状態は、４Ｈ−ＳｉＣの伝導帯の下端の位置にあり、この状態が移動度劣化を引き起こすと考えられる。すなわち、チャネルを移動する電子が、空の状態にトラップされることで移動度が低下すると考えられる。
一方、電子が埋まった状態は、価電子帯上端よりも深く、大きな影響はもたらさない。Ｓｉ面では、この第２隣接酸素置換構造が主に形成されることから、キャリアの移動度劣化が大きい。
ＣｏＣｏ構造のうち、二番目に安定な構造は、図４（ｂ）に示すような第１隣接の酸素を炭素が置換して、余ったＳｉのボンドにＣがつながった構造（第１隣接酸素置換構造と称する）であった。図５（ｂ）に示すように、第１隣接酸素置換構造の電子状態は、電子が空の状態が４Ｈ−ＳｉＣの伝導帯下端よりも１．９ｅＶ程度上にある。この状態は、移動度劣化は引き起こさない。他方、電子が埋まった状態が４Ｈ−ＳｉＣのＶＢよりも０．６ｅＶ程度上にある。
図６は、Ｓｉ面とＣ面のＣｏＣｏ構造を示す図である。Ｃ面では、４Ｈ−ＳｉＣの価電子帯上端に界面状態が存在する。このため、第１隣接酸素置換構造では、Ｃ面の界面状態に電子を取り込むことが出来る。したがって、ＳｉＯ２膜中の第１隣接酸素置換構造から電子を奪い、系全体が安定化する。この安定化により、Ｃ面では、第２隣接酸素置換構造から、第１隣接酸素置換構造へと変換が起こる。したがって、Ｃ面の界面近傍では、第１隣接酸素置換構造が主に形成される。
この時、図６の右図に示すように、ＳｉＣ／ＳｉＯ２界面には、ＳｉＣ／ＳｉＯ２界面のΔＥｃを引き下げる方向の固定ダイポールが生じる。したがって、Ｃ面ではＳｉ面と比較して、ΔＥｃが０．４〜０．６ｅＶ程度低下する。また、第１隣接酸素置換構造が主に形成され、第２隣接酸素置換構造の割合が低いことから、Ｃ面での移動度劣化がＳｉ面と比較して小さくなる。
このように、Ｓｉ面とＣ面を比較したとき、Ｓｉ面では第２隣接酸素置換構造がより安定となり、Ｃ面では第１隣接酸素置換構造がより安定となる。したがって、相対的に、Ｓｉ面では移動度が小さく、ΔＥｃが大きい。いいかえれば、Ｃ面では移動度は大きいが、ΔＥｃが小さくなる。
本実施形態では、ゲート絶縁膜２８のＳｉＣと接する界面ドープ領域２８ａに、Ｂ（ボロン）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｉｎ（インジウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）から選ばれる少なくとも一つの元素を含む。ＳｉＯ２中のＣＯＣＯ構造は、Ｂ、Ａｌ、Ｇａ、Ｉｎ、Ｓｃ、Ｙ、Ｌａ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａなどの３価、或いは２価の元素を導入することで、電子トラップに変換することが可能である。以下、Ｂの場合にて計算結果を示すが、他の元素でも同様である。
ＳｉＯ２中にＢがあると、炭素は、ＳｉＯ２中で、ＣｏＣｏ構造よりも安定なＣｓＯＢ構造を形成する。ＣｓＯＢ構造は、Ｓｉ原子を置換したＣ（炭素）と、そのＣと接するＯ（酸素）と、そのＯと逆側で接するＳｉ原子を置換したＢ（ボロン）が結合する構造である。つまり、Ｓｉ−Ｏ−Ｓｉボンド部分がＣ−Ｏ−Ｂボンドに換わっている構造である。ここで、ＢはＡｌ、Ｇａ、Ｉｎ、Ｓｃ、Ｙ、Ｌａ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａでも良い。
特に、ＳｉＯ２中への炭素拡散が発生している段階で、Ｂが存在すると、ＣｏＣｏ構造が形成される前に、ＣｓＯＢ構造が形成される。したがって、確実にＣｓＯＢ構造が形成される。第１原理計算によれば、ＣｏＣｏ構造よりも、ＣｓＯＢ構造の方が、ＣｓＯＢ構造一つ当たり、少なくとも１．２ｅＶの利得がありエネルギー的に安定である。
図７は、ＣｓＯＢ構造の電子状態の説明図である。また、図８はＣｓＯＢ構造で形成される固定ダイポールの説明図である。
図７に示すように、ＣｓＯＢ構造の電子状態を計算すると、ＳｉＯ２の価電子帯の直上に電子トラップ準位が形成される。これにより、ＳｉＣ／ＳｉＯ２界面の界面状態から電子を、この電子トラップ準位に移動させることが可能となる。したがって、電子のＳｉＯ２側への移動により、図８に示すように、ＳｉＣ側がプラス、ＳｉＯ２側がマイナスの固定ダイポールが形成できる。
ＣｓＯＢ構造が形成される場合、Ｓｉ面、Ｃ面ともに、ＳｉＯ２中のＣｏＣｏ構造はなくなっている。したがって、移動度の劣化が抑制される。
さらに、界面の固定ダイポールによりΔＥｃが向上する。ＳｉＣ／ＳｉＯ２界面の界面状態から電子が、この電子トラップ準位に移動するために、面方位に関係なく（例えば、Ｓｉ面、Ｃ面、Ａ面、Ｍ面が代表的）固定ダイポールが形成される。したがって、面方位に関係なく、本来の位置からΔＥｃが０．２ｅＶ〜０．６ｅＶ程度向上する。したがって、ＣｓＯＢ構造が導入される前に較べ、ゲートリーク電流が抑制される。例えば、ゲートリークとゲート印加電圧のグラフを書けば、ゲートリークが始まる電圧が大きい方にずれることになる。
例えば、Ｃ面では、Ｓｉ面と比較してΔＥｃが０．４ｅＶ程度低下していた（ＣｏＣｏ構造への電荷トラップが原因でΔＥｃが低下していた）が、０．５ｅＶ程度向上（ＣｓＯＢへの電荷トラップの導入により、これまでとは逆向きのダイポールが出来る）する。したがって、差としては、０．９〜１．０ｅＶ程度の向上が見込まれる。
また、Ｃ面であっても、第２隣接酸素置換構造が残留していたと考えられるので、Ｃ面の移動度も向上する。したがって、面方位に関係なく、移動度は５０ｃｍ２／Ｖｓ以上に達すると予想される。
本実施形態では、Ｂのピークが、ゲート絶縁膜２８中の第１のＳｉＣ領域１６側に存在する。ＢがＳｉＣ／ＳｉＯ２界面付近の界面ドープ領域２８ａに高濃度で存在することで、ＣｓＯＢ構造が効果的に形成される。
そして、ＳｉＣ／ＳｉＯ２界面から離れるゲート電極３０側の無ドープ領域２８ｂでは、Ｂは可能な限りドープしないようにする。ＣｓＯＢ構造や格子間のＢが存在することによる信頼性の劣化を防ぐことが可能である。すなわち、膜の内部には余分な電子トラップ準位が生成されることを、排除しなくてはならない。無ドープ領域２８ｂには、Ｂが全く含まれないことが望ましいが、一定量のＢが含まれることを排除するものではない。無ドープ領域２８ｂのＢ濃度は、出来る限り少ないこと（１×１０１６ｃｍ−３以下程度）が望ましく、少なくとも測定限界以下（例えばＳＩＭＳであれば、１×１０１６ｃｍ−３以下程度、アトムプローブであれば、１×１０１５ｃｍ−３以下程度）であることが望ましい。ここで、１×１０１６ｃｍ−３以下であれば、移動度や信頼性に大きな影響を及ぼさないと考えられるため、この程度の量であれば、入っていない場合とほぼ同等のゲート絶縁膜と見なすことが可能である。
ＳｉＯ２中のＣｓＯＢ構造は、ＳｉＣ／ＳｉＯ２界面の界面状態から電子を移動させることが可能なように、ＳｉＣ／ＳｉＯ２界面近傍に存在することが望ましい。したがって、Ｂのピークが、ＳｉＣ（第１のＳｉＣ領域１６）とゲート絶縁膜２８との界面から５ｎｍ以下の範囲にあることが望ましい。この距離よりも離れると、界面状態からの電子の移動が困難になり、固定ダイポールが形成されないおそれがある。更に電子移動を確実にするには、１ｎｍ未満にすることが好ましい。波動関数は２．５ｎｍ程度まで裾を引いているが、１ｎｍ以内にほぼ局在している。よって十分な重なりを確保するには、５ｎｍ以下の範囲にあることが望ましく、１ｎｍ未満にできれば、確実である。
ＢのピークのＢ濃度は、５．６×１０１７ｃｍ−３以上５×１０２０ｃｍ−３以下であることが望ましい。上記範囲を下回ると、固定ダイポールの量が十分でなく、十分なΔＥｃの向上が実現できないおそれがある。ΔＥｃ＞０．０１Ｖを確保することが望ましい。
絶縁膜とＳｉＣ界面で構成される、固定分極量によるシフトＸ（ボルト）は、
Ｘ＝（電荷）×（面密度）×（分極の長さ）／誘電率
から計算できる。より詳細に説明すると、
Ｘ（ボルト）＝（電荷）×（面密度）×（分極の長さ）／誘電率
＝（電荷２×１．６０２×１０−１９クーロン）×（面密度ｃｍ−２）×
（分極の長さ×１０−８ｃｍ）／（比誘電率ε）／［８．８５４×１０−１２（ｆａｒｄ
／ｍ）］
＝１．８１×１０−１４（数面密度ｃｍ−２単位）×（分極の長さÅ単位
）／（比誘電率）
となる。
ここでＳｉＣ界面のダングリングボンドの電荷は１、数面密度が最大で１０１３ｃｍ−２程度、誘電率１０である。数密度の下限を考えるので、分極の長さは最大値を採用して、１０ｎｍ、即ち１００Å（オングストトローム）程度とする。よって、
Ｘ＝１．８１×１０−１４×１×１０１３×１００／１０＝１．８（Ｖ）
となる。０．０１Ｖを確保したいので、０．００５６×１０１３ｃｍ−２以上が必要である。これ以下では、必要なシフト量が得られないおそれがある。これを一様な１ｎｍ膜厚での密度に単純換算して、５．６×１０１７ｃｍ３以上であることが望ましい。
また、上記範囲を超えると、余剰のＢが電子トラップを形成し、移動度の低下やゲート絶縁膜の信頼性の劣化を生じさせるおそれがある。基板中から出てくるとされる炭素量は、例えばＳｉＣ／ＳｉＯ２（熱酸化膜）構造を作り測定すると、５×１０２０ｃｍ−３以下である。よって、これ以上のＢを導入すると、ＣｓＯＢ構造が出来ず、Ｂが絶縁膜の電極側へと拡散する可能性が高くなる。よって、５×１０２０ｃｍ−３以下が望ましい。
また、ＳｉＣ／ＳｉＯ２界面に存在する界面状態から電子を過不足なくＣｓＯＢ構造に移動させる観点から、Ｂの量は界面状態の量と同等であることが望ましい。この観点から、ピークのＢ濃度は５×１０１８ｃｍ−３以上５×１０１９ｃｍ−３以下であることがより望ましい。界面状態の面密度は、窒素などの導入により、５×１０１２ｃｍ−２程度まで低下させることが可能である。よって、上限をみるために、１ｎｍ幅として、５×１０１９ｃｍ−３以下であることが望ましい。下限としては、１０ｎｍ幅として、５×１０１８ｃｍ−３以上であることが望ましい。
以上から、ＢのピークのＢ濃度は、５．６×１０１７ｃｍ−３以上５×１０２０ｃｍ−３以下であることが望ましい。さらに、５×１０１８ｃｍ−３以上５×１０１９ｃｍ−３以下が望ましい。Ｂ量のターゲット値は、例えば、３×１０１９ｃｍ−３程度である。
また、ＣｓＯＢ構造を形成するために、ゲート絶縁膜２８のＢの界面ドープ領域２８ａに、ＢのペアとなるＣ（炭素）が含まれることが必要である。一方、ＳｉＣ／ＳｉＯ２界面から離れるゲート電極３０側の無ドープ領域２８ｂには、信頼性を劣化させない観点から、電子トラップとなる電子状態を形成するＣ（炭素）の濃度は出来る限り低いことが望ましい。つまり、可能な限りＣを含まないプロセスを採用し、少なくとも初期の成膜段階ではＣが含まれないようにすることが好ましい。
したがって、ゲート絶縁膜２８中一部にＣ（炭素）を含み、ゲート絶縁膜２８中のＣ（炭素）のピークがゲート絶縁膜２８のＳｉＣ（第１のＳｉＣ領域１６）側にあることが望ましい。さらに、Ｃ（炭素）のピークが、ＳｉＣ（第１のＳｉＣ領域１６）とゲート絶縁膜２８との界面から１０ｎｍ以下の範囲にあることが望ましい。無ドープ領域２８ｂには、Ｃが全く含まれないことが望ましいが、一定量のＣが含まれることを排除するものではない。無ドープ領域２８ｂの炭素濃度は、出来る限り少ないこと（１×１０１６ｃｍ−３以下程度）が望ましく、少なくとも測定限界以下（例えばＳＩＭＳであれば、１×１０１６ｃｍ−３以下程度、アトムプローブであれば、１×１０１５ｃｍ−３以下程度）であることが望ましい。ここで、１×１０１６ｃｍ−３以下であれば、移動度や信頼性に大きな影響を及ぼさないと考えられるため、この程度の量であれば、入っていない場合とほぼ同等のゲート絶縁膜と見なすことが可能である。
また、ＣｓＯＢ構造を形成するためには、ゲート絶縁膜２８のＳｉＣ／ＳｉＯ２界面近傍のＣ（炭素）とＢ（ボロン）の量比が１：１に近いことが望ましい。したがって、ＢのピークのＢの濃度が、Ｃ（炭素）のピークのＣ（炭素）の濃度の８０％以上１２０％以下であることが望ましい。また、Ｃ（炭素）のピークのＣ（炭素）の濃度は、４．５×１０１７ｃｍ−３以上６×１０２０ｃｍ−３以下であることが望ましく、５．６×１０１７ｃｍ−３以上５×１０２０ｃｍ−３以下であることが望ましい。更に、４×１０１８ｃｍ−３以上６×１０１９ｃｍ−３以下であることが望ましく、５×１０１８ｃｍ−３以上５×１０１９ｃｍ−３以下であることがより望ましい。
また、Ｃ濃度とＢ濃度の膜厚方向の分布が、８０％以上１２０％以下の範囲で一致していることが望ましい。例えば、下記の実施形態の第２の製造方法に示すプロセスを使えば、Ｂ濃度を調整することで、Ｂ濃度をＣ濃度に近づけることが可能である。このとき、Ｃ濃度とＢ濃度の膜厚方向の分布がよく一致し、おおよそ１：１となる。第２の製造方法によるゲート絶縁膜では、ＢはＣとＣｓＯＢ構造を作り、余分なＢは膜上部に残る。そして、残ったＢをＨＦエッチングにより取り除いている。
ゲート絶縁膜２８中のＢ（ボロン）やＣ（炭素）の濃度および濃度分布は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）やアトムプローブ（Ａｔｏｍ Ｐｒｏｂｅ）を用いて測定することが可能である。
また、本実施形態では、ＳｉＣ（第１のＳｉＣ領域１６）とゲート絶縁膜２８の界面に、ＳｉＣ（第１のＳｉＣ領域１６）側をプラスとし、ゲート絶縁膜２８側をマイナスとする固定ダイポールが存在する。固定ダイポールの有無および極性は、例えば、Ｃ−Ｖ特性のゲート絶縁膜２８の膜厚依存性を測定することにより判別することが可能である。
ゲート絶縁膜の膜厚を変化させて、ゲート電極の実効仕事関数を測定する。ＣＶカーブのフラットバンドシフト（Ｖｆｂ）とゲート絶縁膜との膜厚依存性を測定し、絶縁膜がゼロの地点への外挿により、つまり、Ｖｆｂ軸の切片の値により実効仕事関数（φｅｆｆ）を求めることが出来る。
例えば、リンドープポリシリコンの仕事関数は４．１ｅＶ程度であるが、ＳｉＣ基板のＣ面上にＳｉＯ２を形成した場合は、実効仕事関数は４．６ｅＶ程度となってしまう。これは、界面に、絶縁膜側がプラスであり、基板側がマイナスである、０．５ｅＶのシフトをもたらすダイポールが形成されていることを示している。
次に、例えば、下記第２の製造方法で製造した本実施形態の場合で測定すると、実効仕事関数は、３．６ｅＶ程度となっている。これは、界面に、絶縁膜側がマイナスであり、基板側がプラスである、０．５ｅＶのシフトをもたらすダイポールが形成されていることを示している。こうして、固定ダイポールの特性を測定することが出来る。
なお、ゲート絶縁膜２８に含まれる元素がＢ（ボロン）、酸化膜または酸窒化膜がシリコン酸化膜であり、ゲート絶縁膜２８全体もシリコン酸化膜である場合を例に説明したが、この構成以外の構成も適用することができる。
酸化膜以外に酸窒化膜であっても、Ｏ（酸素）が含有されることで、膜中にＣｓＯＢ構造を形成し固定ダイポールを界面に形成することが可能である。
酸化膜または酸窒化膜に含まれる元素としては、上述のように、Ｂ（ボロン）に加え、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｉｎ（インジウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）から選ばれる元素が適用可能である。酸化膜または酸窒化膜に含まれる元素としては、Ｓｉとの置換が容易であり、ＣｓＯＢ構造を形成しやすいことから、Ｂ（ボロン）またはＡｌ（アルミニウム）を適用することが望ましい。また、Ａｌと比較して、酸化物や珪化物を形成しにくく、ＣｓＯＢ構造をより形成しやすいことから、Ｂ（ボロン）であることがより望ましい。
酸化膜または酸窒化膜としては、シリコン酸化膜（ＳｉＯ２）、シリコン酸窒化膜（ＳｉＯＮ）以外に、例えば、ハフニウム酸化膜（ＨｆＯ２）、ハフニウム酸窒化膜（ＨｆＯＮ）、ハフニウムシリケート酸化膜（ＨｆＳｉＯ）、ハフニウムシリケート酸窒化膜（ＨｆＳｉＯＮ）、ジルコニウム酸化膜（ＺｒＯ２）、ジルコニウム酸窒化膜（ＺｒＯＮ）、ジルコニウムシリケート酸化膜（ＺｒＳｉＯ）、ジルコニウムシリケート酸窒化膜（ＺｒＳｉＯＮ）アルミナ（Ａｌ２Ｏ３）、窒化アルミナ（ＡｌＯＮ）等の高誘電体膜を適用することも可能である。
但し、障壁の高さを考えた時、界面近傍は、ＳｉＯ２膜、或いは、ＳｉＯＮ膜が適している。例えば、ＳｉＣ側界面近傍の少なくとも一部をＳｉＯ２膜、ＳｉＯＮ膜で形成し、基板界面側から、ＢドープＳｉＯＮ（１ｎｍ）／無ドープＳｉＯ２（ＨＴＯ膜、９ｎｍ）／無ドープＨｆＳｉＯＮ（３０ｎｍ）などのように、実質３層以上の構造になっていてもよい。この時、多少のＢ拡散があると思われるが、その拡散に従って、ＳｉＣ側の第一層と第二層の一部を界面ドープ領域とみなし、（拡散の少ない）第二層の残りと最上層を無ドープ領域とみなすことも可能である。
ここで、Ａｌ２Ｏ３中のＡｌについては注意が必要である。本実施形態でのＡｌはＳｉＯ２中で、Ｓｉ位置に置換して、ＣｓＯＡｌ構造を作ることが重要である。それに対し、Ａｌ２Ｏ３は、ＳｉＯ２中のＳｉをＡｌで置換した構造ではなく、Ａｌ２Ｏ３材料特有の構造となる。
また、ゲート絶縁膜２８が、Ｂ等の元素の濃度が高い酸化膜または酸窒化膜と、酸化膜または酸窒化膜よりもＢ等の元素の濃度が十分に低い膜、すなわち、測定限界以下の量のＢしか検出されない膜との積層膜であってもかまわない。例えば、酸化膜または酸窒化膜がＢ濃度の高いシリコン酸化膜であり、その上に、Ｂ濃度の十分低いハフニウム酸化膜を積層させてもかまわない。あるいは、Ｂ濃度の高いシリコン酸化膜と、Ｂ濃度の十分低いシリコン窒化膜との積層膜であってもかまわない。あるいは、Ｂ濃度およびＣ濃度の高いシリコン酸化膜と、Ｂ濃度および炭素濃度の十分低いＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜との積層膜であってもかまわない。勿論、無ドープ領域には、Ｂがドープされていない方が良い。在ればあるだけ、特性を劣化させるだけである。
次に、本実施形態の半導体装置の第１の製造方法について説明する。
本実施形態の半導体装置の第１の製造方法は、ＳｉＣ層上に、Ｂ（ボロン）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｉｎ（インジウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）から選ばれる少なくとも一つの元素を含む酸化膜または酸窒化膜からなる第１の絶縁膜を形成し、第１の絶縁膜上に、第１の絶縁膜より元素の濃度の十分低い絶縁膜を形成し、絶縁膜上にゲート電極を形成する。ここで十分に低いとは、無ドープを意味するが、現実には、測定限界以下を意味する。例えば、１×１０１６ｃｍ−３以下である。
図９は、本実施形態の半導体装置の第１の製造方法を例示する工程フロー図である。図１０〜図１５は、本実施形態の半導体装置の第１の製造方法を示す模式断面図である。
図９に示すように、半導体装置の第１の製造方法は、ｎ−ＳｉＣ層形成（ステップＳ１００）、ｐ型不純物イオン注入（ステップＳ１０２）、ｎ型不純物イオン注入（ステップＳ１０４）、ｐ型不純物イオン注入（ステップＳ１０６）、アニール（ステップＳ１０８）、第１の絶縁膜形成（ステップＳ１１０）、第２の絶縁膜形成（ステップＳ１１２）、ゲート電極形成（ステップＳ１１４）、層間膜形成（ステップＳ１１６）、第１の電極形成（ステップＳ１１８）、第２の電極形成（ステップＳ１２０）およびアニール（ステップＳ１２２）を備える。
まず、ｎ型不純物としてＰ（リン）またはＮ（窒素）を不純物濃度５×１０１８ｃｍ−３程度含み、例えば、厚さ３００μｍであり、４Ｈ−ＳｉＣの低抵抗のｎ型のＳｉＣ基板１２を準備する。
ステップＳ１００では、ＳｉＣ基板１２のＣ面上にエピタキシャル成長法により、ｎ型不純物として、例えばＮを不純物濃度１×１０１６ｃｍ−３程度含み、厚さが１０μｍ程度の高抵抗のｎ−ＳｉＣ層１４をエピタキシャル成長させる。
その後、フォトリソグラフィーとエッチングによるパターニングにより、例えばＳｉＯ２の第１のマスク材４２を形成する。ステップＳ１０２では、この第１のマスク材４２をイオン注入マスクとして用いて、ｐ型不純物であるＡｌをｎ−ＳｉＣ層１４にイオン注入し、第１のＳｉＣ領域（ｐウェル領域）１６を形成する（図１０）。
その後、フォトリソグラフィーとエッチングによるパターニングにより、例えばＳｉＯ２の第２のマスク材４４を形成する。ステップＳ１０４では、この第２のマスク材４４をイオン注入マスクとして用いて、ｎ型不純物であるＮ（或いはＰ）をｎ−ＳｉＣ層１４にイオン注入し、第２のＳｉＣ領域（ソース領域）１８を形成する（図１１）。
その後、フォトリソグラフィーとエッチングによるパターニングにより、例えばＳｉＯ２の第３のマスク材４６を形成する。ステップＳ１０６では、この第３のマスク材４６をイオン注入マスクとして用いて、ｐ型不純物であるＡｌをｎ−ＳｉＣ層１４にイオン注入し、第３のＳｉＣ領域（ｐウェルコンタクト領域）２０を形成する（図１２）。
ステップＳ１０８では、ｐ型不純物とｎ型不純物の活性化のためのアニールを行う。このアニールは、例えば、アルゴン（Ａｒ）ガスを雰囲気ガスとして用いて、加熱温度１６００℃、加熱時間３０分といった条件が用いられる。この時、ＳｉＣ内部に導入された不純物の活性化は実現できるが、拡散は僅かである。
ステップＳ１１０とステップＳ１１２により、ゲート絶縁膜２８を形成する（図１３）。ステップＳ１１０で形成される第１の絶縁膜が、図２（ａ）に示す界面ドープ領域２８ａに対応する。また、ステップＳ１１２で形成される第２の絶縁膜が、図２（ｂ）に示す無ドープ領域２８ｂに対応する。
ステップＳ１１０では、Ｂ（ボロン）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｉｎ（インジウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）から選ばれる少なくとも一つの元素を含む酸化膜または酸窒化膜からなる第１の絶縁膜を形成する。
第１の絶縁膜の形成は、例えば、以下のプロセスで行う。まず、Ｂ（ボロン）を含有するシリコン膜を、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により堆積する。そして、このシリコン膜を熱酸化して、Ｂを高い濃度で含有するシリコン酸化膜を形成する。
Ｂ（ボロン）を含有するシリコン膜の膜厚は、例えば、１ｎｍ以上５ｎｍ以下である。また、熱酸化により形成されるシリコン酸化膜の膜厚は、例えば、２ｎｍ以上１０ｎｍ以下である。本実施形態では、およそ３ｎｍのＢドープポリシリコンを形成し、およそ６ｎｍのＢドープＳｉＯ２を得る。雪かき効果（Ｓｉ中のＢは酸化されるとＳｉ側に押し込まれていく）により、ＢはＳｉＣ／ＳｉＯ２の界面近傍に集中する。更に、ＣｓＯＢへの電子移動による安定化も、ＣｓＯＢ構造が界面近傍にあって初めて起こる利得であるので、ＣｓＯＢ構造は界面に集中する。このように二つの効果により、Ｂ、ＣはＳｉＣ／ＳｉＯ２の界面に集中し、ピークを持つことになる。
この例では、ＳｉＣ表面が酸化されＣ（炭素）が放出される前に、Ｂを含有する膜をＳｉＣ表面に堆積する。したがって、シリコン酸化膜形成の際、シリコン酸化膜のＳｉＣ／ＳｉＯ２界面近傍にＣＯＣＯ構造が形成する前に、ＣｓＯＢ構造を形成することができる。したがって、比較的低温のプロセスでＣｓＯＢ構造が形成できる。一旦出来たＣｏＣｏ構造を壊しＣｓＯＢ構造にするには高温（例えば１２００℃）が必要だが、ここでは、７００℃〜９００℃で酸化を行うことになる。Ｓｉは酸化するが、ＳｉＣは殆ど酸化しない温度を選択している。この温度は、６００℃以上１，０００℃以下であり、界面劣化を考えると低い方が良いが、スループットを考えると高い方が良い。ＳｉＣの酸化の面方位依存性を考えると、Ｃ面では７００℃、Ａ面・Ｍ面では８００℃、Ｓｉ面では９００℃程度が適当である。
第１の絶縁膜は、上記、Ｂ（ボロン）を含有するシリコン膜を酸窒化することにより形成してもかまわない。また、第１の絶縁膜は、例えば、Ｂ（ボロン）を含有するシリコン酸化膜を、例えば、ＣＶＤ法で形成することにより形成してもかまわない。
ステップＳ１１２では、第１の絶縁膜上に、第１の絶縁膜よりＢ（ボロン）等の元素の濃度の低い第２の絶縁膜を形成する。例えば、Ｂ等の元素を含まない膜を形成する。第２の絶縁膜は、例えば、ＣＶＤ法により形成されるＨＴＯ膜である。ＨＴＯ膜は、Ｃ（炭素）の含有量が低いため、第２の絶縁膜として望ましい膜である。ステップＳ１１２の後に、ＨＴＯ膜のデンシファイのために、非酸化性雰囲気でのアニール（例えば、Ｎ２中、１，０００℃、３０分）を行ってもかまわない。
第２の絶縁膜の膜厚は、例えば、３０ｎｍ以上１００ｎｍ以下である。薄い程、ドライブ性能を向上させられるが、リークが大きくなる。最も薄い場合は、絶縁破壊が回避される膜厚であり、３０ｎｍ程度と考えられる。絶縁耐性を大きくするには膜厚が厚い程良いが、ドライブ性能が低くなりすぎる。その限界が１００ｎｍ程度である。実際には、通常は、ＳｉＯ２膜厚に換算して、５０ｎｍ程度が用いられる。これは、ΔＥｃが低い場合には、５０ｎｍ程度ないと、リークが止まらないからである。しかし、本実施形態では、ΔＥｃが向上するので、更に薄い領域を目指すことが可能となる。本実施形態では、４０ｎｍ前後をターゲットとする。ここでは、およそ４０ｎｍのＨＴＯ膜を用いる。
ステップＳ１１４では、ゲート絶縁膜２８上に、例えば、ポリシリコンのゲート電極３０が形成される（図１４）。そして、ステップＳ１１６では、ゲート電極３０上に、例えば、ＳｉＯ２膜の層間絶縁膜３２が形成される（図１５）。
その後、ステップＳ１１８で、第２のＳｉＣ領域（ソース領域）１８と、第３のＳｉＣ領域（ｐウェルコンタクト領域）２０とに電気的に接続される導電性の第１の電極（ソース・ｐウェル共通電極）２４が形成される。第１の電極（ソース・ｐウェル共通電極）２４は、例えば、Ｎｉ（ニッケル）とＡｌのスパッタにより形成される。
ステップＳ１２０では、ｎ−ＳｉＣ基板１２の第２の面側に、導電性の第２の電極（ドレイン電極）３６が形成される。第２の電極（ドレイン電極）３６は、例えば、Ｎｉのスパッタにより形成される。
ステップＳ１２２では、第１の電極２４と第２の電極３６のコンタクト抵抗を低減するために、出来る限り低温でのアニールが行われることが望ましい。アニールは、例えば、アルゴンガス雰囲気で、４００℃〜１０００℃で行われる。ここでは、８００℃である。
以上の製造方法により、図１に示すＭＯＳＦＥＴ１００が形成される。
本実施形態のＭＯＳＦＥＴ１００は、ゲート絶縁膜２８のＳｉＣ側にＣｓＯＢ構造と固定ダイポールを備える。このため、バンドオフセット（ΔＥｃ）が大きくなり、Ｃ面上に形成されたゲート絶縁膜のリーク電流が抑制される。また、ゲート絶縁膜２８のＳｉＣ側にＣＯＣＯ構造が無いこと（膜中ＣはＣｓＯＢ構造に変換している）で、キャリアの移動度がさらに向上する。本実施形態のＭＯＳＦＥＴ１００の製造方法により、上記優れた効果を備えるＭＯＳＦＥＴ１００を形成することが可能となる。
上記第１の製造方法で半導体装置を製造した場合、ΔＥｃは初期値に比べ、およそ０．９ｅＶ上昇している。こうして、例えば、４６ｎｍという薄膜の場合でも、ゲートリークは殆どなくなった。しかも、移動度が高くなっており、およそ１００ｃｍ２／Ｖｓであった。この１００ｃｍ２／Ｖｓという値は、ＭＯＳＦＥＴを用いる上で十分な値である。界面近傍にトラップがないことから、信頼性も向上しており、±２０Ｖを印加して、１０００時間経った時点での閾値シフトは０．１Ｖ未満である。こうして、（１）ドライブ性能に優れ（薄膜化の効果）、（２）ゲートリークの無い、（３）高移動度であり（ＣｓＯＢが界面数ｎｍに集中した効果）、（４）高信頼のＳｉＣのＭＯＳＦＥＴが得られる。
上記第１の製造方法で製造したゲート絶縁膜のＳＩＭＳデータを見ると、Ｂ及びＣは界面よりもＳｉＯ２内側のおよそ０．８ｎｍの位置にピークを持ち、２×１０１９／ｃｍ３程度（面密度にして２×１０１３／ｃｍ２程度）であり、位置が良く一致している。これにより、ΔＥｃが初期値に比べ、およそ０．９ｅＶ上昇したと考えられる。また、ピークから５ｎｍ以上離れた位置では、Ｂ、Ｃの濃度が測定限界以下になっている。
更に、ｎ−ＳｉＣ層１４とゲート絶縁膜２８との界面（以下、ＪＦＥＴ領域界面と呼ぶ）でもＣｓＯＢ構造ができている。ここでもΔＥｃが高くなっているので、この部分での絶縁破壊にも耐性が向上していることになる。
次に、本実施形態の半導体装置の第２の製造方法について説明する。第２の製造方法は、第１の製造方法に対し、ゲート絶縁膜の製造方法が異なる。
第１の絶縁膜の形成は、例えば、以下のプロセスで行う。まず、Ｂ（ボロン）を含有するシリコン膜を、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により堆積する。そして、このシリコン膜を熱酸化して、Ｂを高い濃度で含有するシリコン酸化膜を形成する。Ｂ（ボロン）を含有するシリコン膜の膜厚は、例えば、３ｎｍ程度であり、熱酸化により６ｎｍ程度のＢドープＳｉＯ２膜を形成する。
熱酸化の過程では、（１）ＳｉＣ側にＢが集中し（酸化時にＳｉ側に押し出される：雪かき効果）、（２）基板からＣが放出され、（３）ＣｓＯＢ構造形成が形成され、その結果、界面ダイポールが形成される。ＢとＣはＳｉＯ２絶縁膜中のＳｉＣ側でペアを形成し、ＳｉＣ界面状態から電子移動を起こし、ダイポールができ、安定化する。こうして、ＣｓＯＢ構造は、ＳｉＣ層近傍に集中する。
ここで、ＢドープＳｉＯ２表面にＨＦ処理を追加する。基板から離れた領域のＢやＣはトラップとなるので、出来る限り減らす必要がある。そのために、エッチング処理、例えばＨＦ処理により、１０ｎｍ以下に薄膜化することが有効である。１ｎｍ以下が理想であり、出来る限り薄膜にする。例えば、１ｎｍまで薄くする。これにより第１の絶縁膜が形成される。この１ｎｍの領域が界面領域であり、ＣｓＯＢ構造がこの領域に閉じ込められている。
次に、第１の絶縁膜上に、第２の絶縁膜として、元々Ｂ、Ｃを基本的には含まないＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ ｏｘｉｄｅ）膜を、例えば、４０ｎｍ形成する。界面を１ｎｍにまで薄くした場合、ゲート絶縁膜全体の換算膜厚は、４１ｎｍ程度となる。
上記第２の製造方法で、第１の絶縁膜が１ｎｍ、第２の絶縁膜が４０ｎｍのゲート絶縁膜を形成する。この場合、１ｎｍ以上基板から離れたＨＴＯ中には、ＢやＣは全く導入されないことになる。アトムブローブ法にて確認したところ、ＳｉＯ２中の界面から１ｎｍ未満の位置にＢ、Ｃのピークが観測され、共におおよそ２×１０１９／ｃｍ３であり、量、分布ともに良く一致している。
他方、その上の無ドープ領域では、Ｂ、Ｃの量は、測定限界以下（１×１０１６／ｃｍ３だが、現実には殆ど入っていない）になっている。ＳｉＯ２中のＢやＣはトラップを形成するので、ＳｉＣ／ＳｉＯ２ジャスト界面以外には導入されないようにしたい。上記第２の製造方法に従えば、ＢやＣは、界面１ｎｍにＣｓＯＢという安定構造を形成し、ダイポールを形成しており、新たなトラップにはならない。Ｃ，Ｂは、１ｎｍの中に閉じ込められており、界面から１ｎｍ以上離れた位置に成膜されたＨＴＯ膜中には、殆ど拡散しない。
この結果、上記第２の製造方法で製造したゲート絶縁膜は、ΔＥｃは初期値に比べ、およそ１．０ｅＶ上昇している。こうして、４１ｎｍという薄膜であるにも係わらず、ゲートリークは殆どなくなる。しかも、移動度が高くなっており、およそ１２０ｃｍ２／Ｖｓである。界面近傍にトラップがないことから、信頼性も向上しており、±２０Ｖを印加して、１０００時間経った時点での閾値シフトは０．１Ｖ未満であ。
こうして、（１）ドライブ性能に優れ（薄膜化の効果）、（２）ゲートリークの無い、（３）高移動度であり（（ＣｓＯＢが界面１ｎｍに集中した効果）、（４）高信頼のＳｉＣのＭＯＳＦＥＴが得られた。また、ＪＦＥＴ領域界面での絶縁破壊耐性が向上している点は第１の製造方法で製造した場合と同様である。
ＳＩＭＳデータを見ると、Ｂ及びＣは界面よりもＳｉＯ２内側のおよそ１ｎｍの位置にピークを持ち、３×１０１９／ｃｍ３程度（面密度にして３×１０１３／ｃｍ２程度）であり、位置が良く一致している。これにより、ΔＥｃが初期値に比べ、およそ１．０ｅＶ上昇したと考えられる。また、ピークから２ｎｍ以上離れた位置では、Ｂ、Ｃの濃度が測定限界以下になっている。極薄の界面ドープ層が形成されている。
ここで、Ｂ以外の物質についても、同様に形成できる。Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｉｎ（インジウム）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）を含むシリコンを数ｎｍ成膜する。例えば、これらの物質のシリサイドのペレットをターゲットとして、スパッタにより形成すれば良い。或いは、これらの物質とシリコンとを交互にＣＶＤ成膜してもよい。こうして、これらの物質を含んだアモルファスシリコンを形成し、それを酸化すれば良い。こうして出来た酸化膜をＨＦ処理し、上記第２の製造方法に沿ったプロセスを流せば同程度の特性を有するＭＯＳ界面が形成される。
次に、本実施形態の半導体装置の第３の製造方法について説明する。第３の製造方法は、第１の製造方法に対し、ゲート絶縁膜の製造方法が異なる。第１の製造方法の熱酸化の変わりにＮＯ酸窒化（Ｎ２Ｏを用いても同様）を行った。
第１の絶縁膜の形成は、例えば、以下のプロセスで行う。まず、Ｂ（ボロン）を含有するシリコン膜を、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により堆積する。そして、このシリコン膜をＮＯ酸窒化して、Ｂを高い濃度で含有するシリコン酸窒化膜を形成する。Ｂ（ボロン）を含有するシリコン膜の膜厚は、例えば、３ｎｍ程度であり、ＮＯ酸窒化により第１の絶縁膜となる６ｎｍ程度のＢドープＳｉＯ２膜を形成する。
ＮＯ酸窒化の過程では、（１）ＳｉＣ側にＢが集中し（酸化時にＳｉ側に押し出される：雪かき効果）、（２）基板からＣが放出され、（３）ＣｓＯＢ構造形成が形成され、その結果、界面ダイポールが形成される。ＢとＣはＳｉＯ２絶縁膜中のＳｉＣ側でペアを形成し、ＳｉＣ界面状態から電子移動を起こし、ダイポールができ、安定化する。こうして、ＣｓＯＢ構造は、ＳｉＣ層近傍に集中する。（４）ＮＯ酸窒化では、更に、界面にＮが導入され、更に余った界面欠陥を修復してくれる。
界面にダングリングボンドがあると、高エネルギー状態となるが、窒素がくるとそれを低いエネルギー状態へと変換してくれる。つまり、高エネルギー状態にある一部の表面ＳｉのＮによる置換と、基板中炭素Ｖｃへの窒素導入が起こる。ここで、薄膜ＳｉＯ２表面にＨＦ処理を追加する点は同様である。
次に、第１の絶縁膜上に、第１の絶縁膜よりＢ（ボロン）等の元素の濃度の低い第２の絶縁膜を形成する。例えば、Ｂ等の元素を含まない膜を形成する。第２の絶縁膜は、例えば、ＣＶＤ法により形成されるＨＴＯ膜である。
第３の製造方法で形成されるゲート絶縁膜は、１ｎｍ以上基板から離れたＨＴＯ中には、ＢやＣは全く導入されないことになる。アトムブローブ法にて確認したところ、ＳｉＯ２中の界面から１ｎｍ未満の位置にＢ、Ｃのピークが観測され、共におおよそ２×１０１９／ｃｍ３であり、量、分布ともに良く一致している。
他方、その上の無ドープ領域では、Ｂ、Ｃの量は、測定限界以下になっている。第３の製造方法に従えば、ＢやＣは、界面１ｎｍにＣｓＯＢという安定構造を形成し、ダイポールを形成しており、新たなトラップにはならない。Ｃ，Ｂは、１ｎｍの中に閉じ込められており、界面から１ｎｍ以上離れた位置に成膜されたＨＴＯ膜中には、殆ど拡散しない。更にジャスト界面に窒素が導入され、移動度劣化を抑制してくれる。
この結果、上記第３の製造方法で製造したゲート絶縁膜は、ΔＥｃは初期値に比べ、およそ１．０ｅＶ上昇している。こうして、４１ｎｍという薄膜であるにも係わらず、ゲートリークは殆どなくなる。しかも、移動度が高くなっており、およそ２５０ｃｍ２／Ｖｓである。窒素によるジャスト界面のダングリングボンドの終端と基板中炭素欠陥の終端が付け加わったためにこのように高い移動度が得られる。界面近傍にトラップがないことから、信頼性も向上しており、±２０Ｖを印加して、１０００時間経った時点での閾値シフトは０．１Ｖ未満であった。
こうして、（１）ドライブ性能に優れ（薄膜化の効果）、（２）ゲートリークの無い、（３）高移動度であり（（ＣｓＯＢが界面１ｎｍに集中した効果と窒素終端効果）、（４）高信頼のＳｉＣのＭＯＳＦＥＴが得られる。また、ＪＦＥＴ領域界面での絶縁破壊耐性が向上している点は第１または第２の製造方法で製造した場合と同様である。
ＳＩＭＳデータを見ると、Ｂ及びＣは界面よりもＳｉＯ２内側のおよそ１ｎｍの位置にピークを持ち、３×１０１９／ｃｍ３程度（面密度にして３×１０１３／ｃｍ２程度）であり、位置が良く一致している。これにより、ΔＥｃが初期値に比べ、およそ１．０ｅＶ上昇したと考えられる。また、ピークから２ｎｍ以上離れた位置では、Ｂ、Ｃの濃度が測定限界以下になっている。極薄の界面ドープ層が形成されている。また、窒素がジャスト界面でピークを持ち、ＳｉＣ基板側にもテールを引いている。このように高い移動度は、ＭＯＳＦＥＴにはオーバースペックと考えられるが、ＩＧＢＴなどのバイポーラデバイスで高いエネルギー密度のＭＯＳ界面が必要になる場合には最適である。
比較形態の製造方法として、ゲート絶縁膜として厚膜ＳｉＯ２（５５ｎｍ程度）を形成し、後からＢを拡散させる製造方法を考える。図１６は、本実施形態と比較形態のゲート絶縁膜の元素（Ｂ）分布を示す図である。図１６に示すように、比較形態では、絶縁膜の電極側でＢやＣが無ドープとなる絶縁膜を形成し、かつ、ＳｉＣ側の界面に十分なＢを集中させた、本実施形態で示した元素分布を作ることは極めて困難である。
その結果、ΔＥｃを向上させることが困難になり、絶縁膜厚を薄く作るとゲートリークが大きくなってしまう。したがって、ゲート絶縁膜を薄くすることは出来なくなり、ドライブ特性向上が見込めない。また、絶縁膜中にＣｏＣｏ構造が出来てしまうので、ＣｓＯＢ構造に変換されない部分が残留してしまい、移動度劣化が引き起こされる。同時に、絶縁膜全体に拡散したＢやＣがトラップを形成するので、大きな閾値変動が起こってしまう。
比較の形態で製造したゲート絶縁膜のＳＩＭＳデータを見ると、Ｂは界面よりもＳｉＯ２内側のおよそ６ｎｍの位置にブロードなピークを持つが、１×１０１７／ｃｍ３程度（面密度にして１×１０１０／ｃｍ２程度）である。また、Ｃの分布は一様に分布しているだけで、ピークを持たないので、ＣｓＯＢ構造は出来ていないと考えられる。
この結果、上記比較形態で製造したゲート絶縁膜は、ΔＥｃに変化はない。また、絶縁膜中であり、界面から１０ｎｍ以上離れた位置でも、Ｂ及びＣの濃度が測定限界以下になっておらず、電荷トラップが分布していることが分る。こうして、移動度は低く、１０ｃｍ２／Ｖｓ程度である。閾値変動も大きく、±２０Ｖ、１０００時間での測定では、２Ｖ以上の変動がみられる。
（第２の実施形態）
本実施形態は、第１の実施形態がＣ面、すなわち、（０００−１）面上に形成されるＭＯＳＦＥＴであるのに対し、Ｓｉ面、すなわち（０００１）面上に形成されること以外は第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１７は、本実施形態の半導体装置であるＭＯＳＦＥＴの構成を示す模式断面図である。ＭＯＳＦＥＴ２００は、キャリアを半導体基板の表面側のソース電極と、裏面側のドレイン電極との間で移動させる縦型トランジスタである。
このＭＯＳＦＥＴ２００は、第１と第２の面を備えるＳｉＣ基板１２を備えている。図１においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。このＳｉＣ基板１２は、例えば、不純物濃度が１×１０１８ｃｍ−３以上１×１０１９ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板（ｎ基板）である。
第１の面がＳｉ面、すなわち、（０００１）面である。第１の面は、Ｓｉ面に対して、例えば、８度以下の範囲でオフセットしていてもかまわない。
ＳｉＣ基板１２上に形成されるＳｉＣの表面が、Ｓｉ面であること以外の構造および製造方法は、第１の実施形態と同様である。但し、Ｂを含むシリコンを堆積して、それを酸化するプロセスを行うに際しては、ＳｉＣの酸化の面方位依存性を考慮すると良い。Ｃ面では７００℃、Ａ面・Ｍ面では８００℃、Ｓｉ面では９００℃程度が適当である。
本実施形態のＭＯＳＦＥＴ２００も第１の実施形態のＭＯＳＦＥＴ１００同様、ゲート絶縁膜２８のＳｉＣ側にＣｓＯＢ構造と固定ダイポールを備える。このため、バンドオフセット（ΔＥｃ）が大きくなり、Ｓｉ面上に形成されたゲート絶縁膜のリーク電流がさらに抑制される。また、ゲート絶縁膜２８のＳｉＣ側にＣｏＣｏ構造が無くなることで、キャリアの移動度が向上する。
以上の結果、ΔＥｃは初期値に比べ、およそ０．５ｅＶ上昇している。こうして、４６ｎｍという薄膜であるにも係わらず、ゲートリークは殆どなくなった。しかも、移動度が高くなっており、およそ８０ｃｍ２／Ｖｓであった。界面近傍にトラップがないことから、信頼性も向上しており、±２０Ｖを印加して、１０００時間経った時点での閾値シフトは０．１Ｖ未満であった。
こうして、（１）ドライブ性能に優れ（薄膜化の効果）、（２）ゲートリークの無い、（３）高移動度であり（ＣｓＯＢが界面近傍に集中した効果）、（４）高信頼のＳｉＣのＭＯＳＦＥＴが得られる。また、ＪＦＥＴ領域界面での絶縁破壊耐性が向上している点は第１の実施形態と同様である。
以上、実施形態では、４Ｈ−ＳｉＣのＣ面、Ｓｉ面を例に説明したが、ＣｓＯＢ構造と固定ダイポールの効果は、Ａ面、Ｍ面等、その他の面方位でも発現される。また、炭化珪素の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造の炭化珪素に適用することも可能である。
また、実施形態では、ＳｉＣ上面にゲート絶縁膜とゲート電極が形成される縦型ＭＯＳＦＥＴを例に説明したが、ＳｉＣに形成されるトレンチの内面にゲート絶縁膜とゲート電極が形成される縦型ＭＯＳＦＥＴに本発明を適用することも可能である。
また、実施形態では、電子をキャリアとするｎチャネル型トランジスタを例に説明したが、本発明を、ホールをキャリアとするｐチャネルトランジスタに適用することも可能である。
また、ＳｉＣ表面にゲート絶縁膜とゲート電極が形成される構成のその他のデバイス、例えば、縦型ＩＧＢＴ等にも本発明を適用することが可能である。特にＩＧＢＴでは、第１の実施形態の第２の製造方法に示したように、窒素を導入することで移動度を高めることに大きな意味がある。バイポーラデバイスではユニポーラデバイスに較べ１００倍以上の密度の電流が流れることになる。よって、ＭＯＳ界面はできる限り低抵抗にする必要がある。窒素を導入することの最大の意味（酸窒化膜の導入の最大の意味）はここにある。縦型ＩＧＢＴのＪＦＥＴ領域界面での絶縁破壊耐性が向上している点は第１の実施形態と同様である。縦型ＩＧＢＴでは縦型ＭＯＳＦＥＴに比べ、高い絶縁破壊耐性が望まれるので、ＪＦＥＴ領域界面の絶縁破壊耐性向上は非常に有効である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換えまたは変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１２ ＳｉＣ基板
１４ ｎ型のＳｉＣ層（ｎ−ＳｉＣ層）
１６ 第１のＳｉＣ領域（ｐウェル領域）
１８ 第２のＳｉＣ領域（ソース領域）
２０ 第３のＳｉＣ領域（ｐウェルコンタクト領域）
２４ 第１の電極（ソース・ｐウェル共通電極）
２８ ゲート絶縁膜
２８ａ 界面ドープ領域
２８ｂ 無ドープ領域
３０ ゲート電極
３２ 層間絶縁膜
３６ 第２の電極（ドレイン電極）
１００ ＭＯＳＦＥＴ
２００ ＭＯＳＦＥＴ

Claims (21)

  1. ＳｉＣ層と、
    前記ＳｉＣ層の表面に設けられるゲート絶縁膜であって、前記ＳｉＣ層の表面に接する酸化膜または酸窒化膜を含み、前記酸化膜または酸窒化膜がＭｇ、Ｃａ、Ｓｒ、Ｂａから選ばれる少なくとも一つの元素を含み、前記ゲート絶縁膜中の前記元素の濃度のピークが前記ゲート絶縁膜の前記ＳｉＣ層側にあり、前記元素の濃度のピークが前記酸化膜または酸窒化膜中にあり、前記元素の濃度のピークの前記ＳｉＣ層と反対側に前記元素の濃度が１×１０１６ｃｍ−３以下の領域を有する前記ゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられるゲート電極と、
    を備え、
    前記ゲート絶縁膜中にＣ（炭素）を含み、前記ゲート絶縁膜中のＣ（炭素）の濃度のピークが前記ゲート絶縁膜の前記ＳｉＣ層側にあり、前記Ｃ（炭素）の濃度のピークが前記酸化膜または酸窒化膜中にあることを特徴とする半導体装置。
  2. 前記Ｃ（炭素）の濃度のピークが、前記ＳｉＣ層と前記ゲート絶縁膜との界面から５ｎｍ以下の範囲にあることを特徴とする請求項１記載の半導体装置。
  3. 前記元素の濃度のピークの前記元素の濃度が、前記Ｃ（炭素）の濃度のピークのＣ（炭素）の濃度の８０％以上１２０％以下であることを特徴とする請求項２記載の半導体装置。
  4. 前記元素の膜厚方向の分布と、前記Ｃ（炭素）の膜厚方向の分布とが、８０％以上１２０％以下の範囲で一致していることを特徴とする請求項３記載の半導体装置。
  5. ＳｉＣ層と、
    前記ＳｉＣ層の表面に設けられるゲート絶縁膜であって、前記ＳｉＣ層の表面に接する酸化膜または酸窒化膜を含み、前記酸化膜または酸窒化膜がＭｇ、Ｃａ、Ｓｒ、Ｂａから選ばれる少なくとも一つの元素を含み、前記ゲート絶縁膜中の前記元素の濃度のピークが前記ゲート絶縁膜の前記ＳｉＣ層側にあり、前記元素の濃度のピークが前記酸化膜または酸窒化膜中にあり、前記元素の濃度のピークの前記ＳｉＣ層と反対側に前記元素の濃度が１×１０１６ｃｍ−３以下の領域を有する前記ゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられるゲート電極と、
    を備え、
    前記元素の濃度のピークの前記元素の濃度が、５．６×１０１７ｃｍ−３以上５×１０２０ｃｍ−３以下であることを特徴とする半導体装置。
  6. ＳｉＣ層と、
    前記ＳｉＣ層の表面に設けられるゲート絶縁膜であって、前記ＳｉＣ層の表面に接する酸化膜または酸窒化膜を含み、前記酸化膜または酸窒化膜がＭｇ、Ｃａ、Ｓｒ、Ｂａから選ばれる少なくとも一つの元素を含み、前記ゲート絶縁膜中の前記元素の濃度のピークが前記ゲート絶縁膜の前記ＳｉＣ層側にあり、前記元素の濃度のピークが前記酸化膜または酸窒化膜中にあり、前記元素の濃度のピークの前記ＳｉＣ層と反対側に前記元素の濃度が１×１０１６ｃｍ−３以下の領域を有する前記ゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられるゲート電極と、
    を備え、
    前記ＳｉＣ層と前記ゲート絶縁膜の界面に、前記ＳｉＣ層側をプラスとし、前記ゲート絶縁膜側をマイナスとする固定ダイポールが存在することを特徴とする半導体装置。
  7. ＳｉＣ層と、
    前記ＳｉＣ層の表面に設けられるゲート絶縁膜であって、前記ＳｉＣ層の表面に接する酸化膜または酸窒化膜を含み、前記酸化膜または酸窒化膜がＭｇ、Ｃａ、Ｓｒ、Ｂａから選ばれる少なくとも一つの元素を含み、前記ゲート絶縁膜中の前記元素の濃度のピークが前記ゲート絶縁膜の前記ＳｉＣ層側にあり、前記元素の濃度のピークが前記酸化膜または酸窒化膜中にあり、前記元素の濃度のピークの前記ＳｉＣ層と反対側に前記元素の濃度が１×１０１６ｃｍ−３以下の領域を有する前記ゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられるゲート電極と、
    を備え、
    前記酸化膜または酸窒化膜が、シリコン酸化膜またはシリコン酸窒化膜であることを特徴とする半導体装置。
  8. 前記ゲート絶縁膜中にＣ（炭素）を含み、前記ゲート絶縁膜中のＣ（炭素）の濃度のピークが前記ゲート絶縁膜の前記ＳｉＣ層側にあり、前記Ｃ（炭素）の濃度のピークが前記酸化膜または酸窒化膜中にあり、
    前記元素の濃度のピークの前記元素の濃度が、前記Ｃ（炭素）の濃度のピークのＣ（炭素）の濃度の８０％以上１２０％以下であり、
    前記元素の濃度のピークの前記元素の濃度が、５×１０１８ｃｍ−３以上５×１０２０ｃｍ−３以下である請求項７記載の半導体装置。
  9. 前記元素の濃度のピークが、前記ＳｉＣ層と前記ゲート絶縁膜との界面から５ｎｍ以下の範囲にあることを特徴とする請求項１ないし請求項８いずれか一項記載の半導体装置。
  10. 前記ゲート絶縁膜が、前記酸化膜または酸窒化膜と、前記酸化膜または酸窒化膜よりも前記元素の濃度が低い膜との積層膜であることを特徴とする請求項１ないし請求項９いずれか一項記載の半導体装置。
  11. 前記酸化膜または酸窒化膜よりも前記元素の濃度が低い膜の前記元素の濃度が１×１０１６ｃｍ−３以下であることを特徴とする請求項１０記載の半導体装置。
  12. 第１と第２の面を有するＳｉＣ基板と、
    前記ＳｉＣ基板の前記第１の面側に設けられた第１導電型のＳｉＣ層と、
    前記ＳｉＣ層の表面に設けられた第２導電型の第１のＳｉＣ領域と、
    前記第１のＳｉＣ領域の表面に設けられた第１導電型の第２のＳｉＣ領域と、
    前記ＳｉＣ層、前記第１のＳｉＣ領域の表面に連続的に設けられたゲート絶縁膜であって、前記第１のＳｉＣ領域の表面に接するシリコン酸化膜またはシリコン酸窒化膜を含み、前記シリコン酸化膜またはシリコン酸窒化膜がＭｇ、Ｃａ、Ｓｒ、Ｂａから選ばれる少なくとも一つの元素を含み、前記ゲート絶縁膜中の前記元素の濃度のピークが前記ゲート絶縁膜の前記第１のＳｉＣ領域側にあり、前記元素の濃度のピークが前記シリコン酸化膜またはシリコン酸窒化膜中にあり、前記元素の濃度のピークの前記ＳｉＣ層と反対側に前記元素の濃度が１×１０１６ｃｍ−３以下の領域を有する前記ゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    前記第２のＳｉＣ領域上に形成された第１の電極と、
    前記ＳｉＣ基板の前記第２の面側に形成された第２の電極と、
    を備えることを特徴とする半導体装置。
  13. 前記元素の濃度のピークが、前記第１のＳｉＣ領域と前記ゲート絶縁膜との界面から５ｎｍ以下の範囲にあることを特徴とする請求項１２記載の半導体装置。
  14. 第１と第２の面を有するＳｉＣ基板と、
    前記ＳｉＣ基板の前記第１の面側に設けられた第１導電型のＳｉＣ層と、
    前記ＳｉＣ層の表面に設けられた第２導電型の第１のＳｉＣ領域と、
    前記第１のＳｉＣ領域の表面に設けられた第１導電型の第２のＳｉＣ領域と、
    前記ＳｉＣ層、前記第１のＳｉＣ領域の表面に連続的に設けられたゲート絶縁膜であって、前記第１のＳｉＣ領域の表面に接する酸化膜または酸窒化膜を含み、前記酸化膜または酸窒化膜がＭｇ、Ｃａ、Ｓｒ、Ｂａから選ばれる少なくとも一つの元素を含み、前記ゲート絶縁膜中の前記元素のピークが前記ゲート絶縁膜の前記第１のＳｉＣ領域側にあり、前記元素の濃度のピークが前記酸化膜または酸窒化膜中にあり、前記元素の濃度のピークの前記ＳｉＣ層と反対側に前記元素の濃度が１×１０１６ｃｍ−３以下の領域を有する前記ゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    前記第２のＳｉＣ領域上に形成された第１の電極と、
    前記ＳｉＣ基板の前記第２の面側に形成された第２の電極と、
    を備え、
    前記ゲート絶縁膜中にＣ（炭素）を含み、前記ゲート絶縁膜中のＣ（炭素）の濃度のピークが前記ゲート絶縁膜の前記第１のＳｉＣ領域側にあり、前記Ｃ（炭素）の濃度のピークが前記酸化膜または酸窒化膜中にあることを特徴とする半導体装置。
  15. 前記Ｃ（炭素）の濃度のピークが、前記第１のＳｉＣ領域と前記ゲート絶縁膜との界面から５ｎｍ以下の範囲にあることを特徴とする請求項１４記載の半導体装置。
  16. 前記ＳｉＣ基板が第１導電型であることを特徴とする請求項１２ないし請求項１５いずれか一項記載の半導体装置。
  17. ＳｉＣ層上に、Ｍｇ、Ｃａ、Ｓｒ、Ｂａから選ばれる少なくとも一つの元素を含むシリコン酸化膜またはシリコン酸窒化膜からなる第１の絶縁膜を形成し、
    前記第１の絶縁膜上に、前記第１の絶縁膜より前記元素の濃度の低い第２の絶縁膜を形成し、
    前記第２の絶縁膜上にゲート電極を形成することを特徴とする半導体装置の製造方法。
  18. 前記第１の絶縁膜の形成は、前記元素を含むシリコン膜を形成し、前記シリコン膜を酸化または酸窒化することによることを特徴とする請求項１７記載の半導体装置の製造方法。
  19. 前記第１の絶縁膜の形成は、前記元素を含むシリコン膜を形成し、前記シリコン膜を酸化または酸窒化し、酸化または酸窒化された前記シリコン膜をエッチングにより薄膜化することにより形成することを特徴とする請求項１７記載の半導体装置の製造方法。
  20. ＳｉＣ層上に、Ｍｇ、Ｃａ、Ｓｒ、Ｂａから選ばれる少なくとも一つの元素を含む酸化膜または酸窒化膜からなる第１の絶縁膜を形成し、
    前記第１の絶縁膜上に、前記第１の絶縁膜より前記元素の濃度の低い第２の絶縁膜を形成し、
    前記第２の絶縁膜上にゲート電極を形成し、
    前記第２の絶縁膜は、前記第１の絶縁膜よりもＣ（炭素）の濃度が低いことを特徴とする半導体装置の製造方法。
  21. 前記第２の絶縁膜の前記元素の濃度が１×１０１６ｃｍ−３以下であることを特徴とする請求項１７ないし請求項２０いずれか一項記載の半導体装置の製造方法。
JP2017121146A 2017-06-21 2017-06-21 半導体装置およびその製造方法 Active JP6367434B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017121146A JP6367434B2 (ja) 2017-06-21 2017-06-21 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017121146A JP6367434B2 (ja) 2017-06-21 2017-06-21 半導体装置およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013196230A Division JP6168945B2 (ja) 2013-09-20 2013-09-20 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2017204644A true JP2017204644A (ja) 2017-11-16
JP6367434B2 JP6367434B2 (ja) 2018-08-01

Family

ID=60323045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017121146A Active JP6367434B2 (ja) 2017-06-21 2017-06-21 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP6367434B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10714610B2 (en) 2018-03-21 2020-07-14 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
WO2021185554A1 (en) 2020-03-17 2021-09-23 Abb Power Grids Switzerland Ag Insulated gate structure, wide bandgap material power device with the same and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003289140A (ja) * 2002-03-27 2003-10-10 Toshiba Corp 電界効果トランジスタ
JP2007273587A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 絶縁膜および半導体装置
US20120326163A1 (en) * 2011-06-27 2012-12-27 Cree, Inc. Semiconductor device with increased channel mobility and dry chemistry processes for fabrication thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003289140A (ja) * 2002-03-27 2003-10-10 Toshiba Corp 電界効果トランジスタ
JP2007273587A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 絶縁膜および半導体装置
US20120326163A1 (en) * 2011-06-27 2012-12-27 Cree, Inc. Semiconductor device with increased channel mobility and dry chemistry processes for fabrication thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10714610B2 (en) 2018-03-21 2020-07-14 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
WO2021185554A1 (en) 2020-03-17 2021-09-23 Abb Power Grids Switzerland Ag Insulated gate structure, wide bandgap material power device with the same and manufacturing method thereof
CN115244651A (zh) * 2020-03-17 2022-10-25 日立能源瑞士股份公司 绝缘栅结构、具有绝缘栅结构的宽带隙材料功率器件及其制造方法
CN115244651B (zh) * 2020-03-17 2023-08-08 日立能源瑞士股份公司 绝缘栅结构、具有绝缘栅结构的宽带隙材料功率器件及其制造方法

Also Published As

Publication number Publication date
JP6367434B2 (ja) 2018-08-01

Similar Documents

Publication Publication Date Title
JP6168945B2 (ja) 半導体装置およびその製造方法
US9812529B2 (en) Semiconductor device and method for manufacturing the same
US9893153B2 (en) Semiconductor device and method of manufacturing the same
US9755064B2 (en) Semiconductor device and method for manufacturing the same
US10319819B2 (en) Semiconductor device and method for manufacturing the same
US10319828B2 (en) Semiconductor device with diffusion prevention layer
US8941120B2 (en) Semiconductor device and method for manufacturing the same
US9748343B2 (en) Semiconductor device
JP6552950B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US9673315B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
US9978842B2 (en) Semiconductor device and method for manufacturing the same
US9685551B2 (en) Semiconductor device and inverter circuit
WO2011061918A1 (ja) 半導体素子及びその製造方法
JP2019096719A (ja) 半導体装置、インバータ回路、駆動装置、車両、昇降機、電源回路、及び、コンピュータ
JP6242640B2 (ja) 半導体装置およびその製造方法
US11201223B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator each having a threshold-voltage-increasing portion in silicon carbide layer
JP6367434B2 (ja) 半導体装置およびその製造方法
JP6606020B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7204547B2 (ja) 半導体装置
US20240088258A1 (en) Method of manufacturing semiconductor device and semiconductor device
US20230092391A1 (en) Semiconductor device and semiconductor device manufacturing method
CN115911125A (zh) 半导体装置及半导体装置的制造方法
JP2024039821A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180704

R151 Written notification of patent or utility model registration

Ref document number: 6367434

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151