JP2017175884A - 電源装置及びこの電源装置を備えた照明装置 - Google Patents

電源装置及びこの電源装置を備えた照明装置 Download PDF

Info

Publication number
JP2017175884A
JP2017175884A JP2016062626A JP2016062626A JP2017175884A JP 2017175884 A JP2017175884 A JP 2017175884A JP 2016062626 A JP2016062626 A JP 2016062626A JP 2016062626 A JP2016062626 A JP 2016062626A JP 2017175884 A JP2017175884 A JP 2017175884A
Authority
JP
Japan
Prior art keywords
circuit
current
switching element
load
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016062626A
Other languages
English (en)
Other versions
JP6759653B2 (ja
Inventor
加藤 剛
Takeshi Kato
剛 加藤
宇佐美 朋和
Tomokazu Usami
朋和 宇佐美
啓道 中島
Hiromichi Nakajima
啓道 中島
智章 清水
Tomoaki Shimizu
智章 清水
小西 達也
Tatsuya Konishi
達也 小西
大武 寛和
Hirokazu Otake
寛和 大武
北村 紀之
Noriyuki Kitamura
紀之 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Lighting and Technology Corp
Original Assignee
Toshiba Lighting and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Lighting and Technology Corp filed Critical Toshiba Lighting and Technology Corp
Priority to JP2016062626A priority Critical patent/JP6759653B2/ja
Publication of JP2017175884A publication Critical patent/JP2017175884A/ja
Application granted granted Critical
Publication of JP6759653B2 publication Critical patent/JP6759653B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Circuit Arrangement For Electric Light Sources In General (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】負荷の種類に限定されることなく力率の低下を防ぐことができ、汎用性に富んだ電源装置を提供する。【解決手段】電源装置10は、整流回路11と、力率改善回路12と、降圧回路13と、制御回路14とを備える。整流回路11は、交流電源30の交流電圧を整流する。力率改善回路12は、整流回路11で整流された電圧をスイッチング素子Q1のスイッチング動作により電流臨界制御を行い直流電圧を得る。降圧回路13は、力率改善回路12から出力される直流電圧を降圧し、その直流電流を負荷20に供給する。制御回路14は、力率改善回路12又は降圧回路13を流れ、負荷20の変動により値が変化する電流の値が所定の閾値未満になると、スイッチング素子Q1を電流臨界制御以外でスイッチング動作させる。【選択図】 図1

Description

本発明は、電源装置及びこの電源装置を備えた照明装置に関する。
近年、光源としてLED(Light Emitting Diode)素子を使用した照明器具、いわゆるLED照明が普及している。このLED照明に用いられる電源装置は、電源電圧を変換する電源変換部から出力される定電流をLED素子に供給することでLED素子を点灯させる。
電源変換部は、昇圧チョッパ型の力率改善回路を用いて構成するのが一般的である。昇圧チョッパ型の力率改善回路は、スイッチング素子のオン、オフにより入力電圧をチョッピングして、一定の直流電圧を出力する。具体的には、昇圧チョッパ型の力率改善回路はインダクタを含み、このインダクタを流れる電流がゼロになったときにスイッチング素子をオンする電流臨界制御を行う。そしてスイッチング素子のオン時間幅は、電源装置に接続される負荷に依存する。すなわち負荷が重い場合には、スイッチング素子のオン時間幅を広くして出力電圧を高めることで、負荷への供給電流を増加させる。逆に負荷が軽い場合には、スイッチング素子のオン時間幅を狭め出力電圧を低くすることで、負荷への供給電流を減少させる。ただし、オン時間幅にも制約があり、これ以上狭くできない状況になると、スイッチング素子のスイッチング動作が停止して力率が低下することがある。
従来、照明用電源装置において、調光器によって設定されるLED照明の調光度が所定の閾値よりも低い場合、すなわち負荷が軽い場合には、電流臨界制御ではない方法でスイッチング素子のスイッチング動作を強制的に行わせ、力率の低下を防ぐ技術が知られている。
特開2015‐185450号公報 特開2014‐235993号公報
しかしながら、従来の技術では、負荷の重さを調光器の調光レベルでしか判定できない。しかも、電源装置としてはLED照明用に限定される。このため、汎用性が乏しく、汎用性に富んだ電源装置が求められている。
本発明は、このような事情にかんがみてなされたもので、その目的とするところは、負荷の種類に限定されることなく、当該負荷が軽い場合にスイッチング素子のスイッチング動作を予め設定した状態で制御することで力率の低下を防ぐことができる電源装置及びこの電源装置を使用した照明装置を提供しようとするものである。
一実施形態において、電源装置は、整流回路と、力率改善回路と、降圧回路と、制御回路とを備える。整流回路は、交流電源の交流電圧を整流する。力率改善回路は、整流回路で整流された電圧をスイッチング素子のスイッチング動作により電流臨界制御を行い直流電圧を得る。降圧回路は、力率改善回路から出力される直流電圧を降圧し、その直流電流を負荷に供給する。制御回路は、力率改善回路又は降圧回路を流れ、負荷の変動により値が変化する電流の値が所定の閾値未満になると、スイッチング素子を電流臨界制御以外でスイッチング動作させる。
一実施形態によれば、負荷の種類に限定されることなく、当該負荷が軽い場合にスイッチング素子のスイッチング動作を予め設定した状態で制御することで力率の低下を防ぐことができ、汎用性に富んだ電源装置を提供できる。
一実施形態に係る照明装置及びその電源装置の回路図。 一実施形態に係る制御回路の主要な動作シーケンスを示す流れ図。 図2に示す動作シーケンスに従った制御モードの変移例を概念的に表す模式図。 他の実施形態に係る制御回路の主要な動作シーケンスを示す流れ図。
以下、負荷の種類に限定されることなく、当該負荷が軽い場合にスイッチング素子のスイッチング動作を予め設定した状態で制御することで力率の低下を防ぐ電源装置及びこの電源装置を備えた照明装置の実施形態を、図面を用いて説明する。
[第1の実施形態]
はじめに、負荷の変動により値が変化する電流を、力率改善回路のスイッチング素子を流れるスイッチング電流とした第1の実施形態について、図1乃至図3を用いて説明する。なお、負荷の変動としては、照明装置の調光レベルの変動が考えられる。あるいは負荷の変動は、光源のワット数の変動であってもよい。負荷の変動は、上記のものに限るものではない。
図1は、第1の実施形態に係る照明装置1及びその電源装置10の回路図である。なお、図1では、実施形態の説明に必要な回路部品だけを示しており、説明に拘わらない回路部品については図示を省略している。
照明装置1は、電源装置10と光源ユニット20とを含む。光源ユニット20は、複数の発光ダイオードを直列に接続してなり、電源装置10の出力端子OUT1,OUT2間に着脱自在に接続される。なお、光源ユニット20において、発光素子である発光ダイオードの数は任意である。発光ダイオードは、1つのみ設けられていてもよい。また、図1に示すような発光ダイオードの直列回路が、複数並列に接続されていてもよい。また発光ダイオードに代えて、例えば有機EL(electroluminescence)等の別の種類の発光デバイスを設けていてもよい。
照明装置1は、図示しない調光器によってその調光レベルを任意に変動できるものである。
電源装置10は、整流回路11と、昇圧チョッパ型の力率改善回路12と、降圧チョッパ型の降圧回路13と、制御回路14とを含む。電源装置10は、負荷として接続される光源ユニット20に直流電力を供給する直流電源装置である。すなわち電源装置10は、入力端子IN1,IN2の間に接続された商用交流電源30の交流電圧、例えばAC100Vを整流回路11で全波整流する。そして電源装置10は、この全波整流された電圧を力率改善回路12で昇圧して所定の直流電圧を得、この直流電圧を降圧回路13で目標電圧まで降圧して、その直流電流を光源ユニット20に供給する。
整流回路11は、ダイオードブリッジ回路DBとコンデンサC1とを含む。ダイオードブリッジ回路DBは、一対の入力端子及び出力端子を有する。ダイオードブリッジ回路DBは、各入力端子をそれぞれ電源装置10の入力端子IN1,IN2に接続する。ダイオードブリッジ回路DBは、一方の出力端子を力率改善回路12のトランスTに接続し、他方の出力端子をアースEに接続する。さらにダイオードブリッジ回路DBは、一対の出力端子間にコンデンサC1を接続する。かかる接続により、整流回路11は、商用交流電源30の交流電圧をダイオードブリッジ回路DBで全波整流し、コンデンサC1で平滑する。そして整流回路11は、平滑された全波整流電圧を力率改善回路12に出力する。
力率改善回路12は、トランスTと、スイッチング素子Q1と、電解コンデンサC3と、逆流防止用のダイオードD1と、抵抗R6とを含む。トランスTは、一次巻線e1と、第1の二次巻線e21と、第2の二次巻線e22とからなる。トランスTは、一次巻線e1の一端をコンデンサC1の正極側端子に接続し、他端をダイオードD1のアノードに接続する。トランスTは、第1の二次巻線e21の一端を制御回路14のGND(グランド)端子に接続し、他端を抵抗R3を介して制御回路14のZCD端子に接続する。トランスTは、第2の二次巻線e22の一端を制御回路14のVS端子に接続し、他端をコンデンサC2とダイオードD4との直列回路を介して制御回路14のVB端子に接続する。トランスTの一次巻線e1は、昇圧チョッパ型の力率改善回路12において、インダクタとして作用する。
スイッチング素子Q1は、例えばNチャンネルの電界効果トランジスタ(FET:field-effect transistor)である。スイッチング素子Q1は、ドレイン端子をトランスTとダイオードD1との接続点に接続し、ソース端子を抵抗R6を介してアースEに接続し、ゲート端子を制御回路14のGD端子に接続する。かかる接続により、スイッチング素子Q1は、ゲート端子に印加されるゲート信号がオンすると導通し、コンデンサC1、トランスTの一次巻線e1、スイッチング素子Q1及び抵抗R6の閉回路を形成する。スイッチング素子Q1は、ゲート端子に印加されるゲート信号がオフすると開放し、上記閉回路を遮断する。スイッチング素子Q1は、昇圧チョッパ型の力率改善回路12において、入力電圧をチョッピングするためのスイッチング素子として作用する。
ダイオードD1は、アノードをトランスTとスイッチング素子Q1との接続点に接続し、カソードを電解コンデンサC3の正極側端子に接続する。電解コンデンサC3の負極側端子は、アースEに接続されている。電解コンデンサC3の両端子は、力率改善回路12の出力端子となる。かかる接続により、スイッチング素子Q1のドレイン端子とソース端子との間に、ダイオードD1と電解コンデンサC3との直列回路が形成される。その結果、電解コンデンサC3は、スイッチング素子Q1が遮断状態にあるとき整流回路11の出力電圧によって充電され、導通状態にあるとき放電する。かくして力率改善回路12は、整流回路11で整流された電圧をスイッチング素子Q1のスイッチング動作により昇圧し、所定の直流電圧を得て、降圧回路13に出力する。ここに、トランスTの一次巻線e1とスイッチング素子Q1と電解コンデンサC3とは、昇圧チョッパ回路を形成する。
降圧回路13は、スイッチング素子Q2と、インダクタL1、L2と、コンデンサC4と、回生用のダイオードD2と、抵抗R7とを含む。スイッチング素子Q2は、例えばNチャンネルの電界効果トランジスタ(FET)である。スイッチング素子Q2は、ドレイン端子を力率改善回路12の一方の出力端子である電解コンデンサC3の正極側端子に接続し、ソース端子をインダクタL1の一端に接続し、ゲート端子を制御回路14のHO端子に接続する。インダクタL1の他端は、電源装置10の一方の出力端子OUT1に接続されている。このように降圧回路13は、スイッチング素子Q2がインダクタL1よりも高電位側(ハイサイド)に接続された、いわゆるハイサイド型として構成されている。
かかる接続により、スイッチング素子Q2は、ゲート端子に印加されるゲート信号がオンすると導通し、力率改善回路12の出力電流をインダクタL1に導く。スイッチング素子Q2は、ゲート端子に印加されるゲート信号がオフすると開放し、力率改善回路12の出力電流を遮断する。
インダクタL1は、スイッチング素子Q2がオンして直流電圧が印加されているときそのエネルギーを蓄え、スイッチング素子Q2がオフして直流電圧が印加されなくなったならば、蓄えたエネルギーを放出する。
コンデンサC4は、正極側端子をインダクタL1と電源装置10の一方の出力端子OUT1との接続点に接続し、負極側端子を電源装置10の他方の出力端子OUT2に接続する。またコンデンサC4は、抵抗R7を介して負極側端子C4をアースEに接続する。かくして降圧回路13は、力率改善回路12から出力される直流電圧を降圧し、その直流電流を出力端子OUT1,OUT2間に接続された負荷、本実施形態では光源ユニット20に供給する。ここに、スイッチング素子Q2とインダクタL1とコンデンサC4とは、降圧チョッパ回路を形成する。スイッチング素子Q2は、降圧チョッパ回路において、入力電圧をチョッピングするためのスイッチング素子として作用する。
降圧回路13において、ダイオードD2は、アノードを、抵抗R7を介してコンデンサC4の負極側端子に接続し、カソードをインダクタL2の一方の端子に接続する。インダクタL2は、他方の端子をスイッチング素子Q2のソース端子とインダクタL1との接続点に接続する。かかる接続により、スイッチング素子Q2がオフしたときにインダクタL1から放出されるエネルギーにより、インダクタL1、コンデンサC4、抵抗R7、ダイオードD2及びインダクタL2による閉ループ内を回生電流が流れる。回生電流が流れると、スイッチング素子Q2のソース電位がグランド電位となる。
制御回路14は、アナログICである。制御回路14は、GND端子、VDC端子、VCC端子、GD端子、HO端子、MULT端子、ZCD端子、VFB端子、VS端子、VB端子、CS端子、OCP端子及びABN端子を有する。なお、制御回路14が他の端子を有してもよいことは言うまでもないことである。
GND端子は、アースEに接続される。
VDC端子は、ダイオードD1のカソードに接続される。この接続により、VDC端子には、力率改善回路12に入力される高電圧の全波整流電圧が印加される。制御回路14は、VDC端子に印加される高電圧から回路動作電圧、例えば+18Vを生成するための回路を有する。回路動作電圧は、VCC端子から各回路に出力される。
GD端子は、スイッチング素子Q1のゲート端子に接続される。制御回路14は、スイッチング素子Q1のゲート信号を生成する回路を有する。そして制御回路14は、GD端子からスイッチング素子Q1のゲート端子にゲートオンまたはゲートオフのゲート信号を出力する。
HO端子は、スイッチング素子Q2のゲート端子に接続される。制御回路14は、スイッチング素子Q2のゲート信号を生成する回路を有する。そして制御回路14は、HO端子からスイッチング素子Q2のゲート端子にゲートオンまたはゲートオフのゲート信号を出力する。
MULT端子は、分圧抵抗R1,R2の中点に接続される。分圧抵抗R1,R2は、コンデンサC1の両端子間に接続される。制御回路14は、MULT端子に入力される信号から力率改善回路12に入力される電流信号のエンベロープ波形を生成する回路を有する。
ZCD端子は、抵抗R3を介して第1の二次巻線e21の出力側に接続される。制御回路14は、ZCD端子に入力される信号から一次巻線e1を流れる電流、いわゆるインダクタ電流を検出する回路を有する。
VFB端子は、分圧抵抗R4,R5の中点に接続される。分圧抵抗R4,R5は、電解コンデンサC3の両端子間に接続される。制御回路14は、VFB端子に印加される電圧から力率改善回路12の出力電圧を検出する回路を有する。
VS端子はノードn1に接続され、VB端子はノードn2に接続される。ノードn1には、第2の二次巻線e22の入力側が接続される。またノードn1には、スイッチング素子Q2のソース端子が接続される。ノードn2には、逆極性のダイオードD4及びコンデンサC2の直列回路を介して第2の二次巻線e22の出力側が接続される。またノードn2には、逆極性のダイオードD3を介してVCC端子が接続される。さらに、ノードn1とノードn2との間にコンデンサC6が接続される。制御回路14は、VS端子に印加される電圧から、ノードn1の電位を検出する回路を有する。また制御回路14は、VB端子に印加される電圧から、ノードn2の電位を検出する回路を有する。
ノードn1の電位は、スイッチング素子Q2のソース端子側のノードn3の電位と等しい。そしてこの電位は、コンデンサC6の負極側電位となる。スイッチング素子Q2のソース端子は、インダクタL2とダイオードD2とを直列に介してアースに接続されている。したがって、スイッチング素子Q2がオフしておりかつ回生電流が生じていない状態では、ノードn3の電位はグランド電位でない状態、いわゆる浮遊状態(不定)にある。
ノードn2の電位は、コンデンサC6の正極側端子の電位と等しい。コンデンサC6は、ノードn1の電位を基準に、VCC端子から印加される回路動作電圧及び第2の二次巻線e22に励起される二次電圧によって充電される。ノードn2の電位は、コンデンサC6の充電度合いによって可変する。
CS端子は、抵抗R8を介してスイッチング素子Q1のソース端子に接続される。制御回路14は、CS端子に入力される信号からスイッチング素子Q1を流れる電流、いわゆるスイッチング電流を検出する回路を有する。ここに制御回路14は、負荷の変動により値が変化する電流として、力率改善回路12のスイッチング素子Q1を流れるスイッチング電流を検出する検出手段を備える。
OCP端子は、抵抗R9を介して、降圧回路13におけるコンデンサC4の負極側端子に接続される。制御回路14は、OCP端子に入力される信号から光源ユニット20に流れ込む電流、いわゆる負荷電流を検出する回路を有する。
ABN端子は、分圧抵抗R10,R11の中点に接続される。分圧抵抗R10,R11は、降圧回路13におけるコンデンサC4の正極側端子と制御回路14のGND端子との間に接続される。さらに、正極側端子に接続される一方の抵抗R10に対して並列に、コンデンサC7と抵抗R12との直列回路(微分回路)が接続される。制御回路14は、ABN端子に入力される信号から降圧回路13に生じた電圧の変化量を検出する回路を有する。
しかして制御回路14は、定常時、力率改善回路12に対しては、電流臨界制御によりスイッチング素子Q1のスイッチング動作を制御する。すなわち制御回路14は、スイッチング素子Q1がオフしている状態では、ZCD端子を介して検出されるインダクタ電流がゼロになる毎に、GD端子からゲートオン信号を出力する。このゲートオン信号により、スイッチング素子Q1はオン(導通状態)になる。スイッチング素子Q1がオンしている状態では、制御回路14は、インダクタ電流のピーク波形が、MULT端子を介して検出されるエンベロープ波形を追従するタイミングで、GD端子からゲートオフ信号を出力する。このゲートオフ信号により、スイッチング素子Q1はオフ(開放状態)になる。
このように、スイッチング素子Q1のオン時間幅は、ゲートオン信号を出力されてからゲートオフ信号を出力されるまでとなる。このオン時間幅は、電源装置10に接続される負荷に依存する。すなわち負荷が重い場合、制御回路14は、オン時間幅を広くする。オン時間幅が広くなると、力率改善回路12で変換される直流電圧が高くなる。その結果、降圧回路13で降圧されて負荷に供給される負荷電流が増加する。これに対し、負荷が軽い場合には、制御回路14は、オン時間幅を狭くする。オン時間幅が狭くなると、力率改善回路12で変換される直流電圧が低くなる。その結果、降圧回路13で降圧されて負荷に供給される負荷電流が減少する。また、電流臨界制御の場合、トランスTのインダクタンス値と負荷電力とに応じてスイッチング素子Q1のスイッチング周波数が決定される。すなわち、負荷電力が低下すると巻線電流のピークも低下するため、電流が流れなくなるまでの時間が短くなる。このため、インダクタンス値が同じ場合には軽負荷ほどスイッチング周波数が高くなる。
しかし、スイッチング素子Q1のオン時間幅が限界まで狭くなり、それ以上狭くできない状況になると、制御回路14は、力率改善回路12に対して軽負荷制御を行う。すなわち制御回路14は、スイッチング素子Q1のオン時間幅が最も狭いときのスイッチング周期よりも長い一定の周期でスイッチング素子Q1がスイッチング動作するように、GD端子から出力されるゲート信号を制御する。つまり、一定以下の軽負荷の場合には電流臨界制御を停止し、スイッチング素子Q1を固定周波数モード、オンデューティー固定モード、オフデューティ固定モードのいずれかで動作させる。固定周波数モードはスイッチング素子Q1のスイッチング周波数が一定のモードであり、オンデューティー固定モードはスイッチング素子Q1のオン時間が同じモードであり、オフデューティ固定モードはスイッチング素子Q1のオフ時間が同じモードである。
制御回路14は、定常時、降圧回路13に対しては、OCP端子を介して検出される負荷電流が、所定の目標値となるようにフィードバックをかけてスイッチング素子Q2のスイッチング動作を制御する。すなわち制御回路14は、HO端子から所定のタイミングでゲートオン信号またはゲートオフ信号を交互に出力する。このとき制御回路14は、VS端子を介して検出されるノードn1の電位を基準に、ゲートオン信号とゲートオフ信号の信号レベルを決定する。かくして降圧回路13においては、ブートストラップ動作によってスイッチング素子Q2がスイッチングを行う。
この他、制御回路14は、ABN端子を介して検出される電圧の変化量が所定レベルを超えた場合、スイッチング素子Q2のスイッチング動作を停止させる保護回路を有する。例えば、点灯中の光源ユニット20が取り外された場合、瞬間的に電圧が変化する。この急峻な電圧変化に対して、制御回路14は、スイッチング素子Q2のスイッチング動作を停止させるので、急峻な電圧変化により回路部品が破壊されるのを防止することができる。
図2は、制御回路14の主要な動作シーケンスを示す流れ図であり、図3は、この動作シーケンスに従った制御モードの変移を概念的に表す模式図である。以下、図1乃至図3を用いて、電源装置10及びこの電源装置10を備えた照明装置1の作用について説明する。
商用交流電源30が投入されると、電源装置10では、商用交流電源30の交流電圧例えばAC100ボルトが整流回路11で全波整流され、全波整流電圧に変換される。この全波整流電圧は、コンデンサC1の両端間に印加され、力率改善回路12への入力電圧となる。この入力電圧は、制御回路14のVDC端子に印加される。VDC端子に入力電圧が印加されると、制御回路14の内部で回路動作電圧が生成され、VCC端子から各回路に回路動作電圧が出力される。回路動作電圧が出力されると、制御回路14は、図2に示す手順の動作を開始する。
先ず制御回路14は、GD端子から力率改善回路12のスイッチング素子Q1に対してゲートオン信号を出力する。この信号出力により、スイッチング素子Q1がオンし、力率改善回路12が起動する。力率改善回路12が起動したならば、制御回路14は、前述した電流臨界制御によりスイッチング素子Q1のスイッチング動作を制御する(ステップS1)。
スイッチング素子Q1のスイッチング動作により、トランスの第2の二次巻線e22が励起され、コンデンサC6が充電される。コンデンサC6が十分に充電されないと、スイッチング素子Q2をオンできない。そこで制御回路14は、コンデンサC6が十分に充電されるのに必要な時間が経過するのを待って、HO端子から降圧回路13のスイッチング素子Q2に対してゲートオン信号を出力する(ステップS2)。この信号出力により、スイッチング素子Q2がオンし、降圧回路13が起動する。
その後、制御回路14は、定電流制御を行う。すなわち制御回路14は、OCP端子に入力される負荷電流が目標の定電流となるように、スイッチング素子Q1及びスイッチング素子Q2のオン時間幅をそれぞれ調整する(ステップS3)。
また制御回路14は、定電流制御を行っている間、CS端子に入力される信号によりスイッチング素子Q1を流れるスイッチング電流I1を検出する(ステップS4)。そして制御回路14は、スイッチング電流I1と第1の閾値SHL1とを比較する(ステップS5)。スイッチング電流I1が第1の閾値SHL1以上である場合(S5にてNO)、制御回路14は、定電流制御を継続する。
スイッチング電流I1は、負荷の大きさに比例する。すなわち、負荷が重いときには、スイッチング電流I1は多くなる。逆に、負荷が軽くなるとスイッチング電流I1は少なくなる。したがってスイッチング電流は、負荷の変動により値が変化する電流の一態様である。
第1の閾値SHL1は、スイッチング素子Q1のオン時間幅が限界まで狭くなりそれ以上狭くできない幅でスイッチング素子Q1をスイッチング動作させたときに流れるスイッチング電流に相当する値とする。あるいは、第1の閾値SHL1は、スイッチング素子Q1のオン時間幅が限界まで狭くなりそれ以上狭くできない幅よりも若干広い幅でスイッチング素子Q1をスイッチング動作させたときに流れるスイッチング電流に相当する値とする。
スイッチング電流I1が第1の閾値SHL1未満となった場合(S5にてYES)、制御回路14は、軽負荷制御を行う(ステップS6)。すなわち制御回路14は、スイッチング電流I1が第1の閾値SHL1であるときのスイッチング周期よりも若干長い一定の周期で強制的にスイッチング素子Q1をスイッチング動作させる。この制御により、スイッチング素子Q1のオン時間幅は、これより狭くできない幅よりも若干広い一定の幅で繰り返される。
このように、スイッチング素子Q1をスイッチング電流I1が第1の閾値SHL1であるときのスイッチング周期よりも長い一定の周期で強制的にスイッチング動作させることにより、スイッチング素子Q1のスイッチング動作が停止することはない。したがって、力率改善回路12の力率が低下するのを防ぐことができる。
さて制御回路14は、軽負荷制御を行っている間も、CS端子に入力される信号によりスイッチング素子Q1を流れるスイッチング電流I1を検出する(ステップS7)。そして制御回路14は、スイッチング電流I1と第2の閾値SHLとを比較する(ステップS8)。図3に示すように、第2の閾値SHL2は、第1の閾値SHL1よりも大きい任意の値である。スイッチング電流I1が第2の閾値SHL2未満である場合(S8にてNO)、制御回路14は、軽負荷制御を継続する。
スイッチング電流I1が第2の閾値SHL2以上になると(S8にてYES)、制御回路14は、定電流制御に戻る(ステップS3)。
図3において、時点t1にて光源ユニット20の調光度を落とし始めると、負荷が軽くなるため、スイッチング電流I1は徐々に低下する。そして、時点t2にてスイッチング電流I1が第1の閾値SH11未満になると、電源装置10の動作モードは定電流制御から軽負荷制御に移行する。その後、光源ユニット20の調光度を上げると、負荷が重くなるため、スイッチング電流I1は徐々に上昇する。そして、時点t3にてスイッチング電流I1が第2の閾値SH12以上になると、電源装置10の動作モードは定電流制御に戻る。
このように第1の実施形態の電源装置10は、整流回路11と、力率改善回路12と、降圧回路13と、制御回路14とを備える。そして制御回路14は、力率改善回路12のスイッチング素子Q1を流れるスイッチング電流I1の値が、第1の閾値SHL1未満になると、電流の値が閾値SHL1であるときのスイッチング周期よりも遅い一定の周期で強制的にスイッチング素子Q1をスイッチング動作させる。
したがって、例えば光源ユニット20が暗くなる方向に調光されたことにより電源装置10の負荷が軽くなり、スイッチング素子Q1のオン時間幅がこれより狭くできない幅となった場合には、スイッチング素子Q1は、その幅より若干広い一定のオン時間幅でスイッチング動作を繰り返す。したがって、スイッチング素子Q1のスイッチング動作が停止して力率が低下するのを未然に防ぐことができる。
そしてこのような作用効果は、光源ユニット20の調光だけに限られるものではない。例えば、光源ユニット20をワット数の高い機種から低い機種に交換することで、電源装置10の負荷が軽くなり、スイッチング素子Q1のオン時間幅がこれより狭くできない幅となることがある。このような場合でも、本実施形態の電源装置10であれば、オン時間幅が最小幅よりも若干広い幅で強制的にスイッチング素子Q1がスイッチング動作するので、力率低下の懸念は全くない。また、光源ユニット20以外の負荷が電源装置10に接続された場合も、その負荷の変動により力率改善回路12のスイッチング素子Q1を流れるスイッチング電流は変動する。したがって、スイッチング素子Q1のオン時間幅が限界まで狭くなり、スイッチング動作が停止して力率が低下してしまうことはない。
かくして本実施形態によれば、負荷の種類に限定されることなく、当該負荷が軽い場合にスイッチング素子のスイッチング動作を強制的に制御することで力率の低下を防ぐことができ、汎用性に富んだ電源装置10を提供することができる。また、この電源装置10を光源ユニット20の電源として使用することによって、調光等によって動作が停止してしまうことが無く、信頼性の高い照明装置1を提供できるものである。
[第2の実施形態]
次に、負荷の変動により値が変化する電流を、光源ユニット20に流れる負荷電流とした第2の実施形態について、図4を用いて説明する。なお、この第2の実施形態においても、照明装置1及びその電源装置10の回路構成は第1の実施形態と同様なので、図1の回路図をそのまま用い、説明は省略する。
図4は、第2の実施形態における制御回路14の主要な動作シーケンスを示す流れ図である。同図において、ステップS11〜S13は、第1の実施形態のステップS1〜S3と同様である。すなわち制御回路14は、先ず、スイッチング素子Q1のスイッチング動作開始を制御する(ステップS11)。続いて制御回路14は、スイッチング素子Q1のスイッチング動作開始を制御する(ステップS12)。しかして制御回路14は、電源装置10に対して定電流制御を行う(ステップS13)。
ここで、制御回路14は、定電流制御を行っている間、OCP端子に入力される信号により光源ユニット20を流れる負荷電流I2を検出する(ステップS14)。そして制御回路14は、負荷電流I2と第3の閾値SHL3とを比較する(ステップS15)。負荷電流I2が第3の閾値SHL3以上である場合(S15にてNO)、制御回路14は、定電流制御を継続する。
負荷電流I2は、負荷の重さに依存する。すなわち、負荷が重い場合には、大きな直流電流が必要となるため、負荷電流I2は増加する。逆に、負荷が軽い場合には、少しの直流電流で良いため、負荷電流は減少する。一方、負荷の重さは、スイッチング素子Q1のオン時間幅と関係する。すなわち負荷が重い場合にはオン時間幅が広くなり、負荷が軽いとオン時間幅が狭くなる。したがって負荷電流は、負荷の変動により値が変化する電流の一態様である。
第3の閾値SHL3は、スイッチング素子Q1のオン時間幅をこれ以上狭くできない幅でスイッチング素子Q1をスイッチング動作させたときの負荷電流に相当する値とする。あるいは、第3の閾値SHL3は、スイッチング素子Q1のオン時間幅をこれ以上狭くできない幅よりも若干広い幅でスイッチング素子Q1をスイッチング動作させたときの負荷電流に相当する値とする。
負荷電流I2が第3の閾値SHL3未満となった場合(S15にてYES)、制御回路14は、軽負荷制御を行う(ステップS16)。すなわち制御回路14は、負荷電流I2が第3の閾値SHL3であるときのスイッチング周期よりも若干長い一定の周期で強制的にスイッチング素子Q1をスイッチング動作させる。この制御により、スイッチング素子Q1のオン時間幅は、これより狭くできない幅よりも若干広い一定の幅で繰り返される。
このように、スイッチング素子Q1を負荷電流I2が第3の閾値SHL3であるときのスイッチング周期よりも長い一定の周期で強制的にスイッチング動作させることにより、スイッチング素子Q1のスイッチング動作が停止することはない。したがって、力率改善回路12の力率が低下するのを防ぐことができる。
さて制御回路14は、軽負荷制御を行っている間も、OCP端子に入力される信号により光源ユニット20を流れる負荷電流I2を検出する(ステップS17)。そして制御回路14は、負荷電流I2と第4の閾値SHL4とを比較する(ステップS18)。第4の閾値SHL4は、第3の閾値SHL3よりも大きい任意の値である。負荷電流I2が第4の閾値SHL4未満である場合(S18にてNO)、制御回路14は、軽負荷制御を継続する。
負荷電流I2が第4の閾値SHL4以上になると(S18にてYES)、制御回路14は、定電流制御に戻る(ステップS13)。
このように第2の実施形態においても、制御回路14は、負荷の変動により値が変化する電流として、降圧回路13から光源ユニット20に流れ込む負荷電流を検出する検出手段を備える。そして制御回路14は、負荷電流の値が第3の閾値SHL3未満になると、負荷電流の値が第3の閾値SHL3であるときのスイッチング周期よりも長い一定の周期で強制的にスイッチング素子Q1をスイッチング動作させる。したがって、第1の実施形態と同様に作用するので、スイッチング素子Q1のスイッチング動作が停止して力率が低下するのを未然に防ぐことができる。
なお、この発明は前記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。
例えば前記実施形態では、制御回路14が、その内部回路により、スイッチング素子Q1を流れるスイッチング電流I1と光源ユニット20を流れる負荷電流I2とを検出するものとして説明した。他の実施形態としては、スイッチング電流I1及び負荷電流I2の各検出回路、あるいはいずれか一方の検出回路を、制御回路14の外部に設けてもよい。
整流回路11、力率改善回路12及び降圧回路13の回路構成は、図1に示すものに限定されない。同様の機能を有する回路構成であればよい。
また前記実施形態では、保護回路は、出力電圧の変化量を用いて保護するものとしたが、変化量と併用して電圧値から保護するようにしてもよい。また保護回路は、出力電圧を用いた保護回路でなく、出力電流を用いた保護回路であってもよい。図1において、制御回路14は、OCP端子を介して負荷電流を検出している。この負荷電流は、例えば抵抗R9が故障すると検知できなくなるため、制御回路14はより多くの負荷電流が流れるように、降圧回路13のスイッチング素子Q2をスイッチング動作させる。その結果、負荷電流が増加し過出力となって光源ユニット20が故障する場合がある。そこで、OCP端子を介して検出される負荷電流の値を、コンパレータにより所定の閾値と比較し、このしきい値を上回る時間が、所定の時定数で定められた時間よりも長くなった場合に、スイッチング素子Q2のスイッチング動作させる保護回路を設ける。この保護回路は、制御回路14の内部にあってもよいし、外部にあってもよい。
この他、前記実施形態に開示されている複数の構成要素の適宜な組合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態に亘る構成要素を組合わせてもよい。
1…照明装置、10…電源装置、11…整流回路、12…力率改善回路、13…降圧回路、14…制御回路、20…光源ユニット、30…商用交流電源、Q1,Q2…スイッチング素子、T…トランス、L1,L2…インダクタ。

Claims (6)

  1. 交流電源の交流電圧を整流する整流回路と;
    前記整流回路で整流された電圧をスイッチング素子のスイッチング動作により電流臨界制御を行い直流電圧を得る力率改善回路と;
    前記力率改善回路から出力される前記直流電圧を降圧し、その直流電流を負荷に供給する降圧回路と;
    前記力率改善回路又は前記降圧回路を流れ、前記負荷の変動により値が変化する電流の値が所定の閾値未満になると、前記スイッチング素子を前記電流臨界制御以外でスイッチング動作させる制御回路と;
    を具備する電源装置。
  2. 前記電流臨界制御以外のスイッチング動作は、固定周波数モード、オンデューティー固定モード、オフデューティ固定モードのいずれかであることを特徴とする請求項1に記載の電源装置。
  3. 前記負荷の変動により値が変化する電流を検出する検出手段;
    をさらに具備し、
    前記制御回路は、前記検出手段で検出された電流が所定の閾値未満になると、前記電流の値が前記閾値であるときのスイッチング周期よりも長い一定の周期で前記スイッチング素子をスイッチング動作させる、請求項1または2記載の電源装置。
  4. 前記負荷の変動により値が変化する電流は、前記力率改善回路の前記スイッチング素子を流れるスイッチング電流である、請求項1または2記載の電源装置。
  5. 前記負荷の変動により値が変化する電流は、前記降圧回路から前記負荷に流れ込む負荷電流である、請求項1または2記載の電源装置。
  6. 請求項1乃至請求項5のうちいずれか1項に記載の電源装置と;
    この電源装置の出力間に接続され、点灯制御される光源と;
    を具備する照明装置。
JP2016062626A 2016-03-25 2016-03-25 電源装置及びこの電源装置を備えた照明装置 Active JP6759653B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016062626A JP6759653B2 (ja) 2016-03-25 2016-03-25 電源装置及びこの電源装置を備えた照明装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016062626A JP6759653B2 (ja) 2016-03-25 2016-03-25 電源装置及びこの電源装置を備えた照明装置

Publications (2)

Publication Number Publication Date
JP2017175884A true JP2017175884A (ja) 2017-09-28
JP6759653B2 JP6759653B2 (ja) 2020-09-23

Family

ID=59972396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016062626A Active JP6759653B2 (ja) 2016-03-25 2016-03-25 電源装置及びこの電源装置を備えた照明装置

Country Status (1)

Country Link
JP (1) JP6759653B2 (ja)

Also Published As

Publication number Publication date
JP6759653B2 (ja) 2020-09-23

Similar Documents

Publication Publication Date Title
US8212493B2 (en) Low energy transfer mode for auxiliary power supply operation in a cascaded switching power converter
US8680783B2 (en) Bias voltage generation using a load in series with a switch
US8604707B2 (en) Power supply
US8575853B2 (en) System and method for supplying constant power to luminuous loads
US20140285100A1 (en) Power Supply Circuit and Illumination Apparatus
US10326374B2 (en) Power supply circuit with converter circuit
US20140285099A1 (en) Power Supply Circuit and Illumination Apparatus
JP2009302017A (ja) 発光ダイオード点灯装置および照明装置
US9089033B2 (en) LED lighting device
JP6344045B2 (ja) Led点灯回路及びled照明装置
JP5547849B2 (ja) 直流電源回路
EP2515612A1 (en) Lighting device and illumination apparatus having the same
JP6239242B2 (ja) 半導体照明用電源制御回路、半導体集積回路、および、半導体照明用電源
JP6791486B2 (ja) 発光素子駆動装置及びその駆動方法
JP2009261158A (ja) 電源装置
JP6759653B2 (ja) 電源装置及びこの電源装置を備えた照明装置
KR102207025B1 (ko) 디밍 led 회로 증강 dc/dc 제어기 집적 회로
JP2016063703A (ja) 電源装置および照明装置
JP6171590B2 (ja) 点灯装置および照明装置
JP7134735B2 (ja) 電源装置、電源装置の制御方法、及び、照明装置
JP7133787B2 (ja) 点灯システム、照明制御システム、及び照明器具
CN112566298B (zh) 光源驱动装置、方法以及光源设备
JP6682947B2 (ja) 電源装置及びこの電源装置を備えた照明装置
KR100994456B1 (ko) 위상제어용 발광다이오드 드라이버
JP7241312B2 (ja) 点灯システム、照明制御システム、及び照明器具

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190709

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200817

R151 Written notification of patent or utility model registration

Ref document number: 6759653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151