JP2017175506A - 地上デジタル放送中継装置及びその送信装置 - Google Patents

Abstract

【課題】受信電波に瞬時的に受信レベルが激しく変動する状況が生じても放送波を適正なレベルで安定に出力できるようにする。【解決手段】送信部は、受信部における自動利得制御の利得を制御する利得制御情報を監視し、その監視される利得制御情報から放送波信号に対して瞬時的に発生する受信レベル変動を検出する。そして、受信レベル変動が検出されたことに応じて、送信部は、等化部での遅延時間内に送信部における自動利得制御の利得を、受信レベル変動を抑制する方向に調整する。【選択図】 図６

Description

本発明は、上位局から送信される地上デジタル放送を受信し、その受信信号を増幅して再送信する地上デジタル放送中継装置及びその送信装置に関する。

地上テレビジョン放送がデジタル化された地域では、地上デジタル放送の受信環境が悪い難視聴地域を解消するために中継局が整備されている。中継局には、上位局（放送局または他の中継局）から送信される地上デジタル放送の電波（放送波）を難視聴地域又は次の中継局へ向けて中継する地上デジタル放送中継装置が備えられている。

地上デジタル放送中継装置は、中継対象のチャンネル毎に、受信部、等化部及び送信部を備える。受信部は、受信アンテナで受信した電波から中継対象であるチャンネルの放送波を抽出し、中間周波数（ＩＦ）に変換してＩＦ信号を出力する。等化部は、ＩＦ信号に対して遅延量の調整、マルチパス干渉によって生じた歪の修正等の等化処理を行う。送信部は、等化処理されたＩＦ信号を中継対象であるチャンネルの高周波（ＲＦ）に変換する。地上デジタル放送中継装置は、送信部から出力されるＲＦ信号を送信アンテナから送信する（例えば、非特許文献１参照）。

受信部及び送信部は、出力の安定化を図るために減衰器（Attenuator:ＡＴＴ）をそれぞれ含み、この減衰器への帰還ループを用いて自動利得制御（Automatic Gain Control:ＡＧＣ）を行っている。特に送信部は、送信アンテナからの平均送信電力を最終的に一定にするために自動利得制御を活用する。このため、自動利得制御の応答速度は比較的緩やかである（例えば、特許文献１、２参照）。

特開２００３‐２８９２７６号公報 特開２００９‐０３８４６５号公報

「地上デジタル放送用送信設備共通仕様書」全国デジタル放送設備検討会編、２００５年４月２７日改訂

応答速度が緩やかな自動利得制御の場合、帰還ループのループフィルタが適切に設計されているならば、通常の穏やかなレベルの波形の変化に対しては問題なく動作する。しかしながら、瞬時的に受信レベルが激しく変動する状況、例えばインパルス雑音等が発生した場合には、その信号に対して自動利得制御の応答が追い付かず、過渡的に出力信号が変動して最適なレベルを逸脱するおそれがある。

本発明は上記の課題を解決するためになされたもので、受信電波に瞬時的に受信レベルが激しく変動する状況が生じても放送波を適正なレベルで安定に出力できる地上デジタル放送中継装置及びその送信装置を提供することを目的とする。

上記目的を達成するためにこの発明の第１の態様は、受信アンテナで受信された地上デジタル放送の放送波信号を自動利得制御に従い減衰させた後に中間周波数信号に変換する受信部、この受信部で変換された中間周波数信号を所定の遅延時間だけ遅延させて等化処理する等化部、及び、等化部で等化処理された中間周波数信号を自動利得制御に従い減衰させた後に放送波信号に復元し送信アンテナから送信する送信部、を備える。送信部は、監視手段により、受信部における自動利得制御の利得を制御する利得制御情報を監視し、検出手段により、その監視される利得制御情報から放送波信号に対して瞬時的に発生する受信レベル変動を検出する。そして、受信レベル変動が検出されたことに応じて、調整手段により、等化部での遅延時間内に送信部における自動利得制御の利得を、受信レベル変動を抑制する方向に調整するようにしたものである。

この発明の第２の態様は、第１の態様において、送信部に、受信部で発生する利得制御情報を受信する受信手段と、等化部に設定される遅延時間の情報を取り込む取得手段とを、さらに設ける。

この発明の第３の態様は、第１または第２の態様において、調整手段が、遅延時間内の所定時間をかけて送信部における自動利得制御の利得を、受信レベル変動を抑制する方向に連続してまたは階段状に変更するように調整するようにしたものである。

また、この発明の第４の態様は、受信部が、受信アンテナで受信された地上デジタル放送の放送波信号を自動利得制御に従い減衰させた後に中間周波数信号に変換し、等化部が、受信部で変換された中間周波数信号を所定の遅延時間だけ遅延させて等化処理する地上デジタル放送中継装置の送信装置である。上記送信装置は、信号処理手段により、等化部で等化処理された中間周波数信号を自動利得制御に従い減衰させた後に放送波信号に復元し送信アンテナから送信する。また上記送信装置は、監視手段により、受信部における自動利得制御の利得を制御する利得制御情報を監視し、検出手段により、その監視される利得制御情報から放送波信号に対して瞬時的に発生する受信レベル変動を検出する。そして受信レベル変動が検出されたことに応じて、調整手段により、等化部での遅延時間内に信号処理手段による自動利得制御の利得を、受信レベル変動を抑制する方向に調整するようにしたものである。

この発明の第１の態様によれば、受信部における自動利得制御の利得を制御する利得制御情報から放送波信号に対して瞬時的に発生する受信レベル変動が検出されると、等化部での遅延時間内に送信部における自動利得制御の利得が、受信レベル変動を抑制する方向に調整される。したがって、受信電波に瞬時的に受信レベルが激しく変動する状況が生じても、放送波を適正なレベルで安定に出力することができる。

この発明の第２の態様によれば、送信部は、受信部で発生する利得制御情報をリアルタイムに監視することができる。また送信部は、等化部に設定される遅延時間情報の変更に対応することができる。

この発明の第３の態様によれば、送信部において、受信レベル変動を比較的緩やかに抑制することができる。したがって、利得の調整によって過渡的に送信レベルが変動することはなく、放送波を適正なレベルでより安定に出力することができる。

また、発明の第４の態様によれば、地上デジタル放送中継装置において、受信電波に瞬時的に受信レベルが激しく変動する状況が生じても、放送波を適正なレベルで安定に出力できる送信装置を提供することができる。

この発明の一実施形態である地上デジタル放送中継装置の構成を概略的に示すブロック図。 図１に示す地上デジタル放送中継装置が有する受信部の一構成例を示す回路図。 図１に示す地上デジタル放送中継装置が有する等化部の一構成例を示す回路図。 図１に示す地上デジタル放送中継装置が有する送信部の一構成例を示す回路図。 図４に示す送信部が有するコントローラのハードウェア構成を示すブロック図。 図５に示すコントローラのプロセッサが実行する主要な情報処理の手順を示す流れ図。

以下、受信電波に突出した変化があっても放送波を適正なレベルで安定に出力できる地上デジタル放送中継装置及びその送信装置の一実施形態を、図面を参照して説明する。なお、以下に説明する実施形態はあくまでも一例であり、本発明が以下の実施形態に限定されないのは言うまでもない。

図１は、地上デジタル放送中継装置（以下、中継装置と略称する）１の構成を概略的に示すブロック図である。図１においては、中継対象である複数のチャンネルのうち１つのチャンネルに対する構成が示されている。

図示するように中継装置１は、受信部１１、等化部１２及び送信部１３を含む。受信部１１は、受信アンテナ２で受信した電波から中継対象であるチャンネルの放送波を抽出し、中間周波数（ＩＦ）に変換してＩＦ信号を出力する。等化部１２は、ＩＦ信号に対して遅延量の調整、マルチパス干渉によって生じた歪の修正等の等化処理を行う。送信部１３は、等化処理されたＩＦ信号を中継対象であるチャンネルの高周波（ＲＦ）に変換する。中継装置１は、送信部１３から出力されるＲＦ信号を送信アンテナ３に出力する。これにより送信アンテナ３からは、当該中継装置１にて増幅された放送波が放射される。

受信部１１、等化部１２及び送信部１３は、それぞれコントローラ１１ａ、１２ａ、１３ａを有する。例えばＭＰＵ（Micro-Processing Unit）、ＦＰＧＡ（Field-Programmable Gate Array）等の修正回路が、コントローラ１１ａ、１２ａ、１３ａとして用いられる。本実施形態では、受信部１１及び送信部１３のコントローラ１１ａ、１３ａとしてＭＰＵを用い、等化部１２のコントローラ１２ａとしてＦＰＧＡを用いる。

中継装置１は、受信部１１、等化部１２及び送信部１３を単一の基板上に構成する。そして中継装置１は、受信部１１のコントローラ１１ａと送信部１３のコントローラ１３ａとをシリアルバスで接続している。また中継装置１は、等化部１２のコントローラ１２ａと送信部１３のコントローラ１３ａとの間で、シリアルインターフェースを介したシリアル通信又はＧＰＩＯ（General Purpose Input/Output:汎用入出力）インターフェースを介したパラレル通信が可能となるように、コントローラ１１ａとコントローラ１３ａとの間を接続している。

図２は、受信部１１の一構成例を示す回路図である。受信部１１は、前記コントローラ１１ａの他に、２つのローパスフィルタ１１ｂ，１１ｃ、バンドパスフィルタ１１ｄ、減衰器（ＡＴＴ）１１ｅ、ミキサ１１ｆ、局部発振器１１ｇ、分配器１１ｈ、スイッチ１１ｊ、対数検波器１１ｋ、Ａ／Ｄ（Analog/Digital）コンバータ１１ｍ、Ｄ／Ａ（Digital/ Analog）コンバータ１１ｎ及び５つの増幅器１１ｐ，１１ｑ，１１ｒ，１１ｓ，１１ｔを有する。

受信部１１は、受信アンテナ２からの信号が入力される入力端子ＲＦ−ＩＮに、ローパスフィルタ１１ｂ、増幅器１１ｐ及び減衰器１１ｅを直列に介してミキサ１１ｆを接続する。この接続により、入力端子ＲＦ−ＩＮに入力される信号から中継対象であるチャンネルの放送波信号がローパスフィルタ１１ｂで抽出される。そしてこの放送波信号は、増幅器１１ｐで増幅され、減衰器１１ｅで適切な信号レベルに減衰された後、ミキサ１１ｆに与えられる。ミキサ１１ｆには、局部発振器１１ｇから局部発振信号が入力されており、放送波信号に局部発振信号が混合されて、放送波信号がＩＦ信号に変換される。

受信部１１は、ミキサ１１ｆの出力に、ローパスフィルタ１１ｃ、増幅器１１ｑ、バンドパスフィルタ１１ｄ及び増幅器１１ｒを直列に介して分配器１１ｈを接続する。この接続により、ミキサ１１ｆの出力であるＩＦ信号から所望チャンネルのＩＦ信号がローパスフィルタ１１ｃ及びバンドパスフィルタ１１ｄで抽出され、増幅器１１ｒ及び増幅器１１ｒで増幅されて、分配器１１ｈに与えられる。分配器１１ｈは、第１の出力ポートと第２の出力ポートとを有し、増幅器１１ｒで増幅されたＩＦ信号を第１の出力ポートと第２の出力ポートとに分配して出力する。

受信部１１は、分配器１１ｈの第１の出力ポートに増幅器１１ｓ及びスイッチ１１ｊを直列に介してＩＦ信号の出力端子ＩＦ−ＯＵＴを接続する。また受信部１１は、分配器１１ｈの第２の出力ポートに増幅器１１ｔ、対数検波器１１ｋを直列に介してＡ／Ｄコンバータ１１ｍを接続する。この接続により、スイッチ１１ｊがオンの場合、分配器１１ｈの第１の出力ポートから出力されたＩＦ信号は、増幅器１１ｓで増幅された後、出力端子ＩＦ−ＯＵＴから出力される。また、スイッチ１１ｊがオンかオフかに係らず分配器１１ｈの第２の出力ポートから出力されたＩＦ信号は、増幅器１１ｔで増幅され、対数検波器１１ｋで対数検波された後、Ａ／Ｄコンバータ１１ｍでデジタル信号に変換される。

受信部１１は、Ａ／Ｄコンバータ１１ｍとコントローラ１１ａの入力ポートとをシリアルバスで接続する。また受信部１１は、コントローラ１１ａの出力ポートとＤ／Ａコンバータ１１ｎとをシリアルバスで接続する。そしてこのシリアルバスは、送信部１３のコントローラ１３ａにも接続される。

コントローラ１１ａは、入力ポートに入力されたデジタルデータ、すなわちＡ／Ｄ変換されたＩＦ信号のデータを取り込む。そしてコントローラ１１ａは、ＩＦ信号のレベルを検出する。ＩＦ信号のレベルが規定値まで上昇していない場合、スイッチ１１ｊはオフのままである。ＩＦ信号のレベルが規定値まで上昇すると、コントローラ１１ａは、スイッチ１１ｊにオン信号を出力する。この信号によりスイッチ１１ｊがオンするので、受信部１１では、分配器１１ｈの第１の出力ポートから出力され、増幅器１１ｓで増幅されたＩＦ信号が出力端子ＩＦ−ＯＵＴから出力される。

ＩＦ信号のレベルが規定値まで上昇した後も、コントローラ１１ａは、ＩＦ信号のデータを取り込む。そしてＩＦ信号のレベルが目標値よりも低い場合には、コントローラ１１ａは、利得を高める方向のＡＧＣ制御情報（利得制御情報）を出力ポートから出力する。ＩＦ信号のレベルが目標値よりも高い場合には、コントローラ１１ａは、利得を低める方向のＡＧＣ制御情報（利得制御情報）を出力ポートから出力する。コントローラ１１ａの出力ポートから出力されたＡＧＣ制御情報は、シリアルバスを介して送信部１３のコントローラ１３ａに与えられるとともに、Ｄ／Ａコンバータ１１ｎにてアナログ信号に変換される。

受信部１１は、Ｄ／Ａコンバータ１１ｎを減衰器１１ｅに接続する。この接続により、Ｄ／Ａコンバータ１１ｎにてアナログ信号に変換されたＡＧＣ制御情報は減衰器１１ｅに与えられ、減衰器１１ｅの減衰量（ｄＢ）が制御される。すなわち、利得を高める方向のＡＧＣ制御情報が減衰器１１ｅに与えられた場合には、減衰器１１ｅの減衰量（ｄＢ）が小さくなる。利得を低める方向のＡＧＣ制御情報が減衰器１１ｅに与えられた場合には、減衰器１１ｅの減衰量（ｄＢ）が大きくなる。このような自動利得制御により、出力端子ＩＦ−ＯＵＴから出力されるＩＦ信号のレベルが安定したレベルに維持される。

図３は、等化部１２の一構成例を示す回路図である。等化部１２は、前記コントローラ１２ａの他に、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）１２ｂ、Ａ／Ｄコンバータ１２ｃ及びＤ／Ａコンバータ１２ｄを有する。

等化部１２は、受信部１１の出力端子ＩＦ−ＯＵＴから出力されるＩＦ信号が入力される入力端子ＩＦ−ＩＮにＡ／Ｄコンバータ１２ｃを接続し、このＡ／Ｄコンバータ１２ｃとコントローラ１２ａの入力ポートとをシリアルバスで接続する。この接続により、入力端子ＩＦ−ＩＮに入力されたＩＦ信号は、Ａ／Ｄコンバータでデジタル信号に変換され、デジタルデータとしてコントローラ１２ａに入力される。

等化部１２は、コントローラ１２ａとＳＤＲＡＭ１２ｂとをシリアルバスで接続する。この接続により、コントローラ１２ａは、ＳＤＲＡＭ１２ｂへのデータの書込み及びＳＤＲＡＭ１２ｂからのデータの読出しが可能となる。またコントローラ１２ａは、送信部１３のコントローラ１３ａとの間でシリアル通信又はパラレル通信が可能なように接続される。この接続により、コントローラ１２ａとコントローラ１３ａとは、相互間でデータの授受が可能となる。

コントローラ１２ａは、入力端子ＩＦ−ＩＮに入力されたＩＦ信号に対して等化処理を実行する。すなわちコントローラ１２ａは、入力ポートに入力されたＩＦ信号のデジタルデータを全てＳＤＲＡＭ１２ｂへ書き込む。そして所定の遅延時間Ｄｔが経過した後に、コントローラ１２ａは、ＳＤＲＡＭ１２ｂからＩＦ信号のデジタルデータを全て読出し、出力ポートから出力する。かくしてコントローラ１２ａは、ＩＦ信号に対して遅延量の調整、マルチパス干渉によって生じた歪の修正等を行う。因みに遅延時間Ｄｔは、基本的にはコントローラ１２ａ内のメモリに予め設定されており、運用中に大きく変更されることはない。

等化部１２は、コントローラ１２ａの出力ポートとＤ／Ａコンバータ１２ｄとをシリアルバスで接続し、このＤ／Ａコンバータ１２ｄをＩＦ信号の出力端子ＩＦ−ＯＵＴに接続する。この接続により、コントローラ１２ａから出力されるデジタルデータは、Ｄ／Ａコンバータ１２ｄでアナログ信号に変換され、等化処理されたＩＦ信号として出力端子ＩＦ−ＯＵＴから出力される。

図４は、送信部１３の一構成例を示す回路図である。送信部１３は、前記コントローラ１３ａの他に、２つのローパスフィルタ１３ｂ，１３ｃ、バンドパスフィルタ１３ｄ、減衰器（ＡＴＴ）１３ｅ、ミキサ１３ｆ、局部発振器１３ｇ、分配器１３ｈ、スイッチ１３ｊ、対数検波器１３ｋ、Ａ／Ｄコンバータ１３ｍ、Ｄ／Ａコンバータ１３ｎ及び５つの増幅器１３ｐ，１３ｑ，１３ｒ，１３ｓ，１３ｔを有する。

送信部１３は、等化部１２の出力端子ＩＦ−ＯＵＴから出力される等化処理後のＩＦ信号が入力される入力端子ＩＦ−ＩＮに、ローパスフィルタ１３ｂ、増幅器１３ｐ及び減衰器１３ｅを直列に介してミキサ１３ｆを接続する。この接続により、等化処理後のＩＦ信号から中継対象であるチャンネルのＩＦ信号がローパスフィルタ１３ｂで抽出される。そしてこのＩＦ信号は、増幅器１３ｐで増幅され、減衰器１３ｅで適切な信号レベルに減衰された後、ミキサ１３ｆに与えられる。ミキサ１３ｆには、局部発振器１３ｇから局部発振信号が入力されており、ＩＦ信号に局部発振信号が混合されて、ＩＦ信号が中継対象であるチャンネルのＲＦ信号に変換される。

送信部１３は、ミキサ１３ｆの出力に、ローパスフィルタ１３ｃ、増幅器１３ｑ、バンドパスフィルタ１３ｄ及び増幅器１３ｒを直列に介して分配器１３ｈを接続する。この接続により、ミキサ１３ｆの出力であるＲＦ信号から所望チャンネルのＲＦ信号がローパスフィルタ１３ｃ及びバンドパスフィルタ１３ｄで抽出され、増幅器１３ｑ及び増幅器１３ｒで増幅されて、分配器１３ｈに与えられる。分配器１３ｈは、第１の出力ポートと第２の出力ポートとを有し、増幅器１３ｒで増幅されたＩＦ信号を第１の出力ポートと第２の出力ポートとに分配して出力する。

送信部１３は、分配器１３ｈの第１の出力ポートに増幅器１３ｓ及びスイッチ１３ｊを直列に介してＲＦ信号の出力端子ＲＦ−ＯＵＴを接続する。また送信部１３は、分配器１３ｈの第２の出力ポートに増幅器１３ｔ、対数検波器１３ｋを直列に介してＡ／Ｄコンバータ１３ｍを接続する。この接続により、スイッチ１３ｊがオンの場合、分配器１３ｈの第１の出力ポートから出力されたＲＦ信号は、増幅器１３ｓで増幅された後、出力端子ＲＦ−ＯＵＴから出力される。また、スイッチ１３ｊがオンかオフかに係らず分配器１３ｈの第２の出力ポートから出力されたＲＦ信号は、増幅器１３ｔで増幅され、対数検波器１３ｋで対数検波された後、Ａ／Ｄコンバータ１３ｍでデジタル信号に変換される。

送信部１３は、Ａ／Ｄコンバータ１３ｍとコントローラ１３ａの入力ポートとをシリアルバスで接続する。また送信部１３は、コントローラ１３ａの出力ポートとＤ／Ａコンバータ１３ｎとをシリアルバスで接続する。

コントローラ１３ａは、入力ポートに入力されたデジタルデータ、すなわちＡ／Ｄ変換されたＲＦ信号のデータを取り込む。そしてコントローラ１３ａは、ＲＦ信号のレベルを検出する。ＲＦ信号のレベルが規定値まで上昇していない場合、スイッチ１３ｊはオフのままである。ＲＦ信号のレベルが規定値まで上昇すると、コントローラ１３ａは、スイッチ１３ｊにオン信号を出力する（破線矢印）。この信号によりスイッチ１３ｊがオンするので、送信部１３では、分配器１３ｈの第１の出力ポートから出力され、増幅器１３ｓで増幅されたＲＦ信号が出力端子ＲＦ−ＯＵＴから出力される。
出力端子ＲＦ−ＯＵＴは送信アンテナ３に接続されている。この接続により、送信アンテナ３から所望チャンネルの放送波が放射される。

ＲＦ信号のレベルが規定値まで上昇した後も、コントローラ１３ａは、ＲＦ信号のデータを取り込む。そしてＲＦ信号のレベルが目標値よりも低い場合には、コントローラ１３ａは、利得を高める方向のＡＧＣ制御情報（利得制御情報）を出力ポートから出力する。ＲＦ信号のレベルが目標値よりも高い場合には、コントローラ１３ａは、利得を低める方向のＡＧＣ制御情報（利得制御情報）を出力ポートから出力する。コントローラ１３ａの出力ポートから出力されたＡＧＣ制御情報は、Ｄ／Ａコンバータ１３ｎにてアナログ信号に変換される。

送信部１３は、Ｄ／Ａコンバータ１３ｎを減衰器１３ｅに接続する。この接続により、Ｄ／Ａコンバータ１３ｎにてアナログ信号に変換されたＡＧＣ制御情報は減衰器１３ｅに与えられ、減衰器１３ｅの減衰量（ｄＢ）が制御される。すなわち、利得を高める方向のＡＧＣ制御情報が減衰器１３ｅに与えられた場合には、減衰器１３ｅの減衰量（ｄＢ）が小さくなる。利得を低める方向のＡＧＣ制御情報が減衰器１３ｅに与えられた場合には、減衰器１３ｅの減衰量（ｄＢ）が大きくなる。このような自動利得制御により、出力端子ＲＦ−ＯＵＴから出力されるＲＦ信号のレベルが安定したレベルに維持される。
ここに送信部１３は、信号処理手段、すなわち等化部１２で等化処理された中間周波数信号（ＩＦ信号）を自動利得制御に従い減衰させた後に放送波信号（ＲＦ信号）に復元し、送信アンテナ３から送信する手段を備える。

次に、送信部１３の具体的構成及び主要な動作について、図５及び図６を用いて説明する。
図５は、送信部１３におけるコントローラ１３ａのハードウェア構成を示すブロック図である。コントローラ１３ａは、プロセッサ５１、メモリ５２、入力ポート５３、出力ポート５４、受信部インターフェース５５及び等化部インターフェース５６を備え、これらをシステム伝送路５７で接続してなる。

プロセッサ５１は、コントローラ１３ａの中枢部分に相当する。プロセッサ５１は、プログラムに従いコントローラ１３ａとしての機能を実現するべく種々の情報を処理する。

メモリ５２は、コントローラ１３ａの記憶部分に相当する。メモリ５２は、不揮発性のメモリ領域と揮発性のメモリ領域とを含む。メモリ５２は、不揮発性のメモリ領域ではプログラムを記憶する。メモリ５２は、プロセッサ５１が情報処理を実行する上で必要なデータを不揮発性または揮発性のメモリ領域で記憶する。またメモリ５２は、揮発性のメモリ領域をワークエリアとして使用する。ワークエリアでは、プロセッサ５１によってデータが適宜書き換えられる。

入力ポート５３、出力ポート５４、受信部インターフェース５５及び等化部インターフェース５６は、コントローラ１３ａの入出力部分に相当する。そして入力ポート５３には、Ａ／Ｄコンバータ１３ｍでデジタル変換されたデータ、すなわち対数検波器１３ｋで対数検波されたＲＦ信号のデジタルデータが入力される。出力ポート５４からは、Ｄ／Ａコンバータ１３ｎに対してＡＧＣ制御情報が出力される。受信部インターフェース５５には、受信部１１のコントローラ１１ａからＤ／Ａコンバータ１１ｎに対して出力されるデジタルデータ、すなわち受信部１１のＡＧＣ制御情報が入力される。等化部インターフェース５６には、等化部１２のコントローラ１２ａに設定された遅延時間情報が入力される。

図６は、プロセッサ５１が実行する主要な情報処理の手順を示す流れ図である。プロセッサ５１は、メモリ５２に記憶されるプログラムに従い、図６に示す手順の情報処理を実行する。なお、図６に示すとともに以下に説明する手順は一例であり、同様な結果を得ることができるのであれば手順を適宜変更して実施できるものである。

先ずプロセッサ５１は、ステップＳ１として、等化部インターフェース５６を介して等化部１２のコントローラ１２ａに設定された遅延時間Ｄｔを取り込む。そしてプロセッサ５１は、この遅延時間Ｄｔをメモリ５２のワークエリアＴにセットする。
ここに送信部１３は、プロセッサ５１及び等化部インターフェース５６により取得手段、すなわち等化部１２に設定される遅延時間の情報を取り込む手段を構成する。

プロセッサ５１は、ステップＳ２として、切替フラグＦを“０”にリセットする。切替フラグＦは、受信部１１から受信したＡＧＣ制御情報をワークエリアＡに書き込むのかワークエリアＢに書き込むのかを切り替えるための１ビットの情報である。本実施形態では、切替フラグＦが“０”のときにはＡＧＣ制御情報をワークエリアＡに書き込み、切替フラグＦが“１”のときにはＡＧＣ制御情報をワークエリアＢに書き込むように、プロセッサ５１を制御する。なお、ステップＳ１とステップＳ２との手順は、前後が逆であってもよい。

ステップＳ１及びステップＳ２の処理が終了すると、プロセッサ５１は、ステップＳ３として、受信部インターフェース５５への入力信号からＡＧＣ制御情報ｍを監視する。ＡＧＣ制御情報ｍは、受信部１１のコントローラ１１ａで生成されるＡＧＣ制御情報のデジタル値である。プロセッサ５１は、ステップＳ４として、ＡＧＣ制御情報ｍを受信したか否かを判断する。ＡＧＣ制御情報ｍを受信していない場合、プロセッサ５１は、ステップＳ４にて「ＮＯ」に進み、ステップＳ３の処理に戻る。すなわちプロセッサ５１は、ＡＧＣ制御情報ｍの監視を続ける。
ここに送信部１３は、プロセッサ５１及び受信部インターフェース５５により受信手段、すなわち受信部１１で発生する利得制御情報（ＡＧＣ制御情報ｍ）を受信する手段を構成する。

ＡＧＣ制御情報ｍを受信した場合、プロセッサ５１は、ステップＳ４にて「ＹＥＳ」に進む。そしてプロセッサ５１は、ステップＳ５として、切替フラグＦを調べる。切替フラグＦが“０”の場合、プロセッサ５１は、ステップＳ５にて「ＹＥＳ」に進む。そしてプロセッサ５１は、ステップＳ６として、ＡＧＣ制御情報ｍをワークエリアＡに書き込む。またプロセッサ５１は、ステップＳ７として、切替フラグＦを“１”にセットする。なお、ステップＳ６とステップＳ７との手順は、前後が逆であってもよい。

これに対し、切替フラグＦが“１”であった場合には、プロセッサ５１は、ステップＳ５にて「ＮＯ」に進む。そしてプロセッサ５１は、ステップＳ８として、ＡＧＣ制御情報ｍをワークエリアＢに書き込む。またプロセッサ５１は、ステップＳ９として、切替フラグＦを“０”にリセットする。なお、ステップＳ８とステップＳ９との手順は、前後が逆であってもよい。

ステップＳ６及びステップＳ７の処理が終了するか、あるいはステップＳ８及びステップＳ９の処理が終了すると、プロセッサ５１は、ステップＳ１０として、ワークエリアＡの値とワークエリアＢの値との差分値を算出する。そしてプロセッサ５１は、差分値をワークエリアＣに書き込む。

次にプロセッサ５１は、ステップＳ１１として、ワークエリアＣの値がしきい値Ｌを超えたか否かを判断する。ワークエリアＣの値がしきい値Ｌを超えていない場合、プロセッサ５１は、ステップＳ１１にて「ＮＯ」に進み、ステップＳ３の処理に戻る。

したがって、プロセッサ５１は、受信部１１からＡＧＣ制御情報を受信する毎に、その値をワークエリアＡとワークエリアＢとに交互に書き込む。そしてプロセッサ５１は、ワークエリアＡの値とワークエリアＢの値との差分値、つまりは直前のＡＧＣ制御情報の値と今回のＡＧＣ制御情報の値との差分値がしきい値Ｌを超えるか否かを判断する。

受信部１１から等化部１２に出力されるＩＦ信号に、瞬時的に信号レベルが激しく変動する状況、例えばインパルス雑音等が発生すると、ＡＧＣ制御情報の値が大きく変化する。したがって、ワークエリアＣに記憶される差分値は大きくなる。そこで本実施形態では、インパルス雑音のような瞬時的な受信レベル変動があったと認められる差分値の最小値をしきい値Ｌとする。プロセッサ５１は、差分値がしきい値Ｌを超えた場合、上記受信レベル変動を検出したとみなす。
ここに送信部１３は、コントローラ１３ａが実行するステップＳ５〜Ｓ１１の各処理により検出手段、すなわち監視手段によって監視される利得制御情報（ＡＧＣ制御情報）から放送波信号（ＩＦ信号）に対して瞬時的に発生する受信レベル変動を検出する手段を構成する。

差分値Ｃがしきい値Ｌを超えると、プロセッサ５１は、ステップＳ１１にて「ＹＥＳ」に進む。そしてプロセッサ５１は、ステップＳ１２としてタイマをスタートする。タイマは、例えばプロセッサ５１に内蔵されている。

タイマをスタートした後、プロセッサ５１は、ステップＳ１３としてワークエリアＣに記憶される差分値から調整減衰量ｎを決定する。
差分値の基となる受信部１１のＡＧＣ制御情報は、分配器１１ｈで分配され、対数検波器１１ｋで対数検波されたＩＦ信号をＡ／Ｄコンバータ１１ｍでデジタル化した値、すなわち対数検波のデジタルデータから生成される。このため、ＡＧＣ制御情報の変動幅、すなわち差分値は、分配器１１ｈで分配され、出力端子ＩＦ−ＯＵＴから出力されるＩＦ信号の変動幅よりも鈍って小さくなる。そこでステップＳ１３では、プロセッサ５１は、先ず、差分値に所定の係数を乗じることで、出力端子ＩＦ−ＯＵＴから出力されるＩＦ信号の変動幅を推定する。そしてプロセッサ５１は、この変動幅から、送信部１３の出力において許容されている変動幅（最大電力−目標値）を減算して、調整減衰量ｎを決定する。

調整減衰量ｎを決定したならば、プロセッサ５１は、ステップＳ１４として、調整減衰量ｎを基に、送信部１３のＡＧＣ制御情報を調整する。
プロセッサ５１は、上記対数検波のデジタルデータを被制御量とし、この被制御量を目標値と比較することでＡＧＣ制御情報を得る。そこでプロセッサ５１は、この目標値を調整減衰量の分だけ小さくする。目標値を調整減衰量の分だけ小さくすることで、受信レベル変動を抑制することができる。ただしこのとき、急激に目標値を変更すると、減衰器１３ｅの減衰量が大きく変化し、送信部１３の出力端子ＲＦ−ＯＵＴから出力されるＲＦ信号の変動が大きくなる。その結果、送信電力に過渡現象が生じたり、送信信号の品質が低下したりする懸念がある。そこでプロセッサ５１は、タイマが起動してから遅延時間Ｄｔが経過するまでの時間をかけて緩やかに連続して若しくは階段状に目標値を変更する。

ここに送信部１３は、コントローラ１３ａが実行するステップＳ１２〜Ｓ１４の各処理により調整手段、すなわち検出手段により受信レベル変動が検出されたことに応じて、等化部１２での遅延時間内に送信部１３における自動利得制御の利得を、受信レベル変動を抑制する方向に調整する手段を備える。

プロセッサ５１は、ステップＳ１５としてタイマがワークエリアＴの値、つまりは遅延時間Ｄｔに相当する値を計時するのを待機する。タイマがワークエリアＴの値を計時したならば、プロセッサ５１は、ステップＳ１５にて「ＹＥＳ」に進む。プロセッサ５１は、調整減衰量の調整を終了する。すなわちプロセッサ５１は、目標値を元に戻す。このときプロセッサ５１は、調整減衰量を調整するときと同様に緩やかに目標値を元の値に戻す。その後、プロセッサ５１は、ステップＳ３の処理に戻る。

以後、プロセッサ５１は、受信部１１からＡＧＣ制御情報を受信する毎に、ステップＳ５〜Ｓ１６の処理を繰り返し実行する。

このように本実施形態の中継装置１においては、受信部１１のコントローラ１１ａと送信部１３のコントローラ１３ａとを例えばシリアルバスで接続し、受信部１１のコントローラ１１ａで生成されるＡＧＣ制御情報を、送信部１３のコントローラ１１ａで受信可能としている。この構成により、送信部１３は、受信部１１におけるＡＧＣ制御情報、つまりは自動利得制御の利得を制御する利得制御情報をリアルタイムに監視できる。したがって送信部１３は、この利得制御情報から、受信アンテナ２で受信した放送波信号に対して瞬時的に発生する受信レベル変動を検出することができる。

また、中継装置１においては、等化部１２のコントローラ１２ａと送信部１３のコントローラ１３ａとの間を、シリアル通信又はパラレル通信可能に接続している。この構成により、送信部１３は、等化部１２のコントローラ１２ａに設定されている遅延時間Ｄｔの情報を取得できる。したがって送信部１３は、受信アンテナ２で受信した放送波信号に対して瞬時的に発生する受信レベル変動を検出した際には、遅延時間Ｄｔ内に送信部１３における自動利得制御の利得を、受信レベル変動を抑制する方向に調整することができる。その結果、受信アンテナ２で受信した電波に瞬時的に受信レベルが激しく変動する状況が生じても、本実施形態の中継装置１であれば、送信アンテナ３から放送波を適正なレベルで安定に出力できる効果を奏する。

また、送信部１３においては、自動利得制御の利得を受信レベル変動を抑制する方向に調整する際に、遅延時間Ｄｔの範囲内で緩やかに調整することができる。したがって、送信電力に過渡現象が生じたり、送信信号の品質が低下したりする懸念もない。

以下、本発明に係る他の実施形態について説明する。

調整手段は、前記実施形態のものに限定されるものではない。例えば、コントローラ１３ａからＤ／Ａコンバータ１３ｎを介して減衰器１３ｅに与えられる減衰量を、調整減衰量ｎの分だけ補正してもよい。この場合も、急激に減衰量を補正すると、送信部１３の出力端子ＲＦ−ＯＵＴから出力されるＲＦ信号の変動が大きくなる。したがって、送信部１３は、タイマが起動してから遅延時間Ｄｔが経過するまでの時間をかけて緩やかに連続して若しくは階段状に減衰量を補正する必要がある。また、コントローラ１３ａにおいては、この減衰量の補正を打ち消そうとするので、補正と連動して目標値も小さくする必要がある。

送信部１３は、必ずしも等化部１２に設定される遅延時間Ｄｔの情報を取り込む取得手段を備えていなくてもよい。遅延時間Ｄｔは、基本的には運用中に大きく変更することはない。そこで、予め送信部１３のコントローラ１３ａを構成するメモリ５２に遅延時間の情報を設定してもよい。設定方法としては、中継装置１にパソコンを接続して設定する方法、中継装置１のＵＳＢインターフェースに遅延時間の情報を格納したＵＳＢメモリを接続して設定する方法等が考えられる。

送信部１３は、受信部１１で発生する利得制御情報を受信する受信手段を備えていなくてもよい。受信部１１で発生する利得制御情報をコントローラ１３ａで監視できるのであれば、必ずしも送信部１３が利得制御情報を受信する必要はない。

受信部１１、等化部１２及び送信部１３は、必ずしも単一の基板上に構成する必要はない。受信部１１、等化部１２及び送信部１３がそれぞれ別々の基板に構成されていてよい。あるいは受信部１１、等化部１２及び送信部１３のうち２つの部位が１つの基板に構成され残りの１つが別の基板に構成されてもよい。

各コントローラ１１ａ，１２ａ，１３ａは、入力ポートにＡ／Ｄコンバータとしての機能を内蔵してもよい。入力ポートにＡ／Ｄコンバータとしての機能を内蔵することにより、図２〜図４にそれぞれ示したＡ／Ｄコンバータ１１ｍ、１２ｄ、１３ｍは不要となる。

要するにこの発明は、上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、各実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

１…地上デジタル放送中継装置、２…受信アンテナ、３…送信アンテナ、１１…受信部、１２…等化部、１３…送信部、１１ａ，１２ａ，１３ａ…コントローラ、１１ｅ，１３ｅ…減衰器、１１ｆ，１３ｆ…ミキサ、１１ｈ，１３ｈ…分配器、１１ｋ，１３ｋ…対数検波器、１２ｂ…ＳＤＲＡＭ、５１…プロセッサ、５２…メモリ、５３…入力ポート、５４…出力ポート、５５…受信部インターフェース、５６…等化部インターフェース。

Claims (4)

1. 受信アンテナで受信された地上デジタル放送の放送波信号を自動利得制御に従い減衰させた後に中間周波数信号に変換する受信部、前記受信部で変換された前記中間周波数信号を所定の遅延時間だけ遅延させて等化処理する等化部、及び、前記等化部で等化処理された前記中間周波数信号を自動利得制御に従い減衰させた後に前記放送波信号に復元し送信アンテナから送信する送信部、を備え、
   前記送信部は、
   前記受信部における自動利得制御の利得を制御する利得制御情報を監視する監視手段と、
   前記監視手段により監視される前記利得制御情報から前記放送波信号に対して瞬時的に発生する受信レベル変動を検出する検出手段と、
   前記検出手段により前記受信レベル変動が検出されたことに応じて、前記等化部での前記遅延時間内に前記送信部における自動利得制御の利得を、前記受信レベル変動を抑制する方向に調整する調整手段と、
   を具備することを特徴とする地上デジタル放送中継装置。
2. 前記送信部は、
   前記受信部で発生する前記利得制御情報を受信する受信手段と、
   前記等化部に設定される前記遅延時間の情報を取り込む取得手段と、
   をさらに具備することを特徴とする請求項１記載の地上デジタル放送中継装置。
3. 前記調整手段は、前記遅延時間内の所定時間をかけて前記送信部における自動利得制御の利得を、前記受信レベル変動を抑制する方向に連続してまたは階段状に変更するように調整することを特徴とする請求項１又は２記載の地上デジタル放送中継装置。
4. 受信部が、受信アンテナで受信された地上デジタル放送の放送波信号を自動利得制御に従い減衰させた後に中間周波数信号に変換し、等化部が、前記受信部で変換された前記中間周波数信号を所定の遅延時間だけ遅延させて等化処理する地上デジタル放送中継装置の送信装置であって、
   前記等化部で等化処理された前記中間周波数信号を自動利得制御に従い減衰させた後に前記放送波信号に復元し送信アンテナから送信する信号処理手段と、
   前記受信部における自動利得制御の利得を制御する利得制御情報を監視する監視手段と、
   前記監視手段により監視される前記利得制御情報から前記放送波信号に対して瞬時的に発生する受信レベル変動を検出する検出手段と、
   前記検出手段により前記受信レベル変動が検出されたことに応じて、前記等化部での前記遅延時間内に前記信号処理手段による自動利得制御の利得を、前記受信レベル変動を抑制する方向に調整する調整手段と、
   を具備することを特徴とする送信装置。