JP2017168601A - Silicon carbide semiconductor device and silicon carbide semiconductor device manufacturing method - Google Patents
Silicon carbide semiconductor device and silicon carbide semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2017168601A JP2017168601A JP2016051734A JP2016051734A JP2017168601A JP 2017168601 A JP2017168601 A JP 2017168601A JP 2016051734 A JP2016051734 A JP 2016051734A JP 2016051734 A JP2016051734 A JP 2016051734A JP 2017168601 A JP2017168601 A JP 2017168601A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- film
- insulating film
- carbide semiconductor
- thermal oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。 The present invention relates to a silicon carbide semiconductor device and a method for manufacturing a silicon carbide semiconductor device.
炭化珪素(SiC)基板を用いた次世代半導体デバイスの研究開発が進められている。炭化珪素はシリコン(Si)と同様に熱酸化で絶縁膜を形成可能であるが、結晶面や酸化方法によってMOS(Metal Oxied Semiconductor)界面のチャネル移動度が異なるという特性がある。 Research and development of next-generation semiconductor devices using a silicon carbide (SiC) substrate is underway. Silicon carbide can form an insulating film by thermal oxidation like silicon (Si), but has a characteristic that channel mobility of a MOS (Metal Oxide Semiconductor) interface differs depending on a crystal plane or an oxidation method.
炭化珪素の酸化方法には、酸化種として乾燥酸素(O2)を用いるドライ酸化、酸化種として水蒸気(H2O)を用いるウェット酸化等がある。また、炭化珪素基板の(000−1)面、(11−20)面は、ウェット酸化すると(0001)面に比べ高いチャネル移動度を示すとされている。なお、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数をあらわしている。また、チャネル移動度を代替的に評価する指標として界面準位密度があり、一般的には、界面準位密度が小さい方がチャネル移動度は大きくなる傾向が知られている。 Silicon carbide oxidation methods include dry oxidation using dry oxygen (O 2 ) as an oxidizing species, wet oxidation using water vapor (H 2 O) as an oxidizing species, and the like. Further, the (000-1) plane and the (11-20) plane of the silicon carbide substrate are said to exhibit higher channel mobility than the (0001) plane when wet-oxidized. In this specification, in the Miller index notation, “−” means a bar attached to the index immediately after that, and “−” is added before the index to indicate a negative index. Further, there is an interface state density as an index for evaluating channel mobility as an alternative, and it is generally known that the channel mobility tends to increase as the interface state density decreases.
また、ウェット酸化における水蒸気の生成法としては、純水加熱や酸素ガスによる純水バブリング等があるが、現在ではO2ガスとH2ガスの燃焼反応を用いたパイロジェニック方式が一般的である。この方式においてはO2ガスとH2ガスの流量比はH2ガスが過多となると爆発の危険性があるため、O2リッチの流量比での使用が一般的である。従って、酸化雰囲気は生成したH2Oと未反応のO2のH2O+O2の雰囲気となる。 In addition, as a method for generating water vapor in wet oxidation, there are pure water heating, pure water bubbling with oxygen gas, and the like, but at present, a pyrogenic method using a combustion reaction of O 2 gas and H 2 gas is common. . In this method, the flow rate ratio between O 2 gas and H 2 gas is explosive if the H 2 gas is excessive, so that it is generally used at a flow rate ratio rich in O 2 . Therefore, the oxidizing atmosphere is an atmosphere of H 2 O generated and H 2 O + O 2 of unreacted O 2 .
このような炭化珪素の熱酸化に関し、炭化珪素基板の酸素または加湿酸素中での熱酸化に続き、水素によりアニールする工程と、不活性ガスによりアニールする工程を有することを特徴とするヒステリシスおよびフラットバンドシフトを低減する炭化珪素基板上の炭化珪素の熱酸化膜の改善法がある(例えば、特許文献1参照)。 With respect to the thermal oxidation of silicon carbide, a hysteresis and a flat having a step of annealing with hydrogen and a step of annealing with an inert gas following thermal oxidation of the silicon carbide substrate in oxygen or humidified oxygen. There is a method of improving a thermal oxide film of silicon carbide on a silicon carbide substrate that reduces band shift (see, for example, Patent Document 1).
また、界面準位密度の低減に関し、炭化珪素基板の(000−1)面をH2OガスとO2ガス、または、H2OガスとO2ガスと不活性ガスからなるウェット雰囲気で酸化した後、H2ガスを含んだ雰囲気で熱処理することにより界面準位密度を低減する方法がある(例えば、特許文献2参照)。 Further, regarding the reduction of the interface state density, the (000-1) plane of the silicon carbide substrate is oxidized in a wet atmosphere composed of H 2 O gas and O 2 gas, or H 2 O gas, O 2 gas and inert gas. Then, there is a method of reducing the interface state density by heat treatment in an atmosphere containing H 2 gas (see, for example, Patent Document 2).
また、ウェット酸化における水蒸気の生成法に関し、白金触媒を用いて水素と酸素の反応性を高め、水素混合ガスの発火温度よりも低い温度下で反応させ、高温燃焼することなしに水分を生成する方法がある(例えば、特許文献3参照)。この方式においては、H2ガスが過多となっても爆発の危険性がないため、H2リッチの流量比での使用が可能である。 In addition, with regard to the method of generating water vapor in wet oxidation, the platinum catalyst is used to increase the reactivity of hydrogen and oxygen, and the reaction is carried out at a temperature lower than the ignition temperature of the hydrogen mixed gas to generate moisture without burning at high temperature. There is a method (for example, refer to Patent Document 3). In this system, since there is no danger of explosion even if H 2 gas is excessive, it can be used at a flow rate ratio rich in H 2 .
炭化珪素基板の(000−1)面または(11−20)面をH2OとO2を含んだガス中でウェット酸化し、水素POA(Post Oxidation Annealing)としてH2を含んだ雰囲気で熱処理することで、界面準位密度が低減される。これは、水素あるいは水酸基が界面準位を終端するためであるといわれている。 The (000-1) plane or the (11-20) plane of the silicon carbide substrate is wet-oxidized in a gas containing H 2 O and O 2 and heat-treated in an atmosphere containing H 2 as hydrogen POA (Post Oxidation Annealing). By doing so, the interface state density is reduced. This is said to be because hydrogen or a hydroxyl group terminates the interface state.
一方、炭化珪素基板の(000−1)面または(11−20)面に乾燥酸素のみの雰囲気でドライ酸化した場合の界面準位密度は非常に大きいため、悪いMOS界面特性になる。また、ドライ酸化の後に水素POAを実施すると、界面準位密度は低減されるものの、ウェット酸化と水素POAを組み合わせた場合の界面特性には及ばない。 On the other hand, since the interface state density when dry oxidation is performed on the (000-1) plane or the (11-20) plane of the silicon carbide substrate in an atmosphere containing only dry oxygen, the MOS interface characteristics are poor. Further, when hydrogen POA is performed after dry oxidation, the interface state density is reduced, but it does not reach the interface characteristics when wet oxidation and hydrogen POA are combined.
このように、炭化珪素基板の(000−1)面または(11−20)面のゲート絶縁膜形成において、界面準位密度の低減にO2は有効ではなく、H2OとH2が有効である。 Thus, in the formation of the gate insulating film on the (000-1) or (11-20) plane of the silicon carbide substrate, O 2 is not effective in reducing the interface state density, and H 2 O and H 2 are effective. It is.
なお、ゲート酸化およびPOAで導入される水素あるいは水酸基は、界面準位を効率的に終端するため、また、ゲート絶縁膜中に存在すると電子トラップの要因となるため、界面を含む薄い領域に偏析していることが望ましい。 Note that hydrogen or a hydroxyl group introduced by gate oxidation and POA effectively terminates the interface state, and if it exists in the gate insulating film, it causes electron trapping. Therefore, it segregates in a thin region including the interface. It is desirable that
また、炭化珪素の熱酸化では酸化膜(SiO2)形成に伴い余剰の炭素が発生する。酸化が進み、酸化膜厚が厚くなり、この余剰炭素がMOS界面や酸化膜中に留まると、界面準位密度の増加や信頼性の低下を招く懸念がある。これに対し、先にCVD(化学蒸着:Chemical Vapor Deposition)法等により絶縁膜を堆積させ、後で酸化することでMOS界面を改善する方法があるが、再酸化で発生した余剰炭素を先に堆積した絶縁膜を透過させ脱離させるのは難しい。 Further, in the thermal oxidation of silicon carbide, surplus carbon is generated as the oxide film (SiO 2 ) is formed. If oxidation progresses and the oxide film thickness increases, and this surplus carbon remains in the MOS interface or oxide film, there is a concern that the interface state density increases or the reliability decreases. On the other hand, there is a method of improving the MOS interface by first depositing an insulating film by CVD (Chemical Vapor Deposition) method, etc., and then oxidizing it, but first, surplus carbon generated by reoxidation is removed. It is difficult to penetrate and desorb the deposited insulating film.
以上のように、従来技術では、炭化珪素基板の(000−1)面または(11−20)面のウェット酸化に、界面準位密度の低減に有効ではないO2が使用され、再酸化で発生した余剰炭素が絶縁膜に留まり、界面準位密度を十分に低減することは難しかった。 As described above, in the prior art, O 2 which is not effective in reducing the interface state density is used for wet oxidation of the (000-1) plane or the (11-20) plane of the silicon carbide substrate. The generated surplus carbon stays in the insulating film, and it is difficult to sufficiently reduce the interface state density.
この発明は、界面準位密度をより効果的に低減した炭化珪素半導体装置と炭化珪素半導体装置の製造方法を提供することを目的とする。 An object of the present invention is to provide a silicon carbide semiconductor device and a method for manufacturing the silicon carbide semiconductor device in which the interface state density is more effectively reduced.
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。炭化珪素半導体装置は、第1導電型の炭化珪素半導体基板と、ゲート絶縁膜とを備える。ゲート絶縁膜は、前記炭化珪素半導体基板のおもて面に設けられた、熱酸化で形成された0.5nmから10nmの膜厚の第1の膜と、前記第1の膜の前記炭化珪素半導体基板側に対して反対側の表面に、酸化膜、窒化膜または酸窒化膜の絶縁膜を堆積させた第2の膜と、を有する。 In order to solve the above-described problems and achieve the object of the present invention, a silicon carbide semiconductor device according to the present invention has the following characteristics. The silicon carbide semiconductor device includes a first conductivity type silicon carbide semiconductor substrate and a gate insulating film. The gate insulating film includes a first film having a thickness of 0.5 nm to 10 nm formed by thermal oxidation provided on the front surface of the silicon carbide semiconductor substrate, and the silicon carbide of the first film. And a second film in which an insulating film of an oxide film, a nitride film, or an oxynitride film is deposited on a surface opposite to the semiconductor substrate side.
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。炭化珪素半導体装置の製造方法は、まず、第1導電型の炭化珪素半導体基板のおもて面に、熱酸化でゲート絶縁膜の一部を形成する。次に、前記ゲート絶縁膜の一部の表面に、酸化膜、窒化膜または酸窒化膜の絶縁膜を堆積して、ゲート絶縁膜を形成する。前記ゲート絶縁膜の一部を形成する際、前記熱酸化の雰囲気が、酸素を含まず水素と水蒸気を含んだガス中であることを特徴とする。 In order to solve the above-described problems and achieve the object of the present invention, a method for manufacturing a silicon carbide semiconductor device according to the present invention has the following characteristics. In the method for manufacturing the silicon carbide semiconductor device, first, a part of the gate insulating film is formed on the front surface of the first conductivity type silicon carbide semiconductor substrate by thermal oxidation. Next, an oxide film, a nitride film, or an oxynitride film is deposited on a part of the surface of the gate insulation film to form a gate insulation film. When forming a part of the gate insulating film, the thermal oxidation atmosphere is characterized by being in a gas not containing oxygen but containing hydrogen and water vapor.
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記ゲート絶縁膜の一部を形成する工程は、前記熱酸化における昇温、降温の両方またはいずれか一方の雰囲気が、水素ガスまたは希釈した水素ガスであることを特徴とする。 Further, in the method for manufacturing a silicon carbide semiconductor device according to the present invention, in the above-described invention, the step of forming a part of the gate insulating film is performed in the atmosphere of either or both of temperature increase and temperature decrease in the thermal oxidation. , Hydrogen gas or diluted hydrogen gas.
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記ゲート絶縁膜の一部を形成する工程は、前記熱酸化における降温の前に水素ガスまたは希釈した水素ガスで置換し、所定の時間保持することを特徴とする。 Also, in the method for manufacturing a silicon carbide semiconductor device according to the present invention, in the above-described invention, the step of forming a part of the gate insulating film is replaced with hydrogen gas or diluted hydrogen gas before the temperature drop in the thermal oxidation. And holding for a predetermined time.
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記ゲート絶縁膜を形成する工程の後に、所定の温度で窒素、ヘリウム若しくはアルゴンのいずれかの不活性ガス、水素ガスまたは前記不活性ガスで希釈した水素ガスの雰囲気の熱処理を行うことを特徴とする。 Further, the method for manufacturing a silicon carbide semiconductor device according to the present invention is the above-described invention, wherein in the above-described invention, after the step of forming the gate insulating film, an inert gas of any of nitrogen, helium or argon, hydrogen gas at a predetermined temperature Alternatively, heat treatment is performed in an atmosphere of hydrogen gas diluted with the inert gas.
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記ゲート絶縁膜の一部を形成する工程は、前記ゲート絶縁膜の一部を0.5nmから10nmの膜厚で形成することを特徴とする。 In the method for manufacturing a silicon carbide semiconductor device according to the present invention, in the above-described invention, the step of forming a part of the gate insulating film includes forming a part of the gate insulating film to a thickness of 0.5 nm to 10 nm. It is characterized by forming.
上述した発明によれば、ゲート絶縁膜は、熱酸化で形成された膜厚が0.5nmから10nmの膜と、その上に絶縁膜が堆積させた膜とを有する。先に熱酸化で膜厚0.5nmから10nmまで形成した後、堆積膜を形成することで、熱酸化時に余剰炭素が抜けやすくなる。このため、界面準位密度が低減され、炭化珪素半導体装置の高いチャネル移動度を実現することができる。 According to the above-described invention, the gate insulating film has the film formed by thermal oxidation with a film thickness of 0.5 nm to 10 nm and the film on which the insulating film is deposited. By forming a deposited film after first forming from 0.5 nm to 10 nm in thickness by thermal oxidation, excess carbon is easily removed during thermal oxidation. For this reason, the interface state density is reduced, and high channel mobility of the silicon carbide semiconductor device can be realized.
また、O2を含まずH2とH2Oを含んだ雰囲気の熱酸化で酸化膜を形成することで、熱酸化で導入された水素あるいは水酸基が、界面準位を効率的に終端できる。このため、界面準位密度が大幅に低減され、炭化珪素半導体装置の高いチャネル移動度を実現することができる。 In addition, by forming an oxide film by thermal oxidation in an atmosphere that does not contain O 2 and contains H 2 and H 2 O, hydrogen or a hydroxyl group introduced by thermal oxidation can efficiently terminate the interface state. For this reason, the interface state density is greatly reduced, and high channel mobility of the silicon carbide semiconductor device can be realized.
また、O2を含まずH2とH2Oを含んだ雰囲気の熱酸化で、0.5nmから10nmの薄い酸化膜を形成することで、水素あるいは水酸基が、界面を含む薄い領域に偏析することができる。このため、電子トラップの要因となることを防止できる。 Further, in the thermal oxidation atmosphere containing H 2 and H 2 O containing no O 2, by forming a thin oxide film from 0.5nm of 10 nm, hydrogen or hydroxyl, segregated at the thin region including the interface be able to. For this reason, it can prevent becoming a factor of an electron trap.
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、界面準位密度をより効果的に低減できるという効果を奏する。 According to the silicon carbide semiconductor device and the method for manufacturing the silicon carbide semiconductor device according to the present invention, there is an effect that the interface state density can be more effectively reduced.
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付す+および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。+および−を含めたnやpの表記が同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。 Exemplary embodiments of a silicon carbide semiconductor device and a method for manufacturing the silicon carbide semiconductor device according to the present invention will be explained below in detail with reference to the accompanying drawings. In the present specification and the accompanying drawings, it means that electrons or holes are majority carriers in layers and regions with n or p, respectively. Further, + and − attached to n and p mean that the impurity concentration is higher and lower than that of the layer or region where it is not attached. When the notations of n and p including + and − are the same, it indicates that the concentrations are close to each other, and the concentrations are not necessarily equal. Note that, in the following description of the embodiments and the accompanying drawings, the same reference numerals are given to the same components, and duplicate descriptions are omitted.
(実施の形態)
実施の形態においては、炭化珪素半導体装置について、MOSキャパシタの構造を例に説明する。図1は、実施の形態にかかるMOSキャパシタの構成を示す断面図である。図1に示すように、実施の形態にかかるMOSキャパシタは、n型炭化珪素基板(第1導電型の炭化珪素半導体基板)1の第1主面(おもて面)にn型エピタキシャル膜2が堆積されている。
(Embodiment)
In the embodiment, a silicon carbide semiconductor device will be described by taking the structure of a MOS capacitor as an example. FIG. 1 is a cross-sectional view showing the configuration of the MOS capacitor according to the embodiment. As shown in FIG. 1, the MOS capacitor according to the embodiment includes an n-
n型炭化珪素基板1は、例えば窒素(N)がドーピングされた炭化珪素単結晶基板である。n型エピタキシャル膜2は、n型炭化珪素基板1よりも低い不純物濃度で、例えば窒素がドーピングされている低濃度n型ドリフト層である。以下、n型炭化珪素基板1とn型エピタキシャル膜2とを併せて炭化珪素半導体基体とする。
N-type
n型エピタキシャル膜2の、n型炭化珪素基板1に対して反対側の表面に絶縁膜3が設けられる。絶縁膜(ゲート絶縁膜)3は、n型エピタキシャル膜2の、n型炭化珪素基板1に対して反対側の表面に設けられた第1の膜311と、第1の膜311のn型炭化珪素基板1に対して反対側の表面に設けられた第2の膜312とを有する。第1の膜311は、0.5nmから10nmの膜厚の熱酸化で形成された膜であり、第2の膜312は、酸化膜、窒化膜または酸窒化膜等の絶縁膜を堆積させた膜である。
Insulating
また、絶縁膜3の、n型炭化珪素基板1と反対側の表面の一部に、アルミニウム(Al)で形成されたアルミゲート電極4が設けられている。また、n型炭化珪素基板11の第2主面(裏面)には、アルミニウムを蒸着したアルミ裏面電極5が設けられている。
An
(実施の形態にかかるMOSキャパシタの製造方法)
次に、実施の形態にかかるMOSキャパシタの製造方法について説明する。図2および図3は、実施の形態にかかるMOSキャパシタの製造途中の状態を示す断面図である。
(Manufacturing method of MOS capacitor according to embodiment)
Next, a method for manufacturing the MOS capacitor according to the embodiment will be described. 2 and 3 are cross-sectional views showing a state in the middle of manufacturing the MOS capacitor according to the embodiment.
(1)工程1
まず、n型炭化珪素基板1として、n型4H−SiC(四層周期六方晶の炭化珪素)基板を用意する。n型4H−SiC(000−1)基板((000−1)面から0〜8度オフ基板)上に、ドナー密度1.0×1016/cm3程度のn型エピタキシャル膜2を5〜10μm成長させる。ここまでの状態が図2に記載されている。なお、4H−SiC基板単体、あるいは4H−SiC基板とn型エピタキシャル膜2を併せて4H−SiC半導体と呼ぶ。
(1)
First, as the n-type
(2)工程2
次に、4H−SiC半導体を洗浄した後に、1000℃でH2を1slm(standard liter per minute)、H2Oを2slm流した雰囲気で、n型炭化珪素基板1のおもて面側の熱酸化を行い、絶縁膜3の一部の第1の膜311を0.5nm〜10nmの厚さで形成する。
(2)
Then, after washing the 4H-SiC semiconductor, 1 slm of H 2 at 1000 ℃ (standard liter per minute) , in an atmosphere of flowing 2slm of H 2 O, the n-type front surface side of the
熱酸化の雰囲気は、3slmのH2と1slmのO2を、白金触媒を用いて反応させ、H2とO2の流量比をH2リッチとすることで、2H2+O2→2H2Oの反応において未反応のO2がない状態とし、未反応の1slmのH2と生成した2slmのH2Oの雰囲気とする。熱酸化の処理温度は800℃〜1200℃が好ましく、さらに好ましくは900℃〜1100℃である。熱酸化の処理時間は、所望の膜厚に応じて適宜調節する。 Atmosphere thermal oxidation, the O 2 in H 2 and 1slm of 3 slm, is reacted with a platinum catalyst, the flow ratio of H 2 and O 2 by with H 2 rich, 2H 2 + O 2 → 2H 2 O In this reaction, there is no unreacted O 2 , and an atmosphere of unreacted 1 slm H 2 and generated 2 slm H 2 O is used. The thermal oxidation treatment temperature is preferably 800 ° C to 1200 ° C, more preferably 900 ° C to 1100 ° C. The thermal oxidation treatment time is appropriately adjusted according to the desired film thickness.
また、未反応のO2が発生しないようにH2とO2の流量比はH2/O2=2以上であればよい。酸化雰囲気中のH2O濃度は1%以上が好ましく、さらに好ましくは7%以上である。H2O濃度の上限に制約はなく100%以下であればよい。また、反応に寄与しない窒素、ヘリウム、アルゴンの何れかの不活性ガスで希釈してもよい。 Further, the flow rate ratio between H 2 and O 2 may be H 2 / O 2 = 2 or more so that unreacted O 2 is not generated. The H 2 O concentration in the oxidizing atmosphere is preferably 1% or more, more preferably 7% or more. The upper limit of the H 2 O concentration is not limited and may be 100% or less. Moreover, you may dilute with the inert gas in any one of nitrogen, helium, and argon which does not contribute to reaction.
また、昇温は窒素雰囲気、降温は水素雰囲気で行い、降温前に水素ガスまたは希釈した水素ガスで置換し、水素雰囲気で30分保持する。昇降温ともに水素雰囲気あるいは不活性ガス雰囲気でもよく、水素を不活性ガスで希釈してもよい。また、熱酸化と同じH2とH2Oを含んだ雰囲気のまま、あるいは不活性ガスで希釈したH2とH2Oを含んだ雰囲気で降温してもよい。 Further, the temperature is raised in a nitrogen atmosphere, and the temperature is lowered in a hydrogen atmosphere. Before the temperature is lowered, the gas is replaced with hydrogen gas or diluted hydrogen gas, and kept in a hydrogen atmosphere for 30 minutes. Both the temperature rise and fall may be a hydrogen atmosphere or an inert gas atmosphere, and hydrogen may be diluted with an inert gas. Further, while the atmosphere containing the same H 2 and between H 2 O thermal oxidation, or may be cooled in an atmosphere containing H 2 and H 2 O diluted in an inert gas.
ここで、特許文献1は、炭化珪素基板の酸素または加湿酸素中での熱酸化後に不活性ガス雰囲気、水素雰囲気での熱処理を行うものであり、本発明のH2とH2Oを含んだ雰囲気の熱酸化とは異なる。
Here,
また、特許文献2は、H2Oガスと酸素、または、H2Oガスと酸素ガスと不活性ガスからなる雰囲気の熱酸化後に、H2ガスを含んだ雰囲気の熱処理を行うものであり、本発明のH2とH2Oを含んだ雰囲気の熱酸化とは異なる。また、特許文献2には、炭化珪素を酸化後に1000℃の水素熱処理をすると温度が高すぎて水素により酸化膜が還元されてしまうと記述があるが、本発明のH2とH2Oを含んだ雰囲気の熱処理では1000℃での酸化膜の還元は確認されていない。これは、雰囲気中に、H2Oが含まれているためと考えられる。
(3)工程3
次に、酸化膜、窒化膜または酸窒化膜の絶縁膜を堆積して第2の膜312を形成し、工程2の熱酸化による第1の膜311と合せて膜厚が約50nmの絶縁膜3を形成する。絶縁膜3の堆積方法は、CVD法によってシラン(SiH4)やTEOS(テトラエトキシシラン)(C8H20O4Si)を用いた方法があるが、特に限定されない。絶縁膜3の膜厚は界面準位密度の評価において絶縁破壊しない膜厚であればよい。好ましくは30nm〜150nmである。
(3)
Next, an insulating film of an oxide film, a nitride film, or an oxynitride film is deposited to form a
(4)工程4
次に、POAとして、1000℃のH2ガス雰囲気で30分の熱処理を行う。POAの雰囲気は窒素、ヘリウム(He)、アルゴン(Ar)等の不活性ガスでもよく、H2ガスを不活性ガスで希釈した雰囲気でもよい。ここまでの状態が図3に記載されている。
(4)
Next, heat treatment is performed as POA for 30 minutes in an H 2 gas atmosphere at 1000 ° C. The atmosphere of POA may be an inert gas such as nitrogen, helium (He), or argon (Ar), or an atmosphere in which H 2 gas is diluted with an inert gas. The state so far is described in FIG.
(5)工程5
次に、絶縁膜3上に、室温で円形状のアルミゲート電極4を蒸着し、裏面全面にアルミニウムを蒸着したアルミ裏面電極5を形成する。これにより、図1に示すMOSキャパシタが作製(製造)される。
(5)
Next, a circular
(界面準位密度の測定例)
次に、本発明により、界面準位密度がどのように低減されるかを検証した。本発明によるMOS界面の制御効果を検証するため、比較例として、工程2を実施しないMOSキャパシタ、工程2と工程3の順序を入れ替えたMOSキャパシタを作製した。図4は、MOSキャパシタの界面準位密度の測定を示す図である。図4に示すように、完成したMOSキャパシタをC−V(Capacitance−Voltage)メーター6で測定し、界面準位密度を算出し比較した。
(Measurement example of interface state density)
Next, it was verified how the interface state density is reduced by the present invention. In order to verify the control effect of the MOS interface according to the present invention, as a comparative example, a MOS capacitor in which the
図5は、実施の形態にかかるMOSキャパシタと、対比するために作製されたMOSキャパシタそれぞれの測定結果から得られた界面準位密度を示す図である。 FIG. 5 is a diagram showing the interface state density obtained from the measurement results of the MOS capacitor according to the embodiment and the MOS capacitor manufactured for comparison.
図5において、(e)堆積膜のみ(×印のプロット)は、工程2の熱酸化を実施しない場合であり、一方、(a)〜(d)は、工程2の熱酸化を実施した場合である。図5によると、(a)〜(d)の熱酸化を実施した場合は、(e)の熱酸化を実施しない場合より界面準位密度が低減されていることが分かる。これにより、H2とH2Oを含んだ雰囲気の熱酸化により、界面準位密度が大幅に低減されることがわかる。
In FIG. 5, (e) only the deposited film (plotted with x) is the case where the thermal oxidation of
また、(d)堆積膜→熱酸化1nm(三角形のプロット)は、工程2と工程3の順序を入れ替え、熱酸化で1nmの膜厚を形成した場合である。また、(c)熱酸化20nm→堆積膜(□印のプロット)は、工程2の熱酸化で20nmの膜厚を形成した後、工程3で絶縁膜を形成した場合である。一方、(b)熱酸化10nm→堆積膜(◇印のプロット)は、工程2の熱酸化で10nmの膜厚を形成した後、工程3で絶縁膜を形成した場合である。(a)熱酸化1nm→堆積膜(○印のプロット)は、工程2の熱酸化で1nmの膜厚を形成した後、工程3で絶縁膜を形成した場合である。
Further, (d) deposited film →
図5によると、(a)、(b)の工程2の熱酸化で1または10nmの膜厚を形成した後、工程3で絶縁膜を形成した場合は、(d)の工程2と工程3の順序を入れ替えた場合より界面準位密度が低減されていることが分かる。これにより、熱酸化膜と堆積膜を組み合わせる場合、先に熱酸化で形成した後、堆積膜を形成することで、さらに界面準位密度が低減されることが分かる。
According to FIG. 5, when an insulating film is formed in
また、(a)、(b)の工程2の熱酸化で1または10nmの膜厚を形成した後、工程3で絶縁膜を形成した場合は、(c)の工程2の熱酸化で20nmの膜厚を形成した後、工程3で絶縁膜を形成した場合より界面準位密度が低減されていることが分かる。これにより、熱酸化の膜厚を膜厚1〜10nmで形成した後、堆積膜を形成することで、さらに界面準位密度が低減されることが分かる。
In addition, after forming a film thickness of 1 or 10 nm by thermal oxidation in
以上より、H2とH2Oを含んだ雰囲気の熱酸化により界面準位密度が大幅に低減されることがわかる。これは熱酸化で導入された水素あるいは水酸基が、界面準位を効率的に終端するためと考えられる。また、熱酸化膜と堆積膜を組み合わせる場合、先に熱酸化で膜厚1〜10nmまで形成した後、堆積膜を形成することで、さらに界面準位密度が低減される。これは熱酸化時の炭素の抜け易さに起因すると考えられる。先に堆積膜を形成したり、熱酸化の膜厚が厚くなったりすると、熱酸化に伴って発生する余剰炭素が抜け難くなると想定される。 From the above, it can be seen that the interface state density is significantly reduced by thermal oxidation of the atmosphere containing H 2 and H 2 O. This is probably because hydrogen or hydroxyl group introduced by thermal oxidation effectively terminates the interface state. In the case where a thermal oxide film and a deposited film are combined, the interface state density is further reduced by forming the deposited film after first forming the film to a thickness of 1 to 10 nm by thermal oxidation. This is thought to be due to the ease of carbon removal during thermal oxidation. If a deposited film is formed first or the thickness of the thermal oxidation is increased, it is assumed that excess carbon generated due to the thermal oxidation is difficult to escape.
本発明の実施例として、炭化珪素MOSFET(Metal Oxied Semiconductor Field Effect Transistor:絶縁ゲート型電解効果トランジスタ)を作製し、炭化珪素MOSFETの特性として、チャネル移動度を評価した。 As an example of the present invention, a silicon carbide MOSFET (Metal Oxide Semiconductor Field Effect Transistor) was fabricated, and channel mobility was evaluated as a characteristic of the silicon carbide MOSFET.
(実施例1)
次に、本発明の実施例を図6〜図14を用いて説明する。図6〜図14は、本実施例にかかるMOSFETの製造途中の状態を示す断面図である。図6〜図14は、炭化珪素(000−1)面上へMOSFETを製造する際の工程1〜9を説明するための工程毎の断面図である。
Example 1
Next, an embodiment of the present invention will be described with reference to FIGS. 6 to 14 are cross-sectional views showing states during the manufacture of the MOSFET according to this example. 6-14 is sectional drawing for every process for demonstrating the processes 1-9 at the time of manufacturing MOSFET on a silicon carbide (000-1) surface.
(1)工程1
まず、図6に示すように、p+型4H−SiC(000−1)基板7((000−1)面から0〜8度オフ基板、好ましくは0〜4度オフ基板)上に、アクセプター密度1×1016/cm3のp型エピタキシャル膜8を成長させる。
(1)
First, as shown in FIG. 6, an acceptor is formed on a p + type 4H—SiC (000-1) substrate 7 (0 to 8 degrees off substrate, preferably 0 to 4 degrees off substrate from the (000-1) plane). A p-
(2)工程2
次に、図7に示すように、p型エピタキシャル膜8の表面上に減圧CVD法により厚さ1μmのSiO2膜を堆積し、フォトリソグラフィによりパターン加工してマスク9を形成する。その後、例えば、リン(P)イオン10を基板温度500℃、加速エネルギー40keV〜250keVの多段、不純物濃度が2×1020/cm3となるようにイオン注入する。図7において、リンがイオン注入された領域はハッチングされた領域である。
(2)
Next, as shown in FIG. 7, a SiO 2 film having a thickness of 1 μm is deposited on the surface of the p-
(3)工程3
次に、図8に示すように、マスク9を除去し表面上に減圧CVD法により、厚さ1μmのSiO2膜を堆積し、フォトリソグラフィによりパターン加工してマスク11を形成する。その後、例えば、アルミニウムイオン12を基板温度500℃、加速エネルギー40keV〜200keVの多段、不純物濃度が2×1020/cm3となるようにイオン注入する。図8において、アルミニウムがイオン注入された領域は、リンがイオン注入された領域より薄くハッチングされた領域である。
(3)
Next, as shown in FIG. 8, the
(4)工程4
次に、図9に示すように、マスク11を除去しアルゴン雰囲気中にて1600℃で5分間にわたる活性化アニールを行ってドレイン領域13、ソース領域14、およびグラウンド領域15を形成する。
(4)
Next, as shown in FIG. 9, the
(5)工程5
次に、図10に示すように、減圧CVD法により厚さ0.5μmのフィールド酸化膜16を堆積し、フォトリソグラフィとウェットエッチングによりフィールド酸化膜16の一部を除去してアクティブ領域17を形成する。
(5)
Next, as shown in FIG. 10, a
(6)工程6
次に、図11に示すように、熱酸化と堆積膜で厚さ50nmのゲート絶縁膜18を形成する。H2とO2を白金(Pt)触媒を用いて反応させ、水分濃度が67%のH2とH2Oを含んだ雰囲気とし、1000℃の熱酸化で約1nmを形成した後、シランを用いたCVD法によって49nmの堆積膜を形成した。熱酸化の昇温はN2ガス雰囲気、降温はH2ガス雰囲気で行い降温前にH2ガス雰囲気で30分保持を行った。
(6)
Next, as shown in FIG. 11, a
次に、POAとして1000℃のH2ガス雰囲気で30分の熱処理を行った。また、絶縁膜18の膜厚は、所望のしきい値電圧や、絶縁破壊耐圧に応じて決めればよく、好ましくは数nm〜150nmである。10nm以下の膜厚の場合、堆積膜を用いず、熱酸化だけでゲート絶縁膜18を形成してもよい。
Next, heat treatment was performed for 30 minutes in a H 2 gas atmosphere at 1000 ° C. as POA. The film thickness of the insulating
次に、ゲート絶縁膜18上には、減圧CVD法によって多結晶シリコンを0.3μmの厚さで堆積し、フォトリソグラフィによりパターン加工してゲート電極19を形成する。
Next, polycrystalline silicon is deposited to a thickness of 0.3 μm on the
(7)工程7
次に、図12に示すように、フォトリソグラフィとフッ酸エッチングによりドレイン領域13、ソース領域14およびグラウンド領域15上にコンタクトホールを形成し、その上から厚さ10nmのアルミニウムとさらに60nmのニッケル(Ni)が蒸着されリフトオフによりパターン加工されてコンタクトメタル20を形成する。
(7)
Next, as shown in FIG. 12, contact holes are formed on the
(8)工程8
次に、図13に示すように、オーミックコンタクトアニールとして不活性ガスまたは不活性ガスと水素の混合ガスの雰囲気で950℃、2分間保持でアニールし、コンタクトメタル20と炭化珪素の反応層21を形成する。不活性ガスは窒素、ヘリウム、アルゴンの何れかである。
(8)
Next, as shown in FIG. 13, annealing is performed at 950 ° C. for 2 minutes in an atmosphere of an inert gas or a mixed gas of inert gas and hydrogen as ohmic contact annealing, and the
(9)工程9
次に、図14に示すように、表面にアルミニウムを300nm蒸着し、フォトリソグラフィとリン酸エッチングによりゲート電極19および反応層21上にパッド電極22を形成し、裏面にアルミニウムを100nm蒸着し裏面電極23を形成する。
(9)
Next, as shown in FIG. 14, 300 nm of aluminum is vapor-deposited on the surface,
ここで、図6〜図14に示した炭化珪素MOSFETの製造方法によって作製された炭化珪素MOSFETの特性を評価したところ、チャネル移動度は約78cm2/Vsと高い値を示した。チャネル移動度が高いため、界面準位密度が小さいと考えられる。 Here, when the characteristics of the silicon carbide MOSFET manufactured by the method for manufacturing the silicon carbide MOSFET shown in FIGS. 6 to 14 were evaluated, the channel mobility was as high as about 78 cm 2 / Vs. It is considered that the interface state density is small because of high channel mobility.
(比較例)
実施例1における工程6において、H2とH2Oを含んだ雰囲気での熱酸化を行わず、堆積膜のみで50nmのゲート絶縁膜18を形成した以外は実施例1と同様の製造方法で炭化珪素MOSFETを作製し、特性を評価したところ、チャネル移動度は約9cm2/Vsと低い値であった。これは、H2とH2Oを含んだ雰囲気の熱酸化がないため、界面準位密度が低減されないためと考えられる。
(Comparative example)
In the
(実施例2)
実施例1における工程6において、熱酸化の雰囲気の水分濃度を1%とした以外は実施例1と同様の製造方法で炭化珪素MOSFETを作製したところ、チャネル移動度は約14cm2/Vsと実施例1よりは低い値であったが、比較例よりは高い値を示した。これは、実施例1よりH2OとO2の濃度が低いため、水素あるいは水酸基が界面準位を十分終端できず、界面準位密度が低減されないためと考えられる。
(Example 2)
A silicon carbide MOSFET was manufactured by the same manufacturing method as in Example 1 except that the moisture concentration in the thermal oxidation atmosphere was changed to 1% in
(実施例3)
実施例1における工程6において、熱酸化の雰囲気の水分濃度を7%とした以外は実施例1と同様の製造方法で炭化珪素MOSFETを作製したところ、チャネル移動度は約37cm2/Vsと実施例1よりは低い値であったが、比較例、実施例2よりは高い値を示した。これは、実施例2よりH2OとO2の濃度が高いが、実施例1よりH2OとO2の濃度が低いため、水素あるいは水酸基が界面準位を十分終端できず、界面準位密度が低減されないためと考えられる。
(Example 3)
A silicon carbide MOSFET was manufactured by the same manufacturing method as in Example 1 except that the moisture concentration in the thermal oxidation atmosphere was changed to 7% in
(実施例4)
実施例1における工程6において、H2とH2Oを含んだ雰囲気での熱酸化の昇温、降温ともに水素雰囲気で行った以外は実施例1と同様の製造方法で炭化珪素MOSFETを作製したところ実施例1と同様の特性を示した。これにより、熱酸化における昇温、降温の雰囲気が、水素雰囲気であっても界面準位密度を低減できることが分かる。
Example 4
A silicon carbide MOSFET was manufactured by the same manufacturing method as in Example 1 except that in
(実施例5)
実施例1における工程6において、POAとしてN2雰囲気で1000℃、30分の熱処理を行った以外は実施例1と同様の製造方法で炭化珪素MOSFETを作製したところチャネル移動度は約38cm2/Vsと実施例1よりは低い値を示したが比較例よりは高い値を示した。これにより、N2雰囲気で熱処理を行っても、界面準位密度を低減できることが分かる。
(Example 5)
A silicon carbide MOSFET was manufactured by the same manufacturing method as in Example 1 except that heat treatment was performed at 1000 ° C. for 30 minutes in an N 2 atmosphere as POA in
(実施例6)
実施例1における工程6において、堆積膜の形成方法がシランとアンモニア(NH3)を用いたCVD法であること以外は実施例1と同様の製造方法で炭化珪素MOSFETを作製したところ実施例1と同様の特性を示した。これにより、堆積膜の形成方法がシランとアンモニアを用いたCVD法であっても、界面準位密度を低減できることが分かる。
(Example 6)
In
なお、上記の実施例1〜6では、結晶構造が4H−SiCの(000−1)基板(0〜8度オフ基板)を使用したが、結晶構造が4H−SiCの(0001)基板、(11−20)基板等の他の面方位の基板でも同傾向の効果が得られる。 In Examples 1 to 6, a (000-1) substrate (0 to 8 degrees off substrate) having a crystal structure of 4H—SiC was used, but a (0001) substrate having a crystal structure of 4H—SiC ( 11-20) The same effect can be obtained with a substrate having another plane orientation such as a substrate.
このように、本発明は、炭化珪素MOSFETとしてp+型半導体基板を用いたMOSキャパシタおよび横型MOSFETの製造方法を例にして説明したが、これに限定されるものではなく、n+型半導体基板を用いた縦型MOSFETなど高耐圧化構造を有する半導体装置、トレンチゲートや複雑なMOSゲート構造を有する半導体装置にも適用可能であり、同様の効果を奏することができる。したがって、特許請求の範囲に記載された本発明を逸脱しない範囲で、種々の半導体装置の製造方法に適用可能である。 As described above, the present invention has been described by taking the manufacturing method of the MOS capacitor and the lateral MOSFET using the p + type semiconductor substrate as the silicon carbide MOSFET as an example. However, the present invention is not limited to this, and the n + type semiconductor substrate is not limited thereto. The present invention can also be applied to a semiconductor device having a high breakdown voltage structure such as a vertical MOSFET using GaN, a semiconductor device having a trench gate or a complicated MOS gate structure, and the same effect can be obtained. Therefore, the present invention can be applied to various semiconductor device manufacturing methods without departing from the scope of the invention described in the claims.
複雑なMOSゲート構造とは、例えば、オン状態のときにSiCエピタキシャル基板の表面近傍にチャネルを形成する素子構造である。図15は、本発明にかかる複雑なMOSゲート構造を有する半導体装置の一例を示す断面図である。図15に示すように、縦型のMOSFETにおいて、n+型炭化珪素基板31のおもて面にはn型エピタキシャル層32が形成される。
The complex MOS gate structure is, for example, an element structure in which a channel is formed in the vicinity of the surface of the SiC epitaxial substrate in the on state. FIG. 15 is a sectional view showing an example of a semiconductor device having a complicated MOS gate structure according to the present invention. As shown in FIG. 15, in the vertical MOSFET, an n-
n型エピタキシャル層32の不純物濃度は、n+型炭化珪素基板31の不純物濃度よりも低い。n型エピタキシャル層32の内部には、複数のp型領域36が選択的に形成される。p型領域36は、n型エピタキシャル層32のn+型炭化珪素基板31側に対して反対側の面に露出する。n型エピタキシャル層32およびp型領域36の表面にわたってp型領域36より低濃度のp型SiC層37が形成される。p型領域36が形成されていないn型エピタキシャル層32上のp型SiC層37に、深さ方向にp型SiC層37を貫通しn型エピタキシャル層32に達するn型領域33が形成される。n型エピタキシャル層32およびn型領域33は、n型ドリフト領域である。n型領域33の不純物濃度は、n型エピタキシャル層32よりも高いのが望ましい。
The impurity concentration of n
p型SiC層37の内部には、互いに接するようにn+型ソース領域34およびp+型コンタクト領域35が形成される。n+型ソース領域34およびp+型コンタクト領域35は、p型SiC層37のp型領域36側に対して反対側の面に露出する。n+型ソース領域34は、n型領域33と離れて形成される。p+型コンタクト領域35は、n+型ソース領域34のn型領域33側に対して反対側に位置する。p+型コンタクト領域35の不純物濃度は、p型SiC層37の不純物濃度よりも高い。p型SiC層37のn+型ソース領域34、p+型コンタクト領域35およびn型領域33を除く部分は、p型領域36と共にp型ベース領域となる。
Inside the p-
n+型ソース領域34とp+型コンタクト領域35との表面には、ソース電極38が形成される。隣り合うn+型ソース領域34の間のp型SiC層37とn型領域33との表面には、ゲート絶縁膜18を介してゲート電極19が形成される。ゲート電極19は、図示省略する層間絶縁膜によって、ソース電極38と電気的に絶縁される。また、n+型炭化珪素基板31の裏面には、n+型炭化珪素基板31に接するドレイン電極39が形成される。このゲート絶縁膜18を、本発明の方法で形成することにより、界面準位密度を低減し、高いチャネル移動度を実現した複雑なMOSゲート構造を有する半導体装置を作製することができる。
A
以上、説明したように、実施の形態にかかる炭化珪素半導体装置によれば、ゲート絶縁膜は、熱酸化で形成された膜厚が0.5nmから10nmの膜と、その上に絶縁膜が堆積させた膜とを有する。先に熱酸化で膜厚0.5nmから10nmまで形成した後、堆積膜を形成することで、熱酸化時に余剰炭素が抜けやすくなる。このため、界面準位密度が低減され、炭化珪素半導体装置の高いチャネル移動度を実現することができる。 As described above, according to the silicon carbide semiconductor device according to the embodiment, the gate insulating film is a film formed by thermal oxidation with a film thickness of 0.5 nm to 10 nm, and an insulating film is deposited thereon. And having a film formed. By forming a deposited film after first forming from 0.5 nm to 10 nm in thickness by thermal oxidation, excess carbon is easily removed during thermal oxidation. For this reason, the interface state density is reduced, and high channel mobility of the silicon carbide semiconductor device can be realized.
また、O2を含まずH2とH2Oを含んだ雰囲気の熱酸化で酸化膜を形成することで、熱酸化で導入された水素あるいは水酸基が、界面準位を効率的に終端できる。このため、界面準位密度が大幅に低減され、炭化珪素半導体装置の高いチャネル移動度を実現することができる。 In addition, by forming an oxide film by thermal oxidation in an atmosphere that does not contain O 2 and contains H 2 and H 2 O, hydrogen or a hydroxyl group introduced by thermal oxidation can efficiently terminate the interface state. For this reason, the interface state density is greatly reduced, and high channel mobility of the silicon carbide semiconductor device can be realized.
また、O2を含まずH2とH2Oを含んだ雰囲気の熱酸化で、0.5nmから10nmの薄い酸化膜を形成することで、水素あるいは水酸基が、界面を含む薄い領域に偏析することができる。このため、電子トラップの要因となることを防止できる。 Further, in the thermal oxidation atmosphere containing H 2 and H 2 O containing no O 2, by forming a thin oxide film from 0.5nm of 10 nm, hydrogen or hydroxyl, segregated at the thin region including the interface be able to. For this reason, it can prevent becoming a factor of an electron trap.
以上のように、本発明にかかる炭化珪素半導体装置は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体装置に有用である。 As described above, the silicon carbide semiconductor device according to the present invention is useful for a high voltage semiconductor device used for a power supply device such as a power conversion device and various industrial machines.
1 n型炭化珪素基板
2 n型エピタキシャル膜
3 絶縁膜
311 第1の膜
312 第2の膜
4 アルミゲート電極
5 アルミ裏面電極
6 C−Vメーター
7 p+型4H−SiC(000−1)基板
8 p型エピタキシャル膜
9 マスク
10 リンイオン
11 マスク
12 アルミニウムイオン
13 ドレイン領域
14 ソース領域
15 グラウンド領域
16 フィールド酸化膜
17 アクティブ領域
18 ゲート絶縁膜
19 ゲート電極
20 コンタクトメタル
21 反応層
22 パッド電極
23 裏面電極
31 n+型炭化珪素基板
32 n型エピタキシャル層
33 n型領域
34 n+型ソース領域
35 p+型コンタクト領域
36 p型領域
37 p型SiC層
38 ソース電極
39 ドレイン電極
1 n-type silicon carbide substrate 2 n-
Claims (6)
前記炭化珪素半導体基板のおもて面に設けられた、熱酸化で形成された0.5nmから10nmの膜厚の第1の膜と、前記第1の膜の前記炭化珪素半導体基板側に対して反対側の表面に、酸化膜、窒化膜または酸窒化膜の絶縁膜を堆積させた第2の膜と、を有するゲート絶縁膜と、
を備えることを特徴とする炭化珪素半導体装置。 A first conductivity type silicon carbide semiconductor substrate;
A first film having a thickness of 0.5 nm to 10 nm formed by thermal oxidation provided on the front surface of the silicon carbide semiconductor substrate, and the silicon carbide semiconductor substrate side of the first film; A gate insulating film having a second film in which an insulating film of an oxide film, a nitride film, or an oxynitride film is deposited on the opposite surface,
A silicon carbide semiconductor device comprising:
前記ゲート絶縁膜の一部の表面に、酸化膜、窒化膜または酸窒化膜の絶縁膜を堆積して、ゲート絶縁膜を形成する工程と、
を含み、
前記ゲート絶縁膜の一部を形成する工程は、前記熱酸化の雰囲気が、酸素を含まず水素と水蒸気を含んだガス中であることを特徴とする炭化珪素半導体装置の製造方法。 Forming a part of the gate insulating film on the front surface of the first conductivity type silicon carbide semiconductor substrate by thermal oxidation;
Depositing an insulating film of an oxide film, a nitride film or an oxynitride film on a part of the surface of the gate insulating film to form a gate insulating film;
Including
In the method of forming a part of the gate insulating film, the thermal oxidation atmosphere is in a gas not containing oxygen but containing hydrogen and water vapor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016051734A JP2017168601A (en) | 2016-03-15 | 2016-03-15 | Silicon carbide semiconductor device and silicon carbide semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016051734A JP2017168601A (en) | 2016-03-15 | 2016-03-15 | Silicon carbide semiconductor device and silicon carbide semiconductor device manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017168601A true JP2017168601A (en) | 2017-09-21 |
Family
ID=59913463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016051734A Pending JP2017168601A (en) | 2016-03-15 | 2016-03-15 | Silicon carbide semiconductor device and silicon carbide semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017168601A (en) |
-
2016
- 2016-03-15 JP JP2016051734A patent/JP2017168601A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6025007B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP5229845B2 (en) | Method for manufacturing silicon carbide MOSFET and silicon carbide MOSFET | |
TWI311814B (en) | Silicon carbide semiconductor device and method for producing the same | |
JP5646570B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6432232B2 (en) | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device | |
US8877656B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2013187302A (en) | SiC SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR | |
JP2015142034A (en) | Method for manufacturing semiconductor device | |
JP7056232B2 (en) | Silicon Carbide Semiconductor Device and Method for Manufacturing Silicon Carbide Semiconductor Device | |
JP2009212366A (en) | Method of manufacturing semiconductor device | |
US9960040B2 (en) | Manufacturing method of silicon carbide semiconductor device | |
JP2006156478A (en) | Silicon carbide semiconductor device and its manufacturing method | |
JP2009043880A (en) | Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device | |
JP2016201500A (en) | Silicon carbide mos type semiconductor device and method of manufacturing the same | |
JP2015142078A (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
US10163637B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
JP2013102106A (en) | Silicon carbide semiconductor device and manufacturing method therefor | |
JP2017168601A (en) | Silicon carbide semiconductor device and silicon carbide semiconductor device manufacturing method | |
US10249497B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
JP2017168600A (en) | Silicon carbide semiconductor element and silicon carbide semiconductor element manufacturing method | |
JP6155553B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2023001785A (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
JP2017168603A (en) | Silicon carbide semiconductor element and silicon carbide semiconductor element manufacturing method | |
JP2022015323A (en) | Silicon Carbide Semiconductor Device and Method for Manufacturing Silicon Carbide Semiconductor Device | |
JP2023013100A (en) | Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device |