JP2017161595A - 導波路型光素子 - Google Patents

Abstract

【課題】バイアス電極を有する導波路型光素子において、当該バイアス電極を介した基板への高電界印加により発生するＤＣドリフト現象の加速を効果的に防止すること。【解決手段】電気光学効果を有する基板（１００）と、基板上に形成された２つの光導波路（１０４等）と、光導波路を伝搬する光波を制御するＲＦ電極（１０８等）と、ＤＣ電圧を印加するためのＤＣバイアス電極（１５２等）と、を備え、前記基板上には非導電性材料で構成される非導電層（１２０）が形成され、非導電層上には導電性材料で構成される電荷分散層（１２２）が形成されており、前記ＲＦ電極及び前記バイアス電極は、それぞれ、前記電荷分散層上に形成された下地層（２０８ａ等、２５２ａ等）と当該下地層上に形成された上部層（２０８ｂ等、２５２ｂ等）から成り、前記バイアス電極の前記下地層（５２５ａ等）は、前記ＲＦ電極の前記下地層（２０８ａ等）よりも厚さが厚く形成されている。【選択図】図４

Description

本発明は、光導波路と当該光導波路を伝搬する光波を制御するための電極とを備えた導波路型光素子の駆動方法に関し、特に、いわゆるドリフトを補償するためのバイアス電極を備えた導波路型光素子に関する。

光通信や光計測の分野においては、光変調器などの導波路型光素子として、強誘電体結晶であるニオブ酸リチウム（LiNbO₃）（「ＬＮ」とも称する）を基板に用いたマッハツェンダ型光変調器が広く用いられている。

マッハツェンダ型光変調器は、外部から光を導入するための入射導波路と、当該入射導波路により導入された光を２つの経路に分けて伝搬させるための分岐部と、分岐部の後段に分岐されたそれぞれの光を伝搬させる２本の並行導波路と、当該２本の並行導波路を伝搬した光を合波して外部へ出力するための出射導波路とにより構成されるマッハツェンダ型光導波路を備える。

また、マッハツェンダ型光変調器は、電気光学効果を利用して並行導波路内を伝搬する光波の位相を変化させて制御するための電極を備える。当該電極は、一般に、並行導波路の上部又はその近傍に形成されたＲＦ（高周波）信号電極（以下、「ＲＦ電極」と称する）と、当該ＲＦ電極に離間して配置された接地電極とで構成されている。

さらに、ＬＮを基板に用いたマッハツェンダ型光変調器では、いわゆるＤＣドリフトや温度ドリフト等のドリフト現象に起因した変調特性の変化を防止するため、一般に、上記ＲＦ電極のほかに、並行導波路に沿ってバイアス電極を形成し、当該バイアス電極に電圧を印加することにより並行導波路間に屈折率差を発生させることで、上記ドリフト現象による電圧シフト量を補償する（特許文献１）。

このようなドリフト補償のためのバイアス電極は、並行導波路の長さ方向に沿ってＲＦ電極と並んで形成されるため、変調動作に要する電圧を低減すべくＲＦ電極を長くして半波長電圧（Vπ）を小さくしようとすると、バイアス電極の長さを短くすることとなって、より高い電圧をバイアス電極に印加しなければならないこととなり得る。

その結果、バイアス電極を介したＬＮ基板への高電界印加によって、ＤＣドリフト量の増加が進みやすいという現象（ＤＣドリフトの加速）が生じ得る。

特開平５−２２４１６３号公報

上記背景より、バイアス電極を有する導波路型光素子において、当該バイアス電極を介した基板への高電界印加により発生するＤＣドリフト現象の加速を効果的に防止することが望まれている。

本発明の一の態様は導波路型光素子であり、当該導波路型光素子は、電気光学効果を有する基板と、前記基板上に形成された２つの光導波路と、当該光導波路を伝搬する光波を制御するＲＦ電極と、ＤＣ電圧を印加するためのＤＣバイアス電極と、を備え、前記基板上には非導電性材料で構成される非導電層が形成され、当該非導電層上には導電性材料で構成される電荷分散層が形成されており、前記ＲＦ電極及び前記バイアス電極は、それぞれ、前記電荷分散層上に形成された下地層と当該下地層上に形成された上部層から成り、前記バイアス電極の前記下地層は、前記ＲＦ電極の前記下地層よりも厚さが厚く形成されている。
本発明の他の態様によると、前記非導電層は二酸化珪素（ＳｉＯ_２）を含み、前記電荷分散層はシリコンであり、前記下地層はチタンを含み、前記上部層はＡｕを含む。
本発明の他の態様によると、前記バイアス電極の前記下地層の厚さは、５０ｎｍ以上である。

本発明の一実施形態に係る導波路型光素子の構成を示す図である。 図１に示す導波路型光素子のＡＡ断面矢視図である。 図１に示す導波路型光素子のＢＢ断面矢視図である。 図１に示す導波路型光素子のＣＣ断面矢視図である。 電荷分散膜を用いる場合の、ＤＣドリフト量の電極下地層材料への依存性に関する実験結果の一例を示す図である。 電荷分散膜を用いない場合の、ＤＣドリフト量の電極下地層材料への依存性に関する実験結果の一例を示す図である。 図６の実験に用いた導波路型光素子の断面図である。

以下、図面を参照して、本発明の実施の形態を説明する。

図１は、本発明の一実施形態に係る導波路型光素子の構成を示す図である。また、図２は図１に示す導波路型光素子ＡＡ断面矢視図、図３はＢＢ断面矢視図、図４はＣＣ断面矢視図である。
本導波路型光素子１０は、基板１００表面にマッハツェンダ（ＭＺ、Mach-Zehnder）型光導波路１０２が形成された、マッハツェンダ型光変調器である。

基板１００は、電気光学材料であるニオブ酸リチウム（ＬＮ）から成る基板であり、例えばＺカットのＬＮ基板である。基板１００表面に形成されたＭＺ型光導波路１０２は、並行導波路１０４、１０６を有する。

基板１００の表面上には、非導電性の材料から成る非導電層１２０と、当該非導電層１２０内における空間電荷の局在を解消するための電荷分散層１２２と、が形成されている（図２等参照）。

非導電層１２０は、例えば、ＭＺ型光導波路１０２を伝搬する光波が後述する電極１０８等により吸収されて光損失を生ずるのを避けること等を目的として設けられる、いわゆるバッファ層であるものとすることができ、例えば基板１００よりも誘電率の低い材料（例えば、二酸化珪素（ＳｉＯ_２））により構成される。また、電荷分散層１２２は、例えばシリコン（Ｓｉ）の層とすることができる。

並行導波路１０４、１０６の直上部の、電荷分散層１２２の上には、それぞれ、当該並行導波路１０４、１０６に沿って高周波（ＲＦ）電極１０８、１１０が形成されており（図２）、ＲＦ電極１０８、１１０のそれぞれから所定の離間距離だけ離れて当該ＲＦ電極１０８、１１０を挟むように、接地電極１１２、１１４、１１６が形成されている。ＲＦ電極１０８と接地電極１１２、１１６との間、及びＲＦ電極１１０と接地電極１１２、１１４との間には、並行導波路１０４、１０６を伝搬する光波を制御するための高周波信号がそれぞれ印加される。これらの高周波信号により、例えばＭＺ型光導波路１０２の図示左端から入力された光が変調（例えば、強度変調）されて、図示右端から出力される。

また、電荷分散層１２２の上には、また、ドリフト現象を補償するためのバイアス電極１５０が形成されている（図３）。バイアス電極１５０は、並行導波路１０４、１０６の直上部に、それぞれ、当該並行導波路１０４、１０６に沿って形成された動作電極１５２、１５４と、当該動作電極１５２、１５４のそれぞれから所定の離間距離だけ離れて当該動作電極１５２、１５４を挟むように設けられた基準電極１６０、１６２、１６４とで構成されている。

基準電極１６０、１６２、１６４には、基準となる電位が印加され、動作電極１５２、１５４には、当該基準となる電位に対する正電圧又は負電圧が印加される。これにより、並行導波路１０４、１０６の間に屈折率差を発生させて、上述したドリフト現象により生ずる電圧シフト量（すなわち、ＲＦ電極１０８、１１０による光変調動作に必要な電圧のシフト量）が補償される。

なお、上述した各電極１０８、１１０、１１２、１１４、１１６、１５２、１５４、１６０、１６２、１６４は、いずれも、電荷分散層１２２上に形成されており、以下に示すように、電荷分散層１２２上に形成された下地層と、当該下地層上に形成された上部層とで構成される。特に、本実施形態に係る導波路型光素子１０では、光変調のための高周波電圧が印加されるＲＦ電極１０８、１１０、及び接地電極１１２〜１１６と、ドリフト補償のための高電圧が印加されるバイアス電極１５０とで、下地層の厚さが異なるものとなっている。

図２において、ＲＦ電極１０８、１１０及び接地電極１１２、１１４、１１６のそれぞれは、電荷分散層１２２上に形成された下地層２０８ａ、２１０ａ、２１２ａ、２１４ａ、２１６ａと、これらの下地層の上にそれぞれ形成された上部層２０８ｂ、２１０ｂ、２１２ｂ、２１４ｂ、２１６ｂとにより構成されている。下地層２０８ａ、２１０ａ、２１２ａ、２１４ａ、２１６ａは、例えばチタン（Ｔｉ）であり、上部層２０８ｂ、２１０ｂ、２１２ｂ、２１４ｂ、２１６ｂは、例えば金（Ａｕ）である。

同様に、図３において、バイアス電極１５０を構成する動作電極１５２、１５４及び基準電極１６０、１６２、１６４のそれぞれは、電荷分散層１２２上に形成された下地層２５２ａ、２５４ａ、２６０ａ、２６２ａ、２６４ａと、これらの下地層の上にそれぞれ形成された上部層２５２ｂ、２５４ｂ、２６０ｂ、２６２ｂ、２６４ｂとにより構成されている。下地層２０８ａ、２１０ａ、２１２ａ、２１４ａ、２１６ａは、例えばチタン（Ｔｉ）であり、上部層２０８ｂ、２１０ｂ、２１２ｂ、２１４ｂ、２１６ｂは、例えば金（Ａｕ）である。

上述したように、本実施形態の導波路型光素子１０では、光変調のための高周波電圧が印加されるＲＦ電極１０８、１１０、及び接地電極１１２〜１１６と、ドリフト補償のための高電圧が印加されるバイアス電極１５０とで、下地層の厚さが異なるものとなっている。例えば、ＲＦ電極１０８、１１０、及び接地電極１１２〜１１６の下地層２０８ａ、２１０ａ、２１２ａ、２１４ａ、２１６ａは、当該ＲＦ電極１０８、１１０に印加する高周波の帯域に依存して、例えば当該高周波が２５Ｇｂａｕｄの場合には、例えば２５ｎｍであり、一方、バイアス電極１５０の下地層２５２ａ、２５４ａ、２６０ａ、２６２ａ、２６４ａは、バイアス電極１５０により並行導波路１０４、１０６に印加される電界に依存して、例えば当該電界が１〜２Ｖ／μｍの場合には、例えば５０μｍである。

本願発明の発明者の知見によると、バイアス電極１５０により基板１００内に誘導される電界が高い場合には、ＭＺ型光導波路１０２に誘導されるＤＣドリフトの増加傾向（増加の速度）は、下地層２５２ａ、２５４ａ、２６０ａ、２６２ａ、２６４ａ（以下、総称して「下地層２５２ａ等」ともいう）の厚さに依存し、下地層２５２ａ等の厚さが或る閾値を下回ると、ＤＣドリフトの増加の加速度が顕著に高まる。

図５は、実験により得られた下地層の厚さと２４時間当たりのＤＣドリフト量（電圧シフト量）との関係を示す図である。実験は、上述した光素子１０と同様に、ＺカットのＬＮ基板を用いて行った。ＺカットのＬＮ基板を用いた場合、焦電効果により、温度変化の際に発生する電荷に起因する温度ドリフトの問題が顕著であるため、電荷分散層１２２を非導電層１２０上に形成する対策をとった。電荷分散膜としてシリコンＳｉを主成分とする半導電性材料を用い、上部電極材として導電性と化学的安定性に優れる金（Ａｕ）を用いた。光導波路は、Ｔｉ拡散法によって形成した。非導電層１２０には、Ｉｎ_２Ｏ_３及びＴｉＯ_２をドープしたＳｉＯ_２を用いた。Ｉｎ_２Ｏ_３及びＴｉＯ_２の濃度は、それぞれおよそ５ｍｏｌ％、６ｍｏｌ％、非導電層１２０の膜厚は０．５５μｍである。さらに、バッファ層上の電荷分散膜としてＳｉ膜をスパッタ法にて形成した。下地層２５２ａ、２５４ａ、２６０ａ、２６４ａには、付着力に優れるＴｉおよびＮｉを用いた。電極の上部層は金（Ａｕ）とし、電界メッキ法で形成した。バイアス電極と光導波路の位置関係は、図３と同等である。電極１５２と接地電極１６０，１６２，１６４との間隔は１５μｍである。

ＤＣドリフトの測定は、一定のバイアス状態を保つバイアス追尾法（H.Nagata, K.Kiuchi, S.Shimotsu, J.Ogiwara, and J.Minowa, "Estimation of direct current bias and drift of Ti:LiNbO₃ optical modulators", J.Appl.Phys., vol.76, no.3, pp.1405-1408 (1994) ）用いた。初期印可電圧は±１０Ｖであり、測定環境温度は８５℃である。バイアス電極への初期印加電圧１０Ｖであり、２４時間後のバイアス印加電圧と初期印加電圧の差をバイアス変動量として示してある。

図５に示す結果から、Ｔｉを用いた場合もＮｉを用いた場合も、ＤＣドリフト量は、下地層２５２ａ、２５４ａ、２６０ａ、２６４ａのＴｉの膜厚に依存しており、膜厚が大きいほどＤＣドリフト量は小さい傾向がある。ＤＣドリフト量を低減する効果は、厚さ５０ｎｍ以上で、ほぼ飽和することがわかる。結果は示さないが、下地層としてＣｒ、Ａｌ、ＴａＮ，ＴｉＮなどを用いた場合も同様の傾向が見られる。

この現象は、次のように説明することができる。
ＤＣドリフトは、非導電層１２０、基板１００、あるいは光導波路１０４における、空間電荷の発生や移動に起因する。ＤＣドリフト量の加速因子は、環境温度の上昇や入射光強度の増加のほかに、非導電層１２０、基板１００、光導波路１０４，１０６へのキャリア注入や外部電界、応力・歪みなどに起因する、電荷担体の発生などが考えられる。キャリア注入は、電極の下地層の材料に依存する現象であるが、我々の試験結果では、ＤＣドリフト変動量と電極下地層の材料の仕事関数との依存性は不明瞭であった。その一方で、下地層の膜厚に強い依存性が見られた。Ｔｉ、Ｃｒ，Ｎｉなど、いずれの下地層の材料においても、下地層の膜厚が大きい下地層を形成したものはバイアス変動量が小さい傾向があった。さらに、非導電層１２０、基板１００、及び又は光導波路１０４に偏在固定された空間電荷を拡散させるべく電極間をショートさせて高温に保持した後に、再度ＤＣドリフトバイアス追尾法で評価した。下地層の膜厚が５０ｎｍ以上のデバイスは、１度目の試験結果とほぼ同じ特性を示したが、膜厚が５０ｎｍ未満のデバイスでは、１度目の試験結果よりさらに悪化する傾向が見られた。

我々は、ＤＣドリフト変動量が１５Ｖを超えたデバイス（つまり、印加電圧が２５Ｖ以上に達したデバイス）を分解解析したところ、バイアス電極の下部の一部に金シリサイドとみられる異相が検出された。形状は、サブミクロン〜２ミクロンの粒状ないし柱状であり一部は針状であり、発生箇所はバイアス電極の下部に限定されている。膜厚が５０ｎｍ以上の下地層を形成したものでは、金シリサイドの異相の検出は皆無ではないが、異相の量は厚さ５０ｎｍ未満のものに比べて格段に少さく、異相の粒径も小さいことがわかった。これらの結果より、金シリサイドの異相の発生が、ＤＣドリフトの加速を誘因している可能性が高いこと、また、下地層の膜厚が５０ｎｍ以上とすれば、金シリサイドの発生のバリヤ層としての実用上の効果が得られる、と推定できる。

なお、バイアスドリフト量が１５Ｖを超えたデバイスの一部では、電圧を印加した電極下部の光導波路部に分極方位が反転した微小部位（マイクロドメイン）も多数観察されている。シリサイド類は金属より硬く、また靱性をあわせもつため、導電性のプローブとして用いられるほどである。観察事例から、金シリサイドが発生し、金シリサイドによるスパイク効果によりバッファ層に局所的な絶縁破壊や前駆現象であるキャリア注入が起きて、バイアスドリフトが加速した事例もあると推定される。

また、下地層の厚さ５０ｎｍ未満のもののデバイスであっても、試験前のものや印加電圧がおおむね２０Ｖ以下のものにおいては、金シリサイドの検出は皆無ではないが、ＤＣドリフト特性試験後のデバイスに比べてはるかに少ない。このことから、Ａｕシリサイドはバイアス電圧の印加によって、発生、成長していると判断できる。なお、金シリサイドが大きく延伸成長して電極間にショートを起こす事例（特開１９９５−０８４２２８号公報参照）は見られなかった。これは、シリサイド化の固相反応を促進する水や水蒸気が、デバイスの筐体から排除されているためと考えられる。

今回の我々のＬｉＮｂＯ_３結晶を基板１００に用いた試験では、ＤＣドリフト量の電極の下地層の材料への依存が不明瞭であり、また、特開２０１１−１１８４３８号公報で可能性が指摘されている電子注入現象の発生は確認できなかった。これは、Ｓｉの仕事関数は４前後であるためと考えられる。Ｔｉ，Ｎｉ、Ｃｒ、Ａｌ．ＴｉＮ，ＴａＮなどの金属は仕事関数が４．１以上であるため下地層とした場合でも、非導電層、基板１００や光導波路１０４へのキャリア注入における下地層の金属の仕事関数の影響は小さいと考えられる。

つまり、電荷分散層としてＳｉを主成分とする材料を用いた場合には、電極の下地層に誘電体結晶への電子注入が懸念されるような金属材料、つまりＴｉやＣｒなどの仕事関数が５ｅＶ未満の金属材料を使用することができる。だだし、金シリサイド粒子の発生を防ぐ必要があり、膜厚を５０ｎｍ以上にする必要がある。Ｔｉ、Ｎｉ、Ｃｒなど、いずれの金属でも５０ｎｍで金シリサイドの発生を抑制できるのは、厚さ５０ｎｍ程度の成膜でほぼ連続膜状態になっており、ＳｉとＡｕの固相反応のバリヤ層となっているためと推定される。厚さ５０ｎｍや７５ｎｍ程度のＴｉ、Ｎｉ、Ｃｒいずれの膜でも、透過光試験を行うとピンホールは検出されることから、完全な連続膜とはいえない。しかし、ほぼ３０ｎｍ程度の膜厚で、エリプソメトリ法による膜厚の計測が不可能になることから、光がほとんど透過しない連続膜状態となっていると考えられる。

したがって、バイアス電極１５０における下地層２５２ａ等の厚さを、当該バイアス電極１５０により基板１００内に誘導される電界の強度に依存する所定の厚さよりも厚くすることで、ＤＣバイアスの増加の加速度の上昇を抑制することができる。

一方で、ＲＦ電極１０８、１１０に関して言えば、これらＲＦ電極１０８、１１０に印加される電圧は、一般に、バイアス電極１５０に印加される電圧に比べれば遥かに小さく、ＲＦ電極１０８、１１０により基板１００内に誘導される電界に起因したＤＣドリフトの増加量は、バイアス電極１５０が基板１００内に誘導する電界に起因したＤＣドリフトに比べれば無視し得る程度のものである。また、ＲＦ電極１０８、１１０に印加される高周波の観点からは、下地層として適するＴｉ、Ｎｉ，Ｃｒなどの金属はＡＵ，Ａｇ，Ｃｕ等に比べて導電性が小さい金属であるので、下地層２５２ａの厚さは薄いほど好ましい。

効率動作や広帯域動作を実現するにはＲＦ電極におけるミリ波帯信号の減衰を小さくすることが必須であり、いわゆる表皮効果を考慮する必要がある。たとえば良導体Ａｕを用いた電極においては、３０ＧＨｚ、５０ＧＨｚ、１００ＧＨｚにおける表皮深さは、それぞれ、４３７ｎｍ、３３８ｎｍ、２３９ｎｍであり、電流のほとんどはそれらより浅い部分（表皮に近い部分）を流れる。そのため、表皮からわずか５０ｎｍ程度の電極材料が、良導体ＡｕからＴｉ，Ｎｉ、Ｃｒなどに置き換わるだけで、導体損失が増大し、特性の劣化が顕著となる。下地膜の厚さは、表皮深さの十分の一程度以下に抑えておくことが、ミリ波帯での動作特性を確保する上で必要である。たとえば、３０ＧＨｚ以上のミリ波帯で動作させる変調器においては、制御電極部の下地膜の厚さは４０ｎｍ以下にし、バイアス電極部の下地電極を５０ｎｍ以上にすることが望ましい。

このため、光変調動作に要する高周波信号の振幅電圧を小さく抑えつつ、ドリフト補償動作に伴うＤＣドリフトの加速現象を抑制するための光導波路素子１０の構成としては、下地層２５２ａ等や上部層２５２ｂ等に用いる金属の種類やＲＦ電極１０８等に印加する高周波信号の帯域には依存するものの、少なくともＲＦ電極１０８、１１０における下地層２０８ａ等の厚さに対し、バイアス電極１５０における下地層２５２ａ等の厚さを厚くすることが効果的である。

そして、より具体的な一例としては、実用に供される一般的な光導波路デバイスにおける具体的な条件として、例えばバイアス電極１５０により基板１００内に誘導される電界が１〜２Ｖ／μｍである場合において、下地層２５２ａ等をＴｉ、上部層２５２ｂ等をＡｕとした場合には、下地層２５２ａ等の厚さを５０ｎｍ以上とすることで、ＤＣバイアスの増加の加速度上昇を効果的に抑制できる。

以上、説明したように、本実施形態に係る光導波路素子１０では、ＲＦ電極１０８、１１０及び対応する接地電極１１２〜１１６をそれぞれ構成する下地層１０８ａ等の厚さに対し、バイアス電極１５０の下地層２５２ａ等の厚さが厚く形成されている。これにより、光導波路素子１０では、光変調動作に必要な高周波信号振幅電圧を低減しつつ、ドリフト補償に伴う高電界印加に起因したＤＣドリフトの増加加速度の上昇を効果的に抑制することができる。

なお、上述した実施形態においては、一例としてＺカットのＬＮ基板１００を用いるものとしたが、これに限らず、ＸカットのＬＮ基板を用いて構成することもできる。

なお、電荷分散膜１２２にＳｉやＳｉを主成分とする材料以外を用いた場合や電荷分散膜１２２を形成しない場合には、ＤＣドリフト量の電極の下地材料への依存性が明確になるため、電極の下地材料の選定には配慮が必要である。図６は、図７に示す電荷分散膜を形成しない構成のデバイスにおけるＤＣドリフト量の電極下地層の材料依存性を示したものである。

図７に示すデバイスでは、焦電による温度ドリフトの影響を極力排除するために、基板７００としてＸカットのＬｉＮｂＯ_３を基板として用いた。光導波路７０２、７０４は、Ｔｉ拡散法によって形成した。非導電層７１０は、ＳｉＯ_２膜を真空蒸着法で形成した。非導電層７１０の膜厚は０．５５μｍであり、非導電層７１０上には、電荷分散膜は形成していない。バイアス電極７２０、７３０、７４０のそれぞれの下地層７２２ａ、７３２ａ、７４２ａの設定膜厚は、いずれも５０ｎｍである。バイアス電極７２０、７３０、７４０のそれぞれの上部層７２２ｂ、７３２ｂ、７４２ｂの金（Ａｕ）は、電界メッキ法で形成した。図７に示す信号電極７３０と接地電極７２０との間隔ｄ７０は１５μｍ、信号電極７３０と接地電極７４０との間隔ｄ７２は３０μｍであり、各導波路への電界の強さが等しくならない構造にしてある。ＤＣドリフト量の測定方法は、前述と同様である。

図６から、
・仕事関数が５ｅＶ以上の材料と５ｅＶ未満の材料では、ＤＣドリフト現象に差が見られること、
・ＤＣドリフト量は、仕事関数が５ｅＶ以上の材料を用いた場合の方が小さいこと、
・仕事関数が５ｅＶ未満の材料を用いた場合には負の電圧を印加した場合のＤＣドリフト量が大きいこと、
などがわかり、キャリア注入現象、おそらくは電子注入が起きていると考えられる。なお、下地層７２２ａ、７３２ａ、７４２ａの厚さは５０ｎｍであり、ほぼ連続膜となっていることから、仕事関数がおよそ４．９である上部電極７２２ｂ、７３２ｂ、７４２ｂの材料であるＡｕの影響は小さいと考えられる。

また、ここでは、下地層７２２ａ、７３２ａ、７４２ａの膜厚をほぼ連続膜となる５０ｎｍに設定して試作したが、Ｎｉ、Ｇｅ、ＴｉＮ、ＴａＮなどの仕事関数が５ｅＶ以上の材料を下地層として用いる場合には、連続膜でなく島状に形成されていても、上記ドリフト現象の加速をある程度有効に抑制することができる、とも考えられる。しかし、Ｎｉ、Ｇｅ、ＴｉＮ、ＴａＮなどは、比較的硬い導電材料でありことから、一部にしか形成されていないと前述の金シリサイドによるスパイク効と同様な現象が起こりやすいとも考えられ、ＤＣドリフト特性が悪化する恐れがある。Ｎｉ、Ｇｅ、ＴｉＮ、ＴａＮのスパッタ成膜の初期段階では、隙間の広い状態（つまり不連続な膜として）で柱状結晶状に成長し、２０ｎｍ程度の膜厚で基板の被覆割合がほぼ５０％程度に達することが知られているので、スパイク効果を回避するには、下地層の膜厚は２０ｎｍ以上とするのが望ましいであろう。

なお、上述の実施形態ではバイアス電極１０の上部層２０８ｂ、２１０ｂ、２１２ｂ、２１４ｂ、２１６ｂとしてＡｕを用いたが、バイアス電極は、高周波線路としての特性は不要である。このため、バイアス電極の上部層は、電気抵抗が特に小さな材料である必要はなく、また、当該上部層の厚さや断面積の設計自由度は高い。Ｃｒ，Ｎｉ，Ａｌ，Ｃｕ，Ａｇ，Ｐｔ，Ｉｒ、Ｇｅ、Ｔｉ，Ｔａ，ＴｉＮ、ＴａＮなどの材料を上部層の材料として用いてもよいことはいうまでもない。また、下地層を形成せずに、仕事関数が５ｅＶ以上の材料を用いて上部層を形成してもよい。しかし、電気的抵抗、電極材料の化学的安定性、形成のしやすさ、ワイヤボンディングなどの配線の容易さ、基板に与える応力歪みの影響を勘案すると、総合的には、金Ａｕやその合金は上部層として適した材料といえる。

また、ＤＣドリフト特性の下地層の仕事関数への依存性や印可電圧の極性への依存性が明瞭になるＤＣバイアス電界の強さや環境温度は、電荷分散層、非導電層の材料や組成、膜厚、成膜方法などに依存する。電荷分散膜１２２にＳｉ_３Ｎ_４−ｘ系の材料を用いた場合にはＤＣバイアス電界が小さくとも下地層材料への依存性が比較的明瞭であるが、電荷分散膜１２２も非導電層１２０も共に形成しない場合には、それらの依存性は明瞭ではない。しかしながら、われわれの経験では、上述の電荷分散膜１２２を形成しない場合と類似する傾向は認められるため、下地層材料の選択は、ＤＣドリフト特性の改善に一定の有効性があると考えられる。

また、ＤＣドリフト量のバイアス電圧極性間の差異は、非導電層１２０、電荷分散膜１２０の材料組成や成膜方法、基板１００の結晶方位にも依存することもわかっている。よって、差動駆動でＤＣバイアスを調整する場合や、両極性のＤＣバイアスを印可する場合には、電極下地層の選択のほか、非導電層１２０、電荷分散膜１２２の材料組成や成膜方法、基板１００の結晶方位にも配慮する必要がある。

１０・・・導波路型光素子、１００・・・基板、１０２・・・ＭＺ型光導波路、１０４、１０６・・・並行導波路、１０８、１１０・・・ＲＦ電極、１１２、１１４、１１６・・・接地電極、１２０・・・非導電層、１２２・・・電荷分散層、１５０・・・バイアス電極、１５２、１５４・・・動作電極、１６０、１６２、１６４・・・基準電極、２５２ａ、２５４ａ、２６０ａ、２６２ａ、２６４ａ・・・下地層、２５２ｂ、２５４ｂ、２６０ｂ、２６２ｂ、２６４ｂ・・・上部層。

Claims (3)

1. 電気光学効果を有する基板と、
   前記基板上に形成された２つの光導波路と、
   当該光導波路を伝搬する光波を制御するＲＦ電極と、
   ＤＣ電圧を印加するためのＤＣバイアス電極と、
   を備え、
   前記基板上には非導電性材料で構成される非導電層が形成され、当該非導電層上には導電性材料で構成される電荷分散層が形成されており、
   前記ＲＦ電極及び前記バイアス電極は、それぞれ、前記電荷分散層上に形成された下地層と当該下地層上に形成された上部層から成り、
   前記バイアス電極の前記下地層は、前記ＲＦ電極の前記下地層よりも厚さが厚く形成されている、
   導波路型光素子。
2. 前記非導電層は二酸化珪素（ＳｉＯ_２）を含み、前記電荷分散層はシリコンであり、前記下地層はチタンを含み、前記上部層はＡｕを含む、
   請求項１に記載の光導波路素子。
3. 前記バイアス電極の前記下地層の厚さは、５０ｎｍ以上である、
   請求項２に記載の光導波路素子。

Images