JP2017154424A - 液体吐出装置、容量性負荷駆動用集積回路装置、容量性負荷駆動回路及び容量性負荷駆動方法 - Google Patents

Abstract

【課題】自励発振周波数が低いときの昇圧に起因するノイズを低減させることが可能な液体吐出装置を提供すること。【解決手段】変調信号を生成する変調部と、増幅制御信号を生成するゲートドライバーと、増幅変調信号を生成するトランジスターと、駆動信号を生成するローパスフィルターと、駆動信号を変調部に帰還する帰還回路と、第１クロック信号と第２クロック信号とのいずれか一方に基づいて昇圧した電圧をゲートドライバーに供給する昇圧回路と、昇圧制御部と、圧電素子と、キャビティーと、ノズルと、を備え、第２クロック信号の立ち上がり又は立ち下がりの変化点は、自励発振によって発生する第３クロック信号に同期し、昇圧制御部は、第３クロック信号と第１クロック信号とに基づいて第２クロック信号を生成し、第１クロック信号の周波数の２倍の周波数は、第３クロック信号の周波数の最小値よりも高く、最大値よりも低い、液体吐出装置。【選択図】図１３

Description

本発明は、液体吐出装置、容量性負荷駆動用集積回路装置、容量性負荷駆動回路及び容量性負荷駆動方法に関する。

インクを吐出して画像や文書を印刷するインクジェットプリンターなどの液体吐出装置には、圧電素子（例えばピエゾ素子）を用いたものが知られている。圧電素子は、ヘッドユニットにおいて複数のノズルのそれぞれに対応して設けられ、それぞれが駆動信号にしたがって駆動されることにより、ノズルから所定のタイミングで所定量のインク（液体）が吐出されて、ドットが形成される。圧電素子は、電気的にみればコンデンサーのような容量性負荷であるので、各ノズルの圧電素子を動作させるためには十分な電流を供給する必要がある。

このため、上述の液体吐出装置においては、増幅回路で増幅した駆動信号をヘッドユニット（インクジェットヘッド）に供給して、圧電素子を駆動する構成となっている。増幅回路としては、増幅前の源信号をＡＢ級などで電流増幅する方式が挙げられるが、エネルギー効率が悪いので、近年では、Ｄ級アンプについて提案されている（特許文献１参照）。

特開２０１３−１４６９６８号公報

特許文献１で提案されている液体吐出装置は、自励発振型の変調方式でパルス変調した信号に基づいてインクジェットヘッド用のＤ級アンプを駆動する。インクジェットヘッド用のＤ級アンプでは吐出精度を得る（出力波形を高精度化する）ために、オーディオ用のＤ級アンプと比較して２０倍以上の高い周波数で自励発振することが必要となる。しかしながら、この高い自励発振周波数のために、様々なノイズの影響を受けやすいといった特徴がある。例えば、Ｄ級アンプ用の昇圧回路で発生するノイズによりＤ級アンプに誤動作が発生し、吐出精度が劣化する可能性がある。このノイズによるＤ級アンプの誤作動を回避するためには、昇圧回路の昇圧クロックを変調信号に同期させることが有効である。

しかしながら、駆動回路の動作電流がピークとなる、自励発振周波数が最大のときでも昇圧が十分に行われるように調整されるため、自励発振周波数が低いときには過剰な昇圧が行われ、昇圧に起因するノイズが増加し、吐出精度が劣化するおそれがあるという問題がある。

本発明は、以上のような問題に鑑みてなされたものであり、本発明のいくつかの態様によれば、自励発振周波数が低いときの昇圧に起因するノイズを低減させることが可能な液体吐出装置、容量性負荷駆動用集積回路装置、容量性負荷駆動回路及び容量性負荷駆動方法を提供することができる。

本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態
様または適用例として実現することが可能である。

［適用例１］
本適用例に係る液体吐出装置は、源信号をパルス変調した変調信号を生成する変調部と、前記変調信号に基づいて、増幅制御信号を生成するゲートドライバーと、前記増幅制御信号に基づいて、前記変調信号が増幅された増幅変調信号を生成するトランジスターと、前記増幅変調信号を復調して駆動信号を生成するローパスフィルターと、前記駆動信号を前記変調部に帰還する帰還回路と、第１クロック信号と第２クロック信号とのいずれか一方に基づいて昇圧した電圧を、前記ゲートドライバーに供給する昇圧回路と、前記昇圧回路における昇圧の制御を行う昇圧制御部と、前記駆動信号が印加されることで変位する圧電素子と、内部に液体が充填され、前記圧電素子の変位により、内部容積が変化するキャビティーと、前記キャビティーに連通し、前記キャビティーの内部容積の変化に応じて前記キャビティー内の前記液体を液滴として吐出するノズルと、を備え、前記第２クロック信号の立ち上がり又は立ち下がりの変化点は、前記変調部、前記ゲートドライバー、前記トランジスター、前記ローパスフィルター及び前記帰還回路の自励発振によって発生する第３クロック信号に同期し、前記昇圧制御部は、前記第３クロック信号と前記第１クロック信号とに基づいて前記第２クロック信号を生成し、前記第１クロック信号の周波数の２倍の周波数は、前記第３クロック信号の周波数の最小値よりも高く、前記第３クロック信号の周波数の最大値よりも低い。

本適用例に係る液体吐出装置によれば、第３クロック信号の周波数、すなわち、自励発振周波数が第１クロック信号の周波数の２倍の周波数よりも高いときは、サンプリング定理が満たされるため、第２クロック信号の周波数は、第１クロック信号の周波数と一致する。一方、自励発振周波数が第１クロック信号の周波数の２倍の周波数よりも低いときは、サンプリング定理が満たされないため、第２クロック信号の周波数は、自励発振周波数と第１クロック信号の周波数との差と一致し、第１クロック信号の周波数よりも低くなる。従って、昇圧回路が第２クロック信号に基づいて昇圧することにより、自励発振周波数が第１クロック信号の周波数の２倍の周波数よりも高いときは昇圧回路の昇圧能力が一定に保持され、自励発振周波数が第１クロック信号の周波数の２倍の周波数よりも低いときは、自励発振周波数が低いほど昇圧回路の昇圧能力が低くなる。その結果、本適用例に係る液体吐出装置によれば、自励発振周波数が低いときに過剰な昇圧が行われることがなく、自励発振周波数が低いときの昇圧に起因するノイズを低減させることができる。

また、本適用例に係る液体吐出装置によれば、第２クロック信号の立ち上がり又は立ち下がりの変化点は、自励発振によって生成される第３クック信号に同期しているので、昇圧回路が第２クロック信号に基づいて昇圧することにより、常に、昇圧回路でノイズが発生するタイミングを自励発振における所望のタイミング（ノイズの影響を受けにくいタイミング）に近づけることができる。従って、本適用例に係る液体吐出装置によれば、昇圧回路のノイズが駆動信号に与える影響を低減し、吐出精度の劣化のおそれを低減させることができる。

［適用例２］
上記適用例に係る液体吐出装置において、前記第１クロック信号の周波数は、前記第３クロック信号の周波数の最小値よりも低くてもよい。

第３クロック信号の周波数、すなわち、自励発振周波数の最大値と最小値との差が、第１クロック信号の周波数以上の場合、自励発振周波数が最小値と最大値の間の範囲で変化すると、第２クロック信号の周波数がゼロとなり、第２クロック信号のパルスが発生せずに昇圧動作が行われない場合が存在する。しかしながら、本適用例に係る液体吐出装置では、自励発振周波数が第１クロック信号の周波数の２倍の周波数よりも低いとき、第２ク
ロック信号の周波数は、自励発振周波数と第１クロック信号の周波数との差と一致するが、第１クロック信号の周波数が自励発振周波数の最小値よりも低いので、第２クロック信号の周波数がゼロとなることがない。従って、本適用例に係る液体吐出装置によれば、第２クロック信号のパルスが発生し、確実に昇圧回路による昇圧動作が行われる。

［適用例３］
上記適用例に係る液体吐出装置において、前記昇圧制御部は、前記第１クロック信号に基づいて昇圧する制御を行った後、前記第２クロック信号に基づいて昇圧する制御を行ってもよい。

本適用例に係る液体吐出装置によれば、昇圧回路は、自励発振によって第３クロック信号が生成される前（第２クロック信号が発生する前）に、第１クロック信号に基づいて昇圧することができる。また、昇圧回路は、第２クロック信号が発生した後は、第２クロック信号に基づいて昇圧することができるので、昇圧された電圧が低下して自励発振が停止するおそれを低減させることができる。

［適用例４］
上記適用例に係る液体吐出装置において、前記昇圧制御部は、第１モードにおいて前記第１クロック信号に基づいて昇圧する制御を行い、前記第１モードから第２モードに移行し、前記第２モードにおいて、前記第２モードに移行してから所定の期間が経過する前は前記第１クロック信号に基づいて昇圧する制御を行い、前記所定の期間が経過した後は前記第２クロック信号に基づいて昇圧する制御を行ってもよい。

本適用例に係る液体吐出装置によれば、第２モードに移行後も昇圧回路が第１クロック信号に基づいて昇圧を継続することができる。また、所定期間を、第２モードに移行してから自励発振が開始するまでに要する期間よりも長い期間とすれば、昇圧回路は、所定の期間が経過後も第２クロック信号に基づいて昇圧を継続することができる。したがって、昇圧された電圧が低下して自励発振が停止するおそれを低減させることができる。

［適用例５］
上記適用例に係る液体吐出装置において、前記昇圧制御部は、前記第３クロック信号に含まれる少なくとも１つのパルスが前記昇圧制御部に入力された場合に、前記第２クロック信号に基づいて昇圧する制御を行ってもよい。

本適用例に係る液体吐出装置によれば、昇圧回路は、第１クロック信号に基づいて昇圧を行った後、自励発振が開始した後に第２クロック信号に基づいて昇圧するので、昇圧された電圧が低下して自励発振が停止するおそれを低減させることができる。

［適用例６］
上記適用例に係る液体吐出装置において、前記第３クロック信号は、前記変調信号であってもよい。

本適用例に係る液体吐出装置によれば、変調信号を第３クロック信号に兼用するので、回路規模の増加を低減させながら、昇圧回路のノイズが駆動信号に与える影響を低減し、吐出精度の劣化のおそれを低減させることができる。

［適用例７］
上記適用例に係る液体吐出装置において、前記第３クロック信号の周波数は、１ＭＨｚ以上８ＭＨｚ以下であってもよい。

上記適用例に係る液体吐出装置では、増幅変調信号を平滑化して駆動信号を生成し、駆動信号が印加されることによって圧電素子が変形して、ノズルから液体を吐出させる。ここで、液体吐出装置が例えば小ドットを吐出するための駆動信号の波形を周波数スペクトル解析すると、５０ｋＨｚ以上の周波数成分が含まれていることが判っている。このような５０ｋＨｚ以上の周波数成分を含む駆動信号を生成するためには、第３クロック信号の周波数（自励発振周波数）を１ＭＨｚ以上とする必要がある。もし、当該周波数を１ＭＨｚよりも低くしてしまうと、再現される駆動信号の波形のエッジが鈍って丸くなってしまう。換言すれば、角が取れて波形が鈍ってしまう。駆動信号の波形が鈍ると、波形の立ち上がり、立ち下がりエッジに応じて動作する圧電素子の変位が緩慢になり、吐出時の尾引きや、吐出不良などが発生する。一方、第３クロック信号の周波数（自励発振周波数）を８ＭＨｚよりも高くすれば、駆動信号の波形の分解能は高まる。ただし、トランジスターにおけるスイッチング周波数が上昇することによって、スイッチング損失が大きくなり、ＡＢ級アンプなどのリニア増幅と比べて、優位性を有する省電力性、省発熱性が損なわれてしまう。このため、上記適用例に係る液体吐出装置において、第３クロック信号の周波数（自励発振周波数）は、１ＭＨｚ以上８ＭＨｚ以下であることが好ましい。

［適用例８］
上記適用例に係る液体吐出装置において、前記昇圧回路は、チャージポンプ回路であってもよい。

本適用例に係る液体吐出装置によれば、昇圧回路がチャージポンプ回路で構成されるので小型化が可能であり、例えば、集積回路装置に搭載可能となる。また、昇圧回路がチャージポンプ回路で構成されるので、スイッチングレギュレーターで構成される場合に比べて、ノイズの発生を抑制することができる。したがって、昇圧回路のノイズが駆動信号に与える影響をさらに低減し、吐出精度の劣化のおそれをさらに低減させることができる。

［適用例９］
本適用例に係る容量性負荷駆動用集積回路装置は、源信号をパルス変調した変調信号を生成する変調部と、前記変調信号に基づいて、増幅制御信号を生成するゲートドライバーと、第１クロック信号と第２クロック信号とのいずれか一方に基づいて昇圧した電圧を、前記ゲートドライバーに供給する昇圧回路と、前記昇圧回路における昇圧の制御を行う昇圧制御部と、を備え、前記第２クロック信号の立ち上がり又は立ち下がりの変化点は、前記変調部及び前記ゲートドライバーの自励発振によって発生する第３クロック信号に同期し、前記昇圧制御部は、前記第３クロック信号と前記第１クロック信号とに基づいて前記第２クロック信号を生成し、前記第１クロック信号の周波数の２倍の周波数は、前記第３クロック信号の周波数の最小値よりも高く、前記第３クロック信号の周波数の最大値よりも低い。

［適用例１０］
本適用例に係る容量性負荷駆動回路は、源信号をパルス変調した変調信号を生成する変調部と、前記変調信号に基づいて、増幅制御信号を生成するゲートドライバーと、前記増幅制御信号に基づいて、前記変調信号が増幅された増幅変調信号を生成するトランジスターと、前記増幅変調信号を復調して駆動信号を生成するローパスフィルターと、前記駆動信号を前記変調部に帰還する帰還回路と、第１クロック信号と第２クロック信号とのいずれか一方に基づいて昇圧した電圧を、前記ゲートドライバーに供給する昇圧回路と、前記昇圧回路における昇圧の制御を行う昇圧制御部と、を備え、前記第２クロック信号の立ち上がり又は立ち下がりの変化点は、前記変調部、前記ゲートドライバー、前記トランジスター、前記ローパスフィルター及び前記帰還回路の自励発振によって発生する第３クロック信号に同期し、前記昇圧制御部は、前記第３クロック信号と前記第１クロック信号とに基づいて前記第２クロック信号を生成し、前記第１クロック信号の周波数の２倍の周波数
は、前記第３クロック信号の周波数の最小値よりも高く、前記第３クロック信号の周波数の最大値よりも低い。

［適用例１１］
本適用例に係る容量性負荷駆動方法は、容量性負荷を駆動する容量性負荷駆動方法であって、第１クロック信号と第２クロック信号とのいずれか一方に基づいて昇圧した電圧を生成し、前記容量性負荷の駆動信号に基づいて、源信号をパルス変調した変調信号を生成し、前記昇圧した電圧と前記変調信号とに基づいて、増幅制御信号を生成し、前記増幅制御信号に基づいて、前記変調信号が増幅された増幅変調信号を生成し、前記増幅変調信号を復調して前記駆動信号を生成し、前記駆動信号、前記変調信号、前記増幅制御信号及び前記増幅変調信号が伝搬する信号経路を含む自励発振回路の自励発振によって発生する第３クロック信号と前記第１クロック信号とに基づいて前記第２クロック信号を生成し、前記第２クロック信号の立ち上がり又は立ち下がりの変化点は、前記第３クロック信号に同期し、前記第１クロック信号の周波数の２倍の周波数は、前記第３クロック信号の周波数の最小値よりも高く、前記第３クロック信号の周波数の最大値よりも低い。

これらの適用例に係る容量性負荷駆動用集積回路装置、容量性負荷駆動回路及び容量性負荷駆動方法によれば、第３クロック信号の周波数、すなわち、自励発振周波数が第１クロック信号の周波数の２倍の周波数よりも高いときは、サンプリング定理が満たされるため、第２クロック信号の周波数は、第１クロック信号の周波数と一致する。一方、自励発振周波数が第１クロック信号の周波数の２倍の周波数よりも低いときは、サンプリング定理が満たされないため、第２クロック信号の周波数は、自励発振周波数と第１クロック信号の周波数との差と一致し、第１クロック信号の周波数よりも低くなる。従って、昇圧回路が第２クロック信号に基づいて昇圧することにより、自励発振周波数が第１クロック信号の周波数の２倍の周波数よりも高いときは昇圧回路の昇圧能力が一定に保持され、自励発振周波数が第１クロック信号の周波数の２倍の周波数よりも低いときは、自励発振周波数が低いほど昇圧回路の昇圧能力が低くなる。その結果、これらの適用例に係る容量性負荷駆動用集積回路装置、容量性負荷駆動回路及び容量性負荷駆動方法によれば、自励発振周波数が低いときに過剰な昇圧が行われることがなく、自励発振周波数が低いときの昇圧に起因するノイズを低減させることができる。

また、これらの適用例に係る容量性負荷駆動用集積回路装置、容量性負荷駆動回路及び容量性負荷駆動方法によれば、第２クロック信号の立ち上がり又は立ち下がりの変化点は、自励発振によって生成される第３クック信号に同期しているので、昇圧回路が第２クロック信号に基づいて昇圧することにより、常に、昇圧回路でノイズが発生するタイミングを自励発振における所望のタイミング（ノイズの影響を受けにくいタイミング）に近づけることができる。従って、これらの適用例に係る容量性負荷駆動用集積回路装置、容量性負荷駆動回路及び容量性負荷駆動方法によれば、昇圧回路のノイズが駆動信号に与える影響を低減し、吐出精度の劣化のおそれを低減させることができる。

液体吐出装置の概略構成を示す図である。 液体吐出装置の電気的な構成を示すブロック図である。 ヘッドユニットにおける吐出部の構成を示す図である。 ヘッドユニットにおけるノズル配列を示す図である。 図４に示したノズル配列による画像形成の基本解像度を説明するための図である。 ヘッドユニットにおける選択制御部の動作を説明するための図である。 ヘッドユニットにおける選択制御部の構成を示す図である。 ヘッドユニットにおけるデコーダーのデコード内容を示す図である。 ヘッドユニットにおける選択部の構成を示す図である。 選択部により選択される駆動信号を示す図である。 駆動回路（容量性負荷駆動回路）の回路構成を示す図である。 駆動回路の動作を説明するための図である。 第１ゲートドライバー、第２ゲートドライバー、昇圧回路及び昇圧制御部の回路構成を示す図である。 集積回路装置の動作モードについて説明するための図である。 集積回路装置の動作モードについて説明するための図である。 集積回路装置のタイミングチャートの一例を示す図である。 ＤＡＣに入力されるデータと自励発振周波数との関係を示す図である。 駆動信号の台形波形を示す図である。 比較例における自励発振周波数と昇圧周波数との関係を示す図である。 比較例において自励発振周波数が最大のときの信号波形を示す図である。 比較例において自励発振周波数が最小のときの信号波形を示す図である。 本実施形態における自励発振周波数と昇圧周波数との関係を示す図である。 本実施形態において自励発振周波数が最大のときの信号波形を示す図である。 本実施形態において自励発振周波数が最小のときの信号波形を示す図である。

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。用いる図面は説明の便宜上のものである。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１．液体吐出装置の概要
本実施形態に係る液体吐出装置の一例としての印刷装置は、外部のホストコンピューターから供給された画像データに応じてインクを吐出させることによって、紙などの印刷媒体にインクドット群を形成し、これにより、当該画像データに応じた画像（文字、図形等を含む）を印刷するインクジェットプリンターである。

なお、液体吐出装置としては、例えば、プリンター等の印刷装置、液晶ディスプレイ等のカラーフィルターの製造に用いられる色材吐出装置、有機ＥＬディスプレイ、ＦＥＤ（面発光ディスプレイ）等の電極形成に用いられる電極材料吐出装置、バイオチップ製造に用いられる生体有機物吐出装置、立体造形装置（いわゆる３Ｄプリンター）、捺染装置等を挙げることができる。

図１は、液体吐出装置１の内部の概略構成を示す斜視図である。図１に示されるように、液体吐出装置１は、移動体２を、主走査方向に移動（往復動）させる移動機構３を備える。

移動機構３は、移動体２の駆動源となるキャリッジモーター３１と、両端が固定されたキャリッジガイド軸３２と、キャリッジガイド軸３２とほぼ平行に延在し、キャリッジモーター３１により駆動されるタイミングベルト３３と、を有している。

移動体２のキャリッジ２４は、キャリッジガイド軸３２に往復動自在に支持されるとともに、タイミングベルト３３の一部に固定されている。そのため、キャリッジモーター３１によりタイミングベルト３３を正逆走行させると、移動体２がキャリッジガイド軸３２
に案内されて往復動する。

また、移動体２のうち、印刷媒体Ｐと対向する部分にはヘッドユニット２０が設けられる。このヘッドユニット２０は、後述するように、多数のノズルからインク滴（液滴）を吐出させるためのものであり、フレキシブルケーブル１９０を介して各種の制御信号等が供給される構成となっている。

液体吐出装置１は、印刷媒体Ｐを、副走査方向にプラテン４０上で搬送させる搬送機構４を備える。搬送機構４は、駆動源である搬送モーター４１と、搬送モーター４１により回転して、印刷媒体Ｐを副走査方向に搬送する搬送ローラー４２と、を備える。

印刷媒体Ｐが搬送機構４によって搬送されたタイミングで、ヘッドユニット２０が当該印刷媒体Ｐにインク滴を吐出することによって、印刷媒体Ｐの表面に画像が形成される。

２．液体吐出装置の電気的構成
図２は、液体吐出装置１の電気的な構成を示すブロック図である。図２に示されるように、液体吐出装置１では、制御ユニット１０とヘッドユニット２０とがフレキシブルケーブル１９０を介して接続される。

制御ユニット１０は、制御部１００と、キャリッジモータードライバー３５と、搬送モータードライバー４５と、駆動回路５０−ａ、駆動回路５０−ｂと、を有する。このうち、制御部１００は、ホストコンピューターから画像データが供給されたときに、各部を制御するための各種の制御信号等を出力する。

詳細には、制御部１００は、キャリッジモータードライバー３５に対して制御信号Ｃｔｒ１を供給し、キャリッジモータードライバー３５は、当該制御信号Ｃｔｒ１に従ってキャリッジモーター３１を駆動する。これにより、キャリッジ２４における主走査方向の移動が制御される。

また、制御部１００は、搬送モータードライバー４５に対して制御信号Ｃｔｒ２を供給し、搬送モータードライバー４５は、当該制御信号Ｃｔｒ２に従って搬送モーター４１を駆動する。これにより、搬送機構４による副走査方向の移動が制御される。

また、制御部１００は、２つの駆動回路５０−ａ，５０−ｂのうち、一方の駆動回路５０−ａにデジタルのデータｄＡを供給し、他方の駆動回路５０−ｂにデジタルのデータｄＢを供給する。ここで、データｄＡは、ヘッドユニット２０に供給する駆動信号のうち、駆動信号ＣＯＭ−Ａの波形を規定し、データｄＢは、駆動信号ＣＯＭ−Ｂの波形を規定する。

なお、詳細については後述するが、駆動回路５０−ａは、データｄＡをアナログ変換した後に、Ｄ級増幅した駆動信号ＣＯＭ−Ａをヘッドユニット２０に供給する。同様に、駆動回路５０−ｂは、データｄＢをアナログ変換した後に、Ｄ級増幅した駆動信号ＣＯＭ−Ｂをヘッドユニット２０に供給する。また、駆動回路５０−ａ，５０−ｂについては、入力するデータ、および、出力する駆動信号が異なるのみであり、後述するように回路的な構成は同一である。このため、駆動回路５０−ａ，５０−ｂについて特に区別する必要がない場合（例えば後述する図１１を説明する場合）には、「−（ハイフン）」以下を省略し、単に符号を「５０」として説明する。

また、制御部１００は、ヘッドユニット２０に、クロック信号Ｓｃｋ、データ信号Ｄａｔａ、制御信号ＬＡＴ、ＣＨを供給する。

また、制御部１００は、メンテナンスユニット８０に、吐出部６００におけるインクの吐出状態を正常に回復させるためのメンテナンス処理を実行させる。メンテナンスユニット８０は、メンテナンス処理として、吐出部６００内の増粘したインクや気泡等をチューブポンプ（図示省略）により吸引するクリーニング処理（ポンピング処理）を行うためのクリーニング機構８１を有していてもよい。また、メンテナンスユニット８０は、メンテナンス処理として、吐出部６００のノズル近傍に付着した紙粉等の異物をワイパー（図示省略）により拭き取るワイピング処理を行うためのワイピング機構８２を有していてもよい。

ヘッドユニット２０には、選択制御部２１０と、選択部２３０および圧電素子（ピエゾ素子）６０の複数組とが設けられる。なお、ヘッドユニット２０が駆動回路５０−ａ，５０−ｂを備えていてもよい。

選択制御部２１０は、選択部２３０のそれぞれに対して駆動信号ＣＯＭ−Ａ，ＣＯＭ−Ｂのいずれかを選択すべきか（または、いずれも非選択とすべきか）を、制御部１００から供給される制御信号等によって指示し、選択部２３０は、選択制御部２１０の指示に従って、駆動信号ＣＯＭ−Ａ，ＣＯＭ−Ｂを選択し、圧電素子６０の一端にそれぞれに駆動信号として供給する。なお、図２では、この駆動信号の電圧をＶｏｕｔと表記している。圧電素子６０のそれぞれにおける他端は、電圧ＶＢＳが共通に印加されている。

圧電素子６０は、駆動信号が印加されることで変位する。圧電素子６０は、ヘッドユニット２０における複数の吐出部６００のそれぞれに対応して設けられる。そして、圧電素子６０は、選択部２３０により選択された駆動信号の電圧Ｖｏｕｔと電圧ＶＢＳとの差に応じて変位してインクを吐出させる。そこで次に、圧電素子６０への駆動によってインクを吐出させるための構成について簡単に説明する。

３．吐出部の構成
図３は、ヘッドユニット２０において、１つの吐出部６００に対応した概略構成を示す図である。

図３に示されるように、ヘッドユニット２０において、吐出部６００は、圧電素子６０と振動板６２１とキャビティー（圧力室）６３１とリザーバー６４１とノズル６５１とを含む。このうち、振動板６２１は、図において上面に設けられた圧電素子６０によって変位（屈曲振動）し、インクが充填されるキャビティー６３１の内部容積を拡大／縮小させるダイヤフラムとして機能する。ノズル６５１は、ノズルプレート６３２に設けられるとともに、キャビティー６３１に連通する開孔部である。キャビティー６３１は、内部に液体（例えば、インク）が充填され、圧電素子６０の変位により、内部容積が変化する。ノズル６５１は、キャビティー６３１に連通し、キャビティー６３１の内部容積の変化に応じてキャビティー６３１内の液体を液滴として吐出する。

図３で示される圧電素子６０は、圧電体６０１を一対の電極６１１，６１２で挟んだ構造である。この構造の圧電体６０１にあっては、電極６１１，６１２により印加された電圧に応じて、電極６１１，６１２、振動板６２１とともに図３において中央部分が両端部分に対して上下方向に撓む。具体的には、圧電素子６０は、駆動信号の電圧Ｖｏｕｔが高くなると、上方向に撓む一方、電圧Ｖｏｕｔが低くなると、下方向に撓む構成となっている。この構成において、上方向に撓めば、キャビティー６３１の内部容積が拡大するので、インクがリザーバー６４１から引き込まれる一方、下方向に撓めば、キャビティー６３１の内部容積が縮小するので、縮小の程度によっては、インクがノズル６５１から吐出される。

なお、圧電素子６０は、図示した構造に限られず、圧電素子６０を変形させてインクのような液体を吐出させることができる型であればよい。また、圧電素子６０は、屈曲振動に限られず、いわゆる縦振動を用いる構成でもよい。

また、圧電素子６０は、ヘッドユニット２０においてキャビティー６３１とノズル６５１とに対応して設けられ、当該圧電素子６０は、図１において、選択部２３０にも対応して設けられる。このため、圧電素子６０、キャビティー６３１、ノズル６５１および選択部２３０のセットは、ノズル６５１毎に設けられることになる。

４．駆動信号の構成
図４は、ノズル６５１の配列の一例を示す図である。図４に示されるように、ノズル６５１は、例えば２列で次のように配列している。詳細には、１列分でみたとき、複数個のノズル６５１が副走査方向に沿ってピッチＰｖで配置する一方、２列同士では、主走査方向にピッチＰｈだけ離間して、かつ、副走査方向にピッチＰｖの半分だけシフトした関係となっている。

なお、ノズル６５１は、カラー印刷する場合には、Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）、Ｋ（ブラック）などの各色に対応したパターンが例えば主走査方向に沿って設けられるが、以下の説明では、簡略化するために、単色で階調を表現する場合について説明する。

図５は、図４に示したノズル配列による画像形成の基本解像度を説明するための図である。なお、この図は、説明を簡易化するために、ノズル６５１からインク滴を１回吐出させて、１つのドットを形成する方法（第１方法）の例であり、黒塗りの丸印がインク滴の着弾により形成されるドットを示している。

ヘッドユニット２０が、主走査方向に速度ｖで移動するとき、図５に示されるように、インク滴の着弾によって形成されるドットの（主走査方向の）間隔Ｄと、当該速度ｖとは、次のような関係にある。

すなわち、１回のインク滴の吐出で１ドットが形成される場合、ドット間隔Ｄは、速度ｖを、インクの吐出周波数ｆで除した値（＝ｖ／ｆ）、換言すれば、インク滴が繰り返し吐出される周期（１／ｆ）においてヘッドユニット２０が移動する距離で示される。

なお、図４及び図５の例では、ピッチＰｈがドット間隔Ｄに対して係数ｎで比例する関係にして、２列のノズル６５１から吐出されるインク滴が、印刷媒体Ｐにおいて同一列で揃うように着弾させている。このため、図５に示されるように、副走査方向のドット間隔が、主走査方向のドット間隔の半分となっている。ドットの配列は、図示の例に限られないことは言うまでもない。

ところで、高速印刷を実現するためには、単純には、ヘッドユニット２０が主走査方向に移動する速度ｖを高めればよい。ただし、単に速度ｖを高めるだけでは、ドットの間隔Ｄが長くなってしまう。このため、ある程度の解像度を確保した上で、高速印刷を実現するためには、インクの吐出周波数ｆを高めて、単位時間当たりに形成されるドット数を増やす必要がある。

また、印刷速度とは別に、解像度を高めるためには、単位面積当たりで形成されるドット数を増やせばよい。ただし、ドット数を増やす場合に、インクを少量にしないと、隣り合うドット同士が結合してしまうだけでなく、インクの吐出周波数ｆを高めないと、印刷
速度が低下する。

このように、高速印刷および高解像度印刷を実現するためには、インクの吐出周波数ｆを高める必要があるのは、上述した通りである。

一方、印刷媒体Ｐにドットを形成する方法としては、インク滴を１回吐出させて、１つのドットを形成する方法のほかに、単位期間にインク滴を２回以上吐出可能として、単位期間において吐出された１以上のインク滴を着弾させ、当該着弾した１以上のインク滴を結合させることで、１つのドットを形成する方法（第２方法）や、これら２以上のインク滴を結合させることなく、２以上のドットを形成する方法（第３方法）がある。以降の説明では、ドットを上記第２方法によって形成する場合について説明する。

本実施形態では、第２方法について、次のような例を想定して説明する。すなわち、本実施形態において、１つのドットについては、インクを最多で２回吐出させることで、大ドット、中ドット、小ドットおよび非記録の４階調を表現させる。この４階調を表現するために、本実施形態では、２種類の駆動信号ＣＯＭ−Ａ，ＣＯＭ−Ｂを用意して、それぞれにおいて、１周期に前半パターンと後半パターンとを持たせている。１周期のうち、前半・後半において駆動信号ＣＯＭ−Ａ，ＣＯＭ−Ｂを、表現すべき階調に応じて選択して（または選択しないで）、圧電素子６０に供給する構成となっている。

そこで、駆動信号ＣＯＭ−Ａ，ＣＯＭ−Ｂについて説明し、この後、駆動信号ＣＯＭ−Ａ，ＣＯＭ−Ｂを選択するための構成について説明する。なお、駆動信号ＣＯＭ−Ａ，ＣＯＭ−Ｂについては、それぞれ駆動回路５０によって生成されるが、駆動回路５０については、便宜的に、駆動信号ＣＯＭ−Ａ，ＣＯＭ−Ｂを選択するための構成の後に説明する。

図６は、駆動信号ＣＯＭ−Ａ，ＣＯＭ−Ｂの波形等を示す図である。図６に示されるように、駆動信号ＣＯＭ−Ａは、印刷周期Ｔａのうち、制御信号ＬＡＴが出力されて（立ち上がって）から制御信号ＣＨが出力されるまでの期間Ｔ１に配置された台形波形Ａｄｐ１と、印刷周期Ｔａのうち、制御信号ＣＨが出力されてから次の制御信号ＬＡＴが出力されるまでの期間Ｔ２に配置された台形波形Ａｄｐ２とを連続させた波形となっている。

本実施形態において台形波形Ａｄｐ１、Ａｄｐ２とは、互いにほぼ同一の波形であり、仮にそれぞれが圧電素子６０の一端に供給されたとしたならば、当該圧電素子６０に対応するノズル６５１から所定量、具体的には中程度の量のインクをそれぞれ吐出させる波形である。

駆動信号ＣＯＭ−Ｂは、期間Ｔ１に配置された台形波形Ｂｄｐ１と、期間Ｔ２に配置された台形波形Ｂｄｐ２とを連続させた波形となっている。本実施形態において台形波形Ｂｄｐ１、Ｂｄｐ２とは、互いに異なる波形である。このうち、台形波形Ｂｄｐ１は、ノズル６５１の開孔部付近のインクを微振動させてインクの粘度の増大を防止するための波である。このため、仮に台形波形Ｂｄｐ１が圧電素子６０の一端に供給されたとしても、当該圧電素子６０に対応するノズル６５１からインク滴が吐出されない。また、台形波形Ｂｄｐ２は、台形波形Ａｄｐ１（Ａｄｐ２）とは異なる波形となっている。仮に台形波形Ｂｄｐ２が圧電素子６０の一端に供給されたとしたならば、当該圧電素子６０に対応するノズル６５１から上記所定量よりも少ない量のインクを吐出させる波形である。

なお、台形波形Ａｄｐ１、Ａｄｐ２、Ｂｄｐ１、Ｂｄｐ２の開始タイミングでの電圧と、終了タイミングでの電圧とは、いずれも電圧Ｖｃで共通である。すなわち、台形波形Ａｄｐ１、Ａｄｐ２、Ｂｄｐ１、Ｂｄｐ２は、それぞれ電圧Ｖｃで開始し、電圧Ｖｃで終了
する波形となっている。

５．選択制御部及び選択部の構成
図７は、図２における選択制御部２１０の構成を示す図である。図７に示されるように、選択制御部２１０には、クロック信号Ｓｃｋ、データ信号Ｄａｔａ、制御信号ＬＡＴ、ＣＨが制御ユニット１０から供給される。選択制御部２１０では、シフトレジスター（Ｓ／Ｒ）２１２とラッチ回路２１４とデコーダー２１６との組が、圧電素子６０（ノズル６５１）のそれぞれに対応して設けられている。

データ信号Ｄａｔａは、画像の１ドットを形成するにあたって、当該ドットのサイズを規定する。本実施形態では、非記録、小ドット、中ドットおよび大ドットの４階調を表現するために、データ信号Ｄａｔａは、上位ビット（ＭＳＢ）および下位ビット（ＬＳＢ）の２ビットで構成される。

データ信号Ｄａｔａは、クロック信号Ｓｃｋに同期してノズルごとに、ヘッドユニット２０の主走査に合わせて制御部１００からシリアルで供給される。シリアルで供給されたデータ信号Ｄａｔａを、ノズルに対応して２ビット分、一旦保持するための構成がシフトレジスター２１２である。

詳細には、圧電素子６０（ノズル）に対応した段数のシフトレジスター２１２が互いに縦続接続されるとともに、シリアルで供給されたデータ信号Ｄａｔａが、クロック信号Ｓｃｋに従って順次後段に転送される構成となっている。

なお、圧電素子６０の個数をｍ（ｍは複数）としたときに、シフトレジスター２１２を区別するために、データ信号Ｄａｔａが供給される上流側から順番に１段、２段、…、ｍ段と表記している。

ラッチ回路２１４は、シフトレジスター２１２で保持されたデータ信号Ｄａｔａを制御信号ＬＡＴの立ち上がりでラッチする。

デコーダー２１６は、ラッチ回路２１４によってラッチされた２ビットのデータ信号Ｄａｔａをデコードして、制御信号ＬＡＴと制御信号ＣＨとで規定される期間Ｔ１、Ｔ２ごとに、選択信号Ｓａ、Ｓｂを出力して、選択部２３０での選択を規定する。

図８は、デコーダー２１６におけるデコード内容を示す図である。図８において、ラッチされた２ビットのデータ信号Ｄａｔａについては（ＭＳＢ、ＬＳＢ）と表記している。デコーダー２１６は、例えばラッチされたデータ信号Ｄａｔａが（０，１）であれば、選択信号Ｓａ，Ｓｂの論理レベルを、期間Ｔ１ではそれぞれＨ、Ｌレベルとし、期間Ｔ２ではそれぞれＬ、Ｈレベルとして、出力するということを意味している。

なお、選択信号Ｓａ，Ｓｂの論理レベルについては、クロック信号Ｓｃｋ、データ信号Ｄａｔａ、制御信号ＬＡＴ，ＣＨの論理レベルよりも、レベルシフター（図示省略）によって、高振幅論理にレベルシフトされる。

図９は、図２における圧電素子６０（ノズル６５１）の１個分に対応する選択部２３０の構成を示す図である。

図９に示されるように、選択部２３０は、インバーター（ＮＯＴ回路）２３２ａ，２３２ｂと、トランスファーゲート２３４ａ，２３４ｂとを有する。

デコーダー２１６からの選択信号Ｓａは、トランスファーゲート２３４ａにおいて丸印が付されていない正制御端に供給される一方で、インバーター２３２ａによって論理反転されて、トランスファーゲート２３４ａにおいて丸印が付された負制御端に供給される。同様に、選択信号Ｓｂは、トランスファーゲート２３４ｂの正制御端に供給される一方で、インバーター２３２ｂによって論理反転されて、トランスファーゲート２３４ｂの負制御端に供給される。

トランスファーゲート２３４ａの入力端には、駆動信号ＣＯＭ−Ａが供給され、トランスファーゲート２３４ｂの入力端には、駆動信号ＣＯＭ−Ｂが供給される。トランスファーゲート２３４ａ，２３４ｂの出力端同士は、共通接続されるとともに、対応する圧電素子６０の一端に接続される。

トランスファーゲート２３４ａは、選択信号ＳａがＨレベルであれば、入力端および出力端の間を導通（オン）させ、選択信号ＳａがＬレベルであれば、入力端と出力端との間を非導通（オフ）させる。トランスファーゲート２３４ｂについても同様に選択信号Ｓｂに応じて、入力端および出力端の間をオンオフさせる。

次に、選択制御部２１０と選択部２３０との動作について図６を参照して説明する。

データ信号Ｄａｔａが、制御部１００からノズル毎に、クロック信号Ｓｃｋに同期してシリアルで供給されて、ノズルに対応するシフトレジスター２１２において順次転送される。そして、制御部１００がクロック信号Ｓｃｋの供給を停止させると、シフトレジスター２１２のそれぞれには、ノズルに対応したデータ信号Ｄａｔａが保持された状態になる。なお、データ信号Ｄａｔａは、シフトレジスター２２２における最終ｍ段、…、２段、１段のノズルに対応した順番で供給される。

ここで、制御信号ＬＡＴが立ち上がると、ラッチ回路２１４のそれぞれは、シフトレジスター２１２に保持されたデータ信号Ｄａｔａを一斉にラッチする。図６において、Ｌ１、Ｌ２、…、Ｌｍは、データ信号Ｄａｔａが、１段、２段、…、ｍ段のシフトレジスター２１２に対応するラッチ回路２１４によってラッチされたデータ信号Ｄａｔａを示している。

デコーダー２１６は、ラッチされたデータ信号Ｄａｔａで規定されるドットのサイズに応じて、期間Ｔ１，Ｔ２のそれぞれにおいて、選択信号Ｓａ，Ｓｂの論理レベルを図８に示されるような内容で出力する。

すなわち、第１に、デコーダー２１６は、当該データ信号Ｄａｔａが（１，１）であって、大ドットのサイズを規定する場合、選択信号Ｓａ，Ｓｂを、期間Ｔ１においてＨ，Ｌレベルとし、期間Ｔ２においてもＨ，Ｌレベルとする。第２に、デコーダー２１６は、当該データ信号Ｄａｔａが（０，１）であって、中ドットのサイズを規定する場合、選択信号Ｓａ，Ｓｂを、期間Ｔ１においてＨ，Ｌレベルとし、期間Ｔ２においてＬ，Ｈレベルとする。第３に、デコーダー２１６は、当該データ信号Ｄａｔａが（１，０）であって、小ドットのサイズを規定する場合、選択信号Ｓａ，Ｓｂを、期間Ｔ１においてＬ，Ｌレベルとし、期間Ｔ２においてＬ，Ｈレベルとする。第４に、デコーダー２１６は、当該データ信号Ｄａｔａが（０，０）であって、非記録を規定する場合、選択信号Ｓａ，Ｓｂを、期間Ｔ１においてＬ，Ｈレベルとし、期間Ｔ２においてＬ，Ｌレベルとする。

図１０は、データ信号Ｄａｔａに応じて選択されて、圧電素子６０の一端に供給される駆動信号の電圧波形を示す図である。

データ信号Ｄａｔａが（１，１）であるとき、選択信号Ｓａ，Ｓｂは、期間Ｔ１においてＨ，Ｌレベルとなるので、トランスファーゲート２３４ａがオンし、トランスファーゲート２３４ｂがオフする。このため、期間Ｔ１において駆動信号ＣＯＭ−Ａの台形波形Ａｄｐ１が選択される。選択信号Ｓａ，Ｓｂは期間Ｔ２においてもＨ，Ｌレベルとなるので、選択部２３０は、駆動信号ＣＯＭ−Ａの台形波形Ａｄｐ２を選択する。

このように期間Ｔ１において台形波形Ａｄｐ１が選択され、期間Ｔ２において台形波形Ａｄｐ２が選択されて、駆動信号として圧電素子６０の一端に供給されると、当該圧電素子６０に対応したノズル６５１から、中程度の量のインクが２回にわけて吐出される。このため、印刷媒体Ｐにはそれぞれのインクが着弾し合体して、結果的に、データ信号Ｄａｔａで規定される通りの大ドットが形成されることになる。

データ信号Ｄａｔａが（０，１）であるとき、選択信号Ｓａ，Ｓｂは、期間Ｔ１においてＨ，Ｌレベルとなるので、トランスファーゲート２３４ａがオンし、トランスファーゲート２３４ｂはオフする。このため、期間Ｔ１において駆動信号ＣＯＭ−Ａの台形波形Ａｄｐ１が選択される。次に、選択信号Ｓａ，Ｓｂは期間Ｔ２においてＬ，Ｈレベルとなるので、駆動信号ＣＯＭ−Ｂの台形波形Ｂｄｐ２が選択される。

従って、ノズルから、中程度および小程度の量のインクが２回にわけて吐出される。このため、印刷媒体Ｐには、それぞれのインクが着弾して合体して、結果的に、データ信号Ｄａｔａで規定された通りの中ドットが形成されることになる。

データ信号Ｄａｔａが（１，０）であるとき、選択信号Ｓａ，Ｓｂは、期間Ｔ１においてともにＬレベルとなるので、トランスファーゲート２３４ａ，２３４ｂがオフする。このため、期間Ｔ１において台形波形Ａｄｐ１，Ｂｄｐ１のいずれも選択されない。トランスファーゲート２３４ａ，２３４ｂがともにオフする場合、当該トランスファーゲート２３４ａ，２３４ｂの出力端同士の接続点から圧電素子６０の一端までの経路は、電気的にどの部分にも接続されないハイ・インピーダンス状態になる。ただし、圧電素子６０は、自己が有する容量性によって、トランスファーゲート２３４ａ，２３４ｂがオフする直前の電圧（Ｖｃ−ＶＢＳ）を保持する。

次に、選択信号Ｓａ，Ｓｂは期間Ｔ２においてＬ，Ｈレベルとなるので、駆動信号ＣＯＭ−Ｂの台形波形Ｂｄｐ２が選択される。このため、ノズル６５１から、期間Ｔ２においてのみ小程度の量のインクが吐出されるので、印刷媒体Ｐには、データ信号Ｄａｔａで規定された通りの小ドットが形成されることになる。

データ信号Ｄａｔａが（０，０）であるとき、選択信号Ｓａ，Ｓｂは、期間Ｔ１においてＬ，Ｈレベルとなるので、トランスファーゲート２３４ａがオフし、トランスファーゲート２３４ｂがオンする。このため、期間Ｔ１において駆動信号ＣＯＭ−Ｂの台形波形Ｂｄｐ１が選択される。次に、選択信号Ｓａ、Ｓｂは期間Ｔ２においてともにＬレベルとなるので、台形波形Ａｄｐ２，Ｂｄｐ２のいずれも選択されない。

このため、期間Ｔ１においてノズル６５１の開孔部付近のインクが微振動するのみであり、インクは吐出されないので、結果的に、ドットが形成されない、すなわち、データ信号Ｄａｔａで規定された通りの非記録になる。

このように、選択部２３０は、選択制御部２１０による指示に従って駆動信号ＣＯＭ−Ａ，ＣＯＭ−Ｂを選択し（または選択しないで）、圧電素子６０の一端に供給する。このため、各圧電素子６０は、データ信号Ｄａｔａで規定されるドットのサイズに応じて駆動されることになる。

なお、図６に示した駆動信号ＣＯＭ−Ａ，ＣＯＭ−Ｂはあくまでも一例である。実際には、ヘッドユニット２０の移動速度や印刷媒体Ｐの性質などに応じて、予め用意された様々な波形の組み合わせが用いられる。

また、ここでは、圧電素子６０が、電圧の上昇に伴って上方向に撓む例で説明したが、電極６１１，６１２に供給する電圧を逆転させると、圧電素子６０は、電圧の上昇に伴って下方向に撓むことになる。このため、圧電素子６０が、電圧の上昇に伴って下方向に撓む構成では、図１０に例示した駆動信号ＣＯＭ−Ａ，ＣＯＭ−Ｂが、電圧Ｖｃを基準に反転した波形となる。

このように本実施形態において、印刷媒体Ｐに対して１ドットは単位期間である周期Ｔａを単位として形成される。このため、周期Ｔａにおいて（最多で）２回のインク滴の吐出により１ドットを形成する本実施形態では、インクの吐出周波数ｆは２／Ｔａとなり、ドット間隔Ｄは、ヘッドユニット２０が移動する速度ｖを、インクの吐出周波数ｆ（＝２／Ｔａ）で除した値となる。

一般に、単位期間Ｔにおいてインク滴がＱ（Ｑは２以上の整数）回吐出可能であって、当該Ｑ回のインク滴の吐出で１ドットが形成される場合、インクの吐出周波数ｆはＱ／Ｔと表すことができる。

本実施形態のように、印刷媒体Ｐに異なるサイズのドットを形成する場合の方が、１回のインク滴の吐出で１ドットを形成する場合と比較して、１ドットを形成するために要する時間（周期）が同じでも、１回のインク滴を１回吐出するため時間を短くする必要がある。

なお、２以上のインク滴を結合させないで２以上のドットを形成する第３方法については、特段の説明は要しないであろう。

６．駆動回路の構成
続いて、駆動回路５０−ａ，５０−ｂについて説明する。このうち、一方の駆動回路５０−ａについて概略すると、次のようにして駆動信号ＣＯＭ−Ａを生成する。すなわち、駆動回路５０−ａは、第１に、制御部１００から供給されるデータｄＡをアナログ変換し、第２に、出力の駆動信号ＣＯＭ−Ａを帰還するとともに、当該駆動信号ＣＯＭ−Ａに基づく信号（減衰信号）と目標信号との偏差を、当該駆動信号ＣＯＭ−Ａの高周波成分で補正して、当該補正した信号に従って変調信号を生成し、第３に、当該変調信号に従ってトランジスターをスイッチングすることによって増幅変調信号を生成し、第４に、当該増幅変調信号をローパスフィルターで平滑化（復調）して、当該平滑化した信号を駆動信号ＣＯＭ−Ａとして出力する。

他方の駆動回路５０−ｂについても同様な構成であり、データｄＢから駆動信号ＣＯＭ−Ｂを出力する点についてのみ異なる。そこで以下の図１１においては、駆動回路５０−ａ、５０−ｂについて区別しないで、駆動回路５０として説明する。

ただし、入力されるデータや出力される駆動信号については、ｄＡ（ｄＢ）、ＣＯＭ−Ａ（ＣＯＭ−Ｂ）などと表記して、駆動回路５０−ａの場合には、データｄＡを入力して駆動信号ＣＯＭ−Ａを出力し、駆動回路５０−ｂの場合には、データｄＢを入力して駆動信号ＣＯＭ−Ｂを出力する、ということを表すことにする。

図１１は、駆動回路（容量性負荷駆動回路）５０の回路構成を示す図である。なお、図
１１では、駆動信号ＣＯＭ−Ａを出力するための構成を示している。

図１１に示されるように、駆動回路５０は、集積回路装置（容量性負荷駆動用集積回路装置）５００や、出力回路５５０のほか、抵抗やコンデンサーなどの各種素子から構成される。

本実施形態における駆動回路５０は、源信号をパルス変調した変調信号を生成する変調部５１０と、変調信号に基づいて、増幅制御信号を生成するゲートドライバー５２０と、増幅制御信号に基づいて、変調信号が増幅された増幅変調信号を生成するトランジスター（第１トランジスターＭ１および第２トランジスターＭ２）と、増幅変調信号を復調して駆動信号を生成するローパスフィルター５６０と、駆動信号を変調部５１０に帰還する帰還回路（第１帰還回路５７０および第２帰還回路５７２）と、昇圧回路５４０と、昇圧回路５４０の制御を行う昇圧制御部５８０と、を備えている。また、駆動回路５０は、圧電素子６０の駆動信号が印加される端子と異なる端子に信号を印加する第１電源部５３０を備えていてもよい。

本実施形態における集積回路装置５００は、変調部５１０と、ゲートドライバー５２０と、を備えている。

集積回路装置５００は、制御部１００から端子Ｄ０〜Ｄ９を介して入力した１０ビットのデータｄＡ（源信号）に基づいて、第１トランジスターＭ１および第２トランジスターＭ２のそれぞれにゲート信号（増幅制御信号）を出力するものである。このため、集積回路装置５００は、ＤＡＣ（Digital to Analog Converter）５１１と、加算器５１２、加算器５１３と、コンパレーター５１４と、積分減衰器５１６、減衰器５１７と、インバーター５１５と、第１ゲートドライバー５２１Ｈ、第２ゲートドライバー５２１Ｌと、第１電源部５３０と、昇圧回路５４０と、昇圧制御部５８０と、を含む。

ＤＡＣ５１１は、駆動信号ＣＯＭ−Ａの波形を規定するデータｄＡを、元駆動信号Ａａに変換し、加算器５１２の入力端（＋）に供給する。なお、この元駆動信号Ａａの電圧振幅は、例えば１〜２Ｖ程度であり、この電圧を増幅したものが、駆動信号ＣＯＭ−Ａとなる。つまり、元駆動信号Ａａは、駆動信号ＣＯＭ−Ａの増幅前の目標となる信号である。

積分減衰器５１６は、端子Ｖｆｂを介して入力した端子Ｏｕｔの電圧、すなわち、駆動信号ＣＯＭ−Ａを減衰するとともに、積分して、加算器５１２の入力端（−）に供給する。

加算器５１２は、入力端（＋）の電圧から入力端（−）の電圧を差し引いて積分した電圧の信号Ａｂを加算器５１３の入力端（＋）に供給する。

なお、ＤＡＣ５１１からインバーター５１５までに至る回路の電源電圧は、低振幅の３．３Ｖ（電源端子Ｖｄｄから供給される電源電圧Ｖｄｄ）である。このため、元駆動信号Ａａの電圧が最大でも２Ｖ程度であるのに対し、駆動信号ＣＯＭ−Ａの電圧が最大で４０Ｖを超える場合があるので、偏差を求めるにあたって両電圧の振幅範囲を合わせるため、駆動信号ＣＯＭ−Ａの電圧を積分減衰器５１６によって減衰させている。

減衰器５１７は、端子Ｉｆｂを介して入力した駆動信号ＣＯＭ−Ａの高周波成分を減衰して、加算器５１３の入力端（−）に供給する。加算器５１３は、入力端（＋）の電圧から入力端（−）の電圧を減算した電圧の信号Ａｓを、コンパレーター５１４に供給する。減衰器５１７の機能は、変調利得（感度）の調整である。すなわち、データｄＡ（源信号）に合わせて、変調信号Ｍｓの周波数やデューティー比が変化するが、減衰器５１７はこ
れらの変化量を調整する。

加算器５１３から出力される信号Ａｓの電圧は、元駆動信号Ａａの電圧から、端子Ｖｆｂに供給された信号の減衰電圧を差し引いて、端子Ｉｆｂに供給された信号の減衰電圧を減算した電圧である。このため、加算器５１３による信号Ａｓの電圧は、目標である元駆動信号Ａａの電圧から、端子Ｏｕｔから出力される駆動信号ＣＯＭ−Ａの減衰電圧を指し引いた偏差を、当該駆動信号ＣＯＭ−Ａの高周波成分で補正した信号ということができる。

コンパレーター５１４は、加算器５１３による減算電圧に基づいて、次のようにパルス変調した変調信号Ｍｓを出力する。詳細には、コンパレーター５１４は、加算器５１３から出力される信号Ａｓが電圧上昇時であれば、電圧閾値Ｖｔｈ１以上になったときにＨレベルとなり、信号Ａｓが電圧下降時であれば、電圧閾値Ｖｔｈ２を下回ったときにＬレベルとなる変調信号Ｍｓを出力する。なお、後述するように、電圧閾値は、Ｖｔｈ１＞Ｖｔｈ２という関係に設定されている。

コンパレーター５１４による変調信号Ｍｓは、インバーター５１５による論理反転を経て、第２ゲートドライバー５２１Ｌに供給される。一方、第１ゲートドライバー５２１Ｈには、論理反転を経ることなく変調信号Ｍｓが供給される。このため、第１ゲートドライバー５２１Ｈと第２ゲートドライバー５２１Ｌに供給される論理レベルは互いに排他的な関係にある。

第１ゲートドライバー５２１Ｈおよび第２ゲートドライバー５２１Ｌに供給される論理レベルは、実際には、同時にＨレベルとはならないように（第１トランジスターＭ１および第２トランジスターＭ２が同時にオンしないように）、タイミング制御してもよい。このため、ここでいう排他的とは、厳密にいえば、同時にＨレベルになることがない（第１トランジスターＭ１および第２トランジスターＭ２が同時にオンすることがない）、という意味である。

ところで、ここでいう変調信号は、狭義には、変調信号Ｍｓであるが、元駆動信号Ａａに応じてパルス変調したものと考えれば、変調信号Ｍｓの否定信号も変調信号に含まれる。すなわち、元駆動信号Ａａに応じてパルス変調した変調信号には、変調信号Ｍｓのみならず、当該変調信号Ｍｓの論理レベルを反転させたものや、タイミング制御されたものが含まれる。

なお、コンパレーター５１４が変調信号Ｍｓを出力するので、当該コンパレーター５１４またはインバーター５１５に至るまでの回路、すなわち、ＤＡＣ５１１と、加算器５１２、加算器５１３と、コンパレーター５１４と、インバーター５１５と、積分減衰器５１６と、減衰器５１７と、が変調信号を生成する変調部５１０に相当する。

また、図１１に示した構成では、デジタルのデータｄＡをＤＡＣ５１１によって元駆動信号Ａａに変換したが、ＤＡＣ５１１を介することなく、例えば制御部１００による指示に従って外部回路から元駆動信号Ａａの供給を受けてもよい。デジタルのデータｄＡにしても、元駆動信号Ａａにしても、駆動信号ＣＯＭ−Ａの波形を生成するにあたっての目標値を規定しているので、源信号であることには変わりはない。

第１ゲートドライバー５２１Ｈは、コンパレーター５１４の出力信号である低論理振幅を高論理振幅にレベルシフトして、端子Ｈｄｒから出力する。第１ゲートドライバー５２１Ｈの電源電圧のうち、高位側は、端子Ｂｓｔを介して印加される電圧であり、低位側は、端子Ｓｗを介して印加される電圧である。端子Ｂｓｔは、コンデンサーＣ５の一端およ
び逆流防止用のダイオードＤ１０のカソード電極に接続される。端子Ｓｗは、第１トランジスターＭ１におけるソース電極、第２トランジスターＭ２におけるドレイン電極、コンデンサーＣ５の他端、および、インダクターＬ１の一端に接続される。ダイオードＤ１０のアノード電極は、端子ＧｖｄおよびコンデンサーＣ８の一端に接続され、昇圧回路５４０が出力する電圧Ｖｍ（例えば７．５Ｖ）が印加される。従って、端子Ｂｓｔと端子Ｓｗとの電位差は、コンデンサーＣ５の両端の電位差、すなわち電圧Ｖｍ（例えば７．５Ｖ）におよそ等しい。

第２ゲートドライバー５２１Ｌは、第１ゲートドライバー５２１Ｈよりも低電位側で動作する。第２ゲートドライバー５２１Ｌは、インバーター５１５の出力信号である低論理振幅（Ｌレベル：０Ｖ、Ｈレベル：３．３Ｖ）を高論理振幅（例えばＬレベル：０Ｖ、Ｈレベル：７．５Ｖ）にレベルシフトして、端子Ｌｄｒから出力する。第２ゲートドライバー５２１Ｌの電源電圧のうち、高位側として、電圧Ｖｍ（例えば７．５Ｖ）が印加され、低位側として、グラウンド端子Ｇｎｄを介して電圧ゼロが印加される、すなわちグラウンド端子Ｇｎｄはグラウンドに接地される。また、端子Ｇｖｄは、ダイオードＤ１０のアノード電極に接続される。

第１トランジスターＭ１および第２トランジスターＭ２は、例えばＮチャンネル型のＦＥＴ（Field Effect Transistor）である。このうち、ハイサイドの第１トランジスターＭ１において、ドレイン電極には、電圧Ｖｈ（例えば４２Ｖ）が印加され、ゲート電極が、抵抗Ｒ１を介して端子Ｈｄｒに接続される。ローサイドの第２トランジスターＭ２については、ゲート電極が、抵抗Ｒ２を介して端子Ｌｄｒに接続され、ソース電極が、グラウンドに接地されている。

従って、第１トランジスターＭ１がオフ、第２トランジスターＭ２がオンの時は、端子Ｓｗの電圧は０Ｖとなり、端子Ｂｓｔには電圧Ｖｍ（例えば７．５Ｖ）が印加される。一方、第１トランジスターＭ１がオン、第２トランジスターＭ２がオフの時は、端子ＳｗにはＶｈ（例えば４２Ｖ）が印加され、端子ＢｓｔにはＶｈ＋Ｖｍ（例えば４９．５Ｖ）が印加される。

すなわち、第１ゲートドライバー５２１Ｈは、コンデンサーＣ５をフローティング電源として、第１トランジスターＭ１および第２トランジスターＭ２の動作に応じて、基準電位（端子Ｓｗの電位）が０Ｖ又はＶｈ（例えば４２Ｖ）に変化するので、Ｌレベルが０Ｖ近傍かつＨレベルがＶｍ（例えば７．５Ｖ）近傍、または、ＬレベルがＶｈ（例えば４２Ｖ）近傍かつＨレベルがＶｈ＋Ｖｍ（例えば４９．５Ｖ）近傍の増幅制御信号を出力する。これに対して、第２ゲートドライバー５２１Ｌは、第１トランジスターＭ１および第２トランジスターＭ２の動作に関係なく、基準電位（グラウンド端子Ｇｎｄの電位）が０Ｖに固定されるので、Ｌレベルが０Ｖ近傍かつＨレベルがＶｍ（例えば７．５Ｖ）近傍の増幅制御信号を出力する。

インダクターＬ１の他端は、この駆動回路５０で出力となる端子Ｏｕｔであり、当該端子Ｏｕｔから駆動信号ＣＯＭ−Ａが、ヘッドユニット２０に、フレキシブルケーブル１９０（図１および図２参照）を介して供給される。

端子Ｏｕｔは、コンデンサーＣ１の一端と、コンデンサーＣ２の一端と、抵抗Ｒ３の一端と、にそれぞれ接続される。このうち、コンデンサーＣ１の他端は、グラウンドに接地されている。このため、インダクターＬ１とコンデンサーＣ１とは、第１トランジスターＭ１と第２トランジスターＭ２との接続点に現れる増幅変調信号を平滑化するローパスフィルター（Low Pass Filter）として機能する。

抵抗Ｒ３の他端は、端子Ｖｆｂおよび抵抗Ｒ４の一端に接続され、当該抵抗Ｒ４の他端には電圧Ｖｈが印加される。これにより、端子Ｖｆｂには、端子Ｏｕｔから第１帰還回路５７０（抵抗Ｒ３、抵抗Ｒ４で構成される回路）を通過した駆動信号ＣＯＭ−Ａがプルアップされて帰還されることになる。

一方、コンデンサーＣ２の他端は、抵抗Ｒ５の一端と抵抗Ｒ６の一端とに接続される。このうち、抵抗Ｒ５の他端はグラウンドに接地される。このため、コンデンサーＣ２と抵抗Ｒ５とは、端子Ｏｕｔからの駆動信号ＣＯＭ−Ａのうち、カットオフ周波数以上の高周波成分を通過させるハイパスフィルター（High Pass Filter）として機能する。なお、ハイパスフィルターのカットオフ周波数は、例えば約９ＭＨｚに設定される。

また、抵抗Ｒ６の他端は、コンデンサーＣ４の一端とコンデンサーＣ３の一端とに接続される。このうち、コンデンサーＣ３の他端はグラウンドに接地される。このため、抵抗Ｒ６とコンデンサーＣ３とは、上記ハイパスフィルターを通過した信号成分のうち、カットオフ周波数以下の低周波成分を通過させるローパスフィルター（Low Pass Filter）として機能する。なお、ＬＰＦのカットオフ周波数は、例えば約１６０ＭＨｚに設定される。

上記ハイパスフィルターのカットオフ周波数は、上記ローパスフィルターのカットオフ周波数よりも低く設定されているので、ハイパスフィルターとローパスフィルターとは、駆動信号ＣＯＭ−Ａのうち、所定の周波数域の高周波成分を通過させるバンドパスフィルター（Band Pass Filter）として機能する。

コンデンサーＣ４の他端は、集積回路装置５００の端子Ｉｆｂに接続される。これにより、端子Ｉｆｂには、上記バンドパスフィルターとして機能する第２帰還回路５７２（コンデンサーＣ２、抵抗Ｒ５、抵抗Ｒ６、コンデンサーＣ３およびコンデンサーＣ４で構成される回路）を通過した駆動信号ＣＯＭ−Ａの高周波成分のうち、直流成分がカットされて帰還されることになる。

ところで、端子Ｏｕｔから出力される駆動信号ＣＯＭ−Ａは、第１トランジスターＭ１と第２トランジスターＭ２との接続点（端子Ｓｗ）における増幅変調信号を、インダクターＬ１およびコンデンサーＣ１からなるローパスフィルターによって平滑化した信号である。この駆動信号ＣＯＭ−Ａは、端子Ｖｆｂを介して積分・減算された上で、加算器５１２に帰還されるので、帰還の遅延（インダクターＬ１およびコンデンサーＣ１の平滑化による遅延と、積分減衰器５１６による遅延と、の和）と、帰還の伝達関数で定まる周波数で自励発振することになる。

ただし、端子Ｖｆｂを介した帰還経路の遅延量が大であるために、当該端子Ｖｆｂを介した帰還のみでは、自励発振の周波数を、駆動信号ＣＯＭ−Ａの精度を十分に確保できるほど高くすることができない場合がある。

そこで、本実施形態では、端子Ｖｆｂを介した経路とは別に、端子Ｉｆｂを介して、駆動信号ＣＯＭ−Ａの高周波成分を帰還する経路を設けることによって、回路全体でみたときの遅延を小さくしている。このため、信号Ａｂに、駆動信号ＣＯＭ−Ａの高周波成分を加算した信号Ａｓの周波数は、端子Ｉｆｂを介した経路が存在しない場合と比較して、駆動信号ＣＯＭ−Ａの精度を十分に確保できるほど高くなる。

図１２は、信号Ａｓと変調信号Ｍｓとの波形を、元駆動信号Ａａとの波形と関連付けて示す図である。

図１２に示されるように、信号Ａｓは三角波であり、その発振周波数は、元駆動信号Ａａの電圧（入力電圧）に応じて変動する。具体的には、入力電圧が中間値である場合に最も高くなり、入力電圧が中間値から高くなるにつれて、または、低くなるにつれて低くなる。

また、信号Ａｓにおいて三角波の傾斜は、入力電圧が中間値付近であれば、上り（電圧の上昇）と下り（電圧の下降）とでほぼ等しくなる。このため、信号Ａｓをコンパレーター５１４によって電圧閾値Ｖｔｈ１、Ｖｔｈ２と比較した結果である変調信号Ｍｓのデューティー比は、ほぼ５０％となる。入力電圧が中間値から高くなると、信号Ａｓの下りの傾斜が緩くなる。このため、変調信号ＭｓがＨレベルとなる期間が相対的に長くなって、デューティー比が大きくなる。一方、入力電圧が中間値から低くなるにつれて、信号Ａｓの上りの傾斜が緩くなる。このため、変調信号ＭｓがＨレベルとなる期間が相対的に短くなって、デューティー比が小さくなる。

このため、変調信号Ｍｓは、次のようなパルス密度変調信号となる。すなわち、変調信号Ｍｓのデューティー比は、入力電圧の中間値でほぼ５０％であり、入力電圧が中間値よりも高くなるにつれて大きくなり、入力電圧が中間値よりも低くなるにつれて小さくなる。

第１ゲートドライバー５２１Ｈは、変調信号Ｍｓに基づいて第１トランジスターＭ１をオン／オフさせる。すなわち、第１ゲートドライバー５２１Ｈは、第１トランジスターＭ１を、変調信号ＭｓがＨレベルであればオンさせ、変調信号ＭｓがＬレベルであればオフさせる。第２ゲートドライバー５２１Ｌは、変調信号Ｍｓの論理反転信号に基づいて第２トランジスターＭ２をオン／オフさせる。すなわち、第２ゲートドライバー５２１Ｌは、第２トランジスターＭ２を、変調信号ＭｓがＨレベルであればオフさせ、変調信号ＭｓがＬレベルであればオンさせる。

従って、第１トランジスターＭ１と第２トランジスターＭ２の接続点における増幅変調信号をインダクターＬ１およびコンデンサーＣ１で平滑化した駆動信号ＣＯＭ−Ａの電圧は、変調信号Ｍｓのデューティー比が大きくなるにつれて高くなり、デューティー比が小さくなるにつれて低くなるので、結果的に、駆動信号ＣＯＭ−Ａは、元駆動信号Ａａの電圧を拡大した信号となるように制御されて、出力されることになる。

この駆動回路５０は、パルス密度変調を用いているので、変調周波数が固定のパルス幅変調と比較して、デューティー比の変化幅を大きく取れる、という利点がある。

すなわち、回路全体で扱うことができる最小の正パルス幅と負パルス幅はその回路特性で制約されるので、周波数固定のパルス幅変調では、デューティー比の変化幅として所定の範囲（例えば１０％から９０％までの範囲）しか確保できない。これに対し、パルス密度変調では、入力電圧が中間値から離れるにつれて、発振周波数が低くなるため、入力電圧が高い領域においては、デューティー比をより大きくすることができ、また、入力電圧が低い領域においては、デューティー比をより小さくすることができる。このため、自励発振型パルス密度変調では、デューティー比の変化幅として、より広い範囲（例えば５％から９５％までの範囲）を確保することができるのである。

また、駆動回路５０は、駆動信号ＣＯＭ−Ａ、変調信号Ｍｓ及び増幅変調信号が伝搬する信号経路を含み、自励発振する自励発振回路であり、他励発振のように高い周波数の搬送波を生成する回路が不要である。このため、高電圧を扱う回路以外の、すなわち集積回路装置５００の部分の、集積化が容易である、という利点がある。

加えて、駆動回路５０では、駆動信号ＣＯＭ−Ａの帰還経路として、端子Ｖｆｂを介した経路だけでなく、端子Ｉｆｂを介して高周波成分を帰還する経路があるので、回路全体でみたときの遅延が小さくなる。このため、自励発振の周波数が高くなるので、駆動回路５０は、駆動信号ＣＯＭ−Ａを精度良く生成することが可能になる。

図１１に戻り、図１１に示される例では、抵抗Ｒ１、抵抗Ｒ２、第１トランジスターＭ１、第２トランジスターＭ２、コンデンサーＣ５、ダイオードＤ１０およびローパスフィルター５６０は、変調信号に基づいて増幅制御信号を生成し、増幅制御信号に基づいて駆動信号を生成して容量性負荷（圧電素子６０）に出力する出力回路５５０として構成されている。

第１電源部５３０は、圧電素子６０の駆動信号が印加される端子と異なる端子に信号を印加する。第１電源部５３０は、例えば、バンドギャップ・リファレンス回路のような定電圧回路で構成される。第１電源部５３０は、電圧ＶＢＳを端子Ｖｂｓから出力する。図１１に示される例では、第１電源部５３０は、グラウンド端子Ｇｎｄのグラウンド電位を基準として電圧ＶＢＳを生成する。

昇圧回路５４０は、ゲートドライバー５２０に電源供給する。図１１に示される例では、昇圧回路５４０は、グラウンド端子Ｇｎｄのグラウンド電位を基準として電源端子Ｖｄｄから供給される電源電圧Ｖｄｄを昇圧し、第２ゲートドライバー５２１Ｌの高電位側の電源電圧となる電圧Ｖｍを生成する。昇圧回路５４０は、チャージポンプ回路やスイッチングレギュレーターなどで構成することができる。図１１に示される例では、昇圧回路５４０は、両端がそれぞれ端子Ｃｐ１と端子Ｃｐ２に接続されたコンデンサーＣ６、両端がそれぞれ端子Ｃｐ３と端子Ｃｐ４に接続されたコンデンサーＣ７および、両端がそれぞれ端子Ｇｖｄとグラウンドに接続されたコンデンサーＣ８を利用したチャージポンプ回路で構成されている。昇圧回路５４０をチャージポンプ回路で構成した方が、スイッチングレギュレーターで構成する場合に比べて、ノイズの発生を抑制できる。そのため、駆動回路５０は、駆動信号ＣＯＭ−Ａをより精度良く生成することが可能になり、圧電素子６０に印加される電圧を高精度に制御できるので、液体の吐出精度を向上させることができる。また、ゲートドライバー５２０の電源生成部をチャージポンプ回路で構成することで小型化したため集積回路装置５００に搭載可能となり、ゲートドライバー５２０の電源生成部を集積回路装置５００の外部に構成した場合と比較して、駆動回路５０の回路面積を全体として大幅に削減することができる。

昇圧制御部５８０は、後述するように、第１クロック信号φ１と第２クロック信号φ２とを生成し、いずれか一方を選択して昇圧クロック信号φとして選択し、昇圧クロック信号φに基づき、昇圧回路５４０における昇圧を制御する。第２クロック信号φ２の立ち上がり又は立ち下がりの変化点は、駆動回路５０（変調部５１０、ゲートドライバー５２０、トランジスター（第１トランジスターＭ１および第２トランジスターＭ２）、ローパスフィルター５６０及び帰還回路（第１帰還回路５７０および第２帰還回路５７２））の自励発振によって発生する第３クロック信号ＣＬＫに同期している。昇圧制御部５８０は、例えば、第３クロック信号ＣＬＫと第１クロック信号φ１とに基づいて第２クロック信号φ２を生成してもよい。

昇圧制御部５８０は、第１クロック信号φ１に基づいて昇圧する制御を行った後、第２クロック信号φ２に基づいて昇圧する制御を行ってもよい。例えば、昇圧制御部５８０は、第３クロック信号ＣＬＫに含まれる少なくとも１つのパルス（所定数のパルス）が昇圧制御部５８０に入力された場合に、第２クロック信号φ２に基づいて昇圧する制御を行ってもよい。

本実施形態では、図１２に示されるように、第３クロック信号ＣＬＫは、変調信号Ｍｓである。ただし、第３クロック信号ＣＬＫは、駆動回路５０の自励発振によって発生する信号であればよく、変調信号Ｍｓに限定されるものではない。例えば、第３クロック信号ＣＬＫは、信号Ａｓがコンパレーター５１４とは異なるコンパレーターによって２値化された信号でもよい。

７．昇圧回路及び昇圧制御部の構成
図１３は、第１ゲートドライバー５２１Ｈ、第２ゲートドライバー５２１Ｌ、昇圧回路５４０及び昇圧制御部５８０の回路構成を示す図である。図１３において、図１１と同じ構成要素には同じ符号が付されている。なお、図１３には、図１１の駆動回路５０の他の構成要素の一部も示されている。

図１３に示されるように、第１ゲートドライバー５２１Ｈは、レベルシフター５２２Ｈと、ＳＲラッチ５２３Ｈと、ドライバー５２４Ｈとを備えており、コンデンサーＣ５をフローティング電源として動作する。

レベルシフター５２２Ｈは、変調信号Ｍｓをレベルシフトしてセット信号とリセット信号を生成し、ＳＲラッチ５２３Ｈに出力する。

ＳＲラッチ５２３Ｈは、セット信号がＬレベルかつリセット信号がＨレベルの時にＨレベルの信号を出力し、セット信号がＨレベルかつリセット信号がＬレベルの時にＬレベルの信号を出力する。また、ＳＲラッチ５２３Ｈは、セット信号がＨレベルかつリセット信号がＨレベルの時は出力信号のＨレベルまたはＬレベルを保持する。なお、セット信号がＬレベルかつリセット信号がＬレベルの時はＳＲラッチ５２３Ｈの出力信号の論理レベルは不定となるため、セット信号がＬレベルかつリセット信号がＬレベルの入力は禁止される。

ドライバー５２４Ｈは、ＳＲラッチ５２３Ｈの出力信号をバッファリングして、第１トランジスターＭ１を制御する増幅制御信号を生成し、出力する。

第１ゲートドライバー５２１Ｈは、コンデンサーＣ５をフローティング電源として動作するため、端子Ｂｓｔの電位は、Ｖｍ（例えば７．５Ｖ）とＶｈ＋Ｖｍ（例えば４９．５Ｖ）の間の遷移を繰り返す。ＳＲラッチ５２３Ｈにより信号を保持させることにより、端子Ｂｓｔの電位が遷移途中の過渡的な状態でも第１ゲートドライバー５２１Ｈが安定して動作可能としている。

第２ゲートドライバー５２１Ｌは、レベルシフター５２２Ｌと、ＳＲラッチ５２３Ｌと、ドライバー５２４Ｌとを備えており、ほぼ一定の電圧Ｖｍ（例えば７．５Ｖ）を電源電圧として動作する。

レベルシフター５２２Ｌは、変調信号Ｍｓの否定信号（インバーター５１５の出力信号）をレベルシフトしてセット信号とリセット信号を生成し、ＳＲラッチ５２３Ｌに出力する。

ＳＲラッチ５２３Ｌは、ＳＲラッチ５２３Ｈと同様に、セット信号がＬレベルかつリセット信号がＨレベルの時にＨレベルの信号を出力し、セット信号がＨレベルかつリセット信号がＬレベルの時にＬレベルの信号を出力する。また、ＳＲラッチ５２３Ｌは、ＳＲラッチ５２３Ｈと同様に、セット信号がＨレベルかつリセット信号がＨレベルの時は出力信号のＨレベルまたはＬレベルを保持し、セット信号がＬレベルかつリセット信号がＬレベルの時は出力信号の論理レベルが不定となる。

ドライバー５２４Ｌは、ＳＲラッチ５２３Ｌの出力信号をバッファリングして、第２トランジスターＭ２を制御する増幅制御信号を生成し、出力する。

なお、端子Ｇｖｄはほぼ一定の電圧Ｖｍ（例えば７．５Ｖ）なので、ＳＲラッチ５２３Ｈと比較してＳＲラッチ５２３Ｌの必要性は相対的に低い。従って、第２ゲートドライバー５２１Ｌは、レベルシフター５２２Ｌが変調信号Ｍｓの否定信号を単純にレベルシフトしてドライバー５２４Ｌに出力するように構成されてもよい。また、変調信号Ｍｓの否定信号（インバーター５１５の出力信号）のＨレベルが、ドライバー５２４Ｌの論理閾値（例えば、Ｖｍ／２）よりも十分に高ければ、レベルシフター５２２Ｌは無くてもよい。

図１３に示されるように、昇圧回路５４０は、３つのＮＭＯＳスイッチ５４１，５４２，５４３と、２つのインバーター５４４，５４５と、スイッチ制御回路５４６と、電圧監視回路５４７とを備え、昇圧クロック信号φに基づき、電源電圧Ｖｄｄを３倍まで昇圧可能なチャージポンプ回路として構成されている。

スイッチ制御回路５４６は、昇圧クロック信号φがＨレベル（Ｖｄｄ）の時、ＮＭＯＳスイッチ５４１とＮＭＯＳスイッチ５４３をオンし、ＮＭＯＳスイッチ５４２をオフする。この時、インバーター５４４の出力はＬレベル（０Ｖ）であるから、コンデンサーＣ６の両端の電位差がＶｄｄとなり、コンデンサーＣ６が充電される。また、インバーター５４５の出力はＨレベル（Ｖｄｄ）であるから、コンデンサーＣ８の両端の電位差がＶｄｄ＋コンデンサーＣ７の両端の電位差と等しくなり、コンデンサーＣ７に蓄積された電荷の一部が移動してコンデンサーＣ８が充電される。

また、スイッチ制御回路５４６は、昇圧クロック信号φがＬレベル（０Ｖ）の時、ＮＭＯＳスイッチ５４１とＮＭＯＳスイッチ５４３をオフし、ＮＭＯＳスイッチ５４２をオンする。インバーター５４４の出力はＨレベル（Ｖｄｄ）であり、インバーター５４５の出力はＬレベル（０Ｖ）であるから、コンデンサーＣ７の両端の電位差がＶｄｄ＋コンデンサーＣ７の両端の電位差と等しくなり、コンデンサーＣ６に蓄積された電荷の一部が移動してコンデンサーＣ７が充電される。

従って、昇圧クロック信号φがＨレベル（Ｖｄｄ）とＬレベル（０Ｖ）を繰り返すことにより、コンデンサーＣ６の両端の電位差は最大でＶｄｄ（例えば３．３Ｖ）、コンデンサーＣ７の両端の電位差は最大で２Ｖｄｄ（例えば６．６Ｖ）、コンデンサーＣ８の両端の電位差（すなわちＶｍ）は最大で３Ｖｄｄ（例えば９．９Ｖ）に到達する。ただし、電圧Ｖｍが高すぎると、第１ゲートドライバー５２１Ｈや第２ゲートドライバー５２１Ｌの消費電力が増大する等の問題が生じる。そこで、電圧監視回路５４７は、電圧Ｖｍを所望の電圧（例えば７．５Ｖ）と比較し、電圧Ｖｍが所望の電圧よりも低いときは例えばＬレベル（０Ｖ）、電圧Ｖｍが所望の電圧よりも高いときは例えばＨレベル（Ｖｄｄ）となる信号ＶＭＯＮを出力する。スイッチ制御回路５４６は、電圧監視回路５４７の出力信号ＶＭＯＮがＬレベル（０Ｖ）の時は昇圧動作が行われるように上記の制御を行い、電圧監視回路５４７の出力信号ＶＭＯＮがＨレベル（Ｖｄｄ）の時は昇圧動作を停止させるように制御する。すなわち、昇圧回路５４０が間欠動作することにより、昇圧回路５４０の出力電圧Ｖｍは所望の電圧付近に保持される。

図１３に示されるように、昇圧制御部５８０は、発振回路５８１と、Ｄフリップフロップ５８２と、選択回路５８３と、タイマー５８４と、状態制御部５８５とを備え、昇圧クロック信号φを生成して昇圧回路５４０に出力し、これにより昇圧回路５４０の制御を行う。

発振回路５８１は、例えばＲＣ発振回路やＬＣ発振回路で構成され、集積回路装置５００の電源がオンになった後（電源電圧Ｖｄｄが供給された後）、発振を開始し、第１クロック信号φ１を出力する。発振回路５８１の発振周波数（第１クロック信号φ１の周波数）は、昇圧回路５４０による昇圧が可能な適切な周波数（例えば数百ｋＨｚ）に設定される。

Ｄフリップフロップ５８２は、リセット信号ＸＲＳＴが解除された後、第３クロック信号ＣＬＫ（変調信号Ｍｓ）の立ち下がりエッジごとに第１クロック信号φ１を保持し、第２クロック信号φ２として出力する。すなわち、第２クロック信号φ２の立ち上がり又は立ち下がりの変化点は、第３クロック信号ＣＬＫ（変調信号Ｍｓ）に同期している。

選択回路５８３は、タイマー５８４が出力する選択信号Ｓｅｌの論理レベルに応じて第１クロック信号φ１と第２クロック信号とのいずれか一方を選択し、昇圧クロック信号φとして出力する。

タイマー５８４は、第３クロック信号ＣＬＫ（変調信号Ｍｓ）のパルス数をカウントし、カウント値が所定数Ｎ（Ｎは１以上の整数）よりも小さい時とＮ以上の時とで論理レベルが異なる選択信号Ｓｅｌを出力する。

例えば、タイマー５８４は、カウント値がＮよりも小さい時にＬレベル、Ｎ以上の時にＨレベルとなる選択信号Ｓｅｌを出力し、選択回路５８３は、選択信号ＳｅｌがＬレベルの時に第１クロック信号φ１を選択し、選択信号ＳｅｌがＨレベルの時に第２クロック信号φ２を選択する。要するに、第３クロック信号ＣＬＫ（変調信号Ｍｓ）のパルス数がＮに達するまでは昇圧クロック信号φとして第１クロック信号φ１が選択され、第３クロック信号ＣＬＫ（変調信号Ｍｓ）のパルス数がＮに達した後は昇圧クロック信号φとして第２クロック信号φ２が選択される。

状態制御部５８５は、２ビットの状態信号ＳＴ１、ＳＴ２に応じて、駆動回路５０の状態（動作モード）を選択し、動作モードに応じて、各種の制御を行う。状態信号ＳＴ１、ＳＴ２は、例えば、集積回路装置５００の２つの端子（図１１では不図示）から入力される。

図１４は、状態信号ＳＴ１、ＳＴ２と駆動回路５０の動作モードとの関係を示す図である。また、図１５は、動作モードの遷移の一例を示す図である。

図１４及び図１５に示されるように、集積回路装置５００に電源がオンになった後、ＳＴ１＝０（Ｌレベル）かつＳＴ２＝０（Ｌレベル）が入力されると、状態制御部５８５はリセットモードを選択する。リセットモードは、駆動回路５０の各回路の動作を初期化して停止させるモードであり、昇圧回路５４０はオフ、端子Ｌｄｒと端子ＨｄｒはともにＬレベルである。

リセットモードの時に、ＳＴ１＝０（Ｌレベル）かつＳＴ２＝１（Ｈレベル）が入力されると、状態制御部５８５はスリープ１モードを選択する。スリープ１モードは、昇圧動作を開始するための準備を行うモードであり、発振回路５８１は発振動作を開始し、昇圧回路５４０はオフ、端子Ｌｄｒと端子ＨｄｒはともにＬレベルである。すなわち、リセットモードやスリープ１モードでは、昇圧動作が行われず、駆動回路５０は自励発振しない。状態制御部５８５は、リセットモードやスリープ１モードでは、例えば、昇圧回路５４０のスイッチ制御回路５４６を制御し、３つのＮＭＯＳスイッチ５４１，５４２，５４３をすべてオフさせることで昇圧動作を停止させる。

スリープ１モードの時に、ＳＴ１＝１（Ｈレベル）かつＳＴ２＝０（Ｌレベル）が入力されると、状態制御部５８５はスリープ２モードを選択する。スリープ２モードは、自励発振を停止させたままコンデンサーＣ８の昇圧動作およびコンデンサーＣ５の充電を行わせるモードであり、昇圧回路５４０はオン、端子ＬｄｒはＨレベル、端子ＨｄｒはＬレベルである。また、スリープ１モードの時に、ＳＴ１＝０（Ｌレベル）かつＳＴ２＝０（Ｌレベル）が入力されると、状態制御部５８５はリセットモードを選択する。

スリープ２モードの時に、ＳＴ１＝１（Ｈレベル）かつＳＴ２＝Ｈ（Ｈレベル）が入力されると、状態制御部５８５は通常動作モードを選択する。通常動作モードは、駆動回路５０が昇圧動作を継続しながら自励発振を行うモードであり、昇圧回路５４０はオン、端子ＬｄｒはＨレベル又はＬレベル、端子ＨｄｒはＬレベル又はＨレベルである。また、スリープ２モードの時に、ＳＴ１＝１（Ｈレベル）かつＳＴ２＝０（Ｌレベル）が入力されると、状態制御部５８５はスリープ１モードを選択する。

通常動作モードの時に、ＳＴ１＝１（Ｈレベル）かつＳＴ２＝０（Ｌレベル）が入力されると、状態制御部５８５はスリープ２モードを選択する。なお、図１５の例では、集積回路装置５００の電源のオフは、リセットモード又はスリープ１モードで行われる。

図１３に示されるように、状態制御部５８５は、駆動回路５０の状態（動作モード）応じて、Ｄフリップフロップ５８２やタイマー５８４のリセットも制御する。すなわち、状態制御部５８５は、通常動作モード以外の動作モード（リセットモード、スリープ１モードおよびスリープ２モード）では、Ｄフリップフロップ５８２やタイマー５８４をリセット状態に設定し、通常動作モードではこれらのリセット状態を解除する。

このように構成された昇圧制御部５８０は、通常動作モード以外の動作モード（リセットモード、スリープ１モードおよびスリープ２モード）において、第１クロック信号φ１に基づいて昇圧回路５４０による昇圧を制御する。また、昇圧制御部５８０は、スリープ２モードから通常動作モードに移行した後、駆動回路５０が自励発振を開始し、第３クロック信号ＣＬＫ（変調信号Ｍｓ）に含まれるＮ個のパルスがタイマー５８４に入力されるまでは第１クロック信号φ１に基づいて昇圧を制御し、Ｎ個のパルスがタイマー５８４に入力された後は、第３クロック信号ＣＬＫ（変調信号Ｍｓ）の変化点に同期した第２クロック信号φ２に基づいて昇圧回路５４０による昇圧を制御する。図１６に、昇圧クロック信号φの選択が第１クロック信号φ１から第２クロック信号φ２に切り替わる前後のタイミングチャートの一例を示す。なお、所定数Ｎとしては、例えば、自励発振が安定したと判断できるパルス数が設定される。

本実施形態において、昇圧クロック信号φを、スリープ２モードから通常動作モードに移行した直後に第１クロック信号φ１から第２クロック信号φ２に切り替えず、自励発振が開始された後に切り替えているのは、以下の理由による。

スリープ２モードにおいて昇圧回路５４０による昇圧動作が行われてコンデンサーＣ８が充電され、端子Ｇｖｄに所望の電圧Ｖｍ（例えば、７．５Ｖ）が発生する。この状態で通常動作モードに移行すると、自励発振が開始するが、第３クロック信号ＣＬＫ（変調信号Ｍｓ）に最初のパルスが発生するまでに例えば数百ｍｓの遅延時間が発生する（図１６参照）。

従って、仮にスリープ２モードから通常動作モードに移行した直後に第１クロック信号φ１から第２クロック信号φ２に切り替えると、例えば数百ｍｓの間、昇圧クロック信号φがＬレベルに固定されてしまい、昇圧回路５４０による昇圧動作が停止する。その結果、昇圧動作が停止している間に、コンデンサーＣ８に蓄積されていた電荷の一部が放電さ
れてしまい、端子Ｇｖｄの電圧Ｖｍが低下する。

そうすると、第１ゲートドライバー５２１Ｈや第２ゲートドライバー５２１Ｌの電源電圧が低下し、自励発振が開始されなくなるおそれがある。自励発振が開始されなければ第３クロック信号ＣＬＫ（変調信号Ｍｓ）にパルスが発生しないため、第２クロック信号φ２がＬレベルに固定され（昇圧クロック信号φもＬレベルに固定され）、昇圧回路５４０は昇圧動作を再開することができない。

このように、昇圧動作が停止することで自励発振が開始されず、自励発振が開始されないことで昇圧動作が再開できないというデッドロック状態に陥るおそれがある。これに対して、昇圧クロック信号φを、自励発振が開始された後に第１クロック信号φ１から第２クロック信号φ２に切り替えることにより、このようなデッドロック状態を避けることができる。

また、本実施形態において、第２クロック信号φ２を第３クロック信号ＣＬＫ（変調信号Ｍｓ）の立ち上がりではなく立ち下がりに同期させているのは、以下の理由による。

通常動作モードにおいて、第３クロック信号ＣＬＫ（変調信号Ｍｓ）の立ち上がりは、第１トランジスターＭ１がオフからオンに移行するタイミングに対応する。第１トランジスターＭ１がオフの状態では、端子ｓｗは０Ｖであり、また、第１ゲートドライバー５２１ＨのＳＲラッチ５２３Ｈに入力されるセット信号はＶｍ（例えば７．５Ｖ）、リセット信号は０Ｖになっている。

この状態において、ＳＲラッチ５２３Ｈに入力されるセット信号がＶｍから０Ｖになり、リセット信号が０ＶからＶｍになると、第１トランジスターＭ１がオンし、端子ｓｗは０ＶからＶｈ（例えば４２Ｖ）に急上昇する。これにより、ＳＲラッチ５２３Ｈに入力されるセット信号は０ＶからＶｈ（例えば４２Ｖ）に変化し、リセット信号はＶｍ（例えば７．５Ｖ）からＶｈ＋Ｖｍ（例えば４９．５Ｖ）に変化するが、ＳＲラッチ５２３Ｈのセット端子とグラウンド間の寄生容量およびリセット端子とグラウンド間の寄生容量に依存して、これらの変化に時間を要する。従って、端子ｓｗの電圧Ｖｈ（例えば４２Ｖ）を基準とすると、過渡的には、セット信号とリセット信号がともにＬレベルとなりやすい。

そして、セット信号とリセット信号がともにＬレベルの時は、ＳＲラッチ５２３Ｈの出力信号の論理レベルは不定であるから、過渡的にＬレベルになって第１トランジスターＭ１が一瞬オンする可能性がある。すなわち、第１トランジスターＭ１がオフからオンに移行するときは、第１ゲートドライバー５２１Ｈが誤動作しやすい状況にある。なお、第２ゲートドライバー５２１Ｌは、その電源電圧がＶｍに固定されているため、このような誤動作を起こすことはない。

一方、昇圧回路５４０は、通常動作モードでは、第２クロック信号φ２に応じて、３つのＮＭＯＳスイッチ５４１，５４２，５４３のオン／オフが切り替わって３つのコンデンサーＣ６，Ｃ７，Ｃ８の充電や放電が行われるため、第２クロック信号φ２の立ち上がり及び立ち上がりにおいて出力電圧Ｖｍにノイズが重畳される。

従って、第２クロック信号φ２を第３クロック信号ＣＬＫ（変調信号Ｍｓ）の立ち上がりに同期させると、第１ゲートドライバー５２１Ｈが誤動作しやすいタイミングと昇圧回路５４０がノイズを発生させるタイミングとが近くなり、このノイズの影響で第１ゲートドライバー５２１Ｈの誤動作がより引き起こされやすい状況になってしまう。

一方、通常動作モードにおいて、第３クロック信号ＣＬＫ（変調信号Ｍｓ）の立ち下が
りは、第１トランジスターＭ１がオンからオフに移行するタイミングに対応する。第１トランジスターＭ１がオンの状態では、端子ｓｗはＶｈ（例えば４２Ｖ）であり、また、第１ゲートドライバー５２１ＨのＳＲラッチ５２３Ｈに入力されるセット信号はＶｈ（例えば４２Ｖ）、リセット信号はＶｈ＋Ｖｍ（例えば４９．５Ｖ）になっている。

この状態において、ＳＲラッチ５２３Ｈに入力されるセット信号がＶｈからＶｈ＋Ｖｍになり、リセット信号がＶｈ＋ＶｍからＶｈになると、第１トランジスターＭ１がオフし、端子ｓｗはＶｈ（例えば４２Ｖ）から０Ｖに急降下する。これにより、ＳＲラッチ５２３Ｈに入力されるセット信号はＶｈ＋Ｖｍ（例えば４９．５Ｖ）からＶｍ（例えば７．５Ｖ）に変化し、リセット信号はＶｈ（例えば４２Ｖ）から０Ｖに変化するが、ＳＲラッチ５２３Ｈのセット端子とグラウンド間の寄生容量およびリセット端子とグラウンド間の寄生容量に依存して、これらの変化に時間を要する。従って、端子ｓｗの電圧０Ｖを基準とすると、過渡的には、セット信号とリセット信号がともにＨレベルとなりやすい。

しかしながら、セット信号とリセット信号がともにＨレベルの時は、ＳＲラッチ５２３Ｈの出力信号の論理レベルは保持されるから、第１トランジスターＭ１はオフのままである。すなわち、第１トランジスターＭ１がオンからオフに移行するときは、第１ゲートドライバー５２１Ｈが誤動作しにくい状況にある。

従って、第２クロック信号φ２を第３クロック信号ＣＬＫ（変調信号Ｍｓ）の立ち下がりに同期させると、第１ゲートドライバー５２１Ｈが誤動作しにくいタイミングと昇圧回路５４０がノイズを発生させるタイミングとが近くなり（換言すれば、第１ゲートドライバー５２１Ｈが誤動作しやすいタイミングと昇圧回路５４０がノイズを発生させるタイミングとが遠くなり）、このノイズの影響による誤動作のおそれを低減させることが可能となる。

８．自励発振周波数と昇圧周波数との関係
ところで、第３クロック信号の周波数、すなわち、駆動回路５０が自励発振する周波数である自励発振周波数ｆｃｌｋは、ＤＡＣ５１１に入力されるデータに応じて変化する。図１７は、データｄＡと駆動回路５０−ａの自励発振周波数ｆｃｌｋとの関係を示す図であり、図１７において、横軸はデータｄＡの値であり、縦軸は自励発振周波数ｆｃｌｋである。図１７に示されるように、本実施形態では、自励発振周波数ｆｃｌｋは、データｄＡの値に応じて約１ＭＨｚ〜約３ＭＨｚの範囲で変化する。詳細には、自励発振周波数ｆｃｌｋは、データｄＡの値が中間値（（最小値＋最大値）／２）付近で最大となり、データｄＡの値が小さいほど、あるいは、データｄＡの値が大きいほど低くなる。

そして、図１８に示されるように、駆動信号ＣＯＭ−Ａに含まれる台形波形Ａｄｐ１あるいは台形波形Ａｄｐ２は、データｄＡ＝ＤＬ（図１７参照）のときに最小電圧ＶＬとなり、データｄＡ＝ＤＭ（図１７参照）のときに中間電圧ＶＭとなり、データｄＡ＝ＤＨ（図１７参照）のときに最大電圧ＶＨとなる。従って、台形波形Ａｄｐ１あるいは台形波形Ａｄｐ２が最小電圧ＶＬや最大電圧ＶＨで一定となるときは、相対的に自励発振周波数ｆｃｌｋが低く、台形波形Ａｄｐ１あるいは台形波形Ａｄｐ２が中間電圧ＶＭとなるときは、相対的に自励発振周波数ｆｃｌｋが高い。

一方、台形波形Ａｄｐ１や台形波形Ａｄｐ２において、最小電圧ＶＬや最大電圧ＶＨで一定となるときは、圧電素子６０が最も撓んだ状態であり、この状態で圧電素子６０に印加される電圧にノイズが重畳されて電圧が変動すると、インクの吐出量や吐出タイミングの目標値からのずれが大きくなり、結果として画質が劣化することになる。従って、特に、台形波形Ａｄｐ１，Ａｄｐ２が最小電圧ＶＬや最大電圧ＶＨとなるとき、すなわち、相対的に自励発振周波数ｆｃｌｋが低いときのノイズを低減することが望ましい。特に、昇
圧回路５４０の昇圧動作により大きなノイズ（昇圧ノイズ）が発生するため、相対的に自励発振周波数ｆｃｌｋが低いときの昇圧ノイズを低減させることが望ましい。そして、昇圧ノイズを低減させるためには、昇圧回路５４０の昇圧能力が過剰にならないことが重要である。

昇圧回路５４０の昇圧能力は、下記の式（１）に示される、昇圧回路５４０の出力電流Ｉｏで評価され、出力電流Ｉｏが大きいほど昇圧能力が高い。式（１）において、ｆ_φは昇圧クロック信号φの周波数（昇圧周波数）、Ｎ＋１は昇圧比、Ｃは昇圧コンデンサーの容量値（図１３のコンデンサーＣ６，Ｃ７の容量値の和）、Ｖｉは昇圧回路５４０の入力電圧（図１３の電源電圧Ｖｄｄ）、Ｖｏは昇圧回路５４０の出力電圧（図１３の電圧Ｖｍ）である。

式（１）より、所望の出力電圧Ｖｏを得るために必要な出力電流Ｉｏは、昇圧周波数ｆ_φと昇圧コンデンサーの容量値Ｃの積で決まる。

ここで、前述の通り、図１３の構成の昇圧回路５４０は、電源電圧Ｖｄｄ（例えば３．３Ｖ）を３倍にまで昇圧可能であるが、間欠動作することにより、その出力負荷に関わらず、出力電圧Ｖｍが所望の電圧（例えば７．５Ｖ）付近となるように制御される。すなわち、昇圧回路５４０の昇圧動作によって、出力電圧Ｖｍが所望の電圧（例えば７．５Ｖ）よりも高い電圧となった後、昇圧回路５４０の動作が停止し、出力電圧Ｖｍが徐々に低下して所望の電圧（例えば７．５Ｖ）を下回ると、昇圧回路５４０が昇圧動作を再開する。昇圧回路５４０は、昇圧動作を行っている期間はノイズ（昇圧ノイズ）を発生するが、停止中はノイズを発生しないため、間欠動作の周期を長くして、昇圧回路５４０の停止期間が長いほどノイズ発生時間を減らすことができる。そして、間欠動作の周期を長くするためには、昇圧回路５４０の昇圧能力を高くし、昇圧動作終了時の出力電圧Ｖｍを高くする必要がある。すなわち、式（１）より、昇圧周波数ｆ_φと昇圧コンデンサーの容量値Ｃの積を十分大きくする必要がある。

ここで、比較例として、例えば、図１３の構成の昇圧制御部５８０において、第１クロック信号φ１の周波数ｆ_φ１が２００ｋＨｚの場合を考える。図１９は、この比較例における自励発振周波数ｆｃｌｋと第２クロック信号φ２の周波数ｆ_φ２との関係を示す図である。また、図２０は、比較例において自励発振周波数ｆｃｌｋが最大のときの信号波形を示す図であり、図２１は、比較例において自励発振周波数ｆｃｌｋが最小のときの信号波形を示す図である。

比較例では、図１９に示されるように、第２クロック信号φ２の周波数ｆ_φ２（すなわち、昇圧回路５４０の昇圧動作中の昇圧周波数ｆ_φ）は、自励発振周波数ｆｃｌｋが１ＭＨｚ〜３ＭＨｚの範囲（図１７に示される範囲）では２００ｋＨｚで一定である。

この比較例では、昇圧コンデンサーの容量値Ｃは一定であり、かつ、自励発振周波数ｆｃｌｋによらず昇圧周波数ｆ_φも一定であるから、式（１）より、昇圧回路５４０の昇圧能力は常に一定である。従って、図２０及び図２１に示されるように、自励発振周波数ｆｃｌｋが最大のときも最小のときも、昇圧回路５４０の昇圧動作による出力電圧Ｖｍのピーク値は同じである。そして、自励発振周波数ｆｃｌｋが最大（図１７では３ＭＨｚ）となるとき（データｄＡが中間値ＤＭのとき）は、駆動回路５０−ａの消費電流が最大とな
るため、出力電圧Ｖｍの低下が速く、間欠動作の周期が短くなる。

従って、この比較例では、昇圧回路５４０の間欠動作の周期を常に一定時間以上にするためには、自励発振周波数ｆｃｌｋが最大のときの間欠動作の周期が一定時間以上となるように、第１クロック信号φ１の周波数ｆ_φ１及び昇圧コンデンサーの容量値Ｃを決定する必要がある。そうすると、比較例では、昇圧回路５４０の昇圧能力は、自励発振周波数ｆｃｌｋが最大のときは適度な値になるが、自励発振周波数ｆｃｌｋが最小のときは過剰な値になってしまう。すなわち、自励発振周波数ｆｃｌｋが最小のときの昇圧回路５４０の出力電圧Ｖｍのピーク値は過大となっており、昇圧コンデンサーを流れる電流のピーク値も過大となり、瞬時的に大きな昇圧ノイズが発生することになる。その結果、比較例では、自励発振周波数ｆｃｌｋが最小値に近くなる、駆動信号ＣＯＭ−Ａの台形波形Ａｄｐ１，Ａｄｐ２が最小電圧ＶＬや最大電圧ＶＨのときの昇圧ノイズを低減させることができず、結果として画質が劣化するおそれがある。

そこで、本実施形態では、比較例に対して、自励発振周波数ｆｃｌｋと第１クロック信号φ１の周波数ｆ_φ１との差を小さくすることで、この問題を解決する。本実施形態の一例として、例えば第１クロック信号φ１の周波数ｆ_φ１が８００ｋＨｚの場合を考える。図２２は、本実施形態における自励発振周波数ｆｃｌｋと第２クロック信号φ２の周波数ｆ_φ２との関係を示す図である。また、図２３は、本実施形態において自励発振周波数ｆｃｌｋが最大のときの信号波形を示す図であり、図２４は、本実施形態において自励発振周波数ｆｃｌｋが最小のときの信号波形を示す図である。

本実施形態の一例では、図２２に示されるように、第２クロック信号φ２の周波数ｆ_φ２（すなわち、昇圧回路５４０の昇圧動作中の昇圧周波数ｆ_φ）は、自励発振周波数ｆｃｌｋが１ＭＨｚ〜３ＭＨｚの範囲（図１７に示される範囲）のうち、１．６ＭＨｚ〜３ＭＨｚの範囲では８００ｋＨｚで一定であるが、１ＭＨｚ〜１．６ＭＨｚの範囲では自励発振周波数ｆｃｌｋと第１クロック信号φ１の周波数ｆ_φ１（８００ｋＨｚ）との差と等しい周波数となる。これは、自励発振周波数ｆｃｌｋが１．６ＭＨｚ以上であれば、サンプリング定理が満たされるため、第２クロック信号φ２に第１クロック信号φ１が再現されるのに対して、自励発振周波数ｆｃｌｋが１．６ＭＨｚよりも低ければ、サンプリング定理が満たされないため、第１クロック信号φ１の周波数ｆ_φ１（８００ｋＨｚ）がナイキスト周波数（自励発振周波数ｆｃｌｋの１／２）に対して折り返された周波数の第２クロック信号φ２が生成されるためである。

この例では、昇圧コンデンサーの容量値Ｃは一定であり、かつ、自励発振周波数ｆｃｌｋが１．６ＭＨｚ以上のときは昇圧周波数ｆ_φも一定であるから、式（１）より、昇圧回路５４０の昇圧能力は一定である。一方、自励発振周波数ｆｃｌｋが１．６ＭＨｚよりも低いときは、自励発振周波数ｆｃｌｋが低いほど昇圧周波数ｆ_φも低くなるから、式（１）より、昇圧回路５４０の昇圧能力が低くなる。従って、図２３及び図２４に示されるように、自励発振周波数ｆｃｌｋが最小のときの昇圧回路５４０の出力電圧Ｖｍのピーク値は、自励発振周波数ｆｃｌｋが最大のときの出力電圧Ｖｍのピーク値よりも低くなる。

このように、本実施形態では、自励発振周波数ｆｃｌｋが最小のときと最大のときで昇圧回路５４０の昇圧能力が異なるため、昇圧回路５４０の間欠動作の周期を常に一定時間以上にするために、自励発振周波数ｆｃｌｋが最小のときの間欠動作の周期が一定時間以上となるように、第１クロック信号φ１の周波数ｆ_φ１及び昇圧コンデンサーの容量値Ｃを決定することも可能である。

この例では、第１クロック信号φ１の周波数ｆ_φ１を８００ｋＨｚとして昇圧コンデンサーの容量値Ｃを適切な値に設定することで、図２４に示されるように、自励発振周波数
ｆｃｌｋが最小（１ＭＨｚ）のときの間欠動作の周期が一定時間以上となり、かつ、図２３に示されるように、自励発振周波数ｆｃｌｋが最大（３ＭＨｚ）のときの間欠動作の周期はより大きくなっている。すなわち、この例では、昇圧回路５４０の昇圧能力は、自励発振周波数ｆｃｌｋが最小のときに適度な値になり、自励発振周波数ｆｃｌｋが最大のときは多少過剰な値になっている。従って、自励発振周波数ｆｃｌｋが最小のときの昇圧回路５４０の出力電圧Ｖｍのピーク値は十分低く抑えられており、瞬時的に発生する昇圧ノイズのピーク値も低く抑えられる。その結果、本実施形態では、自励発振周波数ｆｃｌｋが最小値に近くなる、駆動信号ＣＯＭ−Ａの台形波形Ａｄｐ１，Ａｄｐ２が最小電圧ＶＬや最大電圧ＶＨのときの昇圧ノイズを低減させることができるため、結果として画質が劣化するおそれを低減させることができる。なお、自励発振周波数ｆｃｌｋが最大のときは、台形波形Ａｄｐ１，Ａｄｐ２が中間電圧ＶＭとなるときであるため、昇圧回路５４０の昇圧能力が多少過剰であっても、昇圧ノイズによる画質の劣化は生じにくい。

以上では、自励発振周波数ｆｃｌｋが１ＭＨｚ〜３ＭＨｚの範囲で変化し、第１クロック信号φ１の周波数ｆ_φ１が８００ｋＨｚの場合を例に挙げて説明したが、一般化すると、本実施形態では、第１クロック信号φ１の周波数ｆ_φ１の２倍の周波数は、自励発振周波数ｆｃｌｋの最小値（図１７では１ＭＨｚ）よりも高く、自励発振周波数の最大値（図１７では３ＭＨｚ）よりも低い。

ここで、自励発振周波数ｆｃｌｋの最大値と最小値との差が、第１クロック信号φ１の周波数ｆ_φ１以上の場合、自励発振周波数ｆｃｌｋが最小値と最大値の間の範囲で変化すると、第２クロック信号φ２の周波数ｆ_φ２がゼロとなり、第２クロック信号φ２のパルスが発生せずに昇圧動作が行われない場合が存在する。従って、このような場合、第１クロック信号φ１の周波数ｆ_φ１は、自励発振周波数ｆｃｌｋの最小値よりも低いことが望ましい。この条件が満たされる限り、第２クロック信号φ２の周波数ｆ_φ２がゼロとなることはない。図２２の例ではこの条件が満たされている。

ただし、第２クロック信号φ２の周波数ｆ_φ２（すなわち、昇圧周波数ｆ_φ）がゼロに近い場合、昇圧回路５４０の昇圧能力が極めて低くなるため、昇圧に時間がかかり、駆動回路５０が正常に動作しない。従って、実際には、自励発振周波数ｆｃｌｋが最小のときに昇圧回路５４０が所望の昇圧能力を有するために必要最低限の昇圧周波数ｆ_φの値をαとしたとき、第１クロック信号φ１の周波数ｆ_φ１＋αが自励発振周波数ｆｃｌｋの最小値よりも低いことが望ましい。

９．作用効果
以上に説明したように、本実施形態に係る液体吐出装置１、駆動回路５０（容量性負荷駆動回路）及びその駆動方法（容量性負荷駆動方法）によれば、自励発振周波数ｆｃｌｋが第１クロック信号φ１の周波数ｆ_φ１の２倍の周波数よりも高いときは、サンプリング定理が満たされるため、第２クロック信号φ２の周波数ｆ_φ２は、第１クロック信号φ１の周波数ｆ_φ１と一致する。一方、自励発振周波数ｆｃｌｋが第１クロック信号φ１の周波数ｆ_φ１の２倍の周波数よりも低いときは、サンプリング定理が満たされないため、第２クロック信号φ２の周波数ｆ_φ２は、自励発振周波数ｆｃｌｋと第１クロック信号φ１の周波数ｆ_φ１との差と一致し、第１クロック信号φ１の周波数ｆ_φ１よりも低くなる。従って、昇圧回路５４０が第２クロック信号φ２に基づいて昇圧することにより、自励発振周波数ｆｃｌｋが第１クロック信号φ１の周波数ｆ_φ１の２倍の周波数よりも高いときは昇圧回路５４０の昇圧能力が一定に保持され、自励発振周波数ｆｃｌｋが第１クロック信号φ１の周波数ｆ_φ１の２倍の周波数よりも低いときは、自励発振周波数ｆｃｌｋが低いほど昇圧回路５４０の昇圧能力が低くなる。その結果、本実施形態に係る液体吐出装置１、駆動回路５０（容量性負荷駆動回路）及びその駆動方法（容量性負荷駆動方法）によれば、自励発振周波数ｃｌｋが低いときに過剰な昇圧が行われることがなく、自励発振周
波数ｃｌｋが低いときの昇圧に起因するノイズを低減させることができる。

また、本実施形態に係る液体吐出装置１、駆動回路５０（容量性負荷駆動回路）及びその駆動方法（容量性負荷駆動方法）において、第１クロック信号φ１の周波数ｆ_φ１を自励発振周波数ｆｃｌｋの最小値よりも低くすれば、自励発振周波数ｆｃｌｋの最大値と最小値との差が第１クロック信号φ１の周波数ｆ_φ１以上の場合でも、第２クロック信号φ２の周波数ｆ_φ２がゼロとなることがないため、第２クロック信号φ２のパルスが発生し、確実に昇圧回路５４０による昇圧動作が行われる。

また、本実施形態に係る液体吐出装置１、駆動回路５０（容量性負荷駆動回路）及びその駆動方法（容量性負荷駆動方法）によれば、第２クロック信号φ２の立ち上がり又は立ち下がりの変化点は、駆動回路５０の自励発振によって生成される第３クロック信号ＣＬＫ（変調信号Ｍｓ）に同期しているので、昇圧回路５４０が第２クロック信号φ２に基づいて昇圧することにより、常に、昇圧回路５４０でノイズが発生するタイミングを自励発振における所望のタイミングに近づけることができる。特に、昇圧回路５４０で発生するノイズが昇圧された電圧Ｖｍに重畳する第２クロック信号φ２の立ち上がり又は立ち下がりのタイミングを、ゲートドライバー５２０（特に、第１ゲートドライバー５２１Ｈ）がノイズの影響を受けにくい第３クロック信号ＣＬＫ（変調信号Ｍｓ）の立ち下がり（パルスの立ち下がり）のタイミングに近づけることにより、昇圧回路５４０のノイズが駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）に与える影響を低減し、吐出精度の劣化のおそれを低減させることができる。

また、本実施形態に係る液体吐出装置１、駆動回路５０（容量性負荷駆動回路）及びその駆動方法（容量性負荷駆動方法）によれば、変調信号Ｍｓを第３クロック信号ＣＬＫに兼用するので、回路規模の増加を低減させながら、昇圧回路５４０のノイズが駆動信号に与える影響を低減し、吐出精度の劣化のおそれを低減させることができる。

また、本実施形態に係る液体吐出装置１、駆動回路５０（容量性負荷駆動回路）及びその駆動方法（容量性負荷駆動方法）によれば、昇圧回路５４０は、駆動回路５０の自励発振によって第３クロック信号ＣＬＫ（変調信号Ｍｓ）が生成される前、すなわち、第３クロック信号ＣＬＫ（変調信号Ｍｓ）に同期した第２クロック信号φ２が発生する前に、第１クロック信号φ１に基づいて昇圧することができる。また、昇圧回路５４０は、第２クロック信号φ２が発生した後（タイマー５８４が第３クロック信号ＣＬＫ（変調信号Ｍｓ）の所定数のパルスをカウントした後）は、第２クロック信号φ２に基づいて昇圧することができるので、昇圧された電圧が低下して自励発振が停止するおそれを低減させることができる。

なお、本実施形態において、自励発振周波数ｆｃｌｋは、１ＭＨｚ以上８ＭＨｚ以下であってもよい。

上述の液体吐出装置１では、増幅変調信号を平滑化して駆動信号を生成し、駆動信号が印加されることによって圧電素子６０が変位して、ノズル６５１から液体を吐出させる。ここで、液体吐出装置１が例えば小ドットを吐出するための駆動信号の波形を周波数スペクトル解析すると、５０ｋＨｚ以上の周波数成分が含まれていることが判っている。このような５０ｋＨｚ以上の周波数成分を含む駆動信号を生成するためには、変調信号の周波数（自励発振周波数ｆｃｌｋ）を１ＭＨｚ以上とする必要がある。

もし、当該周波数を１ＭＨｚよりも低くしてしまうと、再現される駆動信号の波形のエッジが鈍って丸くなってしまう。換言すれば、角が取れて波形が鈍ってしまう。駆動信号の波形が鈍ると、波形の立ち上がり、立ち下がりエッジに応じて動作する圧電素子６０の
変位が緩慢になり、吐出時の尾引きや、吐出不良などを発生させて、印刷の品質を低下させてしまう。

一方、自励発振周波数ｆｃｌｋを８ＭＨｚよりも高くすれば、駆動信号の波形の分解能は高まる。ただし、トランジスターにおけるスイッチング周波数が上昇することによって、スイッチング損失が大きくなり、ＡＢ級アンプなどのリニア増幅と比べて、優位性を有する省電力性、省発熱性が損なわれてしまう。

このため、上述の液体吐出装置１、ヘッドユニット２０、集積回路装置５００および駆動回路５０（容量性負荷駆動回路）において、自励発振周波数ｆｃｌｋは、１ＭＨｚ以上８ＭＨｚ以下であることが好ましい。

１０．変形例
本実施形態では、昇圧制御部５８０は、タイマー５８４により、第３クロック信号ＣＬＫ（変調信号Ｍｓ）のパルス数をカウントすることで、自励発振が開始される（自励発振が安定する）まで待ってから昇圧クロック信号φを第１クロック信号φ１から第２クロック信号φ２に切り替えているが、他の方法で昇圧クロック信号φを切り替えてもよい。

例えば、昇圧制御部５８０は、スリープ２モード（第１モード）において第１クロック信号φ１に基づいて昇圧回路５４０による昇圧を制御した後、スリープ２モード（第１モード）から通常動作モード（第２モード）に移行し、通常動作モード（第２モード）において、通常動作モード（第２モード）に移行してから所定の期間が経過する前は第１クロック信号φ１に基づいて昇圧回路５４０による昇圧を制御し、所定の期間が経過した後は第２クロック信号φ２に基づいて昇圧回路５４０による昇圧を制御してもよい。

例えば、昇圧制御部５８０は、図１３の構成において、タイマー５８４に入力される信号を第３クロック信号ＣＬＫ（変調信号Ｍｓ）から第１クロック信号φ１に置き換えた構成にしてもよい。この構成の場合、タイマー５８４がカウントする所定数Ｎとしては、例えば、自励発振が安定するまでに要する時間を第１クロック信号φ１の周期で除したパルス数が設定される。あるいは、昇圧制御部５８０は、図１３の構成において、タイマー５８４を、通常動作モードへの移行時に動作を開始するＲＣ時定数回路と当該ＲＣ時定数回路の出力電圧を所定の閾値と比較するコンパレーターとに置き換えた構成にしてもよい。この場合、例えば、自励発振が安定するまでに要する時間が経過した時に、ＲＣ時定数回路の出力電圧が所定の閾値とほぼ一致するように、所定の閾値が設定される。

また、上記の実施形態では、駆動回路の駆動対象として、インクを吐出する圧電素子を例にとって説明したが、駆動対象としては、圧電素子に限られず、例えば超音波モーターや、タッチパネル、平面スピーカー、液晶などのディスプレイなどの容量性負荷であっても良い。すなわち、駆動回路は、このような容量性負荷を駆動するものであれば良い。

以上、本実施形態あるいは変形例について説明したが、本発明はこれら本実施形態あるいは変形例に限られるものではなく、その要旨を逸脱しない範囲において種々の態様で実施することが可能である。例えば、上記の実施形態および各変形例を適宜組み合わせることも可能である。

本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成
を含む。

１…液体吐出装置、２…移動体、３…移動機構、４…搬送機構、１０…制御ユニット、２０…ヘッドユニット、２４…キャリッジ、３１…キャリッジモーター、３２…キャリッジガイド軸、３３…タイミングベルト、３５…キャリッジモータードライバー、４０…プラテン、４１…搬送モーター、４２…搬送ローラー、４５…搬送モータードライバー、５０，５０−ａ，５０−ｂ…駆動回路、６０…圧電素子、１００…制御部、１９０…フレキシブルケーブル、２１０…選択制御部、２１２…シフトレジスター、２１４…ラッチ回路、２１６…デコーダー、２３０…選択部、２３２ａ，２３２ｂ…インバーター、２３４ａ，２３４ｂ…トランスファーゲート、５００…集積回路装置、５１０…変調部、５１１…ＤＡＣ、５１２，５１３…加算器、５１４…コンパレーター、５１５…インバーター、５１６…積分減衰器、５１７…減衰器、５２０…ゲートドライバー、５２１Ｈ…第１ゲートドライバー、５２１Ｌ…第２ゲートドライバー、５２２Ｈ，５２２Ｌ…レベルシフター、５２３Ｈ，５２３Ｌ…ＳＲラッチ、５２４Ｈ，５２４Ｌ…ドライバー、５３０…第１電源部、５４０…昇圧回路、５４１，５４２，５４３…ＮＭＯＳスイッチ、５４４，５４５…インバーター、５４６…スイッチ制御回路、５４７…電圧監視回路、５５０…出力回路、５６０…ローパスフィルター、５７０…第１帰還回路、５７２…第２帰還回路、５８０…昇圧制御部、５８１…発振回路、５８２…Ｄフリップフロップ、５８３…選択回路、５８４…タイマー、５８５…状態制御部、６００…吐出部、６０１…圧電体、６１１，６１２…電極、６２１…振動板、６３１…キャビティー、６３２…ノズルプレート、６４１…リザーバー、６５１…ノズル、Ｌ１…インダクター、Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８…コンデンサー、Ｄ１０…ダイオード、Ｍ１…第１トランジスター、Ｍ２…第２トランジスター、Ｐ…印刷媒体、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５…抵抗

Claims (11)

1. 源信号をパルス変調した変調信号を生成する変調部と、
   前記変調信号に基づいて、増幅制御信号を生成するゲートドライバーと、
   前記増幅制御信号に基づいて、前記変調信号が増幅された増幅変調信号を生成するトランジスターと、
   前記増幅変調信号を復調して駆動信号を生成するローパスフィルターと、
   前記駆動信号を前記変調部に帰還する帰還回路と、
   第１クロック信号と第２クロック信号とのいずれか一方に基づいて昇圧した電圧を、前記ゲートドライバーに供給する昇圧回路と、
   前記昇圧回路における昇圧の制御を行う昇圧制御部と、
   前記駆動信号が印加されることで変位する圧電素子と、
   内部に液体が充填され、前記圧電素子の変位により、内部容積が変化するキャビティーと、
   前記キャビティーに連通し、前記キャビティーの内部容積の変化に応じて前記キャビティー内の前記液体を液滴として吐出するノズルと、を備え、
   前記第２クロック信号の立ち上がり又は立ち下がりの変化点は、前記変調部、前記ゲートドライバー、前記トランジスター、前記ローパスフィルター及び前記帰還回路の自励発振によって発生する第３クロック信号に同期し、
   前記昇圧制御部は、前記第３クロック信号と前記第１クロック信号とに基づいて前記第２クロック信号を生成し、
   前記第１クロック信号の周波数の２倍の周波数は、前記第３クロック信号の周波数の最小値よりも高く、前記第３クロック信号の周波数の最大値よりも低い、
   ことを特徴とする液体吐出装置。
2. 前記第１クロック信号の周波数は、前記第３クロック信号の周波数の最小値よりも低い、
   ことを特徴とする請求項１に記載の液体吐出装置。
3. 前記昇圧制御部は、前記第１クロック信号に基づいて昇圧する制御を行った後、前記第２クロック信号に基づいて昇圧する制御を行う、
   ことを特徴とする請求項１又は２に記載の液体吐出装置。
4. 前記昇圧制御部は、第１モードにおいて前記第１クロック信号に基づいて昇圧する制御を行い、前記第１モードから第２モードに移行し、前記第２モードにおいて、前記第２モードに移行してから所定の期間が経過する前は前記第１クロック信号に基づいて昇圧する制御を行い、前記所定の期間が経過した後は前記第２クロック信号に基づいて昇圧する制御を行う、
   ことを特徴とする請求項３に記載の液体吐出装置。
5. 前記昇圧制御部は、前記第３クロック信号に含まれる少なくとも１つのパルスが前記昇圧制御部に入力された場合に、前記第２クロック信号に基づいて昇圧する制御を行う、
   ことを特徴とする請求項３に記載の液体吐出装置。
6. 前記第３クロック信号は、前記変調信号である、
   ことを特徴とする請求項１乃至５のいずれか１項に記載の液体吐出装置。
7. 前記第３クロック信号の周波数は、１ＭＨｚ以上８ＭＨｚ以下である、
   ことを特徴とする請求項１乃至６のいずれか１項に記載の液体吐出装置。
8. 前記昇圧回路は、チャージポンプ回路である、
   ことを特徴とする請求項１乃至７のいずれか１項に記載の液体吐出装置。
9. 源信号をパルス変調した変調信号を生成する変調部と、
   前記変調信号に基づいて、増幅制御信号を生成するゲートドライバーと、
   第１クロック信号と第２クロック信号とのいずれか一方に基づいて昇圧した電圧を、前記ゲートドライバーに供給する昇圧回路と、
   前記昇圧回路における昇圧の制御を行う昇圧制御部と、を備え、
   前記第２クロック信号の立ち上がり又は立ち下がりの変化点は、前記変調部及び前記ゲートドライバーの自励発振によって発生する第３クロック信号に同期し、
   前記昇圧制御部は、前記第３クロック信号と前記第１クロック信号とに基づいて前記第２クロック信号を生成し、
   前記第１クロック信号の周波数の２倍の周波数は、前記第３クロック信号の周波数の最小値よりも高く、前記第３クロック信号の周波数の最大値よりも低い、
   ことを特徴とする容量性負荷駆動用集積回路装置。
10. 源信号をパルス変調した変調信号を生成する変調部と、
    前記変調信号に基づいて、増幅制御信号を生成するゲートドライバーと、
    前記増幅制御信号に基づいて、前記変調信号が増幅された増幅変調信号を生成するトランジスターと、
    前記増幅変調信号を復調して駆動信号を生成するローパスフィルターと、
    前記駆動信号を前記変調部に帰還する帰還回路と、
    第１クロック信号と第２クロック信号とのいずれか一方に基づいて昇圧した電圧を、前記ゲートドライバーに供給する昇圧回路と、
    前記昇圧回路における昇圧の制御を行う昇圧制御部と、を備え、
    前記第２クロック信号の立ち上がり又は立ち下がりの変化点は、前記変調部、前記ゲートドライバー、前記トランジスター、前記ローパスフィルター及び前記帰還回路の自励発振によって発生する第３クロック信号に同期し、
    前記昇圧制御部は、前記第３クロック信号と前記第１クロック信号とに基づいて前記第２クロック信号を生成し、
    前記第１クロック信号の周波数の２倍の周波数は、前記第３クロック信号の周波数の最小値よりも高く、前記第３クロック信号の周波数の最大値よりも低い、
    ことを特徴とする容量性負荷駆動回路。
11. 容量性負荷を駆動する容量性負荷駆動方法であって、
    第１クロック信号と第２クロック信号とのいずれか一方に基づいて昇圧した電圧を生成し、
    前記容量性負荷の駆動信号に基づいて、源信号をパルス変調した変調信号を生成し、
    前記昇圧した電圧と前記変調信号とに基づいて、増幅制御信号を生成し、
    前記増幅制御信号に基づいて、前記変調信号が増幅された増幅変調信号を生成し、
    前記増幅変調信号を復調して前記駆動信号を生成し、
    前記駆動信号、前記変調信号、前記増幅制御信号及び前記増幅変調信号が伝搬する信号経路を含む自励発振回路の自励発振によって発生する第３クロック信号と前記第１クロック信号とに基づいて前記第２クロック信号を生成し、
    前記第２クロック信号の立ち上がり又は立ち下がりの変化点は、前記第３クロック信号に同期し、
    前記第１クロック信号の周波数の２倍の周波数は、前記第３クロック信号の周波数の最小値よりも高く、前記第３クロック信号の周波数の最大値よりも低い、
    ことを特徴とする容量性負荷駆動方法。

Images