JP2017154424A - 液体吐出装置、容量性負荷駆動用集積回路装置、容量性負荷駆動回路及び容量性負荷駆動方法 - Google Patents

液体吐出装置、容量性負荷駆動用集積回路装置、容量性負荷駆動回路及び容量性負荷駆動方法 Download PDF

Info

Publication number
JP2017154424A
JP2017154424A JP2016040938A JP2016040938A JP2017154424A JP 2017154424 A JP2017154424 A JP 2017154424A JP 2016040938 A JP2016040938 A JP 2016040938A JP 2016040938 A JP2016040938 A JP 2016040938A JP 2017154424 A JP2017154424 A JP 2017154424A
Authority
JP
Japan
Prior art keywords
signal
clock signal
frequency
circuit
modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016040938A
Other languages
English (en)
Inventor
哲男 ▲高▼木
哲男 ▲高▼木
Tetsuo Takagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2016040938A priority Critical patent/JP2017154424A/ja
Publication of JP2017154424A publication Critical patent/JP2017154424A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Ink Jet (AREA)

Abstract

【課題】自励発振周波数が低いときの昇圧に起因するノイズを低減させることが可能な液体吐出装置を提供すること。【解決手段】変調信号を生成する変調部と、増幅制御信号を生成するゲートドライバーと、増幅変調信号を生成するトランジスターと、駆動信号を生成するローパスフィルターと、駆動信号を変調部に帰還する帰還回路と、第1クロック信号と第2クロック信号とのいずれか一方に基づいて昇圧した電圧をゲートドライバーに供給する昇圧回路と、昇圧制御部と、圧電素子と、キャビティーと、ノズルと、を備え、第2クロック信号の立ち上がり又は立ち下がりの変化点は、自励発振によって発生する第3クロック信号に同期し、昇圧制御部は、第3クロック信号と第1クロック信号とに基づいて第2クロック信号を生成し、第1クロック信号の周波数の2倍の周波数は、第3クロック信号の周波数の最小値よりも高く、最大値よりも低い、液体吐出装置。【選択図】図13

Description

本発明は、液体吐出装置、容量性負荷駆動用集積回路装置、容量性負荷駆動回路及び容量性負荷駆動方法に関する。
インクを吐出して画像や文書を印刷するインクジェットプリンターなどの液体吐出装置には、圧電素子(例えばピエゾ素子)を用いたものが知られている。圧電素子は、ヘッドユニットにおいて複数のノズルのそれぞれに対応して設けられ、それぞれが駆動信号にしたがって駆動されることにより、ノズルから所定のタイミングで所定量のインク(液体)が吐出されて、ドットが形成される。圧電素子は、電気的にみればコンデンサーのような容量性負荷であるので、各ノズルの圧電素子を動作させるためには十分な電流を供給する必要がある。
このため、上述の液体吐出装置においては、増幅回路で増幅した駆動信号をヘッドユニット(インクジェットヘッド)に供給して、圧電素子を駆動する構成となっている。増幅回路としては、増幅前の源信号をAB級などで電流増幅する方式が挙げられるが、エネルギー効率が悪いので、近年では、D級アンプについて提案されている(特許文献1参照)。
特開2013−146968号公報
特許文献1で提案されている液体吐出装置は、自励発振型の変調方式でパルス変調した信号に基づいてインクジェットヘッド用のD級アンプを駆動する。インクジェットヘッド用のD級アンプでは吐出精度を得る(出力波形を高精度化する)ために、オーディオ用のD級アンプと比較して20倍以上の高い周波数で自励発振することが必要となる。しかしながら、この高い自励発振周波数のために、様々なノイズの影響を受けやすいといった特徴がある。例えば、D級アンプ用の昇圧回路で発生するノイズによりD級アンプに誤動作が発生し、吐出精度が劣化する可能性がある。このノイズによるD級アンプの誤作動を回避するためには、昇圧回路の昇圧クロックを変調信号に同期させることが有効である。
しかしながら、駆動回路の動作電流がピークとなる、自励発振周波数が最大のときでも昇圧が十分に行われるように調整されるため、自励発振周波数が低いときには過剰な昇圧が行われ、昇圧に起因するノイズが増加し、吐出精度が劣化するおそれがあるという問題がある。
本発明は、以上のような問題に鑑みてなされたものであり、本発明のいくつかの態様によれば、自励発振周波数が低いときの昇圧に起因するノイズを低減させることが可能な液体吐出装置、容量性負荷駆動用集積回路装置、容量性負荷駆動回路及び容量性負荷駆動方法を提供することができる。
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態
様または適用例として実現することが可能である。
[適用例1]
本適用例に係る液体吐出装置は、源信号をパルス変調した変調信号を生成する変調部と、前記変調信号に基づいて、増幅制御信号を生成するゲートドライバーと、前記増幅制御信号に基づいて、前記変調信号が増幅された増幅変調信号を生成するトランジスターと、前記増幅変調信号を復調して駆動信号を生成するローパスフィルターと、前記駆動信号を前記変調部に帰還する帰還回路と、第1クロック信号と第2クロック信号とのいずれか一方に基づいて昇圧した電圧を、前記ゲートドライバーに供給する昇圧回路と、前記昇圧回路における昇圧の制御を行う昇圧制御部と、前記駆動信号が印加されることで変位する圧電素子と、内部に液体が充填され、前記圧電素子の変位により、内部容積が変化するキャビティーと、前記キャビティーに連通し、前記キャビティーの内部容積の変化に応じて前記キャビティー内の前記液体を液滴として吐出するノズルと、を備え、前記第2クロック信号の立ち上がり又は立ち下がりの変化点は、前記変調部、前記ゲートドライバー、前記トランジスター、前記ローパスフィルター及び前記帰還回路の自励発振によって発生する第3クロック信号に同期し、前記昇圧制御部は、前記第3クロック信号と前記第1クロック信号とに基づいて前記第2クロック信号を生成し、前記第1クロック信号の周波数の2倍の周波数は、前記第3クロック信号の周波数の最小値よりも高く、前記第3クロック信号の周波数の最大値よりも低い。
本適用例に係る液体吐出装置によれば、第3クロック信号の周波数、すなわち、自励発振周波数が第1クロック信号の周波数の2倍の周波数よりも高いときは、サンプリング定理が満たされるため、第2クロック信号の周波数は、第1クロック信号の周波数と一致する。一方、自励発振周波数が第1クロック信号の周波数の2倍の周波数よりも低いときは、サンプリング定理が満たされないため、第2クロック信号の周波数は、自励発振周波数と第1クロック信号の周波数との差と一致し、第1クロック信号の周波数よりも低くなる。従って、昇圧回路が第2クロック信号に基づいて昇圧することにより、自励発振周波数が第1クロック信号の周波数の2倍の周波数よりも高いときは昇圧回路の昇圧能力が一定に保持され、自励発振周波数が第1クロック信号の周波数の2倍の周波数よりも低いときは、自励発振周波数が低いほど昇圧回路の昇圧能力が低くなる。その結果、本適用例に係る液体吐出装置によれば、自励発振周波数が低いときに過剰な昇圧が行われることがなく、自励発振周波数が低いときの昇圧に起因するノイズを低減させることができる。
また、本適用例に係る液体吐出装置によれば、第2クロック信号の立ち上がり又は立ち下がりの変化点は、自励発振によって生成される第3クック信号に同期しているので、昇圧回路が第2クロック信号に基づいて昇圧することにより、常に、昇圧回路でノイズが発生するタイミングを自励発振における所望のタイミング(ノイズの影響を受けにくいタイミング)に近づけることができる。従って、本適用例に係る液体吐出装置によれば、昇圧回路のノイズが駆動信号に与える影響を低減し、吐出精度の劣化のおそれを低減させることができる。
[適用例2]
上記適用例に係る液体吐出装置において、前記第1クロック信号の周波数は、前記第3クロック信号の周波数の最小値よりも低くてもよい。
第3クロック信号の周波数、すなわち、自励発振周波数の最大値と最小値との差が、第1クロック信号の周波数以上の場合、自励発振周波数が最小値と最大値の間の範囲で変化すると、第2クロック信号の周波数がゼロとなり、第2クロック信号のパルスが発生せずに昇圧動作が行われない場合が存在する。しかしながら、本適用例に係る液体吐出装置では、自励発振周波数が第1クロック信号の周波数の2倍の周波数よりも低いとき、第2ク
ロック信号の周波数は、自励発振周波数と第1クロック信号の周波数との差と一致するが、第1クロック信号の周波数が自励発振周波数の最小値よりも低いので、第2クロック信号の周波数がゼロとなることがない。従って、本適用例に係る液体吐出装置によれば、第2クロック信号のパルスが発生し、確実に昇圧回路による昇圧動作が行われる。
[適用例3]
上記適用例に係る液体吐出装置において、前記昇圧制御部は、前記第1クロック信号に基づいて昇圧する制御を行った後、前記第2クロック信号に基づいて昇圧する制御を行ってもよい。
本適用例に係る液体吐出装置によれば、昇圧回路は、自励発振によって第3クロック信号が生成される前(第2クロック信号が発生する前)に、第1クロック信号に基づいて昇圧することができる。また、昇圧回路は、第2クロック信号が発生した後は、第2クロック信号に基づいて昇圧することができるので、昇圧された電圧が低下して自励発振が停止するおそれを低減させることができる。
[適用例4]
上記適用例に係る液体吐出装置において、前記昇圧制御部は、第1モードにおいて前記第1クロック信号に基づいて昇圧する制御を行い、前記第1モードから第2モードに移行し、前記第2モードにおいて、前記第2モードに移行してから所定の期間が経過する前は前記第1クロック信号に基づいて昇圧する制御を行い、前記所定の期間が経過した後は前記第2クロック信号に基づいて昇圧する制御を行ってもよい。
本適用例に係る液体吐出装置によれば、第2モードに移行後も昇圧回路が第1クロック信号に基づいて昇圧を継続することができる。また、所定期間を、第2モードに移行してから自励発振が開始するまでに要する期間よりも長い期間とすれば、昇圧回路は、所定の期間が経過後も第2クロック信号に基づいて昇圧を継続することができる。したがって、昇圧された電圧が低下して自励発振が停止するおそれを低減させることができる。
[適用例5]
上記適用例に係る液体吐出装置において、前記昇圧制御部は、前記第3クロック信号に含まれる少なくとも1つのパルスが前記昇圧制御部に入力された場合に、前記第2クロック信号に基づいて昇圧する制御を行ってもよい。
本適用例に係る液体吐出装置によれば、昇圧回路は、第1クロック信号に基づいて昇圧を行った後、自励発振が開始した後に第2クロック信号に基づいて昇圧するので、昇圧された電圧が低下して自励発振が停止するおそれを低減させることができる。
[適用例6]
上記適用例に係る液体吐出装置において、前記第3クロック信号は、前記変調信号であってもよい。
本適用例に係る液体吐出装置によれば、変調信号を第3クロック信号に兼用するので、回路規模の増加を低減させながら、昇圧回路のノイズが駆動信号に与える影響を低減し、吐出精度の劣化のおそれを低減させることができる。
[適用例7]
上記適用例に係る液体吐出装置において、前記第3クロック信号の周波数は、1MHz以上8MHz以下であってもよい。
上記適用例に係る液体吐出装置では、増幅変調信号を平滑化して駆動信号を生成し、駆動信号が印加されることによって圧電素子が変形して、ノズルから液体を吐出させる。ここで、液体吐出装置が例えば小ドットを吐出するための駆動信号の波形を周波数スペクトル解析すると、50kHz以上の周波数成分が含まれていることが判っている。このような50kHz以上の周波数成分を含む駆動信号を生成するためには、第3クロック信号の周波数(自励発振周波数)を1MHz以上とする必要がある。もし、当該周波数を1MHzよりも低くしてしまうと、再現される駆動信号の波形のエッジが鈍って丸くなってしまう。換言すれば、角が取れて波形が鈍ってしまう。駆動信号の波形が鈍ると、波形の立ち上がり、立ち下がりエッジに応じて動作する圧電素子の変位が緩慢になり、吐出時の尾引きや、吐出不良などが発生する。一方、第3クロック信号の周波数(自励発振周波数)を8MHzよりも高くすれば、駆動信号の波形の分解能は高まる。ただし、トランジスターにおけるスイッチング周波数が上昇することによって、スイッチング損失が大きくなり、AB級アンプなどのリニア増幅と比べて、優位性を有する省電力性、省発熱性が損なわれてしまう。このため、上記適用例に係る液体吐出装置において、第3クロック信号の周波数(自励発振周波数)は、1MHz以上8MHz以下であることが好ましい。
[適用例8]
上記適用例に係る液体吐出装置において、前記昇圧回路は、チャージポンプ回路であってもよい。
本適用例に係る液体吐出装置によれば、昇圧回路がチャージポンプ回路で構成されるので小型化が可能であり、例えば、集積回路装置に搭載可能となる。また、昇圧回路がチャージポンプ回路で構成されるので、スイッチングレギュレーターで構成される場合に比べて、ノイズの発生を抑制することができる。したがって、昇圧回路のノイズが駆動信号に与える影響をさらに低減し、吐出精度の劣化のおそれをさらに低減させることができる。
[適用例9]
本適用例に係る容量性負荷駆動用集積回路装置は、源信号をパルス変調した変調信号を生成する変調部と、前記変調信号に基づいて、増幅制御信号を生成するゲートドライバーと、第1クロック信号と第2クロック信号とのいずれか一方に基づいて昇圧した電圧を、前記ゲートドライバーに供給する昇圧回路と、前記昇圧回路における昇圧の制御を行う昇圧制御部と、を備え、前記第2クロック信号の立ち上がり又は立ち下がりの変化点は、前記変調部及び前記ゲートドライバーの自励発振によって発生する第3クロック信号に同期し、前記昇圧制御部は、前記第3クロック信号と前記第1クロック信号とに基づいて前記第2クロック信号を生成し、前記第1クロック信号の周波数の2倍の周波数は、前記第3クロック信号の周波数の最小値よりも高く、前記第3クロック信号の周波数の最大値よりも低い。
[適用例10]
本適用例に係る容量性負荷駆動回路は、源信号をパルス変調した変調信号を生成する変調部と、前記変調信号に基づいて、増幅制御信号を生成するゲートドライバーと、前記増幅制御信号に基づいて、前記変調信号が増幅された増幅変調信号を生成するトランジスターと、前記増幅変調信号を復調して駆動信号を生成するローパスフィルターと、前記駆動信号を前記変調部に帰還する帰還回路と、第1クロック信号と第2クロック信号とのいずれか一方に基づいて昇圧した電圧を、前記ゲートドライバーに供給する昇圧回路と、前記昇圧回路における昇圧の制御を行う昇圧制御部と、を備え、前記第2クロック信号の立ち上がり又は立ち下がりの変化点は、前記変調部、前記ゲートドライバー、前記トランジスター、前記ローパスフィルター及び前記帰還回路の自励発振によって発生する第3クロック信号に同期し、前記昇圧制御部は、前記第3クロック信号と前記第1クロック信号とに基づいて前記第2クロック信号を生成し、前記第1クロック信号の周波数の2倍の周波数
は、前記第3クロック信号の周波数の最小値よりも高く、前記第3クロック信号の周波数の最大値よりも低い。
[適用例11]
本適用例に係る容量性負荷駆動方法は、容量性負荷を駆動する容量性負荷駆動方法であって、第1クロック信号と第2クロック信号とのいずれか一方に基づいて昇圧した電圧を生成し、前記容量性負荷の駆動信号に基づいて、源信号をパルス変調した変調信号を生成し、前記昇圧した電圧と前記変調信号とに基づいて、増幅制御信号を生成し、前記増幅制御信号に基づいて、前記変調信号が増幅された増幅変調信号を生成し、前記増幅変調信号を復調して前記駆動信号を生成し、前記駆動信号、前記変調信号、前記増幅制御信号及び前記増幅変調信号が伝搬する信号経路を含む自励発振回路の自励発振によって発生する第3クロック信号と前記第1クロック信号とに基づいて前記第2クロック信号を生成し、前記第2クロック信号の立ち上がり又は立ち下がりの変化点は、前記第3クロック信号に同期し、前記第1クロック信号の周波数の2倍の周波数は、前記第3クロック信号の周波数の最小値よりも高く、前記第3クロック信号の周波数の最大値よりも低い。
これらの適用例に係る容量性負荷駆動用集積回路装置、容量性負荷駆動回路及び容量性負荷駆動方法によれば、第3クロック信号の周波数、すなわち、自励発振周波数が第1クロック信号の周波数の2倍の周波数よりも高いときは、サンプリング定理が満たされるため、第2クロック信号の周波数は、第1クロック信号の周波数と一致する。一方、自励発振周波数が第1クロック信号の周波数の2倍の周波数よりも低いときは、サンプリング定理が満たされないため、第2クロック信号の周波数は、自励発振周波数と第1クロック信号の周波数との差と一致し、第1クロック信号の周波数よりも低くなる。従って、昇圧回路が第2クロック信号に基づいて昇圧することにより、自励発振周波数が第1クロック信号の周波数の2倍の周波数よりも高いときは昇圧回路の昇圧能力が一定に保持され、自励発振周波数が第1クロック信号の周波数の2倍の周波数よりも低いときは、自励発振周波数が低いほど昇圧回路の昇圧能力が低くなる。その結果、これらの適用例に係る容量性負荷駆動用集積回路装置、容量性負荷駆動回路及び容量性負荷駆動方法によれば、自励発振周波数が低いときに過剰な昇圧が行われることがなく、自励発振周波数が低いときの昇圧に起因するノイズを低減させることができる。
また、これらの適用例に係る容量性負荷駆動用集積回路装置、容量性負荷駆動回路及び容量性負荷駆動方法によれば、第2クロック信号の立ち上がり又は立ち下がりの変化点は、自励発振によって生成される第3クック信号に同期しているので、昇圧回路が第2クロック信号に基づいて昇圧することにより、常に、昇圧回路でノイズが発生するタイミングを自励発振における所望のタイミング(ノイズの影響を受けにくいタイミング)に近づけることができる。従って、これらの適用例に係る容量性負荷駆動用集積回路装置、容量性負荷駆動回路及び容量性負荷駆動方法によれば、昇圧回路のノイズが駆動信号に与える影響を低減し、吐出精度の劣化のおそれを低減させることができる。
液体吐出装置の概略構成を示す図である。 液体吐出装置の電気的な構成を示すブロック図である。 ヘッドユニットにおける吐出部の構成を示す図である。 ヘッドユニットにおけるノズル配列を示す図である。 図4に示したノズル配列による画像形成の基本解像度を説明するための図である。 ヘッドユニットにおける選択制御部の動作を説明するための図である。 ヘッドユニットにおける選択制御部の構成を示す図である。 ヘッドユニットにおけるデコーダーのデコード内容を示す図である。 ヘッドユニットにおける選択部の構成を示す図である。 選択部により選択される駆動信号を示す図である。 駆動回路(容量性負荷駆動回路)の回路構成を示す図である。 駆動回路の動作を説明するための図である。 第1ゲートドライバー、第2ゲートドライバー、昇圧回路及び昇圧制御部の回路構成を示す図である。 集積回路装置の動作モードについて説明するための図である。 集積回路装置の動作モードについて説明するための図である。 集積回路装置のタイミングチャートの一例を示す図である。 DACに入力されるデータと自励発振周波数との関係を示す図である。 駆動信号の台形波形を示す図である。 比較例における自励発振周波数と昇圧周波数との関係を示す図である。 比較例において自励発振周波数が最大のときの信号波形を示す図である。 比較例において自励発振周波数が最小のときの信号波形を示す図である。 本実施形態における自励発振周波数と昇圧周波数との関係を示す図である。 本実施形態において自励発振周波数が最大のときの信号波形を示す図である。 本実施形態において自励発振周波数が最小のときの信号波形を示す図である。
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。用いる図面は説明の便宜上のものである。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
1.液体吐出装置の概要
本実施形態に係る液体吐出装置の一例としての印刷装置は、外部のホストコンピューターから供給された画像データに応じてインクを吐出させることによって、紙などの印刷媒体にインクドット群を形成し、これにより、当該画像データに応じた画像(文字、図形等を含む)を印刷するインクジェットプリンターである。
なお、液体吐出装置としては、例えば、プリンター等の印刷装置、液晶ディスプレイ等のカラーフィルターの製造に用いられる色材吐出装置、有機ELディスプレイ、FED(面発光ディスプレイ)等の電極形成に用いられる電極材料吐出装置、バイオチップ製造に用いられる生体有機物吐出装置、立体造形装置(いわゆる3Dプリンター)、捺染装置等を挙げることができる。
図1は、液体吐出装置1の内部の概略構成を示す斜視図である。図1に示されるように、液体吐出装置1は、移動体2を、主走査方向に移動(往復動)させる移動機構3を備える。
移動機構3は、移動体2の駆動源となるキャリッジモーター31と、両端が固定されたキャリッジガイド軸32と、キャリッジガイド軸32とほぼ平行に延在し、キャリッジモーター31により駆動されるタイミングベルト33と、を有している。
移動体2のキャリッジ24は、キャリッジガイド軸32に往復動自在に支持されるとともに、タイミングベルト33の一部に固定されている。そのため、キャリッジモーター31によりタイミングベルト33を正逆走行させると、移動体2がキャリッジガイド軸32
に案内されて往復動する。
また、移動体2のうち、印刷媒体Pと対向する部分にはヘッドユニット20が設けられる。このヘッドユニット20は、後述するように、多数のノズルからインク滴(液滴)を吐出させるためのものであり、フレキシブルケーブル190を介して各種の制御信号等が供給される構成となっている。
液体吐出装置1は、印刷媒体Pを、副走査方向にプラテン40上で搬送させる搬送機構4を備える。搬送機構4は、駆動源である搬送モーター41と、搬送モーター41により回転して、印刷媒体Pを副走査方向に搬送する搬送ローラー42と、を備える。
印刷媒体Pが搬送機構4によって搬送されたタイミングで、ヘッドユニット20が当該印刷媒体Pにインク滴を吐出することによって、印刷媒体Pの表面に画像が形成される。
2.液体吐出装置の電気的構成
図2は、液体吐出装置1の電気的な構成を示すブロック図である。図2に示されるように、液体吐出装置1では、制御ユニット10とヘッドユニット20とがフレキシブルケーブル190を介して接続される。
制御ユニット10は、制御部100と、キャリッジモータードライバー35と、搬送モータードライバー45と、駆動回路50−a、駆動回路50−bと、を有する。このうち、制御部100は、ホストコンピューターから画像データが供給されたときに、各部を制御するための各種の制御信号等を出力する。
詳細には、制御部100は、キャリッジモータードライバー35に対して制御信号Ctr1を供給し、キャリッジモータードライバー35は、当該制御信号Ctr1に従ってキャリッジモーター31を駆動する。これにより、キャリッジ24における主走査方向の移動が制御される。
また、制御部100は、搬送モータードライバー45に対して制御信号Ctr2を供給し、搬送モータードライバー45は、当該制御信号Ctr2に従って搬送モーター41を駆動する。これにより、搬送機構4による副走査方向の移動が制御される。
また、制御部100は、2つの駆動回路50−a,50−bのうち、一方の駆動回路50−aにデジタルのデータdAを供給し、他方の駆動回路50−bにデジタルのデータdBを供給する。ここで、データdAは、ヘッドユニット20に供給する駆動信号のうち、駆動信号COM−Aの波形を規定し、データdBは、駆動信号COM−Bの波形を規定する。
なお、詳細については後述するが、駆動回路50−aは、データdAをアナログ変換した後に、D級増幅した駆動信号COM−Aをヘッドユニット20に供給する。同様に、駆動回路50−bは、データdBをアナログ変換した後に、D級増幅した駆動信号COM−Bをヘッドユニット20に供給する。また、駆動回路50−a,50−bについては、入力するデータ、および、出力する駆動信号が異なるのみであり、後述するように回路的な構成は同一である。このため、駆動回路50−a,50−bについて特に区別する必要がない場合(例えば後述する図11を説明する場合)には、「−(ハイフン)」以下を省略し、単に符号を「50」として説明する。
また、制御部100は、ヘッドユニット20に、クロック信号Sck、データ信号Data、制御信号LAT、CHを供給する。
また、制御部100は、メンテナンスユニット80に、吐出部600におけるインクの吐出状態を正常に回復させるためのメンテナンス処理を実行させる。メンテナンスユニット80は、メンテナンス処理として、吐出部600内の増粘したインクや気泡等をチューブポンプ(図示省略)により吸引するクリーニング処理(ポンピング処理)を行うためのクリーニング機構81を有していてもよい。また、メンテナンスユニット80は、メンテナンス処理として、吐出部600のノズル近傍に付着した紙粉等の異物をワイパー(図示省略)により拭き取るワイピング処理を行うためのワイピング機構82を有していてもよい。
ヘッドユニット20には、選択制御部210と、選択部230および圧電素子(ピエゾ素子)60の複数組とが設けられる。なお、ヘッドユニット20が駆動回路50−a,50−bを備えていてもよい。
選択制御部210は、選択部230のそれぞれに対して駆動信号COM−A,COM−Bのいずれかを選択すべきか(または、いずれも非選択とすべきか)を、制御部100から供給される制御信号等によって指示し、選択部230は、選択制御部210の指示に従って、駆動信号COM−A,COM−Bを選択し、圧電素子60の一端にそれぞれに駆動信号として供給する。なお、図2では、この駆動信号の電圧をVoutと表記している。圧電素子60のそれぞれにおける他端は、電圧VBSが共通に印加されている。
圧電素子60は、駆動信号が印加されることで変位する。圧電素子60は、ヘッドユニット20における複数の吐出部600のそれぞれに対応して設けられる。そして、圧電素子60は、選択部230により選択された駆動信号の電圧Voutと電圧VBSとの差に応じて変位してインクを吐出させる。そこで次に、圧電素子60への駆動によってインクを吐出させるための構成について簡単に説明する。
3.吐出部の構成
図3は、ヘッドユニット20において、1つの吐出部600に対応した概略構成を示す図である。
図3に示されるように、ヘッドユニット20において、吐出部600は、圧電素子60と振動板621とキャビティー(圧力室)631とリザーバー641とノズル651とを含む。このうち、振動板621は、図において上面に設けられた圧電素子60によって変位(屈曲振動)し、インクが充填されるキャビティー631の内部容積を拡大/縮小させるダイヤフラムとして機能する。ノズル651は、ノズルプレート632に設けられるとともに、キャビティー631に連通する開孔部である。キャビティー631は、内部に液体(例えば、インク)が充填され、圧電素子60の変位により、内部容積が変化する。ノズル651は、キャビティー631に連通し、キャビティー631の内部容積の変化に応じてキャビティー631内の液体を液滴として吐出する。
図3で示される圧電素子60は、圧電体601を一対の電極611,612で挟んだ構造である。この構造の圧電体601にあっては、電極611,612により印加された電圧に応じて、電極611,612、振動板621とともに図3において中央部分が両端部分に対して上下方向に撓む。具体的には、圧電素子60は、駆動信号の電圧Voutが高くなると、上方向に撓む一方、電圧Voutが低くなると、下方向に撓む構成となっている。この構成において、上方向に撓めば、キャビティー631の内部容積が拡大するので、インクがリザーバー641から引き込まれる一方、下方向に撓めば、キャビティー631の内部容積が縮小するので、縮小の程度によっては、インクがノズル651から吐出される。
なお、圧電素子60は、図示した構造に限られず、圧電素子60を変形させてインクのような液体を吐出させることができる型であればよい。また、圧電素子60は、屈曲振動に限られず、いわゆる縦振動を用いる構成でもよい。
また、圧電素子60は、ヘッドユニット20においてキャビティー631とノズル651とに対応して設けられ、当該圧電素子60は、図1において、選択部230にも対応して設けられる。このため、圧電素子60、キャビティー631、ノズル651および選択部230のセットは、ノズル651毎に設けられることになる。
4.駆動信号の構成
図4は、ノズル651の配列の一例を示す図である。図4に示されるように、ノズル651は、例えば2列で次のように配列している。詳細には、1列分でみたとき、複数個のノズル651が副走査方向に沿ってピッチPvで配置する一方、2列同士では、主走査方向にピッチPhだけ離間して、かつ、副走査方向にピッチPvの半分だけシフトした関係となっている。
なお、ノズル651は、カラー印刷する場合には、C(シアン)、M(マゼンタ)、Y(イエロー)、K(ブラック)などの各色に対応したパターンが例えば主走査方向に沿って設けられるが、以下の説明では、簡略化するために、単色で階調を表現する場合について説明する。
図5は、図4に示したノズル配列による画像形成の基本解像度を説明するための図である。なお、この図は、説明を簡易化するために、ノズル651からインク滴を1回吐出させて、1つのドットを形成する方法(第1方法)の例であり、黒塗りの丸印がインク滴の着弾により形成されるドットを示している。
ヘッドユニット20が、主走査方向に速度vで移動するとき、図5に示されるように、インク滴の着弾によって形成されるドットの(主走査方向の)間隔Dと、当該速度vとは、次のような関係にある。
すなわち、1回のインク滴の吐出で1ドットが形成される場合、ドット間隔Dは、速度vを、インクの吐出周波数fで除した値(=v/f)、換言すれば、インク滴が繰り返し吐出される周期(1/f)においてヘッドユニット20が移動する距離で示される。
なお、図4及び図5の例では、ピッチPhがドット間隔Dに対して係数nで比例する関係にして、2列のノズル651から吐出されるインク滴が、印刷媒体Pにおいて同一列で揃うように着弾させている。このため、図5に示されるように、副走査方向のドット間隔が、主走査方向のドット間隔の半分となっている。ドットの配列は、図示の例に限られないことは言うまでもない。
ところで、高速印刷を実現するためには、単純には、ヘッドユニット20が主走査方向に移動する速度vを高めればよい。ただし、単に速度vを高めるだけでは、ドットの間隔Dが長くなってしまう。このため、ある程度の解像度を確保した上で、高速印刷を実現するためには、インクの吐出周波数fを高めて、単位時間当たりに形成されるドット数を増やす必要がある。
また、印刷速度とは別に、解像度を高めるためには、単位面積当たりで形成されるドット数を増やせばよい。ただし、ドット数を増やす場合に、インクを少量にしないと、隣り合うドット同士が結合してしまうだけでなく、インクの吐出周波数fを高めないと、印刷
速度が低下する。
このように、高速印刷および高解像度印刷を実現するためには、インクの吐出周波数fを高める必要があるのは、上述した通りである。
一方、印刷媒体Pにドットを形成する方法としては、インク滴を1回吐出させて、1つのドットを形成する方法のほかに、単位期間にインク滴を2回以上吐出可能として、単位期間において吐出された1以上のインク滴を着弾させ、当該着弾した1以上のインク滴を結合させることで、1つのドットを形成する方法(第2方法)や、これら2以上のインク滴を結合させることなく、2以上のドットを形成する方法(第3方法)がある。以降の説明では、ドットを上記第2方法によって形成する場合について説明する。
本実施形態では、第2方法について、次のような例を想定して説明する。すなわち、本実施形態において、1つのドットについては、インクを最多で2回吐出させることで、大ドット、中ドット、小ドットおよび非記録の4階調を表現させる。この4階調を表現するために、本実施形態では、2種類の駆動信号COM−A,COM−Bを用意して、それぞれにおいて、1周期に前半パターンと後半パターンとを持たせている。1周期のうち、前半・後半において駆動信号COM−A,COM−Bを、表現すべき階調に応じて選択して(または選択しないで)、圧電素子60に供給する構成となっている。
そこで、駆動信号COM−A,COM−Bについて説明し、この後、駆動信号COM−A,COM−Bを選択するための構成について説明する。なお、駆動信号COM−A,COM−Bについては、それぞれ駆動回路50によって生成されるが、駆動回路50については、便宜的に、駆動信号COM−A,COM−Bを選択するための構成の後に説明する。
図6は、駆動信号COM−A,COM−Bの波形等を示す図である。図6に示されるように、駆動信号COM−Aは、印刷周期Taのうち、制御信号LATが出力されて(立ち上がって)から制御信号CHが出力されるまでの期間T1に配置された台形波形Adp1と、印刷周期Taのうち、制御信号CHが出力されてから次の制御信号LATが出力されるまでの期間T2に配置された台形波形Adp2とを連続させた波形となっている。
本実施形態において台形波形Adp1、Adp2とは、互いにほぼ同一の波形であり、仮にそれぞれが圧電素子60の一端に供給されたとしたならば、当該圧電素子60に対応するノズル651から所定量、具体的には中程度の量のインクをそれぞれ吐出させる波形である。
駆動信号COM−Bは、期間T1に配置された台形波形Bdp1と、期間T2に配置された台形波形Bdp2とを連続させた波形となっている。本実施形態において台形波形Bdp1、Bdp2とは、互いに異なる波形である。このうち、台形波形Bdp1は、ノズル651の開孔部付近のインクを微振動させてインクの粘度の増大を防止するための波である。このため、仮に台形波形Bdp1が圧電素子60の一端に供給されたとしても、当該圧電素子60に対応するノズル651からインク滴が吐出されない。また、台形波形Bdp2は、台形波形Adp1(Adp2)とは異なる波形となっている。仮に台形波形Bdp2が圧電素子60の一端に供給されたとしたならば、当該圧電素子60に対応するノズル651から上記所定量よりも少ない量のインクを吐出させる波形である。
なお、台形波形Adp1、Adp2、Bdp1、Bdp2の開始タイミングでの電圧と、終了タイミングでの電圧とは、いずれも電圧Vcで共通である。すなわち、台形波形Adp1、Adp2、Bdp1、Bdp2は、それぞれ電圧Vcで開始し、電圧Vcで終了
する波形となっている。
5.選択制御部及び選択部の構成
図7は、図2における選択制御部210の構成を示す図である。図7に示されるように、選択制御部210には、クロック信号Sck、データ信号Data、制御信号LAT、CHが制御ユニット10から供給される。選択制御部210では、シフトレジスター(S/R)212とラッチ回路214とデコーダー216との組が、圧電素子60(ノズル651)のそれぞれに対応して設けられている。
データ信号Dataは、画像の1ドットを形成するにあたって、当該ドットのサイズを規定する。本実施形態では、非記録、小ドット、中ドットおよび大ドットの4階調を表現するために、データ信号Dataは、上位ビット(MSB)および下位ビット(LSB)の2ビットで構成される。
データ信号Dataは、クロック信号Sckに同期してノズルごとに、ヘッドユニット20の主走査に合わせて制御部100からシリアルで供給される。シリアルで供給されたデータ信号Dataを、ノズルに対応して2ビット分、一旦保持するための構成がシフトレジスター212である。
詳細には、圧電素子60(ノズル)に対応した段数のシフトレジスター212が互いに縦続接続されるとともに、シリアルで供給されたデータ信号Dataが、クロック信号Sckに従って順次後段に転送される構成となっている。
なお、圧電素子60の個数をm(mは複数)としたときに、シフトレジスター212を区別するために、データ信号Dataが供給される上流側から順番に1段、2段、…、m段と表記している。
ラッチ回路214は、シフトレジスター212で保持されたデータ信号Dataを制御信号LATの立ち上がりでラッチする。
デコーダー216は、ラッチ回路214によってラッチされた2ビットのデータ信号Dataをデコードして、制御信号LATと制御信号CHとで規定される期間T1、T2ごとに、選択信号Sa、Sbを出力して、選択部230での選択を規定する。
図8は、デコーダー216におけるデコード内容を示す図である。図8において、ラッチされた2ビットのデータ信号Dataについては(MSB、LSB)と表記している。デコーダー216は、例えばラッチされたデータ信号Dataが(0,1)であれば、選択信号Sa,Sbの論理レベルを、期間T1ではそれぞれH、Lレベルとし、期間T2ではそれぞれL、Hレベルとして、出力するということを意味している。
なお、選択信号Sa,Sbの論理レベルについては、クロック信号Sck、データ信号Data、制御信号LAT,CHの論理レベルよりも、レベルシフター(図示省略)によって、高振幅論理にレベルシフトされる。
図9は、図2における圧電素子60(ノズル651)の1個分に対応する選択部230の構成を示す図である。
図9に示されるように、選択部230は、インバーター(NOT回路)232a,232bと、トランスファーゲート234a,234bとを有する。
デコーダー216からの選択信号Saは、トランスファーゲート234aにおいて丸印が付されていない正制御端に供給される一方で、インバーター232aによって論理反転されて、トランスファーゲート234aにおいて丸印が付された負制御端に供給される。同様に、選択信号Sbは、トランスファーゲート234bの正制御端に供給される一方で、インバーター232bによって論理反転されて、トランスファーゲート234bの負制御端に供給される。
トランスファーゲート234aの入力端には、駆動信号COM−Aが供給され、トランスファーゲート234bの入力端には、駆動信号COM−Bが供給される。トランスファーゲート234a,234bの出力端同士は、共通接続されるとともに、対応する圧電素子60の一端に接続される。
トランスファーゲート234aは、選択信号SaがHレベルであれば、入力端および出力端の間を導通(オン)させ、選択信号SaがLレベルであれば、入力端と出力端との間を非導通(オフ)させる。トランスファーゲート234bについても同様に選択信号Sbに応じて、入力端および出力端の間をオンオフさせる。
次に、選択制御部210と選択部230との動作について図6を参照して説明する。
データ信号Dataが、制御部100からノズル毎に、クロック信号Sckに同期してシリアルで供給されて、ノズルに対応するシフトレジスター212において順次転送される。そして、制御部100がクロック信号Sckの供給を停止させると、シフトレジスター212のそれぞれには、ノズルに対応したデータ信号Dataが保持された状態になる。なお、データ信号Dataは、シフトレジスター222における最終m段、…、2段、1段のノズルに対応した順番で供給される。
ここで、制御信号LATが立ち上がると、ラッチ回路214のそれぞれは、シフトレジスター212に保持されたデータ信号Dataを一斉にラッチする。図6において、L1、L2、…、Lmは、データ信号Dataが、1段、2段、…、m段のシフトレジスター212に対応するラッチ回路214によってラッチされたデータ信号Dataを示している。
デコーダー216は、ラッチされたデータ信号Dataで規定されるドットのサイズに応じて、期間T1,T2のそれぞれにおいて、選択信号Sa,Sbの論理レベルを図8に示されるような内容で出力する。
すなわち、第1に、デコーダー216は、当該データ信号Dataが(1,1)であって、大ドットのサイズを規定する場合、選択信号Sa,Sbを、期間T1においてH,Lレベルとし、期間T2においてもH,Lレベルとする。第2に、デコーダー216は、当該データ信号Dataが(0,1)であって、中ドットのサイズを規定する場合、選択信号Sa,Sbを、期間T1においてH,Lレベルとし、期間T2においてL,Hレベルとする。第3に、デコーダー216は、当該データ信号Dataが(1,0)であって、小ドットのサイズを規定する場合、選択信号Sa,Sbを、期間T1においてL,Lレベルとし、期間T2においてL,Hレベルとする。第4に、デコーダー216は、当該データ信号Dataが(0,0)であって、非記録を規定する場合、選択信号Sa,Sbを、期間T1においてL,Hレベルとし、期間T2においてL,Lレベルとする。
図10は、データ信号Dataに応じて選択されて、圧電素子60の一端に供給される駆動信号の電圧波形を示す図である。
データ信号Dataが(1,1)であるとき、選択信号Sa,Sbは、期間T1においてH,Lレベルとなるので、トランスファーゲート234aがオンし、トランスファーゲート234bがオフする。このため、期間T1において駆動信号COM−Aの台形波形Adp1が選択される。選択信号Sa,Sbは期間T2においてもH,Lレベルとなるので、選択部230は、駆動信号COM−Aの台形波形Adp2を選択する。
このように期間T1において台形波形Adp1が選択され、期間T2において台形波形Adp2が選択されて、駆動信号として圧電素子60の一端に供給されると、当該圧電素子60に対応したノズル651から、中程度の量のインクが2回にわけて吐出される。このため、印刷媒体Pにはそれぞれのインクが着弾し合体して、結果的に、データ信号Dataで規定される通りの大ドットが形成されることになる。
データ信号Dataが(0,1)であるとき、選択信号Sa,Sbは、期間T1においてH,Lレベルとなるので、トランスファーゲート234aがオンし、トランスファーゲート234bはオフする。このため、期間T1において駆動信号COM−Aの台形波形Adp1が選択される。次に、選択信号Sa,Sbは期間T2においてL,Hレベルとなるので、駆動信号COM−Bの台形波形Bdp2が選択される。
従って、ノズルから、中程度および小程度の量のインクが2回にわけて吐出される。このため、印刷媒体Pには、それぞれのインクが着弾して合体して、結果的に、データ信号Dataで規定された通りの中ドットが形成されることになる。
データ信号Dataが(1,0)であるとき、選択信号Sa,Sbは、期間T1においてともにLレベルとなるので、トランスファーゲート234a,234bがオフする。このため、期間T1において台形波形Adp1,Bdp1のいずれも選択されない。トランスファーゲート234a,234bがともにオフする場合、当該トランスファーゲート234a,234bの出力端同士の接続点から圧電素子60の一端までの経路は、電気的にどの部分にも接続されないハイ・インピーダンス状態になる。ただし、圧電素子60は、自己が有する容量性によって、トランスファーゲート234a,234bがオフする直前の電圧(Vc−VBS)を保持する。
次に、選択信号Sa,Sbは期間T2においてL,Hレベルとなるので、駆動信号COM−Bの台形波形Bdp2が選択される。このため、ノズル651から、期間T2においてのみ小程度の量のインクが吐出されるので、印刷媒体Pには、データ信号Dataで規定された通りの小ドットが形成されることになる。
データ信号Dataが(0,0)であるとき、選択信号Sa,Sbは、期間T1においてL,Hレベルとなるので、トランスファーゲート234aがオフし、トランスファーゲート234bがオンする。このため、期間T1において駆動信号COM−Bの台形波形Bdp1が選択される。次に、選択信号Sa、Sbは期間T2においてともにLレベルとなるので、台形波形Adp2,Bdp2のいずれも選択されない。
このため、期間T1においてノズル651の開孔部付近のインクが微振動するのみであり、インクは吐出されないので、結果的に、ドットが形成されない、すなわち、データ信号Dataで規定された通りの非記録になる。
このように、選択部230は、選択制御部210による指示に従って駆動信号COM−A,COM−Bを選択し(または選択しないで)、圧電素子60の一端に供給する。このため、各圧電素子60は、データ信号Dataで規定されるドットのサイズに応じて駆動されることになる。
なお、図6に示した駆動信号COM−A,COM−Bはあくまでも一例である。実際には、ヘッドユニット20の移動速度や印刷媒体Pの性質などに応じて、予め用意された様々な波形の組み合わせが用いられる。
また、ここでは、圧電素子60が、電圧の上昇に伴って上方向に撓む例で説明したが、電極611,612に供給する電圧を逆転させると、圧電素子60は、電圧の上昇に伴って下方向に撓むことになる。このため、圧電素子60が、電圧の上昇に伴って下方向に撓む構成では、図10に例示した駆動信号COM−A,COM−Bが、電圧Vcを基準に反転した波形となる。
このように本実施形態において、印刷媒体Pに対して1ドットは単位期間である周期Taを単位として形成される。このため、周期Taにおいて(最多で)2回のインク滴の吐出により1ドットを形成する本実施形態では、インクの吐出周波数fは2/Taとなり、ドット間隔Dは、ヘッドユニット20が移動する速度vを、インクの吐出周波数f(=2/Ta)で除した値となる。
一般に、単位期間Tにおいてインク滴がQ(Qは2以上の整数)回吐出可能であって、当該Q回のインク滴の吐出で1ドットが形成される場合、インクの吐出周波数fはQ/Tと表すことができる。
本実施形態のように、印刷媒体Pに異なるサイズのドットを形成する場合の方が、1回のインク滴の吐出で1ドットを形成する場合と比較して、1ドットを形成するために要する時間(周期)が同じでも、1回のインク滴を1回吐出するため時間を短くする必要がある。
なお、2以上のインク滴を結合させないで2以上のドットを形成する第3方法については、特段の説明は要しないであろう。
6.駆動回路の構成
続いて、駆動回路50−a,50−bについて説明する。このうち、一方の駆動回路50−aについて概略すると、次のようにして駆動信号COM−Aを生成する。すなわち、駆動回路50−aは、第1に、制御部100から供給されるデータdAをアナログ変換し、第2に、出力の駆動信号COM−Aを帰還するとともに、当該駆動信号COM−Aに基づく信号(減衰信号)と目標信号との偏差を、当該駆動信号COM−Aの高周波成分で補正して、当該補正した信号に従って変調信号を生成し、第3に、当該変調信号に従ってトランジスターをスイッチングすることによって増幅変調信号を生成し、第4に、当該増幅変調信号をローパスフィルターで平滑化(復調)して、当該平滑化した信号を駆動信号COM−Aとして出力する。
他方の駆動回路50−bについても同様な構成であり、データdBから駆動信号COM−Bを出力する点についてのみ異なる。そこで以下の図11においては、駆動回路50−a、50−bについて区別しないで、駆動回路50として説明する。
ただし、入力されるデータや出力される駆動信号については、dA(dB)、COM−A(COM−B)などと表記して、駆動回路50−aの場合には、データdAを入力して駆動信号COM−Aを出力し、駆動回路50−bの場合には、データdBを入力して駆動信号COM−Bを出力する、ということを表すことにする。
図11は、駆動回路(容量性負荷駆動回路)50の回路構成を示す図である。なお、図
11では、駆動信号COM−Aを出力するための構成を示している。
図11に示されるように、駆動回路50は、集積回路装置(容量性負荷駆動用集積回路装置)500や、出力回路550のほか、抵抗やコンデンサーなどの各種素子から構成される。
本実施形態における駆動回路50は、源信号をパルス変調した変調信号を生成する変調部510と、変調信号に基づいて、増幅制御信号を生成するゲートドライバー520と、増幅制御信号に基づいて、変調信号が増幅された増幅変調信号を生成するトランジスター(第1トランジスターM1および第2トランジスターM2)と、増幅変調信号を復調して駆動信号を生成するローパスフィルター560と、駆動信号を変調部510に帰還する帰還回路(第1帰還回路570および第2帰還回路572)と、昇圧回路540と、昇圧回路540の制御を行う昇圧制御部580と、を備えている。また、駆動回路50は、圧電素子60の駆動信号が印加される端子と異なる端子に信号を印加する第1電源部530を備えていてもよい。
本実施形態における集積回路装置500は、変調部510と、ゲートドライバー520と、を備えている。
集積回路装置500は、制御部100から端子D0〜D9を介して入力した10ビットのデータdA(源信号)に基づいて、第1トランジスターM1および第2トランジスターM2のそれぞれにゲート信号(増幅制御信号)を出力するものである。このため、集積回路装置500は、DAC(Digital to Analog Converter)511と、加算器512、加算器513と、コンパレーター514と、積分減衰器516、減衰器517と、インバーター515と、第1ゲートドライバー521H、第2ゲートドライバー521Lと、第1電源部530と、昇圧回路540と、昇圧制御部580と、を含む。
DAC511は、駆動信号COM−Aの波形を規定するデータdAを、元駆動信号Aaに変換し、加算器512の入力端(+)に供給する。なお、この元駆動信号Aaの電圧振幅は、例えば1〜2V程度であり、この電圧を増幅したものが、駆動信号COM−Aとなる。つまり、元駆動信号Aaは、駆動信号COM−Aの増幅前の目標となる信号である。
積分減衰器516は、端子Vfbを介して入力した端子Outの電圧、すなわち、駆動信号COM−Aを減衰するとともに、積分して、加算器512の入力端(−)に供給する。
加算器512は、入力端(+)の電圧から入力端(−)の電圧を差し引いて積分した電圧の信号Abを加算器513の入力端(+)に供給する。
なお、DAC511からインバーター515までに至る回路の電源電圧は、低振幅の3.3V(電源端子Vddから供給される電源電圧Vdd)である。このため、元駆動信号Aaの電圧が最大でも2V程度であるのに対し、駆動信号COM−Aの電圧が最大で40Vを超える場合があるので、偏差を求めるにあたって両電圧の振幅範囲を合わせるため、駆動信号COM−Aの電圧を積分減衰器516によって減衰させている。
減衰器517は、端子Ifbを介して入力した駆動信号COM−Aの高周波成分を減衰して、加算器513の入力端(−)に供給する。加算器513は、入力端(+)の電圧から入力端(−)の電圧を減算した電圧の信号Asを、コンパレーター514に供給する。減衰器517の機能は、変調利得(感度)の調整である。すなわち、データdA(源信号)に合わせて、変調信号Msの周波数やデューティー比が変化するが、減衰器517はこ
れらの変化量を調整する。
加算器513から出力される信号Asの電圧は、元駆動信号Aaの電圧から、端子Vfbに供給された信号の減衰電圧を差し引いて、端子Ifbに供給された信号の減衰電圧を減算した電圧である。このため、加算器513による信号Asの電圧は、目標である元駆動信号Aaの電圧から、端子Outから出力される駆動信号COM−Aの減衰電圧を指し引いた偏差を、当該駆動信号COM−Aの高周波成分で補正した信号ということができる。
コンパレーター514は、加算器513による減算電圧に基づいて、次のようにパルス変調した変調信号Msを出力する。詳細には、コンパレーター514は、加算器513から出力される信号Asが電圧上昇時であれば、電圧閾値Vth1以上になったときにHレベルとなり、信号Asが電圧下降時であれば、電圧閾値Vth2を下回ったときにLレベルとなる変調信号Msを出力する。なお、後述するように、電圧閾値は、Vth1>Vth2という関係に設定されている。
コンパレーター514による変調信号Msは、インバーター515による論理反転を経て、第2ゲートドライバー521Lに供給される。一方、第1ゲートドライバー521Hには、論理反転を経ることなく変調信号Msが供給される。このため、第1ゲートドライバー521Hと第2ゲートドライバー521Lに供給される論理レベルは互いに排他的な関係にある。
第1ゲートドライバー521Hおよび第2ゲートドライバー521Lに供給される論理レベルは、実際には、同時にHレベルとはならないように(第1トランジスターM1および第2トランジスターM2が同時にオンしないように)、タイミング制御してもよい。このため、ここでいう排他的とは、厳密にいえば、同時にHレベルになることがない(第1トランジスターM1および第2トランジスターM2が同時にオンすることがない)、という意味である。
ところで、ここでいう変調信号は、狭義には、変調信号Msであるが、元駆動信号Aaに応じてパルス変調したものと考えれば、変調信号Msの否定信号も変調信号に含まれる。すなわち、元駆動信号Aaに応じてパルス変調した変調信号には、変調信号Msのみならず、当該変調信号Msの論理レベルを反転させたものや、タイミング制御されたものが含まれる。
なお、コンパレーター514が変調信号Msを出力するので、当該コンパレーター514またはインバーター515に至るまでの回路、すなわち、DAC511と、加算器512、加算器513と、コンパレーター514と、インバーター515と、積分減衰器516と、減衰器517と、が変調信号を生成する変調部510に相当する。
また、図11に示した構成では、デジタルのデータdAをDAC511によって元駆動信号Aaに変換したが、DAC511を介することなく、例えば制御部100による指示に従って外部回路から元駆動信号Aaの供給を受けてもよい。デジタルのデータdAにしても、元駆動信号Aaにしても、駆動信号COM−Aの波形を生成するにあたっての目標値を規定しているので、源信号であることには変わりはない。
第1ゲートドライバー521Hは、コンパレーター514の出力信号である低論理振幅を高論理振幅にレベルシフトして、端子Hdrから出力する。第1ゲートドライバー521Hの電源電圧のうち、高位側は、端子Bstを介して印加される電圧であり、低位側は、端子Swを介して印加される電圧である。端子Bstは、コンデンサーC5の一端およ
び逆流防止用のダイオードD10のカソード電極に接続される。端子Swは、第1トランジスターM1におけるソース電極、第2トランジスターM2におけるドレイン電極、コンデンサーC5の他端、および、インダクターL1の一端に接続される。ダイオードD10のアノード電極は、端子GvdおよびコンデンサーC8の一端に接続され、昇圧回路540が出力する電圧Vm(例えば7.5V)が印加される。従って、端子Bstと端子Swとの電位差は、コンデンサーC5の両端の電位差、すなわち電圧Vm(例えば7.5V)におよそ等しい。
第2ゲートドライバー521Lは、第1ゲートドライバー521Hよりも低電位側で動作する。第2ゲートドライバー521Lは、インバーター515の出力信号である低論理振幅(Lレベル:0V、Hレベル:3.3V)を高論理振幅(例えばLレベル:0V、Hレベル:7.5V)にレベルシフトして、端子Ldrから出力する。第2ゲートドライバー521Lの電源電圧のうち、高位側として、電圧Vm(例えば7.5V)が印加され、低位側として、グラウンド端子Gndを介して電圧ゼロが印加される、すなわちグラウンド端子Gndはグラウンドに接地される。また、端子Gvdは、ダイオードD10のアノード電極に接続される。
第1トランジスターM1および第2トランジスターM2は、例えばNチャンネル型のFET(Field Effect Transistor)である。このうち、ハイサイドの第1トランジスターM1において、ドレイン電極には、電圧Vh(例えば42V)が印加され、ゲート電極が、抵抗R1を介して端子Hdrに接続される。ローサイドの第2トランジスターM2については、ゲート電極が、抵抗R2を介して端子Ldrに接続され、ソース電極が、グラウンドに接地されている。
従って、第1トランジスターM1がオフ、第2トランジスターM2がオンの時は、端子Swの電圧は0Vとなり、端子Bstには電圧Vm(例えば7.5V)が印加される。一方、第1トランジスターM1がオン、第2トランジスターM2がオフの時は、端子SwにはVh(例えば42V)が印加され、端子BstにはVh+Vm(例えば49.5V)が印加される。
すなわち、第1ゲートドライバー521Hは、コンデンサーC5をフローティング電源として、第1トランジスターM1および第2トランジスターM2の動作に応じて、基準電位(端子Swの電位)が0V又はVh(例えば42V)に変化するので、Lレベルが0V近傍かつHレベルがVm(例えば7.5V)近傍、または、LレベルがVh(例えば42V)近傍かつHレベルがVh+Vm(例えば49.5V)近傍の増幅制御信号を出力する。これに対して、第2ゲートドライバー521Lは、第1トランジスターM1および第2トランジスターM2の動作に関係なく、基準電位(グラウンド端子Gndの電位)が0Vに固定されるので、Lレベルが0V近傍かつHレベルがVm(例えば7.5V)近傍の増幅制御信号を出力する。
インダクターL1の他端は、この駆動回路50で出力となる端子Outであり、当該端子Outから駆動信号COM−Aが、ヘッドユニット20に、フレキシブルケーブル190(図1および図2参照)を介して供給される。
端子Outは、コンデンサーC1の一端と、コンデンサーC2の一端と、抵抗R3の一端と、にそれぞれ接続される。このうち、コンデンサーC1の他端は、グラウンドに接地されている。このため、インダクターL1とコンデンサーC1とは、第1トランジスターM1と第2トランジスターM2との接続点に現れる増幅変調信号を平滑化するローパスフィルター(Low Pass Filter)として機能する。
抵抗R3の他端は、端子Vfbおよび抵抗R4の一端に接続され、当該抵抗R4の他端には電圧Vhが印加される。これにより、端子Vfbには、端子Outから第1帰還回路570(抵抗R3、抵抗R4で構成される回路)を通過した駆動信号COM−Aがプルアップされて帰還されることになる。
一方、コンデンサーC2の他端は、抵抗R5の一端と抵抗R6の一端とに接続される。このうち、抵抗R5の他端はグラウンドに接地される。このため、コンデンサーC2と抵抗R5とは、端子Outからの駆動信号COM−Aのうち、カットオフ周波数以上の高周波成分を通過させるハイパスフィルター(High Pass Filter)として機能する。なお、ハイパスフィルターのカットオフ周波数は、例えば約9MHzに設定される。
また、抵抗R6の他端は、コンデンサーC4の一端とコンデンサーC3の一端とに接続される。このうち、コンデンサーC3の他端はグラウンドに接地される。このため、抵抗R6とコンデンサーC3とは、上記ハイパスフィルターを通過した信号成分のうち、カットオフ周波数以下の低周波成分を通過させるローパスフィルター(Low Pass Filter)として機能する。なお、LPFのカットオフ周波数は、例えば約160MHzに設定される。
上記ハイパスフィルターのカットオフ周波数は、上記ローパスフィルターのカットオフ周波数よりも低く設定されているので、ハイパスフィルターとローパスフィルターとは、駆動信号COM−Aのうち、所定の周波数域の高周波成分を通過させるバンドパスフィルター(Band Pass Filter)として機能する。
コンデンサーC4の他端は、集積回路装置500の端子Ifbに接続される。これにより、端子Ifbには、上記バンドパスフィルターとして機能する第2帰還回路572(コンデンサーC2、抵抗R5、抵抗R6、コンデンサーC3およびコンデンサーC4で構成される回路)を通過した駆動信号COM−Aの高周波成分のうち、直流成分がカットされて帰還されることになる。
ところで、端子Outから出力される駆動信号COM−Aは、第1トランジスターM1と第2トランジスターM2との接続点(端子Sw)における増幅変調信号を、インダクターL1およびコンデンサーC1からなるローパスフィルターによって平滑化した信号である。この駆動信号COM−Aは、端子Vfbを介して積分・減算された上で、加算器512に帰還されるので、帰還の遅延(インダクターL1およびコンデンサーC1の平滑化による遅延と、積分減衰器516による遅延と、の和)と、帰還の伝達関数で定まる周波数で自励発振することになる。
ただし、端子Vfbを介した帰還経路の遅延量が大であるために、当該端子Vfbを介した帰還のみでは、自励発振の周波数を、駆動信号COM−Aの精度を十分に確保できるほど高くすることができない場合がある。
そこで、本実施形態では、端子Vfbを介した経路とは別に、端子Ifbを介して、駆動信号COM−Aの高周波成分を帰還する経路を設けることによって、回路全体でみたときの遅延を小さくしている。このため、信号Abに、駆動信号COM−Aの高周波成分を加算した信号Asの周波数は、端子Ifbを介した経路が存在しない場合と比較して、駆動信号COM−Aの精度を十分に確保できるほど高くなる。
図12は、信号Asと変調信号Msとの波形を、元駆動信号Aaとの波形と関連付けて示す図である。
図12に示されるように、信号Asは三角波であり、その発振周波数は、元駆動信号Aaの電圧(入力電圧)に応じて変動する。具体的には、入力電圧が中間値である場合に最も高くなり、入力電圧が中間値から高くなるにつれて、または、低くなるにつれて低くなる。
また、信号Asにおいて三角波の傾斜は、入力電圧が中間値付近であれば、上り(電圧の上昇)と下り(電圧の下降)とでほぼ等しくなる。このため、信号Asをコンパレーター514によって電圧閾値Vth1、Vth2と比較した結果である変調信号Msのデューティー比は、ほぼ50%となる。入力電圧が中間値から高くなると、信号Asの下りの傾斜が緩くなる。このため、変調信号MsがHレベルとなる期間が相対的に長くなって、デューティー比が大きくなる。一方、入力電圧が中間値から低くなるにつれて、信号Asの上りの傾斜が緩くなる。このため、変調信号MsがHレベルとなる期間が相対的に短くなって、デューティー比が小さくなる。
このため、変調信号Msは、次のようなパルス密度変調信号となる。すなわち、変調信号Msのデューティー比は、入力電圧の中間値でほぼ50%であり、入力電圧が中間値よりも高くなるにつれて大きくなり、入力電圧が中間値よりも低くなるにつれて小さくなる。
第1ゲートドライバー521Hは、変調信号Msに基づいて第1トランジスターM1をオン/オフさせる。すなわち、第1ゲートドライバー521Hは、第1トランジスターM1を、変調信号MsがHレベルであればオンさせ、変調信号MsがLレベルであればオフさせる。第2ゲートドライバー521Lは、変調信号Msの論理反転信号に基づいて第2トランジスターM2をオン/オフさせる。すなわち、第2ゲートドライバー521Lは、第2トランジスターM2を、変調信号MsがHレベルであればオフさせ、変調信号MsがLレベルであればオンさせる。
従って、第1トランジスターM1と第2トランジスターM2の接続点における増幅変調信号をインダクターL1およびコンデンサーC1で平滑化した駆動信号COM−Aの電圧は、変調信号Msのデューティー比が大きくなるにつれて高くなり、デューティー比が小さくなるにつれて低くなるので、結果的に、駆動信号COM−Aは、元駆動信号Aaの電圧を拡大した信号となるように制御されて、出力されることになる。
この駆動回路50は、パルス密度変調を用いているので、変調周波数が固定のパルス幅変調と比較して、デューティー比の変化幅を大きく取れる、という利点がある。
すなわち、回路全体で扱うことができる最小の正パルス幅と負パルス幅はその回路特性で制約されるので、周波数固定のパルス幅変調では、デューティー比の変化幅として所定の範囲(例えば10%から90%までの範囲)しか確保できない。これに対し、パルス密度変調では、入力電圧が中間値から離れるにつれて、発振周波数が低くなるため、入力電圧が高い領域においては、デューティー比をより大きくすることができ、また、入力電圧が低い領域においては、デューティー比をより小さくすることができる。このため、自励発振型パルス密度変調では、デューティー比の変化幅として、より広い範囲(例えば5%から95%までの範囲)を確保することができるのである。
また、駆動回路50は、駆動信号COM−A、変調信号Ms及び増幅変調信号が伝搬する信号経路を含み、自励発振する自励発振回路であり、他励発振のように高い周波数の搬送波を生成する回路が不要である。このため、高電圧を扱う回路以外の、すなわち集積回路装置500の部分の、集積化が容易である、という利点がある。
加えて、駆動回路50では、駆動信号COM−Aの帰還経路として、端子Vfbを介した経路だけでなく、端子Ifbを介して高周波成分を帰還する経路があるので、回路全体でみたときの遅延が小さくなる。このため、自励発振の周波数が高くなるので、駆動回路50は、駆動信号COM−Aを精度良く生成することが可能になる。
図11に戻り、図11に示される例では、抵抗R1、抵抗R2、第1トランジスターM1、第2トランジスターM2、コンデンサーC5、ダイオードD10およびローパスフィルター560は、変調信号に基づいて増幅制御信号を生成し、増幅制御信号に基づいて駆動信号を生成して容量性負荷(圧電素子60)に出力する出力回路550として構成されている。
第1電源部530は、圧電素子60の駆動信号が印加される端子と異なる端子に信号を印加する。第1電源部530は、例えば、バンドギャップ・リファレンス回路のような定電圧回路で構成される。第1電源部530は、電圧VBSを端子Vbsから出力する。図11に示される例では、第1電源部530は、グラウンド端子Gndのグラウンド電位を基準として電圧VBSを生成する。
昇圧回路540は、ゲートドライバー520に電源供給する。図11に示される例では、昇圧回路540は、グラウンド端子Gndのグラウンド電位を基準として電源端子Vddから供給される電源電圧Vddを昇圧し、第2ゲートドライバー521Lの高電位側の電源電圧となる電圧Vmを生成する。昇圧回路540は、チャージポンプ回路やスイッチングレギュレーターなどで構成することができる。図11に示される例では、昇圧回路540は、両端がそれぞれ端子Cp1と端子Cp2に接続されたコンデンサーC6、両端がそれぞれ端子Cp3と端子Cp4に接続されたコンデンサーC7および、両端がそれぞれ端子Gvdとグラウンドに接続されたコンデンサーC8を利用したチャージポンプ回路で構成されている。昇圧回路540をチャージポンプ回路で構成した方が、スイッチングレギュレーターで構成する場合に比べて、ノイズの発生を抑制できる。そのため、駆動回路50は、駆動信号COM−Aをより精度良く生成することが可能になり、圧電素子60に印加される電圧を高精度に制御できるので、液体の吐出精度を向上させることができる。また、ゲートドライバー520の電源生成部をチャージポンプ回路で構成することで小型化したため集積回路装置500に搭載可能となり、ゲートドライバー520の電源生成部を集積回路装置500の外部に構成した場合と比較して、駆動回路50の回路面積を全体として大幅に削減することができる。
昇圧制御部580は、後述するように、第1クロック信号φ1と第2クロック信号φ2とを生成し、いずれか一方を選択して昇圧クロック信号φとして選択し、昇圧クロック信号φに基づき、昇圧回路540における昇圧を制御する。第2クロック信号φ2の立ち上がり又は立ち下がりの変化点は、駆動回路50(変調部510、ゲートドライバー520、トランジスター(第1トランジスターM1および第2トランジスターM2)、ローパスフィルター560及び帰還回路(第1帰還回路570および第2帰還回路572))の自励発振によって発生する第3クロック信号CLKに同期している。昇圧制御部580は、例えば、第3クロック信号CLKと第1クロック信号φ1とに基づいて第2クロック信号φ2を生成してもよい。
昇圧制御部580は、第1クロック信号φ1に基づいて昇圧する制御を行った後、第2クロック信号φ2に基づいて昇圧する制御を行ってもよい。例えば、昇圧制御部580は、第3クロック信号CLKに含まれる少なくとも1つのパルス(所定数のパルス)が昇圧制御部580に入力された場合に、第2クロック信号φ2に基づいて昇圧する制御を行ってもよい。
本実施形態では、図12に示されるように、第3クロック信号CLKは、変調信号Msである。ただし、第3クロック信号CLKは、駆動回路50の自励発振によって発生する信号であればよく、変調信号Msに限定されるものではない。例えば、第3クロック信号CLKは、信号Asがコンパレーター514とは異なるコンパレーターによって2値化された信号でもよい。
7.昇圧回路及び昇圧制御部の構成
図13は、第1ゲートドライバー521H、第2ゲートドライバー521L、昇圧回路540及び昇圧制御部580の回路構成を示す図である。図13において、図11と同じ構成要素には同じ符号が付されている。なお、図13には、図11の駆動回路50の他の構成要素の一部も示されている。
図13に示されるように、第1ゲートドライバー521Hは、レベルシフター522Hと、SRラッチ523Hと、ドライバー524Hとを備えており、コンデンサーC5をフローティング電源として動作する。
レベルシフター522Hは、変調信号Msをレベルシフトしてセット信号とリセット信号を生成し、SRラッチ523Hに出力する。
SRラッチ523Hは、セット信号がLレベルかつリセット信号がHレベルの時にHレベルの信号を出力し、セット信号がHレベルかつリセット信号がLレベルの時にLレベルの信号を出力する。また、SRラッチ523Hは、セット信号がHレベルかつリセット信号がHレベルの時は出力信号のHレベルまたはLレベルを保持する。なお、セット信号がLレベルかつリセット信号がLレベルの時はSRラッチ523Hの出力信号の論理レベルは不定となるため、セット信号がLレベルかつリセット信号がLレベルの入力は禁止される。
ドライバー524Hは、SRラッチ523Hの出力信号をバッファリングして、第1トランジスターM1を制御する増幅制御信号を生成し、出力する。
第1ゲートドライバー521Hは、コンデンサーC5をフローティング電源として動作するため、端子Bstの電位は、Vm(例えば7.5V)とVh+Vm(例えば49.5V)の間の遷移を繰り返す。SRラッチ523Hにより信号を保持させることにより、端子Bstの電位が遷移途中の過渡的な状態でも第1ゲートドライバー521Hが安定して動作可能としている。
第2ゲートドライバー521Lは、レベルシフター522Lと、SRラッチ523Lと、ドライバー524Lとを備えており、ほぼ一定の電圧Vm(例えば7.5V)を電源電圧として動作する。
レベルシフター522Lは、変調信号Msの否定信号(インバーター515の出力信号)をレベルシフトしてセット信号とリセット信号を生成し、SRラッチ523Lに出力する。
SRラッチ523Lは、SRラッチ523Hと同様に、セット信号がLレベルかつリセット信号がHレベルの時にHレベルの信号を出力し、セット信号がHレベルかつリセット信号がLレベルの時にLレベルの信号を出力する。また、SRラッチ523Lは、SRラッチ523Hと同様に、セット信号がHレベルかつリセット信号がHレベルの時は出力信号のHレベルまたはLレベルを保持し、セット信号がLレベルかつリセット信号がLレベルの時は出力信号の論理レベルが不定となる。
ドライバー524Lは、SRラッチ523Lの出力信号をバッファリングして、第2トランジスターM2を制御する増幅制御信号を生成し、出力する。
なお、端子Gvdはほぼ一定の電圧Vm(例えば7.5V)なので、SRラッチ523Hと比較してSRラッチ523Lの必要性は相対的に低い。従って、第2ゲートドライバー521Lは、レベルシフター522Lが変調信号Msの否定信号を単純にレベルシフトしてドライバー524Lに出力するように構成されてもよい。また、変調信号Msの否定信号(インバーター515の出力信号)のHレベルが、ドライバー524Lの論理閾値(例えば、Vm/2)よりも十分に高ければ、レベルシフター522Lは無くてもよい。
図13に示されるように、昇圧回路540は、3つのNMOSスイッチ541,542,543と、2つのインバーター544,545と、スイッチ制御回路546と、電圧監視回路547とを備え、昇圧クロック信号φに基づき、電源電圧Vddを3倍まで昇圧可能なチャージポンプ回路として構成されている。
スイッチ制御回路546は、昇圧クロック信号φがHレベル(Vdd)の時、NMOSスイッチ541とNMOSスイッチ543をオンし、NMOSスイッチ542をオフする。この時、インバーター544の出力はLレベル(0V)であるから、コンデンサーC6の両端の電位差がVddとなり、コンデンサーC6が充電される。また、インバーター545の出力はHレベル(Vdd)であるから、コンデンサーC8の両端の電位差がVdd+コンデンサーC7の両端の電位差と等しくなり、コンデンサーC7に蓄積された電荷の一部が移動してコンデンサーC8が充電される。
また、スイッチ制御回路546は、昇圧クロック信号φがLレベル(0V)の時、NMOSスイッチ541とNMOSスイッチ543をオフし、NMOSスイッチ542をオンする。インバーター544の出力はHレベル(Vdd)であり、インバーター545の出力はLレベル(0V)であるから、コンデンサーC7の両端の電位差がVdd+コンデンサーC7の両端の電位差と等しくなり、コンデンサーC6に蓄積された電荷の一部が移動してコンデンサーC7が充電される。
従って、昇圧クロック信号φがHレベル(Vdd)とLレベル(0V)を繰り返すことにより、コンデンサーC6の両端の電位差は最大でVdd(例えば3.3V)、コンデンサーC7の両端の電位差は最大で2Vdd(例えば6.6V)、コンデンサーC8の両端の電位差(すなわちVm)は最大で3Vdd(例えば9.9V)に到達する。ただし、電圧Vmが高すぎると、第1ゲートドライバー521Hや第2ゲートドライバー521Lの消費電力が増大する等の問題が生じる。そこで、電圧監視回路547は、電圧Vmを所望の電圧(例えば7.5V)と比較し、電圧Vmが所望の電圧よりも低いときは例えばLレベル(0V)、電圧Vmが所望の電圧よりも高いときは例えばHレベル(Vdd)となる信号VMONを出力する。スイッチ制御回路546は、電圧監視回路547の出力信号VMONがLレベル(0V)の時は昇圧動作が行われるように上記の制御を行い、電圧監視回路547の出力信号VMONがHレベル(Vdd)の時は昇圧動作を停止させるように制御する。すなわち、昇圧回路540が間欠動作することにより、昇圧回路540の出力電圧Vmは所望の電圧付近に保持される。
図13に示されるように、昇圧制御部580は、発振回路581と、Dフリップフロップ582と、選択回路583と、タイマー584と、状態制御部585とを備え、昇圧クロック信号φを生成して昇圧回路540に出力し、これにより昇圧回路540の制御を行う。
発振回路581は、例えばRC発振回路やLC発振回路で構成され、集積回路装置500の電源がオンになった後(電源電圧Vddが供給された後)、発振を開始し、第1クロック信号φ1を出力する。発振回路581の発振周波数(第1クロック信号φ1の周波数)は、昇圧回路540による昇圧が可能な適切な周波数(例えば数百kHz)に設定される。
Dフリップフロップ582は、リセット信号XRSTが解除された後、第3クロック信号CLK(変調信号Ms)の立ち下がりエッジごとに第1クロック信号φ1を保持し、第2クロック信号φ2として出力する。すなわち、第2クロック信号φ2の立ち上がり又は立ち下がりの変化点は、第3クロック信号CLK(変調信号Ms)に同期している。
選択回路583は、タイマー584が出力する選択信号Selの論理レベルに応じて第1クロック信号φ1と第2クロック信号とのいずれか一方を選択し、昇圧クロック信号φとして出力する。
タイマー584は、第3クロック信号CLK(変調信号Ms)のパルス数をカウントし、カウント値が所定数N(Nは1以上の整数)よりも小さい時とN以上の時とで論理レベルが異なる選択信号Selを出力する。
例えば、タイマー584は、カウント値がNよりも小さい時にLレベル、N以上の時にHレベルとなる選択信号Selを出力し、選択回路583は、選択信号SelがLレベルの時に第1クロック信号φ1を選択し、選択信号SelがHレベルの時に第2クロック信号φ2を選択する。要するに、第3クロック信号CLK(変調信号Ms)のパルス数がNに達するまでは昇圧クロック信号φとして第1クロック信号φ1が選択され、第3クロック信号CLK(変調信号Ms)のパルス数がNに達した後は昇圧クロック信号φとして第2クロック信号φ2が選択される。
状態制御部585は、2ビットの状態信号ST1、ST2に応じて、駆動回路50の状態(動作モード)を選択し、動作モードに応じて、各種の制御を行う。状態信号ST1、ST2は、例えば、集積回路装置500の2つの端子(図11では不図示)から入力される。
図14は、状態信号ST1、ST2と駆動回路50の動作モードとの関係を示す図である。また、図15は、動作モードの遷移の一例を示す図である。
図14及び図15に示されるように、集積回路装置500に電源がオンになった後、ST1=0(Lレベル)かつST2=0(Lレベル)が入力されると、状態制御部585はリセットモードを選択する。リセットモードは、駆動回路50の各回路の動作を初期化して停止させるモードであり、昇圧回路540はオフ、端子Ldrと端子HdrはともにLレベルである。
リセットモードの時に、ST1=0(Lレベル)かつST2=1(Hレベル)が入力されると、状態制御部585はスリープ1モードを選択する。スリープ1モードは、昇圧動作を開始するための準備を行うモードであり、発振回路581は発振動作を開始し、昇圧回路540はオフ、端子Ldrと端子HdrはともにLレベルである。すなわち、リセットモードやスリープ1モードでは、昇圧動作が行われず、駆動回路50は自励発振しない。状態制御部585は、リセットモードやスリープ1モードでは、例えば、昇圧回路540のスイッチ制御回路546を制御し、3つのNMOSスイッチ541,542,543をすべてオフさせることで昇圧動作を停止させる。
スリープ1モードの時に、ST1=1(Hレベル)かつST2=0(Lレベル)が入力されると、状態制御部585はスリープ2モードを選択する。スリープ2モードは、自励発振を停止させたままコンデンサーC8の昇圧動作およびコンデンサーC5の充電を行わせるモードであり、昇圧回路540はオン、端子LdrはHレベル、端子HdrはLレベルである。また、スリープ1モードの時に、ST1=0(Lレベル)かつST2=0(Lレベル)が入力されると、状態制御部585はリセットモードを選択する。
スリープ2モードの時に、ST1=1(Hレベル)かつST2=H(Hレベル)が入力されると、状態制御部585は通常動作モードを選択する。通常動作モードは、駆動回路50が昇圧動作を継続しながら自励発振を行うモードであり、昇圧回路540はオン、端子LdrはHレベル又はLレベル、端子HdrはLレベル又はHレベルである。また、スリープ2モードの時に、ST1=1(Hレベル)かつST2=0(Lレベル)が入力されると、状態制御部585はスリープ1モードを選択する。
通常動作モードの時に、ST1=1(Hレベル)かつST2=0(Lレベル)が入力されると、状態制御部585はスリープ2モードを選択する。なお、図15の例では、集積回路装置500の電源のオフは、リセットモード又はスリープ1モードで行われる。
図13に示されるように、状態制御部585は、駆動回路50の状態(動作モード)応じて、Dフリップフロップ582やタイマー584のリセットも制御する。すなわち、状態制御部585は、通常動作モード以外の動作モード(リセットモード、スリープ1モードおよびスリープ2モード)では、Dフリップフロップ582やタイマー584をリセット状態に設定し、通常動作モードではこれらのリセット状態を解除する。
このように構成された昇圧制御部580は、通常動作モード以外の動作モード(リセットモード、スリープ1モードおよびスリープ2モード)において、第1クロック信号φ1に基づいて昇圧回路540による昇圧を制御する。また、昇圧制御部580は、スリープ2モードから通常動作モードに移行した後、駆動回路50が自励発振を開始し、第3クロック信号CLK(変調信号Ms)に含まれるN個のパルスがタイマー584に入力されるまでは第1クロック信号φ1に基づいて昇圧を制御し、N個のパルスがタイマー584に入力された後は、第3クロック信号CLK(変調信号Ms)の変化点に同期した第2クロック信号φ2に基づいて昇圧回路540による昇圧を制御する。図16に、昇圧クロック信号φの選択が第1クロック信号φ1から第2クロック信号φ2に切り替わる前後のタイミングチャートの一例を示す。なお、所定数Nとしては、例えば、自励発振が安定したと判断できるパルス数が設定される。
本実施形態において、昇圧クロック信号φを、スリープ2モードから通常動作モードに移行した直後に第1クロック信号φ1から第2クロック信号φ2に切り替えず、自励発振が開始された後に切り替えているのは、以下の理由による。
スリープ2モードにおいて昇圧回路540による昇圧動作が行われてコンデンサーC8が充電され、端子Gvdに所望の電圧Vm(例えば、7.5V)が発生する。この状態で通常動作モードに移行すると、自励発振が開始するが、第3クロック信号CLK(変調信号Ms)に最初のパルスが発生するまでに例えば数百msの遅延時間が発生する(図16参照)。
従って、仮にスリープ2モードから通常動作モードに移行した直後に第1クロック信号φ1から第2クロック信号φ2に切り替えると、例えば数百msの間、昇圧クロック信号φがLレベルに固定されてしまい、昇圧回路540による昇圧動作が停止する。その結果、昇圧動作が停止している間に、コンデンサーC8に蓄積されていた電荷の一部が放電さ
れてしまい、端子Gvdの電圧Vmが低下する。
そうすると、第1ゲートドライバー521Hや第2ゲートドライバー521Lの電源電圧が低下し、自励発振が開始されなくなるおそれがある。自励発振が開始されなければ第3クロック信号CLK(変調信号Ms)にパルスが発生しないため、第2クロック信号φ2がLレベルに固定され(昇圧クロック信号φもLレベルに固定され)、昇圧回路540は昇圧動作を再開することができない。
このように、昇圧動作が停止することで自励発振が開始されず、自励発振が開始されないことで昇圧動作が再開できないというデッドロック状態に陥るおそれがある。これに対して、昇圧クロック信号φを、自励発振が開始された後に第1クロック信号φ1から第2クロック信号φ2に切り替えることにより、このようなデッドロック状態を避けることができる。
また、本実施形態において、第2クロック信号φ2を第3クロック信号CLK(変調信号Ms)の立ち上がりではなく立ち下がりに同期させているのは、以下の理由による。
通常動作モードにおいて、第3クロック信号CLK(変調信号Ms)の立ち上がりは、第1トランジスターM1がオフからオンに移行するタイミングに対応する。第1トランジスターM1がオフの状態では、端子swは0Vであり、また、第1ゲートドライバー521HのSRラッチ523Hに入力されるセット信号はVm(例えば7.5V)、リセット信号は0Vになっている。
この状態において、SRラッチ523Hに入力されるセット信号がVmから0Vになり、リセット信号が0VからVmになると、第1トランジスターM1がオンし、端子swは0VからVh(例えば42V)に急上昇する。これにより、SRラッチ523Hに入力されるセット信号は0VからVh(例えば42V)に変化し、リセット信号はVm(例えば7.5V)からVh+Vm(例えば49.5V)に変化するが、SRラッチ523Hのセット端子とグラウンド間の寄生容量およびリセット端子とグラウンド間の寄生容量に依存して、これらの変化に時間を要する。従って、端子swの電圧Vh(例えば42V)を基準とすると、過渡的には、セット信号とリセット信号がともにLレベルとなりやすい。
そして、セット信号とリセット信号がともにLレベルの時は、SRラッチ523Hの出力信号の論理レベルは不定であるから、過渡的にLレベルになって第1トランジスターM1が一瞬オンする可能性がある。すなわち、第1トランジスターM1がオフからオンに移行するときは、第1ゲートドライバー521Hが誤動作しやすい状況にある。なお、第2ゲートドライバー521Lは、その電源電圧がVmに固定されているため、このような誤動作を起こすことはない。
一方、昇圧回路540は、通常動作モードでは、第2クロック信号φ2に応じて、3つのNMOSスイッチ541,542,543のオン/オフが切り替わって3つのコンデンサーC6,C7,C8の充電や放電が行われるため、第2クロック信号φ2の立ち上がり及び立ち上がりにおいて出力電圧Vmにノイズが重畳される。
従って、第2クロック信号φ2を第3クロック信号CLK(変調信号Ms)の立ち上がりに同期させると、第1ゲートドライバー521Hが誤動作しやすいタイミングと昇圧回路540がノイズを発生させるタイミングとが近くなり、このノイズの影響で第1ゲートドライバー521Hの誤動作がより引き起こされやすい状況になってしまう。
一方、通常動作モードにおいて、第3クロック信号CLK(変調信号Ms)の立ち下が
りは、第1トランジスターM1がオンからオフに移行するタイミングに対応する。第1トランジスターM1がオンの状態では、端子swはVh(例えば42V)であり、また、第1ゲートドライバー521HのSRラッチ523Hに入力されるセット信号はVh(例えば42V)、リセット信号はVh+Vm(例えば49.5V)になっている。
この状態において、SRラッチ523Hに入力されるセット信号がVhからVh+Vmになり、リセット信号がVh+VmからVhになると、第1トランジスターM1がオフし、端子swはVh(例えば42V)から0Vに急降下する。これにより、SRラッチ523Hに入力されるセット信号はVh+Vm(例えば49.5V)からVm(例えば7.5V)に変化し、リセット信号はVh(例えば42V)から0Vに変化するが、SRラッチ523Hのセット端子とグラウンド間の寄生容量およびリセット端子とグラウンド間の寄生容量に依存して、これらの変化に時間を要する。従って、端子swの電圧0Vを基準とすると、過渡的には、セット信号とリセット信号がともにHレベルとなりやすい。
しかしながら、セット信号とリセット信号がともにHレベルの時は、SRラッチ523Hの出力信号の論理レベルは保持されるから、第1トランジスターM1はオフのままである。すなわち、第1トランジスターM1がオンからオフに移行するときは、第1ゲートドライバー521Hが誤動作しにくい状況にある。
従って、第2クロック信号φ2を第3クロック信号CLK(変調信号Ms)の立ち下がりに同期させると、第1ゲートドライバー521Hが誤動作しにくいタイミングと昇圧回路540がノイズを発生させるタイミングとが近くなり(換言すれば、第1ゲートドライバー521Hが誤動作しやすいタイミングと昇圧回路540がノイズを発生させるタイミングとが遠くなり)、このノイズの影響による誤動作のおそれを低減させることが可能となる。
8.自励発振周波数と昇圧周波数との関係
ところで、第3クロック信号の周波数、すなわち、駆動回路50が自励発振する周波数である自励発振周波数fclkは、DAC511に入力されるデータに応じて変化する。図17は、データdAと駆動回路50−aの自励発振周波数fclkとの関係を示す図であり、図17において、横軸はデータdAの値であり、縦軸は自励発振周波数fclkである。図17に示されるように、本実施形態では、自励発振周波数fclkは、データdAの値に応じて約1MHz〜約3MHzの範囲で変化する。詳細には、自励発振周波数fclkは、データdAの値が中間値((最小値+最大値)/2)付近で最大となり、データdAの値が小さいほど、あるいは、データdAの値が大きいほど低くなる。
そして、図18に示されるように、駆動信号COM−Aに含まれる台形波形Adp1あるいは台形波形Adp2は、データdA=DL(図17参照)のときに最小電圧VLとなり、データdA=DM(図17参照)のときに中間電圧VMとなり、データdA=DH(図17参照)のときに最大電圧VHとなる。従って、台形波形Adp1あるいは台形波形Adp2が最小電圧VLや最大電圧VHで一定となるときは、相対的に自励発振周波数fclkが低く、台形波形Adp1あるいは台形波形Adp2が中間電圧VMとなるときは、相対的に自励発振周波数fclkが高い。
一方、台形波形Adp1や台形波形Adp2において、最小電圧VLや最大電圧VHで一定となるときは、圧電素子60が最も撓んだ状態であり、この状態で圧電素子60に印加される電圧にノイズが重畳されて電圧が変動すると、インクの吐出量や吐出タイミングの目標値からのずれが大きくなり、結果として画質が劣化することになる。従って、特に、台形波形Adp1,Adp2が最小電圧VLや最大電圧VHとなるとき、すなわち、相対的に自励発振周波数fclkが低いときのノイズを低減することが望ましい。特に、昇
圧回路540の昇圧動作により大きなノイズ(昇圧ノイズ)が発生するため、相対的に自励発振周波数fclkが低いときの昇圧ノイズを低減させることが望ましい。そして、昇圧ノイズを低減させるためには、昇圧回路540の昇圧能力が過剰にならないことが重要である。
昇圧回路540の昇圧能力は、下記の式(1)に示される、昇圧回路540の出力電流Ioで評価され、出力電流Ioが大きいほど昇圧能力が高い。式(1)において、fφは昇圧クロック信号φの周波数(昇圧周波数)、N+1は昇圧比、Cは昇圧コンデンサーの容量値(図13のコンデンサーC6,C7の容量値の和)、Viは昇圧回路540の入力電圧(図13の電源電圧Vdd)、Voは昇圧回路540の出力電圧(図13の電圧Vm)である。
Figure 2017154424
式(1)より、所望の出力電圧Voを得るために必要な出力電流Ioは、昇圧周波数fφと昇圧コンデンサーの容量値Cの積で決まる。
ここで、前述の通り、図13の構成の昇圧回路540は、電源電圧Vdd(例えば3.3V)を3倍にまで昇圧可能であるが、間欠動作することにより、その出力負荷に関わらず、出力電圧Vmが所望の電圧(例えば7.5V)付近となるように制御される。すなわち、昇圧回路540の昇圧動作によって、出力電圧Vmが所望の電圧(例えば7.5V)よりも高い電圧となった後、昇圧回路540の動作が停止し、出力電圧Vmが徐々に低下して所望の電圧(例えば7.5V)を下回ると、昇圧回路540が昇圧動作を再開する。昇圧回路540は、昇圧動作を行っている期間はノイズ(昇圧ノイズ)を発生するが、停止中はノイズを発生しないため、間欠動作の周期を長くして、昇圧回路540の停止期間が長いほどノイズ発生時間を減らすことができる。そして、間欠動作の周期を長くするためには、昇圧回路540の昇圧能力を高くし、昇圧動作終了時の出力電圧Vmを高くする必要がある。すなわち、式(1)より、昇圧周波数fφと昇圧コンデンサーの容量値Cの積を十分大きくする必要がある。
ここで、比較例として、例えば、図13の構成の昇圧制御部580において、第1クロック信号φ1の周波数fφ1が200kHzの場合を考える。図19は、この比較例における自励発振周波数fclkと第2クロック信号φ2の周波数fφ2との関係を示す図である。また、図20は、比較例において自励発振周波数fclkが最大のときの信号波形を示す図であり、図21は、比較例において自励発振周波数fclkが最小のときの信号波形を示す図である。
比較例では、図19に示されるように、第2クロック信号φ2の周波数fφ2(すなわち、昇圧回路540の昇圧動作中の昇圧周波数fφ)は、自励発振周波数fclkが1MHz〜3MHzの範囲(図17に示される範囲)では200kHzで一定である。
この比較例では、昇圧コンデンサーの容量値Cは一定であり、かつ、自励発振周波数fclkによらず昇圧周波数fφも一定であるから、式(1)より、昇圧回路540の昇圧能力は常に一定である。従って、図20及び図21に示されるように、自励発振周波数fclkが最大のときも最小のときも、昇圧回路540の昇圧動作による出力電圧Vmのピーク値は同じである。そして、自励発振周波数fclkが最大(図17では3MHz)となるとき(データdAが中間値DMのとき)は、駆動回路50−aの消費電流が最大とな
るため、出力電圧Vmの低下が速く、間欠動作の周期が短くなる。
従って、この比較例では、昇圧回路540の間欠動作の周期を常に一定時間以上にするためには、自励発振周波数fclkが最大のときの間欠動作の周期が一定時間以上となるように、第1クロック信号φ1の周波数fφ1及び昇圧コンデンサーの容量値Cを決定する必要がある。そうすると、比較例では、昇圧回路540の昇圧能力は、自励発振周波数fclkが最大のときは適度な値になるが、自励発振周波数fclkが最小のときは過剰な値になってしまう。すなわち、自励発振周波数fclkが最小のときの昇圧回路540の出力電圧Vmのピーク値は過大となっており、昇圧コンデンサーを流れる電流のピーク値も過大となり、瞬時的に大きな昇圧ノイズが発生することになる。その結果、比較例では、自励発振周波数fclkが最小値に近くなる、駆動信号COM−Aの台形波形Adp1,Adp2が最小電圧VLや最大電圧VHのときの昇圧ノイズを低減させることができず、結果として画質が劣化するおそれがある。
そこで、本実施形態では、比較例に対して、自励発振周波数fclkと第1クロック信号φ1の周波数fφ1との差を小さくすることで、この問題を解決する。本実施形態の一例として、例えば第1クロック信号φ1の周波数fφ1が800kHzの場合を考える。図22は、本実施形態における自励発振周波数fclkと第2クロック信号φ2の周波数fφ2との関係を示す図である。また、図23は、本実施形態において自励発振周波数fclkが最大のときの信号波形を示す図であり、図24は、本実施形態において自励発振周波数fclkが最小のときの信号波形を示す図である。
本実施形態の一例では、図22に示されるように、第2クロック信号φ2の周波数fφ2(すなわち、昇圧回路540の昇圧動作中の昇圧周波数fφ)は、自励発振周波数fclkが1MHz〜3MHzの範囲(図17に示される範囲)のうち、1.6MHz〜3MHzの範囲では800kHzで一定であるが、1MHz〜1.6MHzの範囲では自励発振周波数fclkと第1クロック信号φ1の周波数fφ1(800kHz)との差と等しい周波数となる。これは、自励発振周波数fclkが1.6MHz以上であれば、サンプリング定理が満たされるため、第2クロック信号φ2に第1クロック信号φ1が再現されるのに対して、自励発振周波数fclkが1.6MHzよりも低ければ、サンプリング定理が満たされないため、第1クロック信号φ1の周波数fφ1(800kHz)がナイキスト周波数(自励発振周波数fclkの1/2)に対して折り返された周波数の第2クロック信号φ2が生成されるためである。
この例では、昇圧コンデンサーの容量値Cは一定であり、かつ、自励発振周波数fclkが1.6MHz以上のときは昇圧周波数fφも一定であるから、式(1)より、昇圧回路540の昇圧能力は一定である。一方、自励発振周波数fclkが1.6MHzよりも低いときは、自励発振周波数fclkが低いほど昇圧周波数fφも低くなるから、式(1)より、昇圧回路540の昇圧能力が低くなる。従って、図23及び図24に示されるように、自励発振周波数fclkが最小のときの昇圧回路540の出力電圧Vmのピーク値は、自励発振周波数fclkが最大のときの出力電圧Vmのピーク値よりも低くなる。
このように、本実施形態では、自励発振周波数fclkが最小のときと最大のときで昇圧回路540の昇圧能力が異なるため、昇圧回路540の間欠動作の周期を常に一定時間以上にするために、自励発振周波数fclkが最小のときの間欠動作の周期が一定時間以上となるように、第1クロック信号φ1の周波数fφ1及び昇圧コンデンサーの容量値Cを決定することも可能である。
この例では、第1クロック信号φ1の周波数fφ1を800kHzとして昇圧コンデンサーの容量値Cを適切な値に設定することで、図24に示されるように、自励発振周波数
fclkが最小(1MHz)のときの間欠動作の周期が一定時間以上となり、かつ、図23に示されるように、自励発振周波数fclkが最大(3MHz)のときの間欠動作の周期はより大きくなっている。すなわち、この例では、昇圧回路540の昇圧能力は、自励発振周波数fclkが最小のときに適度な値になり、自励発振周波数fclkが最大のときは多少過剰な値になっている。従って、自励発振周波数fclkが最小のときの昇圧回路540の出力電圧Vmのピーク値は十分低く抑えられており、瞬時的に発生する昇圧ノイズのピーク値も低く抑えられる。その結果、本実施形態では、自励発振周波数fclkが最小値に近くなる、駆動信号COM−Aの台形波形Adp1,Adp2が最小電圧VLや最大電圧VHのときの昇圧ノイズを低減させることができるため、結果として画質が劣化するおそれを低減させることができる。なお、自励発振周波数fclkが最大のときは、台形波形Adp1,Adp2が中間電圧VMとなるときであるため、昇圧回路540の昇圧能力が多少過剰であっても、昇圧ノイズによる画質の劣化は生じにくい。
以上では、自励発振周波数fclkが1MHz〜3MHzの範囲で変化し、第1クロック信号φ1の周波数fφ1が800kHzの場合を例に挙げて説明したが、一般化すると、本実施形態では、第1クロック信号φ1の周波数fφ1の2倍の周波数は、自励発振周波数fclkの最小値(図17では1MHz)よりも高く、自励発振周波数の最大値(図17では3MHz)よりも低い。
ここで、自励発振周波数fclkの最大値と最小値との差が、第1クロック信号φ1の周波数fφ1以上の場合、自励発振周波数fclkが最小値と最大値の間の範囲で変化すると、第2クロック信号φ2の周波数fφ2がゼロとなり、第2クロック信号φ2のパルスが発生せずに昇圧動作が行われない場合が存在する。従って、このような場合、第1クロック信号φ1の周波数fφ1は、自励発振周波数fclkの最小値よりも低いことが望ましい。この条件が満たされる限り、第2クロック信号φ2の周波数fφ2がゼロとなることはない。図22の例ではこの条件が満たされている。
ただし、第2クロック信号φ2の周波数fφ2(すなわち、昇圧周波数fφ)がゼロに近い場合、昇圧回路540の昇圧能力が極めて低くなるため、昇圧に時間がかかり、駆動回路50が正常に動作しない。従って、実際には、自励発振周波数fclkが最小のときに昇圧回路540が所望の昇圧能力を有するために必要最低限の昇圧周波数fφの値をαとしたとき、第1クロック信号φ1の周波数fφ1+αが自励発振周波数fclkの最小値よりも低いことが望ましい。
9.作用効果
以上に説明したように、本実施形態に係る液体吐出装置1、駆動回路50(容量性負荷駆動回路)及びその駆動方法(容量性負荷駆動方法)によれば、自励発振周波数fclkが第1クロック信号φ1の周波数fφ1の2倍の周波数よりも高いときは、サンプリング定理が満たされるため、第2クロック信号φ2の周波数fφ2は、第1クロック信号φ1の周波数fφ1と一致する。一方、自励発振周波数fclkが第1クロック信号φ1の周波数fφ1の2倍の周波数よりも低いときは、サンプリング定理が満たされないため、第2クロック信号φ2の周波数fφ2は、自励発振周波数fclkと第1クロック信号φ1の周波数fφ1との差と一致し、第1クロック信号φ1の周波数fφ1よりも低くなる。従って、昇圧回路540が第2クロック信号φ2に基づいて昇圧することにより、自励発振周波数fclkが第1クロック信号φ1の周波数fφ1の2倍の周波数よりも高いときは昇圧回路540の昇圧能力が一定に保持され、自励発振周波数fclkが第1クロック信号φ1の周波数fφ1の2倍の周波数よりも低いときは、自励発振周波数fclkが低いほど昇圧回路540の昇圧能力が低くなる。その結果、本実施形態に係る液体吐出装置1、駆動回路50(容量性負荷駆動回路)及びその駆動方法(容量性負荷駆動方法)によれば、自励発振周波数clkが低いときに過剰な昇圧が行われることがなく、自励発振周
波数clkが低いときの昇圧に起因するノイズを低減させることができる。
また、本実施形態に係る液体吐出装置1、駆動回路50(容量性負荷駆動回路)及びその駆動方法(容量性負荷駆動方法)において、第1クロック信号φ1の周波数fφ1を自励発振周波数fclkの最小値よりも低くすれば、自励発振周波数fclkの最大値と最小値との差が第1クロック信号φ1の周波数fφ1以上の場合でも、第2クロック信号φ2の周波数fφ2がゼロとなることがないため、第2クロック信号φ2のパルスが発生し、確実に昇圧回路540による昇圧動作が行われる。
また、本実施形態に係る液体吐出装置1、駆動回路50(容量性負荷駆動回路)及びその駆動方法(容量性負荷駆動方法)によれば、第2クロック信号φ2の立ち上がり又は立ち下がりの変化点は、駆動回路50の自励発振によって生成される第3クロック信号CLK(変調信号Ms)に同期しているので、昇圧回路540が第2クロック信号φ2に基づいて昇圧することにより、常に、昇圧回路540でノイズが発生するタイミングを自励発振における所望のタイミングに近づけることができる。特に、昇圧回路540で発生するノイズが昇圧された電圧Vmに重畳する第2クロック信号φ2の立ち上がり又は立ち下がりのタイミングを、ゲートドライバー520(特に、第1ゲートドライバー521H)がノイズの影響を受けにくい第3クロック信号CLK(変調信号Ms)の立ち下がり(パルスの立ち下がり)のタイミングに近づけることにより、昇圧回路540のノイズが駆動信号COM−A(COM−B)に与える影響を低減し、吐出精度の劣化のおそれを低減させることができる。
また、本実施形態に係る液体吐出装置1、駆動回路50(容量性負荷駆動回路)及びその駆動方法(容量性負荷駆動方法)によれば、変調信号Msを第3クロック信号CLKに兼用するので、回路規模の増加を低減させながら、昇圧回路540のノイズが駆動信号に与える影響を低減し、吐出精度の劣化のおそれを低減させることができる。
また、本実施形態に係る液体吐出装置1、駆動回路50(容量性負荷駆動回路)及びその駆動方法(容量性負荷駆動方法)によれば、昇圧回路540は、駆動回路50の自励発振によって第3クロック信号CLK(変調信号Ms)が生成される前、すなわち、第3クロック信号CLK(変調信号Ms)に同期した第2クロック信号φ2が発生する前に、第1クロック信号φ1に基づいて昇圧することができる。また、昇圧回路540は、第2クロック信号φ2が発生した後(タイマー584が第3クロック信号CLK(変調信号Ms)の所定数のパルスをカウントした後)は、第2クロック信号φ2に基づいて昇圧することができるので、昇圧された電圧が低下して自励発振が停止するおそれを低減させることができる。
なお、本実施形態において、自励発振周波数fclkは、1MHz以上8MHz以下であってもよい。
上述の液体吐出装置1では、増幅変調信号を平滑化して駆動信号を生成し、駆動信号が印加されることによって圧電素子60が変位して、ノズル651から液体を吐出させる。ここで、液体吐出装置1が例えば小ドットを吐出するための駆動信号の波形を周波数スペクトル解析すると、50kHz以上の周波数成分が含まれていることが判っている。このような50kHz以上の周波数成分を含む駆動信号を生成するためには、変調信号の周波数(自励発振周波数fclk)を1MHz以上とする必要がある。
もし、当該周波数を1MHzよりも低くしてしまうと、再現される駆動信号の波形のエッジが鈍って丸くなってしまう。換言すれば、角が取れて波形が鈍ってしまう。駆動信号の波形が鈍ると、波形の立ち上がり、立ち下がりエッジに応じて動作する圧電素子60の
変位が緩慢になり、吐出時の尾引きや、吐出不良などを発生させて、印刷の品質を低下させてしまう。
一方、自励発振周波数fclkを8MHzよりも高くすれば、駆動信号の波形の分解能は高まる。ただし、トランジスターにおけるスイッチング周波数が上昇することによって、スイッチング損失が大きくなり、AB級アンプなどのリニア増幅と比べて、優位性を有する省電力性、省発熱性が損なわれてしまう。
このため、上述の液体吐出装置1、ヘッドユニット20、集積回路装置500および駆動回路50(容量性負荷駆動回路)において、自励発振周波数fclkは、1MHz以上8MHz以下であることが好ましい。
10.変形例
本実施形態では、昇圧制御部580は、タイマー584により、第3クロック信号CLK(変調信号Ms)のパルス数をカウントすることで、自励発振が開始される(自励発振が安定する)まで待ってから昇圧クロック信号φを第1クロック信号φ1から第2クロック信号φ2に切り替えているが、他の方法で昇圧クロック信号φを切り替えてもよい。
例えば、昇圧制御部580は、スリープ2モード(第1モード)において第1クロック信号φ1に基づいて昇圧回路540による昇圧を制御した後、スリープ2モード(第1モード)から通常動作モード(第2モード)に移行し、通常動作モード(第2モード)において、通常動作モード(第2モード)に移行してから所定の期間が経過する前は第1クロック信号φ1に基づいて昇圧回路540による昇圧を制御し、所定の期間が経過した後は第2クロック信号φ2に基づいて昇圧回路540による昇圧を制御してもよい。
例えば、昇圧制御部580は、図13の構成において、タイマー584に入力される信号を第3クロック信号CLK(変調信号Ms)から第1クロック信号φ1に置き換えた構成にしてもよい。この構成の場合、タイマー584がカウントする所定数Nとしては、例えば、自励発振が安定するまでに要する時間を第1クロック信号φ1の周期で除したパルス数が設定される。あるいは、昇圧制御部580は、図13の構成において、タイマー584を、通常動作モードへの移行時に動作を開始するRC時定数回路と当該RC時定数回路の出力電圧を所定の閾値と比較するコンパレーターとに置き換えた構成にしてもよい。この場合、例えば、自励発振が安定するまでに要する時間が経過した時に、RC時定数回路の出力電圧が所定の閾値とほぼ一致するように、所定の閾値が設定される。
また、上記の実施形態では、駆動回路の駆動対象として、インクを吐出する圧電素子を例にとって説明したが、駆動対象としては、圧電素子に限られず、例えば超音波モーターや、タッチパネル、平面スピーカー、液晶などのディスプレイなどの容量性負荷であっても良い。すなわち、駆動回路は、このような容量性負荷を駆動するものであれば良い。
以上、本実施形態あるいは変形例について説明したが、本発明はこれら本実施形態あるいは変形例に限られるものではなく、その要旨を逸脱しない範囲において種々の態様で実施することが可能である。例えば、上記の実施形態および各変形例を適宜組み合わせることも可能である。
本発明は、実施形態で説明した構成と実質的に同一の構成(例えば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成)を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成
を含む。
1…液体吐出装置、2…移動体、3…移動機構、4…搬送機構、10…制御ユニット、20…ヘッドユニット、24…キャリッジ、31…キャリッジモーター、32…キャリッジガイド軸、33…タイミングベルト、35…キャリッジモータードライバー、40…プラテン、41…搬送モーター、42…搬送ローラー、45…搬送モータードライバー、50,50−a,50−b…駆動回路、60…圧電素子、100…制御部、190…フレキシブルケーブル、210…選択制御部、212…シフトレジスター、214…ラッチ回路、216…デコーダー、230…選択部、232a,232b…インバーター、234a,234b…トランスファーゲート、500…集積回路装置、510…変調部、511…DAC、512,513…加算器、514…コンパレーター、515…インバーター、516…積分減衰器、517…減衰器、520…ゲートドライバー、521H…第1ゲートドライバー、521L…第2ゲートドライバー、522H,522L…レベルシフター、523H,523L…SRラッチ、524H,524L…ドライバー、530…第1電源部、540…昇圧回路、541,542,543…NMOSスイッチ、544,545…インバーター、546…スイッチ制御回路、547…電圧監視回路、550…出力回路、560…ローパスフィルター、570…第1帰還回路、572…第2帰還回路、580…昇圧制御部、581…発振回路、582…Dフリップフロップ、583…選択回路、584…タイマー、585…状態制御部、600…吐出部、601…圧電体、611,612…電極、621…振動板、631…キャビティー、632…ノズルプレート、641…リザーバー、651…ノズル、L1…インダクター、C1,C2,C3,C4,C5,C6,C7,C8…コンデンサー、D10…ダイオード、M1…第1トランジスター、M2…第2トランジスター、P…印刷媒体、R1,R2,R3,R4,R5…抵抗

Claims (11)

  1. 源信号をパルス変調した変調信号を生成する変調部と、
    前記変調信号に基づいて、増幅制御信号を生成するゲートドライバーと、
    前記増幅制御信号に基づいて、前記変調信号が増幅された増幅変調信号を生成するトランジスターと、
    前記増幅変調信号を復調して駆動信号を生成するローパスフィルターと、
    前記駆動信号を前記変調部に帰還する帰還回路と、
    第1クロック信号と第2クロック信号とのいずれか一方に基づいて昇圧した電圧を、前記ゲートドライバーに供給する昇圧回路と、
    前記昇圧回路における昇圧の制御を行う昇圧制御部と、
    前記駆動信号が印加されることで変位する圧電素子と、
    内部に液体が充填され、前記圧電素子の変位により、内部容積が変化するキャビティーと、
    前記キャビティーに連通し、前記キャビティーの内部容積の変化に応じて前記キャビティー内の前記液体を液滴として吐出するノズルと、を備え、
    前記第2クロック信号の立ち上がり又は立ち下がりの変化点は、前記変調部、前記ゲートドライバー、前記トランジスター、前記ローパスフィルター及び前記帰還回路の自励発振によって発生する第3クロック信号に同期し、
    前記昇圧制御部は、前記第3クロック信号と前記第1クロック信号とに基づいて前記第2クロック信号を生成し、
    前記第1クロック信号の周波数の2倍の周波数は、前記第3クロック信号の周波数の最小値よりも高く、前記第3クロック信号の周波数の最大値よりも低い、
    ことを特徴とする液体吐出装置。
  2. 前記第1クロック信号の周波数は、前記第3クロック信号の周波数の最小値よりも低い、
    ことを特徴とする請求項1に記載の液体吐出装置。
  3. 前記昇圧制御部は、前記第1クロック信号に基づいて昇圧する制御を行った後、前記第2クロック信号に基づいて昇圧する制御を行う、
    ことを特徴とする請求項1又は2に記載の液体吐出装置。
  4. 前記昇圧制御部は、第1モードにおいて前記第1クロック信号に基づいて昇圧する制御を行い、前記第1モードから第2モードに移行し、前記第2モードにおいて、前記第2モードに移行してから所定の期間が経過する前は前記第1クロック信号に基づいて昇圧する制御を行い、前記所定の期間が経過した後は前記第2クロック信号に基づいて昇圧する制御を行う、
    ことを特徴とする請求項3に記載の液体吐出装置。
  5. 前記昇圧制御部は、前記第3クロック信号に含まれる少なくとも1つのパルスが前記昇圧制御部に入力された場合に、前記第2クロック信号に基づいて昇圧する制御を行う、
    ことを特徴とする請求項3に記載の液体吐出装置。
  6. 前記第3クロック信号は、前記変調信号である、
    ことを特徴とする請求項1乃至5のいずれか1項に記載の液体吐出装置。
  7. 前記第3クロック信号の周波数は、1MHz以上8MHz以下である、
    ことを特徴とする請求項1乃至6のいずれか1項に記載の液体吐出装置。
  8. 前記昇圧回路は、チャージポンプ回路である、
    ことを特徴とする請求項1乃至7のいずれか1項に記載の液体吐出装置。
  9. 源信号をパルス変調した変調信号を生成する変調部と、
    前記変調信号に基づいて、増幅制御信号を生成するゲートドライバーと、
    第1クロック信号と第2クロック信号とのいずれか一方に基づいて昇圧した電圧を、前記ゲートドライバーに供給する昇圧回路と、
    前記昇圧回路における昇圧の制御を行う昇圧制御部と、を備え、
    前記第2クロック信号の立ち上がり又は立ち下がりの変化点は、前記変調部及び前記ゲートドライバーの自励発振によって発生する第3クロック信号に同期し、
    前記昇圧制御部は、前記第3クロック信号と前記第1クロック信号とに基づいて前記第2クロック信号を生成し、
    前記第1クロック信号の周波数の2倍の周波数は、前記第3クロック信号の周波数の最小値よりも高く、前記第3クロック信号の周波数の最大値よりも低い、
    ことを特徴とする容量性負荷駆動用集積回路装置。
  10. 源信号をパルス変調した変調信号を生成する変調部と、
    前記変調信号に基づいて、増幅制御信号を生成するゲートドライバーと、
    前記増幅制御信号に基づいて、前記変調信号が増幅された増幅変調信号を生成するトランジスターと、
    前記増幅変調信号を復調して駆動信号を生成するローパスフィルターと、
    前記駆動信号を前記変調部に帰還する帰還回路と、
    第1クロック信号と第2クロック信号とのいずれか一方に基づいて昇圧した電圧を、前記ゲートドライバーに供給する昇圧回路と、
    前記昇圧回路における昇圧の制御を行う昇圧制御部と、を備え、
    前記第2クロック信号の立ち上がり又は立ち下がりの変化点は、前記変調部、前記ゲートドライバー、前記トランジスター、前記ローパスフィルター及び前記帰還回路の自励発振によって発生する第3クロック信号に同期し、
    前記昇圧制御部は、前記第3クロック信号と前記第1クロック信号とに基づいて前記第2クロック信号を生成し、
    前記第1クロック信号の周波数の2倍の周波数は、前記第3クロック信号の周波数の最小値よりも高く、前記第3クロック信号の周波数の最大値よりも低い、
    ことを特徴とする容量性負荷駆動回路。
  11. 容量性負荷を駆動する容量性負荷駆動方法であって、
    第1クロック信号と第2クロック信号とのいずれか一方に基づいて昇圧した電圧を生成し、
    前記容量性負荷の駆動信号に基づいて、源信号をパルス変調した変調信号を生成し、
    前記昇圧した電圧と前記変調信号とに基づいて、増幅制御信号を生成し、
    前記増幅制御信号に基づいて、前記変調信号が増幅された増幅変調信号を生成し、
    前記増幅変調信号を復調して前記駆動信号を生成し、
    前記駆動信号、前記変調信号、前記増幅制御信号及び前記増幅変調信号が伝搬する信号経路を含む自励発振回路の自励発振によって発生する第3クロック信号と前記第1クロック信号とに基づいて前記第2クロック信号を生成し、
    前記第2クロック信号の立ち上がり又は立ち下がりの変化点は、前記第3クロック信号に同期し、
    前記第1クロック信号の周波数の2倍の周波数は、前記第3クロック信号の周波数の最小値よりも高く、前記第3クロック信号の周波数の最大値よりも低い、
    ことを特徴とする容量性負荷駆動方法。
JP2016040938A 2016-03-03 2016-03-03 液体吐出装置、容量性負荷駆動用集積回路装置、容量性負荷駆動回路及び容量性負荷駆動方法 Pending JP2017154424A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016040938A JP2017154424A (ja) 2016-03-03 2016-03-03 液体吐出装置、容量性負荷駆動用集積回路装置、容量性負荷駆動回路及び容量性負荷駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016040938A JP2017154424A (ja) 2016-03-03 2016-03-03 液体吐出装置、容量性負荷駆動用集積回路装置、容量性負荷駆動回路及び容量性負荷駆動方法

Publications (1)

Publication Number Publication Date
JP2017154424A true JP2017154424A (ja) 2017-09-07

Family

ID=59809090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016040938A Pending JP2017154424A (ja) 2016-03-03 2016-03-03 液体吐出装置、容量性負荷駆動用集積回路装置、容量性負荷駆動回路及び容量性負荷駆動方法

Country Status (1)

Country Link
JP (1) JP2017154424A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112571964A (zh) * 2019-09-30 2021-03-30 精工爱普生株式会社 液体喷出装置及驱动电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112571964A (zh) * 2019-09-30 2021-03-30 精工爱普生株式会社 液体喷出装置及驱动电路

Similar Documents

Publication Publication Date Title
JP6372333B2 (ja) 液体吐出装置、ヘッドユニット、容量性負荷駆動用集積回路装置および容量性負荷駆動回路
JP6520574B2 (ja) 液体吐出装置およびヘッドユニット
JP6365281B2 (ja) 液体吐出装置、ヘッドユニット、容量性負荷駆動回路および容量性負荷駆動用集積回路装置
JP6528391B2 (ja) 液体吐出装置、ヘッドユニット、容量性負荷駆動用集積回路装置および容量性負荷駆動回路
JP6421560B2 (ja) 液体吐出装置、ヘッドユニット、容量性負荷駆動用集積回路装置および容量性負荷駆動回路
JP2016112739A (ja) 液体吐出装置、ヘッドユニット、容量性負荷駆動用集積回路装置、容量性負荷駆動回路及び液体吐出装置の制御方法
JP6365282B2 (ja) 液体吐出装置、ヘッドユニット、容量性負荷駆動用集積回路装置および容量性負荷駆動回路
JP2016141070A (ja) 液体吐出装置、ヘッドユニット、容量性負荷駆動回路および容量性負荷駆動回路の制御方法
JP6369686B2 (ja) 液体吐出装置、ヘッドユニット、容量性負荷駆動回路および容量性負荷駆動用集積回路装置
JP2016141105A (ja) 液体吐出装置、ヘッドユニット、容量性負荷駆動回路および容量性負荷駆動回路の制御方法
JP6572645B2 (ja) 液体吐出装置
JP7069761B2 (ja) 液体吐出装置
JP6428311B2 (ja) 液体吐出装置、ヘッドユニット、容量性負荷駆動回路および容量性負荷駆動用集積回路装置
JP6347327B2 (ja) 液体吐出装置、ヘッドユニット、容量性負荷駆動回路および容量性負荷駆動用集積回路装置
JP2016141104A (ja) 液体吐出装置、ヘッドユニット、容量性負荷駆動回路および容量性負荷駆動回路の制御方法
JP6443621B2 (ja) 液体吐出装置、ヘッドユニット、容量性負荷駆動回路および集積回路装置
JP2016107445A (ja) 液体吐出装置、ヘッドユニット、容量性負荷駆動用集積回路装置、容量性負荷駆動回路及び液体吐出装置の製造方法
JP2021030699A (ja) 液体吐出装置、及び回路基板
JP2017165037A (ja) 液体吐出装置及びヘッドユニット
JP6488587B2 (ja) 液体吐出装置およびヘッドユニット
JP2016150493A (ja) 液体吐出装置、ヘッドユニット、容量性負荷駆動回路および容量性負荷駆動回路の制御方法
JP6365101B2 (ja) 液体吐出装置およびヘッドユニット
JP6390843B2 (ja) 液体吐出装置、ヘッドユニット、容量性負荷駆動回路および容量性負荷駆動用集積回路装置
JP2017154424A (ja) 液体吐出装置、容量性負荷駆動用集積回路装置、容量性負荷駆動回路及び容量性負荷駆動方法
JP2019022944A (ja) 集積回路、駆動回路及び液体吐出装置