JP2017153011A - 固体撮像素子、画像読取装置、及び電子機器 - Google Patents

Abstract

【課題】ダイナミックレンジが広い固体撮像素子を提供すること。
【解決手段】固体撮像素子１００は、受光素子１と転送回路７と転送回路７から転送された信号を増幅する第１アンプ４とを含む光電変換部１０と、第２アンプ１１を含む列処理部２０と、光電変換部１０、及び列処理部２０からなる一対の信号処理部２５が、複数個、配置された基板と、列処理部２０からの出力信号を増幅する第３アンプ３１を含むプリアンプ部３０と、を備え、第２アンプ１１、及び第３アンプ３１は反転増幅器であり、それぞれのしきい値電圧が略等しくなっている。ここで、第２アンプ１１と、第３アンプ３１とは隣り合って配置され、特性が揃っているため、両者のしきい値電圧が相殺されて、出力信号のダイナミックレンジを広げることができる。
【選択図】図１

Description

本発明は、固体撮像素子、及び当該固体撮像素子を備えた画像読取装置、及び当該画像読取装置を備えた電子機器に関する。

ＣＭＯＳ（Complementary MOS）プロセスは、論理回路やアナログ回路を同一ＩＣチップ上に形成できることから、利便性が高く、近年では様々な技術が開発されている。イメージセンサーも例外ではなく、ＣＣＤイメージセンサーに代わりＣＭＯＳプロセスによるイメージセンサー（ＣＭＯＳイメージセンサー）の開発が活発になっている。

従来、ＣＭＯＳイメージセンサーの回路構成としては、受光素子を含む光電変換部から列方向に読み出す列出力回路（以降、列処理部という）が知られていた。この構成によれば、受光素子ごとに対となる複数の列処理部による並列処理が可能なため、各列処理部のデータレートを下げられることに加えて、ノイズレベルの低減が可能であった。さらに、各列処理部にはＣＤＳ（Correlated Double Sampling：相関２重サンプリング）回路が備えられており、光電変換部で発生するノイズをキャンセルすることも可能であった。またＣＤＳ回路の容量と帰還容量の比により、読み出し信号の出力倍率も任意に設定することが可能である。また、列処理部には、ソース接地型アンプが採用されることが多かった。これは、列処理部ごとにアンプが必要となるため、差動アンプに比べて小面積で実装可能なソース接地型アンプの方が小型化に適していたからである。

他方、ソース接地型アンプは、差動アンプに比べて、電源電圧変動に対する入力オフセット電圧が増減する割合ＰＳＲＲ（Power Supply Rejection Ratio）が劣っているという問題があった。この点に鑑み、例えば、特許文献１には、この問題を解決するための技術（固体撮像装置）が提案されている。詳しくは、列処理部におけるアンプの電流値を一定として、電源・グランドのレベルを常に一定に保つことで、ＰＳＲＲを改善できるとしている。また、特許文献１の記載（例えば「０００５」、図４など）によると、照度に対する出力電圧特性は略比例関係となっているものと推測される。

特開２００５−２５２５２９号公報

しかしながら、特許文献１に記載の従来の固体撮像装置では、ダイナミックレンジが狭くなってしまうという課題があった。詳しくは、従来技術では、列処理部のソース接地アンプによるオフセット電圧を除去することが困難であるため、ダイナミックレンジが狭くなってしまっていたからである。
また、従来技術では、暗時の信号精度が劣化してしまうという課題もあった。詳しくは、低照度域において照度に対する出力電圧特性が略比例関係になっているものと推測されるため、信号レベルがノイズレベルと同等になってしまうからである。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

［適用例１］本適用例に係る固体撮像素子は、受光素子と、前記受光素子で光電変換された信号を転送する転送回路と、前記転送回路から転送された信号を増幅する第１アンプと、を含む光電変換部と、前記光電変換部からの出力信号を増幅する第２アンプを含む列処理部と、前記光電変換部、及び前記列処理部からなる一対の信号処理部が、複数個、配置された基板と、前記列処理部からの出力信号を増幅する第３アンプを含むプリアンプ部と、を備え、前記第２アンプ、及び前記第３アンプは反転増幅器であり、それぞれのしきい値電圧が略等しいことを特徴とする。

本適用例によれば、第２アンプで発生したしきい値電圧Ｖｔｈは、プリアンプ部のＣＤＳ回路によって除去される。詳しくは、第２アンプと第３アンプは特性をそろえたトランジスターを使用しているため、第２アンプで発生したしきい値電圧Ｖｔｈと、第３アンプで発生したしきい値電圧Ｖｔｈとが、略等しい値となり、プリアンプ部によってそれぞれの差分を取るため、出力信号からしきい値電圧Ｖｔｈを除去することができる。
従って、広いダイナミックレンジを持った出力を得ることができる。

［適用例２］本適用例に係る固体撮像素子は、前記基板上において、前記列処理部と、前記プリアンプ部とは、隣り合って配置されていることが好ましい。

本適用例によれば、第２アンプと第３アンプとの、トランジスターの製造ばらつきを抑えた固体撮像素子を提供することができる。

［適用例３］本適用例に係る固体撮像素子において、前記列処理部と、前記プリアンプ部とは、グランドラインを共通化していることが好ましい。

本適用例によれば、第２アンプと第３アンプとの、電源及びグランド電位レベルを合わせた固体撮像素子を提供することができる。

［適用例４］本適用例に係る固体撮像素子において、前記第２アンプ、及び前記第３アンプは、トランジスターによるソース接地型回路で構成され、前記トランジスターのオーバードライブ電圧が略等しいことが好ましい。

本適用例によれば、第２アンプのオフセット成分と第３アンプのオフセット成分とを略等しく設計した固体撮像素子を提供することができる。

［適用例５］本適用例に係る固体撮像素子は、前記プリアンプ部からの出力信号を増幅する出力アンプをさらに備え、前記プリアンプ部の出力は、前記出力アンプの非反転入力に接続されていることが好ましい。

本適用例によれば、出力アンプの入力容量が低減されるため、出力信号の劣化を低減できる。

［適用例６］本適用例に係る固体撮像素子において、前記第２アンプ、及び前記第３アンプのソース接地型回路は、前記トランジスターを含む複数のトランジスターがカスコード接続されて構成されていることが好ましい。

本適用例によれば、ソース接地型アンプの増幅率を増加し、ソース接地型アンプの性能を数百倍にすることができる。

［適用例７］本適用例に係る固体撮像素子において、前記プリアンプ部は、照度に対する出力電圧特性が略反比例となる前記出力信号特性を有していることが好ましい。

本適用例によれば、暗時の出力電圧が外部入力電圧となるため、ノイズレベルに対して十分高い値となり、暗時の信号精度が向上する。

［適用例８］本適用例に係る画像読取装置は、上記適用例に記載の固体撮像素子を備えたことを特徴とする。

［適用例９］本適用例に係る電子機器は、上記画像読取装置を備えたことを特徴とする。

実施形態１に係る固体撮像素子の回路ブロック図。 信号処理部、及びプリアンプ部のレイアウトの概略図。 図２のＭ部における拡大図。 ＣＤＳ回路の回路図。 プリアンプ部の回路図。 実施形態２に係る固体撮像素子の照度／出力電圧特性を示すグラフ。 比較例の固体撮像素子の照度／出力電圧特性を示すグラフ。 変形例１に係るＣＤＳ回路の回路図。 センサーアレイの概略平面図。 画像読取装置の分解斜視図。 フラットベッド型スキャナーの概略図。 複合機の概略図。

以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各図は、基本的な回路構成や、配置態様を模式的に示したものであり、配置態様の尺度などは実際の設計態様とは異なる部分もある。

（実施形態１）
図１は、実施形態１に係る固体撮像素子の回路ブロック図である。また、図１０は、画像読取装置の分解斜視図であり、図１１はフラットベッド型スキャナーの概略図である。
まず、実施形態１に係る固体撮像素子１００の概略構成について、図１０，１１を交えて説明する。

≪個体撮像装置の概要≫
固体撮像素子１００は、フラットベッド型のスキャナー２００（図１１）などに搭載される棒状のイメージセンサーである。固体撮像素子１００は、スキャナー２００のセンサー部分である画像読取装置１５０に複数個取り付けられている。詳しくは、図１０に示すように、固体撮像素子１００は、画像読取装置１５０のプリント基板１１０に、その長手方向に沿って縦列に配置されている。プリント基板１１０の長手方向の長さは、スキャナー２００の最大読み取り幅（読取りサイズ）に基づいて決定されている。以下、この固体撮像素子１００の構成について詳しく説明する。

≪個体撮像装置の詳細な構成≫
図１に示すように、固体撮像素子１００は、複数の信号処理部２５、プリアンプ部３０、出力アンプ４０などから構成されている。なお、固体撮像素子１００を構成するこれらの部位は、シリコン基板（図１では図示省略）上に、フォトリソ法を含む半導体プロセスによって一体に形成されている。つまり、固体撮像素子１００は、１つのＩＣ（Integrated Circuit）チップとして構成されており、以下の説明におけるトランジスターは、ＭＯＳトランジスターを示す。
信号処理部２５は、光電変換部１０、列処理部２０から構成されている。
光電変換部１０は、受光素子としてのフォトダイオード１、転送回路７、第１アンプ４、スイッチ５などから構成されている。
転送回路７は、トランジスター２及びトランジスター３から構成されている。
フォトダイオード１のアノード端子は、グランド電位ＶＳＳに接続されており、カソード端子は、トランジスター２のソース端子に接続されている。

第１アンプ４は、トランジスターであり、そのゲート端子は、トランジスター２のドレイン端子及びトランジスター３のソース端子に接続されている。
トランジスター２及びトランジスター３のゲート端子には、それぞれの制御信号線（図示せず）が接続されている。トランジスター３及び第１アンプ４のドレイン端子は、電源電位ＶＤＤに接続されている。
スイッチ５は、第１アンプ４を駆動するための負荷電流を制御する役割を果たすスイッチであり、その一端は、第１アンプ４のソース端子と接続している。スイッチ５の他端は、グランド電位ＶＳＳに接続されている。

列処理部２０は、ＣＤＳ回路１８、スイッチ１５、コンデンサー１６、スイッチ１７などから構成されている。
ＣＤＳ回路１８は、コンデンサー１４、第２アンプ１１、コンデンサー１２、スイッチ１３などから構成されている。
コンデンサー１４は、差分回路であり、その一端は、光電変換部１０の出力（第１アンプ４のソース端子）に接続され、他端は第２アンプ１１の入力に接続されている。
第２アンプ１１は、ソース接地型のアンプであり、複数のトランジスターから構成されている。コンデンサー１２は、第２アンプ１１の帰還用コンデンサーである。
スイッチ１３は、第２アンプ１１の帰還用スイッチである。コンデンサー１２とスイッチ１３とは、第２アンプ１１の帰還素子として第２アンプに並列に接続されている。
ＣＤＳ回路１８は、光電変換部１０からの出力信号をコンデンサー１４によってノイズキャンセルし、さらに信号を増幅する機能を果たしている。

第２アンプ１１の出力端子は、スイッチ１５の一端に接続されている。
スイッチ１５の他端は、コンデンサー１６及びスイッチ１７の一端に接続されている。スイッチ１７の他端は、プリアンプ部３０に接続されている。
スイッチ１７は、列選択スイッチであり、選択信号に従って、複数の信号処理部２５の中から所定の信号処理部２５の出力信号をプリアンプ部３０に入力する。なお、信号処理部２５は、解像度に応じて複数個存在し、それぞれの出力端子が並列に接続され、プリアンプ部３０の入力端子に接続されている。

プリアンプ部３０は、第３アンプ３１、コンデンサー３２、スイッチ３３、スイッチ３４、スイッチ３５などから構成されている。
第３アンプ３１は、ソース接地型のアンプであり、複数のトランジスターから構成されている。コンデンサー３２は、第３アンプ３１の帰還用コンデンサーである。
スイッチ３３は、第３アンプ３１の帰還用スイッチである。スイッチ３４は、第３アンプ３１の帰還信号制御スイッチである。スイッチ３５は、第３アンプ３１の外部入力信号制御スイッチである。

第３アンプ３１の入力端子には、スイッチ３３の一端、及びコンデンサー３２の一端が接続されている。コンデンサー３２の他端は、スイッチ３４の一端と、スイッチ３５の一端とに接続されている。
スイッチ３３及びスイッチ３４の他端は、第３アンプ３１の出力端子に接続されている。スイッチ３５の他端には、外部入力電圧である基準電圧VREFが印加されている。
第３アンプ３１の出力端子は、出力アンプ４０の非反転入力端子に接続されている。
出力アンプ４０は、非反転アンプであり、その反転入力端子は出力アンプ４０の出力端子に接続されている。出力アンプ４０は、ボルテージフォロワーとしての役割を果たしている。

≪信号処理部、プリアンプ部のレイアウト≫
図２は、信号処理部、及びプリアンプ部のレイアウトの概略図である。
信号処理部２５において、複数の光電変換部１０（フォトダイオード１）は、等ピッチ（第１ピッチＰ１）で一列に配置されている。この光電変換部１０（受光センサー）の配置ピッチは、画像読み取り時における解像度に応じて設定されている。
なお、図２を含む各図において、この配列方向をＸ軸、Ｘ軸と直交する方向をＹ軸としている。また、以下説明において、Ｘ軸（＋）方向を右側、（−）方向を左側、Ｙ軸（＋）方向を上側、（−）方向を下側として説明する。

信号処理部２５では、光電変換部１０と、光電変換部１０の下側に配置された列処理部２０とが対となって、１つの信号処理部を形成している。従来技術では、列処理部が対となる光電変換部の真下（Ｙ軸方向に引いた直線上）に配置され、光電変換部の配置ピッチ（例えば、第１ピッチＰ１）と等ピッチでレイアウトされていた。
これに対して、本実施形態では、列処理部２０の配置ピッチ（第２ピッチＰ２）を光電変換部１０の配置ピッチ（第１ピッチＰ１）よりも狭くすることにより、列処理部２０の配列の中ほどに、プリアンプ部３０を割り込ませたレイアウトを実現している。
詳しくは、列処理部２０の配列の左側では、最も左側の光電変換部１０を基準として、第１ピッチＰ１よりも狭い第２ピッチＰ２で列処理部２０を配置している。同様に、列処理部２０の配列の右側では、最も右側の光電変換部１０を基準として、第２ピッチＰ２で列処理部２０を配置している。これにより、図２に示すように、列処理部２０の中ほどに、プリアンプ部３０を配置するスペースを確保している。

図３は、図２のＭ部における拡大図であり、第２アンプ、第３アンプの具体的な配置事例を示す図である。
第２アンプ１１は、トランジスター５１、トランジスター５２から構成されている。トランジスター５１はＰチャネルのトランジスターであり、トランジスター５２はＮチャネルのトランジスターである。
第３アンプ３１は、複数のトランジスター６１、複数のトランジスター６２などから構成されている。トランジスター６１はＰチャネルのトランジスターであり、トランジスター６２はＮチャネルのトランジスターである。図３では、好適例として、１０個のトランジスター６１と、１０個のトランジスター６２とを用いて、第３アンプ３１を構成している。
ここで、第２アンプ１１のトランジスター５１と、第３アンプ３１のトランジスター６１とは、隣り合って配置されている。同様に、トランジスター５２と、トランジスター６２も隣り合って配置されている。
また、Ｐチャネルのトランジスター５１，６１の下層（配線）には、共通の電源電位ＶＤＤの配線が一直線に引かれている。同様に、Ｎチャネルのトランジスター５２，６２の下層（配線）には、共通のグランド電位ＶＳＳの配線が一直線に引かれている。

≪ＣＤＳ回路の詳細な説明≫
図４は、ＣＤＳ回路の詳細な回路図である。
前述したように、列処理部２０（図１）のＣＤＳ回路１８は、コンデンサー１４、第２アンプ１１、コンデンサー１２、スイッチ１３などから構成されている。
そして、第２アンプ１１は、トランジスター５１と、トランジスター５２とから構成されている。
トランジスター５１のドレイン端子には、コンデンサー１２、スイッチ１３、及びトランジスター５２のドレイン端子が接続されている。ソース端子には、電源電位であるＶＤＤが接続されている。ゲート端子には、トランジスター５１を電流源として駆動するためのバイアス電荷Ｖｂｐが与えられている。
トランジスター５２のソース端子には、グランド電位ＶＳＳが接続されている。ゲート端子には、コンデンサー１４が接続しており、差分回路からの出力が入力される。ドレイン端子には、コンデンサー１２、スイッチ１３、及びトランジスター５１のドレイン端子が接続されている。

≪プリアンプ部の詳細な説明≫
図５は、プリアンプ部の詳細な回路図である。
前述したように、プリアンプ部３０（図１）は、第３アンプ３１、コンデンサー３２、スイッチ３３、スイッチ３４、スイッチ３５などから構成されている。そして、第３アンプ３１は、トランジスター６１と、トランジスター６２とから構成されている。
トランジスター６１のドレイン端子には、スイッチ３３、スイッチ３４、及びトランジスター６２のドレイン端子が接続されている。ソース端子には、電源電位であるＶＤＤが接続されている。ゲート端子には、トランジスター５１を電流源として駆動するためのバイアス電荷Ｖｂｐが与えられている。
トランジスター６２のソース端子には、グランド電位ＶＳＳが接続されている。ゲート端子には、信号処理部２５からの出力が入力される。ドレイン端子には、スイッチ３３、スイッチ３４、及びトランジスター６１のドレイン端子が接続されている。

≪理論式≫
図１に戻る。
上述した本実施形態の固体撮像素子１００の働きを理論式で表すと以下の通りである。なお、下記数式において、電圧Vcds（以下、Vcds）は、ＣＤＳ回路１８の出力電圧、容量Ci1（以下、Ci1）は、コンデンサー１４の容量値、容量Cf1（以下、Cf1）は、コンデンサー１２の容量値、電圧Vpix（以下、Vpix）は、光電変換部１０の出力電圧、電圧OS（以下、OS）は、出力アンプ４０の出力電圧（≒プリアンプ部の出力電圧）、容量Cmem（以下、Cmem）は、コンデンサー１６の容量値、容量Cf2（以下、Cf2）は、コンデンサー３２の容量値、電圧VREF（以下、VREF）は、プリアンプ部に入力される基準電圧を示す。ただし、オフセット電圧Vtは、MOSのしきい値電圧Vth+オーバードライブ電圧Vovとする。

Vcds=Vt+Ci1/Cf1・ΔVpix …（数式１）
OS=VREF-Cmem/Cf2・(Vcds-Vt) …（数式２）
OS=VREF-Cmem/Cf2・Ci1/Cf1・ΔVpix …（数式３）

数式１は、信号処理部２５から出力される電圧Vcdsを表す式であり、画素出力信号とリセット信号との差ΔVpixが、容量比Ci1/Cf1倍にされ、第２アンプ１１のオフセット電圧Vtを足した電圧となることを表している。
数式２は、出力アンプの出力電圧OSを示したものであり、プリアンプ部３０の出力電圧にボルテージフォロワーを通したものである。OSは、Vcdsと、第３アンプ３１のオフセット電圧Vtとの差を、Cmem/Cf2倍した信号を、VREFから引いたものとなる。
数式３は、数式２を整えた数式である。

以上述べたように、本実施形態に係る固体撮像素子１００によれば、以下の効果を得ることができる。
図３で説明したように、第２アンプ１１と第３アンプ３１とを構成する、それぞれのトランジスター５１、５２、６１，６２が１つのシリコン基板上における同一領域に配置されることで、製造ばらつきの傾向を揃えられる（均一化できる）ため、トランジスターのしきい値電圧Ｖｔｈを略等しい値として製造することができる。
さらに、第２アンプ１１と第３アンプ３１とを構成する、それぞれのトランジスター５１、５２、６１，６２の、ゲート長とゲート幅との比を揃えた（同一サイズとする）構成としている。これにより、オーバードライブ電圧Vovを揃えることを実現している。
また、第２アンプ１１と第３アンプ３１とは、隣り合って配置されているため、共通のグランドライン上に設計し、電源及びグランド電位をそろえることが可能である。
従って、数式１及び数式２中のオフセット電圧Vtは、数式３に示されるように略等しい値となり、相殺されるため、ダイナミックレンジが広い固体撮像素子１００を提供することができる。換言すれば、鮮明な撮像出力が可能な固体撮像素子１００を提供することができる。

（実施形態２）
図６は、実施形態２に係る固体撮像素子の照度／出力電圧特性を示すグラフである。図７は、比較例（従来技術）における固体撮像素子の照度／出力電圧特性を示すグラフである。図６の横軸は照度、縦軸はプリアンプ部３０の出力電圧を取っている。図７の横軸、縦軸の指標も同様である。以下、本実施形態に係る固体撮像素子の照度に対する出力電圧特性について、これらの図を参照して説明する。なお、実施形態１と同一の内容についての重複する説明は省略する。

実施形態２は、上記実施形態で説明したプリアンプ部３０の駆動方法に関する内容である。図１で説明した通り、プリアンプ部３０は、基準電圧であるVREFを入力する手段を持っている。
ここで、第３アンプ３１は反転アンプであるため、基準電圧VREFを第３アンプ３１の最大出力電位とすることにより、図６のグラフ７０に示すような、反比例的な照度／出力電圧特性とすることができる。なお、最大出力電位に限定するものでなく、前述の数式３が負の値とならない範囲内の電位であれば良い。
これに対して、プリアンプが設けられていない従来の回路構成では、固体撮像素子からの出力は、図７のグラフ６９に示すような、比例的な照度／出力電圧特性であったため、暗時はオフセット電圧Vtに依存した低い電位となってしまい、暗時の信号精度が劣化してしまっていた。

以上述べたように、本実施形態に係る固体撮像素子１００によれば、実施形態１での効果に加えて、以下の効果を得ることができる。
図６のグラフ７０に示すように、プリアンプ部３０の出力電圧は、暗時（照度低）にはVREFが出力され、照度が高くなるにつれて低い電位となり、明時の最大値（照度高）には０Ｖよりも高くトランジスターのオフセット成分Vtよりも低い値が出力される。
よって、暗時の信号についても、ノイズレベルに対して非常に高い値を取れるため、暗時の信号精度を向上することができる。従って、より鮮明な撮像出力が可能な固体撮像素子１００を提供することができる。

（変形例１）
図８は、変形例１に係るＣＤＳ回路の回路図を示す図であり、図４に対応している。
以下、変形例１に係るＣＤＳ回路の第２アンプ２２について説明する。なお、実施形態１と同一の構成部位については、同一の符号を使用し、重複する説明は省略する。
上記実施形態１では、図４のように、第２アンプ１１は、２つのトランジスターから構成されていると説明したが、この構成に限定するものではなく、ソース接地型アンプであれば良い。例えば、複数のトランジスターをカスコード型に接続した構成であっても良い。

図８に示すように、本変形例のＣＤＳ回路２１を構成する第２アンプ２２は、Ｐチャネル型の２つのトランジスター５２，５４と、Ｎチャネル型の２つのトランジスター５１，５３とによる４つのトランジスターから構成されたソース接地型アンプである。詳しくは、トランジスター５２のソース端子は電源電位であるＶＤＤに接続されており、ドレイン端子はトランジスター５４のソース端子に接続されている。つまり、２つのトランジスター５２，５４がカスコード型に接続されている。
同様に、トランジスター５１のソース端子はグランド電位ＶＳＳに接続されており、ドレイン端子はトランジスター５３のソース端子が接続されている。つまり、２つのトランジスター５１，５３がカスコード型に接続されている。
なお、第２アンプ２２以外のＣＤＳ回路２１の構成は、実施形態１での説明と同様である。

以上述べたように、本変形例に係る第２アンプ２２を備えた固体撮像素子によれば、上記実施形態での効果に加えて、以下の効果を得ることができる。
カスコード型のソース接地型アンプは、通常のソース接地型アンプに比べてゲインが１００倍ほど高くなるため、より精度の高い信号が得られる。なお、同様に、第３アンプ３１についても、カスコード型のソース接地型アンプ構成としてもよく、同様の作用効果を得ることができる。

（変形例２）
上記実施形態１及び変形例１では、第２アンプ１１及び第３アンプ３１の構成は、Ｎチャネルのトランジスターのソース接地型アンプであるものとして説明したが、もちろん、Ｐチャネルのトランジスターのソース接地型アンプ（図示省略）であっても良い。この構成であっても、同様の作用効果を得ることができる。

（変形例３）
上記実施形態１及び変形例１では、第３アンプ３１のトランジスターのサイズは、第２アンプのトランジスターのサイズと同一であると記述したが、トランジスターのゲート長と、ゲート幅との比が等しくあれば、オーバードライブ電圧Vovは変わらないため、第３アンプのトランジスターは、ゲート長と、ゲート幅との比が変わらない範囲での、トランジスターサイズの変更があってもよい。

（画像読取装置）
図９は、センサーアレイの概略平面図である。
センサーアレイ１１０は、プリント基板１０９、複数の固体撮像素子１００などから構成されている。
プリント基板１０９は、好適例としてガラエボ基板を用いており、細長い棒状の形状をしている。プリント基板１０９の長手方向の長さは、スキャナーの読取幅に基づいて決定されている。プリント基板１０９には、その長手方向に沿って複数の固体撮像素子１００が真っ直ぐ一列に、等ピッチで配置されている。

図１０は、画像読取装置の分解斜視図である。
画像読取装置１５０は、センサーアレイ１１０、レンズアレイ１２０、光源１３０、ケース１４０などから構成されている。
レンズアレイ１２０は、好適例としてロッドレンズアレイを用いており、原稿（図示省略）からの反射光を固体撮像素子１００に結像するための役割を果たしている。
光源１３０は、原稿を読み取る際に発光する装置であり、好適例として白色のＬＥＤアレイを用いている。
ケース１４０は、センサーアレイ１１０、レンズアレイ１２０、光源１３０を収納する筐体である。
画像読取装置１５０によれば、光源１３０により発光した光が原稿に照射され、原稿からの反射光がレンズアレイ１２０により、センサーアレイ１１０の固体撮像素子１００に結像される。

以上述べたように、画像読取装置１５０は、前述の固体撮像素子１００を複数搭載したセンサーアレイ１１０を備えている。よって、ダイナミックレンジが広く、鮮明な撮像出力が可能な画像読取装置１５０を提供することができる。

（電子機器）
図１１は、フラットベッド型スキャナーの概略図である。
電子機器としてのスキャナー２００は、フラットベッド型のスキャナーであり、上述した画像読取装置１５０を搭載している。スキャナー２００の原稿台１６０上に、読み取り面を伏せた原稿を載置した状態で、画像読取装置１５０がＹ軸方向に走査することで、原稿をスキャンすることができる。
スキャナー２００は、前述の固体撮像素子１００を複数搭載したセンサーアレイ１１０を備えている。よって、ダイナミックレンジが広く、鮮明な撮像出力が可能なスキャナー２００を提供することができる。

図１２は、複合機の概略図である。
電子機器としての複合機２１０は、フラットベッド型のスキャナーを備えた印字装置であり、上述した画像読取装置１５０を搭載している。詳しくは、インクジェット式のプリンターの上に、上述のスキャナー２００を一体として搭載した複合プリンターである。
複合機２１０によれば、上部のスキャナーの原稿台１６１上に、読み取り面を伏せてスキャンした原稿を、下部のプリンターで印刷して、複写することなどができる。
複合機２１０は、前述の固体撮像素子１００を複数搭載したセンサーアレイ１１０を備えている。よって、ダイナミックレンジが広く、鮮明な撮像出力が可能な複合機２１０を提供することができる。

なお、上述した電子機器は一例であり、機能や用途を限定するものではない。

１…フォトダイオード、４…第１アンプ、７…転送回路、１０…光電変換部、１１…第２アンプ、１８…ＣＤＳ回路、２０…列処理部、２５…信号処理部、３０…プリアンプ部、３１…第３アンプ、４０…出力アンプ、１００…固体撮像素子、１１０…プリント基板、１２０…レンズアレイ、１３０…光源、１４０…ケース、１５０…画像読取装置、２００…フラットベッド型スキャナー、２１０…複合機。

Claims (9)

1. 受光素子と、前記受光素子で光電変換された信号を転送する転送回路と、前記転送回路から転送された信号を増幅する第１アンプとを含む光電変換部と、
   前記光電変換部からの出力信号を増幅する第２アンプを含む列処理部と、
   前記光電変換部、及び前記列処理部からなる一対の信号処理部が、複数個、配置された基板と、
   前記列処理部からの出力信号を増幅する第３アンプを含むプリアンプ部と、を備え、
   前記第２アンプ、及び前記第３アンプは反転増幅器であり、それぞれのしきい値電圧が略等しいことを特徴とする固体撮像素子。
2. 前記基板上において、前記列処理部と、前記プリアンプ部とは、隣り合って配置されていることを特徴とする、請求項１に記載の固体撮像素子。
3. 前記列処理部と、前記プリアンプ部とは、グランドラインを共通化していることを特徴とする、請求項１または２に記載の固体撮像素子。
4. 前記第２アンプ、及び前記第３アンプは、トランジスターによるソース接地型回路で構成され、前記トランジスターのオーバードライブ電圧が略等しいことを特徴とする、請求項１〜３のいずれか一項に記載の固体撮像素子。
5. 前記プリアンプ部からの出力信号を増幅する出力アンプをさらに備え、
   前記プリアンプ部の出力は、前記出力アンプの非反転入力に接続されていることを特徴とする、請求項１〜４のいずれか一項に記載の固体撮像素子。
6. 前記第２アンプ、及び前記第３アンプのソース接地型回路は、前記トランジスターを含む複数のトランジスターがカスコード接続されて構成されていることを特徴とする、請求項４または５に記載の固体撮像素子。
7. 前記プリアンプ部は、照度に対する出力電圧特性が略反比例となる前記出力信号特性を有していることを特徴とする、請求項１〜６のいずれか一項に記載の固体撮像素子。
8. 請求項１〜７のいずれか一項に記載の固体撮像素子を備えたことを特徴とする画像読取装置。
9. 請求項８に記載の画像読取装置を備えたことを特徴とする電子機器。

Images