JP2017151014A - 電気回路およびセンサ - Google Patents

Abstract

【課題】センシング精度を向上させることができる電気回路およびセンサを提供する。【解決手段】フレキシブル基材１０上に印刷された略同一出力の素子１３を２以上有し、前記各素子１３が互いに直列接続された回路の素子群２０を備え、複数の素子１３を直列接続した素子群２０の出力をセンシング結果とすることで、各素子１３の出力のばらつきを平準化する。【選択図】図１

Description

本発明は、電気回路およびセンサに関する。

印刷技術を用いて製造される電子素子（プリンテッドエレクトロニクスと称する）は近年注目を浴び、活発に検討が進められてきている。特許文献１には、有機トランジスタをアレイ状に配置する面分布のセンシング技術が開示されている。一般に、これらの技術は従来のＳｉ（シリコン）集積回路の技術とは異なり、フレキシブル基板の上に印刷で回路やセンサ素子を形成するため、パターン精度が劣る。基板の凹凸や曲り等によりばらつきが多いことが課題となっており、材料面からのアプローチもなされている（例えば非特許文献１）。

一方で、特許文献２には、センサのバラツキを押さえる方法として、温度センサによる圧力センサの温度補償技術が開示されている。

特開２００５−１５０１４６号公報 特開２００２−４８６０７号公報

Ｔｏｍｏｙｕｋｉ Ｙｏｋｏｔａ他、"Ｕｌｔｒａｆｌｅｘｉｂｌｅ， ｌａｒｇｅ−ａｒｅａ， ｐｈｙｓｉｏｌｏｇｉｃａｌ ｔｅｍｐｅｒａｔｕｒｅ ｓｅｎｓｏｒｓ ｆｏｒ ｍｕｌｔｉｐｏｉｎｔ ｍｅａｓｕｒｅｍｅｎｔｓ"（多点計測のための超薄型大面積生理温度センサ）、「アメリカ科学アカデミー紀要（ＰＮＡＳ）Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ Ｎａｔｉｏｎａｌ Ａｃａｄｅｍｙ ｏｆ Ｓｃｉｅｎｃｅｓ ｏｆ ｔｈｅ Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ」（オンライン版：２０１５年１１月９日）

本発明は、上記事情に鑑みてなされたものであり、フレキシブル基板等の基材上に印刷技術を用いて形成した素子を用いたセンシングにおけるセンシング精度を向上させることができる電気回路およびセンサを提供することを目的とする。

上記課題を解決するため、本発明の一態様は、基材上に印刷された略同一出力の素子を２以上有し、前記各素子が互いに直列接続された素子群を備える電気回路である。

また、本発明の一態様は、上記電気回路であって、前記素子群を２以上有し、各前記素子群が、前記基材上に形成された配線を介して直接または前記配線と前記基材上に形成されたスイッチ回路とを介して接続されている。

また、本発明の一態様は、上記電気回路であって、直列接続した合計の抵抗値の動作温度範囲の全域にわたる温度変化が１個の抵抗値よりも小さい材料で構成された標準物質であって、前記基材上に各前記素子群に対応するよう複数個直列接続して形成されたものをさらに備える。

また、本発明の一態様は、上記電気回路であって、各前記素子群からの各出力信号を処理する処理回路を前記基材上にさらに備える。

また、本発明の一態様は、上記電気回路であって、前記処理回路が、前記各出力信号の一部または全部を選択する選択回路を含む。

また、本発明の一態様は、上記電気回路であって、前記処理回路が、前記選択回路が選択した前記出力信号と所定の基準信号とを比較する比較回路をさらに含む。

また、本発明の一態様は、上記電気回路であって、前記素子の前記略同一出力が、前記素子の通電電流、前記素子の端子電圧、または、前記素子のインピーダンスの、前記素子の状態に応じた値や値の変化である。

また、本発明の一態様は、上記電気回路であって、前記各素子が互いに直列接続された直列回路の両端子が前記基材上で各前記素子からみて同一方向に配置されている。

また、本発明の一態様は、上記電気回路と、各前記素子群からの各出力信号を、１つの前記素子の出力に対応するように変換する、前記基材上に形成された変換回路とを備えるセンサである。
また、本発明の一態様は、上記電気回路が、フレキシブル基板上に設けられた印刷回路である、センサである。

本発明によれば、複数の素子を直列接続した素子群の出力をセンシング結果とすることができるので、各素子の出力のばらつきを平準化することで、各素子の出力のばらつきによるセンシング結果に対する影響を抑制することができ、センシング精度を向上させることができる。

本発明の第１実施形態に係る電気回路１の構成例を模式的に示す平面図である。 図１に示す第１実施形態の電気回路１の多層構造の構成例を模式的に示す断面図である。 図１におけるＢ−Ｂ断面図である。 本発明の第２実施形態に係る電気回路１Ａの構成例を模式的に示す平面図である。 本発明の第３実施形態に係る電気回路１Ｂの構成例を模式的に示す平面図である。 本発明の第４実施形態に係る電気回路１Ｃの構成例を模式的に示す平面図である。 本発明の第５実施形態に係る電気回路１Ｄの構成例を模式的に示す図である。 本発明の第６実施形態に係る電気回路１Ｅの構成例を模式的に示す平面図である。 本発明の第７実施形態に係る電気回路１Ｆの構成例を模式的に示す平面図である。 本発明の第８実施形態に係るセンサ１００の構成例を模式的に示す図である。

以下、図面を参照して本発明の実施形態について説明する。なお、各図において同一または対応する構成には同一の符号を付けて適宜説明を省略する。

＜第１実施形態＞
図１は、本発明の第１実施形態に係る電気回路１の構成例を模式的に示す平面図である。図１は、基材１０上に形成された電極１１、上配線１２、素子１３および下配線１４の接続状態と概略の位置関係を示す。

図１に示す電気回路１は、フレキシブル基板等の基材１０上に図２に示す多層構造で形成された、電極１１と、上配線１２と、アレイ状に配置された複数の素子１３と、下配線１４とを備える。各素子１３は、出力が略同一である。各素子１３の出力とは、各素子１３の通電電流、各素子１３の端子電圧、または、各素子１３のインピーダンスの、各素子１３の状態に応じた値や値の変化である。各素子１３のインピーダンスは、抵抗、容量性リアクタンスおよび誘導性リアクタンスを含む。素子１３は、例えば、温度や圧力に応じて抵抗値や起電力を変化させたり、受光した光に応じて起電力を変化させたりする。各素子１３は、温度、圧力、光、磁気、振動、加速度、流量などの物理量やそれらの変化量あるいは化学的特性の大きさや変化に応じて出力を変化させる。

図２は、電気回路１における多層構造を模式的に示す断面図である。図２に示す例では、ポリイミドフィルム等の可撓性を有する基材１０の上に導電ペーストからなる下配線１４の層が形成されている。この下配線１４の層の上には、素子１３の層がスクリーン印刷等の塗工によって形成されている。この素子１３の層の上には、導電ペーストからなる上配線１２または電極１１の層が形成されている。そして、この上配線１２または電極１１の層の上にはポリイミドの保護フィルム１６の層が形成されている。電気回路１は、図２に示した上配線１２および下配線１４の各層を図１に示すように基材１０上の所定の位置で所定の領域を有するように形成することで、格子状に配置された複数の素子１３を接続する回路を構成する。なお、図３は、電気回路１における断面構造の一例として、図１に示す断面Ｂ−Ｂを模式的に示す。

図１に示した例では、矢印Ｙ方向に配列された各列１０個の素子１３が、上配線１２または下配線１４を介して直列接続されている。また、各２列合計２０個の素子１３が上配線１２で接続されて２０個の素子１３の直列回路を構成する。この互いに直列接続された２０個の素子１３が素子群２０を構成する。図１に示した例では、素子群２０が、基材１０上に印刷された略同一出力の素子１３を２０個有し、２０個の素子１３が互いに直列接続されている。この場合、各素子群２０を構成する各素子１３が互いに直列接続された直列回路の両端子１５ａおよび１５ｂが基材１０上で各素子１３からみて同一方向（図に向かって上方向）に配置されている。端子１５ａおよび１５ｂは、電極１１に接続された上配線１２と素子１３とが接続された節点である。また、１つの素子群２０の両端子１５ａまたは１５ｂの一方が、他の素子群２０の両端子１５ｂまたは１５ａと上配線１２を介して直接接続されている。つまり、電気回路１は、素子群２０を２個以上有し、各素子群２０が基材１０上に形成された上配線１２を介して直接接続されている。図１では１６０個の素子１３が直列につながっているが、電気回路１はどこでも切れる構造になっており、例えば、鎖線Ｃ１の位置で基材１０等を切断することで電気回路１は、４個の直列接続された素子群２０を備え、合計８０個の直列接続された素子１３を備える。

図１に示した電気回路１では、切断後にＸ方向の両端の電極１１の距離Ｌを計測し、距離Ｌを電極１１間の距離Ｄで除して１を加えることで、Ｘ方向の素子１３の数Ｎｐ（＝Ｌ／Ｄ＋１）が求められる。この素子１３の数Ｎｐは、切断の位置によって変化する。一方。Ｙ方向の素子１３の数Ｎｃは固定である。鎖線Ｃ１で基材１０等を切断した場合、電気回路１が備える素子１３の総数はＮｐ×Ｎｃで求めることができる。

例えば、素子１３の出力が温度に応じた抵抗値の変化である場合、鎖線Ｃ１で切断された電気回路１を使用すると、１対の電極１１を選択することで、２０個の素子１３の直列回路、４０個の素子１３の直列回路、６０個の素子１３の直列回路、または８０個の素子１３の直列回路のいずれかを選択することができる。ユーザは、複数の素子１３の直列回路の抵抗値を計測することで温度や温度の変化を知ることができる。例えば、８０個の素子１３の直列回路の抵抗値は、１個の素子１３の８０倍である。仮に１個の素子１３の温度と抵抗値との関係が分かっているとすると、ユーザは、８０個の素子１３の直列回路の抵抗値を８０分の１にすれば１個の素子１３の抵抗値を再現することができ、温度の値を求めることができる。

塗工によって形成された素子１３は、製造過程で、厚みの不均一性(主に製造時のフィルムの平面状態の変動によるものや、塗布インキの粘度や材料惣体の不均一性による)により抵抗値は、確率変数になるとみなせる。従って、１つの素子１３は、大きな製造ロット全体の中の一つのサンプルとなり、平均μと、標準偏差σを期待値に持つ確率変数となる。この時の標準偏差値は製造工場の能力によって決まるが、技術にかけるコストとのバランスで決定され避けがたいものになる。ただし、８０個の平均を取ると、平均値は期待値と同じとなるが、その標準偏差は８０の平方根（√８０）で除した値、約８．９分の１となる(中心極限定理)。そのため、より精度の高い計測が可能となる。

図１に示した構成では、鎖線Ｃ１で切断した場合、すべての素子１３の抵抗の合計値ｔｓに対して、１個の素子１３の抵抗値Ｔは、Ｔ＝ｔｓ／Ｎｃ／Ｎｐで求められる。また、図１に示した構成では、任意の２電極１１間の抵抗値を求めることでＸ方向の位置による温度の変化を求めることができる。

なお、図１に示した電気回路１は容易に適当な位置で切断して使用することができる。素子群２０間を正確に切断すれば無駄なく各素子１３を使用することができるが、不正確であったとしても端部の電極１１を使用しないようにすれば使用可能である。また、固定の長さで使用するのであれば、電極１１は間引いたり、省略したりしてもよい。

以上のように第１実施形態によれば、２以上の素子１３を配置して直列に接続して、素子１３の出力の合計値を取り出し、平均値を利用することによって精度を高めることができる。また、Ｘ方向に任意の位置で切断して素子１３の個数を容易に選択することができる。例えば、ユーザは、電気回路１を用いて計測した素子１３の１個当たりの出力平均値と、予め十分な量のサンプリングデータから母集団の平均値として取得した素子１３の出力と温度等の物理量や物理量の変化の値との対応関係とに基づいて、物理量や物理量の変化の値を求めることができる。このように第１実施形態によれば、複数の素子１３を直列接続した素子群２０の出力をセンシング結果とすることができるので、各素子１３の出力のばらつきを平準化することで、各素子１３の出力のばらつきによるセンシング結果に対する影響を抑制することができ、センシング精度を向上させることができる。

＜第２実施形態＞
図４は、本発明の第２実施形態に係る電気回路１Ａの構成例を模式的に示す平面図である。図４は、基材１０上に形成された電極１１、上配線１２、素子１３Ａおよび下配線１４の接続状態と概略の位置関係を示す（以下、他の平面図において同様）。第２実施形態では、各素子群２０Ａ（図１の素子群２０に対応）が２個の素子１３Ａを下配線１４を介して直列接続した直列回路を備える。素子１３Ａは、図１の素子１３の１０個の直列回路とＹ方向の長さが略同一である。電気回路１Ａでは、鎖線Ｃ２の位置で切断することで、４個の素子群２０Ａから電気回路１Ａが構成される。この場合、電気回路１Ａは、直列接続された８個の素子１３Ａを備える。第２実施形態の電気回路１Ａは、素子１３Ａの個数を多くしなくても精度が安定している場合や、１つの素子１３Ａのサイズを大きく取りたい場合、素子１３Ａの長さを大きくしたい場合等に適している。

＜第３実施形態＞
図５は、本発明の第３実施形態に係る電気回路１Ｂの構成例を模式的に示す平面図である。図５に示す電気回路１Ｂは、図４に示す第２実施形態の電気回路１Ａに対して、新たに複数の標準物質１７が基材１０上に形成されている。複数の標準物質１７は、それぞれが基材１０上に、各素子群２０Ａに対応するようかつ直列接続されて形成されている。各標準物質１７は、複数の標準物質１７を直列接続した合計の抵抗値の電気回路１Ｂの動作温度範囲の全域にわたる温度変化が標準物質１７の１個の抵抗値よりも小さい材料で構成されていて、基材１０上に各素子群２０Ａに対応するよう複数個直列接続して形成されている。この場合、複数の標準物質１７は、上配線１２または下配線１４によってＸ方向に沿って直列に接続されている。第３実施形態では、例えば鎖線Ｃ２で切断した場合、直列接続された複数の標準物質１７の抵抗の合計値を計測することで、長さＬを計測せずに、個数Ｎｐを求めることができる。すなわち、切断後に電気回路１Ｂが有するすべての標準物質１７の直列抵抗値から標準物質１７の個数を求めることで、電気回路１Ｂが有する素子群２０ＡおよびＸ方向の素子１３Ａの個数Ｎｐを計算することができる。なお、標準物質１７は、例えば、標準値（例えば２０度での抵抗値と同じ値で、温度依存がない）を示す材料を基材１０上に塗布することで形成することができる。また、素子１３Ａが、例えば圧力等の温度以外の物理量等を検出するために使用される場合、素子１３Ａが製造ロット間でばらつきが比較的大きいときや温度依存性があるときに、標準物質１７の抵抗値から求めた温度によって、素子１３Ａの出力を補正するようにしてもよい。また、素子１３Ａが検出する物理量等と、標準物質１７が検出する物理量等とを同一とし、かつ、標準物質１７が特定の状態で特定の特性値を示す材質で構成するようにすれば、標準物質１７の特性値によって素子１３Ａの出力を補正することが可能となる。

＜第４実施形態＞
図６は、本発明の第４実施形態に係る電気回路１Ｃの構成例を模式的に示す平面図である。図６に示す電気回路１Ｃは、図１に示す第１実施形態の電気回路１が備える素子群２０と同一構成の素子群２０−１〜２０−７を基材１０上に形成して備えるとともに、各素子群２０−１〜２０−７のからの各出力信号を処理する処理回路３０を基材１０上に形成して備えている。素子群２０−１〜２０−７は互いに直列接続されている。ここで出力信号とは、各素子１３の出力、すなわち、各素子１３の通電電流、各素子１３の端子電圧、または、各素子１３のインピーダンスの、各素子１３の状態に応じた値や値の変化を表す信号である。図６に示す処理回路３０は、シフトレジスタ４１と、複数のスイッチ回路５１〜５７とを備える。シフトレジスタ４１と、複数のスイッチ回路５１〜５７とは、各素子群２０−１〜２０−７のからの各出力信号の一部または全部を選択する選択回路を構成する。複数のスイッチ回路５１〜５７はアナログスイッチ回路であり、シフトレジスタ４１が出力する各制御信号６０によってオンまたはオフに制御される。各スイッチ回路５１〜５７は、各素子群２０−１〜２０−７の両端子１５ａおよび１５ｂ間をショートしたりオープンにしたりする。例えば、スイッチ回路５１は、素子群２０−１の端子１５ａおよび１５ｂ間に接続されていて、スイッチ回路５７は、素子群２０−７の端子１５ａおよび１５ｂ間に接続されている。スイッチ回路５１をオンすると素子群２０−１の両端子１５ａおよび１５ｂ間がショートされ、素子群２０−１の出力は計測されなくなる。同様に、スイッチ回路５７をオンすると素子群２０−７の両端子１５ａおよび１５ｂ間がショートされ、素子群２０−７の出力は計測されなくなる。

また、電気回路１Ｃは、グランド端子ＧＮＤに接続された上配線１２ａと、電源またはデータ出力端子Ｖｃｃ／ｄａｔａに接続された上配線１２ｂとを備える。上配線１２ａは素子群２０−１の端子１５ａに接続されている。上配線１２ｂは素子群２０−７の端子１５ｂに接続されている。例えば、電源またはデータ出力端子Ｖｃｃ／ｄａｔａとグランド端子ＧＮＤの間に外部から所定の電圧を印加し、電源またはデータ出力端子Ｖｃｃ／ｄａｔａとグランド端子ＧＮＤの間に流れる電流値を計測することで、処理回路３０で選択した素子群２０−１〜２０−７の一部または全部を直列接続した場合の出力を計測することができる。

なお、シフトレジスタ４１は、クロック端子ＣＬＫから入力される外部クロック信号に同期して制御信号６０を所定のパターンで変化させる。また、リセット端子ＲＳＴに所定のレベルの信号が入力されると各制御信号６０によって各スイッチ回路５１〜５７をすべてオフにして全出力の合計値を電源またはデータ出力端子Ｖｃｃ／ｄａｔａから出力することができる。このシフトレジスタ４１の出力パターンを外部クロック信号に応じて変化させることで素子群２０−１〜２０−７の一部または全部を任意のパターンで選択することができる。

図６に示す第４実施形態に係る電気回路１Ｃによれば、Ｘ方向に基材１０を延ばせば容易に素子群の数を増やすことができ、例えば測定対象物の両面に折り曲げて貼れば一枚の電気回路１Ｃで両面の測定が可能である。また、シフトレジスタ４１をカスケード接続できる構造にしておくと、Ｘ方向に素子群を増加させることが容易であり、例えば長物に巻き付けて全体の分布を測定する用途などに使うことができる。

以上のように第４実施形態によれば、各素子群２０−１〜２０−７の各出力信号の一部または全部を選択する選択回路を含む処理回路３０を設けたので、各素子群に対応する任意のブロックの計測ができる。例えば、環境温度と異なる温度の流体の入った容器に電気回路１Ｃを取り付けることで、界面を検出したり、温度群を検出したりするという用途に電気回路１Ｃは適する。

＜第５実施形態＞
図７は、本発明の第５実施形態に係る電気回路１Ｄの構成例を模式的に示す図である。図７に示す電気回路１Ｄは、図６に示す電気回路１Ｃ（図７では電気回路１Ｃ−１および１Ｃ−２として示す）を向きを変えて２段重ねにした構成を有する。図７では、電気回路１Ｃ−１が縦向きであるとすると、電気回路１Ｃ−２は基材１０平面上で９０度回転した横向きである。また、図７では、電気回路１Ｃ−１と電気回路１Ｃ−２とを間を開けて示しているが、電気回路１Ｃ−１と電気回路１Ｃ−２は例えば接着層を介して固着されている。図７に示す電気回路１Ｄでは、例えば、電気回路１Ｃ−１を用いた各素子群の走査と電気回路１Ｃ−２を用いた各素子群の走査との２回の走査で、面上の位置の状態を検出することが可能となる。

＜第６実施形態＞
図８は、本発明の第６実施形態に係る電気回路１Ｅの構成例を模式的に示す平面図である。図８に示す電気回路１Ｅは、複数の素子群２０ａと、処理回路３０ａと、電源またはデータ出力端子Ｖｃｃ／ｄａｔａに接続された上配線１２と、グランド端子ＧＮＤに接続された下配線１４とを備える。各素子群２０ａは、１０個の素子１３を上配線１２または下配線１４で直列接続した直列回路を備え、その直列回路の各一端を共通にグランド端子ＧＮＤに接続された下配線１４に接続する。処理回路３０ａは、制御回路４１ａと、複数のスイッチ回路５０とを備える。制御回路４１ａは、クロック端子ＣＬＫから入力される外部クロック信号と、リセット端子ＲＳＴに入力されるリセット信号と、コントロール端子ＣＮＴに入力される１または複数ビットの外部制御信号とに基づいて、制御信号６１を生成し、複数のスイッチ回路５０に出力する。各スイッチ回路５０のスイッチの各一端は電源またはデータ出力端子Ｖｃｃ／ｄａｔａに接続された上配線１２に共通に接続する。そして、各スイッチ回路５０のスイッチの各他端は、複数の素子群２０ａが備える直列回路のグランド端子ＧＮＤに接続された下配線１４に接続されていない各他端のいずれかに接続する。

制御回路４１ａは、例えばリセット端子ＲＳＴに所定のリセット信号が入力された場合、全てのスイッチ回路５０をオンし、全ての素子群２０ａが備える直列回路を並列に接続することができる。また、制御回路４１ａは、例えばクロック端子ＣＬＫから入力される外部クロック信号に応じて複数の制御信号６１のうちの１または複数の信号を時間に応じて順次所定のレベルにすることで１または複数のスイッチ回路５０を時間に応じて順次オンさせる。この場合、１つの素子群２０ａを選択したり、複数の素子群２０ａを並列に接続したりすることができる。また、制御回路４１ａは、コントロール端子ＣＮＴに入力される１または複数ビットの外部制御信号に基づいて、任意のパターンで１または複数の素子群２０ａを選択する。

以上の構成において、電気回路１Ｅは、例えば、電源またはデータ出力端子Ｖｃｃ／ｄａｔａとグランド端子ＧＮＤの間に外部から所定の電圧を印加し、電源またはデータ出力端子Ｖｃｃ／ｄａｔａとグランド端子ＧＮＤの間に流れる電流値を計測することで、処理回路３０ａで選択した素子群２０ａのうちの１つの出力または一部もしくは全部を並列接続した場合の出力を計測することができる。

＜第７実施形態＞
図９は、本発明の第７実施形態に係る電気回路１Ｆの構成例を模式的に示す平面図である。図９に示す電気回路１Ｆは、複数の素子群２０ａと、処理回路３０ｂと、グランド端子ＧＮＤに接続された下配線１４とを備える。各素子群２０ａは、１０個の素子１３を上配線１２または下配線１４で直列接続した直列回路を備え、その直列回路の各一端をグランド端子ＧＮＤに接続された下配線１４に共通に接続する。処理回路３０ｂは、制御回路４１ａと、コンパレータ４２（比較回路）と、抵抗４３と、複数のスイッチ回路５０とを備える。図９に示す制御回路４１ａ、複数のスイッチ回路５０、および複数の素子群２０ａの構成は、図８に示す第６実施形態の制御回路４１ａ、複数のスイッチ回路５０、および複数の素子群２０ａと同一である。ただし、第７実施形態では、各スイッチ回路５０におけるスイッチの各素子群２０ａに接続されていない方の各端子が、コンパレータ４２の一方の入力と抵抗４３の一方の端子に接続された上配線１２に接続されている。この点が、第６実施形態と異なる。抵抗４３の他方の端子は、電源端子Ｖｃｃに接続されている。コンパレータ４２の出力は外部出力端子ＯＵＴに接続されている。コンパレータ４２の他方の入力は外部入力端子ＩＮｃに接続されている。電源端子Ｖｃｃから入力された電源入力は図示していない内部電源回路にも供給され、内部電源回路が発生した電源が各回路へ供給される。外部入力端子ＩＮｃへは外部から比較値（比較電圧）が所定の基準信号として入力される。コンパレータ４２は比較値と各素子群２０ａの出力とを比較し、比較結果を外部出力端子ＯＵＴに出力する。

以上の構成で、電気回路１Ｆは、例えばリセット端子ＲＳＴに所定のリセット信号が入力された場合、全てのスイッチ回路５０をオンし、全ての素子群２０ａが備える直列回路を並列に接続した回路と抵抗４３とで決まる値と比較値とを比較し、比較結果を外部出力端子ＯＵＴに出力する。また、電気回路１Ｆは、例えばクロック端子ＣＬＫから入力される外部クロック信号に応じて順次、１つの素子群２０ａまたは複数の素子群２０ａを並列に接続した回路を選択し、選択した回路と抵抗４３とで決まる値と比較値とを比較し、比較結果を外部出力端子ＯＵＴに出力する。また、電気回路１Ｆは、コントロール端子ＣＮＴに入力される１または複数ビットの外部制御信号に基づいて、任意のパターンで１または複数の素子群２０ａを選択し、選択した回路と抵抗４３とで決まる値と比較値とを比較し、比較結果を外部出力端子ＯＵＴに出力する。

なお、図９に示す構成では、例えば、処理回路３０ｂが、比較値を内部で生成する回路を含んでいてもよい。あるいは、比較値は、例えば一番端にある素子群２０の出力としてもよい。

＜第８実施形態＞
図１０は、本発明の第８実施形態に係るセンサ１００の構成例を模式的に示す図である。図１０に示すセンサ１００は、図１を参照して説明した電気回路１と、電気回路１と同一の基材１０上に形成された変換回路７０とを備える。この場合、電気回路１は、４個の素子群２０を備え、Ｘ方向で右端の素子群２０の端子１５ｂが変換回路７０に接続されている。また、電気回路１のＸ方向で左端の素子群２０の端子１５ａが上配線１２および電極１１を介してグランドＧＮＤに接続されている。

変換回路７０は、定電流回路７１と制御部７２とを備える。定電流回路７１は電源端子Ｖｃｃとグランド端子ＧＮＤとに接続されていて定電流源として動作し、４個の素子群２０の直列回路に一定の電流を通電する。制御部７２は、除算部７３と、除数記憶部７４と、Ａ／Ｄ変換部（アナログ−デジタル変換部）７５とを備える。除算部７３は、Ａ／Ｄ変換部７５が出力した値を、除数記憶部７４が記憶する除数で除した値を求め、一定間隔で自動的にあるいは外部制御入力端子ＣＮＴから所定の制御信号が入力されたときにそれに応じて、データ出力端子ｄａｔａから出力する。除数記憶部７４は、電気回路１が備える直列接続された素子１３の個数（この例では８０）を記憶する。Ａ／Ｄ変換部７５は、定電流回路７１の出力電圧を入力し、デジタル値に変換して出力する。

素子１３が例えば温度等に応じて抵抗値を変化させて出力する場合、Ａ／Ｄ変換部７５に入力される電圧は、定電流回路７１の出力電流と８０個の素子１３の直列回路の抵抗値とを掛けた値となる。したがって、除算部７３がＡ／Ｄ変換部７５の出力値を除数記憶部７４の記憶する除数で除した値は、各素子１３が出力した平均の電圧値となる。

以上の構成によって第８実施形態のセンサ１００は、同一基材１０上に印刷された複数の素子１３の出力の合計値に対して、変換回路７０で平均化処理を行うことで、素子１３の１個当たりの出力を仮想的に高精度化することができる。

なお、変換回路７０と組み合わせる電気回路は図１に示す第１実施形態の電気回路１に限らず、上記各実施形態の任意の電気回路とすることができる。その際、例えば、図６に示す電気回路１Ｃのように複数の素子１３の直列接続数が変化する構成と組み合わせる場合、変換回路７０が、電気回路１Ｃの処理回路３０からシフトレジスタ４１の制御状態を示す情報を取得し、除算部７３が除数を変更できるようにすれば、変換回路７０を種々の選択状態に対応可能とすることができる。また、例えば、図８に示す電気回路１Ｅのように複数の素子１３を直列接続した素子群２０ａを複数並列接続することができる構成と組み合わせる場合、変換回路７０が、電気回路１Ｅの処理回路３０ａから制御回路４１ａによる各スイッチ回路５０の制御状態を示す情報を取得し、除算部７３が除数を変更できるようにすれば、変換回路７０を種々の選択状態に対応可能とすることができる。

以上、本発明の各実施形態によれば、複数の素子を直列接続した素子群（電気回路、例えばフレキシブル基板上に設けられた印刷回路）の出力をセンシング結果とすることができるので、各素子の出力のばらつきを平準化することで、各素子の出力のばらつきによるセンシング結果に対する影響を抑制することができ、センシング精度を向上させることができる。

なお、本発明の実施形態は上記のものに限定されない。例えば、上記説明では、主に、素子１３の出力が抵抗値の変化である場合を例にして説明したが、例えば、インピーダンスの変化である場合、素子１３に供給する電流あるいは電圧は直流に限らず、交流あるいは交流成分を含む直流とすることができる。その場合、例えば、各種のフィルタ回路を組み合わせて基材１０上に形成してもよい。また、図１０に示したセンサ１００を構成する変換回路７０を、例えば図６に示す電気回路１Ｃと組み合わせる場合、変換回路７０と処理回路３０を一体化することができる。

１、１Ａ〜１Ｇ 電気回路
１０ 基材
１１ 電極
１２ 上配線
１３、１３Ａ 素子
１４ 下配線
１５ａ、１５ｂ 端子
２０、２０−１〜２０−７、２０ａ 素子群
１００ センサ

Claims (10)

1. 基材上に印刷された略同一出力の素子を２以上有し、前記各素子が互いに直列接続された素子群
   を備える電気回路。
2. 前記素子群を２以上有し、各前記素子群が、前記基材上に形成された配線を介して直接または前記配線と前記基材上に形成されたスイッチ回路とを介して接続されている
   請求項１に記載の電気回路。
3. 直列接続した合計の抵抗値の動作温度範囲の全域にわたる温度変化が１個の抵抗値よりも小さい材料で構成された標準物質であって、前記基材上に各前記素子群に対応するよう複数個直列接続して形成されたもの
   をさらに備える請求項２に記載の電気回路。
4. 各前記素子群からの各出力信号を処理する処理回路を
   前記基材上にさらに備える請求項２または３に記載の電気回路。
5. 前記処理回路が、前記各出力信号の一部または全部を選択する選択回路を含む
   請求項４に記載の電気回路。
6. 前記処理回路が、前記選択回路が選択した前記出力信号と所定の基準信号とを比較する比較回路を
   さらに含む請求項５に記載の電気回路。
7. 前記素子の前記略同一出力が、前記素子の通電電流、前記素子の端子電圧、または、前記素子のインピーダンスの、前記素子の状態に応じた値や値の変化である
   請求項１から６のいずれか１項に記載の電気回路。
8. 前記各素子が互いに直列接続された直列回路の両端子が前記基材上で各前記素子からみて同一方向に配置されている
   請求項１から７のいずれか１項に記載の電気回路。
9. 請求項１から８のいずれか１項に記載の電気回路と、
   各前記素子群からの各出力信号を、１つの前記素子の出力に対応するように変換する、前記基材上に形成された変換回路と
   を備えるセンサ。
10. 請求項１から８のいずれか１項に記載の電気回路が、フレキシブル基板上に設けられた印刷回路である、請求項９に記載のセンサ。

Images