JP2017147340A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2017147340A JP2017147340A JP2016028278A JP2016028278A JP2017147340A JP 2017147340 A JP2017147340 A JP 2017147340A JP 2016028278 A JP2016028278 A JP 2016028278A JP 2016028278 A JP2016028278 A JP 2016028278A JP 2017147340 A JP2017147340 A JP 2017147340A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- molded body
- midpoint
- switching arm
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
【課題】浮遊インダクタンスの増加を抑えるとともに、スナバコンデンサの取り付けを容易にする。【解決手段】第1成型体と、第1成型体の外面に配置された直流正極端子および直流負極端子と、第1成型体内において、直流正極端子および直流負極端子の間に電気的に接続され、半導体素子を有するスイッチングアームを含む第1回路と、第2成型体と、第2成型体の外面に配置され、互いに電気的に接続された第1直流中点端子および第2直流中点端子と、第2成型体内において、第1直流中点端子および第2直流中点端子に電気的に接続され、半導体素子を有する双方向性スイッチングアームを含む第2回路とを備え、直流正極端子と直流負極端子との間隔は、第1直流中点端子と第2直流中点端子との間隔に略一致する半導体装置を提供する。【選択図】図3
Description
本発明は、半導体装置に関する。
従来、電力変換装置に3レベルインバータ回路が広く利用されている(例えば、特許文献1参照)。3レベルインバータ回路を実装した半導体装置として、絶縁ゲート型バイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)とフリーホイールダイオードとを逆並列に接続した4組の半導体スイッチング素子を1つの樹脂成型体に内蔵した3レベルIGBTモジュールが知られている(例えば、特許文献2参照)。
[先行技術文献]
[特許文献]
[特許文献1] 特許第5446541号公報
[特許文献2] 特開2012−5301号公報
[先行技術文献]
[特許文献]
[特許文献1] 特許第5446541号公報
[特許文献2] 特開2012−5301号公報
しかし、3レベルインバータ回路および3レベルコンバータ回路などの3レベル回路を1つの成型体に収容する場合、成型体内での配線構造が複雑化する。一方、3レベル回路をいくつかの部分に分割して複数の成型体に収容することも考えられる。しかし、3レベル回路を複数の成型体に分けて収容すると、成型体間での配線が長くなるため浮遊インダクタンスが増加する。また、サージ電圧の吸収のためのスナバコンデンサを複数の成型体間にわたって接続する必要が生じるので、スナバコンデンサの取り付けが複雑になる。
本発明の態様においては、半導体装置は、第1成型体と、直流正極端子および直流負極端子と、第1回路と、第2成型体と、第1直流中点端子および第2直流中点端子と、第2回路とを備えてよい。直流正極端子および直流負極端子は、第1成型体の外面に配置されてよい。第1回路は、半導体素子を有するスイッチングアームを含んでよい。スイッチングアームは、第1成型体内において、直流正極端子および直流負極端子の間に電気的に接続されてよい。第1直流中点端子および第2直流中点端子は、第2成型体の外面に配置されてよい。第1直流中点端子および第2直流中点端子は、互いに電気的に接続されてよい。第2回路は、半導体素子を有する双方向性スイッチングアームを含んでよい。双方向性スイッチングアームは、第2成型体内において、第1直流中点端子および第2直流中点端子に電気的に接続されてよい。直流正極端子と直流負極端子との間隔は、第1直流中点端子と第2直流中点端子との間隔に略一致してよい。
半導体装置は、第1交流端子と第2交流端子とを更に備えてよい。第1交流端子は、第1成型体の外面に配置されてよい。第2交流端子は、第2成型体の外面に配置されてよい。第1回路は、上スイッチングアームと、下スイッチングアームとを有してよい。上スイッチングアームは、第1交流端子と直流正極端子との間に設けられてよい。下スイッチングアームは、第1交流端子と直流負極端子との間に設けられてよい。双方向性スイッチングアームは、第1直流中点端子および第2直流中点端子の接続ノードと、第2交流端子との間に設けられてよい。
直流正極端子、直流負極端子、および第1交流端子は、第1成型体の外面において第1方向に沿って配置されてよい。第1直流中点端子、第2直流中点端子、および第2交流端子は、第2成型体の外面において第1方向に沿って配置されてよい。直流正極端子と第1直流中点端子とは、第1方向と直交する列上に配置されてよい。直流負極端子と第2直流中点端子とは、第1方向と直交する列上に配置されてよい。第1交流端子と第2交流端子とは、第1方向と直交する列上に配置されてよい。
直流正極端子と第1直流中点端子とに接触するように正極側スナバコンデンサが第1成型体上および第2成型体上に載置されてよい。直流負極端子と第2直流中点端子とに接触するように負極側スナバコンデンサが第1成型体上および第2成型体上に載置されてよい。
第1交流端子と第2交流端子とに接触するように交流導電部が第1成型体および第2成型体上に延びてよい。
双方向性スイッチングアームは、半導体スイッチング素子とダイオードとが直列に接続された半導体スイッチ部を複数有してよい。複数の半導体スイッチが互いに逆並列に接続されてよい。
双方向性スイッチングアームは、半導体スイッチング素子とダイオードとが逆並列に接続された半導体スイッチ部を複数有してよい。複数の半導体スイッチ部が互いに逆直列に接続されてよい。
双方向性スイッチングアームは、逆耐圧を有する半導体スイッチング素子を有してよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書では、X軸、Y軸およびZ軸の直交座標軸を用いて技術的事項を説明する。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Z軸は地面に対する高さ方向を限定して示すものではない。なお、+Z軸方向と−Z軸方向とは互いに逆向きの方向である。正負を記載せず、Z軸方向と記載した場合、+Z軸および−Z軸に平行な方向を意味する。
図1は、比較例の半導体装置101における回路構成を示す図である。半導体装置101は、成型体130の外面に、直流正極端子112、直流負極端子114、交流端子116、および直流中点端子118を備える。
正極側直流電源72の正極が正極側配線52を介して直流正極端子112に電気的に接続される。負極側直流電源74の負極が負極側配線54を介して直流負極端子114に接続される。正極側直流電源72の負極と負極側直流電源74の正極との接続ノードが電気中点をなす。電気中点は、中点電極配線58を介して直流中点端子118に接続される。正極側直流電源72および負極側直流電源74は、直流電源であり、例えば、電解コンデンサである。交流端子116には、交流出力線56を介して負荷200が接続される。
半導体装置101は、1つの成型体130内において、上スイッチングアーム31、下スイッチングアーム32、および双方向性スイッチングアーム40を有する。上スイッチングアーム31、下スイッチングアーム32、および双方向性スイッチングアーム40が接続されてT型3レベルインバータ回路が構成されている。
なお、本明細書において、正極側直流電源72の正極と交流端子との間に電気的に接続されたスイッチ部分を上スイッチングアーム31、負極側直流電源74の負極と交流端子との間に電気的に接続されたスイッチ部分を下スイッチングアーム32、正極側直流電源72および負極側直流電源74の中点と交流端子との間のスイッチを中間スイッチングアームと称する。正極側直流電源72および負極側直流電源74の中点と交流端子との間には、正および負の極性を持った電圧が印加される。したがって、中間スイッチングアームは、双方向性を有するスイッチングアーム、すなわち双方向性スイッチングアーム40である必要がある。
図1の比較例では、上スイッチングアーム31は、交流端子116と直流正極端子112との間に設けられる。下スイッチングアーム32は、交流端子116と直流負極端子114との間に設けられる。双方向性スイッチングアーム40は、直流中点端子118と交流端子116との間に設けられる。
上スイッチングアーム31は、IGBT33およびダイオード34を半導体素子として含む。IGBT33とダイオード34とは、逆並列に接続される。具体的には、IGBT33のコレクタとダイオード34のカソードとが接続され、IGBT33のエミッタとダイオード34のアノードとが接続される。IGBT33のコレクタが直流正極端子112に電気的に接続され、IGBT33のエミッタが交流端子116に電気的に接続される。
下スイッチングアーム32は、IGBT35およびダイオード36を半導体素子として含む。IGBT35とダイオード36とは、逆並列に接続される。IGBT35のコレクタが交流端子116に電気的に接続され、IGBT35のエミッタが直流負極端子114に電気的に接続される。
双方向性スイッチングアーム40は、IGBT43とダイオード45とが直列に接続された半導体スイッチ部47と、IGBT44とダイオード46とが直列に接続された半導体スイッチ部48とを有してよい。半導体スイッチ部47と半導体スイッチ部48は、逆並列に接続されてよい。
具体的には、ダイオード45のカソードとIGBT43のコレクタとが電気的に接続される。ダイオード45のアノードが交流端子116に電気的に接続され、IGBT43のエミッタが直流中点端子118に電気的に接続される。ダイオード46のカソードとIGBT44のコレクタとが電気的に接続される。ダイオード46のアノードが直流中点端子118に電気的に接続され、IGBT44のエミッタが交流端子116に電気的に接続される。
成型体130の外側において、直流正極端子112と直流中点端子118との間には、正極側スナバコンデンサ62が接続され、直流負極端子114と直流中点端子118との間には、負極側スナバコンデンサ64が電気的に接続される。正極側スナバコンデンサ62および負極側スナバコンデンサ64は、サージ電圧を吸収する。
比較例の半導体装置101によれば、IGBT33、IGBT35、IGBT43、およびIGBT44をスイッチングさせることによって、交流出力線56を通じて負荷200に正極電位(+VDC)、負極電位(−VDC)、および中間の電位(+VDC/2、−VDC/2)という3種類の電位を出力することができる。したがって、一般的な正極電位(+VDC)と負極電位(−VDC)の2種類の電位を出力する2レベルインバータ回路に比べて出力できる電位の数が増えるので、電流の全高調波歪みが低くなるため、出力フィルタを簡素化できる。また、交流出力の電位変動幅が小さくなるのでノイズを小さくできる。
図2は、本発明の第1実施形態の半導体装置100における回路構成を示す図である。図2は単相分の接続図である。3相出力の半導体装置100の場合には、正極側直流電源72と負極側直流電源74との間に3対の回路を設けて3相交流を出力できるように構成してよい。第1実施形態の半導体装置100は、電気的に見れば、図1に示される半導体装置101の回路構成と同様のT型3レベルインバータ回路である。したがって、上述した3レベル回路の利点を維持する。図1で述べた回路と同様の構成については、繰り返しの説明を省略するとともに、同じ符号を用いて説明する。
半導体装置100は、第1成型体10および第2成型体20を有する。図2では、回路図上に点線で第1成型体10および第2成型体20を模式的に示している。第1成型体10の外面には、直流正極端子12、直流負極端子14、および第1交流端子16が配置される。第2成型体20の外面には、第1直流中点端子22、第2直流中点端子24、および第2交流端子26が配置される。
本例の半導体装置100では、図1に示された比較例の回路構成における1つの交流端子116が、第1成型体10上の第1交流端子16と第2成型体20上の第2交流端子26という2つの端子に置き換わっている。また、図1に示した比較例の回路構成における1つの直流中点端子118が、第2成型体20上の第1直流中点端子22および第2直流中点端子24という2つの端子に置き換わっている。
半導体装置100は、第1成型体10内に、第1回路30を有する。第1回路30は、上スイッチングアーム31および下スイッチングアーム32を含んでよい。上スイッチングアーム31および下スイッチングアーム32は、直流正極端子12および直流負極端子14の間に電気的に接続される。
具体的には、上スイッチングアーム31は、第1交流端子16と直流正極端子12との間に電気的に接続され、下スイッチングアーム32は、第1交流端子16と直流負極端子14との間に電気的に接続される。上スイッチングアーム31は、IGBT33とダイオード34とを半導体素子として含んでよい。下スイッチングアーム32は、IGBT35とダイオード36とを半導体素子として含んでよい。IGBT33およびIGBT35は、半導体スイッチング素子である。
半導体装置100は、第2成型体20内に、第2回路として、双方向性スイッチングアーム40を有する。双方向性スイッチングアーム40の一端は、第1直流中点端子22および第2直流中点端子24に電気的に接続される。具体的には、双方向性スイッチングアーム40は、第1直流中点端子22および第2直流中点端子24の接続ノード42と、第2交流端子26との間に設けられる。双方向性スイッチングアーム40は、半導体素子として、IGBT43、IGBT44、ダイオード45、およびダイオード46を有する。IGBT43およびIGBT44が半導体スイッチング素子である。
双方向性スイッチングアーム40は、IGBT43とダイオード45とが直列に接続された半導体スイッチ部47と、IGBT44とダイオード46とが直列に接続された半導体スイッチ部48とを有してよい。半導体スイッチ部47と半導体スイッチ部48は、逆並列に接続して構成されてよい。上スイッチングアーム31、下スイッチングアーム32、および双方向性スイッチングアーム40の構成自体は、図1に示される比較例の場合と同様であるので、詳しい説明を省略する。
正極側直流電源72の正極が正極側配線52を介して直流正極端子12に接続され、正極側直流電源72の負極が中点電極配線58を介して第1直流中点端子22に接続されてよい。負極側直流電源74の負極が負極側配線54を介して直流負極端子114に接続され、負極側直流電源74の正極が第2直流中点端子24に接続されてよい。
図3は、第1実施形態の半導体装置100の概略構成を示す図である。半導体装置100は、第1成型体10および第2成型体20を備える。第1成型体10および第2成型体20は、同一形状の成型体であってよい。この場合、第1成型体10および第2成型体20用に別々の成型用金型を用意する必要がない。第1成型体10および第2成型体20は、樹脂成型体であってよい。第1成型体10および第2成型体20は、樹脂ケースに樹脂を充填したものであってもよく、エポキシ樹脂などを用いてインサート成型されたパッケージであってもよい。
第1成型体10の外面11には、直流正極端子12、直流負極端子14、および第1交流端子16が、第1方向としてのX軸方向に沿って配置される。第2成型体20の外面21には、第1直流中点端子22、第2直流中点端子24、および第2交流端子26が、X軸方向に沿って配置される。第1成型体10の外面11と第2成型体20の外面21とは、同じXY平面上に位置してよい。
第1成型体10の外面11および第2成型体20の外面21において、正極側配線52が直流正極端子12に接続され、負極側配線54が直流負極端子14に接続されてよい。中点電極配線58は、第1直流中点端子22および第2直流中点端子24に接続されてよい。
正極側配線52、負極側配線54、および中点電極配線58は、それぞれ板状の形状を有してよい。特に、正極側配線52、負極側配線54、および中点電極配線58が金属の薄層として形成され、これら薄膜が薄い絶縁ラミネートフィルムで絶縁分離されつつ積層されて一体的に成型されたラミネートブスバーを用いてよい。正極側配線52、負極側配線54、および中点電極配線58を積層することによって、低インダクタンス化を実現できる。交流出力線56は、板状の交流導電部として第1交流端子16と第2交流端子26とに接触するように第1成型体10および第2成型体20上に延びてよい。
図4は、第1成型体10および第2成型体20を示す斜視図ある。第1成型体10および第2成型体20は、共に、主要端子が3つであり、主要端子が3つである2レベル回路用の一般的な成型体と共通する。したがって、第1成型体10および第2成型体20として、2レベル回路用の成型体を転用することもできる。この場合、専用の成型体を用意する必要がなく、第1成型体10および第2成型体20を調達しやすくなる。
第1回路30を内蔵した第1成型体10は、第1のパワーモジュールとして機能する。第2回路を内蔵する第2成型体20は、第2のパワーモジュールとして機能する。第1のパワーモジュールは、上スイッチングアーム31および下スイッチングアーム32用のパワーモジュールであり、第2のパワーモジュールは、双方向性スイッチングアーム40用のパワーモジュールである。ここで、パワーモジュールとは、パワー半導体素子を複数搭載したパワー半導体デバイスを意味する。
図4に示されるとおり、第1成型体10の外面11には、複数の制御端子18が設けられてよい。同様に、第2成型体20の外面21には、複数の制御端子28が設けられてよい。制御端子18および制御端子28は、別途設けられる制御回路から出力される制御信号を上スイッチングアーム31および下スイッチングアーム32に印加するための端子である。制御信号は、駆動回路を経由して、IGBT33のベースおよびIGBT35のベースに印加されてよい。なお、図3においては、制御端子18および制御端子28の表示は省略されている。
図4に示される第1成型体10と第2成型体20とが並置されて、図3に示される半導体装置100が構成される。図3に示したとおり、直流正極端子12と第1直流中点端子22とが、X軸と直交する列上に配置されるように、第1成型体10と第2成型体20の位置決めがされてよい。同様に、直流負極端子14と第2直流中点端子24とが、X軸と直交する列上に配置されてよく、第1交流端子16と第2交流端子26とが、X軸と直交する列上に配置されてよい。
図5は、電極端子の位置関係の概略を示す図である。本明細書において、一の外部端子と他の外部端子とが、X軸と直交する列上に配置される場合には、一の外部端子と他の外部端子のX軸方向の中心位置が完全に一致する場合のみならず、一の端子と他の端子とでX軸方向における位置が重複する部分が存在する場合も含まれる。例えば、図5において、直流正極端子12と第1直流中点端子22とは、X軸方向における位置が重複する部分が存在するので、直流正極端子12と第1直流中点端子22とは、X軸と直交する列上に配置されているといえる。同様に、直流負極端子14と第2直流中点端子24とは、X軸と直交する列上に配置されている。
第1成型体10上の直流正極端子12と直流負極端子14との間隔d1は、第2成型体20上の第1直流中点端子22と第2直流中点端子24との間隔d2に略一致する。各間隔は、端子の中心間の距離で定義されてよい。また、間隔d1が間隔d2と略一致する場合は、間隔d1が間隔d2と完全に一致する場合に限られない。
本明細書において、「間隔d1が間隔d2と略一致する」とは、図5に示されるとおり、直流正極端子12と第1直流中点端子22とでX軸方向における位置が重複する部分が存在し、かつ、直流負極端子14と第2直流中点端子24とでX軸方向における位置が重複する部分が存在する場合を意味する。直流正極端子12、直流負極端子14、第1直流中点端子22、および第1直流中点端子22のX方向の幅が、すべてWである場合を仮定すれば、「間隔d1が間隔d2と略一致する」とは、間隔d1と間隔d2との差eが、2・W以下である場合を意味する。
図6は、第1実施形態の半導体装置100に正極側スナバコンデンサ62および負極側スナバコンデンサ64を取り付けた状態を示す図である。直流正極端子12と第1直流中点端子22とに接触するように、正極側スナバコンデンサ62は、第1成型体10上および第2成型体20上にまたがって載置されてよい。直流負極端子14と第2直流中点端子24とに接触するように、負極側スナバコンデンサ64は、第1成型体10上および第2成型体20上にまたがって載置されてよい。正極側スナバコンデンサ62および負極側スナバコンデンサ64は、過電圧を防止する。
本件の半導体装置100によれば、T型3レベルインバータにおいて上述のようなパワー半導体モジュールを構成することにより、インバータスタックの構造が簡素化される。本件の半導体装置100によれば、直流中点端子として、第2成型体20上における第1直流中点端子22と第2直流中点端子24という2つの外部端子を配置する。そして、第1成型体10上の直流正極端子12と直流負極端子14との間隔d1が、第2成型体20上の第1直流中点端子22と第2直流中点端子24との間隔d2に略一致するように外部端子を配列している。
したがって、正極側スナバコンデンサ62および負極側スナバコンデンサ64を第1成型体10および第2成型体20上に取り付ける場合に、正極側スナバコンデンサ62と負極側スナバコンデンサ64とが空間的に干渉しにくい。正極側スナバコンデンサ62および負極側スナバコンデンサ64を取り付けやすくなる。
また、本件の半導体装置100によれば、間隔d1が間隔d2に略一致するとともに、直流正極端子12と第1直流中点端子22、直流負極端子14と第2直流中点端子24とが、それぞれX軸方向と直交する列上に配置されている。それゆえ、直流正極端子12と第1直流中点端子22との間の第1配線距離、および直流負極端子14と第2直流中点端子24との間の第2配線距離を短くでき、また、第1配線距離と第2配線距離との差異を減らすことができる。
第1配線距離および第2配線距離を短くすることによって、浮遊インダクタンスを抑制できる。したがって、スイッチング時に生じるサージ電圧の上昇を防止することができるとともに、スイッチング損失の増加を防止できる。また、第1配線距離と第2配線距離とを均等にすることができるので、上スイッチングアーム31と下スイッチングアーム32とで浮遊インダクタンスが均一化する。それゆえ、上スイッチングアーム31と下スイッチングアーム32のスイッチング動作がアンバランスとなることを防止できる。
図7は、第2実施形態の半導体装置における双方向性スイッチングアーム140の回路構成を示す図である。第2実施形態の半導体装置は、第1実施形態の半導体装置100と比べて、双方向性スイッチングアーム140の回路構成以外は、同様である。したがって、他の構成について繰り返しの説明を省略するとともに、同様の部材については同じ符号を用いて説明する。
双方向性スイッチングアーム140は、IGBT143とダイオード144とが逆並列に接続された半導体スイッチ部147と、IGBT145とダイオード146とが逆並列に接続された半導体スイッチ部148とを有する。半導体スイッチ部147と半導体スイッチ部148とが、逆直列に接続される。
具体的には、ダイオード144のカソードとIGBT143のコレクタとが電気的に接続される。ダイオード144のアノードとIGBT143のエミッタとが電気的に接続される。ダイオード146のカソードとIGBT145のコレクタとが電気的に接続される。ダイオード146のアノードとIGBT145のエミッタとが電気的に接続される。そして、IGBT143のコレクタと、IGBT145のコレクタとが接続される。本例における半導体装置によっても、第1実施形態の半導体装置100と同様の効果を奏することができる。
図8は、第3実施形態の半導体装置における双方向性スイッチングアーム150の回路構成を示す図である。第3実施形態の半導体装置は、第1実施形態の半導体装置100と比べて、双方向性スイッチングアーム150の回路構成以外は、同様である。したがって、他の構成について繰り返しの説明を省略するとともに、同様の部材については同じ符号を用いて説明する。
双方向性スイッチングアーム150は、2つの逆阻止IGBT(RB−IGBT:Reverse−Blocking−IGBT)を有する。具体的には、双方向性スイッチングアーム150は、逆阻止IGBT152と逆阻止IGBT154とを有する。逆阻止IGBT152と逆阻止IGBT154とは、それぞれ逆耐圧を有する半導体スイッチング素子である。逆耐圧とは、コレクタ端子に対しエミッタ端子電圧を高くしたときの耐圧特性を意味する。一般的なトランジスタは、逆耐圧を有しないのに対し、逆阻止IGBT152および逆阻止IGBT154は、逆耐圧を有する。
逆阻止IGBT152と逆阻止IGBT154とは逆並列に接続される。具体的には、一方の逆阻止IGBT152のエミッタが他方の逆阻止IGBT154のコレクタに接続され、逆阻止IGBT152のコレクタが逆阻止IGBT154のエミッタに接続される。逆阻止IGBT152と逆阻止IGBT154を用いる場合には、別途にダイオードを接続する必要がない。本例における半導体装置によっても、第1実施形態の半導体装置100と同様の効果を奏することができる。
第1実施形態から第3実施形態におけて、半導体スイッチング素子としてIGBTが含まれる場合を例に説明した。しかし、IGBTに代えて、あるいはIGBTに加えて、パワーMOSFETなど他のパワー半導体素子が含まれてもよい。半導体スイッチング素子として、炭化珪素(SiC)およびGaN(窒化ガリウム)などの化合物半導体を用いたワイドバンドギャップ半導体素子を用いてもよい。
また、第1成型体10上の外部端子配列は、直流正極端子12、直流負極端子14、および第1交流端子16の並び順の場合に限られず、例えば、直流負極端子14、直流正極端子12、および第1交流端子16の並び順であってもよく、直流正極端子12、第1交流端子16、および直流負極端子14の並び順であってもよく、他の並び順であってもよい。第2成型体20上の端子配列も、同様に、第1直流中点端子22、第2直流中点端子24、および第2交流端子26の並び順に限られない。
また、半導体装置100は、第1成型体10、第2成型体20、第1回路30、双方向性スイッチングアームを複数有してよい。具体的には、第1回路30を内蔵した第1成型体10を複数個用意し複数の第1回路30を並列に接続するとともに、双方向性スイッチングアームを内蔵した第2成型体20を複数個用意して複数の双方向性スイッチングアームを並列に接続してもよい。この場合、大容量化を実現することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
10・・第1成型体、11・・外面、12・・直流正極端子、14・・直流負極端子、16・・第1交流端子、18・・制御端子、20・・第2成型体、21・・外面、22・・第1直流中点端子、24・・第2直流中点端子、26・・第2交流端子、28・・制御端子、30・・第1回路、31・・上スイッチングアーム、32・・下スイッチングアーム、33・・IGBT、34・・ダイオード、35・・IGBT、36・・ダイオード、40・・双方向性スイッチングアーム、42・・接続ノード、43・・IGBT、44・・IGBT、45・・ダイオード、46・・ダイオード、47・・半導体スイッチ部、48・・半導体スイッチ部、52・・正極側配線、54・・負極側配線、56・・交流出力線、58・・中点電極配線、62・・正極側スナバコンデンサ、64・・負極側スナバコンデンサ、72・・正極側直流電源、74・・負極側直流電源、100・・半導体装置、101・・半導体装置、112・・直流正極端子、114・・直流負極端子、116・・交流端子、118・・直流中点端子、130・・成型体、140・・双方向性スイッチングアーム、143・・IGBT、144・・ダイオード、145・・IGBT、146・・ダイオード、147・・半導体スイッチ部、148・・半導体スイッチ部、150・・双方向性スイッチングアーム、152・・逆阻止IGBT、154・・逆阻止IGBT、200・・負荷
Claims (8)
- 第1成型体と、
第1成型体の外面に配置された直流正極端子および直流負極端子と、
第1成型体内において、前記直流正極端子および前記直流負極端子の間に電気的に接続され、半導体素子を有するスイッチングアームを含む第1回路と、
第2成型体と、
第2成型体の外面に配置され、互いに電気的に接続された第1直流中点端子および第2直流中点端子と、
第2成型体内において、前記第1直流中点端子および前記第2直流中点端子に電気的に接続され、半導体素子を有する双方向性スイッチングアームを含む第2回路と
を備え、
前記直流正極端子と前記直流負極端子との間隔は、前記第1直流中点端子と前記第2直流中点端子との間隔に略一致する半導体装置。 - 前記第1成型体の外面に配置された第1交流端子と、
前記第2成型体の外面に配置された第2交流端子と
を更に備え、
前記第1回路は、
前記第1交流端子と前記直流正極端子との間に設けられた上スイッチングアームと、
前記第1交流端子と前記直流負極端子との間に設けられた下スイッチングアームと
を有し、
前記双方向性スイッチングアームは、前記第1直流中点端子および前記第2直流中点端子の接続ノードと、前記第2交流端子との間に設けられる
請求項1に記載の半導体装置。 - 前記直流正極端子、前記直流負極端子、および前記第1交流端子は、前記第1成型体の外面において第1方向に沿って配置され、
前記第1直流中点端子、前記第2直流中点端子、および前記第2交流端子は、前記第2成型体の外面において前記第1方向に沿って配置され、
前記直流正極端子と前記第1直流中点端子、前記直流負極端子と前記第2直流中点端子、前記第1交流端子と前記第2交流端子とは、それぞれ前記第1方向と直交する列上に配置されている
請求項2に記載の半導体装置。 - 前記直流正極端子と前記第1直流中点端子とに接触するように正極側スナバコンデンサが第1成型体上および第2成型体上に載置され、
前記直流負極端子と前記第2直流中点端子とに接触するように負極側スナバコンデンサが第1成型体上および第2成型体上に載置される
請求項2または3に記載の半導体装置。 - 前記第1交流端子と前記第2交流端子とに接触するように交流導電部が第1成型体および第2成型体上に延びている
請求項2から4の何れか1項に記載の半導体装置。 - 前記双方向性スイッチングアームは、
半導体スイッチング素子とダイオードとが直列に接続された半導体スイッチ部を複数有し、
複数の前記半導体スイッチが互いに逆並列に接続されている
請求項2から5の何れか1項に記載の半導体装置。 - 前記双方向性スイッチングアームは、
半導体スイッチング素子とダイオードとが逆並列に接続された半導体スイッチ部を複数有し、
複数の前記半導体スイッチ部が互いに逆直列に接続されている
請求項2から5の何れか1項に記載の半導体装置。 - 前記双方向性スイッチングアームは、
逆耐圧を有する半導体スイッチング素子を有する
請求項2から5の何れか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016028278A JP2017147340A (ja) | 2016-02-17 | 2016-02-17 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016028278A JP2017147340A (ja) | 2016-02-17 | 2016-02-17 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017147340A true JP2017147340A (ja) | 2017-08-24 |
Family
ID=59680948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016028278A Pending JP2017147340A (ja) | 2016-02-17 | 2016-02-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017147340A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102021203861A1 (de) | 2021-04-19 | 2022-10-20 | Zf Friedrichshafen Ag | Schaltungsanordnung für parallel geschaltete Leistungshalbleiter, sowie Elektronikmodul |
-
2016
- 2016-02-17 JP JP2016028278A patent/JP2017147340A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102021203861A1 (de) | 2021-04-19 | 2022-10-20 | Zf Friedrichshafen Ag | Schaltungsanordnung für parallel geschaltete Leistungshalbleiter, sowie Elektronikmodul |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10003280B2 (en) | Semiconductor module, upper and lower arm kit, and three-level inverter | |
US10411589B2 (en) | Power conversion apparatus and power semiconductor module | |
US20130258736A1 (en) | Power converter | |
US9196572B2 (en) | Power semiconductor module | |
US10355619B2 (en) | Semiconductor module | |
US10916531B2 (en) | Semiconductor module | |
US11424690B2 (en) | Semiconductor switching arrangement | |
US10541208B2 (en) | Semiconductor module for a power conversion circuit for reliably reducing a voltage surge | |
KR102039013B1 (ko) | 전력 변환기 | |
JP2014036509A (ja) | 3レベル電力変換装置 | |
JP2014217270A (ja) | 3レベル電力変換装置用ハーフブリッジ | |
US20220321023A1 (en) | Modular parallel half-bridge integrated assembly with annular layout | |
JP3420021B2 (ja) | 半導体電力変換装置 | |
JP2017147340A (ja) | 半導体装置 | |
JP2013045882A (ja) | 半導体装置 | |
JP4664104B2 (ja) | 電力変換装置 | |
JP6206090B2 (ja) | 3レベル電力変換装置 | |
JP2017169344A (ja) | 電力変換装置 | |
US9076836B2 (en) | Semiconductor device | |
JP6638477B2 (ja) | 半導体装置 | |
US10879814B2 (en) | Multilevel power converter | |
JP7364103B2 (ja) | 電力変換装置 | |
JP2019140175A (ja) | 半導体モジュール | |
JP7395935B2 (ja) | 電力変換装置 | |
US10873268B2 (en) | Main circuit wiring member and power conversion device |