JP2017123740A - Switching power supply - Google Patents
Switching power supply Download PDFInfo
- Publication number
- JP2017123740A JP2017123740A JP2016001988A JP2016001988A JP2017123740A JP 2017123740 A JP2017123740 A JP 2017123740A JP 2016001988 A JP2016001988 A JP 2016001988A JP 2016001988 A JP2016001988 A JP 2016001988A JP 2017123740 A JP2017123740 A JP 2017123740A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- switching circuit
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、スイッチング素子を用いたスイッチング動作により交流電圧を直流電圧に変換して昇圧するスイッチング回路を備えるスイッチング電源に関する。 The present invention relates to a switching power supply including a switching circuit that converts an AC voltage into a DC voltage and boosts the voltage by a switching operation using a switching element.
近年、空気調和機、洗濯機等の電化製品のモータ駆動部にインバータが多用されている。インバータに入力される直流電圧は、例えば商用電源からの交流電圧を整流器で整流し、整流した直流電圧をスイッチング電源で昇圧して生成される。商用電源に対する力率を改善する場合は、スイッチング電源にPFC(Power Factor Correction )回路が適用される。 In recent years, inverters are frequently used in motor drive units of electrical appliances such as air conditioners and washing machines. The DC voltage input to the inverter is generated by, for example, rectifying an AC voltage from a commercial power supply with a rectifier and boosting the rectified DC voltage with a switching power supply. In order to improve the power factor for the commercial power supply, a PFC (Power Factor Correction) circuit is applied to the switching power supply.
一般的にPWM方式によるスイッチング電源は、パルス幅が狭くなると不安定になり易いとされる。例えば特許文献1には、PWM方式によるフライバックタイプのスイッチング回路で、軽負荷時及び高入力電圧時にONパルスの幅が極端に狭くなり、効率が低下したり動作不安定になったりする点が課題として挙げられている。
In general, a switching power supply using a PWM method is likely to become unstable when a pulse width is narrowed. For example,
同様に昇圧型のPFC回路は、高入力電圧時に動作が不安定になり易いとされる。例えば特許文献2には、力率改善方式のスイッチングレギュレータで交流電源からの入力電圧が高い場合に、入力電圧が低い場合と比較して誤差増幅器の誤差信号が小さくなってノイズの影響を受け易くなることから、不安定な動作状態となる点が記載されている。また、非特許文献1には、PFC回路が高入力電圧で軽負荷のときにゲインが高くなりすぎて不安定動作となり、出力電圧のリップル電圧が高くなることがある点が記載されている。
Similarly, the boost type PFC circuit is likely to be unstable in operation at a high input voltage. For example, in
上述のとおり、スイッチングレギュレータを含む昇圧型のスイッチング電源では、入力電圧と出力電圧との電圧差が小さい場合に動作が不安定になる傾向があり、この電圧差が適当に大きくなるようにして動作させることが好ましい。 As described above, a step-up switching power supply including a switching regulator tends to become unstable when the voltage difference between the input voltage and the output voltage is small, and operates with this voltage difference appropriately increased. It is preferable to make it.
しかしながら、スイッチング電源の用途によっては、上記の電圧差を確保するのに制約が生じる場合がある。例えば、スイッチング電源で昇圧した直流電圧を空気調和機のインバータに入力する場合、インバータのPWM出力に同期して圧縮機のモータ巻線とケースとの間に冷媒を介して高周波の漏れ電流が流れるため、インバータのPWM出力の振幅を左右するインバータの入力電圧を必要以上に高めることができない。このため、スイッチング電源に入力される商用電源の電圧が上昇した場合に、上記の電圧差を確保できなくなり、スイッチング電源の動作が不安定になる虞があった。 However, depending on the application of the switching power supply, there may be a restriction in securing the above voltage difference. For example, when a DC voltage boosted by a switching power supply is input to an inverter of an air conditioner, a high-frequency leakage current flows through the refrigerant between the motor winding of the compressor and the case in synchronization with the PWM output of the inverter. Therefore, the input voltage of the inverter that affects the amplitude of the PWM output of the inverter cannot be increased more than necessary. For this reason, when the voltage of the commercial power source input to the switching power source rises, the above voltage difference cannot be secured, and the operation of the switching power source may become unstable.
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、交流の入力電圧が上昇したり直流の出力電圧が低下したりする場合であっても不安定な動作を回避することが可能なスイッチング電源を提供することにある。 The present invention has been made in view of such circumstances, and an object thereof is to avoid unstable operation even when the AC input voltage increases or the DC output voltage decreases. It is an object of the present invention to provide a switching power supply that can be used.
本発明の一態様に係るスイッチング電源は、交流電圧をスイッチング回路によるスイッチング動作で直流電圧に変換して昇圧するスイッチング電源において、前記スイッチング回路への交流電圧の供給をオンオフするスイッチと、該スイッチの両端間に接続された抵抗器と、前記スイッチング回路で昇圧した直流電圧の大きさと前記スイッチの一端又は他端における交流電圧の振幅との差分の大小に応じて前記スイッチのオンオフを制御する制御部とを備えることを特徴とする。 A switching power supply according to an aspect of the present invention is a switching power supply that converts an AC voltage into a DC voltage by a switching operation by the switching circuit and boosts the voltage, and a switch that turns on and off the supply of the AC voltage to the switching circuit; A resistor connected between both ends, and a controller for controlling on / off of the switch according to the difference between the magnitude of the DC voltage boosted by the switching circuit and the amplitude of the AC voltage at one end or the other end of the switch It is characterized by providing.
本発明の一態様に係るスイッチング電源は、前記抵抗器は、正の抵抗温度係数を有するPTC素子であるようにしてもよい。 In the switching power supply according to an aspect of the present invention, the resistor may be a PTC element having a positive resistance temperature coefficient.
本発明の一態様に係るスイッチング電源は、前記制御部は、前記差分が第1電圧より小さい場合に前記スイッチをオフし、前記スイッチをオフした後、前記差分が前記第1電圧を上回る第2電圧より大きい場合に前記スイッチをオンするようにしてもよい。 In the switching power supply according to an aspect of the present invention, the control unit turns off the switch when the difference is smaller than a first voltage, and after turning off the switch, the difference exceeds the first voltage. When the voltage is larger than the voltage, the switch may be turned on.
本発明の一態様に係るスイッチング電源は、前記抵抗器に第2の抵抗器及び第2のスイッチの直列回路が並列に接続されており、前記制御部は、前記スイッチをオフした場合、前記差分が前記第2電圧より小さい範囲内で前記差分に応じて前記第2のスイッチをオフするようにしてもよい。 In the switching power supply according to one aspect of the present invention, a series circuit of a second resistor and a second switch is connected in parallel to the resistor, and the control unit has the difference when the switch is turned off. The second switch may be turned off according to the difference within a range smaller than the second voltage.
本発明の一態様に係るスイッチング電源は、前記抵抗器に第3の抵抗器及び第3のスイッチの並列回路が直列に接続されており、前記制御部は、前記スイッチをオフした場合、前記差分が前記第2電圧より小さい範囲内で前記差分に応じて前記第3のスイッチをオフするようにしてもよい。 In the switching power supply according to one aspect of the present invention, a parallel circuit of a third resistor and a third switch is connected in series to the resistor, and the control unit has the difference when the switch is turned off. The third switch may be turned off according to the difference within a range smaller than the second voltage.
本発明の一態様に係るスイッチング電源は、前記スイッチング回路からの直流電圧を降圧する第2のスイッチング回路と、該第2のスイッチング回路への直流電圧の供給をオンオフする第4のスイッチと、前記スイッチング回路からの直流電圧が所定の閾値より低い場合、前記第4のスイッチをオフする駆動回路とを備えるようにしてもよい。 A switching power supply according to an aspect of the present invention includes a second switching circuit that steps down a DC voltage from the switching circuit, a fourth switch that turns on and off the supply of the DC voltage to the second switching circuit, When the DC voltage from the switching circuit is lower than a predetermined threshold, a drive circuit that turns off the fourth switch may be provided.
本発明の一態様に係るスイッチング電源は、前記駆動回路は、前記スイッチング回路からの直流電圧を分圧する分圧回路を有し、該分圧回路の分圧電圧に基づいて前記第4のスイッチをオフするようにしてもよい。 In the switching power supply according to one aspect of the present invention, the drive circuit includes a voltage dividing circuit that divides a DC voltage from the switching circuit, and the fourth switch is turned on based on the divided voltage of the voltage dividing circuit. It may be turned off.
本発明の一態様に係るスイッチング電源は、前記第4のスイッチは、前記分圧電圧がリレーコイルに印加されて駆動されるリレーのリレー接点であるようにしてもよい。 In the switching power supply according to one aspect of the present invention, the fourth switch may be a relay contact of a relay that is driven by applying the divided voltage to a relay coil.
上記によれば、スイッチング回路から出力される直流電圧の大きさと、外部からの交流電圧の振幅との差分が大から小に変化する間にスイッチがオンからオフに切り替わって、スイッチング回路の入力側に抵抗器が挿入され、これによってスイッチング回路に入力される交流電圧が低下する。
従って、交流の入力電圧が上昇したり直流の出力電圧が低下したりする場合であってもスイッチング回路の入出力間に必要な電圧差を確保して不安定な動作を回避することが可能となる。
According to the above, the switch is switched from on to off while the difference between the magnitude of the DC voltage output from the switching circuit and the amplitude of the AC voltage from the outside changes from large to small, and the input side of the switching circuit A resistor is inserted into the switching circuit, thereby reducing the AC voltage input to the switching circuit.
Therefore, even when the AC input voltage increases or the DC output voltage decreases, it is possible to ensure the necessary voltage difference between the input and output of the switching circuit and avoid unstable operation. Become.
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
(実施の形態1)
図1は、本発明の実施の形態1に係るスイッチング電源の構成を示す回路図である。図中1aはスイッチング電源であり、スイッチング電源1aは、交流電源2からの交流電圧を直流電圧に変換して昇圧するスイッチング回路3aと、スイッチング回路3aへの交流電圧の供給をオンオフするリレー接点(スイッチに相当)41aを有するリレー41と、リレー接点41aの両端間に並列接続された抵抗器42aとを備える。但し、交流電源2とスイッチング電源1aとの接続を開閉する電源スイッチは図示を省略してある。
Hereinafter, the present invention will be described in detail with reference to the drawings illustrating embodiments thereof.
(Embodiment 1)
FIG. 1 is a circuit diagram showing a configuration of a switching power supply according to
スイッチング電源1aは、また、交流電源2の交流電圧を整流するダイオード51,52と、ダイオード51,52で整流された脈流電圧の振幅(波高値)を保持するピークホールド回路53と、リレー41の駆動を制御する制御部6とを備える。制御部6がリレー41の駆動を制御することにより、間接的にリレー接点41aのオンオフが制御される。スイッチング回路3aは所謂セミブリッジレスPFC回路である。スイッチング回路3aの出力電圧である直流電圧は、交流モータ22を駆動する外部のインバータ回路21に供給されるようになっている。
The switching power supply 1a also includes
スイッチング回路3aは、抵抗器42a及びリレー接点41の並列回路を介して供給される交流電圧が夫々の一端に印加されるインダクタL1,L2と、インダクタL1,L2夫々の他端にドレインが接続されたNチャネル型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor:以下、単にFETという)Q1a,Q2aと、インダクタL1,L2夫々の他端にアノードが接続されたダイオードD1,D2と、FETQ1a,Q2a夫々のオンオフを制御するPFC制御回路IC1aとを有する。
The
インダクタL1,L2夫々の一端には、ダイオードD3,D4のカソードと、スイッチング回路3aに入力される交流電圧を整流するダイオードD5,D6のアノードとが接続されている。ダイオードD3,D4のアノードは、交流電源2の交流電圧の電位と接地電位とをリンクさせるために接地電位に接続されている。ダイオードD5,D6で整流された脈流電圧は、抵抗器R3,R4の直列回路で分圧されてPFC制御回路IC1aに入力されている。
One end of each of the inductors L1 and L2 is connected to the cathodes of the diodes D3 and D4 and the anodes of the diodes D5 and D6 that rectify the AC voltage input to the
FETQ1a,Q2a夫々のゲートはPFC制御回路IC1aに接続されている。FETQ1a,Q2a夫々のソースは、一端が接地電位に接続された抵抗器R1,R2の他端とPFC制御回路IC1aとに接続されている。抵抗器R1,R2の夫々は、FETQ1a,Q2aのドレイン電流を検出するためのものである。 The gates of the FETs Q1a and Q2a are connected to the PFC control circuit IC1a. The sources of the FETs Q1a and Q2a are connected to the other ends of the resistors R1 and R2 whose one ends are connected to the ground potential and the PFC control circuit IC1a. The resistors R1 and R2 are for detecting the drain currents of the FETs Q1a and Q2a, respectively.
ダイオードD1,D2夫々のカソードは平滑コンデンサC1に接続されており、平滑コンデンサC1の両端電圧が、スイッチング回路3aの出力電圧、即ちスイッチング電源1aの出力電圧となる。スイッチング回路3aの出力電圧は、抵抗器R5,R6の分圧回路で分圧されてPFC制御回路IC1aに入力されている。PFC制御回路IC1aによるFETQ1a,Q2aのオンオフ制御、即ちPFC制御は、それ自体公知であるため、その説明を省略する。
The cathodes of the diodes D1 and D2 are connected to the smoothing capacitor C1, and the voltage across the smoothing capacitor C1 becomes the output voltage of the
リレー41は、リレー接点41aが常開接点(NO=Normally Open Contact )であり、リレーコイル41bの一端が12V電源とサージ吸収用のダイオード41cのカソードとに接続されている。リレーコイル41bの他端は、ダイオード41cのアノードと、エミッタ接地のNPN型のトランジスタ41dのコレクタとに接続されている。トランジスタ41dがオンした場合、リレーコイル41bが励磁されて(即ちリレー41が駆動されて)リレー接点41aがオンし、抵抗器42aの両端が短絡される。
In the
制御部6は、ピークホールド回路53からの電圧の大きさ、即ち交流電源2からの交流電圧の振幅と、スイッチング回路3aからの直流電圧の大きさとの差分に比例する電圧を出力する差動増幅器61と、差動増幅器61の出力電圧及び基準電圧源67の電圧を比較する比較器66とを有する。比較器66の出力電圧がハイレベルになった場合、抵抗器41eを介してトランジスタ41dにベース電流が流れ、トランジスタ41dがオンするようになっている。
The control unit 6 outputs a voltage proportional to the difference between the magnitude of the voltage from the
差動増幅器61は、反転入力端子及び出力端子の間に抵抗器62が接続されており、ピークホールド回路53からの電圧が抵抗器63を介して反転入力端子に印加される。差動増幅器61は、更に、非反転入力端子及び接地電位の間に抵抗器64が接続されており、スイッチング回路3aの出力電圧が抵抗器65を介して非反転入力端子に印加される。ここでは簡単のために、抵抗器64及び65夫々の抵抗値を、抵抗器62及び63の抵抗値と同じ値にしてある。これにより、差動増幅器61は、スイッチング回路3aからの直流電圧の大きさと、交流電源2からの交流電圧の振幅との差分を「(抵抗器62,4の抵抗値)/(抵抗器63,65の抵抗値)」倍に増幅する。通常この倍率は1よりも十分小さい。
In the
比較器66は、非反転入力端子及び出力端子の間に抵抗器68が接続されており、差動増幅器61からの電圧が抵抗器69を介して非反転入力端子に印加される。この構成により、比較器66はヒステリシス特性を有する。ここでは簡単のために、抵抗器69の抵抗値を、抵抗器68の抵抗値と同じ値にしてある。この場合、比較器66におけるヒステリシス幅、即ち上側の閾値と下側の閾値との電圧差は、「(Vh−Vl)/(抵抗器68,69の抵抗値)」で表される。但し、Vh及びVl夫々は、比較器66のハイ側及びロウ側の出力電圧である。比較器66における上側の閾値又は下側の閾値と、基準電圧源67の電圧との電圧差は、ヒステリシス幅の半分である。
In the
ここで、スイッチング回路3aからの直流電圧の大きさが、スイッチング回路3aに入力される交流電圧の振幅よりも第1電圧以上大きいときに、スイッチング回路3aが安定に動作することを想定する。この想定に従い、スイッチング回路3aからの直流電圧の大きさが、交流電源2からの交流電圧の振幅より第1電圧(又は第2電圧)だけ大きいときに、差動増幅器61の出力電圧が比較器66の下側の閾値(又は上側の閾値)と一致するように調整されているものとする。第2電圧は第1電圧を上回る電圧である。
Here, it is assumed that the
上述の構成において、不図示の電源スイッチがオンされて交流電源2がスイッチング電源1aに接続された場合、リレー41が駆動されるまではリレー接点41aがオフであるため、スイッチング回路3aの入力側に抵抗器42aが挿入されている。その後、制御部6及びPFC制御回路IC1aに不図示の電源電圧(例えば+5V)が供給されてPFC制御が開始された場合、スイッチング回路3aからの直流電圧の大きさが、交流電源2からの交流電圧の振幅よりも第1電圧以上大きくなるまでの間は、差動増幅器61の出力電圧が比較器66における下側の閾値を下回っている。よって、比較器66の出力電圧はロウレベルであり、トランジスタ41dがオフであるからリレー41が駆動されず、リレー接点41aがオフに維持される。
In the above configuration, when the power switch (not shown) is turned on and the
その後、スイッチング回路3aからの直流電圧の大きさが、交流電源2からの交流電圧の振幅より高くなり、更に、スイッチング回路3aからの直流電圧の大きさと、交流電源2からの交流電圧の振幅との差分が第2電圧より大きくなった場合、差動増幅器61の出力電圧が比較器66の上側の閾値を上回ることとなる。これにより、比較器66の出力電圧がハイレベルとなり、トランジスタ41dがオンするから、リレー41が駆動されて抵抗器42aがリレー接点41aでバイパスされる。このようにして抵抗器42aの挿入が解除された状態を、スイッチング電源1aの基準状態とする。
Thereafter, the magnitude of the DC voltage from the switching
基準状態にあるスイッチング電源1aにて、スイッチング回路3aからの直流電圧の大きさと、交流電源2からの交流電圧の振幅との差分が第1電圧より小さくなった場合、差動増幅器61の出力電圧が比較器66の下側の閾値を下回ることにより比較器66の出力電圧がロウレベルとなる。これにより、トランジスタ41dがオフしてリレー41の駆動が解除され、リレー接点41aによる抵抗器42aのバイパスが解除される(即ち抵抗器42aが挿入される)。スイッチング回路3aの入力側に抵抗器42aが挿入されることにより、スイッチング回路3aからの直流電圧の大きさが、スイッチング回路3aに入力される交流電圧の振幅よりも第1電圧以上大きくなって、スイッチング回路3aが安定に動作する。
When the difference between the magnitude of the DC voltage from the switching
その後、スイッチング回路3aからの直流電圧の大きさと、交流電源2からの交流電圧の振幅との差分が第2電圧より大きくなった場合、差動増幅器61の出力電圧が比較器66の上側の閾値を上回ることにより比較器66の出力電圧がハイレベルとなる。これにより、トランジスタ41dがオンしてリレー41が駆動され、抵抗器42aがリレー接点41aでバイパスされる(即ち抵抗器42aの挿入が解除される)。抵抗器42aの挿入が解除されて基準状態に復帰した場合であっても、スイッチング回路3aからの直流電圧の大きさと、スイッチング回路3aに入力される交流電圧の振幅との差分が第1電圧より大きい蓋然性が高い。よって、リレー41の駆動が短期間のうちに繰り返されることが防止される。
After that, when the difference between the magnitude of the DC voltage from the switching
上述の実施の形態1にあっては、ピークホールド回路53にて、ダイオード51,52で整流された脈流電圧の振幅(即ち、リレー接点41aの交流電源2側(一端側)の交流電圧の振幅)を保持したが、リレー接点41aのスイッチング回路3a側(他端側)の交流電圧の振幅を保持するように構成してもよい。但しこの場合は、リレー接点41aがオフに制御されてスイッチング回路3aの入力側に抵抗器42aが挿入されたときに、差動増幅器61に入力される交流電圧の振幅が抵抗器42aにおける電圧降下分だけ低下することに留意する。即ち、スイッチング回路3aからの直流電圧の大きさと、リレー接点41aのスイッチング回路3a側の交流電圧の振幅との差分が抵抗器42aにおける電圧降下分だけ増大するため、リレー接点41aをオフに制御した直後に差動増幅器61の出力電圧が比較器66の上側の閾値を上回ることがないように、比較器66におけるヒステリシス幅を大きくしておく必要がある。
In the above-described first embodiment, the amplitude of the pulsating voltage rectified by the
(実施の形態2)
実施の形態1は、スイッチング回路3aが交流電源2からの交流電圧を直接的にスイッチングして直流電圧に変換し、ハードウェア回路で構成された制御部6がリレー接点41aのオンオフを制御する形態であった。これに対し、実施の形態2は、スイッチング回路3bがダイオードブリッジDB1で整流された脈流電圧をスイッチングして直流電圧に変換し、CPU71を有する制御部7がリレー接点41aのオンオフを制御する形態である。以下では、実施の形態1と異なる点を中心に説明し、実施の形態1に対応する箇所には同様の符号を付してその説明を簡略化又は省略する。
(Embodiment 2)
In the first embodiment, the switching
図2は、本発明の実施の形態2に係るスイッチング電源の構成を示す回路図である。図中1bはスイッチング電源であり、スイッチング電源1bは、交流電源2からの交流電圧を直流電圧に変換して昇圧するスイッチング回路3bと、スイッチング回路3bへの交流電圧の供給をオンオフするリレー接点41aを有するリレー41と、リレー接点41aの両端間に並列接続された正の抵抗温度特性を有するPTC素子(抵抗器に相当)42bとを備える。スイッチング回路3bはインターリーブ方式のPFC回路であるが、インターリーブ方式ではないPFC回路であってもよいし、PFC制御を行わない一般的な昇圧型のスイッチング回路であってもよい。後者の場合は、後述するダイオードブリッジDB1からの脈流電圧をコンデンサで平滑する構成とする。
FIG. 2 is a circuit diagram showing a configuration of a switching power supply according to
スイッチング電源1bは、また、ダイオードブリッジDB1で整流された脈流電圧の振幅を保持するピークホールド回路53と、ピークホールド回路53からの電圧を分圧する抵抗器54,55の直列回路と、スイッチング回路3bの出力電圧を分圧する抵抗器56,57の直列回路と、リレー41の駆動を制御する制御部7とを備える。
The switching
スイッチング回路3bは、交流電源2からリレー接点41a及びPTC素子42bの並列回路を介して供給される交流電圧を整流するダイオードブリッジDB1と、ダイオードブリッジDB1からの脈流電圧が夫々の一端に印加されるインダクタL1,L2と、インダクタL1,L2夫々の他端にコレクタが接続されたIGBT(Insulated Gate Bipolar Transistor )Q1b,Q2bと、インダクタL1,L2夫々の他端にアノードが接続されたダイオードD1,D2と、IGBTQ1b,Q2b夫々のオンオフを制御するPFC制御回路IC1bとを有する。
In the
ダイオードブリッジDB1からの脈流電圧は、抵抗器R3,R4の直列回路で分圧されてPFC制御回路IC1bに入力されている。IGBTQ1b,Q21b夫々のゲートはPFC制御回路IC1bに接続されている。IGBTQ1b,Q21b夫々のエミッタは、一端が接地電位に接続された抵抗器R1,R2の他端とPFC制御回路IC1bとに接続されている。抵抗器R1,R2の夫々は、IGBTQ1b,Q2bのコレクタ電流を検出するためのものである。 The pulsating voltage from the diode bridge DB1 is divided by a series circuit of resistors R3 and R4 and input to the PFC control circuit IC1b. The gates of the IGBTs Q1b and Q21b are connected to the PFC control circuit IC1b. The emitters of the IGBTs Q1b and Q21b are connected to the other ends of the resistors R1 and R2 whose one ends are connected to the ground potential and the PFC control circuit IC1b. Resistors R1 and R2 are for detecting the collector currents of IGBTs Q1b and Q2b, respectively.
ダイオードD1,D2夫々のカソードは平滑コンデンサC1に接続されており、平滑コンデンサC1の両端電圧が、スイッチング回路3bの出力電圧、即ちスイッチング電源1bの出力電圧となる。スイッチング回路3bの出力電圧は、抵抗器R5,R6の分圧回路で分圧されてPFC制御回路IC1bに入力されている。なお、PFC制御回路IC1bによるIGBTQ1b,Q2bのオンオフ制御、即ちインターリーブ方式によるPFC制御は、それ自体公知であるため、その説明を省略する。
The cathodes of the diodes D1 and D2 are connected to the smoothing capacitor C1, and the voltage across the smoothing capacitor C1 becomes the output voltage of the
制御部7は、CPU(Central Processing Unit )71を有するマイクロコンピュータである。CPU71は、プログラム等の情報を記憶するROM(Read Only Memory )72、一時的に発生した情報を記憶するRAM(Random Access Memory )73、時間を計時するタイマ74、信号の入出力を行う入出力ポート(I/O)75、及びアナログの電圧をデジタル値に変換するA/D変換器76と互いにバス接続されている。入出力ポート75における一のポートが、抵抗器41eを介してトランジスタ41dのベースに接続されている。
The control unit 7 is a microcomputer having a CPU (Central Processing Unit) 71. The
A/D変換器76は、抵抗器54,55の直列回路で分圧された電圧及び抵抗器56,57の直列回路で分圧された電圧の夫々に基づいて、ダイオードブリッジDB1からの脈流電圧の振幅及びスイッチング回路3bからの直流電圧の大きさをデジタル値として検出する。ダイオードブリッジDB1からの脈流電圧の振幅は、ダイオードブリッジDB1における電圧降下を無視すれば、スイッチング回路3bに入力される交流電圧の振幅と同等であるから、A/D変換器76は、スイッチング回路3bから出力される直流電圧の大きさと、スイッチング回路3bに入力される交流電圧の振幅とを検出すると言える。
The A /
上述の構成において、不図示の電源スイッチがオンされて交流電源2がスイッチング電源1bに接続された場合、リレー41が駆動されるまではリレー接点41aがオフであるため、スイッチング回路3bの入力側にPTC素子42bが挿入されている。PTC素子42bは、ジュール熱による温度上昇に伴って抵抗値が増大するため、スイッチング回路3bに流入する交流電流を自律的に制限する。その後、PFC制御回路IC1b及び制御部7に不図示の電源電圧(例えば+5V)が供給されてPFC制御が開始されると共に、制御部7におけるCPU71が動作を開始する。
In the above configuration, when the power switch (not shown) is turned on and the
CPU71は、初期化処理にて、後述する抵抗フラグを0にクリアすると共に、入出力ポート75における一のポートからロウレベルの信号を出力する。この場合、トランジスタ41dがオフを維持してリレー41が駆動されないため、リレー接点41aがオフに維持される。即ち、スイッチング回路3bの入力側にPTC素子42bが挿入され続ける。
In the initialization process, the
その後、適当な時間が経過してスイッチング回路3bの出力電圧が目標の電圧に達した場合、CPU71は、入出力ポート75における一のポートからハイレベルの信号を出力する。これにより、トランジスタ41dがオンとなり、リレー41が駆動されてPTC素子42bがリレー接点41aでバイパスされる。以後、CPU71は、A/D変換器76により、スイッチング回路3bから出力される直流電圧の大きさと、スイッチング回路3bに入力される交流電圧の振幅とを時系列的に検出し、検出結果の差分の大小に基づいてリレー接点41aのオンオフを制御する
Thereafter, when an appropriate time elapses and the output voltage of the
以下では、上述した制御部7の動作を、それを示すフローチャートを用いて説明する。
図3は、本発明の実施の形態2に係るスイッチング電源1bでリレー接点41aのオンオフを制御するCPU71の処理手順を示すフローチャートであり、図4は、電圧差算出のサブルーチンに係るCPU71の処理手順を示すフローチャートである。図3に示す処理は、例えば一定の周期で起動される。起動周期は、リレー41の応答時間と、スイッチング回路3bの入出力間の応答時間とを加算した時間より長いことが好ましい。図中の抵抗フラグは、PTC素子42bがスイッチング回路3bの入力側に挿入されていることを示すものであり、初期値が0である。以下では、リレー41が駆動されている状態にあるものとする。
Below, operation | movement of the control part 7 mentioned above is demonstrated using the flowchart which shows it.
FIG. 3 is a flowchart showing a processing procedure of the
図3の処理が起動された場合、CPU71は、電圧差算出に係るサブルーチンを呼び出す(S11)。サブルーチンからリターンした場合、CPU71は、抵抗フラグが1にセットされているか否か、即ちPTC素子42bがスイッチング回路3bの入力側に挿入されているか否かを判定する(S12)。抵抗フラグが1にセットされていない場合(S12:NO)、CPU71は、サブルーチンのリターン値である電圧差が第1電圧より小さいか否かを判定する(S13)。
When the process of FIG. 3 is started, the
電圧差が第1電圧より小さい場合(S13:YES)、CPU71は、リレー41の駆動を解除してリレー接点41aをオフに制御した(S14)後、抵抗フラグを1にセットして(S15)図3の処理を終了する。一方、電圧差が第1電圧より小さくない場合(S13:NO)、CPU71は、特段の処理を実行せずに図3の処理を終了する。
When the voltage difference is smaller than the first voltage (S13: YES), the
ステップS12で、抵抗フラグが1にセットされている場合(S12:YES)、CPU71は、サブルーチンのリターン値である電圧差が第2電圧より大きいか否かを判定する(S16)。電圧差が第2電圧より大きい場合(S16:YES)、CPU71は、リレー41を駆動してリレー接点41aをオンに制御した(S17)後、抵抗フラグを0にクリアして(S18)図3の処理を終了する。一方、電圧差が第2電圧より大きくない場合(S16:NO)、CPU71は、特段の処理を実行せずに図3の処理を終了する。
If the resistance flag is set to 1 in step S12 (S12: YES), the
図4に移って、電圧差算出に係るサブルーチンが呼び出された場合、CPU71は、A/D変換器76により、ダイオードブリッジDB1からの脈流電圧の振幅、即ちスイッチング回路3bに入力される交流電圧(図では入力電圧と表記する)の振幅を検出する(S21)。その後、CPU71は、A/D変換器76により、スイッチング回路3bからの直流電圧(図では出力電圧と表記する)の大きさを検出し(S22)、直流電圧の大きさから交流電圧の振幅を減算して電圧差を算出し(S23)、呼び出されたルーチンにリターンする。この場合のリターン値は電圧差である。
Turning to FIG. 4, when a subroutine relating to voltage difference calculation is called, the
上述の実施の形態2にあっては、ピークホールド回路53にて、ダイオードブリッジDB1からの脈流電圧の振幅(即ちリレー接点41aのスイッチング回路3b側の交流電圧の振幅)を保持したが、実施の形態1と同様にリレー接点41aの交流電源2側の交流電圧の振幅を保持するように構成してもよい。また、交流電源2側の交流電圧の実効値をハードウェアで検出し、検出した実効値をCPU71による処理にて√2倍して交流電圧の振幅を算出してもよい。
In the second embodiment, the
これに対し、本実施の形態2では、リレー接点41aがオフに制御されてスイッチング回路3bの入力側にPTC素子42bが挿入されたときに、ダイオードブリッジDB1からの脈流電圧の振幅がPTC素子42bにおける電圧降下分だけ低下することに留意する。即ち、スイッチング回路3bからの直流電圧の大きさと、ダイオードブリッジDB1からの脈流電圧の振幅との差分がPTC素子42bにおける電圧降下分だけ増大するため、リレー接点41aをオフに制御した直後に、上述の電圧差が第2電圧より大きいと判定されることがないように、第2電圧を第1電圧よりも十分に大きくしておく必要がある。
On the other hand, in the second embodiment, when the
以上のように実施の形態1(又は2)によれば、抵抗器42a(又はPTC素子42b)及びリレー接点41aの並列回路を介してスイッチング回路3a(又は3b)に供給される交流電圧をスイッチング動作により直流電圧に変換して昇圧する。制御部6(又は7)は、スイッチング回路3a(又は3b)で昇圧した直流電圧の大きさと、上記並列回路の一端又は他端における交流電圧の振幅との差分が、第1電圧より大きい状態から小さい状態に変化する間にリレー接点41aをオンからオフに制御し、第2電圧より小さい状態から大きい状態に変化する間にリレー接点41aをオフからオンに制御する。
これにより、スイッチング回路3a(又は3b)から出力される直流電圧の大きさと、交流電源2からの交流電圧の振幅との差分が大から小に変化する間にリレー接点41aがオンからオフに切り替わって、スイッチング回路3a(又は3b)の入力側に抵抗器42a(又はPTC素子42b)が挿入され、これによってスイッチング回路3a(又は3b)に入力される交流電圧が低下する。
従って、交流の入力電圧が上昇したり直流の出力電圧が低下したりする場合であってもスイッチング回路3a(又は3b)の入出力間に必要な電圧差を確保して不安定な動作を回避することが可能となる。
As described above, according to the first embodiment (or 2), the AC voltage supplied to the
As a result, the
Therefore, even when the AC input voltage increases or the DC output voltage decreases, the necessary voltage difference is secured between the input and output of the
また、実施の形態1(又は2)によれば、上述の差分が所定の第1電圧より小さい場合に制御部6(又は7)がリレー接点41aをオフに制御して抵抗器42a(又はPTC素子42b)のバイパスを解除し、その後、上述の差分が第1電圧よりも上昇して所定の第2電圧より大きくなった場合に制御部6(又は7)がリレー接点41aをオンに制御して抵抗器42a(又はPTC素子42b)をバイパスする。
従って、上述の差分が所定の第1電圧より小さくなったときにスイッチング回路3a(又は3b)の入力側に抵抗器42a(又はPTC素子42b)を挿入することが可能となる。そして、上述の差分が第2電圧より大きくなったときに抵抗器42a(又はPTC素子42b)の挿入を解除することが可能となる。
Further, according to the first embodiment (or 2), when the above-described difference is smaller than the predetermined first voltage, the control unit 6 (or 7) controls the
Therefore, it becomes possible to insert the
更に、実施の形態2によれば、リレー接点41aに並列接続される抵抗器が正の抵抗温度係数を有するPTC素子42bであるため、スイッチング回路3bの立ち上がり時にリレー接点41aがオフであるように構成することにより、スイッチング回路3bへの入力電流を自律的に制限させることが可能となる。
Furthermore, according to the second embodiment, since the resistor connected in parallel to the
(実施の形態3)
実施の形態2が、リレー接点41aに1つの抵抗器(PTC素子42b)が並列に接続される形態であるのに対し、実施の形態3は、リレー接点41aに抵抗器42cと、抵抗器43及びリレー接点44aの直列回路とが並列に接続される形態である。以下では、実施の形態2と異なる点を中心に説明し、実施の形態1及び2に対応する箇所には同様の符号を付してその説明を簡略化又は省略する。
(Embodiment 3)
In the second embodiment, one resistor (
図5は、本発明の実施の形態3に係るスイッチング電源の構成を示す回路図である。図中1cはスイッチング電源であり、スイッチング電源1cは、交流電源2からの交流電圧を直流電圧に変換して昇圧するスイッチング回路3bと、スイッチング回路3bへの交流電圧の供給をオンオフするリレー接点41aを有するリレー41と、リレー接点41aの両端間に並列接続された抵抗器42cと、リレー接点41aに更に並列に接続されており、リレー接点(第2のスイッチに相当)44aを有するリレー44及び抵抗器(第2の抵抗器に相当)43を含む直列回路とを備える。リレー接点41aに並列に接続された上記直列回路の数は1に限定されず、2以上であってもよい。スイッチング電源1cは、また、ピークホールド回路53と、抵抗器54,55の直列回路と、抵抗器56,57の直列回路と、制御部7とを備える。
FIG. 5 is a circuit diagram showing a configuration of a switching power supply according to Embodiment 3 of the present invention. In the figure,
リレー44は、リレー接点44aが常閉接点(NO=Normally Closed Contact )であり、リレーコイル44bの一端が12V電源とサージ吸収用のダイオード44cのカソードとに接続されている。リレーコイル44bの他端は、ダイオード44cのアノードと、エミッタ接地のNPN型のトランジスタ44dのコレクタとに接続されている。トランジスタ44dのベースは、抵抗器44eを介して入出力ポート75における他のポートに接続されている。入出力ポート75における他のポートから抵抗器44eにロウレベルの信号が印加された場合、トランジスタ44dがオフしてリレーコイル44bの励磁が解除される(即ちリレー44の駆動が解除される)。これにより、リレー接点44aがオンして抵抗器42cに抵抗器43が並列接続される。
In the
上述の構成において、不図示の電源スイッチがオンされて交流電源2がスイッチング電源1cに接続された場合、リレー41及び44が駆動されるまではリレー接点41aがオフであり、リレー接点44aがオンであるため、スイッチング回路3bの入力側に抵抗器42c及び抵抗器43の並列回路が挿入されている。その後、PFC制御回路IC1b及び制御部7に不図示の電源電圧(例えば+5V)が供給されてPFC制御が開始されると共に、制御部7におけるCPU71が動作を開始する。
In the above configuration, when a power switch (not shown) is turned on and the
CPU71は、初期化処理にて、後述する抵抗フラグを0にクリアすると共に、入出力ポート75における一のポート及び他のポートからロウレベルの信号を出力する。この場合、トランジスタ41d及び44dがオフを維持してリレー41及び44が駆動されないため、リレー接点41a及び44a夫々がオフ及びオンに維持される。即ち、スイッチング回路3bの入力側に抵抗器42c及び43の並列回路が挿入され続ける。
In the initialization process, the
その後、適当な時間が経過してスイッチング回路3bの出力電圧が目標の電圧に達した場合、CPU71は、入出力ポート75における一のポートからハイレベルの信号を出力する。これにより、トランジスタ41dがオンとなり、リレー41が駆動されて抵抗器42c及び43の並列回路がリレー接点41aでバイパスされる。以後、CPU71は、A/D変換器76により、スイッチング回路3bから出力される直流電圧の大きさと、スイッチング回路3bに入力される交流電圧の振幅とを時系列的に検出し、検出結果の差分の大小に基づいてリレー接点41a及び44aのオンオフを制御する。
Thereafter, when an appropriate time elapses and the output voltage of the
以下では、上述した制御部7の動作を、それを示すフローチャートを用いて説明する。
図6は、本発明の実施の形態3に係るスイッチング電源1cでリレー接点41a及び44aのオンオフを制御するCPU71の処理手順を示すフローチャートである。図6に示す処理は、例えば一定の周期で起動される。起動周期は、リレー41及び44の応答時間と、スイッチング回路3bの入出力間の応答時間とを加算した時間より長いことが好ましい。
Below, operation | movement of the control part 7 mentioned above is demonstrated using the flowchart which shows it.
FIG. 6 is a flowchart showing a processing procedure of the
図中の抵抗フラグは、少なくとも抵抗器42cがスイッチング回路3bの入力側に挿入されていることを示すものであり、初期値が0である。リレー41は駆動されている状態にあり、リレー44は駆動されていない状態にある。従って、リレー接点41a及び44aは共にオンである。図中のNは、リレー44及び抵抗器43を含む直列回路の数を表し、mは、N個の直列回路に含まれるリレー接点44aのうちオフに制御されているリレー接点44aの数を表す。mの初期値は0である。N個の直列回路に含まれるN個の抵抗器43は、互いに抵抗値が異なっていることが好ましい。
The resistance flag in the figure indicates that at least the
図6に示すステップS31からS38までの処理は、ステップS36における分岐先が異なる点を除いて、実施の形態1の図3に示すステップS11からS18までの処理と同様であるため、これらのステップについて説明の一部を省略する。図6では、リレー接点44aを第2のリレー接点と表記する。
The processing from step S31 to S38 shown in FIG. 6 is the same as the processing from step S11 to S18 shown in FIG. 3 of the first embodiment, except that the branch destination in step S36 is different. A part of the description is omitted. In FIG. 6, the
図6の処理が起動された場合、CPU71は、電圧差算出に係るサブルーチンを呼び出した(S31)後、抵抗フラグが1にセットされているか否かを判定し(S32)、判定結果に応じてリターン値の電圧差が第1電圧より小さいか否か(S33)、又は電圧差が第2電圧より大きいか否か(S36)を判定する。
When the processing of FIG. 6 is activated, the
抵抗フラグが1にセットされておらず(S32:NO)、且つ電圧差が第1電圧より小さい場合(S33:YES)、CPU71は、リレー41の駆動を解除してリレー接点41aをオフに制御する(S34)。これにより、スイッチング回路3bの入力側に抵抗器42c及び43の並列回路が挿入される。
When the resistance flag is not set to 1 (S32: NO) and the voltage difference is smaller than the first voltage (S33: YES), the
一方、抵抗フラグが1にセットされており(S32:YES)、且つ電圧差が第2電圧より大きくない場合(S36:NO)、CPU71は、サブルーチンのリターン値の電圧差が再び第1電圧より小さくなったか否かを判定する(S41)。電圧差が第1電圧より小さくない場合(S41:NO)、CPU71は、リレー接点44aをオフに制御することなく図6の処理を終了する。
On the other hand, when the resistance flag is set to 1 (S32: YES) and the voltage difference is not larger than the second voltage (S36: NO), the
リターン値の電圧差が再び第1電圧より小さくなった場合(S41:YES)、CPU71は、全てのリレー接点44aをオフに制御したか否かを判定するために、mがNであるか否かを判定する(S42)。mがNである場合(S42:YES)、即ち、既に全てのリレー接点44aをオフに制御した場合、CPU71は、そのまま図6の処理を終了する。
When the voltage difference between the return values becomes smaller than the first voltage again (S41: YES), the
これに対し、mがNではない場合(S42:NO)、CPU71は、mを1だけインクリメントした(S43)後、m番目のリレー接点44a(第2のリレー接点)をオフに制御して(S44)図6の処理を終了する。ステップS44の処理により、抵抗器42cに並列接続される抵抗器43の数が1つ少なくなり、スイッチング回路3bの入力側に挿入される抵抗器の合成抵抗が大きくなって、スイッチング回路3bに入力される交流電圧が更に低下する。
On the other hand, when m is not N (S42: NO), the
ステップS36で、リターン値の電圧差が第2電圧より大きい場合(S36:YES)、CPU71は、リレー接点41aをオンに制御した(S37)後、抵抗フラグを0にクリアする(S38)。その後、CPU71は、全てのリレー44の駆動を解除して全てのリレー接点44(第2のリレー接点)をオンに制御し(S39)、mを0に初期化して(S40)図6の処理を終了する。ステップS37からS40までの処理により、リレー接点41及び全てのリレー接点44aは、最初に図6の処理が起動されたときの状態に復帰する。
If the voltage difference between the return values is larger than the second voltage in step S36 (S36: YES), the
上述の実施の形態3にあっては、ピークホールド回路53にて、ダイオードブリッジDB1からの脈流電圧の振幅(即ちリレー接点41aのスイッチング回路3b側の交流電圧の振幅)を保持したが、実施の形態1と同様にリレー接点41aの交流電源2側の交流電圧の振幅を保持するように構成してもよい。この場合は、リレー接点41aをオフに制御した後に、スイッチング回路3bからの出力電流を検出するか、又は交流モータ22の回転数を検出し、検出した出力電流又は回転数に基づいて、更にオフに制御すべきリレー接点44aの数を決定すればよい。スイッチング回路3bからの直流電圧の大きさと、リレー接点41aの交流電源2側の交流電圧の振幅との差分に基づいて、更にオフに制御すべきリレー接点44aの数を決定してもよい。
In the above-described third embodiment, the
これに対し、本実施の形態3では、リレー接点41aがオフに制御されてスイッチング回路3bの入力側に抵抗器42c及び全ての抵抗器43を含む並列回路が挿入されたときに、ダイオードブリッジDB1からの脈流電圧の振幅が上記並列回路における電圧降下分だけ低下することに留意する。即ち、スイッチング回路3bからの直流電圧の大きさと、ダイオードブリッジDB1からの脈流電圧の振幅との差分が上記並列回路における電圧降下分だけ増大するため、リレー接点41aをオフに制御した直後に、上述の電圧差が第2電圧より大きいと判定されることがないように、第2電圧を第1電圧よりも十分に大きくしておく必要がある。
In contrast, in the third embodiment, when the
以上のように本実施の形態3によれば、上述の差分が第1電圧より小さくなったことによってリレー接点41aをオフに制御した場合、抵抗器43及びリレー接点44aの直列回路を1又は複数並列に接続した回路と抵抗器42cとの並列回路について、上述の差分が第2電圧より小さい範囲内で上述の差分に応じてリレー接点44aを順次オフに制御する。
従って、リレー接点41aをオフに制御する時にリレー接点44aがオンであるように構成することにより、上述の差分の低下に応じて最初にリレー接点41aをオフに制御し、続いてリレー接点44aをオフに制御することとなるため、抵抗器42cと1又は複数の抵抗器43との並列抵抗を段階的に大きくすることが可能となる。
As described above, according to the third embodiment, when the
Accordingly, by configuring the
(実施の形態4)
実施の形態3が、抵抗器43及びリレー接点44aの直列回路を1又は複数並列に接続した回路を抵抗器42cに並列接続する形態であるのに対し、実施の形態4は、抵抗器45及びリレー接点46aの並列回路を1又は複数直列に接続した回路を抵抗器42dに直列接続する形態である。以下では、実施の形態3と異なる点を中心に説明し、実施の形態1から3に対応する箇所には同様の符号を付してその説明を簡略化又は省略する。
(Embodiment 4)
In the third embodiment, a circuit in which one or a plurality of series circuits of the
図7は、本発明の実施の形態4に係るスイッチング電源の構成を示す回路図である。図中1dはスイッチング電源であり、スイッチング電源1dは、スイッチング回路3bと、リレー接点41aを有するリレー41と、リレー接点41aに並列に接続されており、リレー接点(第3のスイッチに相当)46aを有するリレー46及び抵抗器(第3の抵抗器に相当)45を含む並列回路と抵抗器42dとの直列回路とを備える。抵抗器42dに直列に接続された上記並列回路の数は1に限定されず、2以上であってもよい。スイッチング電源1dは、また、ピークホールド回路53と、抵抗器54,55の直列回路と、抵抗器56,57の直列回路と、制御部7とを備える。
FIG. 7 is a circuit diagram showing a configuration of a switching power supply according to Embodiment 4 of the present invention. In the figure, 1d is a switching power supply, and the switching
リレー46は、リレー接点46aが常閉接点であり、リレーコイル46bの一端が12V電源とサージ吸収用のダイオード46cのカソードとに接続されている。リレーコイル46bの他端は、ダイオード46cのアノードと、エミッタ接地のNPN型のトランジスタ46dのコレクタとに接続されている。トランジスタ46dのベースは、抵抗器46eを介して入出力ポート75における他のポートに接続されている。入出力ポート75における他のポートから抵抗器46eにロウレベルの信号が印加された場合、トランジスタ46dがオフしてリレーコイル46bの励磁が解除される(即ちリレー46の駆動が解除される)。これにより、リレー接点46aがオンして抵抗器45がバイパスされる。
In the
上述の構成において、不図示の電源スイッチがオンされて交流電源2がスイッチング電源1dに接続された場合、リレー41及び46が駆動されるまではリレー接点41aがオフであり、リレー接点46aがオンであるため、スイッチング回路3bの入力側に抵抗器42dが挿入されている。その後、PFC制御回路IC1b及び制御部7に不図示の電源電圧(例えば+5V)が供給されてPFC制御が開始されると共に、制御部7におけるCPU71が動作を開始する。
In the above configuration, when a power switch (not shown) is turned on and the
CPU71は、初期化処理にて、抵抗フラグを0にクリアすると共に、入出力ポート75における一のポート及び他のポートからロウレベルの信号を出力する。この場合、トランジスタ41d及び46dがオフを維持してリレー41及び46が駆動されないため、リレー接点41a及び44a夫々がオフ及びオンに維持される。即ち、スイッチング回路3bの入力側に抵抗器42dが挿入され続ける。
In the initialization process, the
その後、適当な時間が経過してスイッチング回路3bの出力電圧が目標の電圧に達した場合、CPU71は、入出力ポート75における一のポートからハイレベルの信号を出力する。これにより、トランジスタ41dがオンとなり、リレー41が駆動されて抵抗器42dがリレー接点41aでバイパスされる。以後、CPU71は、A/D変換器76により、スイッチング回路3bから出力される直流電圧の大きさと、スイッチング回路3bに入力される交流電圧の振幅とを時系列的に検出し、検出結果の差分の大小に基づいてリレー接点41a及び44aのオンオフを制御する。
Thereafter, when an appropriate time elapses and the output voltage of the
上述した制御部7の動作を示すフローチャートは、形式的には実施の形態3における図6に示すものと同様であるため、図6を流用して要点のみを説明する。なお、第2のリレー接点を第3のリレー接点と読み替える。ここでのNは、リレー46及び抵抗器45を含む並列回路の数を表し、mは、N個の並列回路に含まれるリレー接点46aのうちオフに制御されているリレー接点46aの数を表す。mの初期値は0である。N個の直列回路に含まれるN個の抵抗器45は、互いに抵抗値が異なっていることが好ましい。
Since the flowchart showing the operation of the control unit 7 described above is formally similar to that shown in FIG. 6 in the third embodiment, only the main points will be described with reference to FIG. The second relay contact is read as the third relay contact. Here, N represents the number of parallel circuits including the
図6の処理が起動された場合、CPU71は、電圧差算出に係るサブルーチンを呼び出した(S31)後、抵抗フラグが1にセットされているか否かを判定し(S32)、判定結果に応じてリターン値の電圧差が第1電圧より小さいか否か(S33)、又は電圧差が第2電圧より大きいか否か(S36)を判定する。
When the processing of FIG. 6 is activated, the
抵抗フラグが1にセットされておらず(S32:NO)、且つ電圧差が第1電圧より小さい場合(S33:YES)、CPU71は、リレー41の駆動を解除してリレー接点41aをオフに制御する(S34)。これにより、スイッチング回路3bの入力側に抵抗器42dが挿入される。
When the resistance flag is not set to 1 (S32: NO) and the voltage difference is smaller than the first voltage (S33: YES), the
一方、抵抗フラグが1にセットされており(S32:YES)、且つ電圧差が第2電圧より大きくない場合(S36:NO)、CPU71は、サブルーチンのリターン値の電圧差が再び第1電圧より小さくなったか否かを判定する(S41)。電圧差が第1電圧より小さくない場合(S41:NO)、CPU71は、リレー接点46aをオフに制御することなく図6の処理を終了する。
On the other hand, when the resistance flag is set to 1 (S32: YES) and the voltage difference is not larger than the second voltage (S36: NO), the
リターン値の電圧差が再び第1電圧より小さくなった場合(S41:YES)、CPU71は、全てのリレー接点46aをオフに制御したか否かを判定するために、mがNであるか否かを判定する(S42)。mがNである場合(S42:YES)、即ち、既に全てのリレー接点46aをオフに制御した場合、CPU71は、そのまま図6の処理を終了する。
When the voltage difference between the return values becomes smaller than the first voltage again (S41: YES), the
これに対し、mがNではない場合(S42:NO)、CPU71は、mを1だけインクリメントした(S43)後、m番目のリレー接点46a(第3のリレー接点)をオフに制御して(S44)図6の処理を終了する。ステップS44の処理により、抵抗器42dに直列接続される抵抗器45の数が1つ多くなり、スイッチング回路3bの入力側に挿入される抵抗器の合成抵抗が大きくなって、スイッチング回路3bに入力される交流電圧が更に低下する。
On the other hand, when m is not N (S42: NO), the
ステップS36で、リターン値の電圧差が第2電圧より大きい場合(S36:YES)、CPU71は、リレー接点41aをオンに制御した(S37)後、抵抗フラグを0にクリアする(S38)。その後、CPU71は、全てのリレー46の駆動を解除して全てのリレー接点46a(第3のリレー接点)をオンに制御し(S39)、mを0に初期化して(S40)図6の処理を終了する。ステップS37からS40までの処理により、リレー接点41及び全てのリレー接点46aは、最初に図6の処理が起動されたときの状態に復帰する。
If the voltage difference between the return values is larger than the second voltage in step S36 (S36: YES), the
上述の実施の形態4にあっては、ピークホールド回路53にて、ダイオードブリッジDB1からの脈流電圧の振幅(即ちリレー接点41aのスイッチング回路3b側の交流電圧の振幅)を保持したが、実施の形態1と同様にリレー接点41aの交流電源2側の交流電圧の振幅を保持するように構成してもよい。この場合は、リレー接点41aをオフに制御した後に、スイッチング回路3bからの出力電流を検出するか、又は交流モータ22の回転数を検出し、検出した出力電流又は回転数に基づいて、更にオフに制御すべきリレー接点46aの数を決定すればよい。スイッチング回路3bからの直流電圧の大きさと、リレー接点41aの交流電源2側の交流電圧の振幅との差分に基づいて、更にオフに制御すべきリレー接点46aの数を決定してもよい。
In the above-described fourth embodiment, the
これに対し、本実施の形態4では、リレー接点41aがオフに制御されてスイッチング回路3bの入力側に抵抗器42dが挿入されたときに、ダイオードブリッジDB1からの脈流電圧の振幅が抵抗器42dにおける電圧降下分だけ低下することに留意する。即ち、スイッチング回路3bからの直流電圧の大きさと、ダイオードブリッジDB1からの脈流電圧の振幅との差分が抵抗器42dにおける電圧降下分だけ増大するため、リレー接点41aをオフに制御した直後に、上述の電圧差が第2電圧より大きいと判定されることがないように、第2電圧を第1電圧よりも十分に大きくしておく必要がある。
On the other hand, in the fourth embodiment, when the
以上のように本実施の形態4によれば、上述の差分が第1電圧より小さくなったことによってリレー接点41aをオフに制御した場合、抵抗器45及びリレー接点46aの並列回路を1又は複数直列に接続した回路と抵抗器42dとの直列回路について、上述の差分が第2電圧より小さい範囲内で上述の差分に応じてリレー接点46aを順次オフに制御する。
従って、リレー接点41aをオフに制御する時にリレー接点46aがオンであるように構成することにより、上述の差分の低下に応じて最初にリレー接点41aをオフに制御し、続いてリレー接点46aをオフに制御することとなるため、抵抗器42dと1又は複数の抵抗器45との直列抵抗を段階的に大きくすることが可能となる。
As described above, according to the fourth embodiment, when the
Accordingly, by configuring the
(実施の形態5)
実施の形態1及び2、3、4夫々が、交流電源2からの交流電圧を直流電圧に変換して昇圧するスイッチング回路3a及び3bを備える形態であるのに対し、実施の形態5は、スイッチング回路3a又は3bで昇圧された直流電圧を降圧して低圧の直流電圧を出力する他のスイッチング回路を更に備える形態である。
(Embodiment 5)
Each of the first, second, third, and fourth embodiments is provided with switching
一般的に電源装置の制御回路又は制御ICで重大な異常が検出された場合に、制御回路又は制御ICが所謂ラッチ保護された状態となって動作を停止することがある。このような状態は、制御回路又は制御ICに供給される電源電圧が十分に低下して内部のラッチ回路がリセットされるまで継続する。 Generally, when a serious abnormality is detected in the control circuit or control IC of the power supply device, the control circuit or control IC may be in a so-called latch protected state and stop operating. Such a state continues until the power supply voltage supplied to the control circuit or the control IC is sufficiently lowered and the internal latch circuit is reset.
一方、上記電源装置の入力電圧がコンデンサで平滑された直流電圧である場合、このコンデンサを充電する上位の電源装置又は商用電源がオフされた後であっても、コンデンサに電荷が残留して上記制御回路又は制御ICの電源電圧が長時間低下しないのが実情である。 On the other hand, when the input voltage of the power supply device is a DC voltage smoothed by a capacitor, the charge remains in the capacitor even after the upper power supply device or commercial power supply for charging the capacitor is turned off. The actual situation is that the power supply voltage of the control circuit or control IC does not decrease for a long time.
これに対し、特開2006−166561号公報(以下、公報1という)には、過電流の発生時にラッチ保護動作を行う電源装置で、ラッチ解除時間短縮回路により2次側の過電流を検出した場合、入力側の平滑コンデンサの電荷を放電抵抗で放電させる技術が開示されている。また、特開2014−64376号公報(以下、公報2という)には、ラッチ保護動作時に発せられるラッチ信号により、制御回路に制御電圧を供給するコンデンサに蓄積された電荷を放電させる技術が開示されている。
On the other hand, Japanese Patent Laid-Open No. 2006-166561 (hereinafter referred to as “
しかしながら、制御回路又は制御ICがラッチ保護状態にあることが検知されない場合は、公報1及び2に開示された技術を適用することができない。このような電源装置で例えば上位の電源装置又は商用電源で瞬断が発生した場合、瞬断時間によっては制御回路又は制御ICにおける端子間電圧の関係が崩れてラッチ保護状態となり、復電したときに制御回路又は制御ICが動作しないという問題があった。
However, when it is not detected that the control circuit or the control IC is in the latch protection state, the techniques disclosed in the
本発明の実施の形態5に係るスイッチング電源は、入力される交流電圧が短時間だけ遮断された場合であっても、他のスイッチング回路でラッチ保護が発生するのを防止することを可能にするものである。 The switching power supply according to Embodiment 5 of the present invention makes it possible to prevent latch protection from occurring in other switching circuits even when the input AC voltage is cut off for a short time. Is.
図8は、本発明の実施の形態5に係るスイッチング電源の構成を示すブロック図である。図中100aはスイッチング電源であり、スイッチング電源100aは、上述のスイッチング電源1a(又は1b、1c、1dの何れか)と、スイッチング回路3a(又は3b)からの直流電圧を降圧するスイッチング回路(第2のスイッチング回路に相当)8と、スイッチング回路8への直流電圧の供給をオンオフするリレー接点(第4のスイッチに相当)91aを有するリレー91とを備える。
FIG. 8 is a block diagram showing a configuration of a switching power supply according to Embodiment 5 of the present invention. In the figure,
スイッチング回路8は、スイッチング回路3a(又は3b)からの直流電圧がリレー接点91aを介して一次コイルの一端に印加される降圧トランスT81と、降圧トランスT81の一次コイルに印加される電圧をスイッチングするFETを内蔵する降圧制御回路IC81とを備える。
The switching circuit 8 switches the voltage applied to the primary coil of the step-down transformer T81 and the step-down transformer T81 to which the DC voltage from the switching
降圧トランスT81は、二次コイルの一端が接地電位に接続されており、二次コイルの他端及びタップ夫々がダイオードD81及び82のアノードに接続されている。ダイオードD81及び82夫々のカソードと接地電位の間には、コンデンサC81及びC82が接続されている。 In the step-down transformer T81, one end of the secondary coil is connected to the ground potential, and the other end of the secondary coil and the tap are connected to the anodes of the diodes D81 and 82, respectively. Capacitors C81 and C82 are connected between the cathodes of the diodes D81 and 82 and the ground potential.
降圧制御回路IC81は、内蔵するFETのドレイン及びソース夫々が接続されているD端子及びS端子と、内部制御回路に電流を供給するためのVIN端子と、内部回路電源の基準電圧端子であるVDD端子と、フィードバック信号を入力するためのFB端子とを有する。 The step-down control circuit IC81 includes a D terminal and an S terminal to which the drain and source of the built-in FET are connected, a VIN terminal for supplying current to the internal control circuit, and a VDD that is a reference voltage terminal for the internal circuit power supply. A terminal and an FB terminal for inputting a feedback signal.
VIN端子及びD端子夫々は、降圧トランスT81の一次コイルの一端及び他端に接続されている。S端子は、接地電位に接続されている。VDD端子は、接地電位との間に安定化用のコンデンサC83が接続されており、ダイオードD81のカソードとの間に、ダイオードD81から電流が流れ込む方向に、ダイオードD83及び抵抗器R8の直列回路が接続されている。FB端子は、ダイオードD82のカソードとの間に帰還回路81が接続されており、接地電位との間にフィルタ82が接続されている。
Each of the VIN terminal and the D terminal is connected to one end and the other end of the primary coil of the step-down transformer T81. The S terminal is connected to the ground potential. A stabilization capacitor C83 is connected between the VDD terminal and the ground potential, and a series circuit of a diode D83 and a resistor R8 is connected to the cathode of the diode D81 in a direction in which current flows from the diode D81. It is connected. The
リレー91は、リレー接点91aが常開接点であり、リレーコイル91bの一端が接地電位に接続されている。リレーコイル91bの他端は、スイッチング回路3a(又は3b)からの直流電圧を分圧する抵抗器92,93からなる分圧回路(駆動回路に相当)の分圧点に接続されている。
In the
上述の構成において、降圧制御回路IC81が内蔵するFETによるスイッチング動作により、ダイオードD81及び82夫々のカソードから、+15V及び+5Vが出力される。降圧制御回路IC81は、VDD端子に流れ込む電流が一定値に達した場合、内蔵するFETをオンオフする信号の発信を停止させる。この状態は、所謂ラッチ保護された状態であり、VIN端子に印加される直流電圧が遮断されるまで復旧しない。 In the above-described configuration, + 15V and + 5V are output from the cathodes of the diodes D81 and 82 by the switching operation by the FET built in the step-down control circuit IC81. The step-down control circuit IC81 stops the transmission of a signal for turning on and off the built-in FET when the current flowing into the VDD terminal reaches a certain value. This state is a so-called latch-protected state and does not recover until the DC voltage applied to the VIN terminal is cut off.
このようなラッチ保護状態は、例えば交流電源2が瞬断したり、交流電源2との間を接続する不図示の電源スイッチが短時間のうちにオンオフされたりした場合、スイッチング回路3a(又は3b)が有するコンデンサC1に蓄積された電荷によって、VIN端子の電圧が十分に低下し切らないうちに再び上昇するときに発生することがある。
Such a latch protection state is, for example, when the
これに対し、本実施の形態5は、スイッチング回路3a(又は3b)からの直流電圧が一定の電圧より低下した場合に、スイッチング回路8への直流電圧の供給を速やかに停止する構成である。即ち、スイッチング回路3a(又は3b)からの直流電圧が所定の閾値より低くなった場合に、リレーコイル91bの励磁電流が減少してリレー91の駆動が解除され、リレー接点91aがオフする。
On the other hand, the fifth embodiment has a configuration in which the supply of the DC voltage to the switching circuit 8 is promptly stopped when the DC voltage from the switching
上記所定の閾値となり得る電圧値は、スイッチング回路3a(又は3b)が正常に動作しているときに出力する直流電圧の下限値より低く、且つ、スイッチング回路3a(又は3b)が動作を一旦停止した後に再開する過程で、スイッチング回路8に入力される直流電圧がそれ以上低下しない限り、降圧制御回路IC81がラッチ保護状態に陥ることがない電圧の下限値より高い電圧値である。スイッチング回路3a(又は3b)からの直流電圧が上記のような閾値より低下した場合は、スイッチング回路8への直流電圧の供給が停止されるため、その後スイッチング回路8への直流電圧の供給が再開された場合であっても、スイッチング回路8が正常にリセットされた状態から動作を再開する。
The voltage value that can be the predetermined threshold is lower than the lower limit value of the DC voltage that is output when the
以上のように本実施の形態5によれば、抵抗器92,93からなる分圧回路の分圧電圧がリレー91のリレーコイル91bに印加されることにより、スイッチング回路8へ直流電圧が供給される。
従って、スイッチング回路8への直流電圧の供給を、ソフトウェアの介在なしにハードウェア回路にてオンオフすることが可能となる。
As described above, according to the fifth embodiment, the divided voltage of the voltage dividing circuit composed of the
Accordingly, the supply of the DC voltage to the switching circuit 8 can be turned on / off by the hardware circuit without intervention of software.
(実施の形態6)
実施の形態5が、抵抗器92,93からなる分圧回路の分圧電圧で直接的にリレー91のリレーコイル91bを励磁してリレー91を駆動することにより、リレー接点91aを介してスイッチング電源8に直流電圧を供給する形態であるのに対し、実施の形態6は、上記分圧回路の分圧電圧に基づいてオンオフするFETを介してスイッチング電源8に直流電圧を供給する形態である。
(Embodiment 6)
In the fifth embodiment, the
図9は、本発明の実施の形態6に係るスイッチング電源の構成を示すブロック図である。図中100bはスイッチング電源であり、スイッチング電源100bは、上述のスイッチング電源1a(又は1b、1c、1dの何れか)と、スイッチング回路8と、スイッチング回路8への直流電圧の供給をオンオフするPチャネル型のFET(第4のスイッチに相当)94と、抵抗器92,93の接続点及び接地電位の間に接続されたツェナダイオード95及び抵抗器96の直列回路とを備える。
FIG. 9 is a block diagram showing a configuration of a switching power supply according to Embodiment 6 of the present invention. In the figure,
FET94は、ソースにスイッチング回路3a(又は3b)からの直流電圧が印加されており、ドレインからスイッチング回路8に直流電圧が供給される。FET94のソース及びゲート間には、抵抗器94aが接続されている。FET94のゲートは、抵抗器94bを介してNPN型のエミッタ接地のトランジスタ94cのコレクタに接続されている。トランジスタ94cのベースは、ツェナダイオード95のアノード及び抵抗器96の接続点に抵抗器94dを介して接続されている。抵抗器92,93,94a、94d,96、ダイオード95及びトランジスタ94cが駆動回路に相当する。
In the
上述の構成において、スイッチング回路3a(又は3b)からの直流電圧が所定の閾値より低くなった場合、抵抗器92,93からなる分圧回路の分圧電圧が、ツェナダイオード95のツェナ電圧にトランジスタ94cのベースエミッタ間の電圧を加えた電圧より高くなってトランジスタ94cがオンする。これにより、FET94がオフしてスイッチング回路8への直流電圧の供給が停止されるため、その後スイッチング回路8への直流電圧の供給が再開された場合であっても、スイッチング回路8がリセットされた状態から動作を再開する。
In the above-described configuration, when the DC voltage from the switching
以上のように実施の形態5又は6によれば、スイッチング回路3a(又は3b)からの直流電圧が所定の閾値より低い場合、スイッチング回路3a(又は3b)からの直流電圧を降圧するスイッチング回路8への直流電圧の供給をオフする。
従って、スイッチング回路3a(又は3b)からの直流電圧が所定の閾値より低いときに、スイッチング回路8への直流電圧の供給が積極的に停止させられるため、降圧制御回路IC81がラッチ保護状態に陥るのを防止することが可能となる。
As described above, according to the fifth or sixth embodiment, when the DC voltage from the switching
Accordingly, when the DC voltage from the switching
また、実施の形態5又は6によれば、スイッチング回路3a(又は3b)からの直流電圧を抵抗器92,93からなる分圧回路で分圧した電圧に基づいて、リレー接点91a(又はFET94)をオフする。
従って、分圧回路の分圧比を選択することにより、スイッチング回路3a(又は3b)からの直流電圧が所定の閾値より低くなったときにリレー接点91a(又はFET94)をオフすることが可能となる。
Further, according to the fifth or sixth embodiment, the relay contact 91a (or FET 94) is based on the voltage obtained by dividing the DC voltage from the switching
Therefore, by selecting the voltage dividing ratio of the voltage dividing circuit, the relay contact 91a (or FET 94) can be turned off when the DC voltage from the switching
更に、実施の形態6によれば、抵抗器92,93からなる分圧回路の分圧電圧で直接的にリレーコイル91bを駆動する必要がないため、実施の形態5の場合と比較して抵抗器92,93の抵抗値を大きくすることができ、FET94の駆動回路の消費電力を大幅に削減することが可能となる。
Furthermore, according to the sixth embodiment, since it is not necessary to directly drive the
今回開示された実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、各実施の形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。 The embodiment disclosed this time is to be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the meanings described above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims. In addition, the technical features described in each embodiment can be combined with each other.
以上の実施の形態に関し、更に以下の付記を開示する。 Regarding the above embodiment, the following additional notes are disclosed.
本発明の一態様に係るスイッチング電源は、交流電圧をスイッチング回路(3a又は3b)によるスイッチング動作で直流電圧に変換して昇圧するスイッチング電源(1a又は1b)において、前記スイッチング回路(3a又は3b)への交流電圧の供給をオンオフするスイッチ(41a)と、該スイッチ(41a)の両端間に接続された抵抗器(42a又は42b)と、前記スイッチング回路(3a又は3b)で昇圧した直流電圧の大きさと前記スイッチ(41a)の一端又は他端における交流電圧の振幅との差分の大小に応じて前記スイッチ(41a)のオンオフを制御する制御部(6又は7)とを備えることを特徴とする。 The switching power supply according to one aspect of the present invention is the switching power supply (1a or 1b) that converts an AC voltage into a DC voltage by a switching operation by the switching circuit (3a or 3b) and boosts the voltage. The switch (41a) for turning on / off the supply of AC voltage to the switch, the resistor (42a or 42b) connected between both ends of the switch (41a), and the DC voltage boosted by the switching circuit (3a or 3b) And a control unit (6 or 7) for controlling on / off of the switch (41a) according to the difference between the magnitude and the amplitude of the AC voltage at one end or the other end of the switch (41a). .
本願にあっては、抵抗器及びスイッチの並列回路を介してスイッチング回路に供給される交流電圧をスイッチング動作により直流電圧に変換して昇圧する。制御部は、スイッチング回路で昇圧した直流電圧の大きさと、上記並列回路の一端又は他端における交流電圧の振幅との差分が大から小に(又は小から大に)変化する間にスイッチをオンからオフに(又はオフからオンに)制御する。
これにより、スイッチング回路から出力される直流電圧の大きさと、外部からの交流電圧の振幅との差分が大から小に変化する間にスイッチがオンからオフに切り替わって、スイッチング回路の入力側に抵抗器が挿入される。
In the present application, the AC voltage supplied to the switching circuit via the parallel circuit of the resistor and the switch is converted into a DC voltage by a switching operation and boosted. The controller turns on the switch while the difference between the magnitude of the DC voltage boosted by the switching circuit and the amplitude of the AC voltage at one or the other end of the parallel circuit changes from large to small (or from small to large). Control from off to on (or off to on).
As a result, the switch is switched from ON to OFF while the difference between the magnitude of the DC voltage output from the switching circuit and the amplitude of the AC voltage from the outside changes from large to small, and a resistance is applied to the input side of the switching circuit. A vessel is inserted.
本発明の一態様に係るスイッチング電源は、前記抵抗器(42b)は、正の抵抗温度係数を有するPTC素子であることを特徴とする。 The switching power supply according to one aspect of the present invention is characterized in that the resistor (42b) is a PTC element having a positive resistance temperature coefficient.
本願にあっては、上述の差分が所定の第1電圧より小さい場合にスイッチをオフに制御して抵抗器のバイパスを解除し、その後、上述の差分が第1電圧よりも上昇して所定の第2電圧より大きくなった場合にスイッチをオンに制御して上記抵抗器をバイパスする。
これにより、上述の差分が所定の第1電圧より小さくなったときにスイッチング回路の入力側に抵抗器が挿入される。そして、上述の差分が第2電圧より大きくなったときに抵抗器の挿入が解除される。
In this application, when the above-mentioned difference is smaller than a predetermined first voltage, the switch is turned off to release the bypass of the resistor, and then the above-mentioned difference rises above the first voltage and reaches the predetermined voltage. When the voltage exceeds the second voltage, the switch is turned on to bypass the resistor.
Thereby, when the above-mentioned difference becomes smaller than the predetermined first voltage, a resistor is inserted on the input side of the switching circuit. And when the above-mentioned difference becomes larger than a 2nd voltage, insertion of a resistor is cancelled | released.
本発明の一態様に係るスイッチング電源は、前記制御部(6又は7)は、前記差分が第1電圧より小さい場合に前記スイッチ(41a)をオフし、前記スイッチ(41a)をオフした後、前記差分が前記第1電圧を上回る第2電圧より大きい場合に前記スイッチ(41a)をオンすることを特徴とする。 In the switching power supply according to an aspect of the present invention, the controller (6 or 7) turns off the switch (41a) when the difference is smaller than the first voltage, and turns off the switch (41a). The switch (41a) is turned on when the difference is larger than a second voltage exceeding the first voltage.
本願にあっては、上記抵抗器が正の抵抗温度係数を有するPTC素子であるため、スイッチング回路の立ち上がり時にスイッチがオフであるように構成した場合は、スイッチング回路への入力電流が自律的に制限される。 In the present application, since the resistor is a PTC element having a positive resistance temperature coefficient, when the switch is configured to be off at the time of startup of the switching circuit, the input current to the switching circuit is autonomously Limited.
本発明の一態様に係るスイッチング電源は、前記抵抗器(42c)に第2の抵抗器(43)及び第2のスイッチ(44a)の直列回路が並列に接続されており、前記制御部(7)は、前記スイッチ(41a)をオフした場合、前記差分が前記第2電圧より小さい範囲内で前記差分に応じて前記第2のスイッチ(44a)をオフすることを特徴とする。 In the switching power supply according to one aspect of the present invention, a series circuit of a second resistor (43) and a second switch (44a) is connected in parallel to the resistor (42c), and the control unit (7 ), When the switch (41a) is turned off, the second switch (44a) is turned off according to the difference within a range where the difference is smaller than the second voltage.
本願にあっては、上述の差分が第1電圧より小さくなったことによってスイッチをオフに制御した場合、第2の抵抗器及び第2のスイッチの直列回路と上記抵抗器との並列回路について、上述の差分が第2電圧より小さい範囲内で上述の差分に応じて第2のスイッチをオフに制御する。
これにより、スイッチをオフに制御する時に第2のスイッチがオンであるように構成した場合は、上述の差分の低下に応じて最初にスイッチがオフに制御され、続いて第2のスイッチがオフに制御されるため、抵抗器及び第2の抵抗器の並列抵抗が段階的に大きくなる。
In the present application, when the switch is controlled to be turned off because the difference is smaller than the first voltage, the second resistor and the series circuit of the second switch and the parallel circuit of the resistor, The second switch is controlled to be turned off according to the above difference within a range where the above difference is smaller than the second voltage.
Accordingly, when the second switch is turned on when the switch is controlled to be turned off, the switch is first controlled to be turned off in accordance with the decrease in the difference, and then the second switch is turned off. Therefore, the parallel resistance of the resistor and the second resistor increases stepwise.
本発明の一態様に係るスイッチング電源は、前記抵抗器(42d)に第3の抵抗器(45)及び第3のスイッチ(46a)の並列回路が直列に接続されており、前記制御部(7)は、前記スイッチ(41a)をオフした場合、前記差分が前記第2電圧より小さい範囲内で前記差分に応じて前記第3のスイッチ(46a)をオフすることを特徴とする。 In the switching power supply according to one aspect of the present invention, a parallel circuit of a third resistor (45) and a third switch (46a) is connected in series to the resistor (42d), and the control unit (7 ), When the switch (41a) is turned off, the third switch (46a) is turned off according to the difference within a range where the difference is smaller than the second voltage.
本願にあっては、上述の差分が第1電圧より小さくなったことによってスイッチをオフに制御した場合、第2の抵抗器及び第2のスイッチの並列回路と上記抵抗器との直列回路について、上述の差分が第2電圧より小さい範囲内で上述の差分に応じて第2のスイッチをオフに制御する。
これにより、スイッチをオフに制御する時に第2のスイッチがオンであるように構成した場合は、上述の差分の低下に応じて最初にスイッチがオフに制御され、続いて第2のスイッチがオフに制御されるため、抵抗器及び第2の抵抗器の直列抵抗が段階的に大きくなる。
In the present application, when the switch is controlled to be turned off because the difference is smaller than the first voltage, the second resistor and the parallel circuit of the second switch and the series circuit of the resistor, The second switch is controlled to be turned off according to the above difference within a range where the above difference is smaller than the second voltage.
Accordingly, when the second switch is turned on when the switch is controlled to be turned off, the switch is first controlled to be turned off in accordance with the decrease in the difference, and then the second switch is turned off. Therefore, the series resistance of the resistor and the second resistor increases stepwise.
本発明の一態様に係るスイッチング電源は、前記スイッチング回路(3a又は3b)からの直流電圧を降圧する第2のスイッチング回路(8)と、該第2のスイッチング回路(8)への直流電圧の供給をオンオフする第4のスイッチ(91a又は94)と、前記スイッチング回路(3a又は3b)からの直流電圧が所定の閾値より低い場合、前記第4のスイッチ(91a又は94)をオフする駆動回路とを備えることを特徴とする。 A switching power supply according to an aspect of the present invention includes a second switching circuit (8) that steps down a DC voltage from the switching circuit (3a or 3b), and a DC voltage to the second switching circuit (8). A fourth switch (91a or 94) for turning on / off the supply and a drive circuit for turning off the fourth switch (91a or 94) when the DC voltage from the switching circuit (3a or 3b) is lower than a predetermined threshold value It is characterized by providing.
本願にあっては、上述のスイッチング回路からの直流電圧が所定の閾値より低い場合、スイッチング回路からの直流電圧を降圧する第2のスイッチング回路への直流電圧の供給をオフする。
これにより、スイッチング回路からの直流電圧が所定の閾値より低くなったときに、第2のスイッチング回路の動作が積極的に停止させられる。
In the present application, when the DC voltage from the switching circuit is lower than a predetermined threshold, the supply of the DC voltage to the second switching circuit that steps down the DC voltage from the switching circuit is turned off.
Thus, when the DC voltage from the switching circuit becomes lower than a predetermined threshold, the operation of the second switching circuit is actively stopped.
本発明の一態様に係るスイッチング電源は、前記駆動回路は、前記スイッチング回路(3a又は3b)からの直流電圧を分圧する分圧回路(92,93)を有し、該分圧回路(92,93)の分圧電圧に基づいて前記第4のスイッチ(91a又は94)をオフすることを特徴とする。 In the switching power supply according to one aspect of the present invention, the drive circuit includes a voltage dividing circuit (92, 93) that divides a DC voltage from the switching circuit (3a or 3b). 93), the fourth switch (91a or 94) is turned off based on the divided voltage.
本願にあっては、上述のスイッチング回路からの直流電圧を分圧回路で分圧した電圧に基づいて、第4のスイッチをオフする。
これにより、スイッチング回路からの直流電圧が所定の閾値より低くなったときに第4のスイッチがオフするように、分圧回路の分圧比が選択される。
In the present application, the fourth switch is turned off based on the voltage obtained by dividing the DC voltage from the switching circuit by the voltage dividing circuit.
Thereby, the voltage dividing ratio of the voltage dividing circuit is selected so that the fourth switch is turned off when the DC voltage from the switching circuit becomes lower than the predetermined threshold value.
本発明の一態様に係るスイッチング電源は、前記第4のスイッチ(91a)は、前記分圧電圧がリレーコイル(91b)に印加されて駆動されるリレー(91)のリレー接点であることを特徴とする。 In the switching power supply according to one aspect of the present invention, the fourth switch (91a) is a relay contact of a relay (91) driven by applying the divided voltage to the relay coil (91b). And
本願にあっては、分圧回路の分圧電圧がリレーのリレーコイルに印加されることにより、第2のスイッチング回路へ直流電圧が供給される。
これにより、第2のスイッチング回路への直流電圧の供給が、ハードウェア回路にてオンオフされる。
In the present application, the DC voltage is supplied to the second switching circuit by applying the divided voltage of the voltage dividing circuit to the relay coil of the relay.
Thereby, the supply of the DC voltage to the second switching circuit is turned on / off by the hardware circuit.
1a、1b、1c、1d、100a、100b スイッチング電源
2 交流電源
21 インバータ回路
22 交流モータ
3a、3b スイッチング回路
DB1 ダイオードブリッジ
41、44、46 リレー
41a、44a、46a リレー接点
42a、42c、42d、43、45 抵抗器
42b PTC素子
53 ピークホールド回路
6 制御部
61 差動増幅器
66 比較器
7 制御部
71 CPU
72 ROM
75 入出力ポート
76 A/D変換器
8 スイッチング回路
IC81 降圧制御回路
91 リレー
91a リレー接点
92、93 抵抗器
1a, 1b, 1c, 1d, 100a, 100b
72 ROM
75 I / O port 76 A / D converter 8 Switching circuit IC81 Step-
Claims (8)
前記スイッチング回路への交流電圧の供給をオンオフするスイッチと、
該スイッチの両端間に接続された抵抗器と、
前記スイッチング回路で昇圧した直流電圧の大きさと前記スイッチの一端又は他端における交流電圧の振幅との差分の大小に応じて前記スイッチのオンオフを制御する制御部と
を備える
ことを特徴とするスイッチング電源。 In a switching power supply that boosts by converting AC voltage to DC voltage by switching operation by a switching circuit
A switch for turning on and off the supply of an alternating voltage to the switching circuit;
A resistor connected across the switch;
A switching power supply comprising: a control unit that controls on / off of the switch according to a difference between a magnitude of a DC voltage boosted by the switching circuit and an amplitude of an AC voltage at one end or the other end of the switch. .
前記制御部は、前記スイッチをオフした場合、前記差分が前記第2電圧より小さい範囲内で前記差分に応じて前記第2のスイッチをオフする
ことを特徴とする請求項3に記載のスイッチング電源。 A series circuit of a second resistor and a second switch is connected in parallel to the resistor,
The switching power supply according to claim 3, wherein when the switch is turned off, the control unit turns off the second switch in accordance with the difference within a range where the difference is smaller than the second voltage. .
前記制御部は、前記スイッチをオフした場合、前記差分が前記第2電圧より小さい範囲内で前記差分に応じて前記第3のスイッチをオフする
ことを特徴とする請求項3又は4に記載のスイッチング電源。 A parallel circuit of a third resistor and a third switch is connected in series to the resistor,
The said control part turns off the said 3rd switch according to the said difference within the range in which the said difference is smaller than the said 2nd voltage, when the said switch is turned off. The Claim 3 or 4 characterized by the above-mentioned. Switching power supply.
該第2のスイッチング回路への直流電圧の供給をオンオフする第4のスイッチと、
前記スイッチング回路からの直流電圧が所定の閾値より低い場合、前記第4のスイッチをオフする駆動回路と
を備えることを特徴とする請求項1から5の何れか1項に記載のスイッチング電源。 A second switching circuit for stepping down a DC voltage from the switching circuit;
A fourth switch for turning on and off the supply of a DC voltage to the second switching circuit;
The switching power supply according to any one of claims 1 to 5, further comprising: a drive circuit that turns off the fourth switch when a DC voltage from the switching circuit is lower than a predetermined threshold value.
前記スイッチング回路からの直流電圧を分圧する分圧回路を有し、
該分圧回路の分圧電圧に基づいて前記第4のスイッチをオフする
ことを特徴とする請求項6に記載のスイッチング電源。 The drive circuit is
A voltage dividing circuit for dividing a DC voltage from the switching circuit;
The switching power supply according to claim 6, wherein the fourth switch is turned off based on a divided voltage of the voltage dividing circuit.
ことを特徴とする請求項7に記載のスイッチング電源。 The switching power supply according to claim 7, wherein the fourth switch is a relay contact of a relay that is driven by applying the divided voltage to a relay coil.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016001988A JP2017123740A (en) | 2016-01-07 | 2016-01-07 | Switching power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016001988A JP2017123740A (en) | 2016-01-07 | 2016-01-07 | Switching power supply |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017123740A true JP2017123740A (en) | 2017-07-13 |
Family
ID=59306439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016001988A Pending JP2017123740A (en) | 2016-01-07 | 2016-01-07 | Switching power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017123740A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109756136A (en) * | 2017-11-01 | 2019-05-14 | Tdk株式会社 | Switching Power Supply |
| JP2019129670A (en) * | 2018-01-26 | 2019-08-01 | 新電元工業株式会社 | Power factor improving circuit and method of controlling the same |
| CN112821533A (en) * | 2021-01-11 | 2021-05-18 | 深圳威迈斯新能源股份有限公司 | Electric automobile power conversion system with PTC multiplexing into DCDC |
| JPWO2022113818A1 (en) * | 2020-11-30 | 2022-06-02 |
-
2016
- 2016-01-07 JP JP2016001988A patent/JP2017123740A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109756136A (en) * | 2017-11-01 | 2019-05-14 | Tdk株式会社 | Switching Power Supply |
| CN109756136B (en) * | 2017-11-01 | 2021-01-05 | Tdk株式会社 | Switching power supply |
| JP2019129670A (en) * | 2018-01-26 | 2019-08-01 | 新電元工業株式会社 | Power factor improving circuit and method of controlling the same |
| JPWO2022113818A1 (en) * | 2020-11-30 | 2022-06-02 | ||
| JP7355256B2 (en) | 2020-11-30 | 2023-10-03 | 株式会社村田製作所 | Transmission lines and electronic equipment |
| CN112821533A (en) * | 2021-01-11 | 2021-05-18 | 深圳威迈斯新能源股份有限公司 | Electric automobile power conversion system with PTC multiplexing into DCDC |
| CN112821533B (en) * | 2021-01-11 | 2023-06-09 | 深圳威迈斯新能源股份有限公司 | Electric automobile power conversion system for multiplexing PTC into DCDC |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105594110B (en) | Power conversion device | |
| JP5486604B2 (en) | Uninterruptible power system | |
| JP4566267B1 (en) | Power supply | |
| JP4487009B2 (en) | Power supply | |
| JP2012060714A (en) | Integrated circuit | |
| EP2866341A1 (en) | Power supply circuit and air conditioning apparatus provided with same | |
| US20160248318A1 (en) | Power converter and air conditioner | |
| JP6300664B2 (en) | Railway vehicle power circuit | |
| WO2016157307A1 (en) | Step-up device and converter device | |
| JP2017123740A (en) | Switching power supply | |
| US11539282B2 (en) | Switching control circuit and power supply circuit | |
| JP2007288979A (en) | Dc power supply apparatus | |
| JP2006087235A (en) | Power factor improvement connection and control circuit thereof | |
| WO2011077919A1 (en) | Reverse recovery current prevention device, and motor driving device | |
| JP4466866B2 (en) | Switching power supply | |
| JP6319120B2 (en) | Air conditioner | |
| KR20190090542A (en) | Active power filter and air conditioner comprising the same | |
| JP2017060236A (en) | Charger | |
| JP2016111729A (en) | Inverter device | |
| JP6220634B2 (en) | Power supply | |
| CN113424423A (en) | Double step-down chopper circuit | |
| JP6371226B2 (en) | Switching power supply with reverse current protection | |
| JP7439412B2 (en) | power converter | |
| JP2003222417A (en) | Air conditioner | |
| JP7049770B2 (en) | Power converter and motor drive system |