JP2017117844A - Semiconductor light emitting element and manufacturing method of the same - Google Patents

Semiconductor light emitting element and manufacturing method of the same Download PDF

Info

Publication number
JP2017117844A
JP2017117844A JP2015248896A JP2015248896A JP2017117844A JP 2017117844 A JP2017117844 A JP 2017117844A JP 2015248896 A JP2015248896 A JP 2015248896A JP 2015248896 A JP2015248896 A JP 2015248896A JP 2017117844 A JP2017117844 A JP 2017117844A
Authority
JP
Japan
Prior art keywords
layer
light emitting
semiconductor light
barrier layer
doped region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015248896A
Other languages
Japanese (ja)
Other versions
JP6725242B2 (en
Inventor
直樹 曽根
Naoki Sone
直樹 曽根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koito Manufacturing Co Ltd
Original Assignee
Koito Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koito Manufacturing Co Ltd filed Critical Koito Manufacturing Co Ltd
Priority to JP2015248896A priority Critical patent/JP6725242B2/en
Publication of JP2017117844A publication Critical patent/JP2017117844A/en
Application granted granted Critical
Publication of JP6725242B2 publication Critical patent/JP6725242B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor light emitting element and a manufacturing method of the same which enable proper doping of an impurity from an initial stage of growth of an electron block layer.SOLUTION: A semiconductor light emitting element including a multiquantum well active layer where barrier layers and well layers are alternately laminated one by one; and an electron block layer formed on the multiquantum well active layer, in which a last barrier layer as an uppermost layer of the barrier layers includes a doped region doped with an impurity the same with an impurity doped in the electron block layer.SELECTED DRAWING: Figure 3

Description

本発明は、半導体発光素子およびその製造方法に関し、特に多重量子井戸構造と電子ブロック層を備える半導体発光素子およびその製造方法に関する。   The present invention relates to a semiconductor light emitting device and a method for manufacturing the same, and more particularly to a semiconductor light emitting device including a multiple quantum well structure and an electron block layer and a method for manufacturing the same.

従来から、発光ダイオードなどの半導体発光素子の発光効率を高めるために、活性層として障壁層と井戸層を交互に積層した多重量子井戸(MQW:Multi Quantum Well)構造が採用されている。また、MQW活性層を構成する最上層の障壁層であるラストバリア層上に、障壁層よりも電子障壁が高い材料で電子ブロック層を形成し、p型半導体層側にキャリアがオーバーフローすることを防止して、MQW活性層へのキャリアの閉じ込めを高めるものも提案されている(例えば特許文献1,2等)。   Conventionally, in order to increase the light emission efficiency of a semiconductor light emitting device such as a light emitting diode, a multiple quantum well (MQW) structure in which barrier layers and well layers are alternately stacked as an active layer has been adopted. Further, an electron block layer is formed of a material having an electron barrier higher than that of the barrier layer on the last barrier layer which is the uppermost barrier layer constituting the MQW active layer, and carriers overflow to the p-type semiconductor layer side. Some have been proposed to prevent the trapping of carriers in the MQW active layer (for example, Patent Documents 1 and 2).

このような半導体発光素子では、活性層の上下に形成されたp型層とn型層からそれぞれホールと電子を注入して活性層で発光再結合させるため、p型層とn型層には適切な不純物濃度をドープする必要がある。また、電子ブロック層にp型不純物をドープすることで、電子ブロック層のキャリアに対する障壁を高くして、発光層からのキャリアのオーバーフロー防止効果を高めている。   In such a semiconductor light emitting device, holes and electrons are injected from the p-type layer and the n-type layer formed above and below the active layer, respectively, and light emission is recombined in the active layer. It is necessary to dope with an appropriate impurity concentration. Further, by doping the electron block layer with a p-type impurity, the barrier of the electron block layer to the carriers is increased, and the effect of preventing the overflow of carriers from the light emitting layer is enhanced.

図12は、従来技術における半導体発光素子のラストバリア層と電子ブロック層の成長温度と不純物原料の供給を示すタイミングチャートである。窒化物系材料を用いた半導体発光素子では、ラストバリア層であるGaN層を成長させた後に、p型不純物であるMgをドープしたAlGaN層を電子ブロック層として成長させる。   FIG. 12 is a timing chart showing the growth temperature of the last barrier layer and the electron block layer of the semiconductor light emitting device and the supply of the impurity material in the prior art. In a semiconductor light emitting device using a nitride material, after growing a GaN layer as a last barrier layer, an AlGaN layer doped with Mg as a p-type impurity is grown as an electron block layer.

図12に示すように、ラストバリア層の成長工程では成長温度を800℃に維持し、その間は窒素原料となるアンモニアとガリウム原料となるTEG(Triethylgallium)を流してGaN層を成長させる。次に、アンモニアの流量は維持してTEGの供給を停止し、温度を800℃から1000℃まで昇温する。この昇温工程では、ガリウム原料であるTEGの供給が停止しているのでGaN層の成長は中断している。   As shown in FIG. 12, in the growth process of the last barrier layer, the growth temperature is maintained at 800 ° C., and during that time, ammonia as a nitrogen material and TEG (Triethylgallium) as a gallium material are flown to grow a GaN layer. Next, the supply of TEG is stopped while maintaining the flow rate of ammonia, and the temperature is raised from 800 ° C. to 1000 ° C. In this temperature raising step, the growth of the GaN layer is interrupted because the supply of TEG, which is a gallium raw material, is stopped.

次に、p型不純物としてMgを含んだAlGaN電子ブロック層の成長工程では成長温度1000℃に維持し、その間はアンモニアとTMG(Trimethylgallium)とTMA(Trimethylaluminium)とCp2Mg(Bis(cyclopentadienyl)magnesium)を供給する。このように、従来技術ではラストバリア層を成長した後に昇温工程で成長を中断し、昇温後に電子ブロック層の成長開始と同時にMg原料であるCp2Mgの供給を開始して、電子ブロック層にp型不純物であるMgをドープしている。 Next, in the growth process of the AlGaN electron block layer containing Mg as a p-type impurity, the growth temperature is maintained at 1000 ° C., and during that time, ammonia, TMG (Trimethylgallium), TMA (Trimethylaluminum), and Cp 2 Mg (Bis (Cyclopentadienyl) magnesium) are used. ). As described above, in the prior art, after the last barrier layer is grown, the growth is interrupted in the temperature raising step, and after the temperature rise, the supply of Cp 2 Mg as the Mg raw material is started simultaneously with the start of the growth of the electron block layer. The layer is doped with Mg, which is a p-type impurity.

特開2001−015809号公報JP 2001-015809 A 特開2009−130097号公報JP 2009-130097 A

しかし従来技術では、電子ブロック層の成長開始と同時にMgドープを開始していることから、成長初期段階では装置雰囲気中のMg密度が低く、Mg原料が取り込まれにくく半導体層中の不純物濃度が低くなってしまう。電子ブロック層の成長が継続していくと、徐々に半導体層中にMgが取り込まれていくが、成長初期に低濃度領域があるため電子ブロック層全体の不純物濃度は低下してしまう。また、電子ブロック層の発光層側で不純物濃度が低いと、発光層に対するホールの注入効率も低下し、発光層からのキャリアオーバーフロー防止効果も低下してしまうため、半導体発光素子の発光効率が低下してしまう。   However, in the prior art, since Mg doping is started at the same time as the growth of the electron block layer, the Mg density in the device atmosphere is low at the initial stage of growth, and the impurity concentration in the semiconductor layer is low due to the difficulty of taking in the Mg raw material. turn into. As the growth of the electron blocking layer continues, Mg is gradually taken into the semiconductor layer, but the impurity concentration of the entire electron blocking layer is lowered because there is a low concentration region in the early stage of growth. Also, if the impurity concentration is low on the light-emitting layer side of the electron blocking layer, the hole injection efficiency to the light-emitting layer also decreases, and the effect of preventing carrier overflow from the light-emitting layer also decreases, so the light-emitting efficiency of the semiconductor light-emitting element decreases. Resulting in.

そこで本発明は、上記従来の問題点に鑑みなされたものであり、電子ブロック層の成長初期段階から不純物を適切にドープすることができる半導体発光素子およびその製造方法を提供することを目的とする。   Accordingly, the present invention has been made in view of the above-described conventional problems, and an object thereof is to provide a semiconductor light-emitting element capable of appropriately doping impurities from the initial growth stage of the electron block layer and a method for manufacturing the same. .

上記課題を解決するために、本発明の半導体発光素子は、障壁層と井戸層を交互に積層した多重量子井戸活性層と、前記多重量子井戸活性層の上に形成された電子ブロック層とを備える半導体発光素子であって、前記障壁層のうち最上層であるラストバリア層は、前記電子ブロック層にドープされた不純物と同じ不純物をドープしたドープ領域を備えていることを特徴とする。   In order to solve the above problems, a semiconductor light emitting device of the present invention comprises a multiple quantum well active layer in which barrier layers and well layers are alternately stacked, and an electron block layer formed on the multiple quantum well active layer. The last barrier layer, which is the uppermost layer among the barrier layers, includes a doped region doped with the same impurity as the impurity doped in the electron blocking layer.

このような本発明の半導体発光素子では、ラストバリア層の成長段階から電子ブロック層と同じ不純物をドープしているため、電子ブロック層の成長初期段階から十分に不純物を半導体層内に取り込ませることができ、不純物を適切にドープすることが可能となる。   In such a semiconductor light emitting device of the present invention, since the same impurity as the electron block layer is doped from the growth stage of the last barrier layer, the impurity can be sufficiently taken into the semiconductor layer from the initial growth stage of the electron block layer. It becomes possible to dope impurities appropriately.

また、前記ドープ領域の不純物濃度は、前記電子ブロック層の不純物濃度よりも低くてもよい。   The impurity concentration of the doped region may be lower than the impurity concentration of the electron block layer.

また、前記ラストバリア層は、前記不純物をドープしないノンドープ領域をさらに備え、前記ドープ領域は前記ノンドープ領域の上に形成されてもよい。   The last barrier layer may further include a non-doped region that is not doped with the impurity, and the doped region may be formed on the non-doped region.

また、前記ラストバリア層の膜厚は、20nm以上30nm以下の範囲であり、前記ドープ領域の厚さは15nm以下としてもよい。   The last barrier layer may have a thickness in the range of 20 nm to 30 nm, and the doped region may have a thickness of 15 nm or less.

また、前記ラストバリア層の膜厚は、他の前記障壁層の膜厚よりも厚くしてもよい。   The film thickness of the last barrier layer may be larger than the film thickness of the other barrier layers.

上記課題を解決するために、本発明の半導体発光素子の製造方法は、障壁層と井戸層を交互に積層した多重量子井戸活性層を成長させ、前記多重量子井戸活性層の上に電子ブロック層を成長させ半導体発光素子の製造方法であって、前記障壁層のうち最上層であるラストバリア層を成長させる工程は、前記電子ブロック層にドープする不純物をドープせずに結晶成長させるノンドープ領域成長工程と、前記不純物をドープして結晶成長させるドープ領域成長工程とを備えることを特徴とする。   In order to solve the above-described problems, a method of manufacturing a semiconductor light emitting device according to the present invention includes growing a multiple quantum well active layer in which barrier layers and well layers are alternately stacked, and forming an electron block layer on the multiple quantum well active layer. A method of manufacturing a semiconductor light emitting device by growing a last barrier layer, which is the uppermost layer of the barrier layers, is a non-doped region growth in which crystal growth is performed without doping an impurity to be doped in the electron blocking layer. And a doped region growing step of growing the crystal by doping the impurities.

このような本発明の半導体発光素子の製造方法では、ラストバリア層を成長させる工程にドープ領域成長工程を備えているため、電子ブロック層の成長初期段階から十分に不純物を半導体層内に取り込ませることができ、不純物を適切にドープすることが可能となる。   In such a method of manufacturing a semiconductor light emitting device according to the present invention, since the process of growing the last barrier layer includes a doped region growth process, impurities are sufficiently taken into the semiconductor layer from the initial growth stage of the electron block layer. And it becomes possible to dope impurities appropriately.

本発明では、電子ブロック層の成長初期段階から不純物を適切にドープすることができる半導体発光素子およびその製造方法を提供することができる。   The present invention can provide a semiconductor light emitting device capable of appropriately doping impurities from the initial growth stage of the electron blocking layer and a method for manufacturing the same.

第1実施形態における半導体発光素子1の層構造を示す模式図である。It is a schematic diagram which shows the layer structure of the semiconductor light-emitting device 1 in 1st Embodiment. 図1に示した発光層14の構造を詳細に説明する模式図である。It is a schematic diagram explaining the structure of the light emitting layer 14 shown in FIG. 1 in detail. 第1実施形態におけるラストバリア層14cと電子ブロック層15の成長温度と不純物原料の供給を示すタイミングチャートである。6 is a timing chart showing the growth temperature of the last barrier layer 14c and the electron block layer 15 and the supply of impurity materials in the first embodiment. ラストバリア層14cにドープ領域を形成しない比較例におけるSIMSプロファイルである。It is a SIMS profile in a comparative example in which a doped region is not formed in the last barrier layer 14c. ラストバリア層14cにドープ領域を5nm形成した実施例1におけるSIMSプロファイルである。It is a SIMS profile in Example 1 which formed 5 nm of dope area | regions in the last barrier layer 14c. 図5に示したMg濃度のみの不純物濃度プロファイルである。It is an impurity concentration profile of only Mg concentration shown in FIG. ラストバリア層14cにドープ領域を10nm形成した実施例2におけるSIMSプロファイルである。It is a SIMS profile in Example 2 which formed 10 nm of dope area | regions in the last barrier layer 14c. ラストバリア層14cにドープ領域を15nm形成した実施例3におけるSIMSプロファイルである。It is a SIMS profile in Example 3 in which a doped region of 15 nm was formed in the last barrier layer 14c. 比較例および実施例1〜3の相対発光強度を示す表である。It is a table | surface which shows the relative light emission intensity of a comparative example and Examples 1-3. 第2実施形態におけるラストバリア層14cと電子ブロック層15の成長温度と不純物原料の供給を示すタイミングチャートである。It is a timing chart which shows supply temperature of the growth temperature of the last barrier layer 14c and the electron block layer 15, and impurity raw material in 2nd Embodiment. 第3実施形態におけるラストバリア層14cと電子ブロック層15の成長温度と不純物原料の供給を示すタイミングチャートである。It is a timing chart which shows supply temperature of the growth temperature and impurity raw material of the last barrier layer 14c and the electronic block layer 15 in 3rd Embodiment. 従来技術における半導体発光素子のラストバリア層と電子ブロック層の成長温度と不純物原料の供給を示すタイミングチャートである。It is a timing chart which shows supply temperature of the growth temperature and impurity raw material of the last barrier layer and electron block layer of the semiconductor light-emitting device in a prior art.

(第1実施形態)
以下、本発明の実施の形態について、図面を参照して詳細に説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付すものとし、適宜重複した説明は省略する。
(First embodiment)
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The same or equivalent components, members, and processes shown in the drawings are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate.

図1は、本実施形態における半導体発光素子1の層構造を示す模式図である。半導体発光素子1は、サファイア基板10上に、GaNバッファ層11と、GaN下地層12と、n型AlGaN下地層13と、発光層14と、電子ブロック層15と、p型GaNコンタクト層16とを備えている。   FIG. 1 is a schematic view showing a layer structure of a semiconductor light emitting device 1 in the present embodiment. The semiconductor light emitting device 1 includes a GaN buffer layer 11, a GaN foundation layer 12, an n-type AlGaN foundation layer 13, a light emitting layer 14, an electron block layer 15, and a p-type GaN contact layer 16 on a sapphire substrate 10. It has.

サファイア基板10は、サファイア単結晶のc面を主面として切り出した基板である。ここではc面を主面とするサファイア基板10を示したが、c面から所定の結晶軸方向に傾斜させたオフ基板としてもよく、c面以外のa面やm面、r面やその他の高次数な面方位を主面としてもよい。   The sapphire substrate 10 is a substrate cut out with the c-plane of the sapphire single crystal as the main surface. Although the sapphire substrate 10 having the c-plane as the main surface is shown here, it may be an off-substrate tilted from the c-plane in a predetermined crystal axis direction, and a-plane other than the c-plane, m-plane, r-plane, and other A high-order plane orientation may be used as the principal plane.

GaNバッファ層11は、サファイア基板10の主面に形成したGaNからなる緩衝層であり、例えば500℃程度の比較的低温で成長される。GaN下地層12は、意図的に不純物を含まないノンドープとして成長されたGaNの単結晶からなる層である。GaN下地層12の膜厚としては例えば3000nm程度であるが、必要に応じて適宜調整してもよい。n型AlGaN下地層13は、n型不純物としてSiをドープされたGaNの単結晶からなる層である。n型AlGaN下地層13の膜厚としては例えば3000nm程度であり、不純物濃度としては例えば1×1019cm-3程度であるが、必要に応じて適宜調整してもよい。 The GaN buffer layer 11 is a buffer layer made of GaN formed on the main surface of the sapphire substrate 10 and is grown at a relatively low temperature of about 500 ° C., for example. The GaN underlayer 12 is a layer made of a single crystal of GaN that is intentionally grown as non-doped without impurities. The film thickness of the GaN foundation layer 12 is, for example, about 3000 nm, but may be adjusted as necessary. The n-type AlGaN foundation layer 13 is a layer made of a single crystal of GaN doped with Si as an n-type impurity. The thickness of the n-type AlGaN underlayer 13 is, for example, about 3000 nm and the impurity concentration is, for example, about 1 × 10 19 cm −3 , but may be adjusted as necessary.

発光層14は、井戸層と障壁層(バリア層)を交互に積層した多重量子井戸活性層である。電子ブロック層15は、発光層14上に形成されてキャリアのオーバーフローを防止するための半導体層であり、障壁層よりも電子に対する障壁が大きな材料で構成されている。p型GaNコンタクト層16は、p型不純物としてMgをドープされたGaNの単結晶からなる層である。   The light emitting layer 14 is a multiple quantum well active layer in which well layers and barrier layers (barrier layers) are alternately stacked. The electron blocking layer 15 is a semiconductor layer that is formed on the light emitting layer 14 to prevent carrier overflow, and is made of a material that has a larger barrier to electrons than the barrier layer. The p-type GaN contact layer 16 is a layer made of a single crystal of GaN doped with Mg as a p-type impurity.

p型GaNコンタクト層16の不純物濃度としては例えば1×1019cm-3程度であるが、1×1018cm-3〜5×1020cm-3程度の範囲であればよい。p型GaNコンタクト層16の好ましい膜厚の範囲としては50〜150nmであり、より好ましくは80〜100nmである。 The impurity concentration of the p-type GaN contact layer 16 is, for example, about 1 × 10 19 cm −3 , but may be in the range of about 1 × 10 18 cm −3 to 5 × 10 20 cm −3 . The preferred film thickness range of the p-type GaN contact layer 16 is 50 to 150 nm, more preferably 80 to 100 nm.

図1では半導体発光素子1に電極を示していないが、半導体発光素子として公知の電極構造を採用しても良く、例えばn型AlGaN下地層13が露出するまで半導体層の一部領域をエッチングしてn側電極を形成し、p型GaNコンタクト層16上にp側電極を形成する。発光層14、電子ブロック層15、p型GaNコンタクト層16の構造についての詳細は後述する。   Although no electrode is shown in the semiconductor light emitting device 1 in FIG. 1, a known electrode structure may be adopted as the semiconductor light emitting device. For example, a partial region of the semiconductor layer is etched until the n-type AlGaN underlayer 13 is exposed. An n-side electrode is formed, and a p-side electrode is formed on the p-type GaN contact layer 16. Details of the structure of the light emitting layer 14, the electron blocking layer 15, and the p-type GaN contact layer 16 will be described later.

ここでバッファ層、GaN下地層、p型コンタクト層を構成する材料として、GaNバッファ層11、GaN下地層12、n型AlGaN下地層13、p型GaNコンタクト層16を例として挙げたが、各層ともGaNやAlGaN、InGaN、InAlGaNなどの他の材料を用いてもよい。例えば、ノンドープの下地層とn型ドープの下地層をともにGaN層としてもよく、ともにAlGaN層としてもよい。また、必要に応じてクラッド層や電流狭窄層、電流拡散層など、半導体発光素子に用いられる従来公知の構造を適用してもよい。   Here, the GaN buffer layer 11, the GaN foundation layer 12, the n-type AlGaN foundation layer 13, and the p-type GaN contact layer 16 are given as examples of materials constituting the buffer layer, the GaN foundation layer, and the p-type contact layer. Any other material such as GaN, AlGaN, InGaN, or InAlGaN may be used. For example, both the non-doped base layer and the n-type doped base layer may be GaN layers, or both may be AlGaN layers. Further, conventionally known structures used for semiconductor light emitting devices such as a clad layer, a current confinement layer, and a current diffusion layer may be applied as necessary.

図2は、図1に示した発光層14の構造を詳細に説明する模式図である。図2に示すように本実施形態の発光層14は、バリア層14aと井戸層14bを交互に5周期繰り返して形成し、最後の井戸層14b上にラストバリア層14cが形成された構造である。バリア層14aとしては例えば膜厚が12nmのGaN層が挙げられ、井戸層14bとしては例えば膜厚が3nmのInGaN層が挙げられる。   FIG. 2 is a schematic diagram for explaining in detail the structure of the light emitting layer 14 shown in FIG. As shown in FIG. 2, the light emitting layer 14 of the present embodiment has a structure in which barrier layers 14a and well layers 14b are alternately repeated for five periods, and a last barrier layer 14c is formed on the last well layer 14b. . Examples of the barrier layer 14a include a GaN layer having a thickness of 12 nm, and examples of the well layer 14b include an InGaN layer having a thickness of 3 nm.

バリア層14aの好ましい膜厚の範囲としては5〜15nmであり、より好ましくは8〜12nmである。井戸層14bの好ましい膜厚の範囲としては2〜4nmであり、より好ましくは2.5〜3.5nmである。ラストバリア層14cは、バリア層14aと同じ材料であるGaNにより構成され、その膜厚はバリア層14aよりも厚く形成され、好ましい膜厚の範囲はバリア層14aの1.5〜3倍程度の膜厚の15〜30nmであり、より好ましくは20〜30nmである。   The preferable film thickness range of the barrier layer 14a is 5 to 15 nm, and more preferably 8 to 12 nm. The preferable thickness range of the well layer 14b is 2 to 4 nm, and more preferably 2.5 to 3.5 nm. The last barrier layer 14c is made of GaN, which is the same material as the barrier layer 14a, and has a film thickness that is thicker than that of the barrier layer 14a. A preferable film thickness range is about 1.5 to 3 times that of the barrier layer 14a. The film thickness is 15 to 30 nm, and more preferably 20 to 30 nm.

電子ブロック層15は、ラストバリア層14cの上に形成されており、ラストバリア層14cよりも電子に対する障壁が大きい材料で構成されて、多重量子井戸構造の発光層14からp型GaNコンタクト層16へのキャリアのオーバーフローを防止する。電子ブロック層15としては、例えばp型不純物としてMgが1×1018cm-3〜5×1020cm-3程度ドープされたp型AlGaN層であり、好ましい膜厚の範囲は10〜40nmであり、より好ましくは20〜30nmである。 The electron blocking layer 15 is formed on the last barrier layer 14c and is made of a material having a larger barrier to electrons than the last barrier layer 14c. The electron blocking layer 15 extends from the light emitting layer 14 having the multiple quantum well structure to the p-type GaN contact layer 16. To prevent carrier overflow. The electron blocking layer 15 is, for example, a p-type AlGaN layer doped with about 1 × 10 18 cm −3 to 5 × 10 20 cm −3 of Mg as a p-type impurity, and a preferable thickness range is 10 to 40 nm. Yes, more preferably 20 to 30 nm.

ここではバリア層14a及びラストバリア層14cを構成する材料としてGaNを挙げ、井戸層14bを構成する材料としてInGaNを挙げ、電子ブロック層15を構成する材料としてAlGaNを挙げたが、他の材料であってもよい。また、図2では発光層14として5周期の多重量子井戸構造を示したが、周期数は適宜調整してもよい。   Here, GaN is given as a material constituting the barrier layer 14a and the last barrier layer 14c, InGaN is given as a material constituting the well layer 14b, and AlGaN is given as a material constituting the electron block layer 15, but other materials are used. There may be. 2 shows a multi-quantum well structure having five periods as the light emitting layer 14, the number of periods may be adjusted as appropriate.

次に、本実施形態の半導体発光素子1の製造方法を説明する。半導体発光素子1は、従来から用いられている有機金属気相成長法(MOCVD: Metal Organic Chemical Vapor Deposition)により各層を成長することで製造される。本実施形態の半導体発光素子1の製造方法の一部として、ラストバリア層14cと電子ブロック層15の成長温度と不純物原料の供給を示すタイミングチャートを図3に示す。   Next, a method for manufacturing the semiconductor light emitting device 1 of this embodiment will be described. The semiconductor light emitting device 1 is manufactured by growing each layer by a conventionally used metal organic chemical vapor deposition (MOCVD) method. FIG. 3 shows a timing chart showing the growth temperature of the last barrier layer 14c and the electron block layer 15 and the supply of impurity materials as part of the method for manufacturing the semiconductor light emitting device 1 of the present embodiment.

はじめに、MOCVD装置の反応炉にサファイア基板10を設置し、基板温度を500℃まで上昇させ、キャリアガスとして水素を流しながら、原料ガスとしてTMGおよびアンモニアを供給する。これにより、サファイア基板10の主面上に低温バッファ層であるGaNバッファ層11を数百nmの膜厚で形成する。   First, the sapphire substrate 10 is installed in the reactor of the MOCVD apparatus, the substrate temperature is raised to 500 ° C., and TMG and ammonia are supplied as source gases while flowing hydrogen as a carrier gas. Thereby, the GaN buffer layer 11 which is a low-temperature buffer layer is formed on the main surface of the sapphire substrate 10 with a film thickness of several hundred nm.

次に、基板温度を1000℃まで上昇させて、キャリアガスとして水素を流しながら、原料ガスとしてTMGおよびアンモニアを供給する。これによりGaNバッファ層11上にGaN下地層12を3000nmの膜厚で形成する。   Next, the substrate temperature is raised to 1000 ° C., and TMG and ammonia are supplied as source gases while flowing hydrogen as a carrier gas. As a result, the GaN foundation layer 12 is formed on the GaN buffer layer 11 to a thickness of 3000 nm.

次に、基板温度を1000℃に維持してキャリアガスとして水素を流し、原料ガスであるTMGとアンモニアと、ドーパントガスであるシラン(SiH4)を供給する。これにより、GaN下地層12上にn型不純物であるSiがドープされたn型AlGaN下地層13を3000nmの膜厚で形成する。   Next, hydrogen is supplied as a carrier gas while maintaining the substrate temperature at 1000 ° C., and TMG and ammonia as source gases and silane (SiH 4) as a dopant gas are supplied. As a result, an n-type AlGaN underlayer 13 doped with Si as an n-type impurity is formed on the GaN underlayer 12 with a film thickness of 3000 nm.

次に、基板温度を800℃まで下げ、キャリアガスとして窒素を流しながら、原料ガスであるTEGおよびアンモニアを供給する。これによりn型AlGaN下地層13上にバリア層(障壁層)14aとしてGaN層を12nmの膜厚で形成する。   Next, the substrate temperature is lowered to 800 ° C., and TEG and ammonia which are raw material gases are supplied while flowing nitrogen as a carrier gas. As a result, a GaN layer having a thickness of 12 nm is formed on the n-type AlGaN underlayer 13 as a barrier layer (barrier layer) 14a.

次に、基板温度を800℃に維持してキャリアガスとして窒素を流し、原料ガスであるTEGとアンモニアとTMI(Trimethylindium)を供給する。これによりバリア層14a上に井戸層14bとしてInGaN層を3nmの膜厚で形成する。   Next, the substrate temperature is maintained at 800 ° C., nitrogen is supplied as a carrier gas, and TEG, ammonia, and TMI (Trimethyllinium) as source gases are supplied. As a result, an InGaN layer having a thickness of 3 nm is formed as a well layer 14b on the barrier layer 14a.

このバリア層14aと井戸層14bを交互に5周期繰り返して成長させた後に、基板温度を800℃に維持してキャリアガスとして窒素を流し、原料ガスであるTEGおよびアンモニアを供給する。これによりラストバリア層14cの一部としてGaN層を12nmの膜厚で形成する。この工程は、他のバリア層14aと同じ温度条件を維持しながらラストバリア層14cを成長させており、本発明の定温成長工程に相当している。   After the barrier layer 14a and the well layer 14b are grown alternately and repeatedly for five periods, the substrate temperature is maintained at 800 ° C., nitrogen is supplied as a carrier gas, and TEG and ammonia as source gases are supplied. As a result, a GaN layer is formed to a thickness of 12 nm as a part of the last barrier layer 14c. This step grows the last barrier layer 14c while maintaining the same temperature conditions as the other barrier layers 14a, and corresponds to the constant temperature growth step of the present invention.

次に、基板温度を800℃から1000℃まで昇温しながら、キャリアガスとして窒素を流し、原料ガスであるTEGおよびアンモニアを供給する。これにより定温成長工程で成長したラストバリア層14cの成長が継続し、ラストバリア層14cが厚膜化される。この工程は、他のバリア層14aの成長温度から電子ブロック層15の成長温度まで昇温させながらラストバリア層14cの成長を継続させており、本発明の昇温成長工程に相当している。   Next, while raising the substrate temperature from 800 ° C. to 1000 ° C., nitrogen is supplied as a carrier gas to supply TEG and ammonia as raw material gases. Thereby, the growth of the last barrier layer 14c grown in the constant temperature growth process is continued, and the last barrier layer 14c is thickened. This step continues the growth of the last barrier layer 14c while raising the temperature from the growth temperature of the other barrier layer 14a to the growth temperature of the electron block layer 15, and corresponds to the temperature growth step of the present invention.

昇温成長工程の後にも、基板温度を1000℃に維持してキャリアガスと原料ガスの供給を継続し、後工程である電子ブロック層15の成長と同じ温度の定温でラストバリア層14cの成長を継続し、ラストバリア層14cを20〜30nmにまで厚膜化する。このとき、図3に示すようにラストバリア層14cの成長工程における最後の所定期間は、ドープ領域成長工程としてMg原料であるCp2Mgを供給し不純物をドープする。これにより、ラストバリア層14cの電子ブロック層15側には不純物であるMgがドープされたドープ領域が形成される。ラストバリア層14cの成長工程において、Mg原料を供給しない期間はノンドープ領域成長工程であり、不純物であるMgを意図的にドープしないノンドープ領域を形成する。 Even after the temperature rising growth process, the substrate temperature is maintained at 1000 ° C. and the supply of the carrier gas and the source gas is continued, and the growth of the last barrier layer 14c is performed at the same temperature as the growth of the electron block layer 15 which is the subsequent process. To increase the thickness of the last barrier layer 14c to 20 to 30 nm. At this time, as shown in FIG. 3, in the last predetermined period in the growth process of the last barrier layer 14c, as a doped region growth process, Cp 2 Mg as an Mg raw material is supplied to dope impurities. As a result, a doped region doped with Mg as an impurity is formed on the electron blocking layer 15 side of the last barrier layer 14c. In the growth process of the last barrier layer 14c, the period in which the Mg raw material is not supplied is a non-doped region growth process, and a non-doped region in which Mg as an impurity is not intentionally doped is formed.

上述したように、バリア層14aと井戸層14bの5周期とラストバリア層14cを成長させることにより、多重量子井戸構造の発光層14が形成される。ここで、ラストバリア層14cは定温成長工程で他のバリア層14aと同じ膜厚形成された後に昇温成長工程でも成長が継続されるため、他のバリア層14aよりも膜厚が厚く形成される。また、昇温しながら結晶成長が継続しているため、ラストバリア層14cの表面状態が劣化して結晶品質が低下することを防止できる。   As described above, the light emitting layer 14 having the multiple quantum well structure is formed by growing the five periods of the barrier layer 14a and the well layer 14b and the last barrier layer 14c. Here, the last barrier layer 14c is formed to be thicker than the other barrier layers 14a because the growth is continued in the temperature rising growth step after the same thickness as the other barrier layers 14a is formed in the constant temperature growth step. The Further, since the crystal growth continues while the temperature is raised, it is possible to prevent the surface state of the last barrier layer 14c from being deteriorated and the crystal quality from being lowered.

次に、基板温度を1000℃に維持してキャリアガスとして水素を流し、原料ガスであるTMGとアンモニアとTMAと、ドーパントガスであるCp2Mgを供給する。これにより、ラストバリア層14c上にp型不純物であるMgがドープされたAlGaN層を電子ブロック層15として30nm形成する。 Next, hydrogen is supplied as a carrier gas while maintaining the substrate temperature at 1000 ° C., and TMG, ammonia, and TMA as source gases and Cp 2 Mg as a dopant gas are supplied. As a result, an AlGaN layer doped with Mg, which is a p-type impurity, is formed as the electron blocking layer 15 on the last barrier layer 14c to a thickness of 30 nm.

次に、基板温度を1000℃に維持してキャリアガスとして水素を流し、原料ガスであるTMGとアンモニアと、ドーパントガスであるCp2Mgを供給する。これにより、電子ブロック層15上にp型GaNコンタクト層16を100nm形成する。半導体発光素子1の最上層を成長させた後、キャリアガスとして窒素を反応炉内に流した状態で基板温度を室温まで冷却する。 Next, hydrogen is supplied as a carrier gas while maintaining the substrate temperature at 1000 ° C., and TMG and ammonia as source gases and Cp 2 Mg as a dopant gas are supplied. Thereby, the p-type GaN contact layer 16 is formed to 100 nm on the electron block layer 15. After the uppermost layer of the semiconductor light emitting device 1 is grown, the substrate temperature is cooled to room temperature in a state where nitrogen is supplied as a carrier gas into the reaction furnace.

半導体発光素子1の各層の成長が終わったら、MOCVD装置から結晶成長させた基板を取り出し、p型GaNコンタクト層16上にマスクをパターニングして形成して、エッチングによりn型AlGaN下地層13を一部露出させる。その後、露出させたn型AlGaN下地層13の表面にn側コンタクト電極とパッド電極を形成し、p型GaNコンタクト層16上に透明電極とパッド電極を形成する。さらにサファイア基板10の裏面を研磨した後にダイシングしてチップ状に素子分割をして半導体発光素子1を得る。   When the growth of each layer of the semiconductor light emitting device 1 is completed, the substrate on which the crystal has been grown is taken out from the MOCVD apparatus, a mask is patterned on the p-type GaN contact layer 16, and the n-type AlGaN underlayer 13 is formed by etching. Expose part. Thereafter, an n-side contact electrode and a pad electrode are formed on the exposed surface of the n-type AlGaN base layer 13, and a transparent electrode and a pad electrode are formed on the p-type GaN contact layer 16. Further, the back surface of the sapphire substrate 10 is polished and then diced to divide the element into chips, thereby obtaining the semiconductor light emitting device 1.

ここで、バリア層14aの成長工程、井戸層14bの成長工程およびラストバリア層14cの定温成長工程として、成長温度が800℃の例を挙げたが限定されず、好ましい成長温度範囲は700〜900℃であり、より好ましくは750〜850℃である。また、電子ブロック層15の成長工程およびp型GaNコンタクト層16の成長工程として、成長温度が1000℃の例を挙げたが限定されず、好ましい成長温度範囲は900〜1100℃であり、より好ましくは950〜1050℃である。   Here, the growth process of the barrier layer 14a, the growth process of the well layer 14b, and the constant temperature growth process of the last barrier layer 14c are described with an example where the growth temperature is 800 ° C., but the preferred growth temperature range is 700 to 900. It is 750 degreeC, More preferably, it is 750-850 degreeC. Moreover, although the example whose growth temperature is 1000 degreeC was given as a growth process of the electron block layer 15 and a growth process of the p-type GaN contact layer 16, it is not limited, A preferable growth temperature range is 900-1100 degreeC, More preferably Is 950-1050 ° C.

本実施形態では、ラストバリア層14cの成長工程にMg原料であるCp2Mgを供給するドープ領域成長工程を設けて、ラストバリア層14cのノンドープ領域上に所定厚さのドープ領域を形成している。これにより、電子ブロック層15の成長初期段階からMOCVD装置内にはMg原料が十分に供給され、適切にMgが取り込まれる。したがって、電子ブロック層15のラストバリア層14c側における不純物濃度を高めることができ、発光層14に対するホールの注入効率とキャリアオーバーフロー防止効果も向上させ、半導体発光素子1の発光効率を向上させることができる。 In the present embodiment, a doped region growth step of supplying Cp 2 Mg as an Mg raw material is provided in the growth step of the last barrier layer 14c, and a doped region having a predetermined thickness is formed on the non-doped region of the last barrier layer 14c. Yes. Thereby, the Mg raw material is sufficiently supplied into the MOCVD apparatus from the initial growth stage of the electron block layer 15, and Mg is appropriately taken in. Therefore, the impurity concentration on the side of the last barrier layer 14c of the electron blocking layer 15 can be increased, the hole injection efficiency into the light emitting layer 14 and the carrier overflow prevention effect can be improved, and the light emission efficiency of the semiconductor light emitting device 1 can be improved. it can.

ラストバリア層14cのドープ領域にドーピングする不純物濃度としては、電子ブロック層15の成長初期段階において装置内に十分な不純物材料原が供給される程度でよく、井戸層14bへの不純物拡散を抑制するためには電子ブロック層15よりも不純物濃度を低くすることが好ましい。   The impurity concentration doped in the doped region of the last barrier layer 14c may be such that a sufficient amount of impurity material is supplied into the device in the initial growth stage of the electron block layer 15 and suppresses impurity diffusion into the well layer 14b. For this purpose, it is preferable to lower the impurity concentration than the electron blocking layer 15.

(実施例)
ドープ領域の厚さと不純物濃度の関係を調べるために、ドープ領域の厚さを変えた複数の半導体発光素子1を作成し、不純物濃度の分布を測定した。ラストバリア層14c全体の膜厚を25nmとして、ドープ領域を設けないものを比較例とし、ドープ領域の厚さを5nm、10nm、15nmに設定したものをそれぞれ実施例1〜3として半導体発光素子1を作成した。得られた半導体発光素子1の比較例、実施例1〜3を二次イオン質量分析法(SIMS:Secondary Ion Mass Spectroscopy)で測定した。
(Example)
In order to investigate the relationship between the thickness of the doped region and the impurity concentration, a plurality of semiconductor light emitting devices 1 having different doped region thicknesses were prepared, and the impurity concentration distribution was measured. A semiconductor light emitting device 1 in which the film thickness of the entire last barrier layer 14c is 25 nm, no doped region is provided as a comparative example, and the thickness of the doped region is set to 5 nm, 10 nm, and 15 nm. It was created. The comparative example and Examples 1-3 of the obtained semiconductor light-emitting device 1 were measured by secondary ion mass spectrometry (SIMS: Secondary Ion Mass Spectroscopy).

図4は、ラストバリア層14cにドープ領域を形成しない比較例におけるSIMSプロファイルである。図中横軸は半導体発光素子1の上面からの深さであり、左縦軸はMg濃度、右縦軸はAlおよびInの二次イオン強度である。また、グラフ中の実線はInの二次イオン強度を示し、破線はAlの二次イオン強度を示し、一点鎖線はMg濃度を示している。図中左側からp型GaNコンタクト層16、電子ブロック層15、発光層14、n型AlGaN層が示されている。p型GaNコンタクト層16ではMgが検出されるがAlとInが検出されず、電子ブロック層15ではMgとAlが検出されるがInが検出されず、発光層14ではInが検出されるがMgとAlが検出されず、n型AlGaN層ではAlが検出されるがMgとInが検出されていない。図4に示したように、比較例の電子ブロック層15ではMg濃度は2×1018〜4×1018個/cm3の範囲であり、平均Mg濃度は2×1018個/cm3であった。 FIG. 4 is a SIMS profile in a comparative example in which a doped region is not formed in the last barrier layer 14c. In the figure, the horizontal axis represents the depth from the upper surface of the semiconductor light emitting device 1, the left vertical axis represents the Mg concentration, and the right vertical axis represents the secondary ion intensity of Al and In. Further, the solid line in the graph indicates the secondary ion intensity of In, the broken line indicates the secondary ion intensity of Al, and the alternate long and short dash line indicates the Mg concentration. From the left side of the figure, a p-type GaN contact layer 16, an electron block layer 15, a light emitting layer 14, and an n-type AlGaN layer are shown. Mg is detected in the p-type GaN contact layer 16 but Al and In are not detected. Mg and Al are detected in the electron block layer 15 but In is not detected, but In is detected in the light emitting layer 14. Mg and Al are not detected, and Al is detected in the n-type AlGaN layer, but Mg and In are not detected. As shown in FIG. 4, in the electronic block layer 15 of the comparative example, the Mg concentration is in the range of 2 × 10 18 to 4 × 10 18 pieces / cm 3 , and the average Mg concentration is 2 × 10 18 pieces / cm 3 . there were.

図5は、ラストバリア層14cにドープ領域を5nm形成した実施例1におけるSIMSプロファイルである。図6は、図5に示したMg濃度のみの不純物濃度プロファイルである。図5および図6に示したように、実施例1ではラストバリア層14cのドープ領域にはMgがドープされており、電子ブロック層15のラストバリア層14c側におけるMg濃度が比較例よりも高いことがわかる。実施例1の電子ブロック層15では、Mg濃度は3×1018〜1×1019個/cm3の範囲であり、平均Mg濃度は5×1018個/cm3であった。 FIG. 5 is a SIMS profile in Example 1 in which a doped region of 5 nm is formed in the last barrier layer 14c. FIG. 6 is an impurity concentration profile of only the Mg concentration shown in FIG. As shown in FIGS. 5 and 6, in Example 1, the doped region of the last barrier layer 14c is doped with Mg, and the Mg concentration on the last barrier layer 14c side of the electron blocking layer 15 is higher than that of the comparative example. I understand that. In the electron blocking layer 15 of Example 1, the Mg concentration was in the range of 3 × 10 18 to 1 × 10 19 pieces / cm 3 , and the average Mg concentration was 5 × 10 18 pieces / cm 3 .

図7は、ラストバリア層14cにドープ領域を10nm形成した実施例2におけるSIMSプロファイルである。実施例2でもラストバリア層14cのドープ領域にはMgがドープされており、電子ブロック層15のラストバリア層14c側におけるMg濃度が比較例および実施例1よりも高いことがわかる。実施例2の電子ブロック層15では、Mg濃度は5×1018〜1×1019個/cm3の範囲であり、平均Mg濃度は8×1018個/cm3であった。 FIG. 7 is a SIMS profile in Example 2 in which a doped region of 10 nm is formed in the last barrier layer 14c. Also in Example 2, it can be seen that Mg is doped in the doped region of the last barrier layer 14c, and the Mg concentration on the side of the last barrier layer 14c of the electron block layer 15 is higher than that of the comparative example and Example 1. In the electron blocking layer 15 of Example 2, the Mg concentration was in the range of 5 × 10 18 to 1 × 10 19 pieces / cm 3 , and the average Mg concentration was 8 × 10 18 pieces / cm 3 .

図8は、ラストバリア層14cにドープ領域を15nm形成した実施例3におけるSIMSプロファイルである。実施例3でもラストバリア層14cのドープ領域にはMgがドープされており、電子ブロック層15のラストバリア層14c側におけるMg濃度が比較例、実施例1および実施例2よりも高いことがわかる。実施例3の電子ブロック層15では、Mg濃度は1×1019〜2×1019個/cm3の範囲であり、平均Mg濃度は1.5×1019個/cm3であった。 FIG. 8 shows a SIMS profile in Example 3 in which a doped region of 15 nm is formed in the last barrier layer 14c. Also in Example 3, the doped region of the last barrier layer 14c is doped with Mg, and it is understood that the Mg concentration on the side of the last barrier layer 14c of the electron block layer 15 is higher than that of the comparative example, Example 1 and Example 2. . In the electron blocking layer 15 of Example 3, the Mg concentration was in the range of 1 × 10 19 to 2 × 10 19 pieces / cm 3 , and the average Mg concentration was 1.5 × 10 19 pieces / cm 3 .

図4〜図8では、1×1016個/cm3以下のMgは測定限界であるため検出できていない。また、ラストバリア層14cより深い位置でもMgが検出されているように見えるが、測定結果が広がりをもって表示されているためであり、実際には発光層14の井戸層14bからはMgが検出されていない。 4 to 8, Mg of 1 × 10 16 pieces / cm 3 or less cannot be detected because it is a measurement limit. In addition, Mg seems to be detected even at a position deeper than the last barrier layer 14c, but the measurement result is displayed with a spread, and actually Mg is detected from the well layer 14b of the light emitting layer 14. Not.

次に、ドープ領域の厚さ以外の構造、印加した電圧などは同じ条件で、比較例1および実施例1〜3について発光強度の測定を行った。図9は、比較例および実施例1〜3の相対発光強度を示す表である。図9に示すように、比較例の発光強度を1としたときの実施例1〜3の相対発光強度はそれぞれ1.13と1.10と1.05であった。最も発光強度が高かったのは、ラストバリア層14cの電子ブロック層15側に5nmのドープ領域を形成した実施例1であり、ドープ領域の厚さを15nmまで厚くした実施例3では発光強度が実施例1よりも低下した。したがって、ドープ領域の厚さは15nm以下とすることが好ましい。   Next, the light emission intensity was measured for Comparative Example 1 and Examples 1 to 3 under the same conditions except for the thickness of the doped region and the applied voltage. FIG. 9 is a table showing the relative light emission intensity of the comparative example and Examples 1-3. As shown in FIG. 9, the relative light emission intensities of Examples 1 to 3 were 1.13, 1.10, and 1.05, respectively, where the light emission intensity of the comparative example was 1. The highest emission intensity was in Example 1 in which a doped region of 5 nm was formed on the electron blocking layer 15 side of the last barrier layer 14c. In Example 3 in which the thickness of the doped region was increased to 15 nm, the emission intensity was high. It was lower than Example 1. Therefore, the thickness of the doped region is preferably 15 nm or less.

本実施形態では、ラストバリア層14cを他のバリア層14aと同程度の厚さ定温成長工程で成長させた例を示したが、他のバリア層14aの膜厚以上を定温成長工程で成長させ、さらに昇温成長工程でラストバリア層14cの成長を継続して厚膜化するとしてもよい。   In the present embodiment, the last barrier layer 14c is grown in the constant temperature growth process having the same thickness as the other barrier layers 14a. However, the film thickness of the other barrier layer 14a is grown in the constant temperature growth process. Further, the growth of the last barrier layer 14c may be continued in the temperature rising growth step to increase the thickness.

また本実施形態では、昇温成長工程で昇温中にもラストバリア層14cの成長を継続するため、ラストバリア層14cと電子ブロック層15の界面が劣化せず、結晶品質を維持して発光効率を向上させることができる。また、ラストバリア層14cの膜厚は他のバリア層14aよりも厚く、バリア層14aの1.5〜3倍程度の膜厚に形成される。これにより、ラストバリア層14cのドープ領域や電子ブロック層15にドープされたp型不純物であるMgが後工程で熱拡散しても、発光層14の多重量子井戸構造への不純物拡散の影響を抑制して発光効率を向上することができる。   In the present embodiment, since the growth of the last barrier layer 14c is continued even during the temperature rise in the temperature rise growth step, the interface between the last barrier layer 14c and the electron block layer 15 is not deteriorated, and the crystal quality is maintained and light emission is performed. Efficiency can be improved. The film thickness of the last barrier layer 14c is thicker than that of the other barrier layers 14a, and is about 1.5 to 3 times that of the barrier layer 14a. As a result, even if Mg which is a p-type impurity doped in the doped region of the last barrier layer 14c or the electron blocking layer 15 is thermally diffused in a subsequent process, the influence of impurity diffusion on the multiple quantum well structure of the light emitting layer 14 is affected. It can suppress and can improve luminous efficiency.

(第2実施形態)
次に、本発明の第2実施形態について図10を用いて説明する。本実施形態では、昇温成長工程中にドープ領域成長工程を含め、昇温成長工程後には電子ブロック層15の成長を開始する点が第1実施形態と異なっており、重複する説明は省略する。図10は、本実施形態におけるラストバリア層14cと電子ブロック層15の成長温度と不純物原料の供給を示すタイミングチャートである。
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIG. This embodiment is different from the first embodiment in that a doped region growth process is included in the temperature rising growth process, and the growth of the electron block layer 15 is started after the temperature rising growth process, and redundant description is omitted. . FIG. 10 is a timing chart showing the growth temperature of the last barrier layer 14c and the electron block layer 15 and the supply of impurity materials in this embodiment.

図10に示すように本実施形態では、バリア層14aと井戸層14bを交互に5周期繰り返して成長させた後に、基板温度を800℃に維持してキャリアガスとして窒素を流し、原料ガスであるTEGおよびアンモニアを供給する。これによりラストバリア層14cの一部としてGaN層を12nmの膜厚で形成する。   As shown in FIG. 10, in this embodiment, the barrier layer 14a and the well layer 14b are alternately grown repeatedly for five periods, and then the substrate temperature is maintained at 800 ° C. and nitrogen is allowed to flow as a carrier gas. Supply TEG and ammonia. As a result, a GaN layer is formed to a thickness of 12 nm as a part of the last barrier layer 14c.

次に、基板温度を800℃から1000℃まで昇温しながら、キャリアガスとして窒素を流し、原料ガスであるTEGおよびアンモニアを供給する。これにより定温成長工程で成長したラストバリア層14cの成長が継続し、ラストバリア層14cを20〜30nmにまで厚膜化する。このとき、昇温成長工程の途中からドープ領域成長工程としてMg原料であるCp2Mgを供給し不純物をドープする。これにより、ラストバリア層14cの電子ブロック層15側には不純物であるMgがドープされたドープ領域が形成される。 Next, while raising the substrate temperature from 800 ° C. to 1000 ° C., nitrogen is supplied as a carrier gas to supply TEG and ammonia as raw material gases. Thereby, the growth of the last barrier layer 14c grown in the constant temperature growth process is continued, and the thickness of the last barrier layer 14c is increased to 20 to 30 nm. At this time, Cp 2 Mg which is an Mg raw material is supplied from the middle of the temperature rising growth process as a doped region growth process to dope impurities. As a result, a doped region doped with Mg as an impurity is formed on the electron blocking layer 15 side of the last barrier layer 14c.

その後は、第1実施形態と同様に電子ブロック層15およびp型GaNコンタクト層16を成長させ、n型AlGaN下地層13までのエッチング、n側電極形成、p側電極形成、およびダイシングの各工程を経て半導体発光素子1を得る。   Thereafter, the electron blocking layer 15 and the p-type GaN contact layer 16 are grown in the same manner as in the first embodiment, and the etching, n-side electrode formation, p-side electrode formation, and dicing steps up to the n-type AlGaN underlayer 13 are performed. Then, the semiconductor light emitting device 1 is obtained.

本実施形態でも、ラストバリア層14cの成長工程にMg原料であるCp2Mgを供給するドープ領域成長工程を設けて、ラストバリア層14cのノンドープ領域上に所定厚さのドープ領域を形成している。これにより、電子ブロック層15の成長初期段階からMOCVD装置内にはMg原料が十分に供給され、適切にMgが取り込まれる。したがって、電子ブロック層15のラストバリア層14c側における不純物濃度を高めることができ、発光層14に対するホールの注入効率とキャリアオーバーフロー防止効果も向上させ、半導体発光素子1の発光効率を向上させることができる。 Also in the present embodiment, a doped region growth step of supplying Cp 2 Mg as an Mg raw material is provided in the growth step of the last barrier layer 14c, and a doped region having a predetermined thickness is formed on the non-doped region of the last barrier layer 14c. Yes. Thereby, the Mg raw material is sufficiently supplied into the MOCVD apparatus from the initial growth stage of the electron block layer 15, and Mg is appropriately taken in. Therefore, the impurity concentration on the side of the last barrier layer 14c of the electron blocking layer 15 can be increased, the hole injection efficiency into the light emitting layer 14 and the carrier overflow prevention effect can be improved, and the light emission efficiency of the semiconductor light emitting device 1 can be improved. it can.

(第3実施形態)
次に、本発明の第3実施形態について図11を用いて説明する。本実施形態では、昇温成長工程を設けず昇温中にラストバリア層14cの成長を中断する点が第1実施形態と異なっており、重複する説明は省略する。図11は、本実施形態におけるラストバリア層14cと電子ブロック層15の成長温度と不純物原料の供給を示すタイミングチャートである。
(Third embodiment)
Next, a third embodiment of the present invention will be described with reference to FIG. The present embodiment is different from the first embodiment in that the growth of the last barrier layer 14c is interrupted during the temperature rise without providing the temperature rise growth step, and a duplicate description is omitted. FIG. 11 is a timing chart showing the growth temperature of the last barrier layer 14c and the electron block layer 15 and the supply of impurity materials in the present embodiment.

図11に示すように本実施形態では、バリア層14aと井戸層14bを交互に5周期繰り返して成長させた後に、基板温度を800℃に維持してキャリアガスとして窒素を流し、原料ガスであるTEGおよびアンモニアを供給する。これによりラストバリア層14cの一部としてGaN層を12nmの膜厚で形成する。   As shown in FIG. 11, in this embodiment, the barrier layer 14a and the well layer 14b are alternately grown repeatedly for five periods, and then the substrate temperature is maintained at 800 ° C. and nitrogen is allowed to flow as a carrier gas. Supply TEG and ammonia. As a result, a GaN layer is formed to a thickness of 12 nm as a part of the last barrier layer 14c.

次に、キャリアガスとして窒素を流し、原料ガスであるアンモニアは供給し、TEGの供給を停止し、ラストバリア層14cの成長を中断して基板温度を800℃から1000℃まで昇温する。   Next, nitrogen is supplied as a carrier gas, ammonia as a raw material gas is supplied, supply of TEG is stopped, growth of the last barrier layer 14c is interrupted, and the substrate temperature is raised from 800 ° C. to 1000 ° C.

昇温が完了した後に、基板温度を1000℃に維持してキャリアガスとして窒素を流し、原料ガスであるTEGおよびアンモニアを供給する。これによりラストバリア層14cの成長が再開し、ラストバリア層14cを20〜30nmにまで厚膜化する。このとき、途中からドープ領域成長工程としてMg原料であるCp2Mgを供給し不純物をドープする。これにより、ラストバリア層14cの電子ブロック層15側には不純物であるMgがドープされたドープ領域が形成される。 After the temperature rise is completed, the substrate temperature is maintained at 1000 ° C., nitrogen is supplied as a carrier gas, and TEG and ammonia as source gases are supplied. As a result, the growth of the last barrier layer 14c is resumed, and the thickness of the last barrier layer 14c is increased to 20 to 30 nm. At this time, as a doped region growth step, Cp 2 Mg as an Mg raw material is supplied from the middle to dope impurities. As a result, a doped region doped with Mg as an impurity is formed on the electron blocking layer 15 side of the last barrier layer 14c.

その後は、第1実施形態と同様に電子ブロック層15およびp型GaNコンタクト層16を成長させ、n型AlGaN下地層13までのエッチング、n側電極形成、p側電極形成、およびダイシングの各工程を経て半導体発光素子1を得る。   Thereafter, the electron blocking layer 15 and the p-type GaN contact layer 16 are grown in the same manner as in the first embodiment, and the etching, n-side electrode formation, p-side electrode formation, and dicing steps up to the n-type AlGaN underlayer 13 are performed. Then, the semiconductor light emitting device 1 is obtained.

本実施形態でも、ラストバリア層14cの成長工程にMg原料であるCp2Mgを供給するドープ領域成長工程を設けて、ラストバリア層14cのノンドープ領域上に所定厚さのドープ領域を形成している。これにより、電子ブロック層15の成長初期段階からMOCVD装置内にはMg原料が十分に供給され、適切にMgが取り込まれる。したがって、電子ブロック層15のラストバリア層14c側における不純物濃度を高めることができ、発光層14に対するホールの注入効率とキャリアオーバーフロー防止効果も向上させ、半導体発光素子1の発光効率を向上させることができる。 Also in the present embodiment, a doped region growth step of supplying Cp 2 Mg as an Mg raw material is provided in the growth step of the last barrier layer 14c, and a doped region having a predetermined thickness is formed on the non-doped region of the last barrier layer 14c. Yes. Thereby, the Mg raw material is sufficiently supplied into the MOCVD apparatus from the initial growth stage of the electron block layer 15, and Mg is appropriately taken in. Therefore, the impurity concentration on the side of the last barrier layer 14c of the electron blocking layer 15 can be increased, the hole injection efficiency into the light emitting layer 14 and the carrier overflow prevention effect can be improved, and the light emission efficiency of the semiconductor light emitting device 1 can be improved. it can.

(第4実施形態)
第1〜第3実施形態では、ラストバリア層14cをGaNとし電子ブロック層15をAlGaNとしたが、両者をAl組成が異なるAlGaNとして、電子ブロック層15のバンドギャップがラストバリア層14cよりも大きい構成としてもよい。また、他の材料系としてAl、In、B、Gaを含めた多元系材料であってもよい。
(Fourth embodiment)
In the first to third embodiments, the last barrier layer 14c is made of GaN and the electron block layer 15 is made of AlGaN. However, both are made of AlGaN having different Al compositions, and the band gap of the electron block layer 15 is larger than that of the last barrier layer 14c. It is good also as a structure. Also, other material systems may be multi-component materials including Al, In, B, and Ga.

さらに、本発明は窒化物系半導体材料に限定されず、他の半導体材料系であっても適用可能であり、例えばZnOなどの酸化物系半導体材料であっても適用可能である。酸化物系半導体材料の場合には、井戸層としてZnOを用い、バリア層および電子ブロック層としてMgZnOを用いることができる。   Furthermore, the present invention is not limited to the nitride-based semiconductor material, and can be applied to other semiconductor material systems, for example, an oxide-based semiconductor material such as ZnO. In the case of an oxide-based semiconductor material, ZnO can be used as the well layer, and MgZnO can be used as the barrier layer and the electron block layer.

いずれの材料系であっても、ラストバリア層14cの成長工程にp型不純物を供給するドープ領域成長工程を含めることで、電子ブロック層15の成長初期段階から装置内には不純物原料が十分に供給され、適切に不純物が取り込まれる。したがって、電子ブロック層15のラストバリア層14c側における不純物濃度を高めることができ、発光層14に対するホールの注入効率とキャリアオーバーフロー防止効果も向上させ、半導体発光素子1の発光効率を向上させることができる。   Regardless of the material system, by including a doped region growth step for supplying a p-type impurity in the growth step of the last barrier layer 14c, the impurity material is sufficiently contained in the device from the initial growth stage of the electron block layer 15. Supplied and properly incorporated with impurities. Therefore, the impurity concentration on the side of the last barrier layer 14c of the electron blocking layer 15 can be increased, the hole injection efficiency into the light emitting layer 14 and the carrier overflow prevention effect can be improved, and the light emission efficiency of the semiconductor light emitting device 1 can be improved. it can.

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。   The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention.

1…半導体発光素子
10…サファイア基板
11…GaNバッファ層
12…GaN下地層
13…n型AlGaN下地層
14…発光層
14a…バリア層
14b…井戸層
14c…ラストバリア層
15…電子ブロック層
16…p型GaNコンタクト層
DESCRIPTION OF SYMBOLS 1 ... Semiconductor light emitting element 10 ... Sapphire substrate 11 ... GaN buffer layer 12 ... GaN base layer 13 ... n-type AlGaN base layer 14 ... Light emitting layer 14a ... Barrier layer 14b ... Well layer 14c ... Last barrier layer 15 ... Electron block layer 16 ... p-type GaN contact layer

Claims (6)

障壁層と井戸層を交互に積層した多重量子井戸活性層と、前記多重量子井戸活性層の上に形成された電子ブロック層とを備える半導体発光素子であって、
前記障壁層のうち最上層であるラストバリア層は、前記電子ブロック層にドープされた不純物と同じ不純物をドープしたドープ領域を備えていることを特徴とする半導体発光素子。
A semiconductor light emitting device comprising a multi-quantum well active layer in which barrier layers and well layers are alternately stacked, and an electron block layer formed on the multi-quantum well active layer,
The last barrier layer, which is the uppermost layer among the barrier layers, includes a doped region doped with the same impurity as the impurity doped in the electron blocking layer.
請求項1に記載の半導体発光素子であって、
前記ドープ領域の不純物濃度は、前記電子ブロック層の不純物濃度よりも低いことを特徴とする半導体発光素子。
The semiconductor light emitting device according to claim 1,
The semiconductor light emitting device, wherein an impurity concentration of the doped region is lower than an impurity concentration of the electron block layer.
請求項1または2に記載の半導体発光素子であって、
前記ラストバリア層は、前記不純物をドープしないノンドープ領域をさらに備え、前記ドープ領域は前記ノンドープ領域の上に形成されていることを特徴とする半導体発光素子。
The semiconductor light-emitting device according to claim 1 or 2,
The last barrier layer further includes a non-doped region that is not doped with the impurity, and the doped region is formed on the non-doped region.
請求項1乃至3のいずれか一つに記載の半導体発光素子であって、
前記ラストバリア層の膜厚は、20nm以上30nm以下の範囲であり、前記ドープ領域の厚さは15nm以下であることを特徴とする半導体発光素子。
The semiconductor light-emitting device according to claim 1,
A film thickness of the last barrier layer is in a range of 20 nm to 30 nm, and a thickness of the doped region is 15 nm or less.
請求項1乃至4のいずれか一つに記載の半導体発光素子であって、
前記ラストバリア層の膜厚は、他の前記障壁層の膜厚よりも厚いことを特徴とする半導体発光素子。
The semiconductor light-emitting device according to claim 1,
The semiconductor light emitting device according to claim 1, wherein a film thickness of the last barrier layer is larger than a film thickness of the other barrier layers.
障壁層と井戸層を交互に積層した多重量子井戸活性層を成長し、前記多重量子井戸活性層の上に電子ブロック層を成長させる半導体発光素子の製造方法であって、
前記障壁層のうち最上層であるラストバリア層を成長させる工程は、前記電子ブロック層にドープする不純物をドープせずに結晶成長させるノンドープ領域成長工程と、前記不純物をドープして結晶成長させるドープ領域成長工程とを備えることを特徴とする半導体発光素子の製造方法。
A method for manufacturing a semiconductor light emitting device, comprising: growing a multiple quantum well active layer in which barrier layers and well layers are alternately stacked; and growing an electron block layer on the multiple quantum well active layer,
The step of growing the last barrier layer, which is the uppermost layer of the barrier layers, includes a non-doped region growing step of growing crystals without doping impurities doped in the electron blocking layer, and a doping of growing crystals by doping the impurities. A method for manufacturing a semiconductor light emitting device, comprising: a region growing step.
JP2015248896A 2015-12-21 2015-12-21 Semiconductor light emitting device and manufacturing method thereof Active JP6725242B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015248896A JP6725242B2 (en) 2015-12-21 2015-12-21 Semiconductor light emitting device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015248896A JP6725242B2 (en) 2015-12-21 2015-12-21 Semiconductor light emitting device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2017117844A true JP2017117844A (en) 2017-06-29
JP6725242B2 JP6725242B2 (en) 2020-07-15

Family

ID=59231959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015248896A Active JP6725242B2 (en) 2015-12-21 2015-12-21 Semiconductor light emitting device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6725242B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019042894A1 (en) * 2017-09-04 2019-03-07 Osram Opto Semiconductors Gmbh Semiconductor body and method for producing a semiconductor body
JP2020161623A (en) * 2019-03-26 2020-10-01 セイコーエプソン株式会社 Light emitting device and projector
JP2022070407A (en) * 2020-10-27 2022-05-13 日機装株式会社 Nitride semiconductor light-emitting element and method of manufacturing the same
TWI835677B (en) 2020-10-27 2024-03-11 日商日機裝股份有限公司 Nitride semiconductor light-emitting element and method for manufacturing nitride semiconductor light-emitting element

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002223042A (en) * 2000-11-21 2002-08-09 Nichia Chem Ind Ltd Nitride semiconductor element
WO2005034301A1 (en) * 2003-09-25 2005-04-14 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor device and method for manufacturing same
JP2007019399A (en) * 2005-07-11 2007-01-25 Toshiba Corp Semiconductor laser device
US20120235116A1 (en) * 2009-07-31 2012-09-20 Jie Su Light emitting diode with enhanced quantum efficiency and method of fabrication
JP2015115433A (en) * 2013-12-11 2015-06-22 学校法人 名城大学 Group iii nitride semiconductor element

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002223042A (en) * 2000-11-21 2002-08-09 Nichia Chem Ind Ltd Nitride semiconductor element
WO2005034301A1 (en) * 2003-09-25 2005-04-14 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor device and method for manufacturing same
JP2007019399A (en) * 2005-07-11 2007-01-25 Toshiba Corp Semiconductor laser device
US20120235116A1 (en) * 2009-07-31 2012-09-20 Jie Su Light emitting diode with enhanced quantum efficiency and method of fabrication
JP2015115433A (en) * 2013-12-11 2015-06-22 学校法人 名城大学 Group iii nitride semiconductor element

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KUO, Y.K. ET AL.: "Effect of P-Type Last Barrier on Efficiency Droop of Blue InGaN Light-Emitting Diodes", IEEE JOURNAL OF QUANTUM ELECTRONICS, JPN6019041335, 19 April 2010 (2010-04-19), pages 1214 - 1220, ISSN: 0004140914 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019042894A1 (en) * 2017-09-04 2019-03-07 Osram Opto Semiconductors Gmbh Semiconductor body and method for producing a semiconductor body
US11626531B2 (en) * 2017-09-04 2023-04-11 Osram Oled Gmbh Semiconductor body and method for producing a semiconductor body
JP2020161623A (en) * 2019-03-26 2020-10-01 セイコーエプソン株式会社 Light emitting device and projector
CN111755580A (en) * 2019-03-26 2020-10-09 精工爱普生株式会社 Light emitting device and projector
CN111755580B (en) * 2019-03-26 2023-08-01 精工爱普生株式会社 Light emitting device and projector
JP2022070407A (en) * 2020-10-27 2022-05-13 日機装株式会社 Nitride semiconductor light-emitting element and method of manufacturing the same
JP7166318B2 (en) 2020-10-27 2022-11-07 日機装株式会社 Nitride semiconductor light-emitting device and method for manufacturing nitride semiconductor light-emitting device
TWI807453B (en) * 2020-10-27 2023-07-01 日商日機裝股份有限公司 Nitride semiconductor light-emitting element and method for manufacturing nitride semiconductor light-emitting element
TWI835677B (en) 2020-10-27 2024-03-11 日商日機裝股份有限公司 Nitride semiconductor light-emitting element and method for manufacturing nitride semiconductor light-emitting element

Also Published As

Publication number Publication date
JP6725242B2 (en) 2020-07-15

Similar Documents

Publication Publication Date Title
EP2731151B1 (en) Method of manufacture for nitride semiconductor light emitting element, wafer, and nitride semiconductor light emitting element
KR20180082424A (en) Nitride semiconductor light emitting element
JP2008263023A (en) Manufacturing method of group iii-v compound semiconductor, schottky barrier diode, light-emitting diode, laser diode and manufacturing method of these
JP2009239243A (en) Light-emitting device and method for manufacturing the same
JP6725242B2 (en) Semiconductor light emitting device and manufacturing method thereof
US11075320B2 (en) Method of manufacturing nitride semiconductor light-emitting element
JP3773713B2 (en) Method for forming quantum box
TWI602321B (en) Nitride semiconductor light emitting device and method of manufacturing the same
US20120241753A1 (en) Semiconductor device and method for manufacturing same
US20110198566A1 (en) Method for manufacturing light emitting element and light emitting element
KR101146024B1 (en) Method for fabricating p-type gallium nitride-based semiconductor, method for fabricating nitride-based semiconductor element, and method for fabricating epitaxial wafer
JP2009141085A (en) Nitride semiconductor device
JP2005235960A (en) Method for manufacturing gallium nitride series semiconductor element
JP2006128653A (en) Group iii-v compound semiconductor, its manufacturing method and its use
JP4200115B2 (en) Carbon-doped semiconductor film, semiconductor element, and manufacturing method thereof
JPWO2018150651A1 (en) Method of manufacturing nitride semiconductor ultraviolet light emitting device and nitride semiconductor ultraviolet light emitting device
TWI545798B (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP6884505B2 (en) Semiconductor light emitting device and its manufacturing method
CN110050330B (en) Group III nitride semiconductor
JP2008227103A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT
KR20130094451A (en) Nitride semiconductor light emitting device and method for fabricating the same
JP6071044B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR20150133622A (en) Light emitting device and method of fabricating the same
JP2009152491A (en) Nitride semiconductor element
JP4057473B2 (en) Compound semiconductor light emitting device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200625

R150 Certificate of patent or registration of utility model

Ref document number: 6725242

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150