JP2009152491A - Nitride semiconductor element - Google Patents

Nitride semiconductor element Download PDF

Info

Publication number
JP2009152491A
JP2009152491A JP2007330945A JP2007330945A JP2009152491A JP 2009152491 A JP2009152491 A JP 2009152491A JP 2007330945 A JP2007330945 A JP 2007330945A JP 2007330945 A JP2007330945 A JP 2007330945A JP 2009152491 A JP2009152491 A JP 2009152491A
Authority
JP
Japan
Prior art keywords
gan layer
layer
type
nitride semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007330945A
Other languages
Japanese (ja)
Inventor
Yukio Shakuda
幸男 尺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007330945A priority Critical patent/JP2009152491A/en
Publication of JP2009152491A publication Critical patent/JP2009152491A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a nitride semiconductor element in which contact resistance between a p-side GaN layer and an electrode can be reduced. <P>SOLUTION: A mask 11 for selective growth is formed on a sapphire substrate 1 as a substrate for growth, an undoped GaN layer 3, an n-type GaN layer 4, an active layer 5, and a p-type GaN layer 6 are laminated in order on an AlN buffer layer 2, and a mixed doped GaN layer 6a is formed on the p-type GaN layer 6. The mixed doped GaN layer 6a has GaN doped with a p-type impurity and an n-type impurity at the same time, and concentrations thereof are each ≥1×10<SP>19</SP>cm<SP>-3</SP>. Further, the mixed doped GaN layer 6a is ≤25 nm in thickness. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、p型GaN層と電極との接触抵抗を下げた窒化物半導体素子に関する。   The present invention relates to a nitride semiconductor device with reduced contact resistance between a p-type GaN layer and an electrode.

窒化ガリウム系化合物半導体、いわゆるIII−V族窒化物半導体(以下、窒化物半導体という)と呼ばれる半導体素子の開発が盛んである。窒化物半導体は、照明、バックライト等用の光源として使われる青色LED、多色化で使用されるLED、LD等に用いられている。窒化物半導体は、バルク単結晶の製造が困難なために、サファイア、SiC等の異種基板の上にMOCVD(有機金属気相成長法)を利用してGaNを成長させることが行われている。サファイア基板は、エピタキシャル成長工程の高温アンモニア雰囲気中の安定性にすぐれているので、成長用基板として特に用いられる。   Development of semiconductor devices called gallium nitride compound semiconductors, so-called III-V group nitride semiconductors (hereinafter referred to as nitride semiconductors), is active. Nitride semiconductors are used in blue LEDs used as light sources for lighting, backlights, etc., LEDs used in multicoloring, LDs, and the like. Since it is difficult to manufacture a bulk single crystal in a nitride semiconductor, GaN is grown on a heterogeneous substrate such as sapphire or SiC by using MOCVD (metal organic chemical vapor deposition). A sapphire substrate is particularly used as a growth substrate because it is excellent in stability in a high-temperature ammonia atmosphere in an epitaxial growth process.

MOCVD法によって窒化物半導体を製造する場合には、例えば、成長用基板としてサファイア基板を設置した反応室内に、反応ガスとして有機金属化合物ガスを供給し、結晶成長温度をおよそ900℃〜1100℃の高温で保持して、サファイア基板上にGaN半導体結晶のエピタキシャル層を成長させる。   When manufacturing a nitride semiconductor by MOCVD, for example, an organometallic compound gas is supplied as a reaction gas into a reaction chamber in which a sapphire substrate is installed as a growth substrate, and the crystal growth temperature is about 900 ° C. to 1100 ° C. An epitaxial layer of a GaN semiconductor crystal is grown on the sapphire substrate while being held at a high temperature.

しかし、サファイア基板等の成長用基板とGaNとでは、格子定数が異なるため、成長用基板上に成長させたGaN系半導体層においては、基板から上下方向に伸びる転位(格子欠陥)が存在している。この転位は、成長用基板上のGaNにのみ発生するのではなく、GaN上に形成される窒化物半導体層に伝播していき、積層欠陥を発生させてしまう。これらの格子欠陥は、p−n接合リーク、キャリア寿命の短縮、半導体層間に発生する応力によるクラックの発生等、デバイスに悪影響を及ぼす。   However, the growth constant such as a sapphire substrate and GaN have different lattice constants, so in the GaN-based semiconductor layer grown on the growth substrate, there exist dislocations (lattice defects) extending vertically from the substrate. Yes. This dislocation does not occur only in the GaN on the growth substrate but propagates to the nitride semiconductor layer formed on the GaN, thereby causing stacking faults. These lattice defects adversely affect the device such as pn junction leakage, shortening of carrier life, and generation of cracks due to stress generated between semiconductor layers.

そこで、上記のような転位を低減する方法として、選択成長又は選択横方向成長(ELO:Epitaxial Lateral Overgrowth)が良く知られている。例えば特許文献1に示されるように、ELOは、成長用基板上に、選択成長用マスクを形成し、GaN系半導体層を開口部に結晶成長させるものである。
特開2000−68599号公報
Thus, selective growth or selective lateral growth (ELO: Epitaxial Lateral Overgrowth) is well known as a method for reducing such dislocations. For example, as disclosed in Patent Document 1, the ELO is one in which a selective growth mask is formed on a growth substrate and a GaN-based semiconductor layer is crystal-grown in an opening.
JP 2000-68599 A

しかし、上記従来技術のように、ELOを用いてGaN系半導体層を結晶成長させると、GaN系半導体層の積層方向の結晶性を高めることができるが、GaN系半導体層表面と金属との接触抵抗が高くなる。GaN系半導体層の中でも、GaN層が金属との接触抵抗がやや小さいので、p型GaNコンタクト層上に電極が設けられる。   However, when the GaN-based semiconductor layer is crystal-grown using ELO as in the above prior art, the crystallinity in the stacking direction of the GaN-based semiconductor layer can be increased, but the contact between the surface of the GaN-based semiconductor layer and the metal Resistance increases. Among the GaN-based semiconductor layers, since the contact resistance with the metal is somewhat small, the electrode is provided on the p-type GaN contact layer.

ところが、ELOを用いると、p型GaNコンタクト層と電極との接触抵抗がより大きくなって、動作電圧が上昇するという傾向があった。また、ELOを用いない場合でも、p型GaNと電極とはオーミックコンタクトが取りにくいので、通常、アニール処理等を行って接触抵抗の低減を行っており、オーミックコンタクトの取りやすいp側のコンタクト層が求められている。   However, when ELO is used, there is a tendency that the contact resistance between the p-type GaN contact layer and the electrode becomes larger and the operating voltage increases. Even when ELO is not used, the ohmic contact between the p-type GaN and the electrode is difficult to obtain. Usually, the contact resistance is reduced by annealing treatment or the like, and the p-side contact layer that is easy to obtain the ohmic contact. Is required.

本発明は、上述した課題を解決するために創案されたものであり、p側GaN層と電極との接触抵抗を下げることができる窒化物半導体素子を提供することを目的としている。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a nitride semiconductor device that can reduce the contact resistance between a p-side GaN layer and an electrode.

上記目的を達成するために、請求項1記載の発明は、膜厚25nm以下で、p型不純物が1×1019cm−3以上、かつn型不純物が1×1019cm−3以上ドーピングされた混合ドープGaN層がp型GaN層上に形成され、前記混合ドープGaN層上に電極が形成された構造を備えていることを特徴とする窒化物半導体素子である。 In order to achieve the above object, the invention according to claim 1 is doped with a p-type impurity of 1 × 10 19 cm −3 or more and an n-type impurity of 1 × 10 19 cm −3 or more with a film thickness of 25 nm or less. The nitride semiconductor device is characterized in that the mixed doped GaN layer is formed on the p-type GaN layer, and an electrode is formed on the mixed doped GaN layer.

また、請求項2記載の発明は、前記p型不純物はMgで、n型不純物はSiで構成されていることを特徴とする請求項1記載の窒化物半導体素子である。   The invention according to claim 2 is the nitride semiconductor device according to claim 1, wherein the p-type impurity is Mg and the n-type impurity is Si.

また、請求項3記載の発明は、前記p型GaN層及び混合ドープGaN層は、選択成長により形成されたことを特徴とする請求項1又は請求項2のいずれか1項に記載の窒化物半導体素子である。   The invention according to claim 3 is characterized in that the p-type GaN layer and the mixed doped GaN layer are formed by selective growth, and the nitride according to any one of claims 1 and 2 It is a semiconductor element.

本発明によれば、膜厚25nm以下で、p型不純物が1×1019cm−3以上、かつn型不純物が1×1019cm−3以上ドーピングされた混合ドープGaN層をp型GaN層上に形成し、この混合ドープGaN層上に電極を形成するようにしたので、電極とGaN半導体との接触抵抗が低下し、p型GaN層に電流が流れやすくなる。 According to the present invention, a mixed doped GaN layer doped with a p-type impurity of 1 × 10 19 cm −3 or more and an n-type impurity of 1 × 10 19 cm −3 or more with a film thickness of 25 nm or less is a p-type GaN layer. Since the electrode is formed on the mixed doped GaN layer, the contact resistance between the electrode and the GaN semiconductor is lowered, and the current easily flows through the p-type GaN layer.

以下、図面を参照して本発明の一実施形態を説明する。図1は本発明の窒化物半導体素子の断面構造の一例を示す。図1は1枚のウエハ上に複数の窒化物半導体素子が形成された状態を示している。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows an example of a cross-sectional structure of a nitride semiconductor device of the present invention. FIG. 1 shows a state in which a plurality of nitride semiconductor elements are formed on one wafer.

窒化物半導体素子を構成する窒化物半導体は、既知のMOCVD法等によって形成する。ここで、窒化物半導体は、AlGaInN4元混晶を表し、いわゆるIII−V族窒化物半導体と呼ばれるもので、AlGaInN(x+y+z=1、0≦x≦1、0≦y≦1、0≦z≦1)で表すことができる。また、GaN系半導体とは、GaNのみからなる半導体、又は構成材料にGaNを含む半導体であり、上記AlGaInN4元混晶において、0<y≦1で表わされる。 The nitride semiconductor constituting the nitride semiconductor element is formed by a known MOCVD method or the like. Here, the nitride semiconductor represents an AlGaInN quaternary mixed crystal and is called a so-called group III-V nitride semiconductor, and Al x Ga y In z N (x + y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1). The GaN-based semiconductor is a semiconductor composed only of GaN or a semiconductor containing GaN as a constituent material, and 0 <y ≦ 1 in the AlGaInN quaternary mixed crystal.

成長用基板であるサファイア基板1上に選択成長用マスク11が形成され、選択成長用マスク11の一部が除去された領域にAlNバッファ層2が形成される。AlNバッファ層2上には、アンドープGaN層3、n型GaN層4、活性層5、p型GaN層6が順に積層されており、これらの各半導体層は、MOCVD法によって形成される。また、活性層5は、GaNからなる障壁層と、InX1Ga1−X1N(0<X1)からなる井戸層との多重量子井戸構造で構成される。また、成長用基板としてはサファイア基板等が用いられるが、その他にも六方晶構造(ウルツ鉱構造)を持つ基板であれば良い。 A selective growth mask 11 is formed on a sapphire substrate 1 which is a growth substrate, and an AlN buffer layer 2 is formed in a region where a portion of the selective growth mask 11 has been removed. On the AlN buffer layer 2, an undoped GaN layer 3, an n-type GaN layer 4, an active layer 5, and a p-type GaN layer 6 are sequentially stacked, and each of these semiconductor layers is formed by MOCVD. The active layer 5 has a multiple quantum well structure including a barrier layer made of GaN and a well layer made of In X1 Ga 1 -X1 N (0 <X1). A sapphire substrate or the like is used as the growth substrate, but any substrate having a hexagonal crystal structure (wurtzite structure) may be used.

また、p型GaN層6上には混合ドープGaN層6aが形成される。混合ドープGaN層6aは、半導体層を構成する基本材料は、p型GaN層6と同じGaN層であるため、図中では、p型GaN層6と同じハッチングとしている。p型GaN層6と混合ドープGaN層6aとが異なるのは、ドーピングされた不純物である。p型GaN層6には、例えば、p型不純物としてMg(マグネシウム)を用いるが、混合ドープGaN層6aには、このMgに加えてn型不純物であるSi(シリコン)も同時にドープされている。   A mixed doped GaN layer 6 a is formed on the p-type GaN layer 6. In the mixed doped GaN layer 6 a, the basic material constituting the semiconductor layer is the same GaN layer as the p-type GaN layer 6, and therefore the hatching is the same as that of the p-type GaN layer 6 in the drawing. The difference between the p-type GaN layer 6 and the mixed doped GaN layer 6a is a doped impurity. For example, Mg (magnesium) is used as the p-type impurity in the p-type GaN layer 6, but Si (silicon), which is an n-type impurity, is simultaneously doped in the mixed doped GaN layer 6 a in addition to this Mg. .

すなわち、混合ドープGaN層6aには、p型不純物とn型不純物が一緒にドープされており、その不純物濃度は、いずれも、1×1019cm−3以上になるように作製されている。ここで、不純物濃度とは、ドーパントの原子濃度を意味する。また、後述するが、混合ドープGaN層6aの膜厚は25nm(250Å)以下である。 That is, the mixed doped GaN layer 6a is doped with p-type impurities and n-type impurities, and the impurity concentration thereof is 1 × 10 19 cm −3 or more. Here, the impurity concentration means the atomic concentration of the dopant. As will be described later, the mixed doped GaN layer 6a has a film thickness of 25 nm (250 mm) or less.

AlNバッファ層2〜混合ドープGaN層6aまでを選択成長させるのであるが、選択成長用マスク11には、絶縁膜が用いられ、絶縁膜としては、SiO、Si、ZrO等がある。 The AlN buffer layer 2 to the mixed doped GaN layer 6a are selectively grown. An insulating film is used for the selective growth mask 11, and as the insulating film, SiO 2 , Si 3 N 4 , ZrO 2 or the like is used. is there.

混合ドープGaN層6a上には透明電極7が形成されており、透明電極7上にはp電極8が作製される。また、混合ドープGaN層6aからメサエッチングされて、露出したn型GaN層4上にn電極9が設けられる。透明電極7は、ZnOやITO等で構成され、p電極8はPd/Au等の金属多層膜、n電極9はAl等で構成される。   A transparent electrode 7 is formed on the mixed doped GaN layer 6a, and a p-electrode 8 is formed on the transparent electrode 7. An n electrode 9 is provided on the exposed n-type GaN layer 4 by mesa etching from the mixed doped GaN layer 6a. The transparent electrode 7 is made of ZnO, ITO or the like, the p electrode 8 is made of a metal multilayer film such as Pd / Au, and the n electrode 9 is made of Al or the like.

一方、図2は、図1に示される透明電極7がなく、混合ドープGaN層6a上に直接p電極8を設けた構造を示している。この場合のp電極18とn電極19の構成材料は、図1の場合と同じである。   On the other hand, FIG. 2 shows a structure in which the p-electrode 8 is provided directly on the mixed doped GaN layer 6a without the transparent electrode 7 shown in FIG. The constituent materials of the p electrode 18 and the n electrode 19 in this case are the same as those in FIG.

以上のように、膜厚25nm以下で、p型不純物が1×1019cm−3以上、かつn型不純物が1×1019cm−3以上ドーピングされた混合ドープGaN層6aをp型GaN層6上に形成し、この混合ドープGaN層6a上に電極を形成している。また、p型GaN層6には、p型不純物が1×1019cm−3以上ドーピングされている。したがって、図1では透明電極7とGaN半導体との接触抵抗が低下し、図2ではp電極18とGaN半導体との接触抵抗が低下し、p型GaN層6に電流が流れやすくなる。 As described above, the mixed doped GaN layer 6a doped with a p-type impurity of 1 × 10 19 cm −3 or more and an n-type impurity of 1 × 10 19 cm −3 or more with a film thickness of 25 nm or less is used as a p-type GaN layer. 6 and an electrode is formed on the mixed doped GaN layer 6a. The p-type GaN layer 6 is doped with p-type impurities at 1 × 10 19 cm −3 or more. Therefore, in FIG. 1, the contact resistance between the transparent electrode 7 and the GaN semiconductor is lowered, and in FIG. 2, the contact resistance between the p electrode 18 and the GaN semiconductor is lowered, and the current easily flows through the p-type GaN layer 6.

図9は、上記のように形成された本発明の窒化物半導体素子の作用を説明するための図である。図9(a)は、従来構造のp型GaN層とp電極を構成する金属との接触界面におけるエネルギーバンド図を示す。ここで、Eはフェルミ準位を、Eは伝導帯の準位を、Eは価電子帯の準位を表している。図9(a)では、半導体層と金属の接触となるので、ショットキー接触のバンド構造となる。したがって、接触界面に障壁が存在するため、金属からp型GaN層に向かってホールが注入されにくい。 FIG. 9 is a diagram for explaining the operation of the nitride semiconductor device of the present invention formed as described above. FIG. 9A shows an energy band diagram at the contact interface between the p-type GaN layer having the conventional structure and the metal constituting the p-electrode. Here, E F is the Fermi level, E C is the level of the conduction band, E V represents the level of the valence band. In FIG. 9A, since the semiconductor layer is in contact with the metal, a band structure of Schottky contact is obtained. Therefore, since there is a barrier at the contact interface, holes are not easily injected from the metal toward the p-type GaN layer.

一方、図9(b)は、本発明の構造であるp型GaN層6と金属(p電極又は透明電極)との間に混合ドープGaN層6aを形成した場合の接触界面におけるエネルギーバンド図である。幅tの領域が、混合ドープGaN層6aに該当する。2点鎖線で描かれたEのエネルギーバンドは、図9(a)におけるEと同じ形状の曲線を表わす。 On the other hand, FIG. 9B is an energy band diagram at the contact interface when the mixed doped GaN layer 6a is formed between the p-type GaN layer 6 and the metal (p electrode or transparent electrode) having the structure of the present invention. is there. A region having a width t corresponds to the mixed doped GaN layer 6a. Energy band of the drawn E a by a two-dot chain line represents the curve of the same shape as the E V in FIG. 9 (a).

まず、p型不純物とn型不純物とを混合したGaN層と金属とが接触するために、図9(a)のときのEよりも接触界面付近ではエネルギーバンドの曲がりが大きくなっている。エネルギーバンドの曲がりが下の方に大きくなると、接触界面における障壁が大きくなるので、金属から半導体層にホールが流れ込みにくくなる。 First, since the GaN layer and a metal obtained by mixing a p-type impurity and the n-type impurity is in contact, bending of the energy band becomes large in the vicinity of the contact interface than E V in the case of FIG. 9 (a). When the bending of the energy band increases downward, the barrier at the contact interface increases, so that holes do not easily flow from the metal into the semiconductor layer.

他方、n型不純物も同時にドープしているため、n型不純物によって新たにEというエネルギー準位が発生する。このエネルギー準位Eによって、金属からホールが流れ込みやすくなる。 On the other hand, since the n-type impurity is simultaneously doped, the energy level is generated as a new E D by n-type impurity. This energy level E D, holes are easily flows from the metal.

したがって、p型不純物に加えてn型不純物のドープの結果、接触界面における障壁の拡大による効果よりも、新たに発生したEというエネルギー準位による効果が大きいときに、接触抵抗が低下し、動作電圧Vfも低下することになる。この作用を発生させるために、p型不純物とn型不純物の各ドーピング濃度は、いずれも1×1019cm−3以上としている。 Thus, the results of p-type impurity added n-type impurity doped, than the effect due to the expansion of the barrier at the contact interface, when the effect is large due to the energy level of E D newly generated, the contact resistance is lowered, The operating voltage Vf will also decrease. In order to generate this effect, each doping concentration of the p-type impurity and the n-type impurity is set to 1 × 10 19 cm −3 or more.

また、n型不純物の混合ドープGaN層6aの膜厚を大きくしすぎると、エネルギーバンド構造が大きく変化し、素子特性にも大きな影響を与えるので、接触界面付近で価電子帯の準位Eのバンドの曲がりが大きい領域だけで良く、その膜厚は250Å以下とすることが望ましい。 Further, an excessively large thickness of the mixed-doped GaN layer 6a of the n-type impurity, the energy band structure is changed significantly, it affects to device characteristics, level E V of the valence band in the vicinity of the contact interface Only the region where the bending of the band is large is sufficient, and the film thickness is desirably 250 mm or less.

図1の窒化物半導体素子の製造方法を図3〜6を参照しつつ説明する。図3に示すように、成長用基板1上に選択成長用マスク11を形成する。例えば、成長用基板1としてサファイア基板をMOCVD(有機金属化学気相成長)装置に入れ、水素ガスを流しながら、1050℃程度まで温度を上げ、サファイア基板をサーマルクリーニングする。その後、サファイア基板上に選択成長用マスク11として絶縁膜であるSiOを形成する。スパッタパワー300W、スパッタ原子Arを20cc/分で供給し、圧力1Paの雰囲気中で20分スパッタを行ってサファイア基板上にSiOを膜厚1000Å程度形成する。 A method for manufacturing the nitride semiconductor device of FIG. 1 will be described with reference to FIGS. As shown in FIG. 3, a selective growth mask 11 is formed on the growth substrate 1. For example, a sapphire substrate as a growth substrate 1 is put into an MOCVD (metal organic chemical vapor deposition) apparatus, and the temperature is raised to about 1050 ° C. while flowing hydrogen gas to thermally clean the sapphire substrate. Thereafter, SiO 2 which is an insulating film is formed as a selective growth mask 11 on the sapphire substrate. Sputtering power is 300 W, sputtering atoms Ar are supplied at 20 cc / min, and sputtering is performed for 20 minutes in an atmosphere with a pressure of 1 Pa to form a SiO 2 film with a thickness of about 1000 mm on the sapphire substrate.

次に、フォトリソグラフィー技術により所定のパターンにレジストをSiO膜上に形成し、ドライエッチング、例えば、CF4ガスを圧力3Pa、パワー100Wでプラズマ状態にして供給し、エッチングを行う。その後レジストを除去すると図3のようになる。 Next, a resist is formed on the SiO 2 film in a predetermined pattern by photolithography, and dry etching, for example, CF 4 gas is supplied in a plasma state at a pressure of 3 Pa and a power of 100 W to perform etching. Thereafter, when the resist is removed, the result is as shown in FIG.

その後、図4のように、AlNバッファ層2を成長させる。このAlNバッファ層2は、高温AlNバッファ層であり、温度900℃以上で(例えば900℃)、成長圧力は200Torrとし、キャリアガスとしては水素を用い、このキャリア水素(H)の流量を14L/分とし、TMA(トリメチルアルミニウム)の流量については20cc/分、NH(アンモニア)の流量については500cc/分とした。このときのNH/TMAのモル比を計算すると、約2600となる。この成長条件下で膜厚30Åの高温AlNバッファ層2を形成する。 Thereafter, the AlN buffer layer 2 is grown as shown in FIG. The AlN buffer layer 2 is a high-temperature AlN buffer layer, has a temperature of 900 ° C. or higher (eg, 900 ° C.), a growth pressure of 200 Torr, hydrogen as a carrier gas, and a flow rate of carrier hydrogen (H 2 ) of 14 L. The flow rate of TMA (trimethylaluminum) was 20 cc / min, and the flow rate of NH 3 (ammonia) was 500 cc / min. When the molar ratio of NH 3 / TMA at this time is calculated, it is about 2600. Under this growth condition, a high-temperature AlN buffer layer 2 having a thickness of 30 mm is formed.

ところで、図1、2のように、分離した窒化物半導体素子を形成するためには、横方向の成長レートよりも縦方向の成長レートを大きくしておく必要がある。このようにするために、選択成長用マスク11の開口部は絶縁膜の一部を除去して作製するのであるが、その開口部の形状を図7に示す。   By the way, in order to form the separated nitride semiconductor elements as shown in FIGS. 1 and 2, it is necessary to make the growth rate in the vertical direction larger than the growth rate in the horizontal direction. For this purpose, the opening of the selective growth mask 11 is formed by removing a part of the insulating film. The shape of the opening is shown in FIG.

例えば、図7(a)のように、六角形状の開口部11aを多数形成した選択成長用マスクを用いる。この場合は、六角形状の素子が得られる。窒化物半導体は、(0001)方位のウルツ鉱型(六方晶)の結晶構造(図10の結晶構造)を持ち、Ga原子又はN原子が成長表面方向になる結晶極性(c軸方向に成長)を有している。   For example, as shown in FIG. 7A, a selective growth mask having a large number of hexagonal openings 11a is used. In this case, a hexagonal element is obtained. The nitride semiconductor has a (0001) orientation wurtzite type (hexagonal) crystal structure (the crystal structure in FIG. 10), and has a crystal polarity in which Ga atoms or N atoms are in the growth surface direction (grow in the c-axis direction). have.

したがって、成長用基板には、同じウルツ鉱型の結晶構造を有するサファイア基板等が用いられ、サファイア基板の主面がC面を有し、その主面に窒化物半導体が積層された場合は、すべてC面が成長表面方向となる。その場合、図6の六角形状の開口部11aを有する選択成長用マスクであれば、六角形の一辺L1を成長用基板のM面と平行に配置すれば、選択成長によって成長する結晶は、ほとんど縦方向方向に成長を行うので、分離した半導体層になる。   Therefore, a sapphire substrate or the like having the same wurtzite crystal structure is used as the growth substrate, and the main surface of the sapphire substrate has a C-plane, and a nitride semiconductor is stacked on the main surface. All C planes are in the growth surface direction. In this case, if the mask for selective growth having the hexagonal opening 11a shown in FIG. 6 is used, if the hexagonal side L1 is arranged parallel to the M-plane of the growth substrate, the crystal grown by selective growth is almost all. Since it grows in the vertical direction, it becomes a separated semiconductor layer.

一方、図7(b)のように、ストライプ状の開口部を複数有する選択成長用マスク11を用いても良い。図7(b)の選択成長用マスクであれば、リッジストライプ形状の素子が形成される。この場合、横方向の成長レートよりも縦方向の成長レートが大きくなるように、選択成長時の成長圧力や成長温度等を設定すれば良い。   On the other hand, as shown in FIG. 7B, a selective growth mask 11 having a plurality of stripe-shaped openings may be used. In the selective growth mask shown in FIG. 7B, a ridge stripe-shaped element is formed. In this case, the growth pressure, growth temperature, etc. during selective growth may be set so that the growth rate in the vertical direction is larger than the growth rate in the horizontal direction.

次に、MOCVD装置において、成長温度を1020℃〜1040℃にし、NHとTMAのうち、TMAの供給を停止し、例えば、トリメチルガリウム(TMGa)を20μモル/分供給し、アンドープGaN層3を厚さ0.5μm程度積層する。 Next, in the MOCVD apparatus, the growth temperature is set to 1020 ° C. to 1040 ° C., the supply of TMA of NH 3 and TMA is stopped, for example, trimethylgallium (TMGa) is supplied at 20 μmol / min, and the undoped GaN layer 3 Are stacked to a thickness of about 0.5 μm.

その後、n型ドーパントガスとしてシラン(SiH)を供給してn型GaN層4を膜厚4μm程度成長させる。次に、TMGa、シランの供給を停止し、アンモニアと水素の混合雰囲気中で基板温度を700℃〜800℃の間に下げて、トリエチルガリウム(TEGa)を20μモル/分供給して活性層5のアンドープGaN障壁層を積層し、トリメチルインジウム(TMIn)を200μモル/分供給してInGaN井戸層を積層する。そして、GaN障壁層とInGaN井戸層との繰り返しにより多重量子井戸構造とする。活性層5の膜厚は例えば0.1μm程度形成する。 Thereafter, silane (SiH 4 ) is supplied as an n-type dopant gas to grow the n-type GaN layer 4 with a thickness of about 4 μm. Next, the supply of TMGa and silane is stopped, the substrate temperature is lowered between 700 ° C. and 800 ° C. in a mixed atmosphere of ammonia and hydrogen, and triethylgallium (TEGa) is supplied at 20 μmol / min to obtain the active layer 5. The undoped GaN barrier layer is laminated, and trimethylindium (TMIn) is supplied at 200 μmol / min, and the InGaN well layer is laminated. A multiple quantum well structure is formed by repeating the GaN barrier layer and the InGaN well layer. The film thickness of the active layer 5 is formed to be about 0.1 μm, for example.

活性層5成長後、成長温度を1020℃〜1040℃に上昇させて、Ga原子の原料ガスであるトリメチルガリウム(TMGa)、窒素原子の原料ガスであるアンモニア(NH)、p型不純物Mgのドーパント材料であるCPMg(ビスシクロペンタジエチルマグネシウム)を供給し、Mg(マグネシウム)が1×1019cm−3以上ドーピングされたp型GaN層6を膜厚約0.3μm成長させる。 After the active layer 5 is grown, the growth temperature is increased to 1020 ° C. to 1040 ° C., and trimethylgallium (TMGa), which is a Ga atom source gas, ammonia (NH 3 ), which is a nitrogen atom source gas, and p-type impurity Mg. CP 2 Mg (biscyclopentadiethyl magnesium) as a dopant material is supplied, and a p-type GaN layer 6 doped with 1 × 10 19 cm −3 or more of Mg (magnesium) is grown to a thickness of about 0.3 μm.

次に、混合ドープGaN層6aを成長させるが、p型GaN層6と同じGaN層であり、不純物の種類のみが異なるので、p型不純物の原料ガスのCPMgに加えて、n型不純物の原料ガスであるシラン(SiH)も供給し、Si(シリコン)が1×1019cm−3以上、かつMg(マグネシウム)が1×1019cm−3以上ドーピングされるように形成する。このようにして、混合ドープGaN層6aを250Å以下の膜厚に成長させる。アンドープGaN層3〜混合ドープGaN層6aまでを選択成長させて、図5のような積層構造が得られる。 Next, the mixed doped GaN layer 6a is grown. However, since it is the same GaN layer as the p-type GaN layer 6 and only the kind of impurities is different, in addition to the p 2 impurity source gas CP 2 Mg, an n-type impurity is added. Also, silane (SiH 4 ), which is a raw material gas, is also supplied and formed so that Si (silicon) is doped at 1 × 10 19 cm −3 or more and Mg (magnesium) is doped at 1 × 10 19 cm −3 or more. In this way, the mixed doped GaN layer 6a is grown to a thickness of 250 mm or less. A layered structure as shown in FIG. 5 is obtained by selectively growing the undoped GaN layer 3 to the mixed doped GaN layer 6a.

次に、図6に示すように、混合ドープGaN層6aからn型GaN層4が露出するまでメサエッチングを行い、透明電極7を混合ドープGaN層6a上に形成し、透明電極7上にp電極8、露出したn型GaN層4の面上にn電極9を形成すれば、図1の窒化物半導体素子が完成する。透明電極7はZnOで形成し、その厚みは2000Å、p電極8はPd/Auの金属多層膜で構成し、その各膜厚は100Å/1250Å、n電極9はAlで構成し、その厚みは3000Åとした。   Next, as shown in FIG. 6, mesa etching is performed until the n-type GaN layer 4 is exposed from the mixed doped GaN layer 6 a to form the transparent electrode 7 on the mixed doped GaN layer 6 a, and p on the transparent electrode 7. If the electrode 8 and the n electrode 9 are formed on the exposed surface of the n-type GaN layer 4, the nitride semiconductor device of FIG. 1 is completed. The transparent electrode 7 is made of ZnO, the thickness is 2000 mm, the p electrode 8 is made of a metal multilayer film of Pd / Au, each film thickness is 100 mm / 1250 mm, the n electrode 9 is made of Al, and the thickness is 3000kg.

一方、図2の透明電極7がない構造にするには図6の状態から、p電極18をPd/Auの金属多層膜として、その各膜厚を100Å/1250Åに形成し、n電極19をAlとして、その厚みを3000Åに形成する。   On the other hand, in order to make the structure without the transparent electrode 7 of FIG. 2, from the state of FIG. 6, the p electrode 18 is formed as a Pd / Au metal multilayer film, and each film thickness is formed to 100 mm / 1250 mm, and the n electrode 19 is formed. As Al, the thickness is formed to 3000 mm.

各半導体層の製造については、キャリアガスの水素又は窒素とともに、トリエチルガリウム(TEGa)、トリメチルガリウム(TMG)、アンモニア(NH)、トリメチルアルミニウム(TMA)、トリメチルインジウム(TMIn)などの各半導体層の成分に対応する反応ガス、n型にする場合のドーパントガスとしてのシラン(SiH)、p型にする場合のドーパントガスとしてのCPMg(シクロペンタジエニルマグネシウム)等の必要なガスを供給して、700℃〜1200℃程度の範囲で順次成長させることにより、所望の組成で、所望の導電型の半導体層を、必要な厚さに形成することができる。 For the production of each semiconductor layer, each semiconductor layer such as triethylgallium (TEGa), trimethylgallium (TMG), ammonia (NH 3 ), trimethylaluminum (TMA), trimethylindium (TMIn), as well as hydrogen or nitrogen as a carrier gas. Necessary gas such as silane (SiH 4 ) as a dopant gas for n-type, CP 2 Mg (cyclopentadienylmagnesium) as a dopant gas for p-type By supplying and sequentially growing in a range of about 700 ° C. to 1200 ° C., a semiconductor layer having a desired composition and a desired thickness can be formed with a desired composition.

以上のように作製された図1の窒化物半導体素子のV−I特性曲線を図8の点線Yで示す。一方、図1の構成で、混合ドープGaN層6aをなくし、p型GaN層6のみで0.3μmの膜厚にした窒化物半導体素子のV−I特性曲線を図8の実線Xで示す。上述したように、n型不純物にはSiを、p型不純物にはMgを用いた。また、混合ドープGaN層6aの膜厚は200Åとした。   A VI characteristic curve of the nitride semiconductor device of FIG. 1 fabricated as described above is indicated by a dotted line Y in FIG. On the other hand, the VI characteristic curve of the nitride semiconductor device having the configuration of FIG. 1 in which the mixed doped GaN layer 6a is eliminated and the p-type GaN layer 6 alone is 0.3 μm thick is shown by a solid line X in FIG. As described above, Si is used for the n-type impurity and Mg is used for the p-type impurity. The film thickness of the mixed doped GaN layer 6a was 200 mm.

これらは、図7(a)のような六角形状パターンにより、六角形のリッジ形状に形成された窒化物半導体素子であり120μm×160μmサイズの素子である。本発明の構造の曲線Yを見ればわかるように、曲線Xと比較してすべての順方向電流領域(If)で動作電圧Vfが小さくなっている。例えば、If=20mAで比較すると、曲線XではVf=8.2V、曲線YではVf=7.5Vとなる。順方向電流が大きくなるほど、曲線XとYとの電圧差は大きくなっており、本発明の構造の方が素子の抵抗が低下していることがわかる。   These are nitride semiconductor elements formed in a hexagonal ridge shape by a hexagonal pattern as shown in FIG. 7A, and are elements having a size of 120 μm × 160 μm. As can be seen from the curve Y of the structure of the present invention, the operating voltage Vf is smaller in all forward current regions (If) than in the curve X. For example, when compared at If = 20 mA, Vf = 8.2V is obtained for the curve X, and Vf = 7.5V is obtained for the curve Y. It can be seen that as the forward current increases, the voltage difference between the curves X and Y increases, and the resistance of the device is lower in the structure of the present invention.

このように、GaNに対しては、n型不純物であるSiとp型不純物であるMgとを混合してドープすることにより、GaNと電極との接触抵抗を下げることができる。
Thus, the contact resistance between GaN and the electrode can be reduced by mixing and doping Si as an n-type impurity and Mg as a p-type impurity.

本発明の窒化物半導体素子の断面構造の一例を示す図である。It is a figure which shows an example of the cross-sectional structure of the nitride semiconductor element of this invention. 本発明の窒化物半導体素子の断面構造の一例を示す図である。It is a figure which shows an example of the cross-sectional structure of the nitride semiconductor element of this invention. 本発明の窒化物半導体素子の一製造工程を示す図である。It is a figure which shows one manufacturing process of the nitride semiconductor element of this invention. 本発明の窒化物半導体素子の一製造工程を示す図である。It is a figure which shows one manufacturing process of the nitride semiconductor element of this invention. 本発明の窒化物半導体素子の一製造工程を示す図である。It is a figure which shows one manufacturing process of the nitride semiconductor element of this invention. 本発明の窒化物半導体素子の一製造工程を示す図である。It is a figure which shows one manufacturing process of the nitride semiconductor element of this invention. 成長用基板上の選択成長用マスクの形状と配置例を示す図である。It is a figure which shows the shape and arrangement example of the mask for selective growth on the substrate for growth. 従来構造と本発明の構造とのV−I特性の比較を示す図である。It is a figure which shows the comparison of the VI characteristic of the conventional structure and the structure of this invention. 本発明の作用を説明するエネルギーバンド構造を示す図である。It is a figure which shows the energy band structure explaining the effect | action of this invention.

符号の説明Explanation of symbols

1 成長用基板
2 AlNバッファ層
3 アンドープGaN層
4 n型GaN層
5 活性層
6 p型GaN層
6a 混合ドープGaN層
7 透明電極
8 p電極
9 n電極
11 選択成長用マスク
DESCRIPTION OF SYMBOLS 1 Growth substrate 2 AlN buffer layer 3 Undoped GaN layer 4 N-type GaN layer 5 Active layer 6 p-type GaN layer 6a Mixed doped GaN layer 7 Transparent electrode 8 P electrode 9 N electrode 11 Mask for selective growth

Claims (3)

膜厚25nm以下で、p型不純物が1×1019cm−3以上、かつn型不純物が1×1019cm−3以上ドーピングされた混合ドープGaN層がp型GaN層上に形成され、前記混合ドープGaN層上に電極が形成された構造を備えていることを特徴とする窒化物半導体素子。 A mixed doped GaN layer doped with a p-type impurity of 1 × 10 19 cm −3 or more and a n-type impurity of 1 × 10 19 cm −3 or more with a thickness of 25 nm or less is formed on the p-type GaN layer, A nitride semiconductor device comprising a structure in which an electrode is formed on a mixed doped GaN layer. 前記p型不純物はMgで、n型不純物はSiで構成されていることを特徴とする請求項1記載の窒化物半導体素子。   2. The nitride semiconductor device according to claim 1, wherein the p-type impurity is Mg and the n-type impurity is Si. 前記p型GaN及び混合ドープGaN層は、選択成長により形成されたことを特徴とする請求項1又は請求項2のいずれか1項に記載の窒化物半導体素子。   The nitride semiconductor device according to claim 1, wherein the p-type GaN and the mixed doped GaN layer are formed by selective growth.
JP2007330945A 2007-12-21 2007-12-21 Nitride semiconductor element Withdrawn JP2009152491A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007330945A JP2009152491A (en) 2007-12-21 2007-12-21 Nitride semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007330945A JP2009152491A (en) 2007-12-21 2007-12-21 Nitride semiconductor element

Publications (1)

Publication Number Publication Date
JP2009152491A true JP2009152491A (en) 2009-07-09

Family

ID=40921267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007330945A Withdrawn JP2009152491A (en) 2007-12-21 2007-12-21 Nitride semiconductor element

Country Status (1)

Country Link
JP (1) JP2009152491A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10290771B2 (en) 2016-04-20 2019-05-14 Dowa Electronics Materials Co., Ltd. Group III nitride semiconductor light emitting device and method for manufacture the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10290771B2 (en) 2016-04-20 2019-05-14 Dowa Electronics Materials Co., Ltd. Group III nitride semiconductor light emitting device and method for manufacture the same

Similar Documents

Publication Publication Date Title
US6630692B2 (en) III-Nitride light emitting devices with low driving voltage
JP5995302B2 (en) Manufacturing method of nitride semiconductor light emitting device
JP5634368B2 (en) Semiconductor device
US7998773B2 (en) Method of growing semiconductor heterostructures based on gallium nitride
JP5048236B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP5874495B2 (en) Method for producing group III nitride semiconductor containing Ga
JP5279006B2 (en) Nitride semiconductor light emitting device
KR20100093872A (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP2001160627A (en) Group iii nitride compound semiconductor light emitting element
JP2011238971A (en) Method of manufacturing nitride semiconductor light-emitting element
JP2008263023A (en) Manufacturing method of group iii-v compound semiconductor, schottky barrier diode, light-emitting diode, laser diode and manufacturing method of these
JP4554803B2 (en) Low dislocation buffer, method for producing the same, and device having low dislocation buffer
JP2009239243A (en) Light-emitting device and method for manufacturing the same
JP4940670B2 (en) Method for fabricating nitride semiconductor light emitting device
JP2012204540A (en) Semiconductor device and method of manufacturing the same
JP6725242B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2009141085A (en) Nitride semiconductor device
KR20070116068A (en) Production method group iii nitride semiconductor element
JP2005129923A (en) Nitride semiconductor, light emitting element using it, light emitting diode, laser element, lamp, and manufacturing method for those
US9859457B2 (en) Semiconductor and template for growing semiconductors
JP3753369B2 (en) Nitride semiconductor light emitting device
JP2009152491A (en) Nitride semiconductor element
JP6884505B2 (en) Semiconductor light emitting device and its manufacturing method
JP2008227103A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT
KR100881053B1 (en) Nitride based light emitting device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110301