JP2015115433A - Group iii nitride semiconductor element - Google Patents

Group iii nitride semiconductor element Download PDF

Info

Publication number
JP2015115433A
JP2015115433A JP2013255883A JP2013255883A JP2015115433A JP 2015115433 A JP2015115433 A JP 2015115433A JP 2013255883 A JP2013255883 A JP 2013255883A JP 2013255883 A JP2013255883 A JP 2013255883A JP 2015115433 A JP2015115433 A JP 2015115433A
Authority
JP
Japan
Prior art keywords
layer
region
group iii
polarization
heterointerface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013255883A
Other languages
Japanese (ja)
Inventor
竹内 哲也
Tetsuya Takeuchi
哲也 竹内
素顕 岩谷
Motoaki Iwatani
素顕 岩谷
赤▲崎▼ 勇
Isamu Akasaki
勇 赤▲崎▼
天野 浩
Hiroshi Amano
浩 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagoya University NUC
Meijo University
Original Assignee
Nagoya University NUC
Meijo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagoya University NUC, Meijo University filed Critical Nagoya University NUC
Priority to JP2013255883A priority Critical patent/JP2015115433A/en
Publication of JP2015115433A publication Critical patent/JP2015115433A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To prevent deterioration in characteristics caused by polarization charge arising from a heterointerface.SOLUTION: A group III nitride semiconductor element has a heterointerface where group III nitride semiconductors having compositions different from each other are bonded. The heterointerface S exists in a selected region which is at least one of an n-conductive type region where an electron is a major carrier and a p-conductive region where a hole is a major carrier. A dopant for generating a carrier with a code the same with that of the major carrier in the selected region is added to minute regions which sandwich the heterointerface S which is at least one heterointerface S in the selected region and where a polarization charge with a code the same with that of the major carrier in the selected region appears at an impurity concentration higher than an impurity concentration in a region except minute regions 20 in layers 142b, 17 on both sides which form the heterointerface.

Description

本発明は、ヘテロ接合界面に発生する電荷による特性の劣化を抑制したIII 族窒化物半導体素子に関する。   The present invention relates to a group III nitride semiconductor device that suppresses deterioration of characteristics due to charges generated at a heterojunction interface.

青色、白色LEDとして、格子定数の異なるIII 族窒化物半導体の複数の層を積層させた発光素子が知られている。特許文献1には、サファイア基板上に、バッファ層を形成し、そのバッファ層上に、n−GaNから成るnコンタクト層、n−GaNから成るガイド層、In0.2 Ga0.8 Nから成る井戸層とIn0.02Ga0.98N、In0.05Ga0.95N、In0.02Ga0.98Nの3層構造の障壁層との多重量子井戸構造から成る活性層、p−GaNから成る第1ガイド層、Ga0.8 Al0.2 Nから成る電子オーバーフロー防止層、p−GaNから成る第2ガイド層、p−GaNから成るpコンタクト層とを形成した発光素子が開示されている。この技術は、活性層内の障壁層を井戸層のIn組成比よりも十分に小さい(バンドギャップが十分に大きい)、In組成比の異なる3層構造として、しかも、その3層をIn組成比の小さい層、大きい層、小さい層の対称性構造とすることで、活性層に印加される内部電界を減少させて、量子効率の改善を図る技術である。すなわち、この技術は、InGaNは、ピエゾ分極が大きいところ、障壁層のIn組成比を小さく、かつ、In分布に対称性をもたせることで、ピエゾ電界を抑制するものである。 As a blue and white LED, a light emitting element in which a plurality of layers of group III nitride semiconductors having different lattice constants are stacked is known. In Patent Document 1, a buffer layer is formed on a sapphire substrate, and an n-contact layer made of n-GaN, a guide layer made of n-GaN, a well layer made of In 0.2 Ga 0.8 N are formed on the buffer layer. In 0.02 Ga 0.98 N, In 0.05 Ga 0.95 N, In 0.02 Ga 0.98 N three-layer barrier layer active layer with multiple quantum well structure, p-GaN first guide layer, Ga 0.8 Al 0.2 N A light emitting device is disclosed in which an electron overflow prevention layer made of p-GaN, a second guide layer made of p-GaN, and a p-contact layer made of p-GaN are formed. In this technique, the barrier layer in the active layer has a three-layer structure in which the In composition ratio is sufficiently smaller than the In composition ratio of the well layer (the band gap is sufficiently large), and the In composition ratio is different. This is a technique for improving quantum efficiency by reducing the internal electric field applied to the active layer by using a symmetric structure of a small layer, a large layer, and a small layer. That is, in this technique, InGaN has a large piezoelectric polarization, but the In composition ratio of the barrier layer is small and the In distribution is made symmetric, thereby suppressing the piezoelectric field.

また、特許文献2には、n型GaN基板上に、SiドープGaNからなるn型バッファ層、SiドープAla Ga1-a N(0<a≦0.1)からなるn型クラッド層、SiドープGaNからなるn型ガイド層、Inb Ga1-b N(0<b≦0.1)からなる活性層、MgドープAl0.07Ga0.93Nからなる電子ブロック層と、MgドープAl0.04Ga0.96Nからなる第1のp型クラッド層(膜厚=400nm、Mgドーピング濃度=1.5×1019/cm3 )、及びMgドープAl0.04Ga0.96Nからなる第2のp型クラッド層(膜厚=7nm、Mgドーピング濃度=2×1020/cm3 )からなる多層のp型クラッド層を積層させ、その第2のp型クラッド層上にNi/Auのpコンタクト電極を形成した構造の発光素子が開示されている。この技術は、p−AlGaNクラッド層、p−GaNコンタクト層、pコンタクト電極の構造の場合には、pコンタクト電極からp−GaNコンタクト層に注入された正孔がp−AlGaNクラッド層の障壁により活性層側へ注入されることが阻害されて抵抗が高くなるところ、その注入阻害を改良した技術である。すなわち、p−GaNコンタクト層を設けることなく、pコンタクト電極が直接、接合する20nmと薄くMgが1020/cm3 程度と非常に高濃度とした第2のp型クラッド層を設けて、正孔を第2のp型クラッド層をトンネルさせることで、抵抗の上昇を抑制している。 Patent Document 2 discloses an n-type buffer layer made of Si-doped GaN, an n-type cladding layer made of Si-doped Al a Ga 1-a N (0 <a ≦ 0.1) on an n-type GaN substrate, An n-type guide layer made of Si-doped GaN, an active layer made of In b Ga 1-b N (0 <b ≦ 0.1), an electron block layer made of Mg-doped Al 0.07 Ga 0.93 N, and Mg-doped Al 0.04 Ga A first p-type cladding layer made of 0.96 N (film thickness = 400 nm, Mg doping concentration = 1.5 × 10 19 / cm 3 ), and a second p-type cladding layer made of Mg-doped Al 0.04 Ga 0.96 N ( A multilayer p-type cladding layer having a thickness of 7 nm and a Mg doping concentration of 2 × 10 20 / cm 3 is laminated, and a Ni / Au p-contact electrode is formed on the second p-type cladding layer. A light emitting device is disclosed. In this technique, in the case of a p-AlGaN cladding layer, a p-GaN contact layer, and a p-contact electrode structure, holes injected from the p-contact electrode into the p-GaN contact layer are blocked by the barrier of the p-AlGaN cladding layer. This is a technique in which the injection inhibition is improved when the injection into the active layer side is inhibited and the resistance increases. That is, without providing a p-GaN contact layer, a second p-type cladding layer having a very high concentration of 20 nm and a Mg concentration of about 10 20 / cm 3 where the p contact electrode is directly bonded is provided. The increase in resistance is suppressed by tunneling the hole through the second p-type cladding layer.

特開2012−69982号公報JP 2012-69982 A 特開2009−21424号公報JP 2009-21424 A

III 族窒化物半導体発光素子の場合には、特許文献1、2のように+c軸方向に成長させた(III 族元素面を成長面とする)格子定数の異なる半導体層の積層構造が採用されている。この場合に、電子ブロック層は電子に対する伝導帯の障壁を高くするために、両側の層に比べてバンドギャップの大きい半導体が用いられている。この目的のために、電子ブロック層には、AlGaNを用いることが多いが、その下の層は、ガイド層のGaNであったり、活性層のGaInNである。この場合には、格子定数の小さいAlGaNの電子ブロック層には、その層よりも格子定数が大きい下層から面内引っ張り歪み、厚さ方向に圧縮歪みが印加される。元々、AlGaN層には、III 族元素面( Ga面) からN面の向き(−c軸)に自発分極が存在するが、AlGaNの自発分極はGaInNやGaNの自発分極より大きい。さらに、この状態の歪みがAlGaN層に印加されると、自発分極と同一の向きにピエゾ分極が発生する。下層のGaInN層又はGaN層は、上層のAlGaN層から面内方向に圧縮歪み(厚さ方向に引っ張り歪み)を受けるので、N面からIII 族元素面の向き(+c軸)に、ピエゾ分極が発生する。この結果、AlGaN層と下層との界面であるAlGaN層のN面には、正の分極電荷が現れる。この正電荷により、AlGaNの電子ブロック層は、正電位にバイアスされ、電子ブロック層の伝導帯のレベルが低下する。この結果、電子ブロック層の障壁の高さが低くなり、電子を下層のガイド層や活性層に閉じ込める機能が低下する。その結果として、内部量子効率が低下し、発光出力が低下する。   In the case of a group III nitride semiconductor light emitting device, a stacked structure of semiconductor layers with different lattice constants grown in the + c-axis direction (with the group III element surface as the growth surface) is employed as in Patent Documents 1 and 2. ing. In this case, the electron block layer uses a semiconductor having a larger band gap than the layers on both sides in order to increase the conduction band barrier against electrons. For this purpose, AlGaN is often used for the electron blocking layer, but the underlying layer is GaN for the guide layer or GaInN for the active layer. In this case, an in-plane tensile strain is applied to the AlGaN electron block layer having a small lattice constant from the lower layer having a larger lattice constant than that layer, and a compressive strain is applied in the thickness direction. Originally, in the AlGaN layer, spontaneous polarization exists in the direction from the group III element plane (Ga plane) to the N plane (−c axis), but the spontaneous polarization of AlGaN is larger than that of GaInN and GaN. Further, when a strain in this state is applied to the AlGaN layer, piezoelectric polarization occurs in the same direction as the spontaneous polarization. Since the lower GaInN layer or GaN layer is subjected to compressive strain (tensile strain in the thickness direction) in the in-plane direction from the upper AlGaN layer, piezoelectric polarization occurs in the direction from the N surface to the group III element surface (+ c axis). Occur. As a result, positive polarization charges appear on the N face of the AlGaN layer, which is the interface between the AlGaN layer and the lower layer. This positive charge biases the electron blocking layer of AlGaN to a positive potential and lowers the level of the conduction band of the electron blocking layer. As a result, the height of the barrier of the electron blocking layer is lowered, and the function of confining electrons in the lower guide layer and active layer is reduced. As a result, the internal quantum efficiency is lowered and the light emission output is lowered.

そこで、本発明は、上記の課題を解決するために成されたものであり、ヘテロ界面に現れる電荷を遮蔽することで、余分なバイアス電位が層に印加されないようにする、あるいはキャリアの活性層からのオーバーフローを抑制することで、素子特性の劣化を防止することを目的とする。   Accordingly, the present invention has been made to solve the above-described problem, and prevents an excess bias potential from being applied to the layer by shielding the charge appearing at the heterointerface, or an active layer of carriers. An object of the present invention is to prevent deterioration of element characteristics by suppressing overflow from the element.

上記課題を解決するための本第1の発明は、組成の異なるIII 族窒化物半導体が接合されたヘテロ界面を有するIII 族窒化物半導体素子において、ヘテロ界面は、電子が多数キャリアであるn伝導型領域と正孔が多数キャリアであるp伝導型領域との少なくとも一方の領域である選択領域において存在し、選択領域における少なくとも一つのヘテロ界面であって、選択領域の多数キリャアの電荷と同一符号の分極電荷が現れるヘテロ界面を挟む微小領域に、そのヘテロ界面を形成する両側の層における微小領域を除く領域での不純物濃度よりも高い不純物濃度で、選択領域の多数キャリアと同一符号のキャリアを生成するドーパントを添加したことを特徴とするIII 族窒化物半導体素子である。   The first invention for solving the above-mentioned problems is a group III nitride semiconductor device having a heterointerface in which group III nitride semiconductors having different compositions are joined, wherein the heterointerface has n conduction in which electrons are majority carriers. Present in a selection region that is at least one region of a p-type region and a p-conduction region in which holes are majority carriers, and has the same sign as the charge of the majority carrier in the selection region, at least one heterointerface in the selection region A carrier having the same sign as the majority carrier in the selected region with an impurity concentration higher than the impurity concentration in the region excluding the minute region in the layers on both sides forming the heterointerface is placed in a minute region sandwiching the heterointerface where the polarized charge appears. It is a group III nitride semiconductor device characterized by adding a dopant to be generated.

本発明は、ヘテロ界面に現れる分極電荷を遮蔽するために、ヘテロ界面を含む微小領域に、ヘテロ界面を形成する両側の層の不純物濃度よりも高い濃度で、多数キャリアと同一符号のキャリアを発生させるドーパントを添加するようにしたことが特徴である。ドーパントはキャリアを発生させると、発生させたキャリアの電荷と反対符号のイオンとなる。このイオンの電荷が、多数キャリアと同一符号のヘテロ界面に発生した分極電荷を遮蔽し、分極電荷により生じる電位を低減させる。   The present invention generates carriers having the same sign as the majority carrier in a minute region including the hetero interface at a concentration higher than the impurity concentration of both layers forming the hetero interface in order to shield the polarization charge appearing at the hetero interface. It is a feature that a dopant to be added is added. When a dopant generates a carrier, it becomes an ion having the opposite sign to the charge of the generated carrier. This ion charge shields the polarization charge generated at the heterointerface having the same sign as the majority carrier, and reduces the potential generated by the polarization charge.

分極電荷を遮蔽すべきヘテロ界面は、p伝導型領域に存在しても、n伝導型領域に存在しても、その両者に存在しても良い。選択領域とは、分極電荷を遮蔽すべきヘテロ界面が存在する領域のことである。分極電荷を遮蔽すべきヘテロ界面がp伝導型領域にのみ存在する場合には、選択領域はp伝導型領域のことであり、遮蔽すべきヘテロ界面がn伝導型領域にのみ存在する場合には、選択領域はn伝導型領域のことであり、遮蔽すべきヘテロ界面が、p伝導型領域と、n伝導型領域とに存在する場合には、選択領域はp伝導型領域とn伝導型領域の両方を意味する。また、分極電荷を遮蔽すべきヘテロ界面は、多数キャリアの電荷と同一符号の分極電荷が現れる界面でありさえすれば、同一伝導型領域に複数存在しても良いし、そのうちの一つのヘテロ界面のみの分極電荷を、微小領域に不純物を高い濃度で添加することで遮蔽するようにしても良い。   The heterointerface that should shield the polarization charge may exist in the p-conduction type region, the n-conduction type region, or both. The selected region is a region where there is a heterointerface that should shield polarization charges. When the heterointerface that should shield the polarization charge exists only in the p-conduction region, the selection region is the p-conduction region, and when the heterointerface that should be shielded exists only in the n-conduction region. The selection region is an n-conduction region, and when the heterointerface to be shielded exists in the p-conduction region and the n-conduction region, the selection region is the p-conduction region and the n-conduction region. Means both. In addition, the heterointerface that should shield the polarization charge may be present in the same conductivity type region as long as it is an interface in which the polarization charge having the same sign as the majority carrier charge appears. It is also possible to shield only the polarization charge by adding impurities at a high concentration to the minute region.

分極電荷を遮蔽するヘテロ界面は、p伝導型領域においては、正の分極電荷が現れるヘテロ界面であり、n伝導型領域においては、負の分極電荷が現れるヘテロ界面である。微小領域とは、ヘテロ界面を挟み、ヘテロ界面を構成する2つの層の一部の領域である。この2つの層の少なくとも一方の層には、多数キャリアを生成するためのドーパントが規定の濃度で添加されているが、微小領域でのドーパントの不純物濃度は、この規定の濃度よりも高い濃度である。微小領域に添加するドーパントは、p伝導型領域においてはアクセプタであり、n伝導型領域においてはドナーであるが、多数キャリアを生成するために添加する規定濃度のドーパントと同一元素であっても、異なる元素であっても良い。   The heterointerface that shields the polarization charge is a heterointerface where a positive polarization charge appears in the p-conduction region, and a heterointerface where a negative polarization charge appears in the n-conduction region. The micro region is a partial region of two layers constituting the hetero interface across the hetero interface. In at least one of the two layers, a dopant for generating majority carriers is added at a prescribed concentration. The impurity concentration of the dopant in the micro region is higher than the prescribed concentration. is there. The dopant added to the minute region is an acceptor in the p-conduction type region and a donor in the n-conduction type region, but even if it is the same element as the dopant of a prescribed concentration added to generate majority carriers, Different elements may be used.

微小領域の厚さは、4nm以上、20nm以下であることが望ましい。微小領域はヘテロ界面を挟む両側の2つの層に渡って形成されるが、2つの層に渡る全幅を、微小領域の厚さとしている。微小領域の厚さが20nmよりも厚いと、不純物を高濃度に添加する領域が広くなり、両層の結晶性が低下するので望ましくなく、4nmよりも薄いと、ヘテロ界面に現れる分極電荷の遮蔽が十分に行われないため望ましくない。   The thickness of the minute region is desirably 4 nm or more and 20 nm or less. The minute region is formed across two layers on both sides of the heterointerface, and the entire width across the two layers is the thickness of the minute region. If the thickness of the micro region is larger than 20 nm, the region where the impurity is added at a high concentration becomes wide, and the crystallinity of both layers is lowered. Is not desirable because it is not performed sufficiently.

微小領域に添加するドーパントの不純物濃度は、5×1019/cm3 以上であることが望ましい。また、不純物濃度は、1×1021/cm3 以下が望ましい。不純物濃度が5×1019/cm3 より小さいと、ヘテロ界面における分極電荷の遮蔽が十分でなく、1×1021/cm3 より大きいと、結晶性が低下するので望ましくない。さらに、望ましくは、8×1019/cm3 以上、1×1021/cm3 以下が望ましく、さらには、1×1020 /cm3 以上、1×1021/cm3 以下、さらには、2×1020 /cm3 以上、1×1021/cm3 以下が望ましい。 The impurity concentration of the dopant added to the minute region is desirably 5 × 10 19 / cm 3 or more. The impurity concentration is desirably 1 × 10 21 / cm 3 or less. If the impurity concentration is less than 5 × 10 19 / cm 3 , polarization charges are not sufficiently shielded at the heterointerface, and if it is greater than 1 × 10 21 / cm 3 , the crystallinity is lowered, which is not desirable. Further, it is preferably 8 × 10 19 / cm 3 or more and 1 × 10 21 / cm 3 or less, more preferably 1 × 10 20 / cm 3 or more, 1 × 10 21 / cm 3 or less, and further 2 It is desirable that it is 10 × 10 20 / cm 3 or more and 1 × 10 21 / cm 3 or less.

微小領域の厚さをdnm、不純物濃度をn/cm3 、ヘテロ界面の分極電荷密度をω/cm2 、不純物の活性化比をrとするとき、
rnd=ω×1017 …(1)
を満たすように、不純物濃度と微小領域の厚さを決定すると、分極電荷を完全に遮蔽できる。
したがって、10%の遮蔽誤差を許容すると、不純物濃度nと、微小領域の厚さdは、(2)式を満たすことが望ましい。
ω×0.9×1017≦rnd≦ω×1.1×1017 …(2)
また、ドーパントの活性化比rが1のとき、n、dは、
ω×0.9×1017≦nd≦ω×1.1×1017 …(3)
を満たす値であることが望ましい。
When the thickness of the minute region is dnm, the impurity concentration is n / cm 3 , the polarization charge density at the heterointerface is ω / cm 2 , and the impurity activation ratio is r,
rnd = ω × 10 17 (1)
If the impurity concentration and the thickness of the minute region are determined so as to satisfy the above, polarization charges can be completely shielded.
Therefore, if a shielding error of 10% is allowed, it is desirable that the impurity concentration n and the minute area thickness d satisfy the formula (2).
ω × 0.9 × 10 17 ≦ rnd ≦ ω × 1.1 × 10 17 (2)
When the dopant activation ratio r is 1, n and d are
ω × 0.9 × 10 17 ≦ nd ≦ ω × 1.1 × 10 17 (3)
It is desirable that the value satisfies the above.

また、上記発明において、選択領域を、p伝導型領域とした場合には、ドーパントは、マグネシウム、又は、亜鉛とすることがのぞましい。また、選択領域を、n伝導型領域とした場合には、ドーパントは、シリコン、又は、ゲルマニウムであることが望ましい。分極電荷は、自発分極とピエゾ分極とが存在するので、それらのベクトル和である分極ベクトルにより生じる分極電荷を遮蔽することが望ましい。もちろん、何れか一方の電荷だけを遮蔽しても良い。上記発明において、微小領域に存在するヘテロ接合を挟む2つの層における分極ベクトルの向きが反対の向きである場合には、分極電荷は大きくなる。したがって、この分極電荷が大きいヘテロ界面の電荷を遮蔽することが望ましい。   In the above invention, when the selected region is a p-conduction type region, the dopant is preferably magnesium or zinc. Further, when the selected region is an n-conduction type region, the dopant is preferably silicon or germanium. Since the polarization charge includes spontaneous polarization and piezo polarization, it is desirable to shield the polarization charge generated by the polarization vector that is the vector sum thereof. Of course, only one of the charges may be shielded. In the above invention, the polarization charge increases when the directions of the polarization vectors in the two layers sandwiching the heterojunction existing in the minute region are opposite to each other. Therefore, it is desirable to shield the charge at the heterointerface where the polarization charge is large.

III 族窒化物半導体の場合には、III 族元素( 代表的には、Ga、以下、Gaで表記する)からN元素に向かう向き(−c軸)に自発分極が発生している。なお、分極の向きは、負電荷から正電荷に向かう向きで定義する。III 族窒化物半導体に、面内方向に圧縮歪み(したがって、厚さ方向に引っ張り歪み)が印加された場合には、N元素からGa元素に向かう向き(+c軸)に、ピエゾ分極が生起する。逆に、III 族窒化物半導体に、面内方向に引っ張り歪み(したがって、厚さ方向に圧縮歪み)が印加された場合には、Ga元素からN元素に向かう向き(−c軸)に、ピエゾ分極が生起する。AlGaNの場合は、自発分極とピエゾ分極との絶対値は同程度である。格子定数の小さいAlGaNは、一般的には、面内方向に引っ張り歪み(厚さ方向に圧縮歪み)を受けるので、自発分極とピエゾ分極の向きは共に−c軸の向きで等しくなり、界面において大きな分極電荷を発生させる。GaInNの場合には、両側の層に対して、一般的には、格子定数が大きいので、面内方向に圧縮歪み(厚さ方向に引っ張り歪み)を受ける。したがって、GaInNはの場合には、ピエゾ分極の向きは+c軸となり、自発分極の向きと反対となるが、ピエゾ分極は自発分極よりも遥かに大きいので、界面において大きな分極電荷が発生する。   In the case of a group III nitride semiconductor, spontaneous polarization occurs in a direction (−c axis) from a group III element (typically Ga, hereinafter referred to as Ga) to an N element. The direction of polarization is defined as the direction from negative charge to positive charge. When compressive strain (and hence tensile strain in the thickness direction) is applied to the group III nitride semiconductor in the in-plane direction, piezoelectric polarization occurs in the direction from the N element to the Ga element (+ c axis). . Conversely, when a tensile strain (and hence a compressive strain in the thickness direction) is applied to the group III nitride semiconductor in the in-plane direction, the direction from the Ga element to the N element (−c axis) Polarization occurs. In the case of AlGaN, the absolute values of spontaneous polarization and piezo polarization are comparable. Since AlGaN with a small lattice constant generally undergoes tensile strain in the in-plane direction (compression strain in the thickness direction), the directions of spontaneous polarization and piezo polarization are both equal in the direction of the −c axis. Generates a large polarization charge. In the case of GaInN, since the lattice constant is generally large with respect to the layers on both sides, it is subjected to compressive strain in the in-plane direction (tensile strain in the thickness direction). Therefore, in the case of GaInN, the direction of piezo polarization is the + c axis, which is opposite to the direction of spontaneous polarization. However, since piezo polarization is much larger than spontaneous polarization, a large polarization charge is generated at the interface.

したがって、分極電荷を遮蔽するヘテロ界面は、以下の条件を満たす界面とすることが望ましい。なお、下記の説明は、下層は、その下の層からの歪みを緩和している場合も、緩和していない場合も含むが、下層も上層から歪みを受ける場合を想定している。下層の厚さが上層の厚さよりも十分に厚い場合には、下層は上層から受ける歪みは小さいが、下層も上層から歪みを受けているものとして説明する。
第1の条件は、選択領域はp伝導型領域であり、微小領域におけるヘテロ接合を挟む先に+c面成長させた下層と次に+c面成長させた上層との2つの層において、上層は下層よりもバンドギャップが大きい層とすることである。バンドギャップが大きいことと、格子定数が小さいことは等価であるので、上層は下層から面内方向に引っ張り歪み(厚さ方向に圧縮歪み)を受け、下層は上層から面内方向に圧縮歪み(厚さ方向に引っ張り歪み)を受ける。この結果、上層はGa元素からN元素に向かう向き(−c軸)にピエゾ分極が生起され、下層はN元素からGa元素に向かう向き(+c軸)にピエゾ分極が生起される。この結果、自発分極とピエゾ分極とを総合して、下層と上層とのヘテロ界面に大きな正の分極電荷が発生する。また、自発分極においては、一般的には、Alを含むバンドギャップの大きい上層は、Inを含むバンドギャップの小さい下層よりも小さい。しかも、自発分極の向きは−c軸の向き、すなわち上層から下層に向かう向きであるので、下層と上層とのヘテロ界面に自発分極の差による正の分極電荷が現れる。この結果、自発分極とピエゾ分極とを総合して、上層と下層とのヘテロ界面に大きな正の分極電荷が発生する。したがって、このヘテロ界面を挟む微小領域にアクセプタを添加して、アクセプタの負イオンにより正の分極電荷を遮蔽することになる。上層の他方の界面(上側)には、負の分極電荷が現れるが、添加したアクセプタにより生成された自由正孔がこの負の分極電荷を遮蔽するので、この上層にはバイアス電位は印加されない。
Therefore, it is desirable that the heterointerface that shields the polarization charge is an interface that satisfies the following conditions. In the following description, the lower layer includes a case where the strain from the lower layer is relaxed and a case where the lower layer is not relaxed, but the lower layer is also assumed to be strained from the upper layer. In the case where the thickness of the lower layer is sufficiently thicker than the thickness of the upper layer, it is assumed that the lower layer receives a strain from the upper layer although the lower layer receives a small strain from the upper layer.
The first condition is that the selected region is a p-conduction type region, and the upper layer is a lower layer in the two layers of the + c plane grown first and the + c plane grown upper layer sandwiching the heterojunction in the minute region. Layer having a larger band gap than that. Since a large band gap and a small lattice constant are equivalent, the upper layer receives tensile strain in the in-plane direction from the lower layer (compressive strain in the thickness direction), and the lower layer compresses strain in the in-plane direction from the upper layer ( Subject to tensile strain in the thickness direction. As a result, piezoelectric polarization occurs in the direction from the Ga element to the N element (−c axis), and piezoelectric polarization occurs in the lower layer in the direction from the N element to the Ga element (+ c axis). As a result, by combining the spontaneous polarization and the piezo polarization, a large positive polarization charge is generated at the heterointerface between the lower layer and the upper layer. In spontaneous polarization, generally, the upper layer having a large band gap containing Al is smaller than the lower layer having a small band gap containing In. In addition, since the direction of the spontaneous polarization is the direction of the −c axis, that is, the direction from the upper layer to the lower layer, a positive polarization charge due to the difference in the spontaneous polarization appears at the heterointerface between the lower layer and the upper layer. As a result, by combining the spontaneous polarization and the piezo polarization, a large positive polarization charge is generated at the hetero interface between the upper layer and the lower layer. Therefore, an acceptor is added to a minute region sandwiching the heterointerface, and positive polarization charges are shielded by the negative ions of the acceptor. A negative polarization charge appears at the other interface (upper side) of the upper layer, but since a free hole generated by the added acceptor shields the negative polarization charge, no bias potential is applied to the upper layer.

また、第2の条件は、選択領域はn伝導型領域であり、微小領域におけるヘテロ接合を挟む先に+c面成長させた下層と次に+c面成長させた上層との2つの層において、上層は下層よりもバンドギャップが小さい層とすることである。上記と同一理由により、バンドギャップが小さい上層は、下層から面内方向に圧縮歪み(厚さ方向に引っ張り歪み)を受け、下層は上層から面内方向に引っ張り歪み(厚さ方向に圧縮歪み)を受ける。この結果、上層では、+c軸の向きにピエゾ分極が生起され、下層では−c軸の向きにピエゾ分極が生起される。自発分極についても、上述したように、バンドギャップの大きい下層の方がバンドギャップの小さい上層よりも大きい。しかも、自発分極の向きは−c軸の向き、すなわち上層から下層に向かう向きであるので、下層と上層とのヘテロ界面に自発分極の差による負の分極電荷が現れる。この結果、自発分極とピエゾ分極とを総合して、上層と下層とのヘテロ界面に大きな負の分極電荷が発生する。したがって、このヘテロ界面を挟む微小領域にドナーを添加して、ドナーの正イオンにより負の分極電荷を遮蔽することになる。下層の他方の界面(下側)には、正の分極電荷が現れるが、添加したドナーにより生成された自由電子がこの正の分極電荷を遮蔽するので、この下層にはバイアス電位は印加されない。   The second condition is that the selected region is an n-conductivity type region, and the upper layer is divided into two layers, a lower layer grown on the + c plane and a upper layer grown on the + c plane next to the heterojunction in the minute region. Is a layer having a smaller band gap than the lower layer. For the same reason as above, the upper layer with a small band gap is subjected to compressive strain in the in-plane direction from the lower layer (tensile strain in the thickness direction), and the lower layer is tensile strain in the in-plane direction from the upper layer (compressive strain in the thickness direction). Receive. As a result, in the upper layer, piezo polarization occurs in the direction of the + c axis, and in the lower layer, piezo polarization occurs in the direction of the -c axis. As for spontaneous polarization, as described above, the lower layer with the larger band gap is larger than the upper layer with the smaller band gap. Moreover, since the direction of the spontaneous polarization is the direction of the −c axis, that is, the direction from the upper layer to the lower layer, a negative polarization charge due to the difference in the spontaneous polarization appears at the heterointerface between the lower layer and the upper layer. As a result, the spontaneous polarization and the piezo polarization are combined to generate a large negative polarization charge at the heterointerface between the upper layer and the lower layer. Therefore, a donor is added to a minute region sandwiching the heterointerface, and negative polarization charges are shielded by the positive ions of the donor. A positive polarization charge appears at the other interface (lower side) of the lower layer, but since a free electron generated by the added donor shields this positive polarization charge, no bias potential is applied to this lower layer.

−c軸の向きに成長させた場合も同様である。すなわち、第3の条件は、選択領域はp伝導型領域であり、微小領域におけるヘテロ接合を挟む先に−c面成長させた下層と次に−c面成長させた上層との2つの層において、上層は下層よりもバンドギャップが小さい層とすることである。バンドギャップが小さい、したがって、格子定数の大きい上層は、下層から面内方向に圧縮歪み(厚さ方向に引っ張り歪み)を受け、下層は上層から面内方向に引っ張り歪み(厚さ方向に圧縮歪み)を受ける。この結果、上層では、+c軸の向きにピエゾ分極が生起され、下層では−c軸の向きにピエゾ分極が生起される。自発分極についても、上述したように、バンドギャップの大きい下層の方がバンドギャップの小さい上層よりも大きい。しかも、自発分極の向きは−c軸の向き、すなわち下層から上層に向かう向きであるので、下層と上層とのヘテロ界面に自発分極の差による正の分極電荷が現れる。この結果、自発分極とピエゾ分極とを総合して、上層と下層とのヘテロ界面に大きな正の分極電荷が発生する。したがって、このヘテロ界面を挟む微小領域にアクセプタを添加して、アクセプタの負イオンにより正の分極電荷を遮蔽することになる。下層の他方の界面(下側)には、負の分極電荷が現れるが、添加したアクセプタにより励起された自由正孔がこの負の分極電荷による電界を遮蔽するので、この下層にはバイアス電位は印加されない。   The same applies when grown in the direction of the -c axis. That is, the third condition is that the selected region is a p-conductivity type region, and the two layers of the lower layer grown on the −c plane and the upper layer grown on the −c plane are sandwiched between the heterojunction in the minute region. The upper layer is a layer having a smaller band gap than the lower layer. The upper layer with a small band gap and therefore a large lattice constant is subjected to compressive strain (tensile strain in the thickness direction) from the lower layer in the in-plane direction, and the lower layer is subjected to tensile strain in the in-plane direction from the upper layer (compressive strain in the thickness direction). ) As a result, in the upper layer, piezo polarization occurs in the direction of the + c axis, and in the lower layer, piezo polarization occurs in the direction of the -c axis. As for spontaneous polarization, as described above, the lower layer with the larger band gap is larger than the upper layer with the smaller band gap. Moreover, since the direction of spontaneous polarization is the direction of the −c axis, that is, the direction from the lower layer to the upper layer, a positive polarization charge due to the difference in spontaneous polarization appears at the heterointerface between the lower layer and the upper layer. As a result, by combining the spontaneous polarization and the piezo polarization, a large positive polarization charge is generated at the hetero interface between the upper layer and the lower layer. Therefore, an acceptor is added to a minute region sandwiching the heterointerface, and positive polarization charges are shielded by the negative ions of the acceptor. Negative polarization charge appears at the other interface (lower side) of the lower layer, but the free hole excited by the added acceptor shields the electric field due to this negative polarization charge, so the bias potential is Not applied.

第4の条件は、選択領域はn伝導型領域であり、微小領域におけるヘテロ接合を挟む先に−c面成長させた下層と次に−c面成長させた上層との2つの層において、上層は下層よりもバンドギャップが大きい層とすることである。バンドギャップが大きい、したがって、格子定数の小さい上層は、下層から面内方向に引っ張り歪み(厚さ方向に圧縮歪み)を受け、下層は上層から面内方向に圧縮歪み(厚さ方向に引っ張り歪み)を受ける。この結果、上層では、−c軸の向きにピエゾ分極が生起され、下層では+c軸の向きにピエゾ分極が生起される。自発分極についても、上述したように、一般的には、バンドギャップの大きい上層の方がバンドギャップの小さい下層よりも大きい。しかも、自発分極の向きは−c軸の向き、すなわち下層から上層に向かう向きであるので、下層と上層とのヘテロ界面に自発分極の差による負の分極電荷が現れる。この結果、自発分極とピエゾ分極とを総合して、上層と下層とのヘテロ界面に大きな負の分極電荷が発生する。したがって、このヘテロ界面を挟む微小領域にドナーを添加して、ドナーの正イオンにより負の分極電荷を遮蔽することになる。上層の他方の界面(上側)には、正の分極電荷が現れるが、添加したドナーにより生成された自由電子がこの正の分極電荷を遮蔽するので、この上層にはバイアス電位は印加されない。   The fourth condition is that the selected region is an n-conducting type region, and the upper layer is divided into two layers, a lower layer grown on the −c plane and a next grown upper layer on the −c plane. Is a layer having a larger band gap than the lower layer. The upper layer with a large band gap and therefore a small lattice constant is subjected to tensile strain in the in-plane direction from the lower layer (compressive strain in the thickness direction), and the lower layer is subjected to compressive strain in the in-plane direction from the upper layer (tensile strain in the thickness direction). ) As a result, in the upper layer, piezo polarization occurs in the direction of the −c axis, and in the lower layer, piezo polarization occurs in the direction of the + c axis. As for spontaneous polarization, as described above, generally, the upper layer having a larger band gap is larger than the lower layer having a smaller band gap. In addition, since the direction of the spontaneous polarization is the direction of the −c axis, that is, the direction from the lower layer to the upper layer, a negative polarization charge due to the difference in spontaneous polarization appears at the heterointerface between the lower layer and the upper layer. As a result, the spontaneous polarization and the piezo polarization are combined to generate a large negative polarization charge at the heterointerface between the upper layer and the lower layer. Therefore, a donor is added to a minute region sandwiching the heterointerface, and negative polarization charges are shielded by the positive ions of the donor. A positive polarization charge appears at the other interface (upper side) of the upper layer, but a bias potential is not applied to the upper layer because free electrons generated by the added donor shield the positive polarization charge.

本発明において、一例であるが、具体的には、分極電荷を遮蔽すべきヘテロ界面を構成する上層と下層とにおいて、バンドギャップが大きい層は、Alx Ga1-x N(0<x≦1)であり、バンドギャップが小さい層は、Gay In1-y N(0≦y≦1)である、ただし、x=1かつy=1の場合を除く、とすることが望ましい。Alx Ga1-x N(0<x≦1)の自発分極は、Gay In1-y N(0≦y≦1)の自発分極よりも大きい。 In the present invention, as an example, specifically, a layer having a large band gap between an upper layer and a lower layer constituting a heterointerface that should shield polarization charges is Al x Ga 1-x N (0 <x ≦ 1) The layer with a small band gap is Ga y In 1-y N (0 ≦ y ≦ 1), except for the case where x = 1 and y = 1. The spontaneous polarization of Al x Ga 1-x N (0 <x ≦ 1) is larger than the spontaneous polarization of Ga y In 1-y N (0 ≦ y ≦ 1).

また、III 族窒化物半導体を積層させて、p伝導型領域とn伝導型領域とを有した素子においては、両領域にヘテロ界面が存在することが多い。そこで、選択領域は、p伝導型領域とn伝導型領域との2つの領域として、その両領域に存在するヘテロ界面に対して微小領域を設定してドーパントを高濃度で添加することで、ヘテロ界面に生起する分極電荷を遮蔽するようにしても良い。
本発明を発光素子や受光素子に応用する場合には、分極電荷を遮蔽するヘテロ界面を挟む上層と下層とにおいて、バンドギャップの大きい方の層を、p伝導型領域においては、電子ブロック層、n伝導型領域においては正孔ブロック層とすることが望ましい。
本願発明は、以上の原理を趣旨とするものであるので、上記の原理を満たす限り、分極電荷を遮蔽するヘテロ界面の構成する両側の層の組成、組成比、格子定数には限定されない。また、自発分極しか現れない場合でも、両層の自発分極の大きさの差異によりヘテロ界面に分極電荷が現れるので、このような場合の分極電荷を遮蔽することも本願発明は含む。例えば、格子定数が等しくとも組成が異なれば、自発分極の大きさが異なるので、ヘテロ界面には分極電荷が現れる。この分極電荷を遮蔽する場合も本願発明は含む。
In addition, in a device having a p-conduction type region and an n-conduction type region by laminating group III nitride semiconductors, a heterointerface often exists in both regions. Therefore, the selected region is a p-conduction type region and an n-conduction type region, and a small region is set with respect to the heterointerface existing in both regions, and a dopant is added at a high concentration, thereby making the heterogeneity. You may make it shield the polarization charge which arises in an interface.
When the present invention is applied to a light emitting device or a light receiving device, a layer having a larger band gap is formed between an upper layer and a lower layer sandwiching a heterointerface that shields polarization charges, and an electron blocking layer in a p-conduction type region, In the n-conduction type region, a hole blocking layer is desirable.
The present invention is intended to be based on the above principle, and as long as the above principle is satisfied, the present invention is not limited to the composition, composition ratio, and lattice constant of the layers on both sides of the heterointerface that shields polarization charges. Further, even if only spontaneous polarization appears, polarization charges appear at the heterointerface due to the difference in the magnitude of spontaneous polarization between the two layers. Therefore, the present invention includes shielding polarization charges in such cases. For example, even if the lattice constants are equal, if the composition is different, the magnitude of the spontaneous polarization is different, so that polarization charges appear at the heterointerface. The present invention includes the case of shielding this polarization charge.

本発明によると、ヘテロ界面に生起される分極電荷を、添加され且つイオン化したドーパントにより遮蔽することができ、分極電荷による電界が層に印加されることを排除でき、例えば、キャリアのオーバーフローの抑制などの素子の特性を向上させることができる。   According to the present invention, the polarization charge generated at the heterointerface can be shielded by the added and ionized dopant, and the application of an electric field due to the polarization charge to the layer can be eliminated, for example, suppression of carrier overflow The characteristics of the element such as can be improved.

本発明の具体的な実施例1に係る発光素子の構成図。The block diagram of the light emitting element which concerns on the specific Example 1 of this invention. 実施例1の発光素子における分極電荷を遮蔽するヘテロ界面を含む領域のバンド図。FIG. 3 is a band diagram of a region including a heterointerface that shields polarization charges in the light-emitting element of Example 1; 実施例1に係る発光素子における微小領域のMg濃度をパラメータとする電流と注入効率との関係を示した特性図。FIG. 6 is a characteristic diagram showing the relationship between current and injection efficiency with the Mg concentration in a minute region as a parameter in the light emitting device according to Example 1; 実施例1に係る発光素子において、微小領域の高Mg濃度による特性改善を説明するためのバンド図。In the light emitting element which concerns on Example 1, the band figure for demonstrating the characteristic improvement by the high Mg density | concentration of a micro area | region. 実施例1に係る発光素子における微小領域のMg濃度をパラメータとする電圧と電流密度との関係を示した特性図。FIG. 6 is a characteristic diagram showing a relationship between voltage and current density using Mg concentration in a minute region as a parameter in the light emitting element according to Example 1; 実施例2の発光素子における分極電荷を遮蔽するヘテロ界面を含む領域のバンド図。FIG. 6 is a band diagram of a region including a heterointerface that shields polarization charges in the light-emitting element of Example 2. 本発明の具体的な実施例3に係る発光素子の構成図。The block diagram of the light emitting element which concerns on the specific Example 3 of this invention. 実施例3の発光素子における分極電荷を遮蔽するヘテロ界面を含む領域のバンド図。FIG. 6 is a band diagram of a region including a heterointerface that shields polarization charges in the light-emitting element of Example 3; 実施例3に係る発光素子における微小領域のMg濃度をパラメータとする電圧と電流密度との関係を示した特性図。FIG. 6 is a characteristic diagram showing a relationship between voltage and current density using a Mg concentration in a micro region as a parameter in the light emitting device according to Example 3; 本発明の具体的な実施例4に係る発光素子における分極電荷を遮蔽するヘテロ界面を含む領域のバンド図。The band figure of the area | region containing the hetero interface which shields the polarization charge in the light emitting element which concerns on the specific Example 4 of this invention.

以下、本発明を具体的な実施例に基づいて説明する。本発明は、下記の実施例に限定されるものではない。   Hereinafter, the present invention will be described based on specific examples. The present invention is not limited to the following examples.

本実施例の半導体素子は、p伝導型領域にAlGaN層とGaN層とによるヘテロ界面が存在し、そのヘテロ界面に生起した分極電荷を遮蔽した素子である。
図1は青色発光するIII 族窒化物半導体発光素子1の層構造概念図である。サファイア基板10上に、有機金属化合物気相成長法を用いて、低温堆積バッファ層11を介して、厚さ2μmのアンドープGaN層12を成長させる。このとき、GaN層12の成長面はGa面である。すなわち、GaNは+c軸方向に成長させている。その後、厚さ3μmのSi添加GaN層13、続いて、厚さ12.5nmのGaN障壁層142と、厚さ2.5nmのGaInN井戸層141との3周期の三重量子井戸構造の活性層14を成長させる。次に、厚さ12.5nmにGaN障壁層142bを形成する。このとき、GaN障壁層142b内において、上面から下の厚さ2 nmの領域は、後述するようにMgが他の領域よりも高濃度に添加された微小領域20の微小領域下部15を形成している。次に、GaN障壁層142bの上に、厚さ20nmのAlGaN層17を形成する。このとき、AlGaN層17内において、下面から上の厚さ10nmの領域は、後述するようにMgが他の領域よりも高濃度に添加された微小領域20の微小領域上部16形成している。この厚さ20nmのAlGaN層17は、電子のオーバーフローを抑える電子ブロック層として機能させるために設けられている。次に、AlGaN層17の上に、厚さ60nmのMg添加GaN層18と、厚さ10nmのMg添加GaNコンタクト層19を成長させる。
The semiconductor device of this example is a device in which a heterointerface consisting of an AlGaN layer and a GaN layer exists in the p-conduction type region, and polarization charges generated at the heterointerface are shielded.
FIG. 1 is a conceptual diagram of the layer structure of a group III nitride semiconductor light emitting device 1 that emits blue light. An undoped GaN layer 12 having a thickness of 2 μm is grown on the sapphire substrate 10 through the low temperature deposition buffer layer 11 by using a metal organic compound vapor phase growth method. At this time, the growth surface of the GaN layer 12 is a Ga surface. That is, GaN is grown in the + c axis direction. Thereafter, the Si-doped GaN layer 13 having a thickness of 3 μm, followed by an active layer 14 having a triple quantum well structure having a GaN barrier layer 142 having a thickness of 12.5 nm and a GaInN well layer 141 having a thickness of 2.5 nm. Grow. Next, the GaN barrier layer 142b is formed to a thickness of 12.5 nm. At this time, in the GaN barrier layer 142b, a region having a thickness of 2 nm below the upper surface forms a minute region lower portion 15 of the minute region 20 to which Mg is added at a higher concentration than other regions, as will be described later. ing. Next, an AlGaN layer 17 having a thickness of 20 nm is formed on the GaN barrier layer 142b. At this time, in the AlGaN layer 17, a region having a thickness of 10 nm above the lower surface forms a microregion upper portion 16 of a microregion 20 to which Mg is added at a higher concentration than other regions as described later. The 20 nm thick AlGaN layer 17 is provided to function as an electron blocking layer that suppresses electron overflow. Next, an Mg-doped GaN layer 18 having a thickness of 60 nm and an Mg-doped GaN contact layer 19 having a thickness of 10 nm are grown on the AlGaN layer 17.

不純物濃度に関しては、以下の通りである。Si添加GaN層13では、Si濃度は5×1018/cm3 、Mg添加GaNコンタクト層19では、Mg濃度は1×1020/cm3 である。従来構造では、GaN障壁層142bはアンドープであり、AlGaN層17とGaN層18のMg濃度は、規定の2×1019/cm3 である。この場合、Mgを2×1019/cm3 以上に添加しないのは、これ以上の濃度に添加すると実質的に正孔濃度が低下し、さらに結晶性が劣化する可能性が高くなるためである。本願発明においては、GaN障壁層142bとAlGaN層17とのヘテロ界面Sが分極電荷を遮蔽すべき界面であり、このヘテロ界面Sを挟む厚さ2nmの微小領域下部15と厚さ10nmの微小領域上部16とから成る総合幅12nmの領域が微小領域20となる。この微小領域20のMg濃度は、本発明では、5×1019/cm3 以上としている。なお、活性層14は不純物無添加である。 The impurity concentration is as follows. In the Si-added GaN layer 13, the Si concentration is 5 × 10 18 / cm 3 , and in the Mg-added GaN contact layer 19, the Mg concentration is 1 × 10 20 / cm 3 . In the conventional structure, the GaN barrier layer 142b is undoped, and the Mg concentration of the AlGaN layer 17 and the GaN layer 18 is a prescribed 2 × 10 19 / cm 3 . In this case, the reason why Mg is not added to 2 × 10 19 / cm 3 or more is that when it is added at a concentration higher than this, the hole concentration is substantially lowered and the possibility that the crystallinity is further deteriorated increases. . In the present invention, the heterointerface S between the GaN barrier layer 142b and the AlGaN layer 17 is an interface that should shield polarization charges, and a microregion lower portion 15 having a thickness of 2 nm and a microregion having a thickness of 10 nm sandwiching the heterointerface S. A region having a total width of 12 nm composed of the upper portion 16 becomes a minute region 20. In the present invention, the Mg concentration of the minute region 20 is set to 5 × 10 19 / cm 3 or more. The active layer 14 is free of impurities.

p伝導型領域であるGaN障壁層142bからGaNコンタクト層19までの各層に生起する自発分極Pspとピエゾ分極Ppeについて検討する。なお、GaN障壁層142bは、微小領域下部15を除いてMgが添加されていないが、p伝導型領域に含める。自発分極の向きは、上述したように、−c軸の向きであり、自発分極の大きさは、GaN、InN、AlNの順で、大きくなる。したがって、自発分極の大きさは、GaN,GaInN<AlGaN,AlInNの関係にある。GaN,GaInNは、Inの組成比によるが、InNの付近を除き、GaInNの方がGaNよりも小さい。また、AlGaN,AlInNとでは、Alの組成比が大きく、Inの組成比が小さい程、自発分極は大きい。よって、各層には、図2に示すように、Ga面からN面の向き(−c軸)に自発分極Pspが生起している。ピエゾ分極は、印加される歪みの大きさに依存するが、GaN上のInN、GaN上のAlNとを比較すると、GaN上のInNの方が、絶対値で、5倍程度大きい。また、GaN上のInNのピエゾ分極の向きは、自発分極の向きと逆の+c軸の向きであり、GaN上のAlNは、自発分極の向きと同一の−c軸の向きである。したがって、GaNを下層とする上層のピエゾ分極は、Inの組成比が大きくなる程、+c軸の向きに増大し、Alの組成比が大きくなる程、−c軸の向きに大きくなる。ピエゾ分極の絶対値のInの組成比に対する増加率は、Alの組成比に対する増加率よりも大きい。よって、各層には、図2に示すように、ピエゾ分極Ppeが生起する。 The spontaneous polarization P sp and the piezo polarization P pe generated in each layer from the GaN barrier layer 142b to the GaN contact layer 19 which are p-conduction type regions will be examined. The GaN barrier layer 142b is not added with Mg except for the microregion lower portion 15, but is included in the p-conduction type region. As described above, the direction of spontaneous polarization is the direction of the −c axis, and the magnitude of spontaneous polarization increases in the order of GaN, InN, and AlN. Therefore, the magnitude of the spontaneous polarization is in a relationship of GaN, GaInN <AlGaN, AlInN. Although GaN and GaInN depend on the composition ratio of In, GaInN is smaller than GaN except for the vicinity of InN. Moreover, with AlGaN and AlInN, the higher the composition ratio of Al, the smaller the In composition ratio, the greater the spontaneous polarization. Therefore, as shown in FIG. 2, spontaneous polarization Psp occurs in each layer in the direction from the Ga plane to the N plane (−c axis). Piezoelectric polarization depends on the magnitude of applied strain, but when comparing InN on GaN and AlN on GaN, InN on GaN is about 5 times larger in absolute value. Further, the direction of piezoelectric polarization of InN on GaN is the + c-axis direction opposite to the direction of spontaneous polarization, and AlN on GaN has the same -c-axis direction as the direction of spontaneous polarization. Accordingly, the piezoelectric polarization of the upper layer with GaN as the lower layer increases in the + c axis direction as the In composition ratio increases, and increases in the −c axis direction as the Al composition ratio increases. The increase rate of the absolute value of piezoelectric polarization with respect to the In composition ratio is larger than the increase rate with respect to the Al composition ratio. Therefore, piezoelectric polarization P pe occurs in each layer as shown in FIG.

AlGaN層17のAlGaN格子定数は、GaN障壁層142bのGaNの格子定数よりも小さい。したがって、AlGaN層17はGaN障壁層142bから面内方向に引っ張り歪み(厚さ方向に圧縮歪み)を受けているので、AlGaN層17内には、−c軸の向きにピエゾ分極Ppeが生起している。一方、GaN障壁層142bは、上層のAlGaN層17から面内方向に圧縮歪み(厚さ方向に引っ張り歪み)を受けているので、GaN障壁層142b内には+c軸の向きにピエゾ分極Ppeが生起している。自発分極Pspについては、GaN障壁層142bとAlGaN層17とにおいて、共に、−c軸の向きであるが、AlGaN層17の方が大きいので、両層で形成されるヘテロ界面Sには自発分極Pspの大きさの差に依存して正の分極電荷が現れる。また、ピエゾ分極Ppeについては、AlGaN層17では−c軸の向き、GaN障壁層142bについては+c軸の向きであるので、ヘテロ界面Sには、ピエゾ分極Ppeについて正の分極電荷が現れる。したがって、ヘテロ界面Sには、自発分極Pspによる正電荷とピエゾ分極Ppeによる正電荷を加算した大きな正の分極電荷が現れる。 The AlGaN lattice constant of the AlGaN layer 17 is smaller than the GaN lattice constant of the GaN barrier layer 142b. Accordingly, since the AlGaN layer 17 is subjected to tensile strain (compression strain in the thickness direction) in the in-plane direction from the GaN barrier layer 142b, piezoelectric polarization P pe occurs in the AlGaN layer 17 in the direction of the −c axis. doing. On the other hand, since the GaN barrier layer 142b is subjected to compressive strain (tensile strain in the thickness direction) in the in-plane direction from the upper AlGaN layer 17, the piezoelectric polarization P pe is oriented in the + c axis direction in the GaN barrier layer 142b. Has occurred. Regarding the spontaneous polarization P sp , both the GaN barrier layer 142b and the AlGaN layer 17 are oriented in the −c axis, but the AlGaN layer 17 is larger, so that the heterointerface S formed by both layers spontaneously Depending on the difference in the magnitude of the polarization Psp , a positive polarization charge appears. Further, since the piezo polarization P pe is in the −c axis direction for the AlGaN layer 17 and the + c axis direction for the GaN barrier layer 142b, a positive polarization charge appears for the piezo polarization P pe at the heterointerface S. . Therefore, a large positive polarization charge that is the sum of the positive charge due to spontaneous polarization P sp and the positive charge due to piezo polarization P pe appears at the heterointerface S.

また、GaNの格子定数は、AlGaNの格子定数よりも大きいので、GaN層18及びGaNコンタクト層19は、下層のAlGaN層17から面内方向に圧縮歪み(厚さ方向に引っ張り歪み)を受けているので、GaN層18及びGaNコンタクト層19内には、+c軸の向きにピエゾ分極Ppeが生起している。よって、AlGaN層17とGaN層18のヘテロ界面Tには、AlGaN層17の自発分極Pspの方がGaN層18の自発分極よりも大きいので、自発分極による負の電荷が現れ、ピエゾ分極Ppeの向きは、逆であるので、ピエゾ分極による負の電荷が現れる。 Since the lattice constant of GaN is larger than that of AlGaN, the GaN layer 18 and the GaN contact layer 19 are subjected to compressive strain (tensile strain in the thickness direction) in the in-plane direction from the lower AlGaN layer 17. Therefore, in the GaN layer 18 and the GaN contact layer 19, piezoelectric polarization Ppe occurs in the + c axis direction. Thus, the hetero-interface T AlGaN layer 17 and GaN layer 18, since the direction of the spontaneous polarization P sp AlGaN layer 17 is greater than the spontaneous polarization of the GaN layer 18, appear negative charge due to the spontaneous polarization, piezoelectric polarization P Since the direction of pe is opposite, a negative charge due to piezo polarization appears.

本発明では、p伝導型領域の多数キャリアの電荷と同一符号である正電荷が現れるヘテロ界面Sを挟む幅dが12nmの微小領域20(厚さ2nmの微小領域下部15と厚さ10nmの微小領域上部)において、正孔を励起させるアクセプタのMgを5×1019/cm3 以上に添加している。Mgの活性化比を1とすると、Mg陰イオンの濃度は、5×1019/cm3 以上となる。Mg濃度n/cm3 を5×1019/cm3 、微小領域20の幅dを12nmとするとき、Mg陰イオンの面密度は、(1)式から、6×1013/cm2 となる。ヘテロ界面Sに現れる分極電荷密度は、1013/cm2 程度と考えられるので、Mg陰イオンにより、分極電荷により生じる電界を遮蔽することができる。AlGaN層17とGaN層18のヘテロ界面Tには、分極により負電荷が現れるが、微小領域20に添加したMgにより励起された濃度5×1019/cm3 の正孔が、この負電荷による電界を遮蔽する。したがって、AlGaN層17には、分極電荷による正電位が印加されない。この結果、電子ブロック層であるAlGaN層17の伝導帯は低くならず、障壁も低くならない。よって、AlGaN層17は、電子を活性層14側に閉じ込める機能を低下させることはない。
なお、微小領域20の微小領域下部15を除くGaN障壁層142bには、Mgが添加されておらず、微小領域20の微小領域上部16を除くAlGaN層17とGaN層18には、従来通り、2×1019/cm3 のMgが添加されている。したがって、GaN障壁層142bの下面から上方向(GaNコンタクト層19側)に向けて、GaN障壁層142bの下面から10.5nmの領域はMgが無添加、GaN障壁層142b内のヘテロ界面Sから2nmの領域(微小領域下部15)とAlGaN層17のヘテロ界面Sから10nmの領域(微小領域上部16)には、Mgが5×1019/cm3 以上に添加され、AlGaN層17の上面(界面T)から下方10nmの領域、GaN層18には、Mgが2×1019/cm3 に添加されている。要するに、正の分極電荷を遮蔽するヘテロ界面Sを挟む微小領域20に、Mgが他の領域よりも高濃度の5×1019/cm3 以上に添加されている。
In the present invention, a micro-region 20 (a micro-region lower portion 15 having a thickness of 2 nm and a micro-region having a thickness of 10 nm is sandwiched between the hetero-interface S in which a positive charge having the same sign as the charge of majority carriers in the p-conduction region appears). In the upper part of the region), acceptor Mg for exciting holes is added to 5 × 10 19 / cm 3 or more. When the Mg activation ratio is 1, the Mg anion concentration is 5 × 10 19 / cm 3 or more. When the Mg concentration n / cm 3 is 5 × 10 19 / cm 3 and the width d of the minute region 20 is 12 nm, the surface density of the Mg anion is 6 × 10 13 / cm 2 from the equation (1). . Since the polarization charge density appearing at the heterointerface S is considered to be about 10 13 / cm 2 , the electric field generated by the polarization charge can be shielded by the Mg anion. Although a negative charge appears due to polarization at the heterointerface T between the AlGaN layer 17 and the GaN layer 18, holes with a concentration of 5 × 10 19 / cm 3 excited by Mg added to the minute region 20 are caused by this negative charge. Shield the electric field. Therefore, a positive potential due to polarization charge is not applied to the AlGaN layer 17. As a result, the conduction band of the AlGaN layer 17 that is the electron blocking layer is not lowered, and the barrier is not lowered. Therefore, the AlGaN layer 17 does not deteriorate the function of confining electrons to the active layer 14 side.
Note that Mg is not added to the GaN barrier layer 142b excluding the microregion lower portion 15 of the microregion 20, and the AlGaN layer 17 and the GaN layer 18 excluding the microregion upper portion 16 of the microregion 20 are conventionally provided. 2 × 10 19 / cm 3 Mg is added. Therefore, from the lower surface of the GaN barrier layer 142b upward (to the GaN contact layer 19 side), a region of 10.5 nm from the lower surface of the GaN barrier layer 142b does not contain Mg, and from the heterointerface S in the GaN barrier layer 142b. Mg is added to a region of 2 nm (lower microregion 15) and a region 10 nm from the heterointerface S of the AlGaN layer 17 (microregion upper portion 16) at 5 × 10 19 / cm 3 or more, and the upper surface of the AlGaN layer 17 ( Mg is added to 2 × 10 19 / cm 3 in the GaN layer 18 in a region 10 nm below the interface T). In short, Mg is added at a concentration of 5 × 10 19 / cm 3 or more at a higher concentration than the other regions in the minute region 20 sandwiching the heterointerface S that shields the positive polarization charge.

図3に、従来例と実施例の活性層への注入効率における電流密度注入量依存性の計算結果を示す。実施例として、微小領域20にMgを高濃度の5×1019/cm3 に添加した場合と、1×1020/cm3 に添加した場合の二つの場合を示し、比較例として、微小領域20にMgを高濃度には添加しない場合、すなわち、GaN障壁層142bは無添加、AlGaN層17とGaN層18には、Mgを2×1019/cm3 に添加した場合を示す。比較例の構造では、電子が活性層よりオーバーフローし、注入効率が大きく低下しているが、実施例の構造では、電子のオーバーフローが大幅に抑制され、注入効率が大きく改善することがわかる。 FIG. 3 shows the calculation result of the current density injection amount dependency in the injection efficiency into the active layer of the conventional example and the example. As an example, two cases are shown, when Mg is added to the microregion 20 at a high concentration of 5 × 10 19 / cm 3 and when it is added to 1 × 10 20 / cm 3. 20 shows the case where Mg is not added at a high concentration, that is, the case where GaN barrier layer 142b is not added and Mg is added to AlGaN layer 17 and GaN layer 18 at 2 × 10 19 / cm 3 . In the structure of the comparative example, electrons overflow from the active layer and the injection efficiency is greatly reduced. However, in the structure of the example, it is understood that the electron overflow is significantly suppressed and the injection efficiency is greatly improved.

この注入効率が改善する理由は以下のように理解できる。GaN障壁層142bとAlGaN層17のヘテロ界面Sには、分極による正の固定電荷が形成される。その正の固定電荷を遮蔽する負の電荷として存在するものは、正孔を生成した後のイオン化アクセプタである。ところが、分極固定電荷は、1×1013/cm2 程度と、巨大であるために、添加されたアクセプタ不純物濃度が従来技術において規定の2×1019/cm3 程度であったり、あるいは、そのヘテロ界面Sの片側にしか添加されなかったりすると、ヘテロ界面Sに生じた巨大な分極固定電荷を十分に遮蔽できず、実質的に正の固定電荷が残る。そのため、電子が感じるポテンシャルは下がることになり、AlGaN層17の電子ブロック層としての機能が低下する。 The reason why the injection efficiency is improved can be understood as follows. A positive fixed charge due to polarization is formed at the heterointerface S between the GaN barrier layer 142b and the AlGaN layer 17. What exists as a negative charge that shields the positive fixed charge is an ionization acceptor after generating holes. However, since the polarization fixed charge is as large as about 1 × 10 13 / cm 2 , the added acceptor impurity concentration is about 2 × 10 19 / cm 3 stipulated in the prior art, or If it is added only to one side of the heterointerface S, the huge polarization fixed charge generated at the heterointerface S cannot be sufficiently shielded, and a substantially positive fixed charge remains. Therefore, the potential felt by the electrons is lowered, and the function of the AlGaN layer 17 as an electron blocking layer is lowered.

その様子を図4に示す。図4は電流密度が100A/cm2 時の比較例と本実施例(微小領域20のMg濃度が1×1020/cm3 の場合)のバンドダイアグラムである。GaN/AlGaN界面に、従来技術に従ったMg添加量(2×1019/cm3 程度)を施すだけでは、遮蔽の効果が不十分なためポテンシャルが大きく低下する。その結果、電子が活性層を通過して、この界面まで到達、すなわちオーバーフローするため、注入効率が大きく低下する。一方、本発明では、従来技術において規定の濃度2×1019/cm3 を超える5×1019/cm3 以上の十分なアクセプタ不純物をヘテロ界面Sを挟む微小領域20に添加するため、正の固定電荷が十分に遮蔽でき、ポテンシャルの落ち込みがなくなる。その結果、電子のオーバーフローが抑制でき、注入効率が大幅に改善される。 This is shown in FIG. FIG. 4 is a band diagram of a comparative example when the current density is 100 A / cm 2 and this example (when the Mg concentration of the microregion 20 is 1 × 10 20 / cm 3 ). Simply applying an Mg addition amount (about 2 × 10 19 / cm 3 ) according to the prior art to the GaN / AlGaN interface results in a significant decrease in potential because the shielding effect is insufficient. As a result, electrons pass through the active layer and reach this interface, that is, overflow, so that the injection efficiency is greatly reduced. On the other hand, in the present invention, since sufficient acceptor impurities of 5 × 10 19 / cm 3 or more exceeding the prescribed concentration of 2 × 10 19 / cm 3 in the prior art are added to the minute region 20 sandwiching the heterointerface S, positive Fixed charges can be shielded sufficiently, and potential drops are eliminated. As a result, the overflow of electrons can be suppressed, and the injection efficiency is greatly improved.

さらに、図5に電流電圧特性を示す。本実施例の構造では、ヘテロ界面Sに生じる大きな正の固定電荷を適切に遮蔽することができるため、低い電圧で電流を流すことが可能になり、エネルギー変換効率の改善にも繋がる。
上記のような本発明の効果を得るためには、少なくとも5×1019/cm3 以上のアクセプタ不純物を正の分極電荷を遮蔽するヘテロ界面Sを挟む微小領域20に添加する必要がある。好ましくは2×1020/cm3 以上である。添加する微小領域20としては、ヘテロ界面Sの両側のそれぞれに少なくとも2nm以上、10nm以下(幅dとしては、4nm以上、20nm以下)の領域である。薄すぎると効果が得られなくなり、厚すぎると高濃度添加による結晶性の劣化が生じるので望ましくない。ヘテロ界面Sを挟む微小領域の幅dは、望ましくは、2nm以上、15nm以下である。
Further, FIG. 5 shows current-voltage characteristics. In the structure of the present embodiment, a large positive fixed charge generated at the heterointerface S can be appropriately shielded, so that a current can be passed at a low voltage, leading to an improvement in energy conversion efficiency.
In order to obtain the effects of the present invention as described above, it is necessary to add acceptor impurities of at least 5 × 10 19 / cm 3 or more to the minute region 20 sandwiching the heterointerface S that shields positive polarization charges. Preferably it is 2 × 10 20 / cm 3 or more. The microregion 20 to be added is a region of at least 2 nm and 10 nm or less (the width d is 4 nm or more and 20 nm or less) on both sides of the heterointerface S. If the thickness is too thin, the effect cannot be obtained. The width d of the minute region sandwiching the heterointerface S is desirably 2 nm or more and 15 nm or less.

実施例2のIII 族窒化物半導体素子2は、実施例1の素子1をN面成長(−c軸方向)に成長させた場合である。各層の構成は、図1と同一である。この場合には、自発分極Pspの向きと、ピエゾ分極Ppeの向きが、実施例1とは反対になる。自発分極Pspは、全層で、−c軸の向き、すなわち、GaNコンタクト層19に向かう向きである。ピエゾ分極Ppeの向きは、GaN障壁層142bでは、+c軸の向き、AlGaN層17では、−c軸の向き、GaN層18では、+c軸の向きである。このとき、正の分極電荷が現れるヘテロ界面は、実施例1とは異なり、AlGaN層17とその層の上のGaN層18とのヘテロ界面Sである。AlGaN層17とGaN障壁層1426とのヘテロ界面Tには、実施例1で説明した自発分極の大きさの差異と、ピエゾ分極の向きと大きさとの関係により、図6から明らかなように、負の分極電荷が現れる。したがって、実施例2の素子2では、AlGaN層17とGaN層18とのヘテロ界面Sが正の分極電荷を遮蔽するヘテロ界面となり、このヘテロ界面Sを挟んでAlGaN層17内部のヘテロ界面Sから下の厚さ10nmの微小領域下部171とGaN層18のヘテロ界面Sから上の厚さ2nmの微小領域上部181がMgが5×1019/cm3 以上の高濃度に添加される微小領域21となる。この場合にも、ヘテロ界面Sに現れる正の分極電荷は、イオン化したMgによる負電荷によって遮蔽される。AlGaN層17に対して、ヘテロ界面Sと反対側に存在するヘテロ界面Tに現れる負の分極電荷は、微小領域21に添加されたMgにより励起された自由正孔で遮蔽される。したがって、実施例2の素子2も実施例1の素子1と同一の特性を示す。 The group III nitride semiconductor device 2 of Example 2 is a case where the device 1 of Example 1 was grown in N-plane growth (−c axis direction). The configuration of each layer is the same as in FIG. In this case, the direction of the spontaneous polarization P sp and the direction of the piezo polarization P pe are opposite to those in the first embodiment. Spontaneous polarization P sp is the direction of the −c axis in all layers, that is, the direction toward the GaN contact layer 19. The direction of the piezoelectric polarization P pe is the + c axis direction in the GaN barrier layer 142b, the −c axis direction in the AlGaN layer 17, and the + c axis direction in the GaN layer 18. At this time, unlike the first embodiment, the heterointerface where the positive polarization charge appears is the heterointerface S between the AlGaN layer 17 and the GaN layer 18 above the AlGaN layer 17. As is apparent from FIG. 6, the heterointerface T between the AlGaN layer 17 and the GaN barrier layer 1426 has a difference in the magnitude of the spontaneous polarization described in the first embodiment and the relationship between the direction and magnitude of the piezo polarization. Negative polarization charge appears. Therefore, in the element 2 of Example 2, the heterointerface S between the AlGaN layer 17 and the GaN layer 18 becomes a heterointerface that shields positive polarization charges, and from the heterointerface S inside the AlGaN layer 17 across the heterointerface S. The lower region 171 with a thickness of 10 nm below and the upper region 181 with a thickness of 2 nm above the heterointerface S between the GaN layer 18 are added with a high concentration of Mg of 5 × 10 19 / cm 3 or more. It becomes. Also in this case, the positive polarization charge appearing at the heterointerface S is shielded by the negative charge due to ionized Mg. Negative polarization charges appearing at the heterointerface T on the opposite side of the heterointerface S with respect to the AlGaN layer 17 are shielded by free holes excited by Mg added to the microregion 21. Therefore, the element 2 of Example 2 also exhibits the same characteristics as the element 1 of Example 1.

実施例1、2が、分極電荷を遮蔽するヘテロ界面がp伝導型領域に存在する場合の素子であったが、実施例3は、このヘテロ界面をn伝導型領域に存在する素子とした場合である。   Examples 1 and 2 are elements in the case where a heterointerface that shields polarization charges exists in the p-conduction type region, but Example 3 is a case in which this heterointerface is an element that exists in the n-conduction type region. It is.

図7は280nmで発光するIII 族窒化物半導体発光素子3の層構造を示す概念図である。サファイア基板上に形成されたAl面AlNテンプレート30、又は、成長主面をAl面とするAlN基板30の上に有機金属化合物気相成長法を用いて、厚さ2μmのSi添加Al0.7 Ga0.3 N層31を成長させる。Si添加Al0.7 Ga0.3 N層31は正孔ブロック層として機能する。その後、層31の上に、厚さ7nmのAl0.4 Ga0.6 N障壁層342aを形成する。その障壁層342aの上に、厚さ2nmのAl0.3 Ga0.7 N井戸層341と厚さ5nmのAl0.4 Ga0.6 N障壁層342を1対として、3対繰返形成する。ただし、最後の障壁層は、厚さ7nmのAl0.4 Ga0.6 N障壁層342bとする。障壁層342aから障壁層342bまでが、多重量子井戸構造の活性層34である。活性層34は不純物無添加である。続いて、障壁層342bの上に、厚さ20nmのMg添加Al0.4 Ga0.6 N層37を形成した。Mg添加Al0.8 Ga0.2 N層37は、電子ブロック層である。次に、厚さ50nmのMg添加Al0.3 Ga0.7 N層38と厚さ10nmのMg添加Al0.1 Ga0.9 Nコンタクト層39を成長させた。 FIG. 7 is a conceptual diagram showing the layer structure of the group III nitride semiconductor light emitting device 3 that emits light at 280 nm. Si-doped Al 0.7 Ga 0.3 having a thickness of 2 μm is formed on the Al-surface AlN template 30 formed on the sapphire substrate or the AlN substrate 30 whose growth main surface is the Al surface by using an organic metal compound vapor phase growth method. N layer 31 is grown. The Si-added Al 0.7 Ga 0.3 N layer 31 functions as a hole blocking layer. Thereafter, an Al 0.4 Ga 0.6 N barrier layer 342 a having a thickness of 7 nm is formed on the layer 31. Three pairs of Al 0.3 Ga 0.7 N well layer 341 having a thickness of 2 nm and an Al 0.4 Ga 0.6 N barrier layer 342 having a thickness of 5 nm are repeatedly formed on the barrier layer 342a. However, the last barrier layer is an Al 0.4 Ga 0.6 N barrier layer 342b having a thickness of 7 nm. The barrier layer 342a to the barrier layer 342b are the active layers 34 having a multiple quantum well structure. The active layer 34 is free of impurities. Subsequently, an Mg-added Al 0.4 Ga 0.6 N layer 37 having a thickness of 20 nm was formed on the barrier layer 342b. The Mg-added Al 0.8 Ga 0.2 N layer 37 is an electron block layer. Next, an Mg-added Al 0.3 Ga 0.7 N layer 38 having a thickness of 50 nm and an Mg-added Al 0.1 Ga 0.9 N contact layer 39 having a thickness of 10 nm were grown.

実施例3の発光素子3において、実施例1と同様に、Al0.4 Ga0.6 N障壁層342bとその層の上のMg添加Al0.8 Ga0.2 N層37との界面が正の分極電荷を遮蔽するヘテロ界面S1である。Al0.4 Ga0.6 N障壁層342b内のヘテロ界面S1から下2nmの領域が微小領域下部35であり、Mg添加Al0.8 Ga0.2 N層37内のヘテロ界面S1から上10nmが微小領域上部36である。微小領域下部35と微小領域上部36とが微小領域22pを構成している。そして、この微小領域22pには、Mgが、他の層よりも高濃度の5×1019/cm3 以上の2×1020/cm3 に添加されている。Al0.4 Ga0.6 N障壁層342b内の微小領域下部35を除く領域は、Mgが無添加であり、Al0.8 Ga0.2 N層37内の微小領域上部36を除く領域とMg添加Al0.3 Ga0.7 N層38のMg濃度は2×1019/cm3 、Mg添加Al0.1 Ga0.9 Nコンタクト層39のMg濃度は2×1020/cm3 である。 In the light-emitting element 3 of Example 3, as in Example 1, the interface between the Al 0.4 Ga 0.6 N barrier layer 342b and the Mg-added Al 0.8 Ga 0.2 N layer 37 on the layer shields positive polarization charges. This is the heterointerface S1. The region 2 nm below the heterointerface S1 in the Al 0.4 Ga 0.6 N barrier layer 342b is the lower region 35, and the upper 10 nm from the heterointerface S1 in the Mg-added Al 0.8 Ga 0.2 N layer 37 is the upper region 36. . The minute region lower part 35 and the minute region upper part 36 constitute a minute region 22p. In addition, Mg is added to the minute region 22p at a concentration of 2 × 10 20 / cm 3 that is 5 × 10 19 / cm 3 or higher, which is higher than that of the other layers. The region excluding the minute region lower portion 35 in the Al 0.4 Ga 0.6 N barrier layer 342b is free of Mg, and the region excluding the minute region upper portion 36 in the Al 0.8 Ga 0.2 N layer 37 and the Mg-added Al 0.3 Ga 0.7 N The Mg concentration of the layer 38 is 2 × 10 19 / cm 3 , and the Mg concentration of the Mg-added Al 0.1 Ga 0.9 N contact layer 39 is 2 × 10 20 / cm 3 .

さらに、実施例3では、図8に示すように、n伝導型領域に存在するSi添加Al0.7 Ga0.3 N層31とAl0.4 Ga0.6 N障壁層342aとの界面が負の分極電荷を遮蔽するヘテロ界面S2となる。Si添加Al0.7 Ga0.3 N層31内のヘテロ界面S2から下10nmの領域である微小領域下部32と、Si添加Al0.4 Ga0.6 N障壁層342a内のヘテロ界面S2から上2nmの領域である微小領域上部33とで、微小領域22nが構成されている。そして、この微小領域下部32と微小領域上部33とから成る微小領域22nには、Siが、他の層よりも高い濃度の5×1019/cm3 以上の2×1020/cm3 に添加されている。また、Si添加Al0.7 Ga0.3 N層31の微小領域下部32を除く領域には、Siが、従来用いられている規定の濃度1×1018/cm3 に添加されており、Al0.4 Ga0.6 N障壁層342aの微小領域上部33を除く領域は、Siは添加されていない。 Furthermore, in Example 3, as shown in FIG. 8, the interface between the Si-added Al 0.7 Ga 0.3 N layer 31 and the Al 0.4 Ga 0.6 N barrier layer 342a existing in the n-conduction type region shields negative polarization charges. It becomes the hetero interface S2. A micro-region lower part 32 that is a region 10 nm below the heterointerface S2 in the Si-added Al 0.7 Ga 0.3 N layer 31 and a micro-region that is a region 2 nm above the heterointerface S2 in the Si-added Al 0.4 Ga 0.6 N barrier layer 342a. The microregion 22n is constituted by the region upper portion 33. Then, in the minute region 22n composed of the minute region lower part 32 and the minute region upper part 33, Si is added to 2 × 10 20 / cm 3 having a concentration higher than that of other layers of 5 × 10 19 / cm 3 or more. Has been. Further, Si is added to the region of the Si-added Al 0.7 Ga 0.3 N layer 31 except for the small region lower portion 32 to a prescribed concentration of 1 × 10 18 / cm 3 used conventionally, and Al 0.4 Ga 0.6. Si is not added to the region except the minute region upper portion 33 of the N barrier layer 342a.

図8のバンドダイヤグラムにおいて、Si添加Al0.7 Ga0.3 N層31、Al0.4 Ga0.6 N障壁層342aの自発分極Pspの向きは、−c軸の向きである。ところが、Si添加Al0.7 Ga0.3 N層31は、Al組成比が、Al0.4 Ga0.6 N障壁層342aよりも大きいので、層31の自発分極Pspの方が、障壁層342aの自発分極Pspよりも大きい。よって、層32と障壁層342aとのヘテロ界面S2には、自発分極による負の分極電荷が現れる。 In the band diagram of FIG. 8, the orientation of Si added Al 0.7 Ga 0.3 N layer 31, Al 0.4 Ga 0.6 N barrier layer 342a spontaneous polarization P sp is the direction of -c axis. However, Si added Al 0.7 Ga 0.3 N layer 31, Al composition ratio, Al 0.4 Ga 0.6 N is larger than the barrier layer 342a, the direction of spontaneous polarization P sp layer 31, the spontaneous polarization P sp barrier layer 342a Bigger than. Therefore, negative polarization charges due to spontaneous polarization appear at the heterointerface S2 between the layer 32 and the barrier layer 342a.

ピエゾ分極については、次のことがいえる。Si添加Al0.7 Ga0.3 N層31は、その層より格子定数が小さいAlN基板30から面内方向に圧縮歪み(厚さ方向に引っ張り歪み)を受けるが、厚さが2μmであるので、臨界膜厚より厚く、歪みは緩和している。また、Si添加Al0.7 Ga0.3 N層31は、その上方に形成されるエピタキシャル成長層の総合厚さ108nmに比べて十分に厚い。したがって、層31は、上方に形成される層からは歪みを受けないか無視できる。よって、層31内のピエゾ分極Ppeは無視できる。Al0.4 Ga0.6 N障壁層342aは、層31から面内方向に圧縮歪み(厚さ方向に引っ張り歪み)を受ける。よって、障壁層342a内には、+c軸の向きに、ピエゾ分極Ppeが生起する。この結果、ヘテロ界面S2には、ピエゾ分極Ppeによる負の分極電荷が現れる。自発分極Pspによる負の電荷と、ピエゾ分極Ppeによる負の電荷の総和の大きな負の電荷がヘテロ界面S2に現れることになる。 Regarding piezo polarization, the following can be said. The Si-added Al 0.7 Ga 0.3 N layer 31 receives compressive strain (tensile strain in the thickness direction) from the AlN substrate 30 having a lattice constant smaller than that of the layer, but has a thickness of 2 μm. Thicker than the thickness, the strain is relaxed. Further, the Si-added Al 0.7 Ga 0.3 N layer 31 is sufficiently thicker than the total thickness of 108 nm of the epitaxial growth layer formed thereabove. Therefore, the layer 31 is not subjected to distortion from the layer formed above or can be ignored. Therefore, the piezoelectric polarization Ppe in the layer 31 can be ignored. The Al 0.4 Ga 0.6 N barrier layer 342a is subjected to compressive strain (tensile strain in the thickness direction) from the layer 31 in the in-plane direction. Therefore, piezoelectric polarization P pe occurs in the barrier layer 342a in the + c axis direction. As a result, a negative polarization charge due to piezo polarization Ppe appears at the heterointerface S2. A negative charge having a large sum of negative charges due to spontaneous polarization P sp and negative charges due to piezo polarization P pe appears at the heterointerface S2.

図9に、実施例3の素子3の電流電圧特性を示す。比較例(従来)は、図7の構造において、n伝導型領域の全層のSi濃度を1×1018/cm3 、p伝導型領域のコンタクト層を除く全層のMg濃度を2×1019/cm3 、コンタクト層39のMg濃度を2×1020/cm3 とした場合である。すなわち、比較例は、Siを高濃度に添加する微小領域22nと、Mgを高濃度に添加する微小領域22pを設けない場合である。明らかに、本実施例3の発光素子3は、比較例の発光素子に比べて、大きく閾値電圧が低下しており、電力変換効率が大きく改善していることが理解される。 FIG. 9 shows the current-voltage characteristics of the element 3 of Example 3. In the comparative example (conventional), in the structure of FIG. 7, the Si concentration of all layers in the n-conduction type region is 1 × 10 18 / cm 3 , and the Mg concentration of all layers excluding the contact layer in the p-conduction type region is 2 × 10. This is a case where 19 / cm 3 and the Mg concentration of the contact layer 39 are 2 × 10 20 / cm 3 . That is, the comparative example is a case where the micro region 22n to which Si is added at a high concentration and the micro region 22p to which Mg is added at a high concentration are not provided. Obviously, the threshold voltage of the light-emitting element 3 of Example 3 is greatly reduced as compared with the light-emitting element of the comparative example, and it is understood that the power conversion efficiency is greatly improved.

実施例4の発光素子4は、実施例3に類似の構造を−c面成長させた発光素子である。ただし、基板にはN面を成長主面とするGaN基板を用い、その上に、厚さ2μmにSi添加GaN層51を−c軸の向きに成長させている。そして、GaN層51の上に、厚さ20nmにSi添加Al0.7 Ga0.3 N層31を形成している。層31の上の各層は、実施例3と同様である。Si添加Al0.7 Ga0.3 N層31が正孔ブロック層である。 The light-emitting element 4 of Example 4 is a light-emitting element in which a structure similar to that of Example 3 is grown on the −c plane. However, a GaN substrate having an N plane as a growth main surface is used as the substrate, and a Si-added GaN layer 51 is grown to a thickness of 2 μm in the direction of the −c axis. Then, an Si-added Al 0.7 Ga 0.3 N layer 31 is formed on the GaN layer 51 with a thickness of 20 nm. Each layer on the layer 31 is the same as that in the third embodiment. The Si-added Al 0.7 Ga 0.3 N layer 31 is a hole blocking layer.

各層の自発分極Pspは、−c軸の向きに生起する。ピエゾ分極Ppeは、厚いGaN層51では、歪みが緩和されているか、厚いために上層からは、印加される歪みが小さいとして無視する。Al0.7 Ga0.3 N層31は格子定数のより大きな下層のGaN層13から面内方向に引っ張り歪みを受けるので、ピエゾ分極Ppeの向きは−c軸の向きとなる。また、Al0.4 Ga0.6 N障壁層342aは、格子定数がより小さいAl0.7 Ga0.3 N層31から面内方向に圧縮歪みを受けるので、ピエゾ分極Ppeの向きは+c軸の向きとなる。よって、GaN層51とAl0.7 Ga0.3 N層31とのヘテロ界面S2に負の分極電荷が現れ、Al0.7 Ga0.3 N層31とAl0.4 Ga0.6 N障壁層342aとのヘテロ界面Tには正の分極電荷が現れる。 The spontaneous polarization P sp of each layer occurs in the direction of the −c axis. The piezoelectric polarization P pe is ignored because the strain is relaxed in the thick GaN layer 51 or is thick, so that the strain applied from the upper layer is small. Since the Al 0.7 Ga 0.3 N layer 31 receives tensile strain in the in-plane direction from the lower GaN layer 13 having a larger lattice constant, the direction of the piezoelectric polarization P pe is the direction of the −c axis. Further, since the Al 0.4 Ga 0.6 N barrier layer 342a receives compressive strain in the in-plane direction from the Al 0.7 Ga 0.3 N layer 31 having a smaller lattice constant, the direction of the piezoelectric polarization P pe is the + c axis direction. Therefore, a negative polarization charge appears at the heterointerface S2 between the GaN layer 51 and the Al 0.7 Ga 0.3 N layer 31, and is positive at the hetero interface T between the Al 0.7 Ga 0.3 N layer 31 and the Al 0.4 Ga 0.6 N barrier layer 342a. The polarization charge of appears.

そこで、本実施例では、GaN層51内のヘテロ界面S2から下2nmの微小領域下部511とAl0.7 Ga0.3 N層31内のヘテロ界面S2から上10nmの微小領域上部311とから成る微小領域22nに、Siが、他の層よりも高い濃度の5×1019/cm3 以上の2×1020/cm3 に添加されている。また、GaN層51の微小領域下部511を除く領域と、Al0.7 Ga0.3 N層31の微小領域上部311を除く領域には、Siが、従来用いられている規定の濃度1×1018/cm3 に添加されており、Al0.4 Ga0.6 N障壁層342aを含む活性層は、不純物が添加されていない。p伝導型領域の構成は実施例3と同一であり、実施例と同様に微小領域22pにはMgが、5×1019/cm3 以上の2×1020/cm3 に添加されている。 Therefore, in this embodiment, a minute region 22n composed of a minute region lower part 511 2 nm below the heterointerface S2 in the GaN layer 51 and a minute region upper part 311 10 nm above the heterointerface S2 in the Al 0.7 Ga 0.3 N layer 31. In addition, Si is added to a concentration of 2 × 10 20 / cm 3 , which is higher than that of other layers and is 5 × 10 19 / cm 3 or more. Further, in a region excluding the minute region lower portion 511 of the GaN layer 51 and a region excluding the minute region upper portion 311 of the Al 0.7 Ga 0.3 N layer 31, Si has a prescribed concentration of 1 × 10 18 / cm 2 conventionally used. The active layer including Al 0.4 Ga 0.6 N barrier layer 342a added to 3 is not doped with impurities. The structure of the p-conduction type region is the same as that of Example 3, and Mg is added to 2 × 10 20 / cm 3 , which is 5 × 10 19 / cm 3 or more, in the minute region 22p as in the example.

本発明は、上述したように、+c軸方向に成長させた場合も、−c軸方向に成長させた場合の発光素子にも、p伝導型領域、n伝導型領域にも適用可能である。実施例1、3で示したように、+c軸の向きに成長させた場合には、バンドギャップが大きな電子ブロック層、正孔ブロック層のバンドギャップの小さな活性層側の界面(活性層に近い側)が、それぞれ、正電荷、負電荷を遮蔽するヘテロ界面となる。これに対して、実施例2、4で示したように、−c軸の向きに成長させた場合には、バンドギャップが大きな電子ブロック層、正孔ブロック層のバンドギャップの小さな活性層と反対側の界面(活性層から遠い側)が、それぞれ、正電荷、負電荷を遮蔽するヘテロ界面となる。いずれにしても、バンドギャップの大きいな電子ブロック層が正電位にバイアスされて伝導帯の障壁が低下し、バンドギャップの大きな正孔ブロック層が負電位にバイアスされて価電子帯の障壁が低下することが防止される。これにより、素子の駆動電圧の上昇が抑制されると共に電子、正孔の活性層における閉じ込めが効果的に行われるため量子効率が従来に比べて向上する。   As described above, the present invention can be applied to a light emitting device grown in the + c-axis direction, a light-emitting element grown in the −c-axis direction, a p-conduction type region, and an n-conduction type region. As shown in Examples 1 and 3, when grown in the + c-axis direction, the electron block layer having a large band gap and the interface on the active layer side having a small band gap of the hole block layer (close to the active layer) Side) become heterointerfaces that shield positive and negative charges, respectively. On the other hand, as shown in Examples 2 and 4, when grown in the direction of -c axis, it is opposite to an electron blocking layer having a large band gap and an active layer having a small band gap of a hole blocking layer. The side interface (the side far from the active layer) is a heterointerface that shields positive and negative charges, respectively. In any case, an electron blocking layer with a large band gap is biased to a positive potential, which lowers the conduction band barrier, and a hole blocking layer with a large band gap is biased to a negative potential, thereby reducing the valence band barrier. Is prevented. As a result, an increase in the driving voltage of the device is suppressed, and the confinement of electrons and holes in the active layer is effectively performed, so that the quantum efficiency is improved as compared with the prior art.

15,32,35,171…微小領域下部
16,33,36,181…微小領域上部
17…AlGaN層
18…GaN層
20,21,22p,22n…微小領域
37…Mg添加Al0.8 Ga0.2 N層
31…Si添加Al0.7 Ga0.3 N層
51…Si添加GaN層
142b…GaN障壁層
342a,342b…障壁層
S,S1,S2…ヘテロ界面
15,32,35,171 ... minute area under 16,33,36,181 ... micro areas top 17 ... AlGaN layer 18 ... GaN layer 20,21,22p, 22n ... minute area 37 ... Mg added Al 0.8 Ga 0.2 N layer 31 ... Si added Al 0.7 Ga 0.3 N layer 51 ... Si added GaN layer 142b ... GaN barrier layer 342a, 342b ... barrier layer S, S1, S2 ... heterointerface

Claims (14)

組成の異なるIII 族窒化物半導体が接合されたヘテロ界面を有するIII 族窒化物半導体素子において、
前記ヘテロ界面は、電子が多数キャリアであるn伝導型領域と正孔が多数キャリアであるp伝導型領域との少なくとも一方の領域である選択領域において存在し、
前記選択領域における少なくとも一つのヘテロ界面であって、前記選択領域の多数キリャアの電荷と同一符号の分極電荷が現れるヘテロ界面を挟む微小領域に、
そのヘテロ界面を形成する両側の層における前記微小領域を除く領域での不純物濃度よりも高い不純物濃度で、前記選択領域の多数キャリアと同一符号のキャリアを生成するドーパントを添加したことを特徴とするIII 族窒化物半導体素子。
In a group III nitride semiconductor device having a heterointerface in which group III nitride semiconductors having different compositions are joined,
The heterointerface exists in a selected region that is at least one of an n-conduction region where electrons are majority carriers and a p-conduction region where holes are majority carriers,
At least one heterointerface in the selected region, and a minute region sandwiching a heterointerface in which a polarization charge having the same sign as the charge of multiple carriers in the selected region appears,
A dopant that generates carriers having the same sign as the majority carriers in the selected region at an impurity concentration higher than the impurity concentration in a region excluding the minute region in both layers forming the heterointerface is added. Group III nitride semiconductor device.
前記微小領域の厚さは、4nm以上、20nm以下であることを特徴とする請求項1に記載のIII 族窒化物半導体素子。   2. The group III nitride semiconductor device according to claim 1, wherein a thickness of the minute region is 4 nm or more and 20 nm or less. 前記微小領域に添加する前記ドーパントの不純物濃度は、5×1019/cm3 以上であることを特徴とする請求項1又は請求項2に記載のIII 族窒化物半導体素子。 3. The group III nitride semiconductor device according to claim 1, wherein an impurity concentration of the dopant added to the minute region is 5 × 10 19 / cm 3 or more. 前記選択領域は、p伝導型領域であり、前記ドーパントは、マグネシウム、又は、亜鉛であることを特徴とする請求項1乃至請求項3の何れか1項に記載のIII 族窒化物半導体素子。     4. The group III nitride semiconductor device according to claim 1, wherein the selection region is a p-conduction type region, and the dopant is magnesium or zinc. 5. 前記選択領域は、n伝導型領域であり、前記ドーパントは、シリコン、又は、ゲルマニウムであることを特徴とする請求項1乃至請求項3の何れか1項に記載のIII 族窒化物半導体素子。     4. The group III nitride semiconductor device according to claim 1, wherein the selection region is an n-conduction type region, and the dopant is silicon or germanium. 5. 前記分極電荷は、自発分極とピエゾ分極とのベクトル和である分極ベクトルにより生じる分極電荷であることを特徴とする請求項1乃至請求項5の何れか1項に記載のIII 族窒化物半導体素子。   6. The group III nitride semiconductor device according to claim 1, wherein the polarization charge is a polarization charge generated by a polarization vector that is a vector sum of spontaneous polarization and piezoelectric polarization. . 前記微小領域に存在する前記ヘテロ接合を挟む2つの層における前記分極ベクトルの向きは反対の向きであることを特徴とする請求項6に記載のIII 族窒化物半導体素子。   The group III nitride semiconductor device according to claim 6, wherein directions of the polarization vectors in two layers sandwiching the heterojunction existing in the minute region are opposite to each other. 前記選択領域はp伝導型領域であり、前記微小領域における前記ヘテロ接合を挟む先に+c面成長させた下層と次に+c面成長させた上層との2つの層において、前記上層は前記下層よりもバンドギャップが大きい層であることを特徴とする請求項1乃至請求項7の何れか1項に記載のIII 族窒化物半導体素子。   The selective region is a p-conductivity type region, and in the two layers, the lower layer grown on the + c plane first and the upper layer grown on the + c plane next to the heterojunction in the minute region, the upper layer is lower than the lower layer. 8. The group III nitride semiconductor device according to claim 1, wherein the layer has a large band gap. 前記選択領域はn伝導型領域であり、前記微小領域における前記ヘテロ接合を挟む先に+c面成長させた下層と次に+c面成長させた上層との2つの層において、前記上層は前記下層よりもバンドギャップが小さい層であることを特徴とする請求項1乃至請求項7の何れか1項に記載のIII 族窒化物半導体素子。   The selection region is an n-conductivity type region, and the upper layer is lower than the lower layer in two layers, a lower layer grown on the + c plane and the upper layer grown on the + c plane next to the heterojunction in the minute region. 8. The group III nitride semiconductor device according to claim 1, wherein the group III is a layer having a small band gap. 前記選択領域はp伝導型領域であり、前記微小領域における前記ヘテロ接合を挟む先に−c面成長させた下層と次に−c面成長させた上層との2つの層において、前記上層は前記下層よりもバンドギャップが小さい層であることを特徴とする請求項1乃至請求項7の何れか1項に記載のIII 族窒化物半導体素子。   The selection region is a p-conductivity type region, and in the two layers, a lower layer that has been grown on a −c plane and a next layer that has been grown on a −c plane, sandwiching the heterojunction in the minute region, The group III nitride semiconductor device according to any one of claims 1 to 7, wherein the group III nitride semiconductor device has a band gap smaller than that of the lower layer. 前記選択領域はn伝導型領域であり、前記微小領域における前記ヘテロ接合を挟む先に−c面成長させた下層と次に−c面成長させた上層との2つの層において、前記上層は前記下層よりもバンドギャップが大きい層であることを特徴とする請求項1乃至請求項7の何れか1項に記載のIII 族窒化物半導体素子。   The selection region is an n-conductivity type region, and in the two layers, a lower layer that has been grown with a −c plane and a second layer that has been grown with a −c plane, and the upper layer is the above-described upper layer. 8. The group III nitride semiconductor device according to claim 1, wherein the group III nitride semiconductor device has a band gap larger than that of the lower layer. 前記バンドギャップが大きい層は、Alx Ga1-x N(0<x≦1)であり、前記バンドギャップが小さい層は、Gay In1-y N(0≦y≦1)である、ただし、x=1かつy=1の場合を除く、ことを特徴とする請求項8乃至請求項11の何れか1項に記載のIII 族窒化物半導体素子。 The layer having a large band gap is Al x Ga 1-x N (0 <x ≦ 1), and the layer having a small band gap is Ga y In 1-y N (0 ≦ y ≦ 1). However, the group III nitride semiconductor device according to any one of claims 8 to 11, excluding a case where x = 1 and y = 1. 微小領域の厚さをdnm、不純物濃度をn/cm3 、ヘテロ界面の分極電荷密度をω/cm2 、不純物の活性化比をrとするとき、厚さdと、不純物濃度nは、
ω×0.9×1017≦rnd≦ω×1.1×1017
を満たす値であることを特徴とする請求項1乃至請求項12の何れか1項に記載のIII 族窒化物半導体素子。
When the thickness of the microregion is dnm, the impurity concentration is n / cm 3 , the polarization charge density at the heterointerface is ω / cm 2 , and the activation ratio of the impurity is r, the thickness d and the impurity concentration n are
ω × 0.9 × 10 17 ≦ rnd ≦ ω × 1.1 × 10 17
The group III nitride semiconductor device according to any one of claims 1 to 12, wherein the group III nitride semiconductor device has a value satisfying the following conditions.
前記選択領域は、p伝導型領域とn伝導型領域との2つの領域であることを特徴とする請求項1乃至請求項13の何れか1項に記載のIII 族窒化物半導体素子。   The group III nitride semiconductor device according to any one of claims 1 to 13, wherein the selection region is two regions of a p-conduction type region and an n-conduction type region.
JP2013255883A 2013-12-11 2013-12-11 Group iii nitride semiconductor element Pending JP2015115433A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013255883A JP2015115433A (en) 2013-12-11 2013-12-11 Group iii nitride semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013255883A JP2015115433A (en) 2013-12-11 2013-12-11 Group iii nitride semiconductor element

Publications (1)

Publication Number Publication Date
JP2015115433A true JP2015115433A (en) 2015-06-22

Family

ID=53528975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013255883A Pending JP2015115433A (en) 2013-12-11 2013-12-11 Group iii nitride semiconductor element

Country Status (1)

Country Link
JP (1) JP2015115433A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017117845A (en) * 2015-12-21 2017-06-29 株式会社小糸製作所 Semiconductor light emitting element and manufacturing method of the same
JP2017117844A (en) * 2015-12-21 2017-06-29 株式会社小糸製作所 Semiconductor light emitting element and manufacturing method of the same
JP2017139265A (en) * 2016-02-01 2017-08-10 旭化成株式会社 Ultraviolet light-emitting element and device including the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017117845A (en) * 2015-12-21 2017-06-29 株式会社小糸製作所 Semiconductor light emitting element and manufacturing method of the same
JP2017117844A (en) * 2015-12-21 2017-06-29 株式会社小糸製作所 Semiconductor light emitting element and manufacturing method of the same
JP2017139265A (en) * 2016-02-01 2017-08-10 旭化成株式会社 Ultraviolet light-emitting element and device including the same

Similar Documents

Publication Publication Date Title
JP6192378B2 (en) Nitride semiconductor light emitting device
KR102263894B1 (en) Nitride semiconductor light-emitting element
JP3751791B2 (en) Heterojunction field effect transistor
JP6174874B2 (en) Semiconductor device
JP6371986B2 (en) Nitride semiconductor structure
JP5223670B2 (en) Field effect transistor
JP4705481B2 (en) Nitride semiconductor device
US9640712B2 (en) Nitride semiconductor structure and semiconductor light emitting device including the same
KR20130123321A (en) Semiconductor device and method of manufacturing the same
US20150263224A1 (en) Light-emitting device with heavily doped active-region and method for manufacturing the same
JP5691138B2 (en) Field effect transistor and manufacturing method thereof
JP5997234B2 (en) Semiconductor device, field effect transistor, and electronic device
US11522106B2 (en) Nitride-based light-emitting diode device
JP2007250991A (en) Semiconductor structure comprising superlattice structure, and semiconductor device equipped therewith
US20060054929A1 (en) Semiconductor device
WO2011135643A1 (en) Nitride semiconductor transistor
US10483354B2 (en) Nitride semiconductor device
JP2015115433A (en) Group iii nitride semiconductor element
JP6314316B2 (en) Nitride semiconductor devices
US10249748B2 (en) Nitride semiconductor device
JP2019033122A (en) Compound semiconductor device, manufacturing method of compound semiconductor device, power supply device, and high frequency amplifier
JP2015126034A (en) Field effect semiconductor element
JP5358901B2 (en) Semiconductor device
US9331169B2 (en) Nitride semiconductor Schottky diode and method for manufacturing same
JP2004311921A (en) Hetero-junction field-effect transistor