JP2017112606A - 位相追跡受信機 - Google Patents
位相追跡受信機 Download PDFInfo
- Publication number
- JP2017112606A JP2017112606A JP2016231531A JP2016231531A JP2017112606A JP 2017112606 A JP2017112606 A JP 2017112606A JP 2016231531 A JP2016231531 A JP 2016231531A JP 2016231531 A JP2016231531 A JP 2016231531A JP 2017112606 A JP2017112606 A JP 2017112606A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- comparator
- frequency
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 10
- 230000010363 phase shift Effects 0.000 claims description 3
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000009021 linear effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000009022 nonlinear effect Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
- H04L27/06—Demodulator circuits; Receiver circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
- H03D3/241—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop
- H03D3/242—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop combined with means for controlling the frequency of a further oscillator, e.g. for negative frequency feedback or AFC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Circuits Of Receivers In General (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Superheterodyne Receivers (AREA)
Abstract
【解決手段】本発明は、第1及び第2の入力を有する位相検出器であって、第1の入力が変調された入力信号を受信するように適合される位相検出器と、前記位相検出器の出力に結合された入力を有する比較器と、前記比較器の出力に結合された入力を有する周波数オフセットキャンセルブロックとを備える受信機に関する。前記受信機は、前記比較器の出力と前記周波数オフセットキャンセルブロックの出力とに結合された制御入力と、前記位相検出器の第2の入力に結合された出力とを含むデジタル制御発振器を備える。
【選択図】図1
Description
(1)受信機の入力からのより高い周波数で強い信号であって、通常は隣接チャネル及び代替チャネルからの信号が所望の信号と干渉する。
(2)受信機の回路における非理想的な特性であって、例えば、低雑音増幅器101、位相検出器102及び/又は受信機100の他の部分は、入力信号の高調波を生成する可能性があり、それは所望の信号に対する干渉源として作用する。
LPF103はその帯域幅の外にある信号を抑圧し、ここで、LPF103の帯域幅は、好ましくは、入力変調信号の帯域幅と等しくなるように設定される。
(1)時間平均/ディザリング:通常、最小のDCO105周波数ステップは、LCタンク内の最小キャパシタによって制限される。デルタシグマ変調器204を使用して、この最小の周波数ステップをさらに減らすことができる。言い換えれば、それはDCO周波数分解能を増加させることができる。
(2)AFC200で生成された量子化雑音をより高い周波数にプッシュし、復調ループ108によって抑圧される。
Claims (14)
- 第1及び第2の入力を有する位相検出器であって、前記第1の入力が変調された入力信号を受信するように適合された位相検出器と、
前記位相検出器の出力に結合された入力を有する比較器と、
前記比較器の出力に結合された入力を含む周波数オフセットキャンセルブロックと、
デジタル制御発振器とを備える受信機であって、
前記デジタル制御発振器は、
前記比較器の出力と前記周波数オフセットキャンセルブロックの出力とに結合された制御入力と、
前記位相検出器の第2の入力に結合された出力を有する受信機。 - 前記比較器の入力はローパスフィルタを介して位相検出器の出力に結合される請求項1に記載の受信機。
- 前記周波数オフセットキャンセルブロックは、積分器を備える請求項1又は2に記載の受信機。
- 前記周波数オフセットキャンセルブロックは、低域通過で調整可能な有限インパルス応答フィルタを備える請求項1〜3のうちのいずれか1つに記載の受信機。
- 前記周波数オフセットキャンセルブロックは、可変利得増幅器を備える請求項1〜4のうちのいずれか1つに記載の受信機。
- 前記周波数オフセットキャンセルブロックは、デルタシグマ変調器を備える請求項1〜5のうちのいずれか1つに記載の受信機。
- 前記積分器、調整可能な有限インパルス応答フィルタ、可変利得増幅器、及びデルタシグマ変調器は順次に接続される請求項3〜6のうちのいずれか1つに記載の受信機。
- 前記周波数オフセットキャンセルブロックは、デジタル領域で実装される請求項1〜7のうちのいずれか1つに記載の受信機。
- 前記比較器は、前記デジタル制御発振器の前記制御入力にデジタル信号を供給するように構成され、
前記デジタル制御発振器は、前記デジタル信号に基づき、前記デジタル制御発振器の出力に第1又は第2の周波数の信号を供給するように適合される請求項1〜8のうちのいずれか1つに記載の受信機。 - 前記デジタル制御発振器の制御入力は、加算点を介して、前記比較器の出力、もしくは、前記自動周波数オフセットキャンセルブロックの出力に結合される請求項1〜9のうちのいずれか1つに記載の受信機。
- 前記比較器の入力における信号は第1の周波数を有し、
前記比較器は、より高い第2の周波数で前記信号をサンプリングするように適合される請求項1〜10のうちのいずれか1つに記載の受信機。 - 前記比較器は、復調された出力信号を提供するように適合される請求項1〜11のうちのいずれか1つに記載の受信機。
- 前記入力信号は、周波数シフトキーイング変調信号又は位相シフトキーイング変調信号である請求項1〜12のうちのいずれか1つに記載の受信機。
- 受信された変調信号を復調する方法であって、前記方法は、
第1及び第2の入力を有する位相検出器の入力で変調信号を受信し、前記位相検出器からの出力を比較器の入力に供給することと、
前記比較器の入力をしきい値と比較することと、
前記比較器の出力をデジタル制御発振器の制御入力と周波数キャンセルブロックの入力とに提供することと、
前記周波数キャンセルブロックの出力を前記デジタル制御発振器の前記制御入力に供給することと、
前記デジタル制御発振器の出力を前記位相比較器に供給することを含む方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP15201303.3A EP3182584B1 (en) | 2015-12-18 | 2015-12-18 | Phase tracking receiver |
EP15201303.3 | 2015-12-18 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017112606A true JP2017112606A (ja) | 2017-06-22 |
JP2017112606A5 JP2017112606A5 (ja) | 2019-06-13 |
JP6791735B2 JP6791735B2 (ja) | 2020-11-25 |
Family
ID=54979482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016231531A Active JP6791735B2 (ja) | 2015-12-18 | 2016-11-29 | 位相追跡受信機 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9929885B2 (ja) |
EP (1) | EP3182584B1 (ja) |
JP (1) | JP6791735B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9998235B2 (en) | 2016-01-08 | 2018-06-12 | Google Llc | In-band optical interference mitigation for direct-detection optical communication systems |
US10079660B2 (en) * | 2017-01-25 | 2018-09-18 | Samsung Electroncis Co., Ltd. | System and method of tracking and compensating for frequency and timing offsets of modulated signals |
US10491198B1 (en) * | 2018-12-28 | 2019-11-26 | Texas Instruments Incorporated | Methods and apparatus for phase imbalance correction |
US11381430B2 (en) | 2020-03-19 | 2022-07-05 | Cypress Semiconductor Corporation | Phase/frequency tracking transceiver |
KR20220039111A (ko) * | 2020-09-21 | 2022-03-29 | 삼성전자주식회사 | 위상 고정 루프 장치 및 이의 동작 방법 |
CN114401022B (zh) * | 2022-01-19 | 2023-07-04 | 深圳清华大学研究院 | 信号处理电路、芯片以及接收机 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0165941A1 (en) * | 1983-12-22 | 1986-01-02 | School of Science Griffith University | A phase shift keying and phase modulation transmission system |
JPS60261281A (ja) * | 1984-06-08 | 1985-12-24 | Matsushita Electric Ind Co Ltd | 色信号処理装置 |
US4955074A (en) * | 1988-05-30 | 1990-09-04 | Matsushita Electric Industrial Co., Ltd. | AFC apparatus with selection between average value mode and keyed mode |
JP3246531B2 (ja) * | 1993-02-23 | 2002-01-15 | ソニー株式会社 | 受信回路 |
TWI323566B (en) * | 2005-08-18 | 2010-04-11 | Realtek Semiconductor Corp | Fractional frequency synthesizer and phase-locked loop utilizing fractional frequency synthesizer and method thereof |
JP5653791B2 (ja) * | 2011-02-18 | 2015-01-14 | ラピスセミコンダクタ株式会社 | Fsk復調回路 |
US9077328B1 (en) * | 2014-01-17 | 2015-07-07 | Broadcom Corporation | Method and apparatus for reference-less repeater with digital control |
-
2015
- 2015-12-18 EP EP15201303.3A patent/EP3182584B1/en not_active Not-in-force
-
2016
- 2016-11-29 JP JP2016231531A patent/JP6791735B2/ja active Active
- 2016-12-15 US US15/380,078 patent/US9929885B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP6791735B2 (ja) | 2020-11-25 |
US20170180170A1 (en) | 2017-06-22 |
EP3182584A1 (en) | 2017-06-21 |
US9929885B2 (en) | 2018-03-27 |
EP3182584B1 (en) | 2019-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6791735B2 (ja) | 位相追跡受信機 | |
Liu et al. | A 1.2 nJ/bit 2.4 GHz receiver with a sliding-IF phase-to-digital converter for wireless personal/body area networks | |
EP3461092B1 (en) | Modulation index adjustment | |
JP4804458B2 (ja) | 2点変調型位相変調装置、ポーラ変調送信装置、無線送信装置及び無線通信装置 | |
JP4214098B2 (ja) | シグマデルタ送信回路及びそれを用いた送受信機 | |
EP2905905B1 (en) | System for direct conversion receivers | |
EP1878111B1 (en) | Dc offset detection and cancellation in a receiver | |
US8335484B1 (en) | Systems and methods for dynamically controlling an analog-to-digital converter | |
EP1172928A2 (en) | DC offset correction circuit and AGC in zero-if wireless receivers | |
US7936850B2 (en) | Method and apparatus for providing a digital automatic gain control (AGC) | |
JP5354293B2 (ja) | 位相同期装置および位相同期方法 | |
US8144811B2 (en) | Hybrid zero-IF receiver | |
US7760819B2 (en) | Digital wireless receiver | |
US7231004B2 (en) | System and method of low power demodulation of continuous phase modulated waveforms | |
JPH04269041A (ja) | 受信機 | |
US11569854B1 (en) | RF receiver and method for simultaneously compensating carrier frequency offset and optimizing bandwidth by using preamble of a received RF signal | |
US8126088B2 (en) | Demodulator with signal preconditioner | |
JP2004349789A (ja) | 周波数変換装置及び周波数変換方法 | |
JP2023113213A (ja) | 周波数変調装置および周波数変調方法 | |
JP2006135879A (ja) | 増幅装置及び通信機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190510 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201027 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201105 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6791735 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |