JP2017092479A - Package and method for forming transmission line - Google Patents
Package and method for forming transmission line Download PDFInfo
- Publication number
- JP2017092479A JP2017092479A JP2016235294A JP2016235294A JP2017092479A JP 2017092479 A JP2017092479 A JP 2017092479A JP 2016235294 A JP2016235294 A JP 2016235294A JP 2016235294 A JP2016235294 A JP 2016235294A JP 2017092479 A JP2017092479 A JP 2017092479A
- Authority
- JP
- Japan
- Prior art keywords
- line
- micro
- bump
- microbump
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 100
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 230000008054 signal transmission Effects 0.000 claims abstract description 43
- 239000000463 material Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 228
- 229910000679 solder Inorganic materials 0.000 description 19
- 239000010949 copper Substances 0.000 description 18
- 230000008569 process Effects 0.000 description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- 238000002161 passivation Methods 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000004020 conductor Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 239000011135 tin Substances 0.000 description 9
- 229910052718 tin Inorganic materials 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910007637 SnAg Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229920002577 polybenzoxazole Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- -1 often organic Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910008599 TiW Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
- H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
- H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明は、パッケージ構造に関するものであって、特に、パッケージ、および、その伝送線の形成方法に関するものである。 The present invention relates to a package structure, and more particularly to a package and a method of forming a transmission line thereof.
電子装置は、シンプルに、たとえば、集積回路(IC:integrated circuit)チップ、パッケージ、プリント回路板(PCB:printed circuit boards)、および、システムからなる階層に分けることが出来る。パッケージは、ICチップとPCB間のインターフェースである。ICダイは、シリコン等の半導体材料からなる。ダイは、その後、ワイヤボンディング(WB:wire bonding)、テープ自動ボンディング(TAB:tape automated bonding)、または、フリップチップ(FC:flip clip)バンピングアセンブリ技術を用いて、半導体パッケージ、たとえば、クワッドフラットパック(QFP:quad flat packs)、ピングリッドアレイ(PGA:pin grid arrays)、ボールグリッドアレイ(BGA:ball grid arrays)、三次元集積回路(3DIC:3 dimensional integrated circuits)、ウェハレベルパッケージ(WLP:wafer level packages)、または、パッケージオンパッケージ(PoP:package on package)装置に組み立てられる。その後、パッケージされたダイは、直接、PCB、または、別の基板に取り付けられ、第二レベルパッケージングとする。 The electronic device can be simply divided into a hierarchy composed of, for example, an integrated circuit (IC) chip, a package, a printed circuit board (PCB), and a system. The package is an interface between the IC chip and the PCB. The IC die is made of a semiconductor material such as silicon. The die is then used to form a semiconductor package, eg, a quad flat pack, using wire bonding (WB), tape automated bonding (TAB), or flip chip (FC) bumping assembly techniques. (QFP: quad flat packs), pin grid array (PGA), ball grid array (BGA), three-dimensional integrated circuit (3DIC: 3 dimensional integrated circuits), wafer level package (WL) level packages) or package on package (PoP: pac) Assembled to age on package) devices. The packaged die is then attached directly to the PCB or another substrate for second level packaging.
3DIC技術は、チップの垂直寸法を利用して、相互接続長さを減少すると共に、好ましい集積効率を達成するにつれて、垂直相互接続パッケージング技術として知られている。3DICパッケージの技術は、ワイヤボンディング、マイクロバンプ、スルービア以上を含む。シリコンインターポーザーを用いて、3DICパッケージを形成し、インターポーザーは、インターポーザーに搭載されたダイのダイトゥダイ相互接続を提供する。たとえば、対面(face−to−face)、または、背面向き(face−to−back)スタックにより、二個のダイを互いに上に接合し、その下方のダイは、コネクタ、たとえば、マイクロバンプにより、インターポーザーに結合される。あるいは、複数のダイが、インターポーザーより上に並列に搭載され、コネクタ、たとえば、マイクロバンプにより、インターポーザーに結合される。 3DIC technology is known as vertical interconnect packaging technology as it takes advantage of the vertical dimensions of the chip to reduce interconnect length and achieve desirable integration efficiency. The 3DIC package technology includes wire bonding, micro-bump, through-via and more. A silicon interposer is used to form a 3DIC package, which provides a die-to-die interconnection of dies mounted on the interposer. For example, two dies are joined together by a face-to-face or face-to-back stack, and the lower die is connected by a connector, eg, a microbump, Combined with the interposer. Alternatively, a plurality of dies are mounted in parallel above the interposer and coupled to the interposer by connectors, eg, microbumps.
無線データと通信システムを備える半導体パッケージは、各種RF(radio frequency)伝送構造を含み、時にはチップ上、または、パッケージ内に組み込まれる。電磁RF波、または、信号は、伝送線と称される導電構造により、パッケージ、または、装置により伝えられる。伝送線は、たとえばモノリシックマイクロ波集積回路(MMIC:Monolithic Microwave integrated Circuit)中の個別の電気素子の相互接続、および、マイクロウェーブマルチチップモジュール(MCM:Microwave Integrated Circuit)中のMMICの相互接続に用いられる。 A semiconductor package including wireless data and a communication system includes various RF (radio frequency) transmission structures and is sometimes incorporated on a chip or in a package. An electromagnetic RF wave or signal is transmitted by a package or a device through a conductive structure called a transmission line. Transmission lines are used, for example, for interconnection of individual electrical elements in a monolithic microwave integrated circuit (MMIC) and for interconnection of MMICs in a microwave multichip module (MCM: Microwave Integrated Circuit). It is done.
一般に、伝送線は少なくとも二個の電気コンダクタ、または、線路を含み、これらの線路のうちの一本は接地(「グランドプレーン」とも称される)を形成し、もう一本は信号伝送線を形成する。信号伝送線は、様々に配列されると共に、一つ以上のグランドプレーン、または、接地線と結合されて、異なる種類の導電伝送線、たとえば、マイクロストリップ、共平面導波路(CPW:coplanar waveguide)、接地共平面導波路(GCPW:grounded coplanar waveguide)伝送線を形成して、各種RF信号アプリケーションを提供する。信号伝送線と接地コンダクタ、または、グランドプレーンは、一般に、ある種の絶縁基板、または、誘電体などの材料によりサポートされる。 Generally, a transmission line includes at least two electrical conductors or lines, one of these lines forms a ground (also referred to as a “ground plane”), and the other includes a signal transmission line. Form. The signal transmission lines may be variously arranged and coupled to one or more ground planes or ground lines to form different types of conductive transmission lines such as microstrip, coplanar waveguide (CPW). A grounded coplanar waveguide (GCPW) transmission line is formed to provide various RF signal applications. Signal transmission lines and ground conductors or ground planes are typically supported by some type of insulating substrate or material such as a dielectric.
半導体技術の継続した発展とチップパッケージサイズの縮小に伴い、たとえば、3DICダイスタックを利用することにより、導電CMOS(complementary metal−oxide semiconductor)構造中の金属層間の距離はさらに小さくなって、金属層間のキャパシタンスがますます大きくなり、RF装置のパフォーマンスを低下させる。このほか、先進半導体製造技術ノード(たとえば、20nmプロセス)のダイパッケージの縮小に伴い、単一チップ、または、ダイのオンチップ伝送線の設計および製造は、ますます困難になっている。よって、パフォーマンスが改善された伝送線を設計および製造するパッケージと伝送線の形成方法が必要という課題があった。 With the continued development of semiconductor technology and the reduction in chip package size, for example, by using a 3DIC die stack, the distance between metal layers in a conductive CMOS (complementary metal-oxide semiconductor) structure is further reduced. Increases the capacitance of the RF device and degrades the performance of the RF device. In addition, with the shrinking die package of advanced semiconductor manufacturing technology nodes (eg, 20 nm process), the design and manufacture of single-chip or die on-chip transmission lines is becoming increasingly difficult. Therefore, there is a problem that a package for designing and manufacturing a transmission line with improved performance and a method for forming the transmission line are necessary.
本発明は、上述の課題を解決するためになされたものであり、伝送線のパフォーマンスを改善するパッケージ、および、伝送線の形成方法を提供することを目的とする。 SUMMARY An advantage of some aspects of the invention is that it provides a package for improving the performance of a transmission line and a method for forming the transmission line.
本発明の一態様によれば、パッケージは、基板、前記基板の第一面上の絶縁層、および第1セグメントと第2セグメントとを含む第1再分配層(RDL)、を含む装置と、前記第1セグメントの上方に位置し、前記絶縁層によって前記第1セグメントから分離されたマイクロバンプ線、および、外部コネクタとして前記第2セグメントに接続されたマイクロバンプを含む、前記装置の上方のマイクロバンプ層と、グランドプレーンとしての前記第1セグメント、および、信号伝送線としての前記マイクロバンプ線を含み、前記第1セグメントの幅が前記マイクロバンプ線の幅の1.5から2倍であり、かつ前記マイクロバンプ線の幅が前記マイクロバンプの幅よりも大きい伝送線とを含む。
本発明の別の態様によれば、パッケージは、基板、および、前記基板上の絶縁層を含む第1装置と、前記第1装置の上方に位置し、第1マイクロバンプ線、第2マイクロバンプ線、第3マイクロバンプ線、および、マイクロバンプを含み、前記第1マイクロバンプ線と前記第2マイクロバンプ線が伝送線の一対のグランドプレーンを形成し、前記第3マイクロバンプ線が前記伝送線の信号伝送線を形成し、および、前記マイクロバンプが外部コネクタを形成し、前記第1マイクロバンプ線、前記第2マイクロバンプ線、前記第3マイクロバンプ線および前記マイクロバンプが同一平面上で前記絶縁層の頂部に位置し、かつアンダーフィル材料により互いに分離され、前記第3マイクロバンプ線の幅が、前記マイクロバンプ、前記第1マイクロバンプ線および前記第2マイクロバンプ線の各幅よりも大きいマイクロバンプ層と、を含む。
本発明のさらに別の態様によれば、伝送線の形成方法は、基板、前記基板の第一面上の絶縁層、および、伝送線のグランドプレーンである第1セグメントと、第2セグメントとを含む第1再分配層(RDL)、を含む装置を提供する工程と、前記装置の上方に位置し、前記第1セグメントの上方に形成され、かつ前記絶縁層によって前記第1セグメントから分離された第1マイクロバンプ線、および、外部コネクタでありかつ前記第2セグメントに接続されたマイクロバンプを含み、前記第1マイクロバンプ線が前記伝送線の信号伝送線であり、前記第1セグメントの幅が前記第1マイクロバンプ線の幅の1.5から2倍であり、かつ前記第1マイクロバンプ線の幅が前記マイクロバンプの幅よりも大きいマイクロバンプ層を形成する工程と、絶縁アンダーフィル材料で前記第1マイクロバンプ線を被覆する工程と、を含む。
即ち、マイクロバンプ層を用いて、伝送線を有する半導体装置パッケージを形成する方法と装置が開示される。マイクロバンプ層は、頂部装置と底部装置間に形成されるマイクロバンプとマイクロバンプ線を含む。底部装置より上方で、マイクロバンプ線を用いて、信号伝送線を形成する。装置内の再分配層(RDL:redistribution player)、または、追加のマイクロバンプ線を用いて、グランドプレーンを形成する。RDLを形成したグランドプレーンは、開放スロットを含む。マイクロバンプ線の上方と下方の底部装置と頂部装置は、RDLを有して、グランドプレーンの部分を形成する。
According to one aspect of the invention, a package includes an apparatus that includes a substrate, an insulating layer on a first surface of the substrate, and a first redistribution layer (RDL) that includes a first segment and a second segment; A microbump located above the first segment and separated from the first segment by the insulating layer; and a microbump connected to the second segment as an external connector. Including a bump layer, the first segment as a ground plane, and the micro-bump line as a signal transmission line, and the width of the first segment is 1.5 to 2 times the width of the micro-bump line; And a transmission line having a width of the microbump line larger than a width of the microbump.
According to another aspect of the present invention, a package includes: a first device including a substrate and an insulating layer on the substrate; and a first micro bump line and a second micro bump located above the first device. Line, a third micro-bump line, and a micro-bump, wherein the first micro-bump line and the second micro-bump line form a pair of ground planes of the transmission line, and the third micro-bump line is the transmission line And the micro bumps form external connectors, and the first micro bump lines, the second micro bump lines, the third micro bump lines, and the micro bumps are on the same plane. The third micro bump lines are located on top of the insulating layer and separated from each other by an underfill material. Pump lines and including a large micro-bump layer than the width of the second micro-bump line.
According to still another aspect of the present invention, a method for forming a transmission line includes: a substrate; an insulating layer on a first surface of the substrate; a first segment that is a ground plane of the transmission line; and a second segment. Providing a device comprising a first redistribution layer (RDL) comprising: a device positioned above the device, formed above the first segment, and separated from the first segment by the insulating layer A first micro-bump line and a micro-bump that is an external connector and connected to the second segment, the first micro-bump line is a signal transmission line of the transmission line, and the width of the first segment is Forming a microbump layer that is 1.5 to 2 times the width of the first microbump line and the width of the first microbump line is larger than the width of the microbump; And a step of covering said first micro-bump line with an insulating underfill material.
That is, a method and apparatus for forming a semiconductor device package having a transmission line using a microbump layer is disclosed. The microbump layer includes microbumps and microbump lines formed between the top device and the bottom device. A signal transmission line is formed using a microbump line above the bottom device. A ground plane is formed using a redistribution layer (RDL) in the device or an additional micro-bump line. The ground plane on which the RDL is formed includes an open slot. The bottom and top devices above and below the microbump lines have an RDL to form part of the ground plane.
本発明によれば、伝送線としてのマイクロバンプ線と、外部コネクタとしてのマイクロバンプは同時に形成することができ、コスト低減に寄与し、また、先進半導体製造技術ノードにてダイパッケージを縮小しつつ、単一チップ又はダイのオンチップ伝送線と外部コネクタの設計・製造をより容易し、さらに、伝送線としてのマイクロバンプ線と、外部コネクタとしてのマイクロバンプを含むマイクロバンプ層により構成したので、形成された伝送線は低抵抗であり、伝送線により占有される面積を節約することができるので、伝送線のパフォーマンスを改善することができる。 According to the present invention, the micro-bump line as the transmission line and the micro-bump as the external connector can be formed at the same time, which contributes to cost reduction, while reducing the die package at the advanced semiconductor manufacturing technology node. Because it is easier to design / manufacture single chip or die on-chip transmission lines and external connectors, and further comprises micro bump lines as transmission lines and micro bump layers including micro bumps as external connectors. Since the formed transmission line has a low resistance and can save the area occupied by the transmission line, the performance of the transmission line can be improved.
開示される実施例の製作と使用は以下で述べる。しかし、理解できることは、開示される実施例は、多種多様な特定の文脈中で具体化される使用可能な概念を提供する。以下に述べる特定の実施例は、開示される内容の特定の製作および使用方式に用いられ、開示内容を限定するものではない。 The manufacture and use of the disclosed embodiments is described below. It should be understood, however, that the disclosed embodiments provide usable concepts that are embodied in a wide variety of specific contexts. The specific embodiments described below are used for the specific manner of making and using the disclosed content and are not intended to limit the disclosed content.
上述のように、マイクロバンプ層を用いて、伝送線を有する半導体装置パッケージを形成する方法と装置が開示される。マイクロバンプ層は、項部ダイと底部ダイ、または、ダイとインターポーザー間に形成されるマイクロバンプとマイクロバンプ線を含む。装置の上方にあるマイクロバンプ線を用いて、信号伝送線が形成される。装置内の再分配層(RDL)、または、追加マイクロバンプ線を用いて、グランドプレーンが形成される。RDLが形成されたグランドプレーンは、開放スロットを含む。マイクロバンプ線の上方と下方の底部装置と頂部装置に、RDLを有して、グランドプレーンの部分を形成する。よって、形成された伝送線は低抵抗であると共に、伝送線により占有される面積を節約することができる。 As described above, a method and apparatus for forming a semiconductor device package having a transmission line using a microbump layer is disclosed. The microbump layer includes a term die and a bottom die, or microbumps and microbump lines formed between the die and the interposer. A signal transmission line is formed using the micro-bump line above the device. A ground plane is formed using a redistribution layer (RDL) in the device or additional microbump lines. The ground plane on which the RDL is formed includes an open slot. The bottom plane device and the top device above and below the micro-bump line have RDLs to form a portion of the ground plane. Therefore, the formed transmission line has a low resistance, and the area occupied by the transmission line can be saved.
素子、または、層が、別の素子、または、層“上にある”、“に接続される”または“に結合される”と表現されている場合は、別の素子、または、層上に直接存在、直接接続または直接結合されているか、或いは、素子、または、層が間に介在されていることを意味しています。反対に、素子が、別の素子、または、層に“直接、存在する”、“直接、接続される”または“直接、結合される”と表現されている場合は、素子、または、層が介在していないことを意味しています。 When an element or layer is described as “on”, “connected to” or “coupled to” another element or layer, on another element or layer It means that it is directly present, directly connected or directly coupled, or that an element or layer is interposed between them. Conversely, when an element is described as “directly present”, “directly connected” or “directly coupled” to another element or layer, the element or layer is It means not intervening.
ここで、第一、第二、第三等の用語は、種々の素子、構成要素、領域、層および/または、セクションを描写するのに用いられ、これらの素子、構成要素、領域、層、および/または、セクションは、これらの用語に限定されません。これらの用語は、唯一、一の素子、構成要素、領域、層、または、セクションを、別の領域、層、または、セクションから区別するために用いられる。このように、以下で論じられる第一素子、構成要素、領域、層、または、セクションは、本願の発明性の概念から示唆される範囲を逸脱しない範囲で、第二素子、構成要素、領域、層、または、セクションと表現することができる。 Here, the terms first, second, third, etc. are used to describe various elements, components, regions, layers and / or sections, and these elements, components, regions, layers, And / or sections are not limited to these terms. These terms are only used to distinguish one element, component, region, layer or section from another region, layer or section. As such, the first element, component, region, layer, or section discussed below does not deviate from the scope suggested by the inventive concept of the present application, but the second element, component, region, It can be expressed as a layer or a section.
空間的な相対語、たとえば、“下”、“下方”、“低い”、“上”、“上方”等は、ここでは、1つの素子や特徴と、もうひとつの素子や特徴との関係を、図面に示されているように簡潔に示すために使用されている。これらの空間相対語は、図に示される方位に加え、使用または操作時の装置の異なる方位を包含するものである。たとえば、図中の装置が回転する場合、別の素子または特徴の“下方”または“下”の素子は、別の素子または特徴の“上方”に位置する。よって、例の用語“上方”または“下方”は、上方と下方両方の方位を包含する。装置は、その他の方位に配向し(90度回転またはその他の方位で回転)、ここでは空間的、相対的な記述がとなっている。 Spatial relative words, such as “lower”, “lower”, “low”, “upper”, “upper”, etc., here refer to the relationship between one element or feature and another element or feature. It is used for the sake of brevity as shown in the drawings. These spatial relative words encompass different orientations of the device during use or operation in addition to the orientation shown in the figure. For example, when the apparatus in the figure rotates, an element “below” or “below” another element or feature is located “above” another element or feature. Thus, the example terms “upper” or “lower” encompass both upper and lower orientations. The device is oriented in other orientations (rotating 90 degrees or rotating in other orientations), and here is a spatial and relative description.
ここで使用される術語は、特定の具体例を説明することが目的であり、本発明を限定するものではない。ここで使用される単数形は、指定されない限り、複数形も含む。さらに理解できることは、明細書中で、“含む”を使用するとき、列挙される特徴、数字、ステップ、操作、素子、および/または、構成要素が存在することを示すが、ひとつ、または、それ以上のその他の特徴、数字、ステップ、操作、素子、構成要素、および/または、それらの組み合わせの存在、または、追加を除外するものではない。 The terminology used herein is for the purpose of describing specific examples and is not intended to limit the present invention. As used herein, the singular includes the plural unless specifically stated otherwise. It is further understood that the use of “include” in the specification indicates the presence of the listed feature, number, step, operation, element, and / or component, but one or The presence or addition of these other features, numbers, steps, operations, elements, components, and / or combinations thereof is not excluded.
明細書中で使用される“一具体例”は、実施例と関連する特定の特徴、構造、または、特性が、少なくとも一実施例中に含まれることを意味する。よって、明細書中にある“一具体例”は、同一実施例のことを意味する必要はない。さらに、特定の特徴、構造、または、特性は、任意の適当な方式で、ひとつ、または、それ以上の具体例に結合される。注意すべきことは、以下の図式は、縮小率に基づいて製図されておらず、単に説明のためのものである。 As used herein, “one embodiment” means that a particular feature, structure, or characteristic associated with the embodiment is included in at least one embodiment. Thus, “one example” in the specification need not mean the same embodiment. Furthermore, the particular features, structures, or characteristics are combined into one or more embodiments in any suitable manner. It should be noted that the following scheme is not drawn on the basis of the reduction ratio and is merely for illustration.
図1(a)は、具体例によるマイクロバンプ層を用いてパッケージ中に形成されるマイクロストリップ伝送線の断面図である。通常、マイクロストリップ伝送線は、薄い平面コンダクタでできた信号伝送線と、グランドプレーンを含み、信号伝送線はグランドプレーンと平行で、且つ、ある種の絶縁基板、または、誘電体などの材料により、グランドプレーンから分離されている。 FIG. 1A is a cross-sectional view of a microstrip transmission line formed in a package using a microbump layer according to a specific example. Usually, the microstrip transmission line includes a signal transmission line made of a thin planar conductor and a ground plane. The signal transmission line is parallel to the ground plane and is made of a certain insulating substrate or a material such as a dielectric. Separated from the ground plane.
図1(a)に示されるように、伝送線490を含む半導体装置パッケージ100が、装置301上に形成される。装置301は、スルービア(TV:through vias)303を有する基板302、誘電体層311、複数のコンタクトパッド321、パッシベーション層341、絶縁層361、セグメント480と489を含む再分配層(RDL)、別の絶縁層371、および、絶縁層371の開口を被覆するUBMパッド391と、RDLセグメント480(または、単にRDL480と称する)に平行な絶縁層371より上方のUBM線390を含むバンプ底層金属線(UBM:under bump metal)層を含む。マイクロバンプ層は、装置301より上方に形成されてもよい。マイクロバンプ層は、RDL480に平行なUBM線390上のマイクロバンプ線470、および、UBMパッド391上に位置するマイクロバンプ485を含み、バンプ485は、さらに、装置内301内のRDL489に接続される。ダイ601は装置301の上方に位置し、コネクタ603により、マイクロバンプ485に接続される。アンダーフィル571は、装置301とダイ601間のギャップを充填し、マイクロバンプ線470、マイクロバンプ485、および、コネクタ603を被覆する。これらの構造は、それぞれ、後段で詳細に説明する。
As shown in FIG. 1A, the
RDL480、絶縁層371により、RDL480から分離されるマイクロバンプ線470、および、マイクロバンプ線470下のUBM線390は、伝送線490を形成し、RDL480はグランドプレーンで、マイクロバンプ線470とUBM線390は、信号伝送線を形成する。ある別の具体例において、UBM線390は存在せず、マイクロバンプ線470は、単独で、絶縁層371上に設置されて、信号伝送線となる。
The
装置301は、基板を含むインターポーザーで、基板中に形成されるスルービアを有する基板、および、複数のコンタクトパッド、パッシベーション層、絶縁層、RDL、および、UBM層を含む。あるいは、装置301は、チップ、または、集積回路(IC)ダイの一部分で、ダイの表側か裏側である。装置301がダイの一部である時、ダイ601がIC装置301上に設置され、さらに、コネクタ、たとえば、マイクロバンプにより、インターポーザーに結合されて、パッケージ、たとえば、3DICパッケージを形成する。装置301がダイの一部である場合、底部ダイと称され、ダイ601は項部ダイと称される。装置301がダイの裏側であるとき、パッケージ100が、ダイ301と601の背面向きスタックにより形成される。装置301がダイの表側である時、パッケージ100が、ダイ301と601の対面スタックにより形成される。あるいは、装置301は、スルービア、上述の任意の、または、全ての層を有さないパッケージ基板であってもよい。これらの装置、および、別の適当な装置が選択的に用いられ、これらは全て本発明の範囲内に含まれる。
The
装置301の基板302は、たとえば、ドープされた、または、未ドープのシリコン基板、または、シリコンオンインシュレーター(SOI:Silicon−On−Insulator)基板のアクティブ層で、装置301へのサポートを提供するのに用いられる。しかし、基板302は、ガラス基板、セラミック基板、ポリマー基板、または、適当な保護、および/または、相互接続機能を提供する別の基板でもよい。これらの、および、別の適当な材料を基板302に用いてもよい。図1(a)に示されていないが、基板302中に形成される複数の能動、または、受動素子、たとえば、トランジスタ、キャパシタ、レジスタ等がある。当業者ならわかるように、装置301の設計において、多種多様な能動素子、または、受動素子を用いて、所望の構造、および、機能要求を生成する。
The
基板302を貫通する複数のTV303が形成される。適当なフォトレジストを塗布、および、現像することにより、TV303を形成し、その後、基板302をエッチングして、TV開口を生成する。TV303の開口が形成され、少なくとも最終的に必要な高さより大きい深さになるように基板302に延伸する。したがって、深さは、基板302の表面下方の約1μm〜約700μmである。TV303の開口の直径は、約1μm〜約100μmである。その後、TV303の開口は、バリア層と導電材料により、化学蒸着(CVD:chemical vapor deposition)プロセス、プラズマ化学気相成長法(PECVD:plasma enhanced chemical vapor deposition)、スパッタリング、または、有機金属化学気相成長法(MOCVD:metal organic chemical vapor deposition)等のプロセスを用いて充填される。化学機械研磨(CMP:chemical mechanical)等の研削加工により、TV303の開口の外側の過剰なバリア層と過剰な導電材料が除去される。その後、CMP、または、エッチング等の平坦化プロセスにより、基板302の第二面の薄化工程が実行されて、TV303の開口を露出すると共に、基板302を通して延伸する導電材料から、TV303を形成する。誘電体層311が基板302上に形成される。誘電体層311は、複数のサブレイヤーの集合、たとえば、埋め込まれた各種金属層を有する金属間誘電体層である。
A plurality of
複数のコンタクトパッド321が誘電体層311上に形成される。コンタクトパッド321は、アルミニウム(Al)、銅(Cu)、スズ(Sn)、ニッケル(Ni)、金(Au)、銀(Ag)、または、別の電気的導電材料で形成される。コンタクトパッド321の蒸着は、電解めっき、スパッタリング、物理的気相成長法(PVD:physical vapor deposition)、または、無電解めっきプロセスを用いる。コンタクトパッド321のサイズ、形状、および、位置は説明目的のためのものであり、これに限定されない。複数のコンタクトパッド321は、同サイズ、または、異なるサイズである。
A plurality of
基板302と、誘電体層311の上、および、コンタクトパッド321の上方に、パッシベーション層341が形成されて、構造上の支持となると共に物理的に分離している。パッシベーション層341は、窒化ケイ素(SiN)、二酸化ケイ素(SiO2)、オキシ窒化けい素(SiON)、ポリイミド(PI)、ベンゾシクロブテン(BCB)、ポリベンゾオキサゾール(PBO)、または、別の絶縁材料で形成されている。パッシベーション層341の開口は、マスク特定フォトレジストエッチングプロセスを用いて、パッシベーション層341の一部を除去することにより形成されて、コンタクトパッド321を露出する。開口のサイズ、形状、位置は説明目的のためのものであり、これに限定されない。
A
絶縁層361、たとえば、ポリマー層361が、パッシベーション層341上とパッシベーション層開口上に形成されて、コンタクトパッド321を被覆している。絶縁層361の開口が形成されて、コンタクトパッド321を露出している。絶縁層361の開口は、マスク特定フォトレジストエッチングプロセスを用いて、絶縁層361の一部を除去することにより形成されて、コンタクトパッド321を露出している。作られた開口のサイズ、形状、位置は説明目的のためのものであり、これに限定されない。
An insulating
RDL480と489が絶縁層361の上方に形成されている。RDL489は露出したコンタクトパッド321を被覆しているが、RDL480は、絶縁層361、または、371内のどのコンタクト、または、コンダクタとも接触していない。代わりに、RDL480は、伝送線490のグランドプレーンとして機能している。図1(a)では、誘電体と相互接続の単一層として示されているが、RDL480と489は、誘電体と導電材料の交互層で形成してもよく、適当なプロセス(蒸着、ダマシン、デュアルダマシン等)により形成されている。RDL480と489は、たとえば、Al、Cu、または、Cu合金で形成されている。RDL480と489は、電解めっき、スパッタ、PVD、または、無電解めっきプロセスにより形成される。RDL480と489は、例えば、Ti、TiW、TaN、TaまたはCrの接着層を用いた単一層、または、複数の層で形成されている。装置301は、半導体装置の機能に従って、複数のRDL層を含み、中間相互接続のネットワークを形成している。
別の絶縁層371がRDL480と489上に形成され、それは、装置301の頂部層と表面層である。絶縁層371の開口が形成されて、RDL489を露出し、RDL480が絶縁層371により被覆される。絶縁層371の開口は、マスク特定フォトレジストエッチングプロセスを用いて、絶縁層371の一部を除去することにより形成され、RDL489を露出する。開口のサイズ、形状、位置は説明目的のためのものであり、これに限定されない。絶縁層371は、ポリマー、たとえば、エポキシ、ポリイミド、ベンゾシクロブテン(BCB)、ポリベンゾオキサゾール(PBO)などで形成されているが、別の比較的軟弱な材料、しばしば有機の、誘電体材料も使用することができる。形成方法は、スピンコーティング、または、別の常用の方法を含む。絶縁層371の厚さは、たとえば、約5μm〜約30μmである。記載される尺寸は、単なる例であり、集積回路の尺寸の縮小に伴って変化する。
Another insulating
UBM層は、UBMパッド391とUBM線390を含む。UBMパッド391が絶縁層371の開口周辺に形成され、RDL489に接続される。UBM線390は、RDL480と平行に形成され、絶縁層371により、RDL480から分離される。UBMパッド391とUBM線390は、銅、または、銅合金で形成され、銀、クロム、ニッケル、スズ、金、および、それらの組み合わせを含む。前述の銅層上に、追加層、たとえば、ニッケル層、無鉛プレはんだ層、または、それらの組み合わせにより形成される。UBMパッド391とUBM線390は、厚さが、約1μm〜約20μmである。UBMパッド391はコンタクトパッドとも称される。
The UBM layer includes a
上述の装置301は、具体例の単なる例である。図1(a)と前述に示したものとは異なる多種の変化がある。たとえば、ある具体例中で、絶縁層361は存在しない、または、ある具体例中に、複数のパッシベーション層341があってもよい。装置301は、絶縁層中に含まれるRDLだけを有してもよい。
The
ダイ601は、マイクロバンプ層により、装置301とパッケージされ、ダイ601と装置301間のギャップはアンダーフィル571により被覆されている。ダイ601はコネクタ603に接続され、マイクロバンプ層内のマイクロバンプ485上に設置されている。
The
コネクタ603が用いられて、マイクロバンプ485とダイ601間の接続を提供している。コネクタ603は、コンタクトバンプ、たとえば、マイクロバンプ、または、制御崩壊チップ接続(C4)(controlled collapse chip connection)バンプで、且つ、スズなどの材料、または、その他の適当な材料、たとえば、銀や銅を含む。ある具体例において、コネクタ603はスズはんだバンプで、コネクタ603は、適当な方法、たとえば、蒸発、電気めっき、印刷、はんだ転移、ボールプレースメント等により、好ましくは、厚さ約100μmの一層のスズ層を最初に形成することにより形成される。一層のスズ層が構造より上方に形成された後、リフローを実施して、材料を所望のバンプ形状に形成する。
A
アンダーフィル571は、ダイ601と装置301間で用いられて、ダイ601と装置301の付着能力を強化し、熱応力が、ダイ601と装置301間の接続を断裂するのを防止する。通常、アンダーフィル571の材料、たとえば、有機樹脂が選択されて、アンダーフィル571の熱膨張と収縮係数を制御する。はじめに、液体有機樹脂が塗布されて、ダイ601と装置301の表面間のギャップに流入し、その後、硬化時に、アンダーフィルで発生する収縮を制御する。
The
マイクロバンプ層は、マイクロバンプ485、および、マイクロバンプ線470を含み、マイクロバンプ485が用いられて、別のダイ、たとえば、ダイ601に接続され、マイクロバンプ線470は伝送線490の一部である。少しの追加コスト、または、追加コストが無い状況で同時に、マイクロバンプ線470、および、マイクロバンプ485が形成され、高さが同じで、同様の材料で形成される。マイクロバンプ層の高さは、マイクロバンプ485の高さにより決定され、パッケージに用いられる技術に依存してもよい。たとえば、現在の技術によれば、マイクロバンプ層の高さは、約10μm〜約50μmの範囲内にあり、たとえば、約27μmとなる。
The microbump layer includes a
マイクロバンプ485は、Cu層475の上方に形成されるはんだバンプ471を含む。はんだバンプ471とCu層475間に、任意のNi層473が形成される。はんだバンプ471は、導電はんだ材料、たとえば、Sn、Ni、Au、Ag、Cu、ビスマス(Bi)、および、それらの合金、または、その他の導電材料の組み合わせを含む。たとえば、はんだバンプ471は、Cu/SnAgはんだバンプである。スパッタリング、蒸発、電気めっき、印刷、はんだ転移、ボールプレースメント等の方法により、厚さが、たとえば、約15μmのCu層475を最初に形成することによりマイクロバンプ485を形成した後、Ni層473を形成し、最後に、はんだ層471、たとえば、無鉛はんだSnAgを形成すると共に、相同、または、類似する方法を順に使用して各層を形成する。その後、リフローが実行されて、はんだ層471を、はんだバンプ471として示される所望のバンプ形状に形成する。マイクロバンプ485を生成する任意の適当な方法を用いることもできる。たとえば、マイクロバンプ485は、制御崩壊チップ接続新プロセス(C4NP)(Controlled Collapse Chip Connection New Process)を用いて製造される。
The
マイクロバンプ485は、装置301のUBMパッド391上に設置され、時に、コンタクトパッドと称される。UBMパッド391は、開口を充填する、または、絶縁層、たとえば、絶縁層371の開口を部分的に充填する。UBMパッド391は、さらに、装置301内のUBMパッド489の下の金属層、たとえば、RDL489、または、コンタクトパッド321に接続される。マイクロバンプ485の高さは、約10μm〜約50μmである。しかし、形状(feature sizes)とパッケージサイズの減少継続に伴い、具体例のサイズは、上述のものより小さくなる。一方、マイクロバンプ485は、大きいサイズを有し、たとえば、フリップチップバンプ、または、パッケージバンプで、特定の対象のアプリケーションに対応するものである。
Micro bumps 485 are placed on
マイクロバンプ線470は、マイクロバンプ485に用いられる材料と実質的に同様の材料で作られる。マイクロバンプ線470は、RDL480と平行なUBM線390上に位置する。RDL480、絶縁層371により、RDL480と分離されるマイクロバンプ線470、および、マイクロバンプ線470下のUBM線390は、伝送線490を形成し、RDL480は、グランドプレーンであるが、マイクロバンプ線470とUBM線390は、信号伝送線を形成する。
図1(a)に示されるように、信号伝送線の一部であるマイクロバンプ線470は、複数の層を含み、UBM線390上の層475は銅層、層475上の層473はNi層、層473上の層471は、無鉛はんだ、たとえば、SnAg層である。一方、マイクロバンプ線470は、二層だけでもよく、UBM線390上の層475は銅層、層471は、無鉛はんだ、たとえば、SnAgの層で、Niの層473がなくてもよい。層471はSnAgの無鉛はんだ層で、Agは約1%〜約2%、Snは約99%〜約98%である。三層471、473、および、475の高さは、同じか、または、異なり、異なる要求によって変化する。たとえば、Cuの層475、Niの層473、および、無鉛はんだの層471の高さの比率は、およそ15/1.5/10で、マイクロバンプ線470の全高は、約10μm〜約50μmの範囲にあり、たとえば、27μmである。ある別の具体例において、信号伝送線470とグランドプレーン480の厚さは、約0.5〜2ミクロンである。
As shown in FIG. 1A, the
マイクロバンプ線470は、幅がおよそ10μm〜約100μmの長方形である。マイクロバンプ線470は、狭い、広い、または、テーパ形状をしてもよい。マイクロバンプ線470の本体は、実質的に一定の厚さである。マイクロバンプ線470は、円形、八角形、長方形、細長い六角形の対向端に二個の台形を有する細長い六角形、楕円形、ダイアモンド等の他の形状であってもよい。
The
ある具体例において、伝送線490のパフォーマンスに対して、グランドプレーン線480の幅が、マイクロバンプ線470の幅である信号伝送線の幅の約1.5倍であることが望ましい。より優れたパフォーマンスのため、ある具体例において、さらに、グランドプレーン線480の幅が、信号伝送線470の幅の約2倍であることが望まれる。
さらに、幅は、グランドプレーン線480と信号伝送線470間の距離に依存し、絶縁層371、または、ある別の誘電体層、または、基板により充填される。
グランドプレーン線480と信号伝送線470間の距離が増加するにつれて、信号伝送線470の対応する幅が増加する。ある具体例において、グランドプレーン線480と信号伝送線470間の距離が20ミクロンのとき、信号伝送線470の理想の幅は、おおよそ27.6ミクロンである。
In a specific example, the width of the
Further, the width depends on the distance between the
As the distance between the
図1(a)中のパッケージ100の簡略図が図1(b)に示される。図1(b)に示されるように、パッケージ100が装置301上に形成されている。装置301は、基板302、基板302上の絶縁層371、装置301内の再分配層(RDL)480、および、絶縁層371上のUBM線390を含む。マイクロバンプ線470は装置301の上方に形成されて、UBM線390と接触している。RDL480、絶縁層371により、RDL480から分離されるマイクロバンプ線470、および、マイクロバンプ線470下のUBM線390は、伝送線490を形成し、RDL480はグランドプレーンであるが、マイクロバンプ線470とUBM線390は信号伝送線を形成している。あるいは、図1(c)に示されるように、RDL480は信号伝送線であるが、マイクロバンプ線470とUBM線390はグランドプレーンを形成している。アンダーフィル571はマイクロバンプ線470とUBM線390を被覆している。ダイが、装置301の上方とアンダーフィル571の上方に設置されると共に、図1(b)に示されていないが、コネクタにより、マイクロバンプに接続される。図1(b)に示されるパッケージ100は簡略図であり、パッケージ100中に、図示されていない別の層がある。たとえば、RDL480下に、さらに多くの層、たとえば、低誘電率(low−K)の金属間誘電体(IMD)層を有する銅金属層、パッシベーション層を有している。
A simplified diagram of the
伝送線490の別の具体例は、類似の方式で、図1(d)に示される。図1(d)に示されるように、パッケージ100が装置301上に形成される。装置301は、基板302と基板302上の絶縁層371を含んでいる。装置301は、さらに、絶縁層371内かつ基板302の上方に、第1RDL480、および、第2RDL481を含んでいる。第1RDL480と第2RDL481は、ビア483により接続される。マイクロバンプ線470が装置301の上方に形成される。この具体例において、マイクロバンプ線470下にUBM線はない。アンダーフィル571はマイクロバンプ線470を被覆する。ダイを、装置301の上方とアンダーフィル571の上方に設置し、図1(d)に図示されていないが、コネクタにより、マイクロバンプに接続される。RDL480と481、および、絶縁層371により、RDL480と481から隔離されているマイクロバンプ線470は、伝送線490を形成し、RDL480と481はグランドプレーンであるが、マイクロバンプ線470は信号伝送線である。あるいは、第2RDL481は、第2RDLに代わって、別の金属層でもよい。たとえば、幅が約0.1μm〜約3.5μmの範囲にあるCu金属層481がRDL480に接続されると共に、一緒に、グランドプレーンを形成するが、マイクロバンプ線470は信号伝送線である。図1(d)の各構成要素の詳細は、図1(a)に記載のものと実質上同じである。
Another example of
伝送線490の別の具体例が、図1(e)に示されている。図1(e)に示されるように、パッケージ100が装置301上に形成される。装置301は基板302と絶縁層371を含み、絶縁層371は、基板302の第一面にある。装置301は、さらに、基板302の第一面と反対の第二面に、RDL480を含む。マイクロバンプ線470が装置301の上方に形成される。マイクロバンプ線470は絶縁層371と接触している。あるいは、マイクロバンプ線470は絶縁層371の上方に位置し、絶縁層371と接触していない。この具体例において、マイクロバンプ線470下にUBM線はない。あるいは、UBM線はマイクロバンプ線470下に形成されている。アンダーフィル571はマイクロバンプ線470を被覆している。ダイを、装置301の上方とアンダーフィル571の上方に設置し、図1(e)に示されていないが、コネクタにより、マイクロバンプに接続される。RDL480、および、絶縁層371と基板302により、RDL480から分離されるマイクロバンプ線470は、伝送線490を形成し、RDL480はグランドプレーンであるが、マイクロバンプ線470は信号伝送線である。図1(e)の各構成要素の詳細は、図1(a)に記載のものと実質上同じである。
Another specific example of the
伝送線490の別の具体例の上面図が図1(f)に示されている。図1(f)に示されるように、パッケージ100が、装置の基板である基板302上に形成される。再分配層(RDL)480が、基板302上、および、図示されない絶縁層中に形成される。マイクロバンプ線470がRDL480の上方に形成される。RDL480、および、絶縁層により、RDL480から分離されるマイクロバンプ線470は、伝送線490を形成し、RDL480はグランドプレーンであるが、マイクロバンプ線470は信号伝送線である。RDL480は、ひとつ、または、複数の開放スロット281、282、および、283を含む。開放スロット281、282、および、283は、波動を遅くし、RDL480に必要な長さを減少させて、所望のパフォーマンスを達成することができる。図1(f)で示される3個の開放スロットではなく、一つの開放スロットだけ、または、任意の数量の開放スロットであってもよい。図1(f)の各構成要素の詳細は、図1(a)に記載のものと実質上同じである。
A top view of another example of the
図1(a)〜図1(f)に示されるマイクロストリップ伝送線は、伝送線の一種にすぎない。図2(a)〜図2(e)は、別の具体例によるマイクロバンプ層を用いたパッケージ内に形成される共平面導波路(CPW)伝送線の断面図、および、三次元ビューである。共平面導波路(CPW)伝送線は、一対のグランドプレーンから分離された信号伝送線により形成され、全ては、同一平面上にあり、誘電体媒質の頂部にある。 The microstrip transmission line shown in FIGS. 1A to 1F is only one type of transmission line. 2A to 2E are a cross-sectional view and a three-dimensional view of a coplanar waveguide (CPW) transmission line formed in a package using a microbump layer according to another specific example. . A coplanar waveguide (CPW) transmission line is formed by signal transmission lines separated from a pair of ground planes, all on the same plane and on top of the dielectric medium.
図2(a)と図2(b)に示されるように、CPW伝送線490を含むパッケージ100が装置301上に形成される。装置301は、基板302および基板302上の絶縁層371を含む。装置301は、図示されない別の層、たとえば、パッシベーション層、および、コンタクトを有する。マイクロバンプ線470、484、および、482を含むマイクロバンプ層が装置301の上方に形成されている。マイクロバンプ線470、484、および、482は絶縁層371と接触している。あるいは、マイクロバンプ線470、484、および、482は絶縁層371の上方に位置し、絶縁層371と接触していない。図2(a)に示される具体例において、マイクロバンプ線470下に、UBM線はない。あるいは、図2(b)に示されるように、UBM線390が、マイクロバンプ線470、484、および、482下に形成される。アンダーフィル571は、マイクロバンプ線470、484、および、482を被覆している。ダイを、装置301の上方とアンダーフィル571の上方に設置し、図2(a)と図2(b)に示されないが、コネクタにより、マイクロバンプに接続される。
As shown in FIGS. 2A and 2B, a
図2(a)に示されるように、マイクロバンプ線470、484、および、482は伝送線490を形成し、マイクロバンプ線484と482は一対のグランドプレーンであるが、マイクロバンプ線470は信号伝送線である。図2(b)に示されるように、マイクロバンプ線470、484、および、482、および、各マイクロバンプ線に接続されるUBM線390は、伝送線490を形成し、マイクロバンプ線484と482、および、接続されたUBM線390は一対のグランドプレーンであるが、マイクロバンプ線470、および、その接続されたUBM線390は信号伝送線である。マイクロバンプ線470、484、および、482は、全て、同一平面上にあり、誘電体媒質、たとえば、絶縁層371の頂部に位置し、且つ、アンダーフィル571により分離される。図2(a)〜図2(b)の各構成要素の詳細は、図1(a)に記載のものと実質上同じである。
As shown in FIG. 2A, the
あるいは、図2(c)に示されるように、パッケージ100に関して、装置301内に、ある追加のRDL480を形成すると共に、マイクロバンプ線470、484、および、482に接続されて、伝送線490を形成する。接続されたRDL480に対するマイクロバンプ線484と482は、一対のグランドプレーンであるが、接続されたRDL480に対するマイクロバンプ線470は、信号伝送線である。マイクロバンプ線470、484、482、および、接続されたRDL480は、全て、同一平面上にあり、誘電体媒質、たとえば、絶縁層371の頂部に位置し、且つ、アンダーフィル571と絶縁層371により分離される。図2(c)の各構成要素の詳細は、図2(a)〜図2(b)と図1(a)に記載のものと実質上同じである。
Alternatively, as shown in FIG. 2 (c), with respect to the
あるいは、図2(d)に示されるように、パッケージ100は、さらに、マイクロバンプ線470、484、および、482の上方、および、アンダーフィル571の上方に位置する第二装置601を含む。第二装置601は、基板302と絶縁層371も含む。RDL4801が、装置601内の各マイクロバンプ線470、484、および、482に接続される。RDL4802が、装置301中の各マイクロバンプ線470、484、および、482に接続される。RDL4801と4802、および、装置301と装置601間のマイクロバンプ線470、482、および、484により、伝送線490が形成される。接続されたRDL4801と4802に対するマイクロバンプ線484と482は、一対のグランドプレーンであるが、接続されたRDL4801と4802に対するマイクロバンプ線470は、信号伝送線である。マイクロバンプ線470、484、482、および、接続されたRDL4801と4802は、全て、同一平面上にあり、誘電体媒質、たとえば、絶縁層371の頂部に位置し、且つ、アンダーフィル571と絶縁層371により分離される。図2(d)の各構成要素の詳細は、図2(a)〜図2(b)と図1(a)に記載のものと実質上同じである。
Alternatively, as shown in FIG. 2 (d), the
装置301と装置601は、基板302と基板302上の絶縁層371を含んでいる。装置301と装置601は、図示されない別の層、たとえば、パッシベーション層、UBM層、および、コンタクトを有する。マイクロバンプ線470、484、および、482が装置301の上方に形成されて、一つのマイクロバンプ層となる。装置301は、インターポーザー、チップ、または、集積回路(IC)ダイの一部で、ダイ、または、パッケージ基板の裏側、または、表側である。同様に、装置601は、インターポーザー、チップ、または、集積回路(IC)ダイの一部で、ダイ、または、パッケージ基板の裏側、または、表側である。これらの装置、および、その他の適当な装置が選択的に用いられ、本発明の範囲に含まれる。
The
伝送線490の別の具体例の三次元ビューが、図2(e)に示される。図2(e)に示される伝送線490は、ある断面方向で、図2(d)に示される断面図を有する。RDL4801は、図2(d)中の頂部装置601の絶縁層中で展開するRDL線で、RDL4802は、図2(d)中の底部装置301の絶縁層中で展開するRDL線である。複数のマイクロバンプ線470、482、および、484が、RDL線4801と4802に接続されている。接続されたRDL4801と4802に対する複数のマイクロバンプ線484と482は、一対のグランドプレーンであるが、接続されたRDL4801と4802に対する複数のマイクロバンプ線470は信号伝送線である。複数のマイクロバンプ線470、484、482と、接続されたRDL4801と4802は、全て、同一平面上にあり、誘電体媒質、たとえば、絶縁層371の頂部に位置し、且つ、図2(d)に示されるように、アンダーフィル571と絶縁層371により分離されている。
A three-dimensional view of another example of
グランドプレーンが、誘電体の反対側で提供される時、CPW伝送線の変形が形成され、有限グランドプレーン共平面導波路(FGCPW)伝送線、または、簡潔に、接地共平面導波路(GCPW)伝送線と称される。図3(a)〜図3(d)は、ある具体例によるマイクロバンプ層を用いたパッケージ内に形成されるGCPW伝送線の断面図と三次元ビューである。 When a ground plane is provided on the opposite side of the dielectric, a variation of the CPW transmission line is formed, a finite ground plane coplanar waveguide (FGCPW) transmission line, or, briefly, a grounded coplanar waveguide (GCPW). It is called a transmission line. FIGS. 3A to 3D are a cross-sectional view and a three-dimensional view of a GCPW transmission line formed in a package using a microbump layer according to a specific example.
図3(a)に示されるように、GCPW伝送線490を含むパッケージ100が装置301上に形成されている。装置301は、基板302と基板302上の絶縁層371を含んでいる。RDL480は装置301中にある。装置301は、図示されない別の層、低誘電率の金属間誘電体(IMD)層を有する銅金属層、パッシベーション層、UBM層、および、コンタクトを有する。マイクロバンプ線470、484、および、482を含むマイクロバンプ層が装置301の上方に形成されている。マイクロバンプ線470、484、および、482は、絶縁層371と接触している。あるいは、マイクロバンプ線470、484、および、482は絶縁層371の上方に位置するが、絶縁層371と接触していない。この具体例において、マイクロバンプ線470下にUBM線はない。あるいは、UBM線が、マイクロバンプ線470、484、および、482下に形成される。アンダーフィル571は、マイクロバンプ線470、484、および、482を被覆している。ダイを、装置301の上方とアンダーフィル571の上方に設置し、図3(a)に示されないが、コネクタにより、マイクロバンプに接続している。
As shown in FIG. 3A, the
マイクロバンプ線470、484、および、482とRDL480はGCPW伝送線490を形成し、マイクロバンプ線484と482は一対のグランドプレーンで、RDL480は第三グランドプレーンであるが、マイクロバンプ線470は信号伝送線である。マイクロバンプ線470、484、および、482は、全て、同一平面上にあり、誘電体媒質、たとえば、絶縁層371の頂部に位置し、且つ、アンダーフィル571により分離される。あるいは、図3(b)に示されるように、複数のRDLセグメント480、482、および、484が装置301中に形成され、マイクロバンプ線470が装置301の上方に形成され、RDL480、482、および、484は信号伝送線で、マイクロバンプ線470はグランドプレーンである。図3(a)と図3(b)の各構成要素の詳細は、図2(a)と図1(a)に記載のものと実質上同じである。
The
あるいは、図3(c)に示されるように、グランドプレーンRDL480は、ビア483により、マイクロバンプ線484と482に接続され(グランドプレーンでもある)、GCPW伝送線490に用いるグランドプレーンを形成する。マイクロバンプ線470は、依然として、信号伝送線である。マイクロバンプ線470、484、および、482は、全て、同一平面上にあり、誘電体媒質、たとえば、絶縁層371の頂部に位置し、且つ、アンダーフィル571と絶縁層371により分割される。図3(c)の各構成要素の詳細は、図1(a)、図2(a)、および、図3(a)に記載のものと実質上同じである。
Alternatively, as shown in FIG. 3C, the
あるいは、図3(c)のGCPW伝送線490の三次元ビューが図3(d)に示されている。図3(c)に示されるように、RDL480は装置301中に含まれ、マイクロバンプ層で、マイクロバンプ線484と482に接続される。RDL480と、接続されたマイクロバンプ線484と482、および、絶縁層により、RDL480から分離されるマイクロバンプ線470は、GCPW伝送線490を形成し、RDL480とマイクロバンプ線484と482はグランドプレーンであるが、マイクロバンプ線470は信号伝送線である。RDL480は、ひとつ、または、複数の開放スロット281を含む。開放スロット281は、波動を遅くし、RDL480に必要な長さを減少させて、所望のパフォーマンスを達成する。図1(d)で示される3個の開放スロットではなく、一つの開放スロットだけ、または、任意の数量の開放スロットを有する。図3(d)の各構成要素の詳細は、図1(a)、図2(a)、および、図3(a)に記載のものと実質上同じである。
Alternatively, a three-dimensional view of the
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明を限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。 Although preferred embodiments of the present invention have been disclosed in the present invention as described above, these are not intended to limit the present invention in any way. Variations and moist colors can be added, so the protection scope of the present invention is based on what is specified in the claims.
100 半導体装置パッケージ、281、282、283 開放スロット、301 装置、302 基板、303 スルービア、311 誘電体層、321 コンタクトパッド、341 パッシべーション層、361、371 絶縁層、390 UBM線、391 UBMパッド、470、482、484 マイクロバンプ線、471 はんだバンプ、473 Ni層、475 銅層、480、4801、489 RDL、481、4802 RDL、483 ビア、485 マイクロバンプ、490 伝送線、571 アンダーフィル、601 ダイ、603 コネクタ。
100 semiconductor device package, 281, 282, 283 open slot, 301 device, 302 substrate, 303 through via, 311 dielectric layer, 321 contact pad, 341 passivation layer, 361, 371 insulating layer, 390 UBM line, 391
本発明の一態様によれば、パッケージは、基板、前記基板の第一面上の絶縁層、および第1セグメントと第2セグメントとを含む第1再分配層(RDL)、を含む装置と、前記第1セグメントの上方に位置し、前記絶縁層によって前記第1セグメントから分離されたマイクロバンプ線、および、外部コネクタとして前記第2セグメントに接続されたマイクロバンプを含む、前記装置の上方のマイクロバンプ層と、グランドプレーンとしての前記第1セグメント、および、信号伝送線としての前記マイクロバンプ線を含み、前記第1セグメントの幅が前記マイクロバンプ線の幅の1.5から2倍である伝送線とを含む。
本発明の別の態様によれば、パッケージは、基板、および、前記基板上の絶縁層を含む第1装置と、前記第1装置の上方に位置し、第1マイクロバンプ線、第2マイクロバンプ線、第3マイクロバンプ線、および、マイクロバンプを含み、前記第1マイクロバンプ線と前記第2マイクロバンプ線が伝送線の一対のグランドプレーンを形成し、前記第3マイクロバンプ線が前記伝送線の信号伝送線を形成し、および、前記マイクロバンプが外部コネクタを形成し、前記第1マイクロバンプ線、前記第2マイクロバンプ線、前記第3マイクロバンプ線および前記マイクロバンプが同一平面上で前記絶縁層の頂部に位置し、かつアンダーフィル材料により互いに分離されたマイクロバンプ層と、前記第1装置中に位置し、前記伝送線の第3グランドプレーンであり、かつ、前記第3マイクロバンプ線の1.5から2倍の幅を有した再配分層(RDL)とを含む。
本発明のさらに別の態様によれば、伝送線の形成方法は、基板、前記基板の第一面上の絶縁層、および、伝送線のグランドプレーンである第1セグメントと、第2セグメントとを含む第1再分配層(RDL)、を含む装置を提供する工程と、前記装置の上方に位置し、前記第1セグメントの上方に形成され、かつ前記絶縁層によって前記第1セグメントから分離された第1マイクロバンプ線、および、外部コネクタでありかつ前記第2セグメントに接続されたマイクロバンプを含み、前記第1マイクロバンプ線が前記伝送線の信号伝送線であり、前記第1セグメントの幅が前記第1マイクロバンプ線の幅の1.5から2倍であるマイクロバンプ層を形成する工程と、絶縁アンダーフィル材料で前記第1マイクロバンプ線を被覆する工程と、を含む。
即ち、マイクロバンプ層を用いて、伝送線を有する半導体装置パッケージを形成する方法と装置が開示される。マイクロバンプ層は、頂部装置と底部装置間に形成されるマイクロバンプとマイクロバンプ線を含む。底部装置より上方で、マイクロバンプ線を用いて、信号伝送線を形成する。装置内の再分配層(RDL:redistribution player)、または、追加のマイクロバンプ線を用いて、グランドプレーンを形成する。RDLを形成したグランドプレーンは、開放スロットを含む。マイクロバンプ線の上方と下方の底部装置と頂部装置は、RDLを有して、グランドプレーンの部分を形成する。
According to one aspect of the invention, a package includes an apparatus that includes a substrate, an insulating layer on a first surface of the substrate, and a first redistribution layer (RDL) that includes a first segment and a second segment; A microbump located above the first segment and separated from the first segment by the insulating layer; and a microbump connected to the second segment as an external connector. and the bump layer, wherein the first segment of the ground plane, and including said micro-bump line as a signal transmission line, the width of the first segment Ru 1.5 from 2 Baidea the width of the micro-bump lines Including transmission lines .
According to another aspect of the present invention, a package includes: a first device including a substrate and an insulating layer on the substrate; and a first micro bump line and a second micro bump located above the first device. Line, a third micro-bump line, and a micro-bump, wherein the first micro-bump line and the second micro-bump line form a pair of ground planes of the transmission line, and the third micro-bump line is the transmission line And the micro bumps form external connectors, and the first micro bump lines, the second micro bump lines, the third micro bump lines, and the micro bumps are on the same plane. located on top of the insulating layer, and a micro-bump layer separated from each other by underfill material located in said first device, the third ground of the transmission line A lane, and includes a redistribution layer (RDL) having a 1.5 to 2 times the width of said third micro-bump line.
According to still another aspect of the present invention, a method for forming a transmission line includes: a substrate; an insulating layer on a first surface of the substrate; a first segment that is a ground plane of the transmission line; and a second segment. Providing a device comprising a first redistribution layer (RDL) comprising: a device positioned above the device, formed above the first segment, and separated from the first segment by the insulating layer A first micro-bump line and a micro-bump that is an external connector and connected to the second segment, the first micro-bump line is a signal transmission line of the transmission line, and the width of the first segment is forming a 1.5 to 2 Baidea Ru micro-bump layer of a width of the first micro-bump line, a step of coating said first micro-bump line with an insulating underfill material, the No.
That is, a method and apparatus for forming a semiconductor device package having a transmission line using a microbump layer is disclosed. The microbump layer includes microbumps and microbump lines formed between the top device and the bottom device. A signal transmission line is formed using a microbump line above the bottom device. A ground plane is formed using a redistribution layer (RDL) in the device or an additional micro-bump line. The ground plane on which the RDL is formed includes an open slot. The bottom and top devices above and below the microbump lines have an RDL to form part of the ground plane.
Claims (10)
前記第1セグメントの上方に位置し、前記絶縁層によって前記第1セグメントから分離されたマイクロバンプ線、および、外部コネクタとして前記第2セグメントに接続されたマイクロバンプを含む、前記装置の上方のマイクロバンプ層と、
グランドプレーンとしての前記第1セグメント、および、信号伝送線としての前記マイクロバンプ線を含み、前記第1セグメントの幅が前記マイクロバンプ線の幅の1.5から2倍であり、かつ前記マイクロバンプ線の幅が前記マイクロバンプの幅よりも大きい伝送線と、
を含むことを特徴とするパッケージ。 A device comprising a substrate, an insulating layer on the first surface of the substrate, and a first redistribution layer (RDL) comprising a first segment and a second segment;
A microbump located above the first segment and separated from the first segment by the insulating layer; and a microbump connected to the second segment as an external connector. A bump layer,
Including the first segment as a ground plane and the microbump line as a signal transmission line, the width of the first segment being 1.5 to 2 times the width of the microbump line, and the microbump A transmission line having a line width greater than the width of the microbump;
A package characterized by including.
を特徴とする請求項1に記載のパッケージ。 The package according to claim 1, wherein the signal transmission line includes a bump bottom layer metal (UBM) line that is located above the insulating layer and connected to the micro bump line.
を特徴とする請求項1に記載のパッケージ。 The package of claim 1, wherein the ground plane includes a metal layer located in the device and connected to the first RDL.
を特徴とする請求項1に記載のパッケージ。 The package of claim 1, wherein the first RDL includes an open slot.
前記第1装置の上方に位置し、第1マイクロバンプ線、第2マイクロバンプ線、第3マイクロバンプ線、および、マイクロバンプを含み、前記第1マイクロバンプ線と前記第2マイクロバンプ線が伝送線の一対のグランドプレーンを形成し、前記第3マイクロバンプ線が前記伝送線の信号伝送線を形成し、および、前記マイクロバンプが外部コネクタを形成し、前記第1マイクロバンプ線、前記第2マイクロバンプ線、前記第3マイクロバンプ線および前記マイクロバンプが同一平面上で前記絶縁層の頂部に位置し、かつアンダーフィル材料により互いに分離され、前記第3マイクロバンプ線の幅が、前記マイクロバンプ、前記第1マイクロバンプ線および前記第2マイクロバンプ線の各幅よりも大きいマイクロバンプ層と、
を含むことを特徴とするパッケージ。 A first device comprising a substrate and an insulating layer on the substrate;
The first micro bump line is located above the first device and includes a first micro bump line, a second micro bump line, a third micro bump line, and a micro bump, and the first micro bump line and the second micro bump line are transmitted. A pair of ground planes are formed, the third micro-bump line forms a signal transmission line of the transmission line, and the micro-bump forms an external connector, the first micro-bump line, the second micro-bump line The micro-bump line, the third micro-bump line, and the micro-bump are located on the top of the insulating layer on the same plane and are separated from each other by an underfill material. A microbump layer that is larger than each width of the first microbump line and the second microbump line;
A package characterized by including.
前記第1RDLと前記第4RDLに接続する第4マイクロバンプ線、前記第2RDLと前記第5RDLに接続する第5マイクロバンプ線、および、前記第3RDLと前記第6RDLに接続する第6マイクロバンプ線と、
を含むことを特徴とする請求項7に記載のパッケージ。 A fourth RDL located above the microbump layer and connected to the first microbump line, a fifth RDL connected to the second microbump line, and a sixth RDL connected to the third microbump line. A second device having
A fourth micro bump line connected to the first RDL and the fourth RDL, a fifth micro bump line connected to the second RDL and the fifth RDL, and a sixth micro bump line connected to the third RDL and the sixth RDL; ,
The package of claim 7, comprising:
前記装置の上方に位置し、前記第1セグメントの上方に形成され、かつ前記絶縁層によって前記第1セグメントから分離された第1マイクロバンプ線、および、外部コネクタでありかつ前記第2セグメントに接続されたマイクロバンプを含み、前記第1マイクロバンプ線が前記伝送線の信号伝送線であり、前記第1セグメントの幅が前記第1マイクロバンプ線の幅の1.5から2倍であり、かつ前記第1マイクロバンプ線の幅が前記マイクロバンプの幅よりも大きいマイクロバンプ層を形成する工程と、
絶縁アンダーフィル材料で前記第1マイクロバンプ線を被覆する工程と、
を含むことを特徴とする伝送線の形成方法。 Providing an apparatus including a substrate, an insulating layer on a first surface of the substrate, and a first redistribution layer (RDL) including a first segment that is a ground plane of a transmission line and a second segment; ,
A first micro-bump wire located above the device, formed above the first segment and separated from the first segment by the insulating layer; and an external connector and connected to the second segment The first micro bump line is a signal transmission line of the transmission line, the width of the first segment is 1.5 to 2 times the width of the first micro bump line, and Forming a microbump layer in which the width of the first microbump line is larger than the width of the microbump;
Coating the first microbump line with an insulating underfill material;
A transmission line forming method comprising:
を特徴とする請求項9に記載の伝送線の形成方法。 A second micro bump line and a third micro bump line are formed above the device to form a pair of ground planes for the transmission line, the first micro bump line, the second micro bump line, and the 10. The transmission line according to claim 9, further comprising a step of third micro-bump lines being on the same plane, located on top of the insulating layer, and separated from each other by the insulating underfill material. Forming method.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/750,814 US9171798B2 (en) | 2013-01-25 | 2013-01-25 | Methods and apparatus for transmission lines in packages |
US13/750,814 | 2013-01-25 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013247892A Division JP2014146787A (en) | 2013-01-25 | 2013-11-29 | Packaging structure, and method of forming transmission line of the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017092479A true JP2017092479A (en) | 2017-05-25 |
JP6297126B2 JP6297126B2 (en) | 2018-03-20 |
Family
ID=51222730
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013247892A Pending JP2014146787A (en) | 2013-01-25 | 2013-11-29 | Packaging structure, and method of forming transmission line of the same |
JP2016235294A Active JP6297126B2 (en) | 2013-01-25 | 2016-12-02 | Package and method of forming transmission line thereof |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013247892A Pending JP2014146787A (en) | 2013-01-25 | 2013-11-29 | Packaging structure, and method of forming transmission line of the same |
Country Status (5)
Country | Link |
---|---|
US (4) | US9171798B2 (en) |
JP (2) | JP2014146787A (en) |
KR (1) | KR101508422B1 (en) |
CN (1) | CN103972212B (en) |
TW (1) | TWI528519B (en) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9171798B2 (en) * | 2013-01-25 | 2015-10-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for transmission lines in packages |
US10204876B2 (en) * | 2013-03-07 | 2019-02-12 | Maxim Integrated Products, Inc. | Pad defined contact for wafer level package |
US9269640B2 (en) | 2013-10-31 | 2016-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Repairing monolithic stacked integrated circuits with a redundant layer and lithography process |
US9773754B2 (en) | 2014-12-05 | 2017-09-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Input output for an integrated circuit |
US10283171B2 (en) | 2015-03-30 | 2019-05-07 | Taiwan Semicondutor Manufacturing Company, Ltd. | Stacked die semiconductor device with separate bit line and bit line bar interconnect structures |
US10379156B2 (en) | 2015-05-29 | 2019-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump ball testing system and method |
US9627411B2 (en) | 2015-06-05 | 2017-04-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional transistor and methods of manufacturing thereof |
CN105550432A (en) * | 2015-12-11 | 2016-05-04 | 格科微电子(上海)有限公司 | Three-dimensional integrated circuit chip and power network layout method thereof |
US10204205B2 (en) | 2016-01-07 | 2019-02-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of determining colorability of a semiconductor device and system for implementing the same |
US10930603B2 (en) | 2016-03-22 | 2021-02-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Coaxial through via with novel high isolation cross coupling method for 3D integrated circuits |
US10037897B2 (en) | 2016-11-29 | 2018-07-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Inter-fan-out wafer level packaging with coaxial TIV for 3D IC low-noise packaging |
US10043745B2 (en) | 2016-04-01 | 2018-08-07 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor package devices integrated with inductor |
US9905471B2 (en) | 2016-04-28 | 2018-02-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit structure and method forming trenches with different depths |
US10222412B2 (en) | 2016-06-01 | 2019-03-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | IC degradation management circuit, system and method |
US10539617B2 (en) | 2016-06-02 | 2020-01-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Scan architecture for interconnect testing in 3D integrated circuits |
US10685911B2 (en) | 2016-06-30 | 2020-06-16 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor package and manufacturing method of the same |
US9893189B2 (en) | 2016-07-13 | 2018-02-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for reducing contact resistance in semiconductor structures |
JP6798252B2 (en) * | 2016-10-31 | 2020-12-09 | 住友電気工業株式会社 | High frequency device |
US10163690B2 (en) | 2016-11-30 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | 2-D interconnections for integrated circuits |
IL250253B (en) | 2017-01-24 | 2021-10-31 | Arbe Robotics Ltd | Method for separating targets and clutter from noise in radar signals |
US10510631B2 (en) * | 2017-09-18 | 2019-12-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fan out package structure and method of manufacturing the same |
US10665554B2 (en) * | 2017-10-30 | 2020-05-26 | Taiwan Semiconductor Manufacturing Company Ltd. | Magnetic structure for transmission lines in a package system |
IL255982A (en) | 2017-11-29 | 2018-01-31 | Arbe Robotics Ltd | Detection, mitigation and avoidance of mutual interference between automotive radars |
IL259190A (en) | 2018-05-07 | 2018-06-28 | Arbe Robotics Ltd | System and method of fmcw time multiplexed mimo imaging radar using multi-band chirps |
US10903151B2 (en) * | 2018-05-23 | 2021-01-26 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
US10573602B2 (en) * | 2018-06-22 | 2020-02-25 | Nanya Technology Corporation | Semiconductor device and method of forming the same |
IL260694A (en) | 2018-07-19 | 2019-01-31 | Arbe Robotics Ltd | Apparatus and method of two-stage signal processing in a radar system |
IL260695A (en) | 2018-07-19 | 2019-01-31 | Arbe Robotics Ltd | Apparatus and method of eliminating settling time delays in a radar system |
IL260696A (en) | 2018-07-19 | 2019-01-31 | Arbe Robotics Ltd | Apparatus and method of rf built in self-test (rfbist) in a radar system |
US11171090B2 (en) * | 2018-08-30 | 2021-11-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of manufacture |
IL261636A (en) | 2018-09-05 | 2018-10-31 | Arbe Robotics Ltd | Skewed mimo antenna array for use in automotive imaging radar |
US11172142B2 (en) | 2018-09-25 | 2021-11-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor for sensing LED light with reduced flickering |
US10861808B2 (en) | 2018-11-21 | 2020-12-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding structure of dies with dangling bonds |
US11094614B2 (en) * | 2019-09-23 | 2021-08-17 | Littelfuse, Inc. | Semiconductor chip contact structure, device assembly, and method of fabrication |
IL271269A (en) | 2019-12-09 | 2021-06-30 | Arbe Robotics Ltd | Radome for automotive radar patch antenna |
US11239193B2 (en) | 2020-01-17 | 2022-02-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit package and method |
US11177065B2 (en) * | 2020-03-30 | 2021-11-16 | Qualcomm Incorporated | Thermal paths for glass substrates |
US11277902B2 (en) * | 2020-05-25 | 2022-03-15 | Arbe Robotics Ltd. | Single layer radio frequency integrated circuit package and related low loss grounded coplanar transmission line |
CN116845047B (en) * | 2023-08-30 | 2024-01-09 | 之江实验室 | Wafer substrate wiring method, device and readable storage medium |
CN118016638B (en) * | 2024-04-10 | 2024-07-12 | 成都天成电科科技有限公司 | Low-loss broadband transition structure suitable for wafer level packaging |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6242438A (en) * | 1985-08-19 | 1987-02-24 | Nec Corp | Film substrate for transmission |
JPH10308478A (en) * | 1997-03-05 | 1998-11-17 | Toshiba Corp | Semiconductor module |
JPH1187512A (en) * | 1997-09-02 | 1999-03-30 | Nippon Telegr & Teleph Corp <Ntt> | Wiring structure of semiconductor integrated circuit |
JPH11195730A (en) * | 1997-10-30 | 1999-07-21 | Matsushita Electric Ind Co Ltd | Semiconductor device |
JP2000235979A (en) * | 1999-02-15 | 2000-08-29 | Casio Comput Co Ltd | Semiconductor device |
JP2001156209A (en) * | 1999-11-29 | 2001-06-08 | Casio Comput Co Ltd | Semiconductor device |
JP2004266117A (en) * | 2003-03-03 | 2004-09-24 | Fujikura Ltd | Semiconductor package and manufacturing method thereof |
JP2007134359A (en) * | 2005-11-08 | 2007-05-31 | Casio Comput Co Ltd | Semiconductor device and manufacturing method thereof |
US20090283905A1 (en) * | 2008-03-19 | 2009-11-19 | Hsiang-Ming Huang | Conductive structure of a chip |
US20100214041A1 (en) * | 2009-02-25 | 2010-08-26 | Shu-Ying Cho | Coupled Microstrip Lines with Tunable Characteristic Impedance and Wavelength |
JP2010251707A (en) * | 2009-03-27 | 2010-11-04 | Fujitsu Ltd | Wiring board, and semiconductor device |
JP2011100989A (en) * | 2009-10-09 | 2011-05-19 | Renesas Electronics Corp | Semiconductor device |
Family Cites Families (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR900008647B1 (en) * | 1986-03-20 | 1990-11-26 | 후지쓰 가부시끼가이샤 | A method for manufacturing three demensional i.c. |
US5726502A (en) * | 1996-04-26 | 1998-03-10 | Motorola, Inc. | Bumped semiconductor device with alignment features and method for making the same |
JPH1022449A (en) | 1996-07-02 | 1998-01-23 | Matsushita Electric Ind Co Ltd | Semiconductor device |
JP2000260912A (en) * | 1999-03-05 | 2000-09-22 | Fujitsu Ltd | Method and structure for mounting semiconductor device |
JP3473516B2 (en) * | 1999-09-20 | 2003-12-08 | 日本電気株式会社 | Semiconductor integrated circuit |
US6614325B1 (en) | 2000-08-31 | 2003-09-02 | Northrop Grumman Corporation | RF/IF signal distribution network utilizing broadside coupled stripline |
US7271489B2 (en) * | 2003-10-15 | 2007-09-18 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
US6879492B2 (en) * | 2001-03-28 | 2005-04-12 | International Business Machines Corporation | Hyperbga buildup laminate |
JP2003100801A (en) * | 2001-09-25 | 2003-04-04 | Mitsubishi Electric Corp | Semiconductor device |
US6674174B2 (en) * | 2001-11-13 | 2004-01-06 | Skyworks Solutions, Inc. | Controlled impedance transmission lines in a redistribution layer |
US6635970B2 (en) * | 2002-02-06 | 2003-10-21 | International Business Machines Corporation | Power distribution design method for stacked flip-chip packages |
US7145411B1 (en) | 2002-03-18 | 2006-12-05 | Applied Micro Circuits Corporation | Flexible differential interconnect cable with isolated high frequency electrical transmission line |
JP3580803B2 (en) | 2002-08-09 | 2004-10-27 | 沖電気工業株式会社 | Semiconductor device |
US20040089946A1 (en) * | 2002-11-12 | 2004-05-13 | Amkor Technology, Inc. | Chip size semiconductor package structure |
US20050176233A1 (en) * | 2002-11-15 | 2005-08-11 | Rajeev Joshi | Wafer-level chip scale package and method for fabricating and using the same |
US7576436B2 (en) * | 2002-12-13 | 2009-08-18 | Advanced Semiconductor Engineering, Inc. | Structure of wafer level package with area bump |
CA2418674A1 (en) * | 2003-02-07 | 2004-08-07 | Tak Shun Cheung | Transmission lines and transmission line components with wavelength reduction and shielding |
JP4046026B2 (en) * | 2003-06-27 | 2008-02-13 | 株式会社日立製作所 | Semiconductor device |
JP3983205B2 (en) | 2003-07-08 | 2007-09-26 | 沖電気工業株式会社 | Semiconductor device and manufacturing method thereof |
TWI233682B (en) * | 2003-08-22 | 2005-06-01 | Advanced Semiconductor Eng | Flip-chip package, semiconductor chip with bumps, and method for manufacturing semiconductor chip with bumps |
US7160756B2 (en) * | 2004-10-12 | 2007-01-09 | Agency For Science, Techology And Research | Polymer encapsulated dicing lane (PEDL) technology for Cu/low/ultra-low k devices |
JP4581768B2 (en) | 2005-03-16 | 2010-11-17 | ソニー株式会社 | Manufacturing method of semiconductor device |
JP4708148B2 (en) * | 2005-10-07 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
US7397121B2 (en) * | 2005-10-28 | 2008-07-08 | Megica Corporation | Semiconductor chip with post-passivation scheme formed over passivation layer |
JP2007123740A (en) | 2005-10-31 | 2007-05-17 | Sony Corp | Flexible board, optical transmission/reception module and optical transmission/reception device |
KR100731544B1 (en) * | 2006-04-13 | 2007-06-22 | 한국전자통신연구원 | Multi-metal coplanar waveguide |
US7393477B2 (en) * | 2006-08-15 | 2008-07-01 | United Microelectronics Corp. | Method of fabricating microlens structure |
JP2008103387A (en) | 2006-10-17 | 2008-05-01 | Murata Mfg Co Ltd | Semiconductor device |
US8558353B2 (en) * | 2006-11-15 | 2013-10-15 | Texas Instruments Incorporated | Integrated circuit having an uppermost layer comprising landing pads that are distributed thoughout one side of the integrated circuit |
US7615865B2 (en) * | 2007-05-21 | 2009-11-10 | Stats Chippac, Ltd. | Standoff height improvement for bumping technology using solder resist |
US7759212B2 (en) * | 2007-12-26 | 2010-07-20 | Stats Chippac, Ltd. | System-in-package having integrated passive devices and method therefor |
US7880297B2 (en) * | 2007-12-31 | 2011-02-01 | Mediatek Inc. | Semiconductor chip having conductive member for reducing localized voltage drop |
JP2009218841A (en) | 2008-03-10 | 2009-09-24 | Toshiba Corp | High frequency substrate |
US7851345B2 (en) * | 2008-03-19 | 2010-12-14 | Stats Chippac, Ltd. | Semiconductor device and method of forming oxide layer on signal traces for electrical isolation in fine pitch bonding |
US8028406B2 (en) * | 2008-04-03 | 2011-10-04 | International Business Machines Corporation | Methods of fabricating coplanar waveguide structures |
WO2010008742A1 (en) * | 2008-06-24 | 2010-01-21 | International Business Machines Corporation | Design structure, structure and method for providing an on-chip variable delay transmission line with fixed characteristic impedance |
US8138857B2 (en) * | 2008-06-24 | 2012-03-20 | International Business Machines Corporation | Structure, structure and method for providing an on-chip variable delay transmission line with fixed characteristic impedance |
US8334170B2 (en) * | 2008-06-27 | 2012-12-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for stacking devices |
US8279025B2 (en) * | 2008-12-09 | 2012-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Slow-wave coaxial transmission line having metal shield strips and dielectric strips with minimum dimensions |
US8227904B2 (en) | 2009-06-24 | 2012-07-24 | Intel Corporation | Multi-chip package and method of providing die-to-die interconnects in same |
US7977783B1 (en) * | 2009-08-27 | 2011-07-12 | Amkor Technology, Inc. | Wafer level chip size package having redistribution layers |
KR101683814B1 (en) | 2010-07-26 | 2016-12-08 | 삼성전자주식회사 | Semiconductor apparatus having through vias |
CN102959699B (en) * | 2010-08-06 | 2015-12-09 | 松下电器产业株式会社 | Circuit substrate and manufacture method thereof |
KR20120032254A (en) | 2010-09-28 | 2012-04-05 | 삼성전자주식회사 | Semiconductor stack package and method of fabricating the same |
US9087840B2 (en) | 2010-11-01 | 2015-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Slot-shielded coplanar strip-line compatible with CMOS processes |
US8368202B2 (en) | 2010-11-24 | 2013-02-05 | Advanced Semiconductor Engineering, Inc. | Semiconductor device and semiconductor package having the same |
US8704364B2 (en) | 2012-02-08 | 2014-04-22 | Xilinx, Inc. | Reducing stress in multi-die integrated circuit structures |
KR101411813B1 (en) * | 2012-11-09 | 2014-06-27 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor device and manufacturing method thereof |
US9035457B2 (en) * | 2012-11-29 | 2015-05-19 | United Microelectronics Corp. | Substrate with integrated passive devices and method of manufacturing the same |
US9064705B2 (en) | 2012-12-13 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus of packaging with interposers |
US8896094B2 (en) * | 2013-01-23 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for inductors and transformers in packages |
US9171798B2 (en) * | 2013-01-25 | 2015-10-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for transmission lines in packages |
US9041215B2 (en) * | 2013-03-12 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Single mask package apparatus and method |
-
2013
- 2013-01-25 US US13/750,814 patent/US9171798B2/en active Active
- 2013-04-16 KR KR20130041635A patent/KR101508422B1/en active IP Right Grant
- 2013-04-26 CN CN201310150868.5A patent/CN103972212B/en active Active
- 2013-11-29 JP JP2013247892A patent/JP2014146787A/en active Pending
- 2013-11-29 TW TW102143710A patent/TWI528519B/en active
-
2015
- 2015-10-05 US US14/875,448 patent/US10269746B2/en active Active
-
2016
- 2016-12-02 JP JP2016235294A patent/JP6297126B2/en active Active
-
2019
- 2019-04-22 US US16/390,218 patent/US10840201B2/en active Active
-
2020
- 2020-11-16 US US17/098,602 patent/US11978712B2/en active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6242438A (en) * | 1985-08-19 | 1987-02-24 | Nec Corp | Film substrate for transmission |
JPH10308478A (en) * | 1997-03-05 | 1998-11-17 | Toshiba Corp | Semiconductor module |
JPH1187512A (en) * | 1997-09-02 | 1999-03-30 | Nippon Telegr & Teleph Corp <Ntt> | Wiring structure of semiconductor integrated circuit |
JPH11195730A (en) * | 1997-10-30 | 1999-07-21 | Matsushita Electric Ind Co Ltd | Semiconductor device |
JP2000235979A (en) * | 1999-02-15 | 2000-08-29 | Casio Comput Co Ltd | Semiconductor device |
JP2001156209A (en) * | 1999-11-29 | 2001-06-08 | Casio Comput Co Ltd | Semiconductor device |
JP2004266117A (en) * | 2003-03-03 | 2004-09-24 | Fujikura Ltd | Semiconductor package and manufacturing method thereof |
JP2007134359A (en) * | 2005-11-08 | 2007-05-31 | Casio Comput Co Ltd | Semiconductor device and manufacturing method thereof |
US20090283905A1 (en) * | 2008-03-19 | 2009-11-19 | Hsiang-Ming Huang | Conductive structure of a chip |
US20100214041A1 (en) * | 2009-02-25 | 2010-08-26 | Shu-Ying Cho | Coupled Microstrip Lines with Tunable Characteristic Impedance and Wavelength |
JP2010251707A (en) * | 2009-03-27 | 2010-11-04 | Fujitsu Ltd | Wiring board, and semiconductor device |
JP2011100989A (en) * | 2009-10-09 | 2011-05-19 | Renesas Electronics Corp | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
TW201431032A (en) | 2014-08-01 |
US9171798B2 (en) | 2015-10-27 |
US10269746B2 (en) | 2019-04-23 |
TWI528519B (en) | 2016-04-01 |
CN103972212A (en) | 2014-08-06 |
US10840201B2 (en) | 2020-11-17 |
US20160027750A1 (en) | 2016-01-28 |
JP2014146787A (en) | 2014-08-14 |
JP6297126B2 (en) | 2018-03-20 |
US20140211438A1 (en) | 2014-07-31 |
CN103972212B (en) | 2016-12-28 |
KR101508422B1 (en) | 2015-04-07 |
US20210082848A1 (en) | 2021-03-18 |
KR20140095940A (en) | 2014-08-04 |
US11978712B2 (en) | 2024-05-07 |
US20190244921A1 (en) | 2019-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6297126B2 (en) | Package and method of forming transmission line thereof | |
TWI681466B (en) | Semiconductor structure and method of forming integrated circuit package | |
TWI708363B (en) | Package, semiconductor package and forming method of package structure | |
US8896094B2 (en) | Methods and apparatus for inductors and transformers in packages | |
KR101808921B1 (en) | Packages and methods of manufacturing the same | |
US9627223B2 (en) | Methods and apparatus of packaging with interposers | |
US11688693B2 (en) | Semiconductor packages and method of manufacture | |
US9455237B2 (en) | Bowl-shaped solder structure | |
US20150255364A1 (en) | Thermal Vias Disposed in a Substrate Without a Liner Layer | |
US11894312B2 (en) | Semiconductor packages and method of manufacture | |
TWI727483B (en) | Package and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180220 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6297126 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |