JP2017092408A - 半導体装置の評価装置及び評価方法 - Google Patents

半導体装置の評価装置及び評価方法 Download PDF

Info

Publication number
JP2017092408A
JP2017092408A JP2015224662A JP2015224662A JP2017092408A JP 2017092408 A JP2017092408 A JP 2017092408A JP 2015224662 A JP2015224662 A JP 2015224662A JP 2015224662 A JP2015224662 A JP 2015224662A JP 2017092408 A JP2017092408 A JP 2017092408A
Authority
JP
Japan
Prior art keywords
semiconductor device
probes
upper electrode
probe
lower electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015224662A
Other languages
English (en)
Inventor
肇 秋山
Hajime Akiyama
肇 秋山
岡田 章
Akira Okada
章 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015224662A priority Critical patent/JP2017092408A/ja
Publication of JP2017092408A publication Critical patent/JP2017092408A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】複数のプローブの先端部の面内位置を容易に精度よく検査することができる半導体装置の評価装置及び評価方法を得る。
【解決手段】チャックステージ1が半導体装置2を固定する。複数のプローブ3が絶縁基板4に固定されている。評価部9が複数のプローブ3を介して半導体装置2に電流を流して半導体装置2の電気特性を評価する。プローブ位置検査装置12は、基体部14と、基体部14上に設けられた複数の下部電極15と、複数の下部電極15を覆う絶縁性の軟質部材17と、軟質部材17の上に設けられ、軟質部材17を介して複数の下部電極15と対向する上部電極18とを有する。評価部9は、複数のプローブ3を上部電極18に押し付けることによる複数の下部電極15と上部電極18との間のそれぞれの静電容量の変化を計測し、静電容量の変化に基づいて複数のプローブ3の先端部の面内位置を求める。
【選択図】図2

Description

本発明は、複数のプローブの先端部の面内位置を容易に精度よく検査することができる半導体装置の評価装置及び評価方法に関する。
半導体ウエハ又は半導体ウエハから個片化したチップの状態で、被測定物である半導体装置の電気的特性が評価される。この際、真空吸着等により被測定物の設置面を、チャックステージの表面に接触して固定した後、被測定物の非設置面の一部に設けた電極に電気的な入出力を行うためのプローブを接触させる。装置の縦方向(面外方向)に大きな電流を流す縦型構造の半導体装置の検査においては、チャックステージが電極となる。そして、以前からプローブの多ピン化が実施され、大電流及び高電圧印加の要求に応えている。
半導体装置の電気的特性を評価する際、半導体装置の表面に設けた電極に複数のプローブを精度よく接触させることが重要である。電極と接触するプローブの先端部に位置ずれが生じた場合、半導体装置に所望の電流又は電圧が印加されないことがある。それだけでなく、電極以外へのプローブの接触により、半導体装置が破壊に至る場合もあり得る。
プローブの先端部の位置ずれ抑制にはプローブの長さが短いことが望ましい。しかし、放電現象を抑制するためにプローブの長さを延長し、プローブカードの本体部分と半導体装置の距離を離す傾向にある。このため、プローブの先端部の位置ずれが生じやすくなっている。
このような状況の下、プローブ位置測定方法としては、非接触式の手法が知られている。例えば、プローブに対向して設置した、カメラによる画像処理計測がある。しかし、プローブの先端部の位置計測に際して、背景や距離、個々の焦点合わせ、付着物の影響等、複数の外乱要素があるため、精度のよい測定は困難である。
プローブ位置の検査方法として、変形体にプローブを接触させた後にプローブを離間してプローブ痕の位置や大きさを観察すること(例えば、特許文献1参照)及び針跡転写部材の針跡消去(例えば、特許文献2参照)が開示されている。また、透明ガラス平板に測定針を押し当てた状態で検査する方法も開示されている(例えば、特許文献3参照)。
特開2001−189353号公報 特開2009−198407号公報 特開平05−157790号公報
しかし、特許文献1のプローブ検査は、プローブ検査の度に変形体の再生処理が必要である。また、転写後の観察となるため、検査に時間を要する。また、従来の評価装置に容易に付加できるものでもなかった。特許文献2の針跡転写部材においても、短時間で回復とあるが、再生処理が必要であることには変わりない。また、転写後の観察となるため、検査に時間を要する。また、特許文献3の方法においては、照明又は背景等の外乱により検査精度が悪化するという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は複数のプローブの先端部の面内位置を容易に精度よく検査することができる半導体装置の評価装置及び評価方法を得るものである。
本発明に係る半導体装置の評価装置は、半導体装置を固定するチャックステージと、絶縁基板と、前記絶縁基板に固定された複数のプローブと、前記複数のプローブを介して前記半導体装置に電流を流して前記半導体装置の電気特性を評価する評価部と、基体部と、前記基体部上に設けられた複数の下部電極と、前記複数の下部電極を覆う絶縁性の軟質部材と、前記軟質部材の上に設けられ、前記軟質部材を介して前記複数の下部電極と対向する上部電極とを有するプローブ位置検査装置とを備え、前記評価部は、前記複数のプローブを前記上部電極に押し付けることによる前記複数の下部電極と前記上部電極との間のそれぞれの静電容量の変化を計測し、前記静電容量の変化に基づいて前記複数のプローブの先端部の面内位置を求めることを特徴とする。
本発明では、複数のプローブを上部電極に押し付けることによる複数の下部電極と上部電極との間のそれぞれの静電容量の変化を計測する。これにより、プローブ先端部の面内位置を検出することができる。ここで、半導体装置の評価は、半導体装置の表面に設けられた表面電極に複数のプローブを押し付けられた状態で行われる。従って、複数のプローブの先端部が検査板の表面に押し付けられた状態で検査を行うことで、半導体装置の電気特性の評価時に近似した状態でプローブ位置の検査を行うことができるため、半導体装置の評価における複数のプローブの先端部の位置を把握することができる。また、複数のプローブの先端部の高さバラつきは不問となる。また、プローブ痕を利用しないため、変形体や針跡転写部材を必要とせず、カメラ、画像処理、照明などの撮像手段を用いないため、低コストであり、かつ撮影時の外乱要素を抑制して検査することができる。この結果、複数のプローブの先端部の面内位置を容易に精度よく検査することができる。
本発明の実施の形態1に係る半導体装置の評価装置を示す概略図である。 本発明の実施の形態1に係るプローブ位置検査装置を示す断面図である。 プローブの動作を説明するための側面図である。 正規の位置にある1本のプローブを押し下げた状態を示す断面図である。 図4の状態でのプローブ近傍の平面図である。 正規ではない位置にある1本のプローブを押し下げた状態を示す断面図である。 図6の状態でのプローブ近傍の平面図である。 本発明の実施の形態2に係るプローブ位置検査装置を示す断面図である。
本発明の実施の形態に係る半導体装置の評価装置及び評価方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、本発明の実施の形態1に係る半導体装置の評価装置を示す概略図である。チャックステージ1は、評価対象である半導体装置2の設置面(裏面)と接触して半導体装置2を固定する台座である。半導体装置2を固定する手段は例えば真空吸着であるが、これに限るものではなく静電吸着等でもよい。
半導体装置2は、複数の半導体チップが形成された半導体ウエハ又は半導体チップそのものなどであり、ここでは装置の縦方向(面外方向)に大きな電流を流す縦型構造の半導体装置である。ただし、これに限るものではなく、半導体装置2は、半導体装置の一面において入出力を行う横型構造の半導体装置でもよい。
複数のプローブ3が絶縁基板4に固定されている。複数のプローブ3は、絶縁基板4上に設けられた金属板等の配線(不図示)により接続部5に接続されている。複数のプローブ3、絶縁基板4、接続部5、及び配線(不図示)によりプローブ基体部6が構成される。プローブ基体部6は、移動アーム7により任意の方向へ移動可能である。ここでは、一つの移動アーム7でプローブ基体部6を保持する構成としたが、これに限るものではなく、複数の移動アームで安定的に保持してもよい。また、プローブ基体部6を移動させるのではなく、チャックステージ1及び半導体装置2側を移動させてもよい。
縦型構造の半導体装置2の評価の際、複数のプローブ3が半導体装置2の表面に設けられた表面電極に電気的に接続され、チャックステージ1が半導体装置2の裏面に設けられた裏面電極に電気的に接続される。
絶縁基板4の接続部5は、信号線8を介して評価部9に接続されている。チャックステージ1の表面は、チャックステージ1の側面に設けられた接続部10及び信号線11を介して評価部9に接続されている。評価部9は複数のプローブ3を介して半導体装置2に電流を流して半導体装置2の電気特性を評価する。
なお、評価用のプローブ3は大電流(例えば5A以上)を印加することを想定して複数個設置されている。各プローブ3に加わる電流密度が略一致するように、絶縁基板4の接続部5とチャックステージ1の接続部10の距離が、どのプローブ3を介しても略一致することが望ましい。従って、接続部5と接続部10はプローブ3を介して互いに対向する位置に配置されていることが望ましい。
また、プローブ位置検査装置12がチャックステージ1の側面に取り付けられている。プローブ位置検査装置12は信号線13を介して評価部9に接続されている。このプローブ位置検査装置12に複数のプローブ3を押し付けることにより、複数のプローブ3の先端部の面内位置を求める。プローブ位置検査装置12の構成について以下に詳細に説明する。
図2は、本発明の実施の形態1に係るプローブ位置検査装置を示す断面図である。基体部14は、押し付けられる複数のプローブ3を支える構造体である。基体部14上に複数の下部電極15が設けられている。基体部14の裏面に出力部16が設けられている。基体部14の表裏面を貫通する配線(不図示)が、複数の下部電極15を出力部16に電気的に接続する。出力部16は、複数の下部電極15からの電気的な検査信号を外部へ取り出すための出力口であり、信号線13を介して評価部9に接続されている。複数の下部電極15からの配線をそれぞれ出力してもよいが、スイッチを設けて切り替える方式でもよい。複数の下部電極15はそれぞれ同一形状の電極であり、ここでは正方形としたが、これに限るものではない。基体部14としてプリント基板を用いた場合、下部電極15と配線はパターニングで形成される。
絶縁性の軟質部材17が複数の下部電極15を覆っている。軟質部材17は、プローブ3の押し付けにより厚みが変化する柔軟性を持つ絶縁性の固体であり、例えばゴム材やスポンジなどである。このような固体であれば設置が容易である。また、軟質部材17が封止した液体であれば、プローブ3の押し付けによる変位が容易である。ただし、軟質部材17はこれらに限るものではない。
上部電極18が軟質部材17の上に設けられ、軟質部材17を介して複数の下部電極15と対向している。プローブ位置検査時に複数のプローブ3を押し付けることによる基体部14の破損や位置ずれ等の回避のため、上部電極18は強度を有した部材であることが必要であり、例えば、数mm程度のプリント基板であるが、これに限るものではない。なお、上部電極18の裏面に補強する部材を設けてもよい。
複数の上部電極18は導電性を有する複数の板状材料であり、例えばアルミ板や銅板であるが、これらに限るものではない。複数の上部電極18はそれぞれ同一形状の電極であり、ここでは正方形としたが、これに限るものではない。また、複数の上部電極18は軟質部材17上に直接的に設けてもよいが、柔軟性を持った軟質部材17上に整列させて配置するのはやや困難なため、フレキシブル基板のような可撓性を有したシート材に複数の上部電極18をまず固定し、それを軟質部材17上に設けてもよい。
プローブ3の先端部と上部電極18の表面を保護するために、保護部材19が上部電極18上に設けられている。保護部材19は、プローブ3の先端部の硬度よりも柔らかい軟質な素材からなり、交換が容易なシート材が好ましく、例えば、導電フィラーを付与したポリ塩化ビニル(polyvinyl chloride: PVC)シートであるが、これに限るものではない。
保持部20は、基体部14等の主たるプローブ位置検査装置12の構成要素をチャックステージ1の側面に保持するための部材であり、例えばステンレス等の金属材料からなるが、これに限るものではない。保持部20は例えばネジ止めによりチャックステージ1に固定されている。保持部20により取り付けられたプローブ位置検査装置12の上部電極18は、チャックステージ1に載せられた半導体装置2の表面電極と高さが同じになっていることが好ましい。
複数のプローブ3を保護部材19を介して上部電極18に押し付けた際に、軟質部材17の厚みが変化する。これに伴って複数の下部電極15と複数の上部電極18との間で静電容量の変化が生じる。この静電容量が変化した箇所の上部にプローブ3が接触しているものと推定できる。
複数のプローブ3の先端部の面内位置の検出精度を上げるためには下部電極15の個数を増やすのがよいが、配線の煩雑さを考慮して、検出したい位置ずれ量(つまりは実際に評価する半導体装置2のパッドサイズ)に応じて適切な個数を設定するのがよい。同様に、検出精度を上げるために上部電極18の個数を増やすのがよいが、検出したい位置ずれ量に応じて適切な個数を設定するのがよい。また、複数の上部電極18を複数の下部電極15より多く配置したが、これに限るものではない。
図3は、プローブの動作を説明するための側面図である。プローブ3は、半導体装置2の表面電極と機械的かつ電気的に接触する先端部3aと、絶縁基板4に固定される基台であるバレル部3bと、内部に組み込まれたスプリング等のばね部材を介して接触時に摺動可能な押し込み部3cを含むプランジャ部3dと、プランジャ部3dと電気的に接続されて外部への出力端となる電気的接続部3eとを有する。プローブ3は導電性を有する材料、例えば銅、タングステン、レニウムタングステンといった金属材料により作製される。ただし、これらに限るものではなく、特に先端部3aには導電性向上や耐久性向上等の観点から、別の部材、例えば金、パラジウム、タンタル、プラチナ等を被覆してもよい。
図3(a)の初期状態からプローブ3をプローブ位置検査装置12の上面に設けた保護部材19に向けてZ軸下方に下降させると、まず図3(b)に示すように保護部材19と先端部3aが接触する。さらに下降させると、図3(c)に示すように押し込み部3cがバレル部3b内にばね部材を介して押し込まれ、プローブ位置検査装置12の上面に設けた保護部材19との接触を確実なものにし、その下部にある上部電極18と軟質部材17を押し下げる。
ここでは、プローブ3はZ軸方向に摺動性を備えたバネ部を内蔵するが、これに限るものではなくバネ部を外部に備えたものでもよい。また、放電抑制の観点からスプリング式としているが、これに限るものではなくカンチレバー式、積層プローブ、又はワイヤープローブ等でもよい。
図4は、正規の位置にある1本のプローブを押し下げた状態を示す断面図である。図5は、図4の状態でのプローブ近傍の平面図である。プローブ3の押し下げた上部電極18a(破線)と対向する下部電極15a間の距離は押し下げ前と比較して縮まるため、その分だけ両者の間の容量が変化する。容量の変化は、周囲の電極に比べて、最も対向する面積が大きく、かつ距離の変化が大きい上部電極18aと下部電極15aとの間で最大となる。よって、下部電極15aからの出力信号により、下部電極15aの上部の正規の位置又はその近傍にプローブ3があることが検出される。
図6は、正規ではない位置にある1本のプローブを押し下げた状態を示す断面図である。図7は、図6の状態でのプローブ近傍の平面図である。このときプローブ3の押し下げた上部電極18b(破線)と対向する下部電極15a、下部電極15b間の静電容量は、押し下げ前と比較して電極間の距離が縮まる分変化する。またその変化は、周囲の下部電極15に対する変化より、最も対向する面積が大きく、かつ距離の変化が大きい上部電極18aと下部電極15a,15bとの間で最大となる。よって、下部電極15a,15bからの出力信号により、下部電極15a,15bの上部近傍の正規ではない位置にプローブ3があることが検出される。事前に正規の位置として登録した下部電極以外から静電容量の変化を検出すればプローブ位置の不具合と判断し、プローブ位置の不具合が検出された場合、その後の評価処理が一時中断となり、プローブ3の点検を実施する。
静電容量の検出は、評価部9において例えばCV変換回路により電圧に変換して検出するが、これに限るものではない。導電性を有した保護部材19を利用して予めチャージしておき、変化分を検出してもよい。
続いて、本実施の形態に係る半導体装置の評価装置の動作手順を説明する。まず、半導体装置2の設置面がチャックステージ1に接触するようにして半導体装置2をチャックステージ1に固定する。次に、複数のプローブ3をプローブ位置検査装置12上に移動させ、評価時と同様の荷重により保護部材19を介して上部電極18に押し付ける。この際の、軟質部材17の厚みの変化に伴う複数の下部電極15と上部電極18との間のそれぞれの静電容量の変化を評価部9により計測し、静電容量の変化に基づいて複数のプローブ3の先端部の面内位置を求める。
こうして半導体装置2の電気的な評価の前に複数のプローブ3の先端部の位置の検査を実施する。複数のプローブ3の先端部の面内位置に異常が有る場合、電気的特性の評価には移行せず、評価処理を中断し、プローブ3の点検を行う。異常が無い場合、複数のプローブ3を半導体装置2上に移動させ、半導体装置2の電極に複数のプローブ3の先端部を接触させ、評価部9により複数のプローブ3を介して半導体装置2に電流を流して半導体装置2の電気特性を評価する。なお、プローブ位置の検査は、評価する半導体装置毎、又は、取り決めた一定の頻度にて実施する。
以上説明したように、本実施の形態では、複数のプローブ3を上部電極18に押し付けることによる複数の下部電極15と上部電極18との間のそれぞれの静電容量の変化を計測する。これにより、プローブ先端部の面内位置を検出することができる。ここで、半導体装置2の評価は、半導体装置2の表面に設けられた表面電極に複数のプローブ3を押し付けられた状態で行われる。従って、複数のプローブ3の先端部がプローブ位置検査装置12の表面に押し付けられた状態で検査を行うことで、半導体装置2の電気特性の評価時に近似した状態でプローブ位置の検査を行うことができるため、半導体装置2の評価における複数のプローブ3の先端部の位置を把握することができる。また、複数のプローブ3の先端部の高さバラつきは不問となる。また、プローブ痕を利用しないため、変形体や針跡転写部材を必要とせず、カメラ、画像処理、照明などの撮像手段を用いないため、低コストであり、かつ撮影時の外乱要素を抑制して検査することができる。この結果、複数のプローブ3の先端部の面内位置を容易に精度よく検査することができる。さらに、検査の後に行う半導体装置2の評価の精度も向上する。また、プローブ位置検査装置12は、単体でも用いることができるが、従来の評価装置に付加することは容易であるため、従来の半導体装置の評価装置をそのまま利用することができる。
なお、保護部材19を設けない場合には、上部電極18のプローブ3との接触面が非鏡面であることが望ましい。これにより、プローブ3の先端が上部電極18の表面で滑らないため、確実に上部電極18を押し下げることができる。
実施の形態2.
図8は、本発明の実施の形態2に係るプローブ位置検査装置を示す断面図である。本実施の形態では、実施の形態1の上部電極18の代わりに箔材21を用いる。箔材21は1枚の導電性の部材であり、例えばアルミニウムであるがこれに限るものではない。このような箔材21は設置が容易である。また、薄厚の箔材21は柔軟性を有しているため、押し下げが容易である。
ただし、薄厚の箔材21にプローブ3が直接的に接触すると、箔材21が破れてしまう恐れがある。そこで、箔材21上に、複数の下部電極15と対向して導電性を持つ複数の補強部材22を配置する。従って、複数のプローブ3により補強部材22を介して補強部材22と接する箔材21を押し下げることになる。補強部材22を設けることで、下部電極15と対向する面積を確保でき、静電容量の変化を大きくすることができる。補強部材22は例えば導電性の樹脂であるがこれに限るものではない。樹脂であれば、成型加工で生産が容易であるため、プローブ3の配置密度の変化により、大きさ、個数を容易に変えることができる。
また、本実施の形態では、基体部14の裏面にヒーター23と温度センサ24が設けられている。ヒーター23は基体部14の温度を可変する温度可変部である。温度センサ24は基体部14の温度を検出する。プローブ位置検査装置12はチャックステージ1に取り付けられるため、温度を可変したチャックステージ1から温度の影響を受ける。そこで、ヒーター23にてプローブ位置検査装置12の温度を予め所定の温度にしておき、その確認を温度センサ24にて行う。検査温度を一定にすることでどの箇所においても安定した静電容量の検出が可能となる。従って、位置検出の精度が向上する。
1 チャックステージ、2 半導体装置、3 プローブ、4 絶縁基板、9 評価部、12 プローブ位置検査装置、14 基体部、15 下部電極、17 軟質部材、18 上部電極、19 保護部材、21 箔材、22 補強部材、23 ヒーター(温度可変部)、24 温度センサ

Claims (10)

  1. 半導体装置を固定するチャックステージと、
    絶縁基板と、
    前記絶縁基板に固定された複数のプローブと、
    前記複数のプローブを介して前記半導体装置に電流を流して前記半導体装置の電気特性を評価する評価部と、
    基体部と、前記基体部上に設けられた複数の下部電極と、前記複数の下部電極を覆う絶縁性の軟質部材と、前記軟質部材の上に設けられ、前記軟質部材を介して前記複数の下部電極と対向する上部電極とを有するプローブ位置検査装置とを備え、
    前記評価部は、前記複数のプローブを前記上部電極に押し付けることによる前記複数の下部電極と前記上部電極との間のそれぞれの静電容量の変化を計測し、前記静電容量の変化に基づいて前記複数のプローブの先端部の面内位置を求めることを特徴とする半導体装置の評価装置。
  2. 前記上部電極は、前記複数の下部電極と対向して配置され、導電性を持つ複数の板状材料を有することを特徴とする請求項1に記載の半導体装置の評価装置。
  3. 前記上部電極は、箔材を有することを特徴とする請求項1に記載の半導体装置の評価装置。
  4. 前記上部電極は、前記箔材上に前記複数の下部電極と対向して配置され、導電性を持つ複数の補強部材を有することを特徴とする請求項3に記載の半導体装置の評価装置。
  5. 前記プローブ位置検査装置は、前記上部電極上に設けられ、前記プローブの先端部の硬度よりも柔らかく、導電性を持つ保護部材を更に有することを特徴とする請求項1〜4の何れか1項に記載の半導体装置の評価装置。
  6. 前記上部電極の前記プローブとの接触面は非鏡面であることを特徴とする請求項1〜4の何れか1項に記載の半導体装置の評価装置。
  7. 前記軟質部材は、柔軟性を持つ固体であることを特徴とする請求項1〜6の何れか1項に記載の半導体装置の評価装置。
  8. 前記軟質部材は、封止した液体であることを特徴とする請求項1〜6の何れか1項に記載の半導体装置の評価装置。
  9. 前記プローブ位置検査装置は前記チャックステージに取り付けられ、
    前記プローブ位置検査装置は、前記基体部の温度を可変する温度可変部と、前記基体部の温度を検出する温度センサとを更に有することを特徴とする請求項1〜8の何れか1項に記載の半導体装置の評価装置。
  10. 基体部と、前記基体部上に設けられた複数の下部電極と、前記複数の下部電極を覆う軟質部材と、前記軟質部材の上に設けられ、前記軟質部材を介して前記複数の下部電極と対向する上部電極とを有するプローブ位置検査装置を用意する工程と、
    絶縁基板に固定された複数のプローブを前記上部電極に押し付けることによる前記複数の下部電極と前記上部電極との間のそれぞれの静電容量の変化を評価部により計測し、前記静電容量の変化に基づいて前記複数のプローブの先端部の面内位置を求める工程と、
    前記複数のプローブの前記先端部の面内位置に異常が無い場合、チャックステージに固定した半導体装置の電極に前記複数のプローブの前記先端部を接触させ、前記評価部により前記複数のプローブを介して前記半導体装置に電流を流して前記半導体装置の電気特性を評価する工程とを備えることを特徴とする半導体装置の評価方法。
JP2015224662A 2015-11-17 2015-11-17 半導体装置の評価装置及び評価方法 Pending JP2017092408A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015224662A JP2017092408A (ja) 2015-11-17 2015-11-17 半導体装置の評価装置及び評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015224662A JP2017092408A (ja) 2015-11-17 2015-11-17 半導体装置の評価装置及び評価方法

Publications (1)

Publication Number Publication Date
JP2017092408A true JP2017092408A (ja) 2017-05-25

Family

ID=58771135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015224662A Pending JP2017092408A (ja) 2015-11-17 2015-11-17 半導体装置の評価装置及び評価方法

Country Status (1)

Country Link
JP (1) JP2017092408A (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63142646A (ja) * 1986-12-05 1988-06-15 Canon Inc ウエハプロ−バ
JPH05215625A (ja) * 1991-10-15 1993-08-24 Xerox Corp 容量性触覚センサアレイ
JPH07501638A (ja) * 1991-11-30 1995-02-16 シグナグラフィックス コーポレーション(インク) 感圧入力面を有するデータ入力装置
JP2003179112A (ja) * 2001-12-13 2003-06-27 Nec Electronics Corp 半導体装置およびその製造方法
JP2007035856A (ja) * 2005-07-26 2007-02-08 Freescale Semiconductor Inc 集積回路の製造方法、集積回路の測定装置及びウェハ
JP2008300655A (ja) * 2007-05-31 2008-12-11 Fujitsu Microelectronics Ltd ウエハの試験装置及び試験方法
JP2009130114A (ja) * 2007-11-22 2009-06-11 Tokyo Electron Ltd 検査装置
WO2012176748A1 (ja) * 2011-06-24 2012-12-27 日本写真印刷株式会社 静電容量及び圧力の検出を併用した入力装置、及び感圧機能付き静電容量方式ハイブリッドタッチパネル

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63142646A (ja) * 1986-12-05 1988-06-15 Canon Inc ウエハプロ−バ
JPH05215625A (ja) * 1991-10-15 1993-08-24 Xerox Corp 容量性触覚センサアレイ
JPH07501638A (ja) * 1991-11-30 1995-02-16 シグナグラフィックス コーポレーション(インク) 感圧入力面を有するデータ入力装置
JP2003179112A (ja) * 2001-12-13 2003-06-27 Nec Electronics Corp 半導体装置およびその製造方法
JP2007035856A (ja) * 2005-07-26 2007-02-08 Freescale Semiconductor Inc 集積回路の製造方法、集積回路の測定装置及びウェハ
JP2008300655A (ja) * 2007-05-31 2008-12-11 Fujitsu Microelectronics Ltd ウエハの試験装置及び試験方法
JP2009130114A (ja) * 2007-11-22 2009-06-11 Tokyo Electron Ltd 検査装置
WO2012176748A1 (ja) * 2011-06-24 2012-12-27 日本写真印刷株式会社 静電容量及び圧力の検出を併用した入力装置、及び感圧機能付き静電容量方式ハイブリッドタッチパネル

Similar Documents

Publication Publication Date Title
KR101101848B1 (ko) 터치패널 검사장치
JP4684805B2 (ja) プローブ装置及び被検査体とプローブとの接触圧の調整方法
CN109557376B (zh) 电阻测定装置、基板检查装置以及电阻测定方法
JP2011090358A (ja) 静電容量式タッチパネルの検査装置、及び検査方法
JP4847907B2 (ja) 半導体検査装置
KR101177509B1 (ko) 터치스크린 검사장치
JP4200182B2 (ja) 回路基板検査装置
TWI630396B (zh) 探針檢測裝置及其檢測模組
JP2017092408A (ja) 半導体装置の評価装置及び評価方法
US8471581B2 (en) Apparatus and method for inspecting defects in circuit pattern of substrate
CN101995525A (zh) 一种测试装置及其测试方法
WO2007138831A1 (ja) 基板検査方法及び基板検査装置
JP2008261678A (ja) 検査プローブ接触検知機構および回路基板検査装置
JP2005315775A (ja) 片面移動式プローブを用いた4端子検査方法及び4端子検査用治具
JP2006200973A (ja) 回路基板検査方法およびその装置
TW200537112A (en) Circuit pattern testing apparatus and circuit pattern testing method
JP2006064551A (ja) 検査装置及び検査方法並びに検査装置用センサ
JP2017084958A (ja) 半導体装置の評価装置及び評価方法
KR101310644B1 (ko) 전기적 접속장치 및 이것을 이용한 시험장치
JP5698436B2 (ja) 回路断線検査装置
JP5290672B2 (ja) 回路基板検査装置
JP2013161553A (ja) 導電性シートおよび基板検査装置
KR20150054295A (ko) 스크래치 테스트 장치 및 이를 이용한 박막의 접착력 측정 방법
JP5896878B2 (ja) 評価装置および評価方法
KR101312079B1 (ko) 프로브 유니트 조립체 및 이를 이용한 평판 표시 장치의검사 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190305